JP3016252B2 - ネットワーク・アナライザ - Google Patents
ネットワーク・アナライザInfo
- Publication number
- JP3016252B2 JP3016252B2 JP2198707A JP19870790A JP3016252B2 JP 3016252 B2 JP3016252 B2 JP 3016252B2 JP 2198707 A JP2198707 A JP 2198707A JP 19870790 A JP19870790 A JP 19870790A JP 3016252 B2 JP3016252 B2 JP 3016252B2
- Authority
- JP
- Japan
- Prior art keywords
- matching circuit
- circuit
- matching
- type
- network analyzer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005259 measurement Methods 0.000 claims description 16
- 238000012360 testing method Methods 0.000 claims description 5
- 238000004088 simulation Methods 0.000 description 22
- 238000004364 calculation method Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000003550 marker Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明は、ネットワーク・アナライザに関し、特にユ
ーザの開発効率の向上を図るための整合回路設計支援機
能を有するネットワーク・アナライザに関する。
ーザの開発効率の向上を図るための整合回路設計支援機
能を有するネットワーク・アナライザに関する。
［従来技術及びその問題点］ 従来のネットワーク・アナライザはS11（あるいは
S22）をスミス・チャート上に表示するのみであり、反
射係数を向上させるために必要な情報は、ユーザが表示
されたスミス・チャートから読み取ってこれから作図に
よって必要な整合回路を定めていた。しかし、スミス・
チャートから所望のデータを正確に読み取るのは非常に
難しい。
S22）をスミス・チャート上に表示するのみであり、反
射係数を向上させるために必要な情報は、ユーザが表示
されたスミス・チャートから読み取ってこれから作図に
よって必要な整合回路を定めていた。しかし、スミス・
チャートから所望のデータを正確に読み取るのは非常に
難しい。
そのかわりに、EWS（Engineering Work Station）な
どのコンピュータに測定データを吸い上げて、CAE（Com
puter Aided Engineering）ソフトエアに計算させるこ
とにより整合回路パラメータなどを得ることも考えられ
る。しかし、この方法では、コンピュータやCAEソフト
ウエアに加えて、測定器の制御やデータ転送用のソフト
ウエアが必要となり、システムの規模が必要以上に大き
くかつ高価になってしまう。
どのコンピュータに測定データを吸い上げて、CAE（Com
puter Aided Engineering）ソフトエアに計算させるこ
とにより整合回路パラメータなどを得ることも考えられ
る。しかし、この方法では、コンピュータやCAEソフト
ウエアに加えて、測定器の制御やデータ転送用のソフト
ウエアが必要となり、システムの規模が必要以上に大き
くかつ高価になってしまう。
更に、多くの場合、求めた整合回路パラメータと実際
の素子（インダクタンス、キャパシタンス）の値は一致
しない。従って、実際の整合回路を含むDUT（Device Un
der Test）の特性評価を行なう必要が生じる。しかし、
上述のように、ネットワーク・アナライザから測定デー
タをEWSなどに吸い上げ、そこで必要な計算を行なう方
法では、DUTの環境（例えば温度）の変化に追随してリ
アルタイム評価を行なうことができない。また、ネット
ワーク・アナライザしかない場合には、実際に整合回路
を試作してその特性を測定してみる他ない。
の素子（インダクタンス、キャパシタンス）の値は一致
しない。従って、実際の整合回路を含むDUT（Device Un
der Test）の特性評価を行なう必要が生じる。しかし、
上述のように、ネットワーク・アナライザから測定デー
タをEWSなどに吸い上げ、そこで必要な計算を行なう方
法では、DUTの環境（例えば温度）の変化に追随してリ
アルタイム評価を行なうことができない。また、ネット
ワーク・アナライザしかない場合には、実際に整合回路
を試作してその特性を測定してみる他ない。
［発明の目的］ 本発明は、上述した従来技術の問題点を解消し、ネッ
トワーク・アナライザ上で整合回路の型とその回路パラ
メータを求め、更にリアルタイム・シミュレーションを
可能にして整合回路設計の開発効率の向上に貢献するこ
とを目的とする。
トワーク・アナライザ上で整合回路の型とその回路パラ
メータを求め、更にリアルタイム・シミュレーションを
可能にして整合回路設計の開発効率の向上に貢献するこ
とを目的とする。
［発明の概要］ 本発明の一実施例によれば、必要な整合回路の型およ
び回路パラメータを、DUTの測定結果から計算するネッ
トワーク・アナライザが提供される。このネットワーク
・アナライザアナライザは更に、DUTの測定結果と上述
のようにして得られた整合回路の回路パラメータから、
DUTにこの整合回路を接続した場合にどのような測定結
果が得られるかを計算して表示する。
び回路パラメータを、DUTの測定結果から計算するネッ
トワーク・アナライザが提供される。このネットワーク
・アナライザアナライザは更に、DUTの測定結果と上述
のようにして得られた整合回路の回路パラメータから、
DUTにこの整合回路を接続した場合にどのような測定結
果が得られるかを計算して表示する。
［実施例］ 第１図に、本発明の一実施例のネットワーク・アナラ
イザの概略ブロック図を示す。
イザの概略ブロック図を示す。
第１図において、通常のネットワーク・アナライザと
して使用する場合には、Ｓパラメータ測定部11の測定結
果を直接にディスプレイ17に表示させる。本願発明によ
る整合回路計算・整合回路シミュレーションは以下のよ
うにして行う。また、Ｓパラメータ測定部11の測定結果
の内で、ユーザがマーカで指定した値を用いて、整合回
路計算部13が、このDUTを特性インピーダンス（例えば5
0Ω）に整合させるための回路パラメータを計算し、そ
の結果をシミュレーション部15中のバッファに記憶す
る。このようにして計算された整合回路をDUTに接続し
た場合のＳパラメータがどのようになるかをシミュレー
ション部15で計算し、その結果をディスプレイ17に表示
する。ユーザがマーカで指定するのは、周波数を変化さ
せていった時のＳパラメータの変化の軌跡上の一点、す
なわち特定の周波数におけるＳパラメータ（実際には反
射係数ΓであるS11またはS22）である。従って、シミュ
レーション部15の出力の表示は、特定の周波数で整合が
取れるような整合回路を与えた場合の、ある周波数範囲
のＳパラメータ、すなわち整合状態からのオフセットの
周波数変化、を与えることになる。
して使用する場合には、Ｓパラメータ測定部11の測定結
果を直接にディスプレイ17に表示させる。本願発明によ
る整合回路計算・整合回路シミュレーションは以下のよ
うにして行う。また、Ｓパラメータ測定部11の測定結果
の内で、ユーザがマーカで指定した値を用いて、整合回
路計算部13が、このDUTを特性インピーダンス（例えば5
0Ω）に整合させるための回路パラメータを計算し、そ
の結果をシミュレーション部15中のバッファに記憶す
る。このようにして計算された整合回路をDUTに接続し
た場合のＳパラメータがどのようになるかをシミュレー
ション部15で計算し、その結果をディスプレイ17に表示
する。ユーザがマーカで指定するのは、周波数を変化さ
せていった時のＳパラメータの変化の軌跡上の一点、す
なわち特定の周波数におけるＳパラメータ（実際には反
射係数ΓであるS11またはS22）である。従って、シミュ
レーション部15の出力の表示は、特定の周波数で整合が
取れるような整合回路を与えた場合の、ある周波数範囲
のＳパラメータ、すなわち整合状態からのオフセットの
周波数変化、を与えることになる。
また、整合回路計算部13で得られた回路パラメータの
値が実際には入手できない半端な値である場合や、ある
いは使用される回路素子の値に誤差があった場合の整合
の程度を評価する等の場合に備えて、回路パラメータの
値をキーボード等から修正／設定するための回路パラメ
ータ修正部19も設けられている。
値が実際には入手できない半端な値である場合や、ある
いは使用される回路素子の値に誤差があった場合の整合
の程度を評価する等の場合に備えて、回路パラメータの
値をキーボード等から修正／設定するための回路パラメ
ータ修正部19も設けられている。
更に、与えられたＳパラメータに対して正しく整合さ
せることのできる整合回路は、LC2素子のものに限定し
ても複数種類ある。その内からの選択のため、回路型選
択部21が設けられている。回路型選択部21は、整合回路
の回路パラメータの計算が指示されると、可能な整合回
路の型、および型の各々についての回路パラメータをデ
ィスプレイに表示することにより、ユーザに提示する。
ユーザはそれらの内から一つ選択して、シミュレーショ
ン部15にこの整合回路を使用した場合の結果（あるいは
この整合回路の回路パラメータに修正を加えた場合の結
果）をシミュレートさせることができる。もしこのシミ
ュレーションの結果が好ましくない場合は、（例えばソ
フトキーを用いて）整合回路の型の選択に戻り、選択か
らやり直すことができる。
せることのできる整合回路は、LC2素子のものに限定し
ても複数種類ある。その内からの選択のため、回路型選
択部21が設けられている。回路型選択部21は、整合回路
の回路パラメータの計算が指示されると、可能な整合回
路の型、および型の各々についての回路パラメータをデ
ィスプレイに表示することにより、ユーザに提示する。
ユーザはそれらの内から一つ選択して、シミュレーショ
ン部15にこの整合回路を使用した場合の結果（あるいは
この整合回路の回路パラメータに修正を加えた場合の結
果）をシミュレートさせることができる。もしこのシミ
ュレーションの結果が好ましくない場合は、（例えばソ
フトキーを用いて）整合回路の型の選択に戻り、選択か
らやり直すことができる。
以下では、整合回路の計算方法、およびシミュレーシ
ョン部15で行なうところのDUTに整合回路を付加した場
合の整合回路シミュレーションの計算方法を説明する。
ョン部15で行なうところのDUTに整合回路を付加した場
合の整合回路シミュレーションの計算方法を説明する。
最初に整合回路の計算方法を説明する。
ここでは求める整合回路を無損失Ｌ型（第２図）およ
び無損失逆Ｌ型に限定する。DUTが負性抵抗でない限り
任意の一点は定Ｒ円（定Ｇ円）とＧ＝1/Z0円（Ｒ＝Z
0円）に添って必ず整合点（Z0＋j0）に移動できる。す
なわち、前述したいずれかの型の回路で任意の一点の周
波数において必ず整合が取れる。
び無損失逆Ｌ型に限定する。DUTが負性抵抗でない限り
任意の一点は定Ｒ円（定Ｇ円）とＧ＝1/Z0円（Ｒ＝Z
0円）に添って必ず整合点（Z0＋j0）に移動できる。す
なわち、前述したいずれかの型の回路で任意の一点の周
波数において必ず整合が取れる。
従って、スミス・チャート上で、あるマーカで指示さ
れた点の測定値（S11またはS22）をインピーダンス
（Zm）に変換し、このインピーダンスZmを特性インピー
ダンスに変換するような四端子行列を求める。この四端
子行列を基に、Ｌ型、逆Ｌ型の整合回路（第２図および
第３図）のリアクタンスＸ、サセプタンスＹを求める。
このリアクタンスＸ、サセプタンスＹの符号から、第５
図に示すように、整合回路の回路素子の種類（Ｌまたは
Ｃ）およびその値が特定できる。スミス・チャート上で
DUTの反射係数が属する第４図に示す領域（あるいは領
域の境界）毎に、第５図中のいずれの型の整合回路が実
現可能かを表１に示す。
れた点の測定値（S11またはS22）をインピーダンス
（Zm）に変換し、このインピーダンスZmを特性インピー
ダンスに変換するような四端子行列を求める。この四端
子行列を基に、Ｌ型、逆Ｌ型の整合回路（第２図および
第３図）のリアクタンスＸ、サセプタンスＹを求める。
このリアクタンスＸ、サセプタンスＹの符号から、第５
図に示すように、整合回路の回路素子の種類（Ｌまたは
Ｃ）およびその値が特定できる。スミス・チャート上で
DUTの反射係数が属する第４図に示す領域（あるいは領
域の境界）毎に、第５図中のいずれの型の整合回路が実
現可能かを表１に示す。
領域 実現可能な整合回路型 領域１ Cp−Cs Lp−Cs Ls−Cp Cs−Cp 領域２ Cp−Ls Lp−Cs 領域３ Ls−Cp Cs−Lp 領域４ Cp−Ls Lp−Ls Ls−Lp Cs−Lp 境界１−２ Lp−Ls Lp−Cs Ls−Cp 境界１−３ Cs−Cp Ls−Cp Cp−Cs 境界２−４ Cp−Ls Lp−Ls Ls−Lp 境界３−４ Cp−Ls Cs−Lp Ls−Cp 素子の値が負になるなど、受動素子を用いたのでは実
現が不可能となるような整合回路の構成は、ユーザに対
しては始めから提示しないようにする。これにより、整
合回路の設計の効率が一層向上する。
現が不可能となるような整合回路の構成は、ユーザに対
しては始めから提示しないようにする。これにより、整
合回路の設計の効率が一層向上する。
具体的な計算アルゴリズムを第６図を用いて説明す
る。
る。
使用する記号を次のように定める： DUT反射係数（測定値）： Sm（S11またはS22） 特性インピーダンス： Z0（50Ω/75Ω） この時、DUT入力インピーダンスZmは次のように表わ
すことができる： Zm＝ａ＋jb ＝Z0×（１＋Sm）／（１−Sm） 整合回路の入力側の電圧・電流V1、I1を出力側の電圧
・電流V2、I2で以下のように表わせるとする： V1＝Ａ×V2＋Ｂ×I2 I1＝Ｃ×V2＋Ｄ×I2 ここにおいて、 V1/I1＝Z0 V2/I2＝Zm＝ａ＋jb であるから、 ｛Ａ×（ａ＋jb）＋Ｂ｝／｛Ｃ×（ａ＋jb）＋Ｄ｝＝Z0 が得られる。
すことができる： Zm＝ａ＋jb ＝Z0×（１＋Sm）／（１−Sm） 整合回路の入力側の電圧・電流V1、I1を出力側の電圧
・電流V2、I2で以下のように表わせるとする： V1＝Ａ×V2＋Ｂ×I2 I1＝Ｃ×V2＋Ｄ×I2 ここにおいて、 V1/I1＝Z0 V2/I2＝Zm＝ａ＋jb であるから、 ｛Ａ×（ａ＋jb）＋Ｂ｝／｛Ｃ×（ａ＋jb）＋Ｄ｝＝Z0 が得られる。
整合回路がＬ型（第２図）の場合は Ａ＝１ Ｂ＝jX Ｃ＝jY Ｄ＝１−Ｘ×Ｙ となる。
また、整合回路が逆Ｌ型の場合は Ａ＝１−Ｘ×Ｙ Ｂ＝jX Ｃ＝jY Ｄ＝１ となる。
以上から、整合回路がＬ型の場合は Ｘ＝Z0×ａ×Ｙ−ｂ となる。
また、整合回路が逆Ｌ型の場合は Ｙ＝（ｂ＋Ｘ）／（Z0×ａ＋Ｘ×ｂ） となる。
故に、 Ｘ＞０なら Ｘ＝ｊωＬ Ｘ＜０なら Ｘ＝−j/ωＣ Ｙ＞０なら Ｙ＝ｊωＣ Ｙ＜０なら Ｙ＝−j/ωＬ より整合回路の各素子の値（ＬまたはＣ）が決定され
る。
る。
次に、整合回路シミュレーションについてその計算方
法を説明する。
法を説明する。
このシミュレーションの概略は、第５図に示した整合
回路に前述のようにして求めた回路パラメータを代入し
てＳ行列に変換し、DUTから現在得られている測定結果
（S11またはS22）をこの変換結果のＳ行列に基づきリア
ルタイムに変換して表示するものである。この結果、マ
ーカ点は（Z0＋j0）Ω点に移動し（つまり、整合し）、
実際に整合回路を試作・接続せずに、整合回路を含んだ
DUTの、使用周波数全域に渡る特性が目視できる。更
に、回路パラメータはユーザが修正／設定できるように
なっているから、例えば前述の計算で得られた回路パラ
メータを、現実に入手可能な素子の値に修正して整合回
路シミュレーションを行なうことによって、より現実的
なシミュレーションが可能となる。
回路に前述のようにして求めた回路パラメータを代入し
てＳ行列に変換し、DUTから現在得られている測定結果
（S11またはS22）をこの変換結果のＳ行列に基づきリア
ルタイムに変換して表示するものである。この結果、マ
ーカ点は（Z0＋j0）Ω点に移動し（つまり、整合し）、
実際に整合回路を試作・接続せずに、整合回路を含んだ
DUTの、使用周波数全域に渡る特性が目視できる。更
に、回路パラメータはユーザが修正／設定できるように
なっているから、例えば前述の計算で得られた回路パラ
メータを、現実に入手可能な素子の値に修正して整合回
路シミュレーションを行なうことによって、より現実的
なシミュレーションが可能となる。
以下では具体的な計算方法を説明する。
パラメータA,B,C,Dで表わされた四端子行列は次のよ
うにしてＳ行列に変換される： S11＝（Ａ＋B/Z0−Z0×Ｃ−Ｄ）／Δ S22＝（Ｄ＋B/Z0−Z0×Ｃ−Ａ）／Δ S21＝S12＝2/Δ ただし Δ＝Ａ＋B/Z0×Ｃ＋Ｄ である。
うにしてＳ行列に変換される： S11＝（Ａ＋B/Z0−Z0×Ｃ−Ｄ）／Δ S22＝（Ｄ＋B/Z0−Z0×Ｃ−Ａ）／Δ S21＝S12＝2/Δ ただし Δ＝Ａ＋B/Z0×Ｃ＋Ｄ である。
素子のリアクタンスＸおよびサセプタンスＹが与えら
れたＬ型の整合回路のＳ行列は次のようにして求められ
る： S11＝｛Ｘ×Ｙ＋ｊ（X/Z0−Z0×Ｙ）｝／Δ S22＝｛−Ｘ×Ｙ＋ｊ（X/Z0−Z0×Ｙ）｝／Δ S21＝S12＝2/Δ ただし Δ＝２−Ｘ×Ｙ＋ｊ（X/Z0＋Z0×Ｙ） であり、またＸ、Ｙの値は Ｘ＝ｊωＬ（または−j/ωＣ） Ｙ＝ｊωＣ（または−j/ωＬ） である。
れたＬ型の整合回路のＳ行列は次のようにして求められ
る： S11＝｛Ｘ×Ｙ＋ｊ（X/Z0−Z0×Ｙ）｝／Δ S22＝｛−Ｘ×Ｙ＋ｊ（X/Z0−Z0×Ｙ）｝／Δ S21＝S12＝2/Δ ただし Δ＝２−Ｘ×Ｙ＋ｊ（X/Z0＋Z0×Ｙ） であり、またＸ、Ｙの値は Ｘ＝ｊωＬ（または−j/ωＣ） Ｙ＝ｊωＣ（または−j/ωＬ） である。
また、素子のリアクタンスＸおよびサセプタンスＹが
与えられた逆Ｌ型の整合回路のＳ行列は次のようにして
求められる： S11＝｛−Ｘ×Ｙ＋ｊ（X/Z0−Z0×Ｙ）｝／Δ S22＝｛Ｘ×Ｙ＋ｊ（X/Z0−Z0×Ｙ）｝／Δ S21＝S12＝2/Δ ただし Δ＝２−Ｘ×Ｙ＋ｊ（X/Z0＋Z0×Ｙ） であり、またＸ、Ｙの値は Ｘ＝ｊωＬ（または−j/ωＣ） Ｙ＝ｊωＣ（または−j/ωＬ） である。
与えられた逆Ｌ型の整合回路のＳ行列は次のようにして
求められる： S11＝｛−Ｘ×Ｙ＋ｊ（X/Z0−Z0×Ｙ）｝／Δ S22＝｛Ｘ×Ｙ＋ｊ（X/Z0−Z0×Ｙ）｝／Δ S21＝S12＝2/Δ ただし Δ＝２−Ｘ×Ｙ＋ｊ（X/Z0＋Z0×Ｙ） であり、またＸ、Ｙの値は Ｘ＝ｊωＬ（または−j/ωＣ） Ｙ＝ｊωＣ（または−j/ωＬ） である。
DUTの現在の測定データ（S11）をSm（ω）としたと
き、このDUTに上で求めたＳ行列を持つ整合回路を接続
すればどのようなデータが得られるかをSdispで表わせ
ば、 Sdisp＝S11＋S12×S21×Sm/（１＋S22×Sm） となる。この値、Sdispは（各周波数における）完全に
整合が取れた状態からのオフセットを表わす。なお、S
dispとDUTのＳパラメータS11（Sm）および整合回路のＳ
パラメータS11、S21、S12、S22の関係を第７図に図式的
に示す。
き、このDUTに上で求めたＳ行列を持つ整合回路を接続
すればどのようなデータが得られるかをSdispで表わせ
ば、 Sdisp＝S11＋S12×S21×Sm/（１＋S22×Sm） となる。この値、Sdispは（各周波数における）完全に
整合が取れた状態からのオフセットを表わす。なお、S
dispとDUTのＳパラメータS11（Sm）および整合回路のＳ
パラメータS11、S21、S12、S22の関係を第７図に図式的
に示す。
よって、DUTのＳパラメータS11（Sm）を測定しながら
上の式に基づいてSdispへの変換を行ない、それをDUTの
S11の代わりにディスプレイに表示すれば、今測定中のD
UTに所与の整合回路を接続したときに全体としてのS11
がどのようになるかを、実際の整合回路を試作してDUT
に接続しなくても、デイスプレイ上にリアルタイムで表
示できる。このように、リアルタイムで整合回路のシミ
ュレーションができることから、例えばDUTの温度を変
えながら所望周波数帯域に渡って整合状態の変化を観測
することができる。
上の式に基づいてSdispへの変換を行ない、それをDUTの
S11の代わりにディスプレイに表示すれば、今測定中のD
UTに所与の整合回路を接続したときに全体としてのS11
がどのようになるかを、実際の整合回路を試作してDUT
に接続しなくても、デイスプレイ上にリアルタイムで表
示できる。このように、リアルタイムで整合回路のシミ
ュレーションができることから、例えばDUTの温度を変
えながら所望周波数帯域に渡って整合状態の変化を観測
することができる。
また、計算によって求められた整合回路を接続した結
果のシミュレーションではなく、ネットワーク・アナラ
イザのキーボードなどから入力した整合回路の回路パラ
メータおよび／または回路型に基づいて上述の整合回路
シミュレーションを行なうこともできる。ここでの回路
型の指定では、ネットワーク・アナライザが実現可能と
した型だけではなく、任意の回路型を指定して整合回路
シミュレーションを行なわせることもできる。
果のシミュレーションではなく、ネットワーク・アナラ
イザのキーボードなどから入力した整合回路の回路パラ
メータおよび／または回路型に基づいて上述の整合回路
シミュレーションを行なうこともできる。ここでの回路
型の指定では、ネットワーク・アナライザが実現可能と
した型だけではなく、任意の回路型を指定して整合回路
シミュレーションを行なわせることもできる。
この任意の回路型の整合回路シミュレーションを行な
うことには、次のような意味がある。
うことには、次のような意味がある。
DUTの測定の結果ディスプレイ上に描かれた曲線上の
一点をマーカで指定して整合回路の計算を行なわせるこ
とは、指定した点に対応する周波数においては完全に整
合が取れる整合回路の回路型とそのような回路型の各素
子の値を求めることである。ところが整合回路シミュレ
ーションを行なうのはその一点の周波数だけではなく、
ある周波数範囲内での整合の状態がシミュレーションの
対象となる。このようなシミュレーションを行なうとき
には、特定の周波数で完全に整合が取れる必要がないか
わりにある周波数範囲内のどの点でも一定程度以上の整
合が取れていて欲しいという場合がかなり多いと考えら
れる。
一点をマーカで指定して整合回路の計算を行なわせるこ
とは、指定した点に対応する周波数においては完全に整
合が取れる整合回路の回路型とそのような回路型の各素
子の値を求めることである。ところが整合回路シミュレ
ーションを行なうのはその一点の周波数だけではなく、
ある周波数範囲内での整合の状態がシミュレーションの
対象となる。このようなシミュレーションを行なうとき
には、特定の周波数で完全に整合が取れる必要がないか
わりにある周波数範囲内のどの点でも一定程度以上の整
合が取れていて欲しいという場合がかなり多いと考えら
れる。
そこで、本発明のネットワーク・アナライザが計算し
た回路型では所望の周波数範囲全域で思ったような整合
状態が得られないということがわかったら、他の回路型
を試してみることは大いに有益である。すなわち、先に
マーカで指定した点に相当する周波数では完全に整合を
取ることができない回路型およびその各素子の値をキー
ボードから入力して整合回路シミュレーションを行な
い、回路型や素子の値について試行錯誤を繰り返しなが
ら所望の周波数範囲内での整合状態を見て、満足できる
結果が得られたらその回路を採用すればよい。
た回路型では所望の周波数範囲全域で思ったような整合
状態が得られないということがわかったら、他の回路型
を試してみることは大いに有益である。すなわち、先に
マーカで指定した点に相当する周波数では完全に整合を
取ることができない回路型およびその各素子の値をキー
ボードから入力して整合回路シミュレーションを行な
い、回路型や素子の値について試行錯誤を繰り返しなが
ら所望の周波数範囲内での整合状態を見て、満足できる
結果が得られたらその回路を採用すればよい。
以上説明した本発明の実施例のネットワーク・アナラ
イザを用いて整合回路の設計を行なうための手順の一例
を第８図に示す。なお、ブロック809で「他の整合回路
を指定する」とあるのは、実現可能な回路型であると本
発明のネットワーク・アナライザが判定した回路型だけ
ではなく、上で説明したように、それ以外の任意の型を
指定することを含んでいることに注意されたい。
イザを用いて整合回路の設計を行なうための手順の一例
を第８図に示す。なお、ブロック809で「他の整合回路
を指定する」とあるのは、実現可能な回路型であると本
発明のネットワーク・アナライザが判定した回路型だけ
ではなく、上で説明したように、それ以外の任意の型を
指定することを含んでいることに注意されたい。
［発明の効果］ 以上詳細に説明したように、本発明によれば、測定点
をスミス・チャート用紙上に書いて、概略の定Ｒ（Ｇ）
円によって、電卓などを用いて計算するという、不正確
で手間のかかることをせずに、正確な整合回路を非常に
簡単に得ることができる。また、このようにして得られ
た整合回路をシミュレートすることにより、実際に整合
回路を作らなくともその特性を瞬時に見ることができ
る。また、このようにして自動的に求められた整合回路
の回路パラメータを現実の素子に合わせて修正して、そ
れが整合の程度にどのように影響するかを直ちに知るこ
とができる。また、いくつかある整合回路の型の内で与
えられた被測定回路に適用しようとすると非現実的な回
路素子を使用しなければならないようになってしまう型
は始めから除外されるので、整合回路の設計の効率が更
に向上する。
をスミス・チャート用紙上に書いて、概略の定Ｒ（Ｇ）
円によって、電卓などを用いて計算するという、不正確
で手間のかかることをせずに、正確な整合回路を非常に
簡単に得ることができる。また、このようにして得られ
た整合回路をシミュレートすることにより、実際に整合
回路を作らなくともその特性を瞬時に見ることができ
る。また、このようにして自動的に求められた整合回路
の回路パラメータを現実の素子に合わせて修正して、そ
れが整合の程度にどのように影響するかを直ちに知るこ
とができる。また、いくつかある整合回路の型の内で与
えられた被測定回路に適用しようとすると非現実的な回
路素子を使用しなければならないようになってしまう型
は始めから除外されるので、整合回路の設計の効率が更
に向上する。
第１図は本発明の実施例を示す図、 第２図は無損失Ｌ型整合回路を示す図、 第３図は無損失逆Ｌ型整合回路を示す図、 第４図は第２図および第３図に示す整合回路を用いた場
合に実現可能な整合回路の型を定めるスミス・チャート
上の領域を示す図、 第５図は第２図および第３図に示す整合回路の実現形態
を示す図、 第６図は四端子回路網としての整合回路とDUTの接続を
示す図、 第７図は本発明の実施例のネットワーク・アナライザを
用いて行なわれる整合回路シミュレーションを説明する
図、 第８図は本発明の実施例のネットワーク・アナライザを
用いて行なわれる整合回路設計の手順を示す図である。 11:Sパラメータ測定部 13:整合回路計算部 15:シミュレーション部 17:ディスプレイ 19:回路パラメータ修正部 21:回路型選択部
合に実現可能な整合回路の型を定めるスミス・チャート
上の領域を示す図、 第５図は第２図および第３図に示す整合回路の実現形態
を示す図、 第６図は四端子回路網としての整合回路とDUTの接続を
示す図、 第７図は本発明の実施例のネットワーク・アナライザを
用いて行なわれる整合回路シミュレーションを説明する
図、 第８図は本発明の実施例のネットワーク・アナライザを
用いて行なわれる整合回路設計の手順を示す図である。 11:Sパラメータ測定部 13:整合回路計算部 15:シミュレーション部 17:ディスプレイ 19:回路パラメータ修正部 21:回路型選択部
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 27/00 H03H 7/38
Claims (4)
- 【請求項１】試験対象のＳパラメータを測定する手段
と、 前記測定の結果から前記試験対象のための整合回路の回
路パラメータを求める手段と、 前記整合回路の回路パラメータと試験対象の測定の結果
から、当該試験対象に前記整合回路を付加した場合の測
定結果を計算して出力する手段と を設けてなるネットワーク・アナライザ。 - 【請求項２】前記計算して出力する手段は、所与の周波
数範囲に渡っての前記計算及び出力を行うことを特徴と
する請求項１記載のネットワーク・アナライザ。 - 【請求項３】前記求められた整合回路の回路パラメータ
を選択的に修正する手段を設けたことを特徴とする請求
項１または２記載のネットワーク・アナライザ。 - 【請求項４】実現可能な整合回路の形式を判定する手段
を設けたことを特徴とする請求項１または２または３記
載のネットワーク・アナライザ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2198707A JP3016252B2 (ja) | 1990-07-26 | 1990-07-26 | ネットワーク・アナライザ |
| US07/972,886 US5321364A (en) | 1990-07-26 | 1992-11-06 | Network analyzer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2198707A JP3016252B2 (ja) | 1990-07-26 | 1990-07-26 | ネットワーク・アナライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0483176A JPH0483176A (ja) | 1992-03-17 |
| JP3016252B2 true JP3016252B2 (ja) | 2000-03-06 |
Family
ID=16395682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2198707A Expired - Fee Related JP3016252B2 (ja) | 1990-07-26 | 1990-07-26 | ネットワーク・アナライザ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5321364A (ja) |
| JP (1) | JP3016252B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5587934A (en) * | 1993-10-21 | 1996-12-24 | Wiltron Company | Automatic VNA calibration apparatus |
| JP2866011B2 (ja) * | 1994-08-24 | 1999-03-08 | 日本ヒューレット・パッカード株式会社 | 回路網測定装置の校正方法 |
| DE19606986C2 (de) * | 1996-02-24 | 1999-03-04 | Rohde & Schwarz | Verfahren zum Messen der Eintor- bzw. Mehrtor-Parameter eines Meßobjektes mittels eines Netzwerkanalysators |
| US5937006A (en) * | 1997-05-28 | 1999-08-10 | The Aerospace Corporation | Frequency translating device transmission response method |
| JP3608952B2 (ja) * | 1998-07-30 | 2005-01-12 | Ｎｅｃエレクトロニクス株式会社 | インピーダンス測定装置およびインピーダンス測定方法 |
| WO2000019219A1 (fr) * | 1998-09-29 | 2000-04-06 | Vitaly Vladimirovich Nuikin | Procede de mesure des caracteristiques de frequence d'un quadripole passif dans un guide d'ondes |
| JP2001153904A (ja) * | 1999-11-25 | 2001-06-08 | Advantest Corp | ネットワークアナライザ、ネットワーク解析方法および記録媒体 |
| US6362631B1 (en) * | 2000-04-25 | 2002-03-26 | Agilent Technologies, Inc. | Method for characterizing delay of frequency translation devices |
| US20030065498A1 (en) * | 2001-07-06 | 2003-04-03 | Bois Karl J. | Software tool for generation of scattering parameter models of N-port lumped element circuits for use in spice simulators |
| US6998833B2 (en) * | 2003-11-05 | 2006-02-14 | Hewlett-Packard Development Company, L.P. | System and method for determining S-parameters using a load |
| US20050110502A1 (en) * | 2003-11-05 | 2005-05-26 | Yong Wang | System and method for determining S-parameters |
| US7690122B2 (en) | 2004-03-11 | 2010-04-06 | The Gillette Company | Shaving razor with button |
| JP2005274373A (ja) * | 2004-03-25 | 2005-10-06 | Fujitsu Ltd | Ｓパラメータ算出装置，ｓパラメータ算出方法，ｓパラメータ算出プログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US7326872B2 (en) * | 2004-04-28 | 2008-02-05 | Applied Materials, Inc. | Multi-frequency dynamic dummy load and method for testing plasma reactor multi-frequency impedance match networks |
| US7088110B1 (en) | 2004-08-10 | 2006-08-08 | Hewlett-Packard Development Company, L.P. | System and method for determining S-parameters of a connected structure |
| US20060190229A1 (en) * | 2005-02-23 | 2006-08-24 | International Business Machines Corporation | Method of modeling a portion of an electrical circuit using a pole-zero approximation of an s-parameter transfer function of the circuit portion |
| US7831222B1 (en) * | 2006-02-24 | 2010-11-09 | Clear Channel Management Services, Inc. | Method and apparatus for improving the isolation characteristics of HD radio combiners |
| JP5524796B2 (ja) * | 2010-09-30 | 2014-06-18 | 株式会社ダイヘン | 高周波測定装置、および、高周波測定装置の校正方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3969666A (en) * | 1971-07-28 | 1976-07-13 | Cincinnati Electronics Corporation | Universal impedance test load |
| US3796950A (en) * | 1973-06-18 | 1974-03-12 | Radionics Inc | Measurement apparatus |
| GB1565166A (en) * | 1978-03-20 | 1980-04-16 | Philips Electronic Associated | Measuring radio-frequency impedandce |
| GB2076546B (en) * | 1980-05-20 | 1983-11-23 | Philips Electronic Associated | Rf impedance determination |
| US5047971A (en) * | 1987-06-23 | 1991-09-10 | Intergraph Corporation | Circuit simulation |
| DE3821575A1 (de) * | 1988-06-25 | 1989-12-28 | Philips Patentverwaltung | Anordnung zur naeherungsweisen bestimmung des ersatzschaltbildes eines elektrischen bzw. elektronischen bauelementes bei hohen frequenzen |
| JP2986166B2 (ja) * | 1989-01-30 | 1999-12-06 | 株式会社ダイヘン | マイクロ波回路のインピーダンス自動調整装置及びインピーダンス自動調整方法 |
-
1990
- 1990-07-26 JP JP2198707A patent/JP3016252B2/ja not_active Expired - Fee Related
-
1992
- 1992-11-06 US US07/972,886 patent/US5321364A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0483176A (ja) | 1992-03-17 |
| US5321364A (en) | 1994-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3016252B2 (ja) | ネットワーク・アナライザ | |
| CN104111435B (zh) | 一种测试夹具误差剔除方法 | |
| JP4009341B2 (ja) | 電子的被測定物の測定方法 | |
| US7389191B2 (en) | Apparatus and method for S-parameter calculation, and program and recording medium thereof | |
| CN102292721B (zh) | 将空心字符转换成风格化笔画字符的方法 | |
| CN106777836A (zh) | 一种变压器直流偏磁仿真模拟方法及装置 | |
| CN102314532B (zh) | 一种ibis模型验证方法和*** | |
| CN111983539B (zh) | 在片s参数测量***校准方法 | |
| CN110221237A (zh) | 一种电容式电压互感器谐波电压测量方法和装置 | |
| CN104378085A (zh) | 一种射频阻抗匹配调试方法 | |
| CN105653752A (zh) | 一种数字信号阻抗匹配电路设计方法 | |
| US8489379B2 (en) | Equivalent circuit simulation system and method for HSPICE | |
| CN102467593A (zh) | 非线性电路时域模型降阶方法及装置 | |
| Chou et al. | Equivalent circuit synthesis of multiport S parameters in pole–residue form | |
| US7110929B1 (en) | System and method of providing additional circuit analysis using simulation templates | |
| CN108897929A (zh) | 一种电源平面频域阻抗仿真方法、***及终端 | |
| US20240070372A1 (en) | Quantum layout optimization method, apparatus, and computer-readable storage medium | |
| CN102270248B (zh) | 通用spice等效电路仿真***及方法 | |
| CN102737145B (zh) | 基于测量的电子元器件电磁发射宽带行为级预测建模方法 | |
| CN104485900A (zh) | 基于功率放大器关键指标数据的天线阻抗匹配方法 | |
| CN107292016A (zh) | 仿真数据处理方法及装置 | |
| US8056034B1 (en) | Use of smith chart to compensate for missing data on network performance at lower frequency | |
| CN106803233A (zh) | 图像透视变换的优化方法 | |
| JP2005045981A (ja) | 三相交流負荷模擬装置 | |
| CN101663587A (zh) | 用于表征电气部件的线性特性的频率相关性的迭代方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |