JP4643902B2 - 半導体装置とその製造方法 - Google Patents

Description

本発明は、半導体装置とその製造方法に関し、特に高誘電率の絶縁膜を有する半導体装置とその製造方法に関する。

半導体集積回路装置に用いられる代表的半導体素子として、ＭＯＳトランジスタを代表とする絶縁ゲート（ＩＧ）型電界効果トランジスタ（ＦＥＴ）が広く用いられている。半導体集積回路装置の高集積化のために、ＩＧ−ＦＥＴはスケーリング則に従って微細化されてきた。微細化は、ゲート絶縁膜を薄くする、ゲート長を短くする、等ＩＧ−ＦＥＴの各寸法を縮小し、微細化した素子の性能を正常に保ち、性能を向上することを可能とする。

次世代のＭＯＳトランジスタのゲート酸化膜の厚さは２ｎｍ以下に薄膜化することが要求される。この膜厚は直接トンネル電流が流れ始める厚さであり、ゲートリーク電流が増加し、消費電力が増大することになる。ゲート絶縁膜として酸化シリコンを用いる限り微細化に限界が生じる。ゲート絶縁膜を貫通するトンネル電流を抑制するためには、厚いゲート絶縁膜を用いることが望まれる。

ゲート絶縁膜の酸化シリコン膜換算膜厚を２ｎｍ以下としつつ、物理的膜厚を増大させるため、酸化シリコンよりも誘電率の高い高誘電率絶縁材料をゲート絶縁膜に用いる提案がなされている。酸化シリコンの比誘電率は、成膜方法にもよるが、約３．５〜４．５（例えば３．９）と言われている。窒化シリコンは酸化シリコンより高い誘電率を有し、比誘電率は約７〜８（例えば７．５）と言われている。

特開２００１−２７４３７８は、ゲート絶縁膜として、酸化シリコンより誘電率の高い、（比誘電率が２００〜３００の）チタン酸バリウム（Ｂａ（Ｓｒ）ＴｉＯ_３）；（比誘電率が約６０の）酸化チタン（ＴｉＯ_２）；（比誘電率が２５近傍である）酸化タンタル（Ｔａ_２Ｏ_５）、酸化ジルコニウム（ＺｒＯ_２）、酸化ハフニウム（ＨｆＯ_２）；（比誘電率が約７．５の）窒化シリコン（Ｓｉ_３Ｎ_４）；（比誘電率が約７．８の）アルミナ（Ａｌ_２Ｏ_３）を用いることを提案している。また、これらの高誘電率絶縁材料膜とシリコン基板との間に酸化シリコン膜を介在させる構造も提案している。

特開２００１−２７４３７８号公報 ＩＧ−ＦＥＴのゲート絶縁膜として誘電率の高い新たな材料を採用すると、新たな問題も生じる。酸化ジルコニウム、酸化ハフニウムは高温処理により結晶化し、結晶粒界、欠陥準位を介した電気伝導により、リーク電流が増加する。新たな材料の実用化を促進するためには、新たな問題を解決することが望まれる。

特開２００１−７７１１１は、酸化ジルコニウム、酸化ハフニウムに酸化アルミニウムを添加することにより、結晶構造の形成を阻害し、アモルファス相を維持させることを提案する。

特開２００３−８０１１は、酸化ハフニウムに酸化シリコンを添加することにより、熱的安定性を増加させることを提案する。

特開２００１−７７１１１号公報 特開２００３−８０１１号公報

特開２００３−２３００５は、シリコン基板上に金属酸化膜からなる高誘電率材料（High-k材料）層を成膜すると、金属酸化膜とシリコン基板の界面にシリコン酸化物層が形成され、有効な誘電率が低下してしまうことを指摘し、金属酸化膜形成前に酸素の代わりに水素を流すことを提案する。

特開２００２−３５９３７０は、ゲート電極からシリコン基板への不純物拡散やゲート絶縁膜からゲート電極あるいはシリコン基板への金属元素や酸素の拡散を抑制するため、高誘電率ゲート絶縁膜の両面に窒素原子層を形成することを提案する。
特開２００３−２３００５号公報 特開２００２−３５９３７０号公報

本発明の目的は、酸化シリコンより誘電率の高い高誘電率絶縁材料を用いたゲート絶縁膜を有する半導体装置を提供することである。
本発明の他の目的は、酸化シリコンより誘電率の高い高誘電率絶縁材料をゲート絶縁膜として形成することのできる半導体装置の製造方法を提供することである。

本発明のさらに他の目的は、フラットバンド電圧の変化とヒステリシスを低減した高誘電率酸化物膜をゲート絶縁膜として用いた半導体装置を提供することである。
本発明の他の目的は、ゲート絶縁膜としてフラットバンド電圧の変化とヒステリシスを低減した高誘電率酸化物膜を形成することのできる半導体装置の製造方法を提供することである。

本発明の１観点によれば、
シリコン基板と、
前記シリコン基板表面に形成された酸化シリコン層と、
前記酸化シリコン層上に形成されたＡｌＯを含む第１酸化物層、その上に形成されたＨｆＡｌＯを含む第２酸化物層、さらにその上に形成されたＡｌＯを含む第３酸化物層を含む高誘電率絶縁層と、
前記高誘電率絶縁層上に形成されたゲート電極と、
を有する半導体装置
が提供される。

本発明の他の観点によれば、
（ａ）シリコン基板表面の自然酸化膜をウエットエッチングで除去する工程と、
（ｂ）自然酸化膜を除去したシリコン基板表面に化学処理により下地酸化シリコン層を形成する工程と、
（ｃ）下地酸化シリコン層の上に、第１の酸素供給率でＡｌＯを含む第１高誘電率酸化物層をＣＶＤで形成する工程と、
（ｄ）前記第１高誘電率酸化物層の上に、前記第１の酸素供給率より高い第２の酸素供給率でＨｆＡｌＯを含む第２高誘電率酸化物層をＣＶＤで形成する工程と、
（ｅ）前記第２高誘電率酸化物層の上に、前記第２の酸素供給率より低い第３の酸素供給率でＡｌＯを含む第３高誘電率酸化物層をＣＶＤで形成する工程と、
（ｆ）前記第３高誘電率酸化物層の上に酸化可能材料でゲート電極を形成する工程と、
を含む半導体装置の製造方法
が提供される。

下地酸化シリコン層上に、酸化シリコンより誘電率の高い高誘電率絶縁膜を、熱ＣＶＤで成膜する際、成膜ガス中の酸素量を成長初期と成長終期で抑制し、成長中間期では十分量の酸素を供給すると、フラットバンド電圧の変化が減少し、ヒステリシスの少ないゲート絶縁膜を形成できることが見出された。

フラットバンド電圧は、固定電荷に応じて変化し、ヒステリシスはトラップ準位に応じて変化すると言われている。成長初期と終期では、成膜ガス中の酸素供給量を抑制することにより、高誘電率絶縁層と隣接層との界面に反応層が形成されて固定電荷が生じることを抑制し、成長の中間期に酸素を十分量供給することにより、膜中にトラップ準位が形成されることを抑制し、ヒステリシスが少なくなったと考えられる。

酸化ハフニウム（ハフニア）は、酸化シリコンより数倍から十数倍高い誘電率を示し得る絶縁体であり、ＩＧ−ＦＥＴのゲート絶縁膜として高い可能性を有する。酸化ハフニウムは結晶化し易い物質であり、薄く均一な厚さを有する緻密な膜を形成することは容易でない。シリコン基板上に酸化ハフニウムのみでゲート絶縁膜を形成すると、リークの多い結晶性絶縁膜が形成されやすい。

酸化ハフニウム（ＨｆＯ_２）に酸化アルミニウム（アルミナ〉（Ａｌ_２Ｏ_３）を混ぜると結晶化を抑制することができる。結晶化が抑制されるとリーク電流は低減する。酸化アルミニウムは、酸化ハフニウムより低い誘電率を有する。なるべく高い誘電率を得るためには、酸化ハフニウムに混合する酸化アルミニウムの量はＨｆ_１−ｘＡｌ_ｘＯ（０＜ｘ＜０．３）に制限することが好ましい。結晶化抑制の目的からは、Ｈｆ_１−ｘＡｌ_ｘＯ（０．１＜ｘ＜０．３）が好ましい。

このような高誘電率絶縁膜を、基板に悪影響を与えず、良好な膜質で形成できる方法として熱化学気相堆積（ＣＶＤ）がある。
熱ＣＶＤでＨｆＡｌＯ膜を形成すると、フラットバンド電圧が物質そのものの物性から求められる値（理想値）からずれてしまう。フラットバンド電圧の変化は、固定電荷によるものと考えられる。例えば、シリコン基板表面上に限られた厚さの酸化シリコン層を形成し、その上に十分量の酸素を供給して高品質のＨｆＡｌＯ膜を成膜すると、下地の酸化シリコン層ないし反応層が不要に成長する。この反応層に固定電荷が存在しており、フラットバンド電圧をシフトさせると考えられる。ＨｆＡｌＯ膜の上に多結晶シリコン層のゲート電極を形成すると、ＨｆＡｌＯ膜と多結晶シリコン層との界面にも酸化シリコン層ないし反応層が成長し、固定電荷を発生させると考えられる。

ＨｆＡｌＯ膜成膜中の酸素供給量を極力抑制すると、反応層の形成を抑制し、固定電荷の発生を抑制することができる。この場合、成長したＨｆＡｌＯ膜は酸素欠損の状態となり、トラップが発生し、容量（Ｃ）対電圧（Ｖ）の関係にヒステリシスを発生させてしまうと考えられる。

本発明者は、上記２種類のＨｆＡｌＯ膜の利点を併せ持ち、両者の欠点を互いに補う構成を検討した。ヒステリシスを抑制するには、酸素供給量を十分として高誘電率酸化物層を堆積するのがよい。フラットバンド電圧の変化量が小さな高誘電率絶縁膜を形成するには高誘電率絶縁層から隣接層との界面への酸素などの拡散を抑制するのがよい。拡散を抑制するには酸素濃度の低いＨｆＡｌＯ膜が有効である。ＡｌＯ膜は、酸素の拡散係数が低く、さらに有効であろう。Ａｌ濃度の高いＨｆＡｌＯもＡｌ濃度の低いＨｆＡｌＯより酸素の拡散防止に有効であろう。以下、本発明者の行なった実験に沿って説明する。

図１Ａに示すように、シリコン基板１の表面を硫酸過酸化水素（ＳＰＭ）で洗浄した。シリコン基板１表面には自然酸化膜２が形成されている。自然酸化膜２表面に付着している有機汚染が洗浄される。

図１Ｂに示すように、シリコン基板を純水で１０分間流水洗浄した。硫酸過酸化水素洗浄の残さが純水によってリンスされる。
図１Ｃに示すように、希ＨＦ水溶液にシリコン基板１を浸し、シリコン基板表面の自然酸化膜２を除去した。

図１Ｄに示すように、シリコン基板を純水で１０分間流水洗浄した。ＨＦ＋Ｈ_２Ｏの酸化膜除去工程の残さが純水によってリンスされる。
図１Ｅに示すように、シリコン基板をＳＣ２（塩酸過酸化水素水）洗浄し、シリコン表面にＳＣ２によるケミカルオキサイド膜３を厚さ約０．３ｎｍ形成した。自然酸化膜２より清浄な薄い酸化シリコン膜３が形成される。シリコン表面が露出して撥水性になった表面に酸化シリコン膜が形成されることにより、表面が親水性になり、ウォーターマークの発生も防止される。

図１Ｆに示すように、シリコン基板を純水で１０分間流水洗浄した。ＳＣ２による酸化シリコン膜形成工程の残さが純水によってリンスされる。続いて、熱乾燥（窒素雰囲気）により、基板表面を乾燥した。この工程までは全サンプルに共通である。その後、シリコン基板をＣＶＤ成膜装置に搬入した。次の図１Ｇの工程の説明に先立ち、ＣＶＤ成膜装置の1実施形態を説明する。

図２は、熱ＣＶＤ成膜装置の構成を概略的に示す。反応室６の中にシャワーヘッド８が配置され、シャワーヘッド８の下方にヒータＨを備えたサセプタ７が配置されている。シャワーヘッド８には、独立した配管９Ａ，９Ｂが設けられている。配管９Ａには、マスフローコントローラＭＦＣを介して、ハフニウムソースガスバブラ１０ａ、アルミニウムソースガスバブラ１０ｂ、窒素ガス供給管１０ｃ、酸素ガス供給管１０ｄが接続されている。ハフニウムソースガスバブラ１０ａは、窒素ガスをバブリングガスとし、テトラキスジメチルアミノハフニウム（Ｈｆ［Ｎ（ＣＨ_３）_２］_４）を収容している。アルミニウムソースガスバブラ１０ｂは、窒素ガスをバブリングガスとし、トリターシャリブチルアルミニウム（Ａｌ（ｔ−Ｃ_４Ｈ_９）_３を収容している。

マスフローコントローラＭＦＣは、Ｈｆ、Ａｌの原料ガス、窒素ガス、酸素ガスを所定流量で供給する。この成膜ガスが配管９Ａからシャワーヘッド８を介してサセプタ７上に供給される。シャワーヘッド８には他の配管９Ｂも接続されており、独立に他の成膜ガスを供給することもできる。サセプタ７は、５００℃に保たれ、その上に載置されるシリコンウエハ１も５００℃になる。

図１Ｇに示すように、シリコン基板１のケミカルオキサイド膜３の上に、基板温度５００℃、雰囲気圧力６５Ｐａ、総流量１１００ｓｃｃｍの熱ＣＶＤによって、厚さ０．５ｎｍのＡｌＯ膜４ａ、その上に厚さ２．５ｎｍのＨｆＡｌＯ膜４ｂ、その上に厚さ０．５ｎｍのＡｌＯ膜４ｃを積層し、積層構造の高誘電率絶縁膜４を成膜した。次の図１Ｈの比較サンプルを説明する前に、1実施形態として得られた各サンプルの成膜ガスについて説明する。

図２Ｂは、各サンプルの高誘電率絶縁層堆積時の成膜ガスの流量比を示す表である。酸化シリコン膜３の上にＡｌＯ膜４ａを成膜する時のソースガスは、（Ａｌ（ｔ−Ｃ_４Ｈ_９）_３をバブリングして含んだ３００ｓｃｃｍの窒素ガスと、３０ｓｃｃｍの酸素ガスと、残部（７７０ｓｃｃｍ）の窒素ガスであり、総流量は１１００ｓｃｃｍである。酸素ガス３０ｓｃｃｍは、酸化物層を成長するための最小限の流量とも言える量である。極めて酸素の乏しい条件で、ＡｌＯ膜４ａが成膜される。

ＡｌＯ膜４ａの上に、ＨｆＡｌＯ膜を成膜する時のソースガスは、（Ｈｆ［Ｎ（ＣＨ_３）_２］_４）をバブリングして含んだ３００ｓｃｃｍの窒素ガスと、（Ａｌ（ｔ−Ｃ_４Ｈ_９）_３をバブリングして含んだ３０ｓｃｃｍの窒素ガスと、１００ｓｃｃｍの酸素ガスと、残部（６７０ｓｃｃｍ）の窒素ガスである。総流量は同じ１１００ｓｃｃｍである。ＨｆＡｌＯの組成としては、Ｈｆ_０．８Ａｌ_０．２Ｏを作成した。１００ｓｃｃｍの酸素は酸素欠損を防止するのに十分な量の酸素であり、十分な酸素濃度が付与される。

ＨｆＡｌＯ膜４ｂの上に、ＡｌＯ膜４ｃを成膜する時のソースガスは、ＡｌＯ膜４ａ成膜時と同様、（Ａｌ（ｔ−Ｃ_４Ｈ_９）_３をバブリングした３００ｓｃｃｍの窒素ガスと、３０ｓｃｃｍの酸素ガスと、残部（７７０ｓｃｃｍ）の窒素ガス（総流量は１１００ｓｃｃｍ）である。

図１Ｇを再び参照し、十分な酸素を供給されて成膜されたＨｆＡｌＯ膜４ｂの上下を、酸素供給量を著しく低下した条件で成膜したＡｌＯ膜４ａ、４ｃが挟んで、全体として積層高誘電率絶縁膜４を形成している。ケミカルオキサイド膜３と積層高誘電率絶縁膜４とが、複合絶縁膜５を形成する。絶縁膜５の上にドープしたシリコン膜を形成し、絶縁ゲート電極を作成することができる。

図１Ｈに示すように、ケミカルオキサイド膜３の上に、基板温度５００℃、雰囲気圧力６５Ｐａ、総流量１１００ｓｃｃｍの熱ＣＶＤにより、単層のＨｆＡｌＯ膜４を成膜した比較サンプルも作成した。十分量の酸素を供給した場合（ＨｆＡｌＯ膜４ｘ）と酸素供給量を極力制限した場合（ＨｆＡｌＯ膜４ｙ）を作成した。

ＨｆＡｌＯ膜４ｘは、ＨｆＡｌＯ膜４ｂと同様の、（Ｈｆ［Ｎ（ＣＨ_３）_２］_４）をバブリングして含んだ３００ｓｃｃｍの窒素ガスと、（Ａｌ（ｔ−Ｃ_４Ｈ_９）_３をバブリングして含んだ３０ｓｃｃｍの窒素ガスと、１００ｓｃｃｍの酸素ガスと、残部（６７０ｓｃｃｍ）の窒素ガスを用いて、全厚さ３.５ｎｍを成膜した。酸素供給量が十分な条件である。

ＨｆＡｌＯ膜４ｙは、（Ｈｆ［Ｎ（ＣＨ_３）_２］_４）をバブリングして含んだ３００ｓｃｃｍの窒素ガスと、（Ａｌ（ｔ−Ｃ_４Ｈ_９）_３をバブリングした３０ｓｃｃｍの窒素ガスと、３０ｓｃｃｍの酸素ガスと、残部（７４０ｓｃｃｍ）の窒素ガスを用いて、全厚さ３.５ｎｍを成膜した。酸素供給量が著しく低下した条件である。

高誘電率絶縁層４を成膜した後、窒素雰囲気中８００℃、３０秒間のポストデポアニーリングを行い、その後シランを原料とした低圧ＣＶＤ（ＬＰＣＶＤ）によりドープした多結晶シリコン層を堆積し、ＭＯＳダイオード構造を形成した。多結晶シリコン層の代わりに、シリサイド層、又はＴｉ，Ｗ，Ａｌを含むメタルゲート構造としてもよく、該ゲート電極と接するコンタクトプラグとの接触抵抗を下げる材料を選択できる。

図３Ａ，３Ｂ，３Ｃは、これら３種類のサンプルを用いたＭＯＳダイオード構造を作成し、ＣＶ測定を行った結果を示す。図３Ａは、十分な酸素供給（１００ｓｃｃｍ）の下でＨｆＡｌＯ膜４ｘを成長したサンプルＳｘであり、ヒステリシスは約−３.５ｍＶと非常に小さい。但し、フラットバンド電圧のシフト量は約０．６５Ｖと大きい。図３Ｂは、酸素供給量を非常に低く（３０ｓｃｃｍ）して成長したＨｆＡｌＯ膜４ｙのサンプルＳｙであり、ヒステリシスが約−５６ｍＶと非常に大きい。フラットバンド電圧のシフト量は約０．５７Ｖまで低減している。図３Ｃは、積層高誘電体膜４のサンプルＳｏであり、ヒステリシスは約−２６ｍＶ程度で許容範囲内である。フラットバンド電圧のシフト量は０．５７Ｖ程度と小さい。

図４は、これらの結果をまとめて示す。横軸がフラットバンド電圧のシフト量ΔＶｆｂを単位Ｖで示し、縦軸がヒステリシスを単位ｍＶで示す。左上側ほど優れた特性である。比較サンプルＳｘ，Ｓｙと較べて、サンプルＳｏの特性が優れていることが明瞭である。

比較サンプルＳｘにおいては、十分な酸素が供給されたため、膜中の酸素欠損は起きていないが、下地酸化シリコン膜３および多結晶シリコンゲート電極との界面に酸素が供給され、反応層が生じ、固定電荷が発生したと考えられる。

比較サンプルＳｙにおいては、酸素供給量を著しく下げて成膜したため、下地酸化シリコン膜、多結晶シリコンゲート電極との界面への酸素供給量は抑制され、反応層の形成、従って固定電荷の発生が抑制されて、フラットバンド電圧のシフト量は低くなっている。しかし、酸素供給量が著しく少ないため酸素欠損が起き、トラップが増加していると考えられる。

積層サンプルＳｏにおいては、（再び図１Ｇを参照して）高誘電率絶縁層４の表面部を酸素の拡散係数がＨｆＡｌＯより小さなＡｌＯ膜４ａ、４ｃで形成した。酸素の拡散係数が小さなＡｌＯ膜４ａ、４ｃで挟まれたＨｆＡｌＯ膜４ｂから酸素が外側に拡散することは抑制される。さらに、ＡｌＯ膜４ａ、４ｃ成膜時は、酸素供給量が低くされている。比較サンプルＳｙ同様酸素供給量が低いので、下地酸化シリコン層、多結晶シリコン層との界面に供給される酸素を抑制すると考えられる。ＡｌＯ膜４ａが先に形成され、その後ＨｆＡｌＯ膜４ｂが形成されるので、ＨｆＡｌＯ膜４ｂ成膜時に十分量の酸素を供給してもその酸素が下地酸化シリコン層やその後形成される多結晶シリコン層との界面に供給されることを抑制すると考えられる。反応層の形成を抑制してフラットバンド電圧の変化を抑制するであろう。高誘電率絶縁膜の主要部分であるＨｆＡｌＯ膜は十分な酸素を供給して成膜されるので、トラップは少なく、ヒステリシスが抑制されるのであろう。このようにして、ポリシリコン層の様にゲート電極構造製作中の条件によっては酸化を生じるゲート電極材料を用いることができるため、半導体装置構造設計の許容度が上がる。なお、酸素の拡散係数は、酸素濃度の高低には依存しない。

酸化物の高誘電率絶縁膜を中央部と両側表面部とに分け、中央部は十分な酸素を供給してトラップの少ない良好な膜質とし、両表面部は組成を選択して酸素の拡散係数の低い膜にし、成膜時の酸素供給量を低くすることにより、反応層の形成を抑制して固定電荷の発生を抑制することにより、フラットバンド電圧のシフト量が小さく、ヒステリシスも小さい酸化物高誘電率絶縁膜を形成することができたと考えられる。

酸化物高誘電率絶縁層の下地として、シリコン基板上にケミカルオキサイドによる酸化シリコン層を形成する場合を説明したが、その表面を窒化してもよいであろう。他の方法で窒素を導入してもよい。又、薄い酸化シリコン層を形成する方法もＳＣ２洗浄に限らない。

厚さ方向に性質の変わる高誘電率絶縁膜の中央部として、ＨｆＡｌＯを用いたが、Ａｌは結晶化抑制のための添加剤である。ＨｆＯは結晶化しやすい性質を有するが、結晶化を抑制するためＡｌの他Ｓｉ等を添加してもよいであろう。また、膜厚が薄くなる等結晶化を抑制する条件が加われば、中央部の高誘電率絶縁膜としてＨｆＯを用いることも可能であろう。酸化物高誘電率絶縁膜としてＨｆＯに限らず、誘電率の高い酸化物であるＴｉＯ，ＴａＯ，ＺｒＯ，ＹＯ，ＷＯ，ＡｌＯ、ＬａＯを用いることが可能であろう。

厚さ方向に性質の変わる高誘電率絶縁膜の酸素の拡散抑制効果を有する両表面部として、ＡｌＯを用いたが、ＡｌＯに限るものではない。酸素の拡散係数の低い酸化物は代表的にはＡｌＯであるが、ＡｌＯに他の元素を添加したり、他の絶縁材とＡｌＯとの混合物を用いてもよいであろう。たとえば、ＡｌＯにＮを添加したＡｌＯＮ、中央部のＨｆＡｌＯよりＡｌ組成の高いＨｆＡｌＯ等としてもよいであろう。また、ＡｌＯは、ＨｆＯなどと較べて誘電率が低いので、誘電率を高くするため、ＨｆＯ，ＴｉＯ，ＴａＯ，ＺｒＯ，ＹＯ，ＷＯを添加してもよいであろう。ＨｆとＡｌの組成は中央部と同一であっても酸素濃度の低いＨｆＡｌＯを用いてもよい。酸素濃度の低いＨｆＡｌＯ膜が低い酸素の拡散係数を有することは、サンプル４ｙの結果からも推察される。組成を調整した時も、酸素供給量を抑制することが好ましいであろう。例えば、積層酸化物高誘電率絶縁層のＣＶＤにおいて、総流量は一定とし、成長初期と終期の酸素供給量は、成長中期の酸素供給量の半分以下とする。

酸素拡散抑制効果を有する両表面部４ａ、４ｃの厚さは、０．３ｎｍ〜１ｎｍとすることが好ましい。０．３ｎｍ未満では、十分な酸素拡散抑制効果を得ることが困難になる。１ｎｍを越えると、酸化シリコン等価膜厚を過度に増加させてしまう。誘電率の高い高誘電率絶縁層４ｂの厚さは１ｎｍ〜５ｎｍ、微細化されたトランジスタにおいては１ｎｍ〜３ｎｍ程度が好ましいであろう。両表面部４ａ、４ｃの厚さの和は、中央の高誘電率絶縁層４ｂの厚さより薄いことが好ましい。

なお、中央部と表面部との組成を階段的に変化させる代わりに、連続的にないしは徐々に変化させてもよいであろう。酸素の拡散係数も連続的ないし徐々に変化することになろう。

ＣＶＤ成膜を基板温度５００℃で行なったが、成膜温度は５００℃に限らない。４００℃−６００℃の成膜温度で、良好にＨｆＡｌＯ膜を成長できるであろう。
Ｈｆの原料ガスは、（Ｈｆ［Ｎ（ＣＨ_３）_２］_４）に限らない。Ｈｆ（ＯｔＣ_４Ｈ_９）_４、Ｈｆ｛Ｎ（Ｃ_２Ｈ_５）_２｝_４、Ｈｆ｛Ｎ（ＣＨ_３）（Ｃ_２Ｈ_５）｝_４等を用いてもよいであろう。Ａｌの原料ガスもＡｌ（ｔ−Ｃ_４Ｈ_９）_３に限らない。Ａｌ（Ｃ_２Ｈ_５）_３、Ａｌ（ＣＨ_３）_３等を用いてもよいであろう。

ＨｆＡｌＯを熱ＣＶＤする場合を説明したが、他の高誘電率絶縁膜を熱ＣＶＤで成長する場合にも、成長初期と成長終期とに酸素の拡散係数の低い高誘電率絶縁層を成膜することにより、ヒステリシスを抑制し、フラットバンド電圧の変化を抑制することが可能であろう。原料ガスは、有機金属に限らないが、特に有機金属原料を用いた場合、可能性が高いであろう。

図５Ａは、ｎチャネルＩＧ−ＦＥＴの構成を示す。シリコン基板１１にシャロートレンチアイソレーション（ＳＴＩ）による素子分離領域１２が形成され、活性領域にｐ型ウェル１３ｐが形成される。他の場所にはｎ型ウェルも作られる。活性領域表面上に酸化シリコン層３を介して上述の高誘電率積層ゲート絶縁膜４が形成される。ゲート絶縁膜４は、酸素供給量を低下した条件で成膜した酸素の拡散係数の低い酸化物高誘電率絶縁膜４ａ、４ｃで酸素を十分量供給して成長した酸化物高誘電率絶縁膜４ｂを挟んだ積層構造を有する。

ゲート絶縁膜４の上には燐（Ｐ）又は砒素（Ａｓ）をドープしたｎ型多結晶シリコンのゲート電極１５ｎが形成される。ゲート電極の両側の基板表面にｎ型エクステンション領域１６ｎが形成される。ゲート電極の側壁上に酸化シリコン等のサイドウォールスペーサ１７が形成され、サイドウォールスペーサ１７の外側の基板内に高濃度のｎ型ソース／ドレイン領域１８ｎが形成される。ゲート電極１５ｎ、ソース／ドレイン領域１８ｎの上には、ＣｏＳｉ等のシリサイド層１９が形成される。このようにして、ｎチャネルＩＧ−ＦＥＴ２０ｎが形成される。

上記の構成によれば、ゲート絶縁膜は高誘電率絶縁膜を用いて形成されているため、等価酸化シリコン膜厚を薄くしても、物理的膜厚を厚くでき、トンネル電流を抑制できる。積層ゲート絶縁膜の構成により、ヒステリシスを抑制し、フラットバンド電圧の変化を抑制することが可能となる。なお、ゲート電極をシリコンの代わりにアルミニウムで形成することもできる。アルミニウム電極はアルミニウムのスパッタリングや、シリコンからアルミニウムへの置換により形成することができる。

図５Ｂは、半導体集積回路装置の構成例を示す。シリコン基板１１には、ｎ型ウェル１３ｎ、ｐ型ウェル１３ｐが形成される。ｐ型ウェル１３ｐには上述のｎチャネルＩＧ−ＦＥＴ２０ｎが形成される。ｎ型ウェル１３ｎにはｐチャネルＩＧ−ＦＥＴ２０ｐが形成される。参照符号の後のｐ、ｎは導電型を示す。ｐチャネルＩＧ−ＦＥＴ２０ｐは、ｎチャネルＩＧ−ＦＥＴ２０ｎの各半導体領域の導電型を反転した構成を有する。

ゲート絶縁膜は、ｎチャネルＩＧ−ＦＥＴ、ｐチャネルＩＧ−ＦＥＴともに、厚さを制限した酸化シリコン層３の上に、Ｈｆ_０．８Ａｌ_０．２Ｏ高誘電率絶縁膜４ｂを酸素濃度の低いＡｌＯ膜４ａ、４ｃで挟んだ積層を用いて形成される。高誘電率絶縁膜は、ヒステリシスが小さく、フラットバンド電圧の変化ΔＶｆｂが抑制される。

ゲート電極を覆って、層間絶縁膜２１が形成され、層間絶縁膜中に多層配線２４が形成される。各配線２４は、バリアメタル層２２と銅等の主配線層２３を用いて構成される。
図６は、多層配線構造を有する半導体集積回路装置の構成例を示す。シリコン基板１０１に、シャロートレンチアイソレーション（ＳＴＩ）による素子分離領域１０２が形成されている。素子分離領域１０２で囲まれた活性領域内にＭＯＳトランジスタを形成するため、ｐ型ウエル１０３、ｎ型ウエル１０４が形成されている。

ｐ型ウエル領域１０３上に、ゲート絶縁膜１０５、多結晶シリコンゲート電極１０６、サイドウォールスペーサ１０７が形成され、ゲート電極１０６の両側にエクステンション付ｎ型ソース／ドレイン領域１０８が形成される。ｎ型ウエル領域１０４においては、ｐ型ソース／ドレイン領域１０９が形成される。

ゲート電極を覆って半導体基板上に窒化シリコン層１１１が形成され、その上にホスホシリケートガラス（ＰＳＧ、燐ドープ酸化シリコン）層１１２が形成される。ＰＳＧ層１１２、窒化シリコン層１１１を貫通して、ＴｉＮのバリアメタル層Ｂ１１とタングステン層Ｖ１とで形成されたビア導電体が形成される。

ＰＳＧ層１１２の上に、有機絶縁層１１３、酸化シリコン層１１４が積層される。この積層の中に、バリアメタル層Ｂ１、銅配線層Ｗ１、補助バリアメタル層Ｂｌｘ、補助銅配線層Ｗ１ｘで形成された配線パターンが埋め込まれる。このようにして第１配線層ＷＬ１が形成される。

第１配線層ＷＬ１の上に、窒化シリコン層１２１、酸化シリコン層１２２、有機絶縁層１２３、酸化シリコン層１２４の積層が形成され、第２配線ＷＬ２用の層間絶縁膜が形成される。第２配線用層間絶縁膜に、バリアメタル層Ｂ２、銅配線層Ｗ２、補助バリアメタル層Ｂ２ｘ、補助銅配線層Ｗ２ｘで形成された第２配線層ＷＬ２が埋め込まれる。

第３配線層ＷＬ３、第４配線層ＷＬ４用の層間絶縁膜は、第２配線ＷＬ２に対する層間絶縁膜と同様、窒化シリコン層１３１、１４１、酸化シリコン層１３２、１４２、有機絶縁層１３３、１４３、酸化シリコン層１３４、１４４の積層で形成される。

第３配線層ＷＬ３、第４配線層ＷＬ４のダマシン配線の構造は、第２配線層と同様である。バリアメタル層Ｂｎ、銅配線層Ｗｎ、補助バリアメタル層Ｂｎｘ、補助銅配線層Ｗｎｘで配線パターンが形成される。

第５配線層ＷＬ５〜第７配線層ＷＬ７は、第２配線層ＷＬ２〜第４配線層ＷＬ４とは異なる構成を有する。第５配線層ＷＬ５の層間絶縁膜は、窒化シリコン層１５１、酸化シリコン層１５２、窒化シリコン層１５３、酸化シリコン層１５４の積層で形成されている。配線パターンの構成は、第２〜第４配線ＷＬ４と同様である。

第６配線層、第７配線層に対する層間絶縁膜も、第５配線層ＷＬ５同様窒化シリコン層１６１、１７１、酸化シリコン層１６２、１７２、窒化シリコン層１６３、１７３、酸化シリコン層１６４、１７４で形成されている。配線パターンの構成は、第５配線ＷＬ５と同様である。

上層配線は、配線間ピッチが広くなり、配線密度が緩やかになる。このため、配線間の浮遊容量を低減するため、低誘電率絶縁層を用いる必要性が低くなる。そこで、第５〜第７配線層では、有機絶縁層を用いず、層間絶縁層の信頼性を高めている。

最上層の第８配線層ＷＬ８は、独自の構成を有する。窒化シリコン層１８１、酸化シリコン層１８２で下部絶縁層が形成され、バリアメタル層Ｂ８１、タングステン層Ｖ８でビア部が形成される。

ビア部の上に、ＴｉＮ層Ｂ８２、アルミニウム層Ｗ８、ＴｉＮ層Ｂ８３でパッド兼用の配線層が形成されている。なお、アルミニウムの代りにＣｕを用いることもできる。最上層の配線を覆って、酸化シリコン層１８３、窒化シリコン層１９０が形成されている。

図６の構成においては、第１配線層ＷＬ１〜第７配線層ＷＬ７の全てにおいて配線パターン中に補助バリアメタル層を埋め込み、ボイドの発生を抑制している。層間絶縁膜の構成は、下部配線層と最上層を除く上部配線層でその構成が異なっている。

図７は、多層配線構造を有する半導体集積回路装置の他の構成例を示す。半導体基板内に形成するＭＯＳトランジスタ構造及びソース／ドレインの引出し導電性プラグの構成は、図６と同様である。

ＰＳＧ層１１２の上に、ＳｉＣ層１１６、有機絶縁層１１７、ＳｉＣ層１１８の積層が形成され、バリアメタル層Ｂ１、銅配線層Ｗ１で第１配線層ＷＬ１が形成されている。補助バリアメタル層は用いられていない。

第２配線層ＷＬ２〜第４配線層ＷＬ４は、第１配線層ＷＬ１と同様の構成を有する。第４配線層ＷＬ４を例にとって説明すると、層間絶縁膜はＳｉＣ層１４１、有機絶縁層１４２、ＳｉＣ層１４３で形成されている。デュアルダマシン配線は、バリアメタル層Ｂ４と銅層Ｗ４で形成され、補助バリアメタル層は配置されていない。

第５配線層ＷＬ５〜第８配線層ＷＬ８はそれぞれ同様の構成を有する。第５配線層ＷＬ５を例にとって説明すると、層間絶縁膜は、ＳｉＣ層１５１、酸化炭化シリコン（ＳｉＯＣ）層１５２、ＳｉＣ層１５３、酸化炭化シリコン層１５４で形成されている。デュアルダマシン配線は、バリアメタル層Ｂ５および銅配線層Ｗ５で形成され、補助バリアメタル層は配置されていない。

第９配線層ＷＬ９は、ＳｉＣ層１９１、酸化シリコン層１９２、ＳｉＣ層１９３、酸化シリコン層１９４で形成された層間絶縁膜に、バリアメタル層Ｂ９、銅配線層Ｗ９、補助バリアメタル層Ｂ９ｘ、補助銅配線層Ｗ９ｘで形成されたデュアルダマシン配線が埋め込まれる。

第１０配線ＷＬ１０は、第９配線ＷＬ９と同様の構成を有する。ＳｉＣ層２０１、酸化シリコン層２０２、ＳｉＣ層２０３、酸化シリコン層２０４で形成されて層間絶縁膜にバリアメタル層Ｂ１０、銅配線層Ｗ１０、補助バリアメタル層Ｂ１０ｘ、補助銅配線層Ｗ１０ｘで形成されたデュアルダマシン配線が埋め込まれる。

最上配線層ＷＬ１１は、図６の最上配線と同様の構成を有する。ＳｉＣ層２１１、酸化シリコン層２１２が積層され、この中にＴｉＮのバリアメタル層Ｂ１１と、Ｗの配線層Ｗ１１で形成されたビア導電体が埋め込まれている。ビア導電体の上に、ＴｉＮ層Ｂ１１１、アルミニウム、又は銅を含むアルミニウム合金で形成された主配線層Ｗ１２、ＴｉＮの上部バリアメタル層Ｂ１１２で形成されたボンディングパッド兼用最上配線層が形成される。この配線層を覆って、酸化シリコン層２１３、窒化シリコン層２２０が形成される。

図７の構成においては、下層から上層に向って３段階で層間絶縁層の積層構成が変化し、実質的誘電率は下層ほど低くされている。下層配線は高密度であり、配線の付随容量を低減するためには層間絶縁層の誘電率を低減することが好ましい。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、ＨｆＡｌＯの組成はＨｆ_０．８Ａｌ_０．２Ｏに限らない。さらに、他の金属酸化物を用いることも可能であろう。

その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
以下、本発明の特徴を付記する。
（付記１）（１） シリコン基板と、
前記シリコン基板表面に形成された酸化シリコン層と、
前記酸化シリコン層上に形成された第１酸化物層、その上に形成された第２酸化物層、さらにその上に形成された第３酸化物層を含む高誘電率絶縁層であって、第１酸化物層と第３酸化物層は、第２酸化物層より小さい酸素の拡散係数を有する、高誘電率絶縁層と、
前記高誘電率絶縁層上に形成されたゲート電極と、
を有する半導体装置。

（付記２）（２） 前記第２酸化物層は、ＨｆＯ，ＴｉＯ，ＴａＯ，ＺｒＯ，ＹＯ，ＷＯ，ＡｌＯ、ＬａＯのいずれかを含む請求項１記載の半導体装置。
（付記３）（３） 前記第２酸化物層は、ＨｆＯ、または、ＨｆＡｌＯ，ＨｆＳｉＯ，ＨｆＡｌＳｉＯ、ＨｆＡｌＯＮ，ＨｆＳｉＯＮ，ＨｆＡｌＳｉＯＮのいずれかで形成されている請求項２記載の半導体装置。

（付記４）（４） 前記第１酸化物層および前記第３酸化物層は、ＡｌＯを含む請求項１〜３のいずれか１項記載の半導体装置。
（付記５）（５） 前記第１酸化物層および前記第３酸化物層は、さらにＨｆＯ，ＴｉＯ，ＴａＯ，ＺｒＯ，ＹＯ，ＷＯのいずれかを含む付記４記載の半導体装置。

（付記６）（６） 前記第２酸化物層は、前記第１酸化物層および前記第３酸化物層よりもトラップ準位が少ない付記１〜５のいずれか１項記載の半導体装置。
（付記７） 前記第２酸化物層はＨｆＡｌＯ層であり、、前記第１酸化物層および前記第３酸化物層はＡｌＯ層である付記１〜６のいずれか１項記載の半導体装置。

（付記８） 前記第２酸化物層の厚さは１ｎｍ〜５ｎｍである付記１〜７のいずれか１項記載の半導体装置。
（付記９） 前記第１酸化物層または前記第３酸化物層の厚さは、０．３ｎｍ〜１ｎｍである付記１〜８のいずれか１項記載の半導体装置。

（付記１０）（７） 前記第２酸化物層の厚さは１ｎｍ〜５ｎｍの範囲であり、前記第１酸化物層と前記第３酸化物層の厚さは０．３ｎｍ〜１ｎｍの範囲である付記１〜７のいずれか１項記載の半導体装置。

（付記１１）（８） （ａ）シリコン基板表面の自然酸化膜をウエットエッチングで除去する工程と、
（ｂ）自然酸化膜を除去したシリコン基板表面に化学処理により下地酸化シリコン層を形成する工程と、
（ｃ）下地酸化シリコン層の上に、第１の酸素供給率で第１高誘電率酸化物層をＣＶＤで形成する工程と、
（ｄ）前記第１高誘電率酸化物層の上に、前記第１の酸素供給率より高い第２の酸素供給率で第２高誘電率酸化物層をＣＶＤで形成する工程と、
（ｅ）前記第２高誘電率酸化物層の上に、前記第２の酸素供給率より低い第３の酸素供給率で第３高誘電率酸化物層をＣＶＤで形成する工程と、
（ｆ）前記第３高誘電率酸化物層の上に酸化可能材料でゲート電極を形成する工程と、
を含む半導体装置の製造方法。

（付記１２） 前記工程（ｂ）は、塩酸、過酸化水素水溶液による処理を行なう付記１１記載の半導体装置の製造方法。
（付記１３） 前記工程（ｃ）、（ｅ）の少なくとも一方は、ＡｌＯを含む層を堆積する付記１１または１２記載の半導体装置の製造方法。

（付記１４） 前記工程（ｄ）は、ＨｆＡｌＯ層を堆積し、前記工程（ｃ）（ｅ）の少なくとも一方はＡｌＯ層かＡｌ組成の高いＨｆＡｌＯ層を堆積する付記１１〜１３のいずれか１項記載の半導体装置の製造方法。

（付記１５）（９） 前記工程（ｄ）は、前記第１高誘電率酸化物層下に実質的に新たな反応層を成長させることなく行われる付記１１〜１４のいずれか１項記載の半導体装置の製造方法。

（付記１６）（１０） 前記工程（ｆ）は、前記第３高誘電率酸化物層の上に実質的に新たな反応層を成長させることなく行われる付記１１〜１５のいずれか１項記載の半導体装置の製造方法。

（付記１７） 前記工程（ｆ）は、シリコン層またはアルミニウム層を堆積する付記１６記載の半導体装置の製造方法。
（付記１８） 前記工程（ｃ）、（ｅ）は、前記工程（ｄ）と成長ガスの総流量は同一で、酸素供給量は半分以下で行う付記１１〜１７のいずれか１項記載の半導体装置の製造方法。
産業上の利用の可能性
微細化したＩＧ−ＦＥＴを含む半導体集積回路装置等に利用できる。

シリコン基板上に高誘電率絶縁膜を化学気相堆積（ＣＶＤ）で形成する方法を説明するための断面図である。 熱ＣＶＤ装置の構成を概略的に示すブロック図、および実験条件をまとめて示す表である。 作成したＭＯＳ構造のＣ−Ｖ特性を示すグラフである。 フラットバンド電圧変化量ΔＶｆｂとヒステリシスをまとめて示すグラフである。 実施例によるＭＯＳトランジスタの構成を示す断面図である。 半導体集積回路装置の構成を示す断面図である。 半導体集積回路装置の構成を示す断面図である。

符号の説明

１ シリコン基板
２ 自然酸化膜
３ ケミカルオキサイド膜（酸化シリコン膜）
４ 高誘電率絶縁層
４ｘ 酸素供給量の十分な高誘電率絶縁層
４ｙ 酸素供給量を低くした高誘電率絶縁層
４ａ 酸素供給量を低くしたＡｌＯ層
４ｂ 酸素供給量の十分なＨｆＡｌＯ層
４ｃ 酸素供給量を低くしたＡｌＯ層
５ ゲート絶縁層
６ 反応室
７ サセプタ
８ シャワーヘッド
９ 配管

Claims (11)

1. シリコン基板と、
   前記シリコン基板表面に形成された酸化シリコン層と、
   前記酸化シリコン層上に形成された第１酸化物層、その上に形成された第２酸化物層、さらにその上に形成された第３酸化物層を含む高誘電率絶縁層であって、第１酸化物層と第３酸化物層は、第２酸化物層より小さい酸素の拡散係数を有する、高誘電率絶縁層と、
   前記高誘電率絶縁層上に形成されたゲート電極と、
   を有し、
   前記第１酸化物層および前記第３酸化物層は、ＡｌＯを含み、
   前記第１酸化物層および前記第３酸化物層は、さらにＨｆＯ，ＴｉＯ，ＴａＯ，ＺｒＯ，ＹＯ，ＷＯのいずれかを含む、
   半導体装置。
2. 前記第２酸化物層は、ＨｆＯ，ＴｉＯ，ＴａＯ，ＺｒＯ，ＹＯ，ＷＯ，ＡｌＯ,ＬａＯのいずれかを含む請求項１記載の半導体装置。
3. 前記第２酸化物層は、ＨｆＯ、または、ＨｆＡｌＯ，ＨｆＳｉＯ，ＨｆＡｌＳｉＯ、ＨｆＡｌＯＮ，ＨｆＳｉＯＮ，ＨｆＡｌＳｉＯＮのいずれかで形成されている請求項２記載の半導体装置。
4. 前記第２酸化物層は、前記第１酸化物層および前記第３酸化物層よりもトラップ準位が少ない請求項１〜３のいずれか１項記載の半導体装置。
5. 前記第２酸化物層の厚さは１ｎｍ〜５ｎｍの範囲であり、前記第１酸化物層と前記第３酸化物層の厚さは０．３ｎｍ〜１ｎｍの範囲である請求項１〜４のいずれか１項記載の半導体装置。
6. シリコン基板と、
   前記シリコン基板表面に形成された酸化シリコン層と、
   前記酸化シリコン層上に形成されたＡｌＯを含む第１酸化物層、その上に形成されたＨｆＡｌＯを含む第２酸化物層、さらにその上に形成されたＡｌＯを含む第３酸化物層を含む高誘電率絶縁層と、
   前記高誘電率絶縁層上に形成されたゲート電極と、
   を有する半導体装置。
7. 前記第２酸化物層は、Ｈｆ _１−ｘ Ａｌ _ｘ Ｏ（０．１＜ｘ＜０．３）の組成を有する請求項６記載の半導体装置。
8. 前記第１酸化物層および前記第３酸化物層は、さらにＨｆを含むＨｆＡｌＯ層であり、前記第２酸化物層のＡｌ濃度は、前記第１酸化物層および前記第３酸化物層のＡｌ濃度よりも低い請求項６または７記載の半導体装置。
9. （ａ）シリコン基板表面の自然酸化膜をウエットエッチングで除去する工程と、
   （ｂ）自然酸化膜を除去したシリコン基板表面に化学処理により下地酸化シリコン層を形成する工程と、
   （ｃ）下地酸化シリコン層の上に、第１の酸素供給率でＡｌＯを含む第１高誘電率酸化物層をＣＶＤで形成する工程と、
   （ｄ）前記第１高誘電率酸化物層の上に、前記第１の酸素供給率より高い第２の酸素供給率でＨｆＡｌＯを含む第２高誘電率酸化物層をＣＶＤで形成する工程と、
   （ｅ）前記第２高誘電率酸化物層の上に、前記第２の酸素供給率より低い第３の酸素供給率でＡｌＯを含む第３高誘電率酸化物層をＣＶＤで形成する工程と、
   （ｆ）前記第３高誘電率酸化物層の上に酸化可能材料でゲート電極を形成する工程と、
   を含む半導体装置の製造方法。
10. 前記工程（ｄ）は、前記第１高誘電率酸化物層下に実質的に新たな反応層を成長させることなく行われる請求項９記載の半導体装置の製造方法。
11. 前記工程（ｆ）は、前記第３高誘電率酸化物層の上に実質的に新たな反応層を成長させることなく行われる請求項９または１０記載の半導体装置の製造方法。

Images