JP4643902B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4643902B2 JP4643902B2 JP2003431910A JP2003431910A JP4643902B2 JP 4643902 B2 JP4643902 B2 JP 4643902B2 JP 2003431910 A JP2003431910 A JP 2003431910A JP 2003431910 A JP2003431910 A JP 2003431910A JP 4643902 B2 JP4643902 B2 JP 4643902B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- layer
- dielectric constant
- high dielectric
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明の他の目的は、酸化シリコンより誘電率の高い高誘電率絶縁材料をゲート絶縁膜として形成することのできる半導体装置の製造方法を提供することである。
本発明の他の目的は、ゲート絶縁膜としてフラットバンド電圧の変化とヒステリシスを低減した高誘電率酸化物膜を形成することのできる半導体装置の製造方法を提供することである。
シリコン基板と、
前記シリコン基板表面に形成された酸化シリコン層と、
前記酸化シリコン層上に形成されたAlOを含む第1酸化物層、その上に形成されたHfAlOを含む第2酸化物層、さらにその上に形成されたAlOを含む第3酸化物層を含む高誘電率絶縁層と、
前記高誘電率絶縁層上に形成されたゲート電極と、
を有する半導体装置
が提供される。
(a)シリコン基板表面の自然酸化膜をウエットエッチングで除去する工程と、
(b)自然酸化膜を除去したシリコン基板表面に化学処理により下地酸化シリコン層を形成する工程と、
(c)下地酸化シリコン層の上に、第1の酸素供給率でAlOを含む第1高誘電率酸化物層をCVDで形成する工程と、
(d)前記第1高誘電率酸化物層の上に、前記第1の酸素供給率より高い第2の酸素供給率でHfAlOを含む第2高誘電率酸化物層をCVDで形成する工程と、
(e)前記第2高誘電率酸化物層の上に、前記第2の酸素供給率より低い第3の酸素供給率でAlOを含む第3高誘電率酸化物層をCVDで形成する工程と、
(f)前記第3高誘電率酸化物層の上に酸化可能材料でゲート電極を形成する工程と、
を含む半導体装置の製造方法
が提供される。
熱CVDでHfAlO膜を形成すると、フラットバンド電圧が物質そのものの物性から求められる値(理想値)からずれてしまう。フラットバンド電圧の変化は、固定電荷によるものと考えられる。例えば、シリコン基板表面上に限られた厚さの酸化シリコン層を形成し、その上に十分量の酸素を供給して高品質のHfAlO膜を成膜すると、下地の酸化シリコン層ないし反応層が不要に成長する。この反応層に固定電荷が存在しており、フラットバンド電圧をシフトさせると考えられる。HfAlO膜の上に多結晶シリコン層のゲート電極を形成すると、HfAlO膜と多結晶シリコン層との界面にも酸化シリコン層ないし反応層が成長し、固定電荷を発生させると考えられる。
図1Cに示すように、希HF水溶液にシリコン基板1を浸し、シリコン基板表面の自然酸化膜2を除去した。
図1Eに示すように、シリコン基板をSC2(塩酸過酸化水素水)洗浄し、シリコン表面にSC2によるケミカルオキサイド膜3を厚さ約0.3nm形成した。自然酸化膜2より清浄な薄い酸化シリコン膜3が形成される。シリコン表面が露出して撥水性になった表面に酸化シリコン膜が形成されることにより、表面が親水性になり、ウォーターマークの発生も防止される。
Hfの原料ガスは、(Hf[N(CH3)2]4)に限らない。Hf(OtC4H9)4、Hf{N(C2H5)2}4、Hf{N(CH3)(C2H5)}4等を用いてもよいであろう。Alの原料ガスもAl(t−C4H9)3に限らない。Al(C2H5)3、Al(CH3)3等を用いてもよいであろう。
図6は、多層配線構造を有する半導体集積回路装置の構成例を示す。シリコン基板101に、シャロートレンチアイソレーション(STI)による素子分離領域102が形成されている。素子分離領域102で囲まれた活性領域内にMOSトランジスタを形成するため、p型ウエル103、n型ウエル104が形成されている。
以下、本発明の特徴を付記する。
(付記1)(1) シリコン基板と、
前記シリコン基板表面に形成された酸化シリコン層と、
前記酸化シリコン層上に形成された第1酸化物層、その上に形成された第2酸化物層、さらにその上に形成された第3酸化物層を含む高誘電率絶縁層であって、第1酸化物層と第3酸化物層は、第2酸化物層より小さい酸素の拡散係数を有する、高誘電率絶縁層と、
前記高誘電率絶縁層上に形成されたゲート電極と、
を有する半導体装置。
(付記3)(3) 前記第2酸化物層は、HfO、または、HfAlO,HfSiO,HfAlSiO、HfAlON,HfSiON,HfAlSiONのいずれかで形成されている請求項2記載の半導体装置。
(付記5)(5) 前記第1酸化物層および前記第3酸化物層は、さらにHfO,TiO,TaO,ZrO,YO,WOのいずれかを含む付記4記載の半導体装置。
(付記7) 前記第2酸化物層はHfAlO層であり、、前記第1酸化物層および前記第3酸化物層はAlO層である付記1〜6のいずれか1項記載の半導体装置。
(付記9) 前記第1酸化物層または前記第3酸化物層の厚さは、0.3nm〜1nmである付記1〜8のいずれか1項記載の半導体装置。
(b)自然酸化膜を除去したシリコン基板表面に化学処理により下地酸化シリコン層を形成する工程と、
(c)下地酸化シリコン層の上に、第1の酸素供給率で第1高誘電率酸化物層をCVDで形成する工程と、
(d)前記第1高誘電率酸化物層の上に、前記第1の酸素供給率より高い第2の酸素供給率で第2高誘電率酸化物層をCVDで形成する工程と、
(e)前記第2高誘電率酸化物層の上に、前記第2の酸素供給率より低い第3の酸素供給率で第3高誘電率酸化物層をCVDで形成する工程と、
(f)前記第3高誘電率酸化物層の上に酸化可能材料でゲート電極を形成する工程と、
を含む半導体装置の製造方法。
(付記13) 前記工程(c)、(e)の少なくとも一方は、AlOを含む層を堆積する付記11または12記載の半導体装置の製造方法。
(付記18) 前記工程(c)、(e)は、前記工程(d)と成長ガスの総流量は同一で、酸素供給量は半分以下で行う付記11〜17のいずれか1項記載の半導体装置の製造方法。
産業上の利用の可能性
微細化したIG−FETを含む半導体集積回路装置等に利用できる。
2 自然酸化膜
3 ケミカルオキサイド膜(酸化シリコン膜)
4 高誘電率絶縁層
4x 酸素供給量の十分な高誘電率絶縁層
4y 酸素供給量を低くした高誘電率絶縁層
4a 酸素供給量を低くしたAlO層
4b 酸素供給量の十分なHfAlO層
4c 酸素供給量を低くしたAlO層
5 ゲート絶縁層
6 反応室
7 サセプタ
8 シャワーヘッド
9 配管
Claims (11)
- シリコン基板と、
前記シリコン基板表面に形成された酸化シリコン層と、
前記酸化シリコン層上に形成された第1酸化物層、その上に形成された第2酸化物層、さらにその上に形成された第3酸化物層を含む高誘電率絶縁層であって、第1酸化物層と第3酸化物層は、第2酸化物層より小さい酸素の拡散係数を有する、高誘電率絶縁層と、
前記高誘電率絶縁層上に形成されたゲート電極と、
を有し、
前記第1酸化物層および前記第3酸化物層は、AlOを含み、
前記第1酸化物層および前記第3酸化物層は、さらにHfO,TiO,TaO,ZrO,YO,WOのいずれかを含む、
半導体装置。 - 前記第2酸化物層は、HfO,TiO,TaO,ZrO,YO,WO,AlO,LaOのいずれかを含む請求項1記載の半導体装置。
- 前記第2酸化物層は、HfO、または、HfAlO,HfSiO,HfAlSiO、HfAlON,HfSiON,HfAlSiONのいずれかで形成されている請求項2記載の半導体装置。
- 前記第2酸化物層は、前記第1酸化物層および前記第3酸化物層よりもトラップ準位が少ない請求項1〜3のいずれか1項記載の半導体装置。
- 前記第2酸化物層の厚さは1nm〜5nmの範囲であり、前記第1酸化物層と前記第3酸化物層の厚さは0.3nm〜1nmの範囲である請求項1〜4のいずれか1項記載の半導体装置。
- シリコン基板と、
前記シリコン基板表面に形成された酸化シリコン層と、
前記酸化シリコン層上に形成されたAlOを含む第1酸化物層、その上に形成されたHfAlOを含む第2酸化物層、さらにその上に形成されたAlOを含む第3酸化物層を含む高誘電率絶縁層と、
前記高誘電率絶縁層上に形成されたゲート電極と、
を有する半導体装置。 - 前記第2酸化物層は、Hf 1−x Al x O(0.1<x<0.3)の組成を有する請求項6記載の半導体装置。
- 前記第1酸化物層および前記第3酸化物層は、さらにHfを含むHfAlO層であり、前記第2酸化物層のAl濃度は、前記第1酸化物層および前記第3酸化物層のAl濃度よりも低い請求項6または7記載の半導体装置。
- (a)シリコン基板表面の自然酸化膜をウエットエッチングで除去する工程と、
(b)自然酸化膜を除去したシリコン基板表面に化学処理により下地酸化シリコン層を形成する工程と、
(c)下地酸化シリコン層の上に、第1の酸素供給率でAlOを含む第1高誘電率酸化物層をCVDで形成する工程と、
(d)前記第1高誘電率酸化物層の上に、前記第1の酸素供給率より高い第2の酸素供給率でHfAlOを含む第2高誘電率酸化物層をCVDで形成する工程と、
(e)前記第2高誘電率酸化物層の上に、前記第2の酸素供給率より低い第3の酸素供給率でAlOを含む第3高誘電率酸化物層をCVDで形成する工程と、
(f)前記第3高誘電率酸化物層の上に酸化可能材料でゲート電極を形成する工程と、
を含む半導体装置の製造方法。 - 前記工程(d)は、前記第1高誘電率酸化物層下に実質的に新たな反応層を成長させることなく行われる請求項9記載の半導体装置の製造方法。
- 前記工程(f)は、前記第3高誘電率酸化物層の上に実質的に新たな反応層を成長させることなく行われる請求項9または10記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003431910A JP4643902B2 (ja) | 2003-12-26 | 2003-12-26 | 半導体装置とその製造方法 |
US10/973,449 US20050142715A1 (en) | 2003-12-26 | 2004-10-27 | Semiconductor device with high dielectric constant insulator and its manufacture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003431910A JP4643902B2 (ja) | 2003-12-26 | 2003-12-26 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191341A JP2005191341A (ja) | 2005-07-14 |
JP4643902B2 true JP4643902B2 (ja) | 2011-03-02 |
Family
ID=34789776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003431910A Expired - Fee Related JP4643902B2 (ja) | 2003-12-26 | 2003-12-26 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4643902B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007116470A1 (ja) | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 半導体装置及びその製造方法 |
KR101591944B1 (ko) * | 2008-09-19 | 2016-02-11 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
JP5387173B2 (ja) * | 2009-06-30 | 2014-01-15 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
SG11202102268VA (en) * | 2018-09-25 | 2021-04-29 | Hoya Corp | Mask blank, transfer mask, and method of manufacturing semiconductor device |
US20220043335A1 (en) * | 2018-09-27 | 2022-02-10 | Hoya Corporation | Mask blank, transfer mask, and semiconductor-device manufacturing method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031565A (ja) * | 2001-07-18 | 2003-01-31 | Tokyo Electron Ltd | 半導体装置の製造方法、基板処理装置および基板処理システム |
JP2003282873A (ja) * | 2002-03-22 | 2003-10-03 | Sony Corp | 半導体装置およびその製造方法 |
-
2003
- 2003-12-26 JP JP2003431910A patent/JP4643902B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031565A (ja) * | 2001-07-18 | 2003-01-31 | Tokyo Electron Ltd | 半導体装置の製造方法、基板処理装置および基板処理システム |
JP2003282873A (ja) * | 2002-03-22 | 2003-10-03 | Sony Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005191341A (ja) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7727908B2 (en) | Deposition of ZrA1ON films | |
US6911707B2 (en) | Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance | |
US7030024B2 (en) | Dual-gate structure and method of fabricating integrated circuits having dual-gate structures | |
JP5611189B2 (ja) | 高誘電率膜を製造するための方法 | |
JP2004247736A (ja) | 高温度における高kゲート誘電体用の界面層成長 | |
JP2006161163A (ja) | チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法 | |
US7605436B2 (en) | Manufacture of semiconductor device having insulation film of high dielectric constant | |
JP4185057B2 (ja) | 半導体装置の製造方法 | |
CN103579319A (zh) | 层叠结构、半导体器件及其制造方法 | |
JP2005510872A (ja) | シリコン欠乏雰囲気中のpecvdプロセスを用いた、金属ゲート電極のための酸窒化物スペーサの形成方法 | |
JP2006344837A (ja) | 半導体装置及びその製造方法 | |
JP3941099B2 (ja) | 薄膜形成方法 | |
JP4643902B2 (ja) | 半導体装置とその製造方法 | |
US20050142715A1 (en) | Semiconductor device with high dielectric constant insulator and its manufacture | |
US8633119B2 (en) | Methods for manufacturing high dielectric constant films | |
JP4907839B2 (ja) | 半導体装置の製造方法 | |
US8633114B2 (en) | Methods for manufacturing high dielectric constant films | |
JP4858898B2 (ja) | 半導体装置とその製造方法 | |
US7256145B2 (en) | Manufacture of semiconductor device having insulation film of high dielectric constant | |
KR100621542B1 (ko) | 미세 전자 소자의 다층 유전체막 및 그 제조 방법 | |
JP2003168684A (ja) | 半導体素子の誘電膜形成方法 | |
TW202418358A (zh) | 增強材料結構的處理 | |
TW202226339A (zh) | 增強材料結構的處理 | |
US7439105B2 (en) | Metal gate with zirconium | |
JP2004356439A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060925 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4643902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |