JP3994720B2 - 映像信号処理装置 - Google Patents
映像信号処理装置 Download PDFInfo
- Publication number
- JP3994720B2 JP3994720B2 JP2001345594A JP2001345594A JP3994720B2 JP 3994720 B2 JP3994720 B2 JP 3994720B2 JP 2001345594 A JP2001345594 A JP 2001345594A JP 2001345594 A JP2001345594 A JP 2001345594A JP 3994720 B2 JP3994720 B2 JP 3994720B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- output
- field
- comparator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
- Studio Devices (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、映像情報を高能率符号化してディジタル伝送するシステムやインタレース映像信号を高画質にプログレッシブ映像信号に変換するシステムにおいて、入力映像信号が映画フィルムから形成されたテレシネ映像信号であることを検出するためのテレシネ映像信号検出装置に関するものである。
【０００２】
【従来の技術】
入力映像信号が映画フィルムから２−３プルダウン方式によって形成されたテレシネ映像信号であることを検出する技術として、例えば特開平５−１８３８８４号公報や、特開平９−１２１２９７号公報などがある。ここでは、まず２−３プルダウン方式について図１４を用いて説明し、続けて上記特開平９−１２１２９７号公報に示されたテレシネ映像信号検出装置の基本動作の説明を行う。
【０００３】
一般に、映画フィルムは毎秒２４コマ（映画フィルムで画像１枚を構成する単位を１コマと記す。）の速度にて映写されるよう構成されている。この映画フィルムをテレシネ装置を用いて毎秒６０フィールドの速度のインターレース映像信号に変換する際には、たとえば、２−３プルダウン方式と呼ばれるテレシネ変換が行なわれる。このテレシネ変換では、１秒間に２４コマの映像を１秒間６０フィールドつまり１秒間に３０フレームの映像に変換するため、２コマの映画フィルムから得られる映像信号を５フィールドのテレビジョン信号に変換する。この速度調整を行うために、５フィールド毎に１回同じ映像を繰り返したフォーマットとなる。図１４はインターレース信号を対象とした場合の２−３プルダウン方式を説明するための説明図である。映画フィルムの第１コマＡがフィールドＡ１とフィールドＡ２に変換され１つのフレームを構成する。次に第２コマＢがフィールドＢ１とフィールドＢ２に変換され１つのフレームを構成する。このときに速度調整のためにフィールドＢ１が繰り返し挿入されることで速度変換が行われる。このようにして変換されたフィールドＡ１、Ａ２、Ｂ１、Ｂ２、Ｂ１を順次記録したものがテレシネ映像信号である。以降、この変換が繰り返されるため、２−３プルダウン方式で変換されたテレシネ映像信号は５フィールドの周期性を有している。
【０００４】
次に、図１５、図１７を用いて、特開平９−１２１２９７号公報などに示された従来のテレシネ映像信号検出装置の基本動作について説明する。上述のように、２−３プルダウン方式では５フィールドに１回に割合で同一フィールドが現れることを利用して、フレーム間差分の絶対値を各フィールド毎に累積計算することにより、テレシネ映像信号の検出を行うことができる。例えば図１５に示されるように、フィールドＢ１は速度変換のために連続する５フィールド中に２回存在し（インターレース入力信号）、１フレーム遅延された映像信号（フレームメモリ出力信号）と差分演算を実行すると５フィールド目の差分が零となる。この差分信号の絶対値を累積加算した場合、他のフィールドでは動画時に差分が零とならないため、５フィールドに１回必ず、同一フィールドを検出することが可能である。しかし、同一フィールド間のフレーム間差分の絶対値は理想的には零であるが、入力映像信号に含まれているノイズの影響などにより、必ず零となるとは限らない。特に、伝送系で付加されるノイズは振幅の大きいインパルス的なノイズから振幅が小さいが画面全体に存在するノイズまで多岐にわたっている。よって、従来のテレシネ映像信号の検出では、さらに図１７に示される比較器４を用いて、外部から設定される所定の閾値と前述のフレーム間差分の絶対値のフィールド内累算加算値とを比較し、フレーム間差分の絶対値のフィールド内累算値が閾値よりも小さい場合に、それらのフィールドを同一フィールドとみなす２値化処理を行う。図１５に比較器４の出力例を比較回路出力信号として記している。図１５の比較回路出力信号のように、同一フィールドが５フィールドに１度のパターンで出現する場合、その入力映像信号をテレシネ映像信号として検出する。
【０００５】
また、図１６に示すように、毎秒６０フレームの速度のノンインターレース映像信号に変換する場合は、１秒間に２４コマの映像を１秒間に６０フレームの映像に速度調整する必要があり、プログレッシブ信号に対しては、映画フィルムの２コマから５フレームのテレビジョン信号に変換することになる。つまり、映画フィルムの２コマのそれぞれを、２フレームもしくは３フレームのテレビ信号に変換している。このように、ノンインターレース映像信号に変換された場合でも、時間調整のために繰り返し表示されるフレーム間差分の絶対値は小さくなることを利用して、フレーム間差分の絶対値のフレーム内累算値が閾値よりも小さい場合に、それらのフレームを同一フレームとみなす。このような同一フレームが２フレームと３フレーム存在するパターンで出現する場合、テレシネ映像信号であることを検出する。
【０００６】
このように、テレシネ変換されたインターレース映像信号およびノンインターレース映像信号とも１フレーム間の差分の計算で良く、それらの絶対値を１フィールドまたは１フレーム期間累積加算することで実現している。
【０００７】
【発明が解決しようとする課題】
前述のように、従来のテレシネ映像信号検出装置は１フレーム差分の絶対値を１フィールド期間または１フレーム期間累積した後、所定の閾値と比較しているため、非常に振幅の大きなノイズが少数存在した場合でも、１フレーム差分の絶対値の累積値が大きくなり、動きを伴う画素間の１フレーム差分の絶対値が累積して値が大きくなった場合と判別が困難となり、同一フィールドとして検出するべきフィールドを異なるフィールドと検出してしまう課題があった。また、画面全体にノイズが存在する映像の場合でも、１フレーム差分の絶対値の累積値が大きくなるため、動きを伴う画素間の１フレーム差分の絶対値が累積して値が大きくなった場合と判別が困難となり、同一フィールドとして検出するべきフィールドを異なるフィールドと検出してしまう課題があった。さらに、６０Ｈｚのインターレース構造をもつ映像信号の場合、１フレーム遅延された入力信号と演算を行っているため、検出周期は３０Ｈｚとなり、テレビ放送時などでテレシネ映像信号と通常のテレビ信号の切り変わり目の検出が１フィールドずれるという課題もあった。
【０００８】
本発明は、上記課題を解決するためになされたもので、入力映像信号に非常に振幅の大きなインパルス上のノイズが存在した場合や、画面全体にノイズが存在する映像の場合でも、画素単位で外部より設定される閾値と比較し、動きを伴う画素と静止している画素の個数を累積加算すること、また、入力映像信号の１フレームもしくは１フィールドを複数の領域に分割し動きを伴う画素や静止している画素の個数の累積を各小領域で行い、各小領域での累積結果を統計処理すること、さらに、インターレース映像信号の場合１フィールド遅延映像信号との差分を演算することにより同一フィールドもしくは同一フレームを検出するテレシネ映像信号検出装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るテレシネ映像信号検出装置は、入力された映像信号からを１フレーム期間遅延させるフレームメモリと、フレームメモリからの出力と入力映像信号間の差分を求める減算器と、減算結果の絶対値を求める絶対値回路と、外部より入力される第１の閾値と絶対値とを比較し比較結果を出力する第１の比較器と、外部から設定される所定の期間、第１の比較器の出力を累積する第１の累積加算器と、外部から設定される第２の閾値と第１の累積加算器より出力される累積加算結果とを比較する第２の比較器を有したものである。
【００１０】
本発明に係るテレシネ映像信号検出装置は、入力映像信号の１フレームもしくは１フィールドを複数の領域に分割し、第１の比較結果の累積を各小領域で行う第３の累積加算器群と、各小領域での累積結果と外部より入力される閾値とを比較する第５の比較器群と、第５の比較器群の出力を統計処理する第２の統計処理回路を有したものである。
【００１１】
本発明に係るテレシネ映像信号検出装置は、多数の小領域において、静止と判定された画素が多数を占めていた場合でも、ある小領域に動きと判定された画素が集中している場合には、入力映像信号と１フレーム遅延された映像信号を異なるフレームもしくはフィールドであると判定するものである。
【００１２】
本発明に係るテレシネ映像信号検出装置は、入力された映像信号からを１フレーム期間遅延させるフレームメモリと、フレームメモリからの出力と入力映像信号間の差分を求める減算器と、減算結果の絶対値を求める絶対値回路と、外部より入力される複数の第３の閾値群と絶対値を比較し複数の比較結果を出力する第３の比較器と、外部から設定される所定の期間、第３比較器の出力を累積する複数の第２の累積加算器群と、外部から設定される第４の閾値群と第２の累積加算器群から出力される複数の累積加算結果を比較する１つ以上の第４の比較器群と、第４の比較器群の出力を統計処理する第１の統計処理回路を有したものである。
【００１３】
本発明に係るテレシネ映像信号検出装置は、入力映像信号の１フレームもしくは１フィールドを複数の領域に分割し、第３の比較結果の累積を各小領域で行う第４の累積加算器群と、前記各小領域での累積結果と外部より入力される閾値を比較する第６の比較器群と、第６の比較器群の出力を統計処理する第３の統計処理回路を有したものである。
【００１４】
本発明に係るテレシネ映像信号検出装置は、第３の比較器出力を各小領域内部で累積した結果、多数の小領域は静止に分類される画素が多数を占めていた場合でも、特定の小領域に動きと分類された画素が集中している場合には、入力映像信号と１フレーム遅延された映像信号を異なるフレームもしくはフィールドであると判定するものである。
【００１５】
本発明に係るテレシネ映像信号検出装置は、入力された映像信号からを１フィールド期間遅延させるフィールドメモリと、入力された映像信号を１水平期間遅延させる第１の複数のラインメモリ群と、第１のラインメモリ群の出力から空間的に上下に位置する補間映像信号を作成する第１のフィールド内補間回路と、フィールドメモリからの出力を１水平期間遅延させる第２の複数のラインメモリ群と、第２のラインメモリ群の出力から空間的に上下に位置する補間映像信号を作成する第２のフィールド内補間回路を有し、第１のフィールド内補間回路の出力映像信号と前記第２のフィールド内補間回路の出力映像信号の空間的位相が走査線の垂直方向に同じ位相となるように各フィールド内補間回路の補間係数を決定し、フィールド間差分の絶対値を求めることにより、同一フィールドの検出を行うものである。
【００１６】
本発明に係るテレシネ映像信号検出装置は、動きあるいは静止あるいはその中間と判別または分類された画素の個数を累積する累積加算器の加算期間を、入力映像信号の有効映像期間と等しいかまたは小さくしたものである。
【００１７】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
【００１８】
（実施の形態１）
以下に、本発明の第１の発明の実施の形態について、図１、図２、図３を用いて説明する。図１は本発明の第１の実施例を示すブロック図であり、図２、図３は演算内容を視覚的に表現した概念図である。この実施の形態１において、入力信号をインターレース信号として説明しており、１枚の画面は１フィールドをあらわしている。図２において、（ａ）、（ｄ）は入力された映像信号であり、（ｂ）、（ｅ）は１フレーム遅延された映像信号である。（ｃ）、（ｆ）はそれぞれ（ａ）と（ｂ）の差分、（ｄ）と（ｅ）の差分結果の概念図である。
【００１９】
次に、動作について説明する。入力された映像信号はフレームメモリ１に入力され、減算回路２により入力映像信号と１フレーム遅延映像信号との減算を画素単位で行う。得られた減算値は絶対値回路３により絶対値が求められる。次に外部より設定される閾値ａによって、フレーム間での動き検出を比較器４で行い、２値化出力された結果を累積加算器５によって累積する。例えば２値化の値として、静止している場合を０、動きがある場合と１とした場合は、累積加算器５では、１フィールド内部の動きのある画素の個数を計算していることになる。この累積結果と外部から設定される閾値ｂを比較器６によって比較し、動きがあると判別された画素が一定個数以下の場合、入力されたフィールドは１フレーム前のフィールドと同一であると判定され、検出信号として出力される。例えば、図２（ａ）、（ｂ）のように、映像の大部分が静止しているが、領域１００がノイズの影響で差異があった場合、１フレーム差分された結果は図２（ｃ）のように１０１の部分に差分が存在する。差分の絶対値を１フィールド期間累積した場合、図３（ａ）で示されるように、ノイズの振幅が小さい場合は、フレーム差分の絶対値が小さいため累積結果も小さくなるが、ノイズの振幅が大きい場合は、領域１００が小さくても累積結果は大きな値を出力するため、本来同一フィールドであるべき（ａ）と（ｂ）が異なるフィールドと検出してしまう可能性がある。本実施の形態１に示すように、１フレーム差分の絶対値を比較器４により２値化し、動きを伴う画素の個数を累積すると、その結果は図３（ｂ）のようになり、ノイズの振幅に影響されずにフィールドの同一性を判別することが可能になる。また、図２（ｄ）（ｅ）に示すように、１フレーム間に動きが存在する場合、１フレーム差分の絶対値は図２（ｆ）のように、累積加算器５の出力結果は図３（ｃ）のようになるため、同様に同一フィールドでないとする判別が可能となる。
【００２０】
以上のように、本実施の形態１によれば、画素単位の１フレーム差分の絶対値を比較器を用いて２値化し、差分の絶対値レベルではなく、動きの伴う画素の個数を累積しているので、画面全体が静止している場合に局所的に大振幅のノイズが発生しても同一フィールドの検出を行うことができ、テレシネ映像信号検出の精度向上が可能となる。
【００２１】
（実施の形態２）
以下に、本発明の第２の発明の実施の形態について、図６、図７、図８を用いて説明する。図６は本発明の第２の実施例を示すブロック図であり、図７、図８は処理内容を視覚的に表現した概念図である。この実施の形態２において、入力信号をインターレース信号として説明しており、１枚の画面は１フィールドをあらわしている。
【００２２】
まず、入力された映像信号はフレームメモリ１に入力され、減算回路２により入力映像信号と１フレーム遅延映像信号との減算を画素単位で行う。得られた減算値は絶対値回路３により絶対値が求められる。次に外部より設定される閾値ａと絶対値結果を比較器４を用いて比較し２値化出力を行う。次に入力信号の１フィールドを複数の領域に分割し、複数の累積加算器からなる累積加算器群１１と外部から与えられる累積制御信号によって、分割された小領域ごとに累積加算を行う。例えば図７に示されるように、入力映像信号を１０２、１０３、１０４、１０５の４つの小領域に分割した場合、累積加算器を４つ用いて、各累積加算器が１０２、１０３、１０４、１０５の期間のみ比較器４の出力を加算するように、累積制御信号１からｎを制御する。比較器４の２値化出力を画素が静止している場合に０、動いている場合に１となるようにした場合、それぞれの累積加算器の出力は各小領域の中で動きを伴う画素の個数を累積していることになる。各累積加算器の出力は複数の比較器群１２に入力され、閾値ｂを用いて２値化処理し、統計処理回路１３に入力され、フィールドの同一性を判別した検出信号を出力する。例えば、図７に示されるような４つの小領域毎の累積結果の例の場合、図８（ａ）、（ｂ）、（ｃ）、（ｄ）に示されるように４つの領域の累積結果が出力される。画面全体の差分の絶対値を累積する手法では、（ｅ）のように動き画素の存在する位置が画面全体に対して平均化されてしまうため、入力された映像信号と１フレーム前の映像信号が異なるフィールドなのか、画面全体に発生するノイズの影響で動きと誤検出した画素の個数を累積しているのか判別がつかない場合が発生する。このような場合でも、小領域での累積加算を行うことにより、複数の小領域間での動き画素の分散を求めることが可能となり、小面積の動きをノイズと誤ることなく、効果的な入力映像信号内部の同一フィールドの検出が可能となる。
【００２３】
（実施の形態３）
以下に、本発明の第３の発明の実施の形態について、図６、図８を用いて説明する。また、この実施の形態３において、入力信号としてインターレース信号として説明している。
【００２４】
１フレーム差分の絶対値を２値化した結果を小領域で累積加算することにより、各累積加算器の出力は各小領域内部の動き画素の個数を累積していることになる。例えば、図８に示されるような４つの小領域毎の累積結果の例の場合、（ｂ）、（ｃ）、（ｄ）の３つの領域の累積結果では静止画素の個数ｓ２、ｓ３、ｓ４が動き画素の個数ｍ２、ｍ３、ｍ４に比較し非常に大きくなっており、（ａ）の領域結果１では動き画素の個数ｍ１が静止画素の個数ｓ１より大きくなっている。このような場合、小領域に分割を行わず画面全体で累積すると（ｅ）のように動き画素の個数ｍが静止画素の個数ｓに比較して非常に小さくなり、入力された映像信号と１フレーム前の映像信号が同一フィールドでないのか、画面全体に存在するノイズの影響で動き画素の個数を累積しているのか判別がつかない場合が発生する。このような場合、動き画素の存在する領域が特定の小領域に集中しているため、画面全体のノイズを平均的に検出しているのではなく、小面積の動きが存在するとみなし、入力された映像フィールドは１フレーム前と同一ではないという検出結果を出力する様に、統計処理回路１３を構成する。上述したように、動き画素の映像内の分散を求め、動き画素の発生している領域が映像内の特定の領域に集中している場合を検出するように統計処理回路１３を構成することにより、画面全体で累積すると動き画素の個数が静止画素の個数に比較して小さく、ノイズの影響で動きと誤検出された画素の個数を累積しているのか判別がつかない場合でも効果的なフィールドの同一性の判別が可能となり、伝送系におけるノイズの影響を考慮したフィールドの同一性の判断ができ、テレシネ映像信号検出の精度向上が可能となる。
【００２５】
（実施の形態４）
以下に、本発明の第４の発明の実施の形態について、図４、図５を用いて説明する。図４は本発明の第４の実施例を示すブロック図であり、図５は演算内容を視覚的に表現した概念図である。この実施の形態２において、入力信号としてインターレース信号として説明している。
【００２６】
まず、入力された映像信号はフレームメモリ１に入力され、減算回路２により入力映像信号と１フレーム遅延映像信号との減算を画素単位で行う。得られた減算値は絶対値回路３により絶対値が求められる。次に複数の値との比較結果を出力できる比較器７により、外部より設定される複数の閾値ａ１から閾値ａｎと絶対値結果を比較し、複数の閾値処理結果を出力することにより、動きの程度に応じた分類を行う。そして、各分類結果を複数の累積加算器からなる累積加算器群８によって１フィールド期間累積する。例えば比較器７の分類として、閾値ａ１以下の時には累積加算器８ａのみ加算する値を、閾値ａ１より大きく閾値ａ２以下の時には累積加算器８ｂのみ加算する値を閾値ａｎより大きい時には累積加算器８ｎのみ加算する値を出力するように比較器７を構成する。この結果、累積加算器群８では、１フィールド内部の画素を動きの程度に応じて分類し、それぞれの個数を計算していることになる。図５（ａ）（ｂ）に累積加算器群８の累積例を示す。この累積結果と外部から設定される複数の閾値ｂ１から閾値ｂｎを比較器群９によって比較し、比較結果を統計処理回路１０へ入力する。統計処理回路１０では、例えば、図５（ａ）に示すように、大多数の画素が静止画素と分類されている場合、伝送系で画面全体に影響するようなランダムなノイズをあまり受けていないと判断することができる。よって、少し動きが存在すると判別された準動き画素の個数や、動きがあると判別された動き画素が一定個数以下の場合は、入力映像と１フレーム前の映像は同一フィールドであるという検出結果を出力する。また、図５（ｂ）に示すように、図５（ａ）と同様に、伝送系で画面全体に影響するようなランダムなノイズをあまり受けていないと判断することができるが、準動き画素の個数や、動き画素が一定個数を超えている場合は、本来の動きによる影響と考えられ同一フィールドでないという検出結果を出力する。また、図５（ｃ）に示されるように、準動き画素の個数が一定値を超えている場合は、伝送系のノイズによる影響かを判別するために、他の分類結果を参照し、検出結果を出力する。上記統計処理回路１０の構成は、本実施例における一例である。上述のように、１フレーム差分の絶対値を複数の閾値で多値化出力し、複数の累積加算器でそれぞれを累積処理し、複数の比較器を用いて統計的処理することにより、伝送系におけるノイズの影響を判別したフィールドの同一性の判断ができ、テレシネ映像信号検出の精度の向上が可能となる。
【００２７】
（実施の形態５）
以下に、本発明の第５の発明の実施の形態について、図９を用いて説明する。図９は本発明の第５の実施例を示すブロック図である。この実施の形態５において、入力信号としてインターレース信号として説明している。
【００２８】
まず、入力された映像信号はフレームメモリ１に入力され、減算回路２により入力映像信号と１フレーム遅延映像信号との減算を画素単位で行う。得られた減算値は絶対値回路３により絶対値が求められる。次に複数の閾値との比較が可能な比較器７を用いて外部より設定される複数の閾値ａ１から閾値ａｎと前記絶対値とを比較し、複数の閾値処理結果を出力することにより、各画素の動きの度合いを分類する。次に入力信号の１フィールドを複数の領域に分割し、複数の累積加算器からなる累積加算器群と外部から与えられる累積制御信号によって、分割された小領域ごとに比較器７の分類結果の累積加算を行う。例えば動きの分類をｎ個、小領域をｍ個とした場合、それぞれｎ個の累積加算器を有するｍ個の累積加算器群に分類結果を入力し、小領域ごとに累積加算を行うように、累積制御信号１から累積制御信号ｍを制御する。図９では、第１の小領域の画素の動きの程度の分類結果を累積制御信号１と累積加算器群１４を用いて行っており、第２の小領域は累積制御信号２と累積加算器群１６を用いて、小領域ｍは累積制御信号ｍと累積加算器群１５を用いて行っている。各累積加算器の出力は複数の比較器群に入力され、閾値ｂ１から閾値ｂｎを用いて２値化処理し、統計処理回路１９に入力され、フィールドの同一性判別した検出信号を出力する。各小領域内部では、画素の動きの程度の分散が判断でき、かつ、小領域間の累積結果により画面全体の動き画素の分散が判断できる。これにより、同一フィールドの判別を画面全体ではなく、動きの程度と動きの発生場所の２次元的な統計処理が可能となり、テレシネ映像信号検出の精度向上が可能となる。
【００２９】
（実施の形態６）
以下に、本発明の第６の発明の実施の形態について、図１０を用いて説明する。図１０は本発明の第６の実施例の処理内容を示す概念図である。この実施の形態６において、入力信号としてインターレース信号として説明している。
【００３０】
まず、入力された映像信号がフレームメモリを用いて１フレーム差分の絶対値計算を画素単位で行う。次に複数の閾値との比較が可能な比較器７を用いて外部より設定される複数の閾値ａ１から閾値ａｎと前記絶対値とを比較し、複数の閾値処理結果を出力することにより、各画素の動きの度合いを分類する。次に外部より設定される複数の閾値ａ１から閾値ａｎと多値出力が可能な比較器７を用いて比較し、出力される複数の閾値処理結果の累積加算を、入力映像信号の１フィールドを複数の領域に分割した小領域単位で行う。図１０に示すように、動きの分類を３個、小領域を４個とした場合、それぞれ図１０（ａ），（ｂ），（ｃ），（ｄ）の４個の累積加算結果を得ることができる。各小領域内部では、複数の閾値ｂ１からｂｎを用いて、画素の動きの程度の分散を判断する。例えば図１０（ａ）では、動き画素の個数が最大でありノイズの影響を無視できると判断する。（ｂ）では、順動き画素の個数が静止画素の個数についで最大であるが、閾値ｂｎより小さくノイズの影響であると判断できる。次に、小領域間の累積結果により画面全体の動き画素の分散が判断できる。画面全体では、静止画素の個数が多い場合でも、特定の領域に動き画素が集中している場合には、ノイズの影響で動き画素の個数が加算されているのではなく、小面積の動きが入力映像信号と１フレーム遅延された映像信号間に存在するとし、同一フィールドとみなさないように統計処理回路１９を構成する。図１０の例の場合では（ａ）図の領域に小面積の動きが存在すると考えることができる。これにより、同一フィールドの判別を画面全体ではなく、ノイズの影響を動きの程度と動きの発生場所の２次元的な統計処理で考慮することが可能となり、テレシネ映像信号検出の精度向上が可能となる。
【００３１】
（実施の形態７）
以下に、本発明の第７の発明の実施の形態について、図１１、図１２を用いて説明する。図１１は本発明の第７の実施例を示すブロック図であり、図１２は実施内容を視覚的に表現した概念図である。
【００３２】
次に、動作について説明する。入力されたインターレース映像信号はフィールドメモリ２０に入力され、出力された１フィールド遅延信号は映像信号を１水平期間遅延させるラインメモリ群２１に順次入力される。フィールド内補間回路２２は、ラインメモリ群２１内の各ラインメモリからの出力信号を用いて、１フィールド遅延信号を走査線の空間的に上下に位置する補間映像信号を生成する。また、入力されたインターレース入力映像信号は同時にラインメモリ群２３内部の複数のラインメモリに順次入力される。フィールド内補間回路２４はラインメモリ群２３からの出力信号を用いて入力された映像信号から走査線の空間的に上下に位置する補間映像信号を生成する。図１２（ａ）に示されるように、インターレース映像信号の走査線構造は１／２オフセット走査となっており、連続するフィールドｎとフィールドｎ＋１の走査線は空間的に垂直方向に重なっていない。そこで、補間映像信号２０１、２００のように、走査線の垂直方向の位相が重なる補間映像信号を出力するように、フィールド内補間回路２２、２４内の補間係数を決定する。一例として、図１２（ｂ）の補間映像信号２００を生成するには、１フィールド遅延映像信号２０２、２０３をそれぞれ３／４、１／４の比率で重み付け加算すれば求めることが可能である。同様に補間映像信号２０１を生成するには、入力映像信号２０４、２０５をそれぞれ１／４、３／４の比率で重み付け加算すれば求めることが可能である。このようにして、空間的位相が垂直方向に同じ位相となっている補間映像信号２０６，２０７の差分を減算回路２でもとめ、得られた差分値を１フィールド差分結果として、絶対値回路３、比較器４に順次入力し、比較結果を累積加算器５で累積し、比較器６で比較することにより、入力された映像信号と１フィールド遅延映像信号間の同一性検出が可能となる。本実施例では、１フレーム遅延に比較しメモリのサイズを半分にすることが可能となり、低コストなテレシネ映像検出装置が可能となる。さらに、上述のように、６０Ｈｚインターレース映像信号の場合に１フレーム間は３０Ｈｚの周期であるため、１フレーム差分を使用した場合、編集などで同一フィールドの周期性が崩れた場合に、１／６０秒検出が遅れることとなる。本実施例では垂直方向の位相をフィールド内補間により調整し、１フィールド差分結果フィールドの同一性検出に使用することで、１／６０の遅延がないフィールドの同一性の検出装置を、低コストで実現することが可能となる。なお、本実施例では、２値化出力する比較器を用いて１フィールド間累積加算する構成で実施例を示したが、複数の閾値と比較して多値の出力を行う比較器を用い複数の累積加算器を有する場合や、入力映像信号を複数の領域に分割して、複数の累積加算器を用いて累積加算を行う場合も同様の効果が得られる。
【００３３】
（実施の形態８）
以下に、本発明の第８の記載された発明の実施の形態について、図１３を用いて説明する。図１３は実施内容を視覚的に表現した概念図である。
【００３４】
入力された映像信号は全ての期間に映像信号が伝送されるわけでなく、図１３に示されるように、水平方向、垂直方向にそれぞれ一部の領域にのみ画面に表示される有効映像信号が存在する。よって、入力された映像信号の有効映像期間のみ累積加算を行うように、外部より入力される累積制御信号を制御する。本実施例では、累積加算の期間が短くなるため、回路規模を削減することが可能となり、また有効映像期間以外の垂直帰線期間には、文字情報などの映像以外の信号が重畳されているため、この重畳されている映像以外の信号の影響を１フレーム差分や１フィールド差分に与えないことが可能となる。このように本実施例に示すテレシネ映像信号検出装置では、精度の高いフィールドの同一性の検出装置を、低コストで実現することが可能となる。
【００３５】
【発明の効果】
以上のように、本発明によれば、入力された映像信号からを１フレーム期間遅延させるフレームメモリと、フレームメモリからの出力と入力映像信号間の差分を求める減算器と、減算結果の絶対値を求める絶対値回路と、外部より入力される第１の閾値と絶対値を比較し比較結果を出力する第１の比較器と、外部から設定される所定の期間、第１の比較器の出力を累積する第１の累積加算器と、外部から設定される第２の閾値と第１の累積加算器より出力される累積加算結果を比較する第２の比較器を有するように構成したので、画面全体が静止している場合に局所的に大振幅のノイズが発生しても同一フィールドの検出を行うことができ、テレシネ映像信号検出装置の精度向上が可能になる。
【００３６】
本発明によれば、入力映像信号の１フレームもしくは１フィールドを複数の領域に分割し、第１の比較結果の累積を各小領域で行う第３の累積加算器群と、各小領域での累積結果と外部より入力される閾値を比較する第５の比較器群と、第５の比較器群の出力を統計処理する第２の統計処理回路を有するように構成したので、複数の小領域間での動き画素の分散を求めることができ、効果的な同一フィールド検出が可能になる。
【００３７】
本発明によれば、多数の小領域は静止と判定された画素が多数を占めていた場合でも、ある小領域に動きと判定された画素が集中している場合には、入力映像信号と１フレーム遅延された映像信号を同一フレームもしくは同一フィールドと判定しないよう構成したので、伝送系におけるノイズの影響を考慮したフィールドの同一性の判断ができ、小面積の動きが存在する映像を同一フィールドと誤検出することのない、テレシネ映像信号検出の精度向上が可能となる。
【００３８】
本発明によれば、入力された映像信号からを１フレーム期間遅延させるフレームメモリと、フレームメモリからの出力と入力映像信号間の差分を求める減算器と、減算結果の絶対値を求める絶対値回路と、外部より入力される複数の第３の閾値群と絶対値を比較し複数の比較結果を出力する第３の比較器と、外部から設定される所定の期間、第３比較器の出力を累積する複数の第２の累積加算器群と、外部から設定される第４の閾値群と第２の累積加算器群から出力される複数の累積加算結果を比較する１つ以上の第４の比較器群と、第４の比較器群の出力を統計処理する第１の統計処理回路を有するよう構成したので、微小な差分を検出してしまうような画面全体に発生する小振幅のノイズの影響を考慮したフィールドの同一性の判断ができ、テレシネ映像信号検出の精度向上が可能となる。
【００３９】
本発明によれば、入力映像信号の１フレームもしくは１フィールドを複数の領域に分割し、第３の比較結果の累積を各小領域で行う第４の累積加算器群と、前記各小領域での累積結果と外部より入力される閾値を比較する第６の比較器群と、第６の比較器群の出力を統計処理する第３の統計処理回路を有するよう構成したので、同一フィールドの判別を画面全体ではなく、動きの程度と動きの発生場所の２次元的な統計処理が可能となり、テレシネ映像信号検出の精度向上が可能となる。
【００４０】
本発明によれば、第３の比較器出力を各小領域内部で累積した結果、多数の小領域は静止に分類される画素が多数を占めていた場合でも、特定の小領域に動きと分類された画素が集中している場合には、入力映像信号と１フレーム遅延された映像信号を同一フレームもしくは同一フィールドと判定しないよう構成したので、同一フィールドの判別を画面全体ではなく、ノイズの影響を動きの程度と動きの発生場所の２次元的な統計処理で考慮することが可能となり、小面積の動きが存在する映像を同一フィールドと誤検出することのない、また小振幅で画面全体に存在するノイズの影響を考慮した、テレシネ映像信号検出の精度向上が可能となる。
【００４１】
本発明によれば、入力された映像信号からを１フィールド期間遅延させるフィールドメモリと、入力された映像信号を１水平期間遅延させる第１の複数のラインメモリ群と、第１のラインメモリ群の出力から空間的に上下に位置する補間映像信号を作成する第１のフィールド内補間回路と、フィールドメモリからの出力を１水平期間遅延させる第２の複数のラインメモリ群と、第２のラインメモリ群の出力から空間的に上下に位置する補間映像信号を作成する第２のフィールド内補間回路を有し、第１のフィールド内補間回路の出力映像信号と前記第２のフィールド内補間回路の出力映像信号の空間的位相が走査線の垂直方向に同じ位相となるように各フィールド内補間回路の補間係数を決定し、フィールド間差分の絶対値を求めることにより、同一フィールドの検出を行うよう構成したので、１フレーム遅延に比較しメモリのサイズを半分にすることが可能となり、低コストなテレシネ映像検出装置が可能となる。さらに、上述のように、６０Ｈｚインターレース映像信号の場合に１フレーム間は３０Ｈｚの周期であるため、１フレーム差分を使用した場合、編集などで同一フィールドの周期性が崩れた場合に、１／６０秒検出が遅れることとなる。本実施例では垂直方向の位相をフィールド内補間により調整し、１フィールド差分結果フィールドの同一性検出に使用することで、１／６０の遅延がないフィールドの同一性の検出装置を、低コストで実現することが可能となる。
【００４２】
本発明によれば、動きあるいは静止あるいはその中間と判別または分類された画素の個数を累積する累積加算器の加算期間を、入力映像信号の有効映像期間と等しいかまたは小さくするよう構成したので、回路規模を削減することが可能となり、また有効映像期間以外の垂直帰線期間に重畳されている、文字情報などの映像以外の信号の影響を１フレーム差分や１フィールド差分に与えないことが可能となる。このように本実施例に示すテレシネ映像信号検出装置では、精度の高いフィールドの同一性の検出装置を、低コストで実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるテレシネ映像信号検出装置のブロック図
【図２】１フレーム差分の絶対値出力の説明図
【図３】累積加算器５の出力の説明図
【図４】本発明の実施の形態４におけるテレシネ映像信号検出装置のブロック図
【図５】累積加算器群８の出力の説明図
【図６】本発明の実施の形態２におけるテレシネ映像信号検出装置のブロック図
【図７】入力映像信号の小領域分割処理の説明図
【図８】累積加算器群１１の出力の説明図
【図９】本発明の実施の形態５におけるテレシネ映像信号検出装置のブロック図
【図１０】累積加算器群１４から１６の出力の説明図
【図１１】本発明の実施の形態７におけるテレシネ映像信号検出装置のブロック図
【図１２】走査線構造およびフィールド内補間処理の説明図
【図１３】本発明の実施の形態７における有効映像期間の説明図
【図１４】２−３プルダウン方式によるテレシネ変換処理の説明図
【図１５】テレシネ映像信号検出の原理の説明図
【図１６】ノンインターレース映像への２−３プルダウン方式テレシネ変換処理の説明図
【図１７】従来例を示すブロック図
【符号の説明】
１ フレームメモリ
２ 減算回路
３ 絶対値回路
４、６、７、９、１２、１７、１８ 比較器（比較器群）
５、８、１１、１４、１５、１６ 累積加算器（累積加算器群）
１０、１３、１９ 統計処理回路
２０ フィールドメモリ
２１、２３ ラインメモリ群
２２、２４ フィールド内補間回路
【発明の属する技術分野】
本発明は、映像情報を高能率符号化してディジタル伝送するシステムやインタレース映像信号を高画質にプログレッシブ映像信号に変換するシステムにおいて、入力映像信号が映画フィルムから形成されたテレシネ映像信号であることを検出するためのテレシネ映像信号検出装置に関するものである。
【０００２】
【従来の技術】
入力映像信号が映画フィルムから２−３プルダウン方式によって形成されたテレシネ映像信号であることを検出する技術として、例えば特開平５−１８３８８４号公報や、特開平９−１２１２９７号公報などがある。ここでは、まず２−３プルダウン方式について図１４を用いて説明し、続けて上記特開平９−１２１２９７号公報に示されたテレシネ映像信号検出装置の基本動作の説明を行う。
【０００３】
一般に、映画フィルムは毎秒２４コマ（映画フィルムで画像１枚を構成する単位を１コマと記す。）の速度にて映写されるよう構成されている。この映画フィルムをテレシネ装置を用いて毎秒６０フィールドの速度のインターレース映像信号に変換する際には、たとえば、２−３プルダウン方式と呼ばれるテレシネ変換が行なわれる。このテレシネ変換では、１秒間に２４コマの映像を１秒間６０フィールドつまり１秒間に３０フレームの映像に変換するため、２コマの映画フィルムから得られる映像信号を５フィールドのテレビジョン信号に変換する。この速度調整を行うために、５フィールド毎に１回同じ映像を繰り返したフォーマットとなる。図１４はインターレース信号を対象とした場合の２−３プルダウン方式を説明するための説明図である。映画フィルムの第１コマＡがフィールドＡ１とフィールドＡ２に変換され１つのフレームを構成する。次に第２コマＢがフィールドＢ１とフィールドＢ２に変換され１つのフレームを構成する。このときに速度調整のためにフィールドＢ１が繰り返し挿入されることで速度変換が行われる。このようにして変換されたフィールドＡ１、Ａ２、Ｂ１、Ｂ２、Ｂ１を順次記録したものがテレシネ映像信号である。以降、この変換が繰り返されるため、２−３プルダウン方式で変換されたテレシネ映像信号は５フィールドの周期性を有している。
【０００４】
次に、図１５、図１７を用いて、特開平９−１２１２９７号公報などに示された従来のテレシネ映像信号検出装置の基本動作について説明する。上述のように、２−３プルダウン方式では５フィールドに１回に割合で同一フィールドが現れることを利用して、フレーム間差分の絶対値を各フィールド毎に累積計算することにより、テレシネ映像信号の検出を行うことができる。例えば図１５に示されるように、フィールドＢ１は速度変換のために連続する５フィールド中に２回存在し（インターレース入力信号）、１フレーム遅延された映像信号（フレームメモリ出力信号）と差分演算を実行すると５フィールド目の差分が零となる。この差分信号の絶対値を累積加算した場合、他のフィールドでは動画時に差分が零とならないため、５フィールドに１回必ず、同一フィールドを検出することが可能である。しかし、同一フィールド間のフレーム間差分の絶対値は理想的には零であるが、入力映像信号に含まれているノイズの影響などにより、必ず零となるとは限らない。特に、伝送系で付加されるノイズは振幅の大きいインパルス的なノイズから振幅が小さいが画面全体に存在するノイズまで多岐にわたっている。よって、従来のテレシネ映像信号の検出では、さらに図１７に示される比較器４を用いて、外部から設定される所定の閾値と前述のフレーム間差分の絶対値のフィールド内累算加算値とを比較し、フレーム間差分の絶対値のフィールド内累算値が閾値よりも小さい場合に、それらのフィールドを同一フィールドとみなす２値化処理を行う。図１５に比較器４の出力例を比較回路出力信号として記している。図１５の比較回路出力信号のように、同一フィールドが５フィールドに１度のパターンで出現する場合、その入力映像信号をテレシネ映像信号として検出する。
【０００５】
また、図１６に示すように、毎秒６０フレームの速度のノンインターレース映像信号に変換する場合は、１秒間に２４コマの映像を１秒間に６０フレームの映像に速度調整する必要があり、プログレッシブ信号に対しては、映画フィルムの２コマから５フレームのテレビジョン信号に変換することになる。つまり、映画フィルムの２コマのそれぞれを、２フレームもしくは３フレームのテレビ信号に変換している。このように、ノンインターレース映像信号に変換された場合でも、時間調整のために繰り返し表示されるフレーム間差分の絶対値は小さくなることを利用して、フレーム間差分の絶対値のフレーム内累算値が閾値よりも小さい場合に、それらのフレームを同一フレームとみなす。このような同一フレームが２フレームと３フレーム存在するパターンで出現する場合、テレシネ映像信号であることを検出する。
【０００６】
このように、テレシネ変換されたインターレース映像信号およびノンインターレース映像信号とも１フレーム間の差分の計算で良く、それらの絶対値を１フィールドまたは１フレーム期間累積加算することで実現している。
【０００７】
【発明が解決しようとする課題】
前述のように、従来のテレシネ映像信号検出装置は１フレーム差分の絶対値を１フィールド期間または１フレーム期間累積した後、所定の閾値と比較しているため、非常に振幅の大きなノイズが少数存在した場合でも、１フレーム差分の絶対値の累積値が大きくなり、動きを伴う画素間の１フレーム差分の絶対値が累積して値が大きくなった場合と判別が困難となり、同一フィールドとして検出するべきフィールドを異なるフィールドと検出してしまう課題があった。また、画面全体にノイズが存在する映像の場合でも、１フレーム差分の絶対値の累積値が大きくなるため、動きを伴う画素間の１フレーム差分の絶対値が累積して値が大きくなった場合と判別が困難となり、同一フィールドとして検出するべきフィールドを異なるフィールドと検出してしまう課題があった。さらに、６０Ｈｚのインターレース構造をもつ映像信号の場合、１フレーム遅延された入力信号と演算を行っているため、検出周期は３０Ｈｚとなり、テレビ放送時などでテレシネ映像信号と通常のテレビ信号の切り変わり目の検出が１フィールドずれるという課題もあった。
【０００８】
本発明は、上記課題を解決するためになされたもので、入力映像信号に非常に振幅の大きなインパルス上のノイズが存在した場合や、画面全体にノイズが存在する映像の場合でも、画素単位で外部より設定される閾値と比較し、動きを伴う画素と静止している画素の個数を累積加算すること、また、入力映像信号の１フレームもしくは１フィールドを複数の領域に分割し動きを伴う画素や静止している画素の個数の累積を各小領域で行い、各小領域での累積結果を統計処理すること、さらに、インターレース映像信号の場合１フィールド遅延映像信号との差分を演算することにより同一フィールドもしくは同一フレームを検出するテレシネ映像信号検出装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るテレシネ映像信号検出装置は、入力された映像信号からを１フレーム期間遅延させるフレームメモリと、フレームメモリからの出力と入力映像信号間の差分を求める減算器と、減算結果の絶対値を求める絶対値回路と、外部より入力される第１の閾値と絶対値とを比較し比較結果を出力する第１の比較器と、外部から設定される所定の期間、第１の比較器の出力を累積する第１の累積加算器と、外部から設定される第２の閾値と第１の累積加算器より出力される累積加算結果とを比較する第２の比較器を有したものである。
【００１０】
本発明に係るテレシネ映像信号検出装置は、入力映像信号の１フレームもしくは１フィールドを複数の領域に分割し、第１の比較結果の累積を各小領域で行う第３の累積加算器群と、各小領域での累積結果と外部より入力される閾値とを比較する第５の比較器群と、第５の比較器群の出力を統計処理する第２の統計処理回路を有したものである。
【００１１】
本発明に係るテレシネ映像信号検出装置は、多数の小領域において、静止と判定された画素が多数を占めていた場合でも、ある小領域に動きと判定された画素が集中している場合には、入力映像信号と１フレーム遅延された映像信号を異なるフレームもしくはフィールドであると判定するものである。
【００１２】
本発明に係るテレシネ映像信号検出装置は、入力された映像信号からを１フレーム期間遅延させるフレームメモリと、フレームメモリからの出力と入力映像信号間の差分を求める減算器と、減算結果の絶対値を求める絶対値回路と、外部より入力される複数の第３の閾値群と絶対値を比較し複数の比較結果を出力する第３の比較器と、外部から設定される所定の期間、第３比較器の出力を累積する複数の第２の累積加算器群と、外部から設定される第４の閾値群と第２の累積加算器群から出力される複数の累積加算結果を比較する１つ以上の第４の比較器群と、第４の比較器群の出力を統計処理する第１の統計処理回路を有したものである。
【００１３】
本発明に係るテレシネ映像信号検出装置は、入力映像信号の１フレームもしくは１フィールドを複数の領域に分割し、第３の比較結果の累積を各小領域で行う第４の累積加算器群と、前記各小領域での累積結果と外部より入力される閾値を比較する第６の比較器群と、第６の比較器群の出力を統計処理する第３の統計処理回路を有したものである。
【００１４】
本発明に係るテレシネ映像信号検出装置は、第３の比較器出力を各小領域内部で累積した結果、多数の小領域は静止に分類される画素が多数を占めていた場合でも、特定の小領域に動きと分類された画素が集中している場合には、入力映像信号と１フレーム遅延された映像信号を異なるフレームもしくはフィールドであると判定するものである。
【００１５】
本発明に係るテレシネ映像信号検出装置は、入力された映像信号からを１フィールド期間遅延させるフィールドメモリと、入力された映像信号を１水平期間遅延させる第１の複数のラインメモリ群と、第１のラインメモリ群の出力から空間的に上下に位置する補間映像信号を作成する第１のフィールド内補間回路と、フィールドメモリからの出力を１水平期間遅延させる第２の複数のラインメモリ群と、第２のラインメモリ群の出力から空間的に上下に位置する補間映像信号を作成する第２のフィールド内補間回路を有し、第１のフィールド内補間回路の出力映像信号と前記第２のフィールド内補間回路の出力映像信号の空間的位相が走査線の垂直方向に同じ位相となるように各フィールド内補間回路の補間係数を決定し、フィールド間差分の絶対値を求めることにより、同一フィールドの検出を行うものである。
【００１６】
本発明に係るテレシネ映像信号検出装置は、動きあるいは静止あるいはその中間と判別または分類された画素の個数を累積する累積加算器の加算期間を、入力映像信号の有効映像期間と等しいかまたは小さくしたものである。
【００１７】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
【００１８】
（実施の形態１）
以下に、本発明の第１の発明の実施の形態について、図１、図２、図３を用いて説明する。図１は本発明の第１の実施例を示すブロック図であり、図２、図３は演算内容を視覚的に表現した概念図である。この実施の形態１において、入力信号をインターレース信号として説明しており、１枚の画面は１フィールドをあらわしている。図２において、（ａ）、（ｄ）は入力された映像信号であり、（ｂ）、（ｅ）は１フレーム遅延された映像信号である。（ｃ）、（ｆ）はそれぞれ（ａ）と（ｂ）の差分、（ｄ）と（ｅ）の差分結果の概念図である。
【００１９】
次に、動作について説明する。入力された映像信号はフレームメモリ１に入力され、減算回路２により入力映像信号と１フレーム遅延映像信号との減算を画素単位で行う。得られた減算値は絶対値回路３により絶対値が求められる。次に外部より設定される閾値ａによって、フレーム間での動き検出を比較器４で行い、２値化出力された結果を累積加算器５によって累積する。例えば２値化の値として、静止している場合を０、動きがある場合と１とした場合は、累積加算器５では、１フィールド内部の動きのある画素の個数を計算していることになる。この累積結果と外部から設定される閾値ｂを比較器６によって比較し、動きがあると判別された画素が一定個数以下の場合、入力されたフィールドは１フレーム前のフィールドと同一であると判定され、検出信号として出力される。例えば、図２（ａ）、（ｂ）のように、映像の大部分が静止しているが、領域１００がノイズの影響で差異があった場合、１フレーム差分された結果は図２（ｃ）のように１０１の部分に差分が存在する。差分の絶対値を１フィールド期間累積した場合、図３（ａ）で示されるように、ノイズの振幅が小さい場合は、フレーム差分の絶対値が小さいため累積結果も小さくなるが、ノイズの振幅が大きい場合は、領域１００が小さくても累積結果は大きな値を出力するため、本来同一フィールドであるべき（ａ）と（ｂ）が異なるフィールドと検出してしまう可能性がある。本実施の形態１に示すように、１フレーム差分の絶対値を比較器４により２値化し、動きを伴う画素の個数を累積すると、その結果は図３（ｂ）のようになり、ノイズの振幅に影響されずにフィールドの同一性を判別することが可能になる。また、図２（ｄ）（ｅ）に示すように、１フレーム間に動きが存在する場合、１フレーム差分の絶対値は図２（ｆ）のように、累積加算器５の出力結果は図３（ｃ）のようになるため、同様に同一フィールドでないとする判別が可能となる。
【００２０】
以上のように、本実施の形態１によれば、画素単位の１フレーム差分の絶対値を比較器を用いて２値化し、差分の絶対値レベルではなく、動きの伴う画素の個数を累積しているので、画面全体が静止している場合に局所的に大振幅のノイズが発生しても同一フィールドの検出を行うことができ、テレシネ映像信号検出の精度向上が可能となる。
【００２１】
（実施の形態２）
以下に、本発明の第２の発明の実施の形態について、図６、図７、図８を用いて説明する。図６は本発明の第２の実施例を示すブロック図であり、図７、図８は処理内容を視覚的に表現した概念図である。この実施の形態２において、入力信号をインターレース信号として説明しており、１枚の画面は１フィールドをあらわしている。
【００２２】
まず、入力された映像信号はフレームメモリ１に入力され、減算回路２により入力映像信号と１フレーム遅延映像信号との減算を画素単位で行う。得られた減算値は絶対値回路３により絶対値が求められる。次に外部より設定される閾値ａと絶対値結果を比較器４を用いて比較し２値化出力を行う。次に入力信号の１フィールドを複数の領域に分割し、複数の累積加算器からなる累積加算器群１１と外部から与えられる累積制御信号によって、分割された小領域ごとに累積加算を行う。例えば図７に示されるように、入力映像信号を１０２、１０３、１０４、１０５の４つの小領域に分割した場合、累積加算器を４つ用いて、各累積加算器が１０２、１０３、１０４、１０５の期間のみ比較器４の出力を加算するように、累積制御信号１からｎを制御する。比較器４の２値化出力を画素が静止している場合に０、動いている場合に１となるようにした場合、それぞれの累積加算器の出力は各小領域の中で動きを伴う画素の個数を累積していることになる。各累積加算器の出力は複数の比較器群１２に入力され、閾値ｂを用いて２値化処理し、統計処理回路１３に入力され、フィールドの同一性を判別した検出信号を出力する。例えば、図７に示されるような４つの小領域毎の累積結果の例の場合、図８（ａ）、（ｂ）、（ｃ）、（ｄ）に示されるように４つの領域の累積結果が出力される。画面全体の差分の絶対値を累積する手法では、（ｅ）のように動き画素の存在する位置が画面全体に対して平均化されてしまうため、入力された映像信号と１フレーム前の映像信号が異なるフィールドなのか、画面全体に発生するノイズの影響で動きと誤検出した画素の個数を累積しているのか判別がつかない場合が発生する。このような場合でも、小領域での累積加算を行うことにより、複数の小領域間での動き画素の分散を求めることが可能となり、小面積の動きをノイズと誤ることなく、効果的な入力映像信号内部の同一フィールドの検出が可能となる。
【００２３】
（実施の形態３）
以下に、本発明の第３の発明の実施の形態について、図６、図８を用いて説明する。また、この実施の形態３において、入力信号としてインターレース信号として説明している。
【００２４】
１フレーム差分の絶対値を２値化した結果を小領域で累積加算することにより、各累積加算器の出力は各小領域内部の動き画素の個数を累積していることになる。例えば、図８に示されるような４つの小領域毎の累積結果の例の場合、（ｂ）、（ｃ）、（ｄ）の３つの領域の累積結果では静止画素の個数ｓ２、ｓ３、ｓ４が動き画素の個数ｍ２、ｍ３、ｍ４に比較し非常に大きくなっており、（ａ）の領域結果１では動き画素の個数ｍ１が静止画素の個数ｓ１より大きくなっている。このような場合、小領域に分割を行わず画面全体で累積すると（ｅ）のように動き画素の個数ｍが静止画素の個数ｓに比較して非常に小さくなり、入力された映像信号と１フレーム前の映像信号が同一フィールドでないのか、画面全体に存在するノイズの影響で動き画素の個数を累積しているのか判別がつかない場合が発生する。このような場合、動き画素の存在する領域が特定の小領域に集中しているため、画面全体のノイズを平均的に検出しているのではなく、小面積の動きが存在するとみなし、入力された映像フィールドは１フレーム前と同一ではないという検出結果を出力する様に、統計処理回路１３を構成する。上述したように、動き画素の映像内の分散を求め、動き画素の発生している領域が映像内の特定の領域に集中している場合を検出するように統計処理回路１３を構成することにより、画面全体で累積すると動き画素の個数が静止画素の個数に比較して小さく、ノイズの影響で動きと誤検出された画素の個数を累積しているのか判別がつかない場合でも効果的なフィールドの同一性の判別が可能となり、伝送系におけるノイズの影響を考慮したフィールドの同一性の判断ができ、テレシネ映像信号検出の精度向上が可能となる。
【００２５】
（実施の形態４）
以下に、本発明の第４の発明の実施の形態について、図４、図５を用いて説明する。図４は本発明の第４の実施例を示すブロック図であり、図５は演算内容を視覚的に表現した概念図である。この実施の形態２において、入力信号としてインターレース信号として説明している。
【００２６】
まず、入力された映像信号はフレームメモリ１に入力され、減算回路２により入力映像信号と１フレーム遅延映像信号との減算を画素単位で行う。得られた減算値は絶対値回路３により絶対値が求められる。次に複数の値との比較結果を出力できる比較器７により、外部より設定される複数の閾値ａ１から閾値ａｎと絶対値結果を比較し、複数の閾値処理結果を出力することにより、動きの程度に応じた分類を行う。そして、各分類結果を複数の累積加算器からなる累積加算器群８によって１フィールド期間累積する。例えば比較器７の分類として、閾値ａ１以下の時には累積加算器８ａのみ加算する値を、閾値ａ１より大きく閾値ａ２以下の時には累積加算器８ｂのみ加算する値を閾値ａｎより大きい時には累積加算器８ｎのみ加算する値を出力するように比較器７を構成する。この結果、累積加算器群８では、１フィールド内部の画素を動きの程度に応じて分類し、それぞれの個数を計算していることになる。図５（ａ）（ｂ）に累積加算器群８の累積例を示す。この累積結果と外部から設定される複数の閾値ｂ１から閾値ｂｎを比較器群９によって比較し、比較結果を統計処理回路１０へ入力する。統計処理回路１０では、例えば、図５（ａ）に示すように、大多数の画素が静止画素と分類されている場合、伝送系で画面全体に影響するようなランダムなノイズをあまり受けていないと判断することができる。よって、少し動きが存在すると判別された準動き画素の個数や、動きがあると判別された動き画素が一定個数以下の場合は、入力映像と１フレーム前の映像は同一フィールドであるという検出結果を出力する。また、図５（ｂ）に示すように、図５（ａ）と同様に、伝送系で画面全体に影響するようなランダムなノイズをあまり受けていないと判断することができるが、準動き画素の個数や、動き画素が一定個数を超えている場合は、本来の動きによる影響と考えられ同一フィールドでないという検出結果を出力する。また、図５（ｃ）に示されるように、準動き画素の個数が一定値を超えている場合は、伝送系のノイズによる影響かを判別するために、他の分類結果を参照し、検出結果を出力する。上記統計処理回路１０の構成は、本実施例における一例である。上述のように、１フレーム差分の絶対値を複数の閾値で多値化出力し、複数の累積加算器でそれぞれを累積処理し、複数の比較器を用いて統計的処理することにより、伝送系におけるノイズの影響を判別したフィールドの同一性の判断ができ、テレシネ映像信号検出の精度の向上が可能となる。
【００２７】
（実施の形態５）
以下に、本発明の第５の発明の実施の形態について、図９を用いて説明する。図９は本発明の第５の実施例を示すブロック図である。この実施の形態５において、入力信号としてインターレース信号として説明している。
【００２８】
まず、入力された映像信号はフレームメモリ１に入力され、減算回路２により入力映像信号と１フレーム遅延映像信号との減算を画素単位で行う。得られた減算値は絶対値回路３により絶対値が求められる。次に複数の閾値との比較が可能な比較器７を用いて外部より設定される複数の閾値ａ１から閾値ａｎと前記絶対値とを比較し、複数の閾値処理結果を出力することにより、各画素の動きの度合いを分類する。次に入力信号の１フィールドを複数の領域に分割し、複数の累積加算器からなる累積加算器群と外部から与えられる累積制御信号によって、分割された小領域ごとに比較器７の分類結果の累積加算を行う。例えば動きの分類をｎ個、小領域をｍ個とした場合、それぞれｎ個の累積加算器を有するｍ個の累積加算器群に分類結果を入力し、小領域ごとに累積加算を行うように、累積制御信号１から累積制御信号ｍを制御する。図９では、第１の小領域の画素の動きの程度の分類結果を累積制御信号１と累積加算器群１４を用いて行っており、第２の小領域は累積制御信号２と累積加算器群１６を用いて、小領域ｍは累積制御信号ｍと累積加算器群１５を用いて行っている。各累積加算器の出力は複数の比較器群に入力され、閾値ｂ１から閾値ｂｎを用いて２値化処理し、統計処理回路１９に入力され、フィールドの同一性判別した検出信号を出力する。各小領域内部では、画素の動きの程度の分散が判断でき、かつ、小領域間の累積結果により画面全体の動き画素の分散が判断できる。これにより、同一フィールドの判別を画面全体ではなく、動きの程度と動きの発生場所の２次元的な統計処理が可能となり、テレシネ映像信号検出の精度向上が可能となる。
【００２９】
（実施の形態６）
以下に、本発明の第６の発明の実施の形態について、図１０を用いて説明する。図１０は本発明の第６の実施例の処理内容を示す概念図である。この実施の形態６において、入力信号としてインターレース信号として説明している。
【００３０】
まず、入力された映像信号がフレームメモリを用いて１フレーム差分の絶対値計算を画素単位で行う。次に複数の閾値との比較が可能な比較器７を用いて外部より設定される複数の閾値ａ１から閾値ａｎと前記絶対値とを比較し、複数の閾値処理結果を出力することにより、各画素の動きの度合いを分類する。次に外部より設定される複数の閾値ａ１から閾値ａｎと多値出力が可能な比較器７を用いて比較し、出力される複数の閾値処理結果の累積加算を、入力映像信号の１フィールドを複数の領域に分割した小領域単位で行う。図１０に示すように、動きの分類を３個、小領域を４個とした場合、それぞれ図１０（ａ），（ｂ），（ｃ），（ｄ）の４個の累積加算結果を得ることができる。各小領域内部では、複数の閾値ｂ１からｂｎを用いて、画素の動きの程度の分散を判断する。例えば図１０（ａ）では、動き画素の個数が最大でありノイズの影響を無視できると判断する。（ｂ）では、順動き画素の個数が静止画素の個数についで最大であるが、閾値ｂｎより小さくノイズの影響であると判断できる。次に、小領域間の累積結果により画面全体の動き画素の分散が判断できる。画面全体では、静止画素の個数が多い場合でも、特定の領域に動き画素が集中している場合には、ノイズの影響で動き画素の個数が加算されているのではなく、小面積の動きが入力映像信号と１フレーム遅延された映像信号間に存在するとし、同一フィールドとみなさないように統計処理回路１９を構成する。図１０の例の場合では（ａ）図の領域に小面積の動きが存在すると考えることができる。これにより、同一フィールドの判別を画面全体ではなく、ノイズの影響を動きの程度と動きの発生場所の２次元的な統計処理で考慮することが可能となり、テレシネ映像信号検出の精度向上が可能となる。
【００３１】
（実施の形態７）
以下に、本発明の第７の発明の実施の形態について、図１１、図１２を用いて説明する。図１１は本発明の第７の実施例を示すブロック図であり、図１２は実施内容を視覚的に表現した概念図である。
【００３２】
次に、動作について説明する。入力されたインターレース映像信号はフィールドメモリ２０に入力され、出力された１フィールド遅延信号は映像信号を１水平期間遅延させるラインメモリ群２１に順次入力される。フィールド内補間回路２２は、ラインメモリ群２１内の各ラインメモリからの出力信号を用いて、１フィールド遅延信号を走査線の空間的に上下に位置する補間映像信号を生成する。また、入力されたインターレース入力映像信号は同時にラインメモリ群２３内部の複数のラインメモリに順次入力される。フィールド内補間回路２４はラインメモリ群２３からの出力信号を用いて入力された映像信号から走査線の空間的に上下に位置する補間映像信号を生成する。図１２（ａ）に示されるように、インターレース映像信号の走査線構造は１／２オフセット走査となっており、連続するフィールドｎとフィールドｎ＋１の走査線は空間的に垂直方向に重なっていない。そこで、補間映像信号２０１、２００のように、走査線の垂直方向の位相が重なる補間映像信号を出力するように、フィールド内補間回路２２、２４内の補間係数を決定する。一例として、図１２（ｂ）の補間映像信号２００を生成するには、１フィールド遅延映像信号２０２、２０３をそれぞれ３／４、１／４の比率で重み付け加算すれば求めることが可能である。同様に補間映像信号２０１を生成するには、入力映像信号２０４、２０５をそれぞれ１／４、３／４の比率で重み付け加算すれば求めることが可能である。このようにして、空間的位相が垂直方向に同じ位相となっている補間映像信号２０６，２０７の差分を減算回路２でもとめ、得られた差分値を１フィールド差分結果として、絶対値回路３、比較器４に順次入力し、比較結果を累積加算器５で累積し、比較器６で比較することにより、入力された映像信号と１フィールド遅延映像信号間の同一性検出が可能となる。本実施例では、１フレーム遅延に比較しメモリのサイズを半分にすることが可能となり、低コストなテレシネ映像検出装置が可能となる。さらに、上述のように、６０Ｈｚインターレース映像信号の場合に１フレーム間は３０Ｈｚの周期であるため、１フレーム差分を使用した場合、編集などで同一フィールドの周期性が崩れた場合に、１／６０秒検出が遅れることとなる。本実施例では垂直方向の位相をフィールド内補間により調整し、１フィールド差分結果フィールドの同一性検出に使用することで、１／６０の遅延がないフィールドの同一性の検出装置を、低コストで実現することが可能となる。なお、本実施例では、２値化出力する比較器を用いて１フィールド間累積加算する構成で実施例を示したが、複数の閾値と比較して多値の出力を行う比較器を用い複数の累積加算器を有する場合や、入力映像信号を複数の領域に分割して、複数の累積加算器を用いて累積加算を行う場合も同様の効果が得られる。
【００３３】
（実施の形態８）
以下に、本発明の第８の記載された発明の実施の形態について、図１３を用いて説明する。図１３は実施内容を視覚的に表現した概念図である。
【００３４】
入力された映像信号は全ての期間に映像信号が伝送されるわけでなく、図１３に示されるように、水平方向、垂直方向にそれぞれ一部の領域にのみ画面に表示される有効映像信号が存在する。よって、入力された映像信号の有効映像期間のみ累積加算を行うように、外部より入力される累積制御信号を制御する。本実施例では、累積加算の期間が短くなるため、回路規模を削減することが可能となり、また有効映像期間以外の垂直帰線期間には、文字情報などの映像以外の信号が重畳されているため、この重畳されている映像以外の信号の影響を１フレーム差分や１フィールド差分に与えないことが可能となる。このように本実施例に示すテレシネ映像信号検出装置では、精度の高いフィールドの同一性の検出装置を、低コストで実現することが可能となる。
【００３５】
【発明の効果】
以上のように、本発明によれば、入力された映像信号からを１フレーム期間遅延させるフレームメモリと、フレームメモリからの出力と入力映像信号間の差分を求める減算器と、減算結果の絶対値を求める絶対値回路と、外部より入力される第１の閾値と絶対値を比較し比較結果を出力する第１の比較器と、外部から設定される所定の期間、第１の比較器の出力を累積する第１の累積加算器と、外部から設定される第２の閾値と第１の累積加算器より出力される累積加算結果を比較する第２の比較器を有するように構成したので、画面全体が静止している場合に局所的に大振幅のノイズが発生しても同一フィールドの検出を行うことができ、テレシネ映像信号検出装置の精度向上が可能になる。
【００３６】
本発明によれば、入力映像信号の１フレームもしくは１フィールドを複数の領域に分割し、第１の比較結果の累積を各小領域で行う第３の累積加算器群と、各小領域での累積結果と外部より入力される閾値を比較する第５の比較器群と、第５の比較器群の出力を統計処理する第２の統計処理回路を有するように構成したので、複数の小領域間での動き画素の分散を求めることができ、効果的な同一フィールド検出が可能になる。
【００３７】
本発明によれば、多数の小領域は静止と判定された画素が多数を占めていた場合でも、ある小領域に動きと判定された画素が集中している場合には、入力映像信号と１フレーム遅延された映像信号を同一フレームもしくは同一フィールドと判定しないよう構成したので、伝送系におけるノイズの影響を考慮したフィールドの同一性の判断ができ、小面積の動きが存在する映像を同一フィールドと誤検出することのない、テレシネ映像信号検出の精度向上が可能となる。
【００３８】
本発明によれば、入力された映像信号からを１フレーム期間遅延させるフレームメモリと、フレームメモリからの出力と入力映像信号間の差分を求める減算器と、減算結果の絶対値を求める絶対値回路と、外部より入力される複数の第３の閾値群と絶対値を比較し複数の比較結果を出力する第３の比較器と、外部から設定される所定の期間、第３比較器の出力を累積する複数の第２の累積加算器群と、外部から設定される第４の閾値群と第２の累積加算器群から出力される複数の累積加算結果を比較する１つ以上の第４の比較器群と、第４の比較器群の出力を統計処理する第１の統計処理回路を有するよう構成したので、微小な差分を検出してしまうような画面全体に発生する小振幅のノイズの影響を考慮したフィールドの同一性の判断ができ、テレシネ映像信号検出の精度向上が可能となる。
【００３９】
本発明によれば、入力映像信号の１フレームもしくは１フィールドを複数の領域に分割し、第３の比較結果の累積を各小領域で行う第４の累積加算器群と、前記各小領域での累積結果と外部より入力される閾値を比較する第６の比較器群と、第６の比較器群の出力を統計処理する第３の統計処理回路を有するよう構成したので、同一フィールドの判別を画面全体ではなく、動きの程度と動きの発生場所の２次元的な統計処理が可能となり、テレシネ映像信号検出の精度向上が可能となる。
【００４０】
本発明によれば、第３の比較器出力を各小領域内部で累積した結果、多数の小領域は静止に分類される画素が多数を占めていた場合でも、特定の小領域に動きと分類された画素が集中している場合には、入力映像信号と１フレーム遅延された映像信号を同一フレームもしくは同一フィールドと判定しないよう構成したので、同一フィールドの判別を画面全体ではなく、ノイズの影響を動きの程度と動きの発生場所の２次元的な統計処理で考慮することが可能となり、小面積の動きが存在する映像を同一フィールドと誤検出することのない、また小振幅で画面全体に存在するノイズの影響を考慮した、テレシネ映像信号検出の精度向上が可能となる。
【００４１】
本発明によれば、入力された映像信号からを１フィールド期間遅延させるフィールドメモリと、入力された映像信号を１水平期間遅延させる第１の複数のラインメモリ群と、第１のラインメモリ群の出力から空間的に上下に位置する補間映像信号を作成する第１のフィールド内補間回路と、フィールドメモリからの出力を１水平期間遅延させる第２の複数のラインメモリ群と、第２のラインメモリ群の出力から空間的に上下に位置する補間映像信号を作成する第２のフィールド内補間回路を有し、第１のフィールド内補間回路の出力映像信号と前記第２のフィールド内補間回路の出力映像信号の空間的位相が走査線の垂直方向に同じ位相となるように各フィールド内補間回路の補間係数を決定し、フィールド間差分の絶対値を求めることにより、同一フィールドの検出を行うよう構成したので、１フレーム遅延に比較しメモリのサイズを半分にすることが可能となり、低コストなテレシネ映像検出装置が可能となる。さらに、上述のように、６０Ｈｚインターレース映像信号の場合に１フレーム間は３０Ｈｚの周期であるため、１フレーム差分を使用した場合、編集などで同一フィールドの周期性が崩れた場合に、１／６０秒検出が遅れることとなる。本実施例では垂直方向の位相をフィールド内補間により調整し、１フィールド差分結果フィールドの同一性検出に使用することで、１／６０の遅延がないフィールドの同一性の検出装置を、低コストで実現することが可能となる。
【００４２】
本発明によれば、動きあるいは静止あるいはその中間と判別または分類された画素の個数を累積する累積加算器の加算期間を、入力映像信号の有効映像期間と等しいかまたは小さくするよう構成したので、回路規模を削減することが可能となり、また有効映像期間以外の垂直帰線期間に重畳されている、文字情報などの映像以外の信号の影響を１フレーム差分や１フィールド差分に与えないことが可能となる。このように本実施例に示すテレシネ映像信号検出装置では、精度の高いフィールドの同一性の検出装置を、低コストで実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるテレシネ映像信号検出装置のブロック図
【図２】１フレーム差分の絶対値出力の説明図
【図３】累積加算器５の出力の説明図
【図４】本発明の実施の形態４におけるテレシネ映像信号検出装置のブロック図
【図５】累積加算器群８の出力の説明図
【図６】本発明の実施の形態２におけるテレシネ映像信号検出装置のブロック図
【図７】入力映像信号の小領域分割処理の説明図
【図８】累積加算器群１１の出力の説明図
【図９】本発明の実施の形態５におけるテレシネ映像信号検出装置のブロック図
【図１０】累積加算器群１４から１６の出力の説明図
【図１１】本発明の実施の形態７におけるテレシネ映像信号検出装置のブロック図
【図１２】走査線構造およびフィールド内補間処理の説明図
【図１３】本発明の実施の形態７における有効映像期間の説明図
【図１４】２−３プルダウン方式によるテレシネ変換処理の説明図
【図１５】テレシネ映像信号検出の原理の説明図
【図１６】ノンインターレース映像への２−３プルダウン方式テレシネ変換処理の説明図
【図１７】従来例を示すブロック図
【符号の説明】
１ フレームメモリ
２ 減算回路
３ 絶対値回路
４、６、７、９、１２、１７、１８ 比較器（比較器群）
５、８、１１、１４、１５、１６ 累積加算器（累積加算器群）
１０、１３、１９ 統計処理回路
２０ フィールドメモリ
２１、２３ ラインメモリ群
２２、２４ フィールド内補間回路
Claims (6)
- 入力された映像信号に含まれる同一の映像フレームもしくは同一の映像フィールドを検出し、前記同一フレームまたは同一フィールドの周期が特定のパターンとなることを検出することにより、映画フィルムの画像からテレシネ変換された映像信号を検出するテレシネ映像信号検出装置において、入力された映像信号を１フレーム期間遅延させるフレームメモリと、前記フレームメモリからの出力と入力映像信号との差分を求める減算器と、前記減算結果の絶対値を求める絶対値回路と、外部より入力される複数の閾値からなる第１の閾値群と前記絶対値とを比較し複数の比較結果を出力する第１の比較器と、外部から設定される所定の期間、前記第１の比較器の出力を累積する複数の累積加算器からなる第１の累積加算器群と、外部から設定される第２の閾値群と前記第１の累積加算器群から出力される複数の累積加算結果とを比較する１つ以上の第２の比較器群と、前記第２の比較器群の出力を統計処理する第１の統計処理回路を有することを特徴とするテレシネ映像信号検出装置。
- 入力映像信号の１フレームもしくは１フィールドを複数の領域に分割し、前記第１の比較器出力の累積を前記各小領域で行う第２の累積加算器群と、前記各小領域での累積結果と外部より入力される閾値とを比較する第３の比較器群と、前記第３の比較器群の出力を統計処理する第２の統計処理回路を有することを特徴とする請求項１に記載のテレシネ映像信号検出装置。
- 前記第１の比較器出力を前記各小領域内部で累積した結果、多数の小領域において、静止に分類される画素が多数を占めていた場合でも、特定の小領域に動きと分類された画素が集中している場合には、入力映像信号と１フレーム遅延された映像信号を異なるフレームもしくはフィールドとであると判定することを特徴とする請求項２に記載のテレシネ映像信号検出装置。
- 入力されたインターレース映像信号に含まれる同一の映像フィールドを検出し、前記同一フィールドの周期が特定のパターンとなることを検出することにより、映画フィルムの画像からテレシネ変換された映像信号を検出するテレシネ映像信号検出装置において、
入力された映像信号からを１フィールド期間遅延させるフィールドメモリと、入力された映像信号を１水平期間遅延させる第１の複数のラインメモリ群と、前記第１のラインメモリ群の出力から空間的に上下に位置する補間映像信号を作成する第１のフィールド内補間回路と、前記フィールドメモリからの出力を１水平期間遅延させる第２の複数のラインメモリ群と、前記第２のラインメモリ群の出力から空間的に上下に位置する補間映像信号を作成する第２のフィールド内補間回路を有し、
前記第１のフィールド内補間回路の出力映像信号と前記第２のフィールド内補間回路の出力映像信号との差分を求める第２の減算器と、前記第２の減算器の減算結果の絶対値を求める第２の絶対値回路と、外部から入力される閾値からなる第３の閾値群と前記第２の絶対値における絶対値とを比較する第４の比較器と、外部から設定される所定の期間、前記第４の比較器の出力を累積する第３の累積加算器と、外部から設定される第３の閾値群と前記第３の累積加算器とを比較する第５の比較器群と、前記第５の比較器群の出力を統計処理する第３の統計処理回路を有し、
前記第１のフィールド内補間回路の出力映像信号と前記第２のフィールド内補間回路の出力映像信号の空間的位相が走査線の垂直方向に同じ位相となるように、各フィールド内補間回路の補間係数を決定することを特徴とするテレシネ映像信号検出装置。 - 入力映像信号の１フレームもしくは１フィールドを複数の領域に分割し、前記第４の比較器出力の累積を前記各小領域で行う第４の累積加算器群と、前記各小領域での累積結果と外部より入力される閾値とを比較する第６の比較器群と、前記第６の比較器群の出力を統計処理する第４の統計処理回路を有することを特徴とする請求項４に記載のテレシネ映像信号検出装置。
- 前記第４の比較器出力を前記各小領域内部で累積した結果、多数の小領域において、静止に分類される画素が多数を占めていた場合でも、特定の小領域に動きと分 類された画素が集中している場合には、入力映像信号と１フレーム遅延された映像信号を異なるフレームもしくはフィールドとであると判定することを特徴とする請求項５に記載のテレシネ映像信号検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001345594A JP3994720B2 (ja) | 2001-11-12 | 2001-11-12 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001345594A JP3994720B2 (ja) | 2001-11-12 | 2001-11-12 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003153077A JP2003153077A (ja) | 2003-05-23 |
| JP3994720B2 true JP3994720B2 (ja) | 2007-10-24 |
Family
ID=19158905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001345594A Expired - Fee Related JP3994720B2 (ja) | 2001-11-12 | 2001-11-12 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3994720B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4732068B2 (ja) * | 2005-02-22 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | プルダウン検出装置及びプルダウン検出方法 |
| JP4699776B2 (ja) * | 2005-02-22 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | プルダウン検出装置及びプルダウン検出方法 |
| JP2006237696A (ja) * | 2005-02-22 | 2006-09-07 | Nec Electronics Corp | プルダウン検出装置及びプルダウン検出方法 |
| JP4703267B2 (ja) * | 2005-05-31 | 2011-06-15 | 株式会社東芝 | プルダウン信号検出装置、プルダウン信号検出方法、及び順次走査変換装置 |
| JP4693546B2 (ja) * | 2005-08-19 | 2011-06-01 | 株式会社東芝 | デジタルノイズ低減装置及び方法及び映像信号処理装置 |
| JP4772562B2 (ja) * | 2006-03-31 | 2011-09-14 | 株式会社東芝 | プルダウン信号検出装置およびプルダウン信号検出方法並びに順次走査変換装置および順次走査変換方法 |
| JP4843361B2 (ja) * | 2006-04-27 | 2011-12-21 | 富士通株式会社 | ３２プルダウンシーケンスの検出装置、及び検出方法 |
| WO2008120273A1 (ja) * | 2007-03-29 | 2008-10-09 | Fujitsu Limited | 合成映像検出装置及び合成映像検出方法 |
| WO2009118978A1 (ja) * | 2008-03-24 | 2009-10-01 | パナソニック株式会社 | ノイズ検出方法及びそのノイズ検出方法を用いた映像処理方法 |
| JP4972599B2 (ja) * | 2008-04-01 | 2012-07-11 | 株式会社日立製作所 | テレシネ映像検出装置 |
| JP5709319B2 (ja) * | 2009-04-01 | 2015-04-30 | マーベル ワールド トレード リミテッド | プログレッシブビデオにおけるケイデンス検出 |
-
2001
- 2001-11-12 JP JP2001345594A patent/JP3994720B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003153077A (ja) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4280614B2 (ja) | ノイズ低減回路及び方法 | |
| JP4290124B2 (ja) | 動き系列パターン検出 | |
| US6509933B1 (en) | Video signal converting apparatus | |
| JP3994720B2 (ja) | 映像信号処理装置 | |
| US6965414B2 (en) | Apparatus for detecting telecine conversion method of video signal | |
| JP4983362B2 (ja) | フィルム検出装置およびその方法、並びに映像信号処理装置およびその方法 | |
| JP4791074B2 (ja) | 状態情報訂正方法、動き補償画像処理方法及び画像状態情報訂正器 | |
| KR20040019282A (ko) | 주사 변환 장치 | |
| KR100323662B1 (ko) | 디인터레이싱 장치 및 방법 | |
| EP1198137A1 (en) | Method and apparatus for film mode detection in video fields | |
| Tai et al. | A motion and edge adaptive deinterlacing algorithm | |
| JP4225930B2 (ja) | 映像信号処理装置および映像信号処理方法 | |
| JP2004320279A (ja) | 動画像時間軸補間方法及び動画像時間軸補間装置 | |
| JP4365344B2 (ja) | フィルムモード検出装置 | |
| JP2002369156A (ja) | 映像信号変換装置 | |
| JP3812921B2 (ja) | 映像信号識別方法及びそれを用いた映像信号の処理方 法 | |
| JP3389984B2 (ja) | 順次走査変換装置及び方法 | |
| JP2002330408A (ja) | 映像信号処理装置 | |
| JP2770300B2 (ja) | 画像信号処理処置 | |
| EP1574055A1 (en) | Recognizing film and video occurring in parallel in television fields | |
| JP2009232402A (ja) | ノイズ低減回路及び方法 | |
| JP4339986B2 (ja) | 映像信号処理回路 | |
| WO2006013510A1 (en) | De-interlacing | |
| JP4175863B2 (ja) | 飛び越し走査の動き検出回路及び映像信号処理装置 | |
| JP2002335441A (ja) | テレシネ映像信号検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041112 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3994720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |