JP3992901B2 - 書込みインタラプト書込み機能を有する同期式ｄｒａｍ半導体装置 - Google Patents
書込みインタラプト書込み機能を有する同期式ｄｒａｍ半導体装置 Download PDFInfo
- Publication number
- JP3992901B2 JP3992901B2 JP2000131234A JP2000131234A JP3992901B2 JP 3992901 B2 JP3992901 B2 JP 3992901B2 JP 2000131234 A JP2000131234 A JP 2000131234A JP 2000131234 A JP2000131234 A JP 2000131234A JP 3992901 B2 JP3992901 B2 JP 3992901B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- signal
- input
- output
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に書込みインタラプト書込み(write-interrupt-write)機能を有するダブルデータレート(double data rate：以下、DDRと略する)同期式DRAM半導体装置に関する。
【０００２】
【従来の技術】
DDR同期式DRAM半導体装置は書込みインタラプト書込み機能を有している。書込みインタラプト書込み機能とは、二つの入出力線グループ中一つの入出力線グループを通じて外部から入力されたデータがメモリブロックに書込まれている途中で、前記書込み動作を止め他の入出力線グループを通じて外部から入力される他のデータを前記メモリブロックに書込む機能である。DDR同期式DRAM半導体装置では外部から入力されるデータは外部クロック信号のクロックが２サイクル過ぎた後、前記入出力線グループに載せられる。ところが、従来はこれを考えずに書込みインタラプト書込み機能を遂行するにつれて望ましくないデータがメモリブロックに書込まれてDDR同期式DRAM半導体装置の不良を招く場合があった。
【０００３】
【発明が解決しようとする課題】
本発明が達成しようとする技術的課題は、書込みインタラプト書込み機能を正確に遂行する同期式DRAM半導体装置を提供することである。
【０００４】
【課題を解決するための手段】
前記技術的課題を達成するために本発明は、第１メモリブロック、第１感知増幅器、第１及び第２入出力線グループ、及び書込みインタラプト書込み信号発生部を具備する。第１メモリブロックはデータを貯蔵する。第１感知増幅器は前記第１メモリブロックに貯蔵されたデータを感知する。第１及び第２入出力線グループは前記第１感知増幅器に連結され、各々複数個の入出力線を具備する。書込みインタラプト信号発生部は外部から入力される書込み信号及び内部クロック信号を入力し、書込みインタラプト書込み信号を発生して前記第１感知増幅器に提供する。前記書込み信号が最初にイネーブルされて、外部から入力されるデータが、活性化された前記第１入出力線グループを通じて前記第１メモリブロックに書き込まれている途中で、前記第２入出力線グループを通じて前記第１メモリブロックにデータを書込むために前記書込み信号が二番目にイネーブルされる場合、前記書込みインタラプト書込み信号発生部は、前記書込み信号が二番目にイネーブルされてから前記内部クロック信号が所定サイクル過ぎた後前記書込みインタラプト書込み信号をイネーブルさせ、その直後に前記第１入出力線グループはプリチャージされる。
【０００５】
前記書込みインタラプト書込み信号発生部は、前記書込み信号と前記内部クロック信号を入力し、前記内部クロック信号に応答して前記書込み信号を前記内部クロック信号の所定サイクルだけ延ばす信号遅延部と、前記信号遅延部に連結され、前記内部クロック信号を入力し前記内部クロック信号と前記信号遅延部の出力に応答して前記書込みインタラプト書込み信号をパルスとして発生するパルス発生部とを具備する。
【０００６】
前記同期式DRAM半導体装置は、データを貯蔵する第２メモリブロック、前記第２メモリブロックに貯蔵されたデータを感知する第２感知増幅器、前記第２感知増幅器に連結され、各々複数個の入出力線を具備する第３及び第４入出力線グループを具備し、前記第１入出力線グループが活性化またはプリチャージされる時前記第３入出力線グループが同時に活性化またはプリチャージされ、前記第２入出力線グループが活性化またはプリチャージされる時前記第４入出力線グループが同時に活性化またはプリチャージされる。
前記本発明によって同期式DRAM半導体装置は書込みインタラプト書込み機能を正確に遂行する。
【０００７】
【発明の実施の形態】
以下、本発明の望ましい実施形態が示された添付図面を参照して本発明をより詳細に説明する。本発明はしかし、多様な形態で具体化されるものであって、説明される実施形態に限って解釈してはいけない。むしろ、本実施形態は本開示が徹底的かつ完全で、この分野で通常の知識を有する者に本発明の範囲が十分に伝達されるように提供される。全般的に同じ番号は同じ素子を示す。さらに、ここに示され記述された各実施形態はその相補的な実施形態を含む。
【０００８】
図１を参照すれば、本発明に係る１２８MB DDR同期式DRAM半導体装置１０１は書込みインタラプト書込み信号発生部１１１、カラム選択線制御部１２１、第１及び第２メモリブロック１３１、１３２、第１及び第２感知増幅器１４１、１４２、第１乃至第８入出力線IO１〜IO８及び入出力バッファ１５１を具備する。第１及び第２入出力線IO１、IO２は第１入出力線グループ、第３及び第４入出力線IO３、IO４は第２入出力線グループ、第５及び第６入出力線IO５、IO６は第３入出力線グループ、第７及び第８入出力線IO７、IO８は第４入出力線グループと呼ぶことにする。
【０００９】
外部からDDR同期式DRAM半導体装置１０１にアドレス信号Add及び外部クロック信号CLKが印加される。外部クロック信号CLKはDDR同期式DRAM半導体装置１０１の内部に適した内部クロック信号PCLKに変わる。アドレス信号Addは第１及び第２メモリブロック１３１、１３２に備わる多数個のメモリセル(図示せず)の中の一部を選択する。外部から入力されるデータDinは入出力バッファ１５１と第１乃至第８入出力線IO１〜IO８及び第１及び第２感知増幅器１４１、１４２を通じてアドレス信号Addにより選定されたメモリセルに書込まれる。この際、データDinは内部クロック信号PCLKに同期されて書込みや読出される。
【００１０】
書込みインタラプト書込み信号発生部１１１は信号遅延部１１３及びパルス発生部１１５を具備する。信号遅延部１１３はモード信号MODE、書込み信号PWRF、PWR、チップ選択信号PCS、カラム制御信号PCF、内部クロック信号PCLK、DDR設定信号PDDR及び電源電圧感知信号PVCCHを入力し、信号DO１、P１、P２、P３、SDR_PWIを出力する。書込みインタラプト書込み信号発生部１１１は書込みインタラプト書込み機能を遂行するために書込み信号PWRF、PWRがイネーブルされれば内部クロック信号PCLKが２サイクル過ぎるとすぐに信号DO１を発生する。モード信号MODEはDDR同期式DRAM半導体装置１０１の出力モードを設定する。例えば、モード信号MODEが論理ハイであればDDR同期式DRAM半導体装置１０１から一回に出力されるデータは４個で、モード信号MODEが論理ローであればDDR同期式DRAM半導体装置１０１から一回に出力されるデータは８個以上、例えば、８個、１６個、３２個、６４個になりうる。DDR設定信号PDDRはDDR同期式DRAM半導体装置１０１のデータレートモードを設定する。例えば、DDR設定信号PDDRが論理ハイであれば、DDR同期式DRAM半導体装置１０１はDDRモードで動作し、DDR設定信号PDDRが論理ローであれば、DDR同期式DRAM半導体装置１０１はシングルデータレートモードで動作する。書込み信号PWRFは書込み信号PWRと同じ機能を有する信号で、書込み信号PWRFが書込み信号PWRより先に発生される。
【００１１】
パルス発生部１１５は書込み信号PWRF、チップ選択信号PCS、カラム制御信号PCF、内部クロック信号PCLK、DDR設定信号PDDR及び信号DO１、P１、P２を入力し、書込みインタラプト書込み信号PWIWを発生する。書込みインタラプト書込み信号PWIWはパルスとして発生される。
信号遅延部１１３とパルス発生部１１５に対しては図２を通じて詳細に説明する。
【００１２】
カラム選択線制御部１２１は内部クロック信号PCLKを入力され、書込みインタラプト書込み信号発生部１１１から信号P１、P３、DO１、SDR_PWI、MRS_PWIを入力され、カラム選択線制御信号PWICSLを発生する。カラム選択線制御信号PWICSLは書込みインタラプト書込み信号PWIWが発生すると、プリチャージされた入出力線グループに印加されるカラム選択線信号をディセーブルする。カラム選択線制御部１２１はカラム選択線制御信号PWICSLを発生させることによって、書込みインタラプト書込み機能がより正確に遂行されるように補助的役割をする。
【００１３】
図２は前記図１に示した書込みインタラプト書込み信号発生部１１１の詳細回路図である。図２を参照すれば、書込みインタラプト書込み信号発生部１１１は信号遅延部１１３とパルス発生部１１５とを具備する。
信号遅延部１１３は伝送ゲート３１１〜３１６、インバータ３２１〜３２５、３３０、NANDゲート３３１、３３２、ラッチ回路３５１〜３５５、NMOSトランジスタ３６１〜３６３及びPMOSトランジスタ３７１、３７２を具備する。
【００１４】
伝送ゲート３１１とNMOSトランジスタ３６１はモード信号MODEによりゲートされる。もし、モード信号MODEが論理ハイであれば、即ち、DDR同期式DRAM半導体装置１０１の出力データが４であれば、伝送ゲート３１１はターンオンされて書込み信号PWRFを通過させNMOSトランジスタ３６１はターンオフされる。反対に、モード信号MODEが論理ローであれば、即ち、DDR同期式DRAM半導体装置１０１の出力データが４でなければ、伝送ゲート３１１はターンオフされて書込み信号PWRFを遮断する。同時にNMOSトランジスタ３６１はターンオンされるのでNANDゲート３３１の出力は他の入力信号に関係なく常に論理ハイで維持される。NANDゲート３３１は伝送ゲート３１１から出力される書込み信号PWRF、チップ選択信号PCS及びカラム制御信号PCFを入力しこれらを否定論理積して信号SDR-PWIを発生する。インバータ３２２は信号SDR-PWIを反転させて信号P２を発生する。
【００１５】
書込み信号PWRはインバータ３２４により反転されて伝送ゲート３１２に入力される。伝送ゲート３１２は内部クロック信号PCLKによりゲートされる。即ち、伝送ゲート３１２は内部クロック信号PCLKが論理ローであればターンオンされて書込み信号PWRを通過させる。ラッチ回路３５５は伝送ゲート３１２を通過した書込み信号PWRを反転及びラッチして信号P１を発生する。NANDゲート３３２はDDR設定信号PDDR、内部クロック信号PCLK及び信号P１を入力しこれらを否定論理積して出力する。DDR同期式DRAM半導体装置１０１がDDRモードで動作する場合、DDR設定信号PDDRは論理ハイになる。DDR同期式DRAM半導体装置１０１にデータを書込もうとする場合、即ち、書込みモードの場合、書込み信号PWRF、PWRは論理ハイになる。このように、DDR同期式DRAM半導体装置１０１がDDRモード及び書込みモードで動作する場合、NANDゲート３３２の出力は内部クロック信号PCLKに応答して出力される。即ち、NANDゲート３３２の出力は内部クロック信号PCLKが論理ハイであれば論理ローになり、内部クロック信号PCLKが論理ローであれば論理ハイになる。
【００１６】
伝送ゲート３１３は信号P２を入力しNANDゲート３３２の出力によりゲートされて信号P２を出力する。信号P２が伝送ゲート３１３に入力された状態でNANDゲート３３２の出力が論理ローであれば伝送ゲート３１３はターンオンされて信号P２を出力してラッチ回路３５１にラッチする。次に、NANDゲート３３２の出力が論理ローから論理ハイに遷移すれば伝送ゲート３１３はターンオフされ、伝送ゲート３１４がターンオンされてラッチ回路３５１の出力をラッチ回路３５２にラッチする。次に、NANDゲート３３２の出力が論理ハイから論理ローに遷移すれば伝送ゲート３１４はターンオフされ、伝送ゲート３１５がターンオンされてラッチ回路３５２の出力をラッチ回路３５３にラッチする。次に、NANDゲート３３２の出力が論理ローから論理ハイに遷移すれば伝送ゲート３１５はターンオフされ、伝送ゲート３１６がターンオンされてラッチ回路３５３の出力をラッチ回路３５４にラッチする。即ち、信号P２が伝送ゲート３１３に入力されてから内部クロック信号PCLKが２サイクル過ぎれば信号P２はラッチ回路３５４から出力される。
【００１７】
NMOSトランジスタ３６２、３６３は電源電圧感知信号PVCCHによりゲートされる。電源電圧感知信号PCCHはインバータ３３０により反転されてNMOSトランジスタ３６２、３６３に印加される。DDR同期式DRAM半導体装置１０１は外部から入力される電源電圧Vccを感知し、電源電圧Vccが所定レベルより低ければ電源電圧感知信号PVCCHを論理ローにし、電源電圧Vccが所定レベルより高ければ電源電圧感知信号PVCCHを論理ハイにする。従って、電源電圧感知信号PVCCHが論理ローであればNMOSトランジスタ３６２、３６３はターンオンされるので、ラッチ回路３５１、３５３の入力は常に論理ローになって信号DO１を論理ローにし、電源電圧感知信号PVCCHが論理ハイであればNMOSトランジスタ３６２、３６３はターンオフされるのでラッチ回路３５１、３５３の入力は伝送ゲート３１３、３１５の出力に従う。
【００１８】
PMOSトランジスタ３７１、３７２はパルス発生部１１５から出力される書込みインタラプト読出し信号WIRによりゲートされる。書込みインタラプト読出し信号WIRが論理ローであればPMOSトランジスタ３７１、３７２はターンオンされるのでラッチ回路３５２、３５４の入力は論理ハイになって信号DO１を論理ローにし、書込みインタラプト読出し信号WIRが論理ハイであればPMOSトランジスタ３７１、３７２はターンオフされるのでラッチ回路３５２、３５４の入力は伝送ゲート３１４、３１６の出力に従う。
【００１９】
このように、書込み信号PWRFは信号遅延部１１３を通過しながら内部クロック信号PCLKの２サイクル分だけ遅延される。
パルス発生部１１５はNANDゲート３３３〜３４１、インバータ３２６〜３２９、インバータチェーン３８１、３８２を具備する。
インバータ３２６はDDR設定信号PDDRを反転させる。NANDゲート３３４はDDR設定信号PDDRと内部クロック信号PCLK及び信号P１を入力しこれらを否定論理積する。NANDゲート３３５は信号P１、P２、インバータ３２６の出力及び内部クロック信号PCLKを入力しこれらを否定論理積する。NANDゲート３３６はNANDゲート３３４、３３５の出力を否定論理積する。インバータチェーン３８１はNANDゲート３３６の出力を所定時間遅延及び反転させる。NANDゲート３３７はNANDゲート３３６の出力とインバータチェーン３８１の出力を否定論理積する。
【００２０】
ここで、NANDゲート３３７とインバータチェーン３８１はパルス発生機能を有する。前記パルス発生過程を説明する。NANDゲート３３７とインバータチェーン３８１はNANDゲート３３６の出力が論理ローから論理ハイに遷移する時だけパルスを発生する。NANDゲート３３６の出力が論理ローであれば、インバータチェーン３８１の出力は論理ハイである。するとNANDゲート３３７は論理ハイを出力する。その途中でNANDゲート３３６の出力が論理ローから論理ハイに遷移すればその瞬間NANDゲート３３７の入力は全て論理ハイになるのでNANDゲート３３７の出力は論理ローになる。しかし、すぐインバータチェーン３８１の出力は論理ハイから論理ローに遷移するのでNANDゲート３３７の出力は再び論理ハイになる。従って、NANDゲート３３７からローパルスが発生される。
【００２１】
NANDゲート３３９はインバータ３２６の出力と信号P２を入力しこれらを否定論理積して信号MRS_PWIを発生する。インバータ３２７は書込み信号PWRFを反転させる。NANDゲート３３３はチップ選択信号PCSとカラム制御信号PCF及びインバータ３２７の出力を入力しこれらを否定論理積する。インバータ３２８はNANDゲート３３３の出力を反転させる。NANDゲート３４０はインバータ３２８の出力と内部クロック信号PCLK及び信号P１を入力しこれらを否定論理積して書込みインタラプト読出し信号WIRを発生する。インバータ３２９は書込みインタラプト読出し信号WIRを反転させる。インバータチェーン３８２はインバータ３２９の出力を所定時間遅延及び反転させる。NANDゲート３４１はインバータ３２９の出力とインバータチェーン３８２の出力を否定論理積する。インバータ３２９の出力が論理ローから論理ハイに遷移すればNANDゲート３４１からローパルスが発生される。前記ローパルス発生方法はインバータチェーン３８１とNANDゲート３３７の動作を通じて説明したことと同一である。NANDゲート３３８はNANDゲート３３７、３４１の出力を入力しこれらを否定論理積して書込みインタラプト書込み信号PWIWを発生する。
【００２２】
このように、書込みインタラプト書込み信号PWIWはパルス発生部１１５からハイパルスとして発生される。
図３は前記図１及び図２に示した信号のタイミング図である。図３を参照して図１に示したDDR同期式DRAM半導体装置１０１の動作を説明する。図３ではバースト長が８の場合を示した。外部から第１及び第２メモリブロック１３１、１３２にデータを書込みするために、先ずカラムアドレス信号Add(図３の３２１)の最上位アドレスビットCA１１をイネーブルさせる。この状態で書込み命令PWRFが最初にイネーブルされれば(図３の３１１)それから内部クロック信号PCLKの１サイクルが過ぎた時点(図３のt１)でデータストローブ信号DQSが論理ハイとしてイネーブルされる。内部クロック信号PCLKの時点(図３のt１)でデータストローブ信号DQSがイネーブルされるのは、DDR同期式DRAM半導体装置１０１の書込み待ち時間が１に設定されているからである。データストローブ信号DQSがイネーブルされれば、外部から第１データDinがDDR同期式DRAM半導体装置１０１に入力される。第１データDinは書込み命令PWRFがイネーブルされてから内部クロック信号PCLKの２サイクル過ぎた時点(図３のt２)で活性化された第１及び第３入出力線グループに載せられる。第１データDinが書込み命令PWRFがイネーブルされてから内部クロック信号PCLKの２サイクルが過ぎた時点(図３のt２)で第１及び第３入出力線グループに載せられる理由は、DDR同期式DRAM半導体装置１０１は２ビット先取り(prefetch)方式を適用しているからである。
【００２３】
書込みインタラプト書込み機能を遂行しようとする場合、外部データDinが第１及び第３入出力線グループを通じて第１及び第３メモリブロック１３１、１３２に書込まれている途中でアドレス信号Add(図３の３２２)の最上位アドレスビットCA１１がディセーブルされて第２及び第４入出力線グループを選択し、この状態で書込み命令PWRFが二番目にイネーブルされる(図３の３１２)。すると、書込みインタラプト書込み信号発生部１１１は前記二番目にイネーブルされた書込み命令PWRFを受け、それから内部クロック信号PCLKの２サイクルが過ぎた時点(図３のt４)で書込みインタラプト書込み信号PWIWをイネーブルさせる。書込みインタラプト書込み信号PWIWがイネーブルされれば第１及び第２感知増幅器１４１、１４２は第１及び第３入出力線グループをプリチャージして、第１及び第３入出力線グループを通じて第１データDinが第１及び第２メモリブロック１３１、１３２に書込まれることを中断させる。そして外部から第２データDinが第２及び第４入出力線グループを通じて第１及び第２メモリブロック１３１、１３２に書込まれる。
【００２４】
このように、書込みインタラプト書込み信号PWIWは書込みインタラプト書込み機能を遂行するための書込み信号PWRFが入力されれば、それより内部クロック信号PCLKが２サイクル過ぎた時点(図３のt４)で発生されて第１及び第３入出力線グループをプリチャージすることによって書込みインタラプト書込み機能が遂行される間に第１データが不要に第１及び第２メモリブロック１３１、１３２に書込まれなくなる。
今まで１２８MB DDR同期式DRAM半導体装置１０１に対してのみ説明したが、本発明は１２８MB以外のDDR同期式DRAM半導体装置に対しても同一に適用されうる。また、DDR同期式DRAM半導体装置１０１は多様なバースト長さでも書込みインタラプト書込み機能を遂行することができる。
【００２５】
本発明は最適な実施形態を参照して開示され記述されたが、請求範囲により定義されたものであって、本発明の思想及び範囲内で多様な変更がこの分野の通常の知識を有する者により可能である。
【００２６】
【発明の効果】
前述したように本発明によれば、書込みインタラプト書込み機能を遂行するために第１及び第３入出力線グループが活性化されて外部データDinが第１及び第２メモリブロック１３１、１３２に書込まれている途中で書込み信号PWRFが二番目にイネーブルされる場合、書込みインタラプト書込み信号PWIWは書込み信号PWRFが二番目にイネーブルされてから内部クロック信号PCLKが２サイクル過ぎた後イネーブルされることによって、その直後に第１及び第３入出力線グループはプリチャージされて第１及び第３入出力線グループを通じて外部データDinの第１及び第２メモリブロック１３１、１３２への書込み中断される。従って、DDR同期式DRAM半導体装置１０１は正確なデータ書込み動作を遂行する。
【図面の簡単な説明】
【図１】 本発明に係る１２８MB DDR同期式DRAM(SDRAM)半導体装置の概略的なブロック図である。
【図２】 前記図１に示した書込みインタラプト書込み信号発生部の詳細回路図である。
【図３】 前記図１及び図２に示した信号のタイミング図である。
【符号の説明】
１０１…DDR同期式DRAM半導体装置
１１１…書込みインタラプト書込み信号発生部
１１３…信号遅延部
１１５…パルス発生部
１２１…カラム選択線制御部
１３１、１３２…第１及び第２メモリブロック
１４１、１４２…第１及び第２感知増幅器
１５１…入出力バッファ
IO１〜IO８…第１乃至第８入出力線
【発明の属する技術分野】
本発明は半導体装置に係り、特に書込みインタラプト書込み(write-interrupt-write)機能を有するダブルデータレート(double data rate：以下、DDRと略する)同期式DRAM半導体装置に関する。
【０００２】
【従来の技術】
DDR同期式DRAM半導体装置は書込みインタラプト書込み機能を有している。書込みインタラプト書込み機能とは、二つの入出力線グループ中一つの入出力線グループを通じて外部から入力されたデータがメモリブロックに書込まれている途中で、前記書込み動作を止め他の入出力線グループを通じて外部から入力される他のデータを前記メモリブロックに書込む機能である。DDR同期式DRAM半導体装置では外部から入力されるデータは外部クロック信号のクロックが２サイクル過ぎた後、前記入出力線グループに載せられる。ところが、従来はこれを考えずに書込みインタラプト書込み機能を遂行するにつれて望ましくないデータがメモリブロックに書込まれてDDR同期式DRAM半導体装置の不良を招く場合があった。
【０００３】
【発明が解決しようとする課題】
本発明が達成しようとする技術的課題は、書込みインタラプト書込み機能を正確に遂行する同期式DRAM半導体装置を提供することである。
【０００４】
【課題を解決するための手段】
前記技術的課題を達成するために本発明は、第１メモリブロック、第１感知増幅器、第１及び第２入出力線グループ、及び書込みインタラプト書込み信号発生部を具備する。第１メモリブロックはデータを貯蔵する。第１感知増幅器は前記第１メモリブロックに貯蔵されたデータを感知する。第１及び第２入出力線グループは前記第１感知増幅器に連結され、各々複数個の入出力線を具備する。書込みインタラプト信号発生部は外部から入力される書込み信号及び内部クロック信号を入力し、書込みインタラプト書込み信号を発生して前記第１感知増幅器に提供する。前記書込み信号が最初にイネーブルされて、外部から入力されるデータが、活性化された前記第１入出力線グループを通じて前記第１メモリブロックに書き込まれている途中で、前記第２入出力線グループを通じて前記第１メモリブロックにデータを書込むために前記書込み信号が二番目にイネーブルされる場合、前記書込みインタラプト書込み信号発生部は、前記書込み信号が二番目にイネーブルされてから前記内部クロック信号が所定サイクル過ぎた後前記書込みインタラプト書込み信号をイネーブルさせ、その直後に前記第１入出力線グループはプリチャージされる。
【０００５】
前記書込みインタラプト書込み信号発生部は、前記書込み信号と前記内部クロック信号を入力し、前記内部クロック信号に応答して前記書込み信号を前記内部クロック信号の所定サイクルだけ延ばす信号遅延部と、前記信号遅延部に連結され、前記内部クロック信号を入力し前記内部クロック信号と前記信号遅延部の出力に応答して前記書込みインタラプト書込み信号をパルスとして発生するパルス発生部とを具備する。
【０００６】
前記同期式DRAM半導体装置は、データを貯蔵する第２メモリブロック、前記第２メモリブロックに貯蔵されたデータを感知する第２感知増幅器、前記第２感知増幅器に連結され、各々複数個の入出力線を具備する第３及び第４入出力線グループを具備し、前記第１入出力線グループが活性化またはプリチャージされる時前記第３入出力線グループが同時に活性化またはプリチャージされ、前記第２入出力線グループが活性化またはプリチャージされる時前記第４入出力線グループが同時に活性化またはプリチャージされる。
前記本発明によって同期式DRAM半導体装置は書込みインタラプト書込み機能を正確に遂行する。
【０００７】
【発明の実施の形態】
以下、本発明の望ましい実施形態が示された添付図面を参照して本発明をより詳細に説明する。本発明はしかし、多様な形態で具体化されるものであって、説明される実施形態に限って解釈してはいけない。むしろ、本実施形態は本開示が徹底的かつ完全で、この分野で通常の知識を有する者に本発明の範囲が十分に伝達されるように提供される。全般的に同じ番号は同じ素子を示す。さらに、ここに示され記述された各実施形態はその相補的な実施形態を含む。
【０００８】
図１を参照すれば、本発明に係る１２８MB DDR同期式DRAM半導体装置１０１は書込みインタラプト書込み信号発生部１１１、カラム選択線制御部１２１、第１及び第２メモリブロック１３１、１３２、第１及び第２感知増幅器１４１、１４２、第１乃至第８入出力線IO１〜IO８及び入出力バッファ１５１を具備する。第１及び第２入出力線IO１、IO２は第１入出力線グループ、第３及び第４入出力線IO３、IO４は第２入出力線グループ、第５及び第６入出力線IO５、IO６は第３入出力線グループ、第７及び第８入出力線IO７、IO８は第４入出力線グループと呼ぶことにする。
【０００９】
外部からDDR同期式DRAM半導体装置１０１にアドレス信号Add及び外部クロック信号CLKが印加される。外部クロック信号CLKはDDR同期式DRAM半導体装置１０１の内部に適した内部クロック信号PCLKに変わる。アドレス信号Addは第１及び第２メモリブロック１３１、１３２に備わる多数個のメモリセル(図示せず)の中の一部を選択する。外部から入力されるデータDinは入出力バッファ１５１と第１乃至第８入出力線IO１〜IO８及び第１及び第２感知増幅器１４１、１４２を通じてアドレス信号Addにより選定されたメモリセルに書込まれる。この際、データDinは内部クロック信号PCLKに同期されて書込みや読出される。
【００１０】
書込みインタラプト書込み信号発生部１１１は信号遅延部１１３及びパルス発生部１１５を具備する。信号遅延部１１３はモード信号MODE、書込み信号PWRF、PWR、チップ選択信号PCS、カラム制御信号PCF、内部クロック信号PCLK、DDR設定信号PDDR及び電源電圧感知信号PVCCHを入力し、信号DO１、P１、P２、P３、SDR_PWIを出力する。書込みインタラプト書込み信号発生部１１１は書込みインタラプト書込み機能を遂行するために書込み信号PWRF、PWRがイネーブルされれば内部クロック信号PCLKが２サイクル過ぎるとすぐに信号DO１を発生する。モード信号MODEはDDR同期式DRAM半導体装置１０１の出力モードを設定する。例えば、モード信号MODEが論理ハイであればDDR同期式DRAM半導体装置１０１から一回に出力されるデータは４個で、モード信号MODEが論理ローであればDDR同期式DRAM半導体装置１０１から一回に出力されるデータは８個以上、例えば、８個、１６個、３２個、６４個になりうる。DDR設定信号PDDRはDDR同期式DRAM半導体装置１０１のデータレートモードを設定する。例えば、DDR設定信号PDDRが論理ハイであれば、DDR同期式DRAM半導体装置１０１はDDRモードで動作し、DDR設定信号PDDRが論理ローであれば、DDR同期式DRAM半導体装置１０１はシングルデータレートモードで動作する。書込み信号PWRFは書込み信号PWRと同じ機能を有する信号で、書込み信号PWRFが書込み信号PWRより先に発生される。
【００１１】
パルス発生部１１５は書込み信号PWRF、チップ選択信号PCS、カラム制御信号PCF、内部クロック信号PCLK、DDR設定信号PDDR及び信号DO１、P１、P２を入力し、書込みインタラプト書込み信号PWIWを発生する。書込みインタラプト書込み信号PWIWはパルスとして発生される。
信号遅延部１１３とパルス発生部１１５に対しては図２を通じて詳細に説明する。
【００１２】
カラム選択線制御部１２１は内部クロック信号PCLKを入力され、書込みインタラプト書込み信号発生部１１１から信号P１、P３、DO１、SDR_PWI、MRS_PWIを入力され、カラム選択線制御信号PWICSLを発生する。カラム選択線制御信号PWICSLは書込みインタラプト書込み信号PWIWが発生すると、プリチャージされた入出力線グループに印加されるカラム選択線信号をディセーブルする。カラム選択線制御部１２１はカラム選択線制御信号PWICSLを発生させることによって、書込みインタラプト書込み機能がより正確に遂行されるように補助的役割をする。
【００１３】
図２は前記図１に示した書込みインタラプト書込み信号発生部１１１の詳細回路図である。図２を参照すれば、書込みインタラプト書込み信号発生部１１１は信号遅延部１１３とパルス発生部１１５とを具備する。
信号遅延部１１３は伝送ゲート３１１〜３１６、インバータ３２１〜３２５、３３０、NANDゲート３３１、３３２、ラッチ回路３５１〜３５５、NMOSトランジスタ３６１〜３６３及びPMOSトランジスタ３７１、３７２を具備する。
【００１４】
伝送ゲート３１１とNMOSトランジスタ３６１はモード信号MODEによりゲートされる。もし、モード信号MODEが論理ハイであれば、即ち、DDR同期式DRAM半導体装置１０１の出力データが４であれば、伝送ゲート３１１はターンオンされて書込み信号PWRFを通過させNMOSトランジスタ３６１はターンオフされる。反対に、モード信号MODEが論理ローであれば、即ち、DDR同期式DRAM半導体装置１０１の出力データが４でなければ、伝送ゲート３１１はターンオフされて書込み信号PWRFを遮断する。同時にNMOSトランジスタ３６１はターンオンされるのでNANDゲート３３１の出力は他の入力信号に関係なく常に論理ハイで維持される。NANDゲート３３１は伝送ゲート３１１から出力される書込み信号PWRF、チップ選択信号PCS及びカラム制御信号PCFを入力しこれらを否定論理積して信号SDR-PWIを発生する。インバータ３２２は信号SDR-PWIを反転させて信号P２を発生する。
【００１５】
書込み信号PWRはインバータ３２４により反転されて伝送ゲート３１２に入力される。伝送ゲート３１２は内部クロック信号PCLKによりゲートされる。即ち、伝送ゲート３１２は内部クロック信号PCLKが論理ローであればターンオンされて書込み信号PWRを通過させる。ラッチ回路３５５は伝送ゲート３１２を通過した書込み信号PWRを反転及びラッチして信号P１を発生する。NANDゲート３３２はDDR設定信号PDDR、内部クロック信号PCLK及び信号P１を入力しこれらを否定論理積して出力する。DDR同期式DRAM半導体装置１０１がDDRモードで動作する場合、DDR設定信号PDDRは論理ハイになる。DDR同期式DRAM半導体装置１０１にデータを書込もうとする場合、即ち、書込みモードの場合、書込み信号PWRF、PWRは論理ハイになる。このように、DDR同期式DRAM半導体装置１０１がDDRモード及び書込みモードで動作する場合、NANDゲート３３２の出力は内部クロック信号PCLKに応答して出力される。即ち、NANDゲート３３２の出力は内部クロック信号PCLKが論理ハイであれば論理ローになり、内部クロック信号PCLKが論理ローであれば論理ハイになる。
【００１６】
伝送ゲート３１３は信号P２を入力しNANDゲート３３２の出力によりゲートされて信号P２を出力する。信号P２が伝送ゲート３１３に入力された状態でNANDゲート３３２の出力が論理ローであれば伝送ゲート３１３はターンオンされて信号P２を出力してラッチ回路３５１にラッチする。次に、NANDゲート３３２の出力が論理ローから論理ハイに遷移すれば伝送ゲート３１３はターンオフされ、伝送ゲート３１４がターンオンされてラッチ回路３５１の出力をラッチ回路３５２にラッチする。次に、NANDゲート３３２の出力が論理ハイから論理ローに遷移すれば伝送ゲート３１４はターンオフされ、伝送ゲート３１５がターンオンされてラッチ回路３５２の出力をラッチ回路３５３にラッチする。次に、NANDゲート３３２の出力が論理ローから論理ハイに遷移すれば伝送ゲート３１５はターンオフされ、伝送ゲート３１６がターンオンされてラッチ回路３５３の出力をラッチ回路３５４にラッチする。即ち、信号P２が伝送ゲート３１３に入力されてから内部クロック信号PCLKが２サイクル過ぎれば信号P２はラッチ回路３５４から出力される。
【００１７】
NMOSトランジスタ３６２、３６３は電源電圧感知信号PVCCHによりゲートされる。電源電圧感知信号PCCHはインバータ３３０により反転されてNMOSトランジスタ３６２、３６３に印加される。DDR同期式DRAM半導体装置１０１は外部から入力される電源電圧Vccを感知し、電源電圧Vccが所定レベルより低ければ電源電圧感知信号PVCCHを論理ローにし、電源電圧Vccが所定レベルより高ければ電源電圧感知信号PVCCHを論理ハイにする。従って、電源電圧感知信号PVCCHが論理ローであればNMOSトランジスタ３６２、３６３はターンオンされるので、ラッチ回路３５１、３５３の入力は常に論理ローになって信号DO１を論理ローにし、電源電圧感知信号PVCCHが論理ハイであればNMOSトランジスタ３６２、３６３はターンオフされるのでラッチ回路３５１、３５３の入力は伝送ゲート３１３、３１５の出力に従う。
【００１８】
PMOSトランジスタ３７１、３７２はパルス発生部１１５から出力される書込みインタラプト読出し信号WIRによりゲートされる。書込みインタラプト読出し信号WIRが論理ローであればPMOSトランジスタ３７１、３７２はターンオンされるのでラッチ回路３５２、３５４の入力は論理ハイになって信号DO１を論理ローにし、書込みインタラプト読出し信号WIRが論理ハイであればPMOSトランジスタ３７１、３７２はターンオフされるのでラッチ回路３５２、３５４の入力は伝送ゲート３１４、３１６の出力に従う。
【００１９】
このように、書込み信号PWRFは信号遅延部１１３を通過しながら内部クロック信号PCLKの２サイクル分だけ遅延される。
パルス発生部１１５はNANDゲート３３３〜３４１、インバータ３２６〜３２９、インバータチェーン３８１、３８２を具備する。
インバータ３２６はDDR設定信号PDDRを反転させる。NANDゲート３３４はDDR設定信号PDDRと内部クロック信号PCLK及び信号P１を入力しこれらを否定論理積する。NANDゲート３３５は信号P１、P２、インバータ３２６の出力及び内部クロック信号PCLKを入力しこれらを否定論理積する。NANDゲート３３６はNANDゲート３３４、３３５の出力を否定論理積する。インバータチェーン３８１はNANDゲート３３６の出力を所定時間遅延及び反転させる。NANDゲート３３７はNANDゲート３３６の出力とインバータチェーン３８１の出力を否定論理積する。
【００２０】
ここで、NANDゲート３３７とインバータチェーン３８１はパルス発生機能を有する。前記パルス発生過程を説明する。NANDゲート３３７とインバータチェーン３８１はNANDゲート３３６の出力が論理ローから論理ハイに遷移する時だけパルスを発生する。NANDゲート３３６の出力が論理ローであれば、インバータチェーン３８１の出力は論理ハイである。するとNANDゲート３３７は論理ハイを出力する。その途中でNANDゲート３３６の出力が論理ローから論理ハイに遷移すればその瞬間NANDゲート３３７の入力は全て論理ハイになるのでNANDゲート３３７の出力は論理ローになる。しかし、すぐインバータチェーン３８１の出力は論理ハイから論理ローに遷移するのでNANDゲート３３７の出力は再び論理ハイになる。従って、NANDゲート３３７からローパルスが発生される。
【００２１】
NANDゲート３３９はインバータ３２６の出力と信号P２を入力しこれらを否定論理積して信号MRS_PWIを発生する。インバータ３２７は書込み信号PWRFを反転させる。NANDゲート３３３はチップ選択信号PCSとカラム制御信号PCF及びインバータ３２７の出力を入力しこれらを否定論理積する。インバータ３２８はNANDゲート３３３の出力を反転させる。NANDゲート３４０はインバータ３２８の出力と内部クロック信号PCLK及び信号P１を入力しこれらを否定論理積して書込みインタラプト読出し信号WIRを発生する。インバータ３２９は書込みインタラプト読出し信号WIRを反転させる。インバータチェーン３８２はインバータ３２９の出力を所定時間遅延及び反転させる。NANDゲート３４１はインバータ３２９の出力とインバータチェーン３８２の出力を否定論理積する。インバータ３２９の出力が論理ローから論理ハイに遷移すればNANDゲート３４１からローパルスが発生される。前記ローパルス発生方法はインバータチェーン３８１とNANDゲート３３７の動作を通じて説明したことと同一である。NANDゲート３３８はNANDゲート３３７、３４１の出力を入力しこれらを否定論理積して書込みインタラプト書込み信号PWIWを発生する。
【００２２】
このように、書込みインタラプト書込み信号PWIWはパルス発生部１１５からハイパルスとして発生される。
図３は前記図１及び図２に示した信号のタイミング図である。図３を参照して図１に示したDDR同期式DRAM半導体装置１０１の動作を説明する。図３ではバースト長が８の場合を示した。外部から第１及び第２メモリブロック１３１、１３２にデータを書込みするために、先ずカラムアドレス信号Add(図３の３２１)の最上位アドレスビットCA１１をイネーブルさせる。この状態で書込み命令PWRFが最初にイネーブルされれば(図３の３１１)それから内部クロック信号PCLKの１サイクルが過ぎた時点(図３のt１)でデータストローブ信号DQSが論理ハイとしてイネーブルされる。内部クロック信号PCLKの時点(図３のt１)でデータストローブ信号DQSがイネーブルされるのは、DDR同期式DRAM半導体装置１０１の書込み待ち時間が１に設定されているからである。データストローブ信号DQSがイネーブルされれば、外部から第１データDinがDDR同期式DRAM半導体装置１０１に入力される。第１データDinは書込み命令PWRFがイネーブルされてから内部クロック信号PCLKの２サイクル過ぎた時点(図３のt２)で活性化された第１及び第３入出力線グループに載せられる。第１データDinが書込み命令PWRFがイネーブルされてから内部クロック信号PCLKの２サイクルが過ぎた時点(図３のt２)で第１及び第３入出力線グループに載せられる理由は、DDR同期式DRAM半導体装置１０１は２ビット先取り(prefetch)方式を適用しているからである。
【００２３】
書込みインタラプト書込み機能を遂行しようとする場合、外部データDinが第１及び第３入出力線グループを通じて第１及び第３メモリブロック１３１、１３２に書込まれている途中でアドレス信号Add(図３の３２２)の最上位アドレスビットCA１１がディセーブルされて第２及び第４入出力線グループを選択し、この状態で書込み命令PWRFが二番目にイネーブルされる(図３の３１２)。すると、書込みインタラプト書込み信号発生部１１１は前記二番目にイネーブルされた書込み命令PWRFを受け、それから内部クロック信号PCLKの２サイクルが過ぎた時点(図３のt４)で書込みインタラプト書込み信号PWIWをイネーブルさせる。書込みインタラプト書込み信号PWIWがイネーブルされれば第１及び第２感知増幅器１４１、１４２は第１及び第３入出力線グループをプリチャージして、第１及び第３入出力線グループを通じて第１データDinが第１及び第２メモリブロック１３１、１３２に書込まれることを中断させる。そして外部から第２データDinが第２及び第４入出力線グループを通じて第１及び第２メモリブロック１３１、１３２に書込まれる。
【００２４】
このように、書込みインタラプト書込み信号PWIWは書込みインタラプト書込み機能を遂行するための書込み信号PWRFが入力されれば、それより内部クロック信号PCLKが２サイクル過ぎた時点(図３のt４)で発生されて第１及び第３入出力線グループをプリチャージすることによって書込みインタラプト書込み機能が遂行される間に第１データが不要に第１及び第２メモリブロック１３１、１３２に書込まれなくなる。
今まで１２８MB DDR同期式DRAM半導体装置１０１に対してのみ説明したが、本発明は１２８MB以外のDDR同期式DRAM半導体装置に対しても同一に適用されうる。また、DDR同期式DRAM半導体装置１０１は多様なバースト長さでも書込みインタラプト書込み機能を遂行することができる。
【００２５】
本発明は最適な実施形態を参照して開示され記述されたが、請求範囲により定義されたものであって、本発明の思想及び範囲内で多様な変更がこの分野の通常の知識を有する者により可能である。
【００２６】
【発明の効果】
前述したように本発明によれば、書込みインタラプト書込み機能を遂行するために第１及び第３入出力線グループが活性化されて外部データDinが第１及び第２メモリブロック１３１、１３２に書込まれている途中で書込み信号PWRFが二番目にイネーブルされる場合、書込みインタラプト書込み信号PWIWは書込み信号PWRFが二番目にイネーブルされてから内部クロック信号PCLKが２サイクル過ぎた後イネーブルされることによって、その直後に第１及び第３入出力線グループはプリチャージされて第１及び第３入出力線グループを通じて外部データDinの第１及び第２メモリブロック１３１、１３２への書込み中断される。従って、DDR同期式DRAM半導体装置１０１は正確なデータ書込み動作を遂行する。
【図面の簡単な説明】
【図１】 本発明に係る１２８MB DDR同期式DRAM(SDRAM)半導体装置の概略的なブロック図である。
【図２】 前記図１に示した書込みインタラプト書込み信号発生部の詳細回路図である。
【図３】 前記図１及び図２に示した信号のタイミング図である。
【符号の説明】
１０１…DDR同期式DRAM半導体装置
１１１…書込みインタラプト書込み信号発生部
１１３…信号遅延部
１１５…パルス発生部
１２１…カラム選択線制御部
１３１、１３２…第１及び第２メモリブロック
１４１、１４２…第１及び第２感知増幅器
１５１…入出力バッファ
IO１〜IO８…第１乃至第８入出力線
Claims (6)
- データを貯蔵する第１メモリブロックと、
前記第１メモリブロックに貯蔵されたデータを感知する第１感知増幅器と、
前記第１感知増幅器に連結され、各々複数個の入出力線を具備する第１及び第２入出力線グループと、
外部から入力される書込み信号及び内部クロック信号を入力し、書込みインタラプト書込み信号を発生して前記第１感知増幅器に提供する書込みインタラプト書込み信号発生部とを具備し、
前記書込み信号が最初にイネーブルされて、外部から入力されるデータが、活性化された前記第１入出力線グループを通じて前記第１メモリブロックに書き込まれている途中で、前記第２入出力線グループを通じて前記第１メモリブロックにデータを書込むために前記書込み信号が二番目にイネーブルされる場合、前記書込みインタラプト書込み信号発生部は、前記書込み信号が二番目にイネーブルされてから前記内部クロック信号が所定サイクルを過ぎた後前記書込みインタラプト書込み信号をイネーブルさせ、その直後に前記第１入出力線グループはプリチャージされることを特徴とする同期式DRAM半導体装置。 - 前記書込みインタラプト書込み信号発生部は、
前記書込み信号と前記内部クロック信号を入力し、前記内部クロック信号に応答して前記書込み信号を前記内部クロック信号の所定サイクルだけ延ばす信号遅延部と、
前記信号遅延部に連結され、前記内部クロック信号を入力し前記内部クロック信号と前記信号遅延部の出力に応答して前記書込みインタラプト書込み信号をパルスとして発生するパルス発生部とを具備することを特徴とする請求項１に記載の同期式DRAM半導体装置。 - 前記信号遅延部は、
前記書込み信号及び内部クロック信号を入力し前記内部クロック信号のロジックレベルが変わる時ごとに順次に前記内部クロック信号によりゲートされる第１乃至第４伝送ゲートと、
前記第１及び第４伝送ゲートに各々連結され前記第１乃至第４伝送ゲートの出力をラッチする第１乃至第４ラッチ回路とを具備することを特徴とする請求項２に記載の同期式DRAM半導体装置。 - 前記パルス発生部は、
前記書込み信号及び内部クロック信号を組み合わせて出力を発生する第１論理回路と、
前記第１論理回路の出力を入力する、奇数個のインバータからなるインバータチェーンと、
前記第１論理回路の出力と前記インバータチェーンの出力を組み合わせて前記書込みインタラプト書込み信号を発生する第２論理回路とを具備することを特徴とする請求項２に記載の同期式DRAM半導体装置。 - 前記同期式DRAM半導体装置は、
データを貯蔵する第２メモリブロックと、
前記第２メモリブロックに貯蔵されたデータを感知する第２感知増幅器と、
前記第２感知増幅器に連結され、各々複数個の入出力線を具備する第３及び第４入出力線グループを具備し、
前記第１入出力線グループが活性化またはプリチャージされる時前記第３入出力線グループが同時に活性化またはプリチャージされ、前記第２入出力線グループが活性化またはプリチャージされる時前記第４入出力線グループが同時に活性化またはプリチャージされることを特徴とする請求項１に記載の同期式DRAM半導体装置。 - 前記同期式DRAM半導体装置はDDR同期式DRAM半導体装置であることを特徴とする請求項１に記載の同期式DRAM半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990015434A KR100297726B1 (ko) | 1999-04-29 | 1999-04-29 | 기입 인터럽트 기입 기능을 갖는 동기식 디램반도체 장치 |
| KR199915434 | 1999-04-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000322887A JP2000322887A (ja) | 2000-11-24 |
| JP3992901B2 true JP3992901B2 (ja) | 2007-10-17 |
Family
ID=19582917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000131234A Expired - Fee Related JP3992901B2 (ja) | 1999-04-29 | 2000-04-28 | 書込みインタラプト書込み機能を有する同期式ｄｒａｍ半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6236619B1 (ja) |
| JP (1) | JP3992901B2 (ja) |
| KR (1) | KR100297726B1 (ja) |
| TW (1) | TW529026B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6487141B2 (en) * | 2001-03-15 | 2002-11-26 | Micron Technology, Inc. | Digital delay, digital phase shifter |
| US20030018846A1 (en) * | 2001-07-18 | 2003-01-23 | Blaise Fanning | Method and system for fast memory initialization or diagnostics |
| US6826113B2 (en) * | 2003-03-27 | 2004-11-30 | International Business Machines Corporation | Synchronous dynamic random access memory device having memory command cancel function |
| US7480774B2 (en) * | 2003-04-01 | 2009-01-20 | International Business Machines Corporation | Method for performing a command cancel function in a DRAM |
| US7224637B2 (en) * | 2004-09-23 | 2007-05-29 | Promos Technologies Inc. | Tri-mode clock generator to control memory array access |
| US7397722B1 (en) * | 2007-02-02 | 2008-07-08 | Freescale Semiconductor, Inc. | Multiple block memory with complementary data path |
| JP2018045741A (ja) * | 2016-09-12 | 2018-03-22 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
| JP2020202002A (ja) * | 2019-06-11 | 2020-12-17 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5594704A (en) * | 1992-04-27 | 1997-01-14 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor memory device |
| DE69724327T2 (de) * | 1996-05-17 | 2004-06-17 | Hyundai Electronics America Inc., San Jose | Leistungsreduzierung während eines Blockschreibens |
-
1999
- 1999-04-29 KR KR1019990015434A patent/KR100297726B1/ko not_active IP Right Cessation
-
2000
- 2000-01-20 TW TW089100874A patent/TW529026B/zh not_active IP Right Cessation
- 2000-04-27 US US09/559,265 patent/US6236619B1/en not_active Expired - Lifetime
- 2000-04-28 JP JP2000131234A patent/JP3992901B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000322887A (ja) | 2000-11-24 |
| US6236619B1 (en) | 2001-05-22 |
| KR100297726B1 (ko) | 2001-09-26 |
| TW529026B (en) | 2003-04-21 |
| KR20000067538A (ko) | 2000-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3695902B2 (ja) | 半導体記憶装置 | |
| US7327613B2 (en) | Input circuit for a memory device | |
| US5325502A (en) | Pipelined SAM register serial output | |
| JP3220586B2 (ja) | 半導体記憶装置 | |
| KR100719377B1 (ko) | 데이터 패턴을 읽는 반도체 메모리 장치 | |
| US20060268652A1 (en) | Pseudo SRAM capable of operating in continuous burst mode and method of controlling burst mode operation thereof | |
| US6185151B1 (en) | Synchronous memory device with programmable write cycle and data write method using the same | |
| JP4707962B2 (ja) | アクセスタイムを短縮できる半導体メモリ装置 | |
| JPH07254278A (ja) | 自動プリチャージ機能を有する同期式メモリ装置 | |
| JP5563056B2 (ja) | マルチバンクメモリデバイスのメモリバスアウトプットドライバ及びそのための方法 | |
| JP2006196166A (ja) | バースト動作が可能なｓｒａｍメモリ装置 | |
| KR20080036529A (ko) | 저전력 디램 및 그 구동방법 | |
| US5323355A (en) | Semiconductor memory device | |
| US6636443B2 (en) | Semiconductor memory device having row buffers | |
| JP3992901B2 (ja) | 書込みインタラプト書込み機能を有する同期式ｄｒａｍ半導体装置 | |
| KR100256467B1 (ko) | 고주파 시스템 클럭 신호에 적용될 수 있는 동기형 반도체 기억 장치 | |
| US6785187B2 (en) | Semiconductor device having integrated memory and logic | |
| US6930952B2 (en) | Method of reading memory device in page mode and row decoder control circuit using the same | |
| JP3814033B2 (ja) | カラム選択信号制御回路 | |
| TWI455147B (zh) | 具時脈化感測放大器之記憶體 | |
| TW561481B (en) | Semiconductor memory device | |
| US6487132B2 (en) | Integrated circuit memory devices having multiple input/output buses and precharge circuitry for precharging the input/output buses between write operations | |
| US5781501A (en) | Circuit and method for securing write recovery operation in a synchronous semiconductor memory device | |
| JP2004146001A (ja) | 半導体記憶装置およびそのテスト方法 | |
| KR100924017B1 (ko) | 오토 프리차지 회로 및 오토 프리차지 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070327 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070725 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |