JP3990319B2 - 伝送システム、受信装置、試験装置、及びテストヘッド - Google Patents
伝送システム、受信装置、試験装置、及びテストヘッド Download PDFInfo
- Publication number
- JP3990319B2 JP3990319B2 JP2003163694A JP2003163694A JP3990319B2 JP 3990319 B2 JP3990319 B2 JP 3990319B2 JP 2003163694 A JP2003163694 A JP 2003163694A JP 2003163694 A JP2003163694 A JP 2003163694A JP 3990319 B2 JP3990319 B2 JP 3990319B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- unit
- data
- periodic
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims description 185
- 238000012360 testing method Methods 0.000 title claims description 172
- 230000000737 periodic effect Effects 0.000 claims description 104
- 238000013075 data extraction Methods 0.000 claims description 22
- 239000000284 extract Substances 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 20
- 230000001360 synchronised effect Effects 0.000 claims description 19
- 230000003111 delayed effect Effects 0.000 claims description 8
- 239000000872 buffer Substances 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000001934 delay Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000009432 framing Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、伝送システム、受信装置、試験装置、及びテストヘッドに関する。特に本発明は、伝送信号を伝送する伝送システム、受信装置、試験装置、及びテストヘッドに関する。
【0002】
【従来の技術】
従来、PLL(Phase Locked Loop)が出力するクロックに同期して信号を伝送する信号伝送方式が知られている(例えば、特許文献1及び2参照。)。PLLは、基準発振器及びVCO(Voltage Controlled Oscillator)を有し、基準発振器の出力とVCOの出力との位相差に基づく電圧を、再びVCOに印可することより、VCOを所定の周波数で発振させ、VCOの出力を出力クロックとして外部に出力する。
【0003】
【特許文献1】
特開2000−13218号公報(第1図)
【特許文献2】
特開2002−198940号公報(第1図)
【0004】
【発明が解決しようとする課題】
しかし、PLLの出力クロックには、VCOの位相雑音に起因するランダムジッタが含まれる。そのため、PLLが出力するクロックを用いて信号を伝送する場合、例えば、ランダムジッタに起因して、信号の伝送にエラーが生じる場合があった。
【0005】
そこで本発明は、上記の課題を解決することのできる伝送システム、受信装置、試験装置、及びテストヘッドを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【0006】
【課題を解決するための手段】
即ち、本発明の第1の形態は、伝送信号を伝送する伝送システムであって、予め定められた周期の周期クロックを出力する周期クロック出力部と、伝送信号を、周期クロックに同期して送信する送信部と、送信部が送信する伝送信号を受信する受信部とを備え、受信部は、送信部から受け取る伝送信号から抽出された抽出データに基づき、抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、周期クロック出力部から受け取る周期クロックと、データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、周期クロック出力部から受け取る周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックとデータ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、周期位相差に基づいて生成する位相変化クロック生成部と、位相変化クロックに同期して伝送信号を受け取ることにより、送信部から受け取る伝送信号から抽出データを抽出して、データ同期クロック生成部に供給するデータ抽出部とを有する。
【0007】
上記した伝送システムにおいて、送信部は、シリアルデータとして伝送信号を送信し、抽出データは、予め定められたビット数を有するパラレルデータであり、データ抽出部は、パラレルデータのそれぞれのビットに対応してそれぞれ設けられ、シリアルデータの値をそれぞれ異なるタイミングで取り込み、取り込んだ値を、パラレルデータにおける対応するビットの値として、それぞれ出力する複数のビット出力部を有し、データ同期クロック生成部は、それぞれのビットに対応してそれぞれ設けられ、対応するビット出力部から受け取るビットの値に基づき、当該値の変化と同期したデータ同期クロックをそれぞれ生成する複数のビットクロック生成部を有し、周期位相差検出部は、それぞれのビットに対応してそれぞれ設けられ、対応するビットクロック生成部が生成したデータ同期クロックと、周期クロックとの周期位相差をそれぞれ検出する複数のビット位相差検出部を有し、位相変化クロック生成部は、位相がそれぞれ異なり、それぞれのビットにそれぞれ対応する複数の遅延クロックを、周期クロックをそれぞれ異なる時間遅延させることにより生成する遅延クロック生成部と、それぞれのビットに対応してそれぞれ設けられ、対応するデータ同期クロックとの変化位相差が予め定められた大きさとなるように、対応する遅延クロックの位相を、対応するビット位相差検出部が検出した周期位相差に基づいて遅延させた信号を、位相変化クロックとしてそれぞれ生成する複数の遅延部とを有し、それぞれのビット出力部は、対応する遅延部が生成する位相変化クロックに同期して、シリアルデータの値を取り込むことにより、抽出データにおける対応するビットの値を抽出する。
【0008】
上記した伝送システムにおいて、送信部は、シリアルデータとして伝送信号を送信し、位相変化クロック生成部は、周期クロックをそれぞれ異なる時間遅延させることにより、位相がそれぞれ異なる複数の遅延クロックを生成する遅延クロック生成部と、遅延クロック生成部から複数の遅延クロックを受け取り、当該複数の遅延クロックの少なくとも一部を、外部からの指示に応じて選択する選択部と、選択部が選択した遅延クロックの位相を、変化位相差が予め定められた大きさとなるように遅延させることにより、選択部が選択した遅延クロックに対応する位相変化クロックを生成する遅延部とを有し、遅延部が生成した遅延クロックに対応する位相変化クロックのそれぞれに同期して伝送信号を受け取ることにより、データ抽出部は、選択部が選択した遅延クロックの数に応じたビット数を有するパラレルデータを生成し、当該パラレルデータを、抽出データとして出力する。
【0009】
本発明の第2の形態は、伝送信号を受信する受信装置であって、予め定められた周期の周期クロックに同期して送信された伝送信号から抽出された抽出データに基づき、抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、周期クロックとデータ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックとデータ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、周期位相差に基づいて生成する位相変化クロック生成部と、位相変化クロックに同期して伝送信号を受け取ることにより、伝送信号から抽出データを抽出して、データ同期クロック生成部に供給するデータ抽出部とを備える。
【0010】
本発明の第3の形態は、電子デバイスを試験する試験装置であって、電子デバイスを試験するための試験パターンを生成する試験パターン生成部と、予め定められた周期の周期クロックを出力する周期クロック出力部と、試験パターン生成部から受け取る試験パターンに基づく伝送信号を、周期クロックに同期して送信する送信部と、送信部が送信する伝送信号を受信し、伝送信号から抽出データを抽出する受信部と、受信部が抽出した抽出データから試験パターンを抽出し、抽出した試験パターンを電子デバイスへ供給する試験パターン供給部と、試験パターンに応じて電子デバイスが出力する出力信号に基づいて、電子デバイスの良否を判定する判定部とを備え、受信部は、送信部から受け取る伝送信号から抽出された抽出データに基づき、抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、周期クロック出力部から受け取る周期クロックと、データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、周期クロック出力部から受け取る周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックとデータ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、周期位相差に基づいて生成する位相変化クロック生成部と、位相変化クロックに同期して伝送信号を受け取ることにより、送信部から受け取る伝送信号から抽出データを抽出して、データ同期クロック生成部に供給するデータ抽出部とを有する。
【0011】
上記した試験装置は、伝送信号を伝送する伝送線と、伝送信号を生成して、伝送線に出力するメインフレームと、電子デバイスを載置し、伝送線を介してメインフレームから受け取る伝送信号に基づき、試験パターンを電子デバイスに供給するテストヘッドとを備え、メインフレームは、試験パターン生成部と、周期クロック生成部と、送信部とを有し、テストヘッドは、受信部と、試験パターン供給部とを有し、受信部は、伝送線を介して、送信部から伝送信号を受け取る。
【0012】
上記した試験装置は、取り外し可能にそれぞれ固定された第一及び第二のテストモジュールを有するテストヘッドを備え、第一のテストモジュールは、試験パターン生成部と、周期クロック生成部と、送信部とを含み、第二のテストモジュールは、受信部と、試験パターン供給部とを含む。
【0013】
本発明の第4の形態は、試験される電子デバイスを載置するテストヘッドであって、テストヘッド内に取り外し可能にそれぞれ固定された第一及び第二のテストモジュールを備え、第一のテストモジュールは、電子デバイスを試験するための試験パターンを生成する試験パターン生成部と、予め定められた周期の周期クロックを出力する周期クロック出力部と、試験パターン生成部から受け取る試験パターンに基づく伝送信号を、周期クロックに同期して送信する送信部とを有し、第二のテストモジュールは、送信部が送信する伝送信号を受信し、伝送信号から抽出データを抽出する受信部と、受信部が抽出した抽出データから試験パターンを抽出し、抽出した試験パターンを電子デバイスへ供給する試験パターン供給部とを有し、受信部は、送信部から受け取る伝送信号から抽出された抽出データに基づき、抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、周期クロック出力部から受け取る周期クロックと、データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、周期クロック出力部から受け取る周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックとデータ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、周期位相差に基づいて生成する位相変化クロック生成部と、位相変化クロックに同期して伝送信号を受け取ることにより、送信部から受け取る伝送信号から抽出データを抽出して、データ同期クロック生成部に供給するデータ抽出部とを有する。
【0014】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【0015】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0016】
図1は、本発明の実施形態の一例に係る試験装置10の構成の一例を示す。試験装置10は、電子デバイス(DUT)50を試験する装置であって、メインフレーム20、伝送線32、インターフェイス48、及びテストヘッド40を備える。メインフレーム20は、電子デバイス50を試験するための試験パターンを生成し、例えばケーブル等の伝送線32を介して、試験パターンをテストヘッド40へ送信する。インターフェイス48は、例えばパフォーマンスボード等であり、電子デバイス50を載置し、テストヘッド40と接続される。テストヘッド40は、例えばインターフェイス48を載置することにより、電子デバイス50を載置する。
【0017】
テストヘッド40は、メインフレーム20から伝送線32を介して受け取る試験パターンを、インターフェイス48を介して電子デバイス50に与え、当該試験パターンに応じて電子デバイス50が出力した出力信号に基づいて、電子デバイス50の良否を判定する。そして、テストヘッド40は、電子デバイス50の判定結果をメインフレーム20へ出力する。
【0018】
メインフレーム20は、制御部26、試験パターン生成部22、及び送信ブロック24を有する。制御部26は、試験を制御するための制御信号を試験パターン生成部22に与える。また、制御部26は、テストヘッド40から電子デバイス50の判定結果を受け取る。制御部26は、受け取った判定結果を、例えばメインフレーム20に設けられた表示装置に表示してよい。
【0019】
試験パターン生成部22は、制御部26からの制御信号に基づいて、電子デバイス50を試験するための試験パターンを生成する。送信ブロック24は、試験パターン生成部22が生成した試験パターンを受け取り、試験パターンを伝送するための伝送信号へ変換して、当該伝送信号をテストヘッド40へ送信する。
【0020】
テストヘッド40は、受信ブロック42、試験パターン供給部44、及び判定部46を有する。受信ブロック42は、送信ブロック24から伝送信号を受け取り、受け取った伝送信号から抽出データを抽出する。そして、受信ブロック42は、抽出した抽出データを試験パターン供給部44に供給する。尚、本実施例において、テストヘッド40は、受信装置の一例である。また、本実施例において、送信ブロック24及び受信ブロック42は、伝送信号を伝送する伝送システム30を構成する。
【0021】
試験パターン供給部44は、インターフェイス48を介して、電子デバイス50と電気的に接続されており、受け取った抽出データから試験パターンを抽出し、電子デバイス50に供給する。判定部46は、試験パターンに応じて、電子デバイス50が出力した出力信号を受け取り、例えば、受け取った出力信号と、期待値とを比較することにより、電子デバイス50の良否を判定する。そして、判定部46は、判定結果を制御部26へ出力する。尚、判定部46は、メインフレーム20内にあってもよい。本実施例によれば、電子デバイス50を適切に試験することができる。
【0022】
図2は、伝送システム30の詳細な構成の一例を示す。送信ブロック24は、周期クロック出力部240、複数の送信部250a〜n、及び複数のバッファ242a〜n、244a〜nを備える。周期クロック出力部240は、予め定められた周期の周期クロックを生成し、それぞれの送信部250及びそれぞれのバッファ244へ出力する。周期クロック出力部240は、例えば水晶発振器等の低雑音信号源である。
【0023】
それぞれの送信部250は、試験パターン生成部22から試験パターンの一部をそれぞれ受け取り、受け取った試験パターンに基づく伝送信号をそれぞれ生成し、周期クロックに同期してそれぞれ送信する。本実施例において、それぞれの伝送信号はシリアルデータである。それぞれのバッファ242は、それぞれの送信部250に対応して設けられ、対応する送信部250から受け取る伝送信号を、受信ブロック42へそれぞれ出力する。それぞれのバッファ244は、それぞれの送信部250に対応して設けられ、周期クロック出力部240から受け取る周期クロックを、受信ブロック42へそれぞれ出力する。
【0024】
受信ブロック42は、それぞれの送信部250に対応してそれぞれ設けられる複数の受信部43a〜nを備える。それぞれの受信部43は、複数のバッファ420、422、データ抽出部424、データ同期クロック生成部428、周期位相差検出部432、及び位相変化クロック生成部436をそれぞれ備える。バッファ420は、対応するバッファ242から伝送信号を受け取り、データ抽出部424へ出力する。バッファ422は、対応するバッファ244から周期クロックを受け取り、周期位相差検出部432及び位相変化クロック生成部436へ出力する。
【0025】
データ抽出部424は、位相変化クロック生成部436が出力する位相変化クロックに同期して伝送信号を受け取ることにより、伝送信号から抽出データを抽出し、試験パターン供給部44及びデータ同期クロック生成部428へ供給する。データ同期クロック生成部428は、データ抽出部424から受け取った抽出データに基づき、抽出データの値の変化と同期するデータ同期クロックを生成し、周期位相差検出部432に供給する。
【0026】
周期位相差検出部432は、バッファ244及び422を介して周期クロック出力部240から受け取る周期クロックと、データ同期クロック生成部428から受け取るデータ同期クロックとの位相差である周期位相差を検出し、当該周期位相差を位相変化クロック生成部436に供給する。
【0027】
位相変化クロック生成部436は、周期位相差検出部432が検出した周期位相差に基づき、周期クロック出力部240から受け取る周期クロックの位相を変化させたクロックを位相変化クロックとして出力する。本例において、位相変化クロック生成部436は、位相変化クロックとデータ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、周期位相差に基づいて、位相変化クロックを生成する。位相変化クロック生成部436は、例えば、立ち上がりエッジが伝送信号の値の変化点のインターバルの略中央と一致するような位相変化クロックを生成する。位相変化クロック生成部436は、生成した位相変化クロックをデータ抽出部424に与える。
【0028】
尚、試験パターン供給部44は、それぞれの受信部43が出力するそれぞれの抽出データを受け取り、当該抽出データからもとの試験パターンを抽出する。また、本実施例において、周期クロック出力部240は、メインフレーム20の内部に設けられるが、他の例として、テストヘッド40の内部、又はメインフレーム20及びテストヘッド40の外部に設けられてもよい。
【0029】
以上のように、本実施例の伝送システム30は、伝送信号と周期クロックとを別々の経路で伝送する。そして、受信部43は、データ同期クロック生成部428及び周期位相差検出部432によって、伝送信号と周期クロックとの独立したドリフトによる位相関係の変動を監視する。これにより、受信部43は、当該位相関係の変動に基づいて、受け取った伝送信号の値を検出するタイミングを制御する。そのため、本実施例によれば、伝送システム30は、送信部250が送る伝送信号を、対応する受信部43に確実に受け取らせることができる。
【0030】
図3は、伝送システム30の更に詳細な構成の一例を示す。尚、以下に説明する点を除き、図3において、図2と同じ符号を付した構成は、図2における構成と同一又は同様の機能及び構成を有するので説明を省略する。
【0031】
それぞれの送信部250は、論理処理回路252、多相クロック生成部256、及びシリアル変換回路254をそれぞれ備える。論理処理回路252は、試験パターン生成部22から試験パターンの一部をパラレルデータとして受け取り、周期クロック出力部240から受け取る周期クロックに基づいて、例えば、符号化、誤り訂正ビット付加、フレーム化等の処理を行い、処理後のパラレルデータをシリアル変換回路254に供給する。
【0032】
多相クロック生成部256は、周期クロック出力部240から周期クロックを受け取る。そして、多相クロック生成部256は、受け取った周期クロックを、例えば複数の遅延素子を通過させることで、それぞれ異なる時間遅延させることにより、位相がそれぞれ異なる複数の遅延クロックを生成し、シリアル変換回路254に供給する。この場合、それぞれの遅延クロックは、論理処理回路252が出力するパラレルデータのそれぞれのビットにそれぞれ対応している。本実施例において、多相クロック生成部256は、遅延クロック生成部の一例である。多相クロック生成部256は、遅延ロックループ(DLL)であってよい。
【0033】
シリアル変換回路254は、論理処理回路252からパラレルデータを受け取り、多相クロック生成部256から複数の遅延クロックを受け取る。そして、シリアル変換回路254は、受け取ったパラレルデータを、パラレルデータのそれぞれのビットに対応する遅延クロックに基づいてシリアル変換し、伝送信号として、バッファ242、420を介してデータ抽出部424へ出力する。
【0034】
本実施例において、多相クロック生成部256が生成するそれぞれの遅延クロックは、例えば、周期クロックと同一周期で位相のみが異なる。そのため、それぞれの遅延クロックは、周期クロックの1周期毎に、立ち上がりエッジをそれぞれ1回づつ発生させる。シリアル変換回路254は、受け取ったパラレルデータのそれぞれのビットを、対応する遅延クロックの、例えば立ち上がりエッジでシリアル変換する。これにより、本実施例において、シリアル変換回路254は、パラレルデータを、例えば、周期クロックの1周期毎にパラレルデータのそれぞれのビットを1つづつ含むシリアルデータに変換する。
【0035】
データ抽出部424は、論理処理回路252が出力するパラレルデータのそれぞれのビットに対応した複数のビット出力部426a〜cを有する。データ抽出部424は、パラレルデータのビット数と等しい数のビット出力部426を有してよい。また、本実施例において、データ抽出部424は、位相変化クロック生成部436から複数の位相変化クロックを受け取る。
【0036】
それぞれのビット出力部426は、複数の位相変化クロックのそれぞれを、それぞれ受け取る。そして、それぞれのビット出力部426は、シリアルデータの値を、対応する位相変化クロックに応じて、それぞれ異なるタイミングで取り込む。これにより、それぞれのビット出力部426は、取り込んだ値を、パラレルデータにおける対応するビットの値として、試験パターン供給部44及びデータ同期クロック生成部428にそれぞれ出力する。本実施例において、それぞれのビット出力部426は、例えばフリップフロップ等で構成され、対応する位相変化クロックのエッジでシリアルデータの値をそれぞれ取り込む。
【0037】
尚、試験パターン供給部44は、それぞれの受信部43のそれぞれのビット出力部426が出力するそれぞれのビットの値をそれぞれ受け取る。そして、試験パターン供給部44は、例えば、複号化、誤り訂正ビットの分離、フレーム化の解除等の処理を行い、それぞれのビットの値から試験パターンを抽出し、電子デバイス50に供給する。
【0038】
データ同期クロック生成部428は、複数のビットクロック生成部430a〜cを有する。それぞれのビットクロック生成部430は、それぞれのビット出力部426が出力するそれぞれのビットに対応してそれぞれ設けられる。複数のビットクロック生成部430は、対応するビット出力部426から受け取るビットの値に基づき、当該値の変化と同期したデータ同期クロックをそれぞれ生成する。このように、ビットクロック生成部430は、対応するビットの値の変化点から伝送信号の位相情報を抽出する。
【0039】
周期位相差検出部432は、複数のビット位相差検出部434a〜cを有する。それぞれのビット位相差検出部434は、それぞれのビット出力部426に対応してそれぞれ設けられる。それぞれのビット位相差検出部434は、対応するビットクロック生成部430が生成したデータ同期クロックと、バッファ244及びバッファ422を介して周期クロック出力部240から受け取る周期クロックとの位相差である周期位相差をそれぞれ検出する。
【0040】
位相変化クロック生成部436は、多相クロック生成部440及び複数の遅延部438a〜cを有する。多相クロック生成部440は、対応するバッファ244及び422を介して周期クロックを受け取る。そして、多相クロック生成部440は、受け取った周期クロックを、例えば複数の遅延素子を通過させることで、それぞれ異なる時間遅延させることにより、位相がそれぞれ異なる複数の遅延クロックを生成する。この場合、それぞれの遅延クロックは、それぞれのビット出力部426が出力するそれぞれのビットにそれぞれ対応している。
【0041】
複数の遅延部438a〜cは、それぞれのビット出力部426が出力するそれぞれのビットに対応してそれぞれ設けられる。それぞれの遅延部438は、対応するデータ同期クロックとの変化位相差が予め定められた大きさとなるように、対応するビット位相差検出部434が検出した周期位相差に基づいて、対応する遅延クロックの位相を遅延させることにより、位相変化クロックをそれぞれ生成し、対応するビット出力部426に与える。
【0042】
ここで、それぞれのビット出力部426は、対応する位相変化クロックを受け取ることにより、周期クロックの1周期に対応する期間毎に、シリアルデータの中から対応するビットを取り込む。この場合、それぞれの遅延部438は、対応する位相変化クロックの立ち上がりエッジを、例えばシリアルデータの中の対応するビット区間の略中央と一致するように、対応する遅延クロックの遅延量を変化させることにより、位相変化クロックを生成する。
【0043】
このように、それぞれの受信部43は、受信したパラレルデータのそれぞれのビットの位相と、受け取った周期クロックの位相とをそれぞれ比較して、ぞれぞれのビット出力部426が所定のタイミングでビットを取り込むように、対応する位相変化クロックを常に帰還制御する。
【0044】
ここで、例えば、PLLが出力するクロックに同期して、信号を伝送するとすれば、PLLが有するVCOは位相雑音を有するので、PLLの出力クロックには、位相雑音に起因するランダムジッタが含まれる。そのため、送信される伝送信号中にランダムジッタが含まれ、伝送信号を受信する場合のBER(Bit Error Rate)が大きくなる場合があった。また、発振回路のQ値を高く設計することによって、VCOの位相雑音を減少させることができるが、この場合、PLLのロックレンジが狭くなる。さらに、Q値を高くすることにより、VCOを構成する部品定数、配線抵抗、基板間デカップリング容量等のばらつきの影響が大きくなる。そのため、PLLを所望の周波数で発振させるには、当該ばらつきの中心を選別する必要があり、コストが高くなる場合があった。
【0045】
本実施例の伝送システム30は、送信及び受信の参照クロックに多相クロック生成部256が生成した複数の遅延クロックを用いて、信号を伝送する。多相クロック生成部256は、周期クロック出力部240が出力する周期クロックを多相クロック生成部256内の例えば複数の遅延素子を通過させることで、複数の遅延クロックを生成する。送信ブロック24が、PLL等の発振回路を必要としないので、伝送システム30が伝送する伝送信号には、VCOの位相雑音に起因するランダムジッタは含まれない。また、受信部43が、PLL等の発振回路を必要としないので、それぞれのビット出力部426が受け取る位相変化クロックには、VCOの位相雑音に起因するランダムジッタは含まれない。従って、本実施例によれば、小さいBERで信号を伝送することができる。
【0046】
また、VCOを用いて伝送を行う場合、例えば、伝送速度を変更しようとすると、VCOの発振周波数を変化させる必要が生じ、VCOの回路構成を変更する必要がある。しかし、本実施例の伝送システム30は、例えば、多相クロック生成部256及び多相クロック生成部440の遅延量を調整することにより、回路構成を変更することなく、伝送速度を変化させることができる。
【0047】
図4は、多相クロック生成部440の詳細な構成の一例を示す。多相クロック生成部440は、位相比較部500、チャージポンプ502、ローパスフィルタ(LPF)504、遅延回路部506、及び選択回路510を備える。遅延回路部506は、ローパスフィルタ504から受け取る電圧に基づいて、バッファ422及び244を介して、周期クロック出力部240(図3参照)から受け取った周期クロックを、それぞれ異なる時間遅延させることにより、位相がそれぞれ異なる複数の遅延クロックを生成し、選択回路510へ出力する。また、遅延回路部506は、周期クロックに基づいた出力クロックを生成し、位相比較部500へ出力する。
【0048】
位相比較部500は、遅延回路部506から受け取る出力クロックと周期クロックとの位相を比較し、比較結果をチャージポンプ502に供給する。チャージポンプ502は、受け取った比較結果に基づく電圧を生成し、ローパスフィルタ504に供給する。ローパスフィルタ504は、受け取った電圧の高周波を除去し、遅延回路部506に供給する。
【0049】
遅延回路部506は、直列に接続された複数の遅延部508a〜dを備える。初段の遅延部508aは、周期クロックを受け取り、ローパスフィルタ504の出力電圧に基づいて、受け取った周期クロックを遅延させる。これにより、遅延部508aは、一の遅延クロックを生成し、選択回路510及び後段の遅延部508bへ出力する。遅延部508b〜cのそれぞれは、前段の遅延部508から受け取った遅延クロックを、ローパスフィルタ504の出力電圧に基づいてさらに遅延させることにより、一の遅延クロックをそれぞれ生成し、選択回路510及び後段の遅延部508へそれぞれ出力する。最後段の遅延部508dは、前段の遅延部508cから受け取った遅延クロックを、ローパスフィルタ504の出力電圧に基づいて更に遅延させることにより、出力クロックを生成し、位相比較部500へ出力する。
【0050】
位相比較部500は、遅延部508dから受け取る出力クロックと周期クロックとの位相差が所定の値となるようにチャージポンプ502を制御することにより、遅延回路部506に複数の遅延クロックを生成させ、選択回路510へ出力させる。位相比較部500は、例えば、遅延回路部506の出力クロックの位相と周期クロックの位相とが等しくなるように、チャージポンプ502を制御する。
【0051】
選択回路510は、遅延回路部506から複数の遅延クロックを受け取り、外部からの指示である選択信号に応じて、当該複数の遅延クロックの少なくとも一部を選択し、外部へ出力する。これにより、選択信号に応じて、選択回路510から出力される遅延クロックの数を変化させることができる。尚、選択回路510は、選択信号を、例えば制御部26から受け取る。また、本実施例において、多相クロック生成部256(図3参照)は、多相クロック生成部440と同一又は同様の機能及び構成を有する。
【0052】
本実施例において、遅延回路部506が有する複数の遅延部508a〜cは、データ抽出部424(図3参照)が出力可能なパラレルデータの最大ビット数と同数設けられる。それぞれのビット出力部426(図3参照)は、選択回路510が出力した遅延クロックを受け取った場合に、対応するビットを出力する。また、選択回路510がそれぞれの遅延クロックを出力する場合、対応する位相変化クロック生成部436(図3参照)は、位相変化クロックを対応するビット出力部426に与える。
【0053】
また、それぞれのビット出力部426は、それぞれの遅延部438が生成した遅延クロックに対応する位相変化クロックのそれぞれに同期して伝送信号を受け取る。これにより、それぞれのビット出力部426は、選択回路510が選択した遅延クロックの数に応じたビット数を有するパラレルデータを生成し、当該パラレルデータを、抽出データとして出力する。従って、選択回路510に入力される選択信号に応じて、選択回路510は、一度にパラレルデータに変換されるビット数を変化させることができる。本実施例によれば、単位時間あたりに受信される伝送信号のビット数を変化させることができる
【0054】
このように、伝送信号の伝送速度に対応して、選択回路510に入力される選択信号を制御することにより、回路構成を変更することなく、伝送速度を変更することができる。尚、多相クロック生成部256及び多相クロック生成部440は、選択回路510を用いず、複数の遅延部508a〜cと等しい数の遅延クロックを出力してもよい。
【0055】
図5は、試験装置10の他の構成の一例を示す。尚、以下に説明する点を除き、図5において、図1と同じ符号を付した構成は、図1における構成と同一又は同様の機能及び構成を有するので説明を省略する。試験装置10は、メインフレーム20、伝送線32、及びテストヘッド40を備える。メインフレーム20は、制御部26を有し、試験を制御するための制御信号を、伝送線32を介してテストヘッド40に供給する。
【0056】
テストヘッド40は、インターフェイス48、第一のテストモジュール60、伝送線34、及び第二のテストモジュール62を備える。第一のテストモジュール60及び第二のテストモジュール62は、テストヘッド40内に取り外し可能にそれぞれ固定される。第一のテストモジュール60は、試験パターン生成部22及び送信ブロック24を有する。試験パターン生成部22は、メインフレーム20から供給された制御信号に基づいて試験パターンを生成し、送信ブロック24に供給する。送信ブロック24は、供給された試験パターンを伝送信号へ変換し、伝送線34を介して第二のテストモジュール62へ送信する。尚、本例において、伝送線34は、第一のテストモジュール60及び第二のテストモジュール62を接続するケーブル、コネクタ等を含んでよい。
【0057】
第二のテストモジュール62は、受信ブロック42、試験パターン供給部44、及び判定部46を有する。受信ブロック42は、第一のテストモジュール60から受信した伝送信号から抽出データを抽出し、試験パターン供給部44に供給する。試験パターン供給部44は、供給された抽出データから試験パターンを抽出し、インターフェイス48を介して電子デバイス50に供給する。判定部46は、試験パターンに応じて電子デバイス50が出力した信号を受け取り、期待値と比較する。そして、判定部46は、電子デバイス50の良否を判定し、判定結果を伝送線32を介してメインフレーム20へ出力する。尚、判定部46は、メインフレーム20内にあってもよい。
【0058】
本実施例において、送信ブロック24及び受信ブロック42は、伝送信号を伝送する伝送システム30を構成する。本実施例によれば、第一のテストモジュール60が出力した伝送信号を、伝送線34を介して第二のテストモジュール62へ、小さいBERで伝送することができる。
【0059】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0060】
【発明の効果】
上記説明から明らかなように、伝送すべき信号を、高い精度で伝送することができる。
【図面の簡単な説明】
【図1】 本発明の実施形態の一例に係る試験装置10の構成の一例を示す図である。
【図2】 伝送システム30の詳細な構成の一例を示す図である。
【図3】 伝送システム30の更に詳細な構成の一例を示す図である。
【図4】 多相クロック生成部440の詳細な構成の一例を示す図である。
【図5】 試験装置10の他の構成の一例を示す図である。
【符号の説明】
10・・・試験装置、20・・・メインフレーム、22・・・試験パターン生成部、24・・・送信ブロック、26・・・制御部、30・・・伝送システム、32、34・・・伝送線、40・・・テストヘッド、42・・・受信ブロック、43・・・受信部、44・・・試験パターン供給部、46・・・判定部、48・・・インターフェイス、50・・・電子デバイス、60・・・第一のテストモジュール、62・・・第二のテストモジュール、240・・・周期クロック出力部、242、244、420、422・・・バッファ、250・・・送信部、252・・・論理処理回路、254・・・シリアル変換回路、256・・・多相クロック生成部、424・・・データ抽出部、426・・・ビット出力部、428・・・データ同期クロック生成部、430・・・ビットクロック生成部、432・・・周期位相差検出部、434・・・ビット位相差検出部、436・・・位相変化クロック生成部、438、508・・・遅延部、440・・・多相クロック生成部、500・・・位相比較部、502・・・チャージポンプ、504・・・ローパスフィルタ、506・・・遅延回路部、510・・・選択回路
Claims (8)
- 伝送信号を伝送する伝送システムであって、
予め定められた周期の周期クロックを出力する周期クロック出力部と、
前記伝送信号を、前記周期クロックに同期して送信する送信部と、
前記送信部が送信する前記伝送信号を受信する受信部と
を備え、
前記受信部は、
前記送信部から受け取る前記伝送信号から抽出された抽出データに基づき、前記抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、
前記周期クロック出力部から受け取る前記周期クロックと、前記データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、
前記周期クロック出力部から受け取る前記周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックと前記データ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、前記周期位相差に基づいて生成する位相変化クロック生成部と、
前記位相変化クロックに同期して前記伝送信号を受け取ることにより、前記送信部から受け取る前記伝送信号から前記抽出データを抽出して、前記データ同期クロック生成部に供給するデータ抽出部と
を有する伝送システム。 - 前記送信部は、シリアルデータとして前記伝送信号を送信し、
前記抽出データは、予め定められたビット数を有するパラレルデータであり、
前記データ抽出部は、前記パラレルデータのそれぞれのビットに対応してそれぞれ設けられ、前記シリアルデータの値をそれぞれ異なるタイミングで取り込み、取り込んだ前記値を、前記パラレルデータにおける対応する前記ビットの値として、それぞれ出力する複数のビット出力部を有し、
前記データ同期クロック生成部は、それぞれの前記ビットに対応してそれぞれ設けられ、対応する前記ビット出力部から受け取る前記ビットの値に基づき、当該値の変化と同期した前記データ同期クロックをそれぞれ生成する複数のビットクロック生成部を有し、
前記周期位相差検出部は、それぞれの前記ビットに対応してそれぞれ設けられ、対応する前記ビットクロック生成部が生成した前記データ同期クロックと、前記周期クロックとの前記周期位相差をそれぞれ検出する複数のビット位相差検出部を有し、
前記位相変化クロック生成部は、
位相がそれぞれ異なり、それぞれの前記ビットにそれぞれ対応する複数の遅延クロックを、前記周期クロックをそれぞれ異なる時間遅延させることにより生成する遅延クロック生成部と、
それぞれの前記ビットに対応してそれぞれ設けられ、対応する前記データ同期クロックとの前記変化位相差が前記予め定められた大きさとなるように、対応する前記遅延クロックの位相を、対応する前記ビット位相差検出部が検出した前記周期位相差に基づいて遅延させた信号を、前記位相変化クロックとしてそれぞれ生成する複数の遅延部と
を有し、
それぞれの前記ビット出力部は、対応する前記遅延部が生成する前記位相変化クロックに同期して、前記シリアルデータの値を取り込むことにより、前記抽出データにおける対応する前記ビットの値を抽出する請求項1に記載の伝送システム。 - 前記送信部は、シリアルデータとして前記伝送信号を送信し、
前記位相変化クロック生成部は、
前記周期クロックをそれぞれ異なる時間遅延させることにより、位相がそれぞれ異なる複数の遅延クロックを生成する遅延クロック生成部と、
前記遅延クロック生成部から前記複数の遅延クロックを受け取り、当該複数の遅延クロックの少なくとも一部を、外部からの指示に応じて選択する選択部と、
前記選択部が選択した前記遅延クロックの位相を、前記変化位相差が前記予め定められた大きさとなるように遅延させることにより、前記選択部が選択した前記遅延クロックに対応する前記位相変化クロックを生成する遅延部と
を有し、
前記遅延部が生成した前記遅延クロックに対応する前記位相変化クロックのそれぞれに同期して前記伝送信号を受け取ることにより、前記データ抽出部は、前記選択部が選択した前記遅延クロックの数に応じたビット数を有するパラレルデータを生成し、当該パラレルデータを、前記抽出データとして出力する請求項1に記載の伝送システム。 - 伝送信号を受信する受信装置であって、
予め定められた周期の周期クロックに同期して送信された前記伝送信号から抽出された抽出データに基づき、前記抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、
前記周期クロックと前記データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、
前記周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックと前記データ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、前記周期位相差に基づいて生成する位相変化クロック生成部と、
前記位相変化クロックに同期して前記伝送信号を受け取ることにより、前記伝送信号から前記抽出データを抽出して、前記データ同期クロック生成部に供給するデータ抽出部と
を備える受信装置。 - 電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験パターンを生成する試験パターン生成部と、
予め定められた周期の周期クロックを出力する周期クロック出力部と、
前記試験パターン生成部から受け取る前記試験パターンに基づく伝送信号を、前記周期クロックに同期して送信する送信部と、
前記送信部が送信する前記伝送信号を受信し、前記伝送信号から抽出データを抽出する受信部と、
前記受信部が抽出した前記抽出データから前記試験パターンを抽出し、抽出した前記試験パターンを前記電子デバイスへ供給する試験パターン供給部と、
前記試験パターンに応じて前記電子デバイスが出力する出力信号に基づいて、前記電子デバイスの良否を判定する判定部と
を備え、
前記受信部は、
前記送信部から受け取る前記伝送信号から抽出された抽出データに基づき、前記抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、
前記周期クロック出力部から受け取る前記周期クロックと、前記データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、
前記周期クロック出力部から受け取る前記周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックと前記データ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、前記周期位相差に基づいて生成する位相変化クロック生成部と、
前記位相変化クロックに同期して前記伝送信号を受け取ることにより、前記送信部から受け取る前記伝送信号から前記抽出データを抽出して、前記データ同期クロック生成部に供給するデータ抽出部と
を有する試験装置。 - 前記試験装置は、
前記伝送信号を伝送する伝送線と、
前記伝送信号を生成して、前記伝送線に出力するメインフレームと、
前記電子デバイスを載置し、前記伝送線を介して前記メインフレームから受け取る前記伝送信号に基づき、前記試験パターンを前記電子デバイスに供給するテストヘッドと
を備え、
前記メインフレームは、前記試験パターン生成部と、前記周期クロック生成部と、前記送信部とを有し、
前記テストヘッドは、前記受信部と、前記試験パターン供給部とを有し、
前記受信部は、前記伝送線を介して、前記送信部から前記伝送信号を受け取る請求項5に記載の試験装置。 - 前記試験装置は、
取り外し可能にそれぞれ固定された第一及び第二のテストモジュールを有するテストヘッドを備え、
前記第一のテストモジュールは、前記試験パターン生成部と、前記周期クロック生成部と、前記送信部とを含み、
前記第二のテストモジュールは、前記受信部と、前記試験パターン供給部とを含む請求項5に記載の試験装置。 - 試験される電子デバイスを載置するテストヘッドであって、
前記テストヘッド内に取り外し可能にそれぞれ固定された第一及び第二のテストモジュールを備え、
前記第一のテストモジュールは、
前記電子デバイスを試験するための試験パターンを生成する試験パターン生成部と、
予め定められた周期の周期クロックを出力する周期クロック出力部と、
前記試験パターン生成部から受け取る前記試験パターンに基づく伝送信号を、前記周期クロックに同期して送信する送信部と
を有し、
前記第二のテストモジュールは、
前記送信部が送信する前記伝送信号を受信し、前記伝送信号から抽出データを抽出する受信部と、
前記受信部が抽出した前記抽出データから前記試験パターンを抽出し、抽出した前記試験パターンを前記電子デバイスへ供給する試験パターン供給部と
を有し、
前記受信部は、
前記送信部から受け取る前記伝送信号から抽出された抽出データに基づき、前記抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、
前記周期クロック出力部から受け取る前記周期クロックと、前記データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、
前記周期クロック出力部から受け取る前記周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックと前記データ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、前記周期位相差に基づいて生成する位相変化クロック生成部と、
前記位相変化クロックに同期して前記伝送信号を受け取ることにより、前記送信部から受け取る前記伝送信号から前記抽出データを抽出して、前記データ同期クロック生成部に供給するデータ抽出部と
を有するテストヘッド。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003163694A JP3990319B2 (ja) | 2003-06-09 | 2003-06-09 | 伝送システム、受信装置、試験装置、及びテストヘッド |
EP04745686A EP1638244A4 (en) | 2003-06-09 | 2004-06-08 | TRANSMISSION SYSTEM, RECEIVER, TEST UNIT AND TEST HEAD |
CN2004800159313A CN1802811B (zh) | 2003-06-09 | 2004-06-08 | 传送***、接收装置、测试装置及测试头 |
PCT/JP2004/007976 WO2004109970A1 (ja) | 2003-06-09 | 2004-06-08 | 伝送システム、受信装置、試験装置、及びテストヘッド |
KR1020057023541A KR101024425B1 (ko) | 2003-06-09 | 2004-06-08 | 전송 시스템, 수신 장치, 시험 장치 및 테스트 헤드 |
TW093116505A TW200503426A (en) | 2003-06-09 | 2004-06-09 | A transmission system, a receiving unit, and detection unit |
US11/296,806 US7555038B2 (en) | 2003-06-09 | 2005-12-07 | Transmission system, signal receiver, test apparatus and test head |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003163694A JP3990319B2 (ja) | 2003-06-09 | 2003-06-09 | 伝送システム、受信装置、試験装置、及びテストヘッド |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005005769A JP2005005769A (ja) | 2005-01-06 |
JP3990319B2 true JP3990319B2 (ja) | 2007-10-10 |
Family
ID=33508762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003163694A Expired - Fee Related JP3990319B2 (ja) | 2003-06-09 | 2003-06-09 | 伝送システム、受信装置、試験装置、及びテストヘッド |
Country Status (7)
Country | Link |
---|---|
US (1) | US7555038B2 (ja) |
EP (1) | EP1638244A4 (ja) |
JP (1) | JP3990319B2 (ja) |
KR (1) | KR101024425B1 (ja) |
CN (1) | CN1802811B (ja) |
TW (1) | TW200503426A (ja) |
WO (1) | WO2004109970A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4536610B2 (ja) * | 2005-07-07 | 2010-09-01 | 株式会社アドバンテスト | 半導体試験装置 |
US7450039B2 (en) | 2006-07-05 | 2008-11-11 | Silicon Library Inc. | Transmission device and electronic apparatus with self-diagnostic function, and self-diagnostic method for use therein |
KR101081545B1 (ko) | 2007-03-29 | 2011-11-08 | 가부시키가이샤 어드밴티스트 | 복조 장치, 시험장치 및 전자 디바이스 |
KR101313104B1 (ko) * | 2009-07-24 | 2013-09-30 | 한국전자통신연구원 | 이종 주기 클록 도메인간의 동기화 시스템, 동기화 장치, 동기화 실패 검출 회로 및 데이터 수신방법 |
CN101834600B (zh) * | 2010-04-21 | 2012-04-04 | 四川和芯微电子股份有限公司 | 多相时钟相位均匀性自修正***及方法 |
US20110289593A1 (en) * | 2010-05-24 | 2011-11-24 | Alexander Roger Deas | Means to enhance the security of data in a communications channel |
JP5724394B2 (ja) * | 2011-01-11 | 2015-05-27 | 富士通株式会社 | 受信回路、伝送システムおよび受信方法 |
JP5861507B2 (ja) * | 2012-03-12 | 2016-02-16 | 富士通株式会社 | データ通信回路、及び、電子装置 |
US9437328B2 (en) | 2012-11-30 | 2016-09-06 | Silicon Motion Inc. | Apparatus and method for applying at-speed functional test with lower-speed tester |
CN104714902B (zh) * | 2013-12-12 | 2018-08-14 | 华为技术有限公司 | 一种信号处理方法及装置 |
US9826495B2 (en) * | 2014-12-30 | 2017-11-21 | Hughes Network Systems, Llc | Apparatus and method for testing synchronized transmission between systems operating at different clock rates |
US9577818B2 (en) * | 2015-02-04 | 2017-02-21 | Teradyne, Inc. | High speed data transfer using calibrated, single-clock source synchronous serializer-deserializer protocol |
US9596037B2 (en) | 2015-05-12 | 2017-03-14 | Intel Corporation | Apparatus and method for measuring power supply noise |
KR20190110733A (ko) * | 2018-03-21 | 2019-10-01 | 에스케이하이닉스 주식회사 | 클럭 신호에 동기하여 신호를 전송 및 수신하는 반도체 장치 |
CN110601698B (zh) * | 2018-06-13 | 2022-09-20 | 瑞昱半导体股份有限公司 | 串行器/解串器实体层电路 |
CN117713983B (zh) * | 2024-02-05 | 2024-05-07 | 浙江华创视讯科技有限公司 | 时钟同步监测方法、装置、级联***和计算机设备 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4821297A (en) * | 1987-11-19 | 1989-04-11 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital phase locked loop clock recovery scheme |
EP0500263A3 (en) * | 1991-02-20 | 1993-06-09 | Research Machines Plc | Method for synchronising a receiver's data clock |
US5548249A (en) * | 1994-05-24 | 1996-08-20 | Matsushita Electric Industrial Co., Ltd. | Clock generator and method for generating a clock |
JP3031859B2 (ja) * | 1995-09-18 | 2000-04-10 | 沖電気工業株式会社 | ビット位相同期回路 |
US5920600A (en) * | 1995-09-18 | 1999-07-06 | Oki Electric Industry Co., Ltd. | Bit phase synchronizing circuitry for controlling phase and frequency, and PLL circuit therefor |
JP3097741B2 (ja) | 1997-09-12 | 2000-10-10 | 日本電気株式会社 | クロック信号発生回路、及び、通信システム |
US5948083A (en) | 1997-09-30 | 1999-09-07 | S3 Incorporated | System and method for self-adjusting data strobe |
US6067651A (en) * | 1998-02-20 | 2000-05-23 | Hewlett-Packard Company | Test pattern generator having improved test sequence compaction |
JP2000013218A (ja) | 1998-06-22 | 2000-01-14 | Advantest Corp | クロック抽出回路 |
JP4018254B2 (ja) * | 1998-08-20 | 2007-12-05 | 株式会社アドバンテスト | 電子部品の試験方法 |
US6483871B1 (en) * | 1998-12-28 | 2002-11-19 | Nortel Networks Limited | Phase detector with adjustable set point |
US6262611B1 (en) * | 1999-06-24 | 2001-07-17 | Nec Corporation | High-speed data receiving circuit and method |
JP2002198940A (ja) | 2000-12-27 | 2002-07-12 | Advantest Corp | 集積回路実装基板における信号伝送方法、集積回路実装基板及び半導体試験装置 |
US7099424B1 (en) | 2001-08-28 | 2006-08-29 | Rambus Inc. | Clock data recovery with selectable phase control |
JP3523238B2 (ja) * | 2002-03-13 | 2004-04-26 | 沖電気工業株式会社 | 音声データ同期補正回路 |
-
2003
- 2003-06-09 JP JP2003163694A patent/JP3990319B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-08 EP EP04745686A patent/EP1638244A4/en not_active Withdrawn
- 2004-06-08 WO PCT/JP2004/007976 patent/WO2004109970A1/ja not_active Application Discontinuation
- 2004-06-08 KR KR1020057023541A patent/KR101024425B1/ko active IP Right Grant
- 2004-06-08 CN CN2004800159313A patent/CN1802811B/zh not_active Expired - Lifetime
- 2004-06-09 TW TW093116505A patent/TW200503426A/zh unknown
-
2005
- 2005-12-07 US US11/296,806 patent/US7555038B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2005005769A (ja) | 2005-01-06 |
KR101024425B1 (ko) | 2011-03-23 |
EP1638244A1 (en) | 2006-03-22 |
CN1802811A (zh) | 2006-07-12 |
EP1638244A4 (en) | 2009-09-23 |
TW200503426A (en) | 2005-01-16 |
KR20060059893A (ko) | 2006-06-02 |
US7555038B2 (en) | 2009-06-30 |
WO2004109970A1 (ja) | 2004-12-16 |
US20060109895A1 (en) | 2006-05-25 |
TWI333333B (ja) | 2010-11-11 |
CN1802811B (zh) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3990319B2 (ja) | 伝送システム、受信装置、試験装置、及びテストヘッド | |
US7940873B2 (en) | Data reproduction circuit | |
US8074125B2 (en) | Apparatus and method for transmitting and receiving data bits | |
US7590208B2 (en) | Circuit and method for generating a timing signal, and signal transmission system performing for high-speed signal transmission and reception between LSIs | |
JP4893052B2 (ja) | レシーバ回路及びレシーバ回路試験方法 | |
US20070089009A1 (en) | Semiconductor device | |
US7902918B2 (en) | Demodulation apparatus, test apparatus and electronic device | |
JP3623948B2 (ja) | ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 | |
US20110199134A1 (en) | Test apparatus, transmission apparatus, receiving apparatus, test method, transmission method and receiving method | |
US7194057B2 (en) | System and method of oversampling high speed clock/data recovery | |
JP4293840B2 (ja) | 試験装置 | |
JP2809541B2 (ja) | コーデック | |
EP4060664A1 (en) | Minimum intrinsic timing utilization auto alignment on multi-die system | |
JPH1155602A (ja) | デジタル位相合わせ装置 | |
JP2009014363A (ja) | 半導体試験装置 | |
JP2010021665A (ja) | データ受信装置 | |
JPH05244134A (ja) | データ同期回路 | |
JP2006303688A (ja) | シリアルデータ送信装置およびシリアルデータ受信装置 | |
JP2004242243A (ja) | データ受信装置 | |
KR20030046686A (ko) | 이동 통신 시스템에서 망동기 클럭을 생성하기 위한 클럭생성 장치 | |
JP4263221B2 (ja) | 自己診断機能を備える送信装置及び電子機器並びにそれらに用いられる自己診断方法 | |
JP2010286334A (ja) | 半導体試験装置 | |
JPH09191245A (ja) | クロック生成回路 | |
JP2010268406A (ja) | デシリアライザ | |
JPWO2007129491A1 (ja) | 試験装置、回路および電子デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |