JP3987889B2 - 電極基板および平面表示装置 - Google Patents

Description

この発明は、微細な電極配線を含む電極基板に係り、特に複数の領域に区画されて露光されて成る電極基板および平面表示装置に関する。

近年、液晶表示装置に代表される平面表示装置は、ＣＲＴ等に比べて軽量、薄型、低消費電力等の特徴を生かして、テレビ表示装置、コンピューター表示装置、カー・ナビゲーション表示装置等の各種分野で利用されている。

中でも、各表示画素毎に薄膜トランジスタ（以下、ＴＦＴと略称する。）やＭＩＭ（Metal Insulator Metal ）素子等のスイッチ素子が用いられて成るアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示画像が実現できることから、盛んに研究・開発が成されている。

各表示画素毎にスイッチ素子としてＴＦＴが用いられて成るアクティブマトリクス型液晶表示装置を例にとり従来の技術を簡単に説明する。アクティブマトリクス型液晶表示装置は、複数の画素電極が配列されたアレイ基板と、対向電極が形成された対向基板との間隙に光変調層として液晶組成物が封入されて成っている。このアレイ基板は、ガラス基板等の透明な絶縁基板上にＴＦＴ及びこれに接続された画素電極がマトリクス状に配列され、さらに行方向に配列された各ＴＦＴのゲート電極に共通に接続された走査線および列方向に配列された各ＴＦＴのドレイン電極に共通に接続された信号線、画素電極に絶縁層を介し相対して配置され、補助容量（Cs）を構成する補助容量線等が配置されている。

このようなアクティブマトリクス型液晶表示装置のアレイ基板は、絶縁膜、導電膜あるいは誘電体膜等が成膜され、レジストの塗布、露光、現像、更にパターニングが繰り返されて製造される。

ところで、近年、液晶表示装置に代表される平面表示装置には、大型で高精細な表示画像の実現が要求されており、これを実現するために高精度の露光技術が必要となる。

このため、基板上のレジストを一括して露光するのではなく、例えば図１３に示すように、複数領域に区画し、各領域毎にそれぞれ露光する分割露光が知られている。

図１３中（A1）は第１露光によって露光される領域、（A2）は第２露光によって露光される領域、（A3）は第３露光によって露光される領域、（A4）は第４露光によって露光される領域をそれぞれ示している。また、第１露光によって露光される領域（A1）と第２露光によって露光される領域（A2）とは、領域（A1），（A2）間で露光もれがないように互いに重複して露光される二重露光領域（A1,A2 ）を有している。同様に、領域（A1）と領域（A3）、領域（A3）と領域（A4）、領域（A2）と領域（A4）もそれぞれ互いに重複して露光される二重露光領域（A1,A3 ），（A3,A4 ），（A2,A4 ）を有している。

このような露光技術によれば、一露光領域は基板面積に対して、その区画数に応じて小さくできるので、各領域で高精度の露光が可能となり、よって大型で高精細な表示画像の実現が可能な平面表示装置の提供が可能となる。

ところで、上記した分割露光方法における二重露光領域（A1,A2 ），（A1,A3），（A3,A4 ），（A2,A4 ）は、他の領域に比べて断線等の配線不良の発生する割合が極めて高くなる。

図１４（ａ）は、一電極配線を形成するための第１露光によって露光されたレジストの第１露光像（RP1 ）と、第２露光によって露光されたレジストの第２露光像（RP2 ）とをそれぞれ示している。この第１露光像（RP1 ）と第２露光像（RP2 ）とは、マスク間の合わせ精度、基板の歪あるいはマスク自体の精度が互いに異なる等の問題から、図１４（ａ）に示すように、第１露光像（RP1 ）の配線幅（W1）と第２露光像（RP29）の配線幅（W2）とが異なる、また互いに露光像ずれが生じることがある。このようなことから、同図（ｂ）に示すように、第１露光像（RP1 ）に基づいてパターニングされた電極配線の配線幅（W1' ）と、第２露光像（RP2 ）に基づいてパターニングされた電極配線の配線幅（W2' ）とは、各ずれに基づいて異なる。

更に、第１露光と第２露光のそれぞれで露光された二重露光領域（A1,A2 ）は、第１露光像（RP1 ）と第２露光像（RP2 ）とのそれぞれに基づいてパターニングされるため、マスク間の合わせ精度、基板の歪あるいはマスク自体の精度の相違に応じて電極配線の配線幅（W3）は非常に狭くなる、あるいは断線等の不良を引き起こす原因となる。

この発明は、上記した技術課題に対処して成されたものであって、断線等の不良が極めて軽減される電極基板および平面表示装置を提供することを目的としている。

請求項１に記載される発明は、基板上に配置される電極配線が少なくとも第１露光によって露光されて成る第１露光領域，第２露光によって露光されて成る第２露光領域および前記第１露光と前記第２露光とによって露光されて成る第３露光領域とを含む第１導体層と、少なくとも第４露光によって露光されて成る第４露光領域，第５露光によって露光されて成る第５露光領域および前記第４露光と前記第５露光とによって露光されて成る第６露光領域とを含み，前記第１導体層上に前記第１導体層に電気的に接続されて積層配置された第２導体層とを具備した電極配線を含み、前記第１導体層の前記第３露光領域と前記第２導体層の前記第６露光領域とが平面的に互いに異なる領域にあることを特徴とした電極基板にある。

請求項１４に記載の発明は、基板上に第１導電膜を堆積し、少なくとも第１領域と第２領域とに区画してそれぞれ露光し、パターニングして第１導体層を形成し、前記第１導体層上に第２導電膜を堆積し、少なくとも第３領域と第４領域とに区画してそれぞれ露光し、パターニングして前記第１導体層に積層される第２導体層を形成して成る電極基板において、前記第１領域の露光と前記第２領域の露光の両方によって露光される第１の二重露光領域と、前記第３領域の露光と前記第４領域の露光の両方によって露光される第２の二重露光領域とが平面的に異なる位置にあることを特徴とする電極基板にある。

請求項１６に記載の発明は、基板上に配置される複数の画素電極と、少なくとも第１露光によって露光されて成る第１露光領域，第２露光によって露光されて成る第２露光領域および前記第１露光と前記第２露光とによって露光されて成る第３露光領域とを含む第１導体層と、少なくとも第４露光によって露光されて成る第４露光領域，第５露光によって露光されて成る第５露光領域および前記第４露光と前記第５露光とによって露光されて成る第６露光領域とを含み，前記第１導体層上に前記第１導体層に電気的に接続されて積層配置された第２導体層とを含み、前記第１導体層の前記第３露光領域と前記第２導体層の前記第６露光領域とが平面的に互いに異なる領域にある電極配線を備えた第１電極基板と、前記画素電極に対向配置される電極を備えた対向基板と、前記電極基板と前記対向基板との間に保持される光変調層とを備えたことを特徴とした平面表示装置にある。

この発明の電極配線は、第１導体層と第１導体層上に電気的に接続されて配置される第２導体層とを具備して構成される。しかも、第１導体層の第１露光と、この第１露光と主として異なる露光領域を含む第２露光の両方によって二重に露光されて成る第３露光領域と、第２導体層の第４露光と、この第４露光と主として異なる露光領域を含む第５露光の両方によって二重に露光されて成る第６露光領域とが平面的に互いに異なる領域にある。

従って、仮に第１導体層の第３露光領域、あるいは第２導体層の第６露光領域のいずれか一方に断線等の配線不良が発生しても、各導体層が冗長的に機能するので、電極配線自体が断線することがない。

また、仮に第１導体層の第３露光領域と第２導体層の第６露光領域とに同時に断線が生じても、第１導体層の第３露光領域と第２導体層の第６露光領域とは平面的に互いに異なる領域にあり、やはり電極配線自体が断線することがない。ところで、第１導体層と第２導体層のいずれか一方を画素電極と同時に形成すれば、製造プロセスの増大もない。

この発明によれば、電極配線の断線等の欠陥が極めて軽減される電極基板および平面表示装置が得られる。

以下に、この発明に係るアクティブマトリクス型液晶表示装置について図面を参照して説明する。図１はこの実施例のアクティブマトリクス型液晶表示装置に係る表示装置用アレイ基板の一部概略平面図を示し、図２（ａ）は図１のＡ−Ａ’線に沿って切断したアクティブマトリクス型液晶表示装置の概略断面図を、同図（ｂ）は図１のＢ−Ｂ’線に沿って切断したアクティブマトリクス型液晶表示装置の概略断面図を示す。

この実施例の表示装置用アレイ基板(100) は、ガラスから成る透明絶縁基板(101) 上に６４０×３本の信号線Ｘｉ（i=1,2,…,1920 ）と４８０本の走査線Ｙｊ（j=1,2,…,480）とが互いに略直交して配置され、各信号線Ｘｉと走査線Ｙｊとの交点部分にソース電極(141) がＩＴＯ（Indium Tin Oxide）から成る画素電極(151) に電気的に接続されたＴＦＴ(131) が配置されている。

ＴＦＴ(131) は、走査線Ｙｊ自体をゲート電極とするよう走査線Ｙｊ上に形成される。即ち、走査線Ｙｊをゲート電極とし、この上に酸化シリコン（ＳｉＯ₂）から成る絶縁膜(121) を介して非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜からなる半導体膜(123) が配置され、この半導体膜(123) 上に走査線Ｙｊに自己整合されたチャネル保護膜( 125)、半導体膜(123) と信号線Ｘｉとをｎ⁺ 型非晶質シリコン薄膜から成るオーミックコンタクト膜(127) を介して電気的に接続する信号線Ｘｉから延在されるドレイン電極(143) を備えている。また、上述したソース電極(141) は半導体膜(123) をｎ⁺ 型非晶質シリコン薄膜から成るオーミックコンタクト膜(129) を介して画素電極(151) に電気的に接続している。

また、画素電極(151) に酸化シリコン（ＳｉＯ₂ ）から成る絶縁膜(121) を介して重複し、且つ走査線Ｙｊと略平行して補助容量線Ｃｊ（j=1,2,…,480）が配置され、これにより画素電極(151) と補助容量線Ｃｊとの間で補助容量（Cs）が形成される。

走査線Ｙｊおよび補助容量線Ｃｊは、それぞれ配線幅５ミクロンと配線幅１０ミクロンのアルミニウム（Ａｌ）から成る第１走査線導体層(103) および第１補助容量線導体層(105) と、第１走査線導体層(103) および第１補助容量線導体層(105) に生じるヒロックや丸膨れを防止し、更に耐薬品性等を向上させるよう第１走査線導体層(103) を被覆するよう積層配置されるモリブデン（Ｍｏ）−タンタル（Ｔａ）合金から成る配線幅９ミクロンの第２走査線導体層(107) および第１補助容量線導体層(105) を被覆するよう積層配置されるモリブデン（Ｍｏ）−タンタル（Ｔａ）合金から成る配線幅１４ミクロンの第２補助容量線導体層(109) とを含む。第１走査線導体層(103) および第１補助容量線導体層(105) としてアルミニウム（Ａｌ）を用いたのは、装置の大型化に際しても十分な低抵抗を達成するためである。第２走査線導体層(107) および第２補助容量線導体層(109)としては、モリブデン（Ｍｏ）と高融点金属との合金が使用でき、モリブデン（Ｍｏ）−タンタル（Ｔａ）合金の他にもモリブデン（Ｍｏ）−タングステン（Ｗ）合金が好適に使用される。

信号線Ｘｉは、半導体膜(123) を構成する非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜からなる配線幅５ミクロンの第１信号線導体層(111) 、オーミックコンタクト膜(127) を構成するｎ⁺ 型非晶質シリコン薄膜から成り第１信号線導体層(111)上に同一配線幅で配される第２信号線導体層(113) 、画素電極(151) と同時に形成されるＩＴＯ膜から成り第２信号線導体層(113) 上に同一配線幅で配される第３信号線導体層(115) と、更に第１信号線導体層(111) 、第２信号線導体層(113) 及び第３信号線導体層(115) を被覆するように積層されたモリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層体から成る配線幅５ミクロンの第４信号線導体層(117) とを含む。

対向基板(300) は、ガラスから成る透明絶縁基板(301) 上に、信号線Ｘｉと画素電極(151) との間隙、走査線Ｙｊと画素電極(151) との間隙およびＴＦＴ(131) 上を遮光するようにクロム（Ｃｒ）から成るマトリクス状の遮光膜(311) 、遮光膜(311) の開口部に配置される赤（Ｒ），緑（Ｇ）及び青（Ｂ）のカラーフィルタ(321) 、遮光膜(311) およびカラーフィルタ(321) 上に配置される保護膜(331) 、保護膜(331) 上に配置されるＩＴＯ膜から成る対向電極(341) を備えて構成される。

そして、表示装置用アレイ基板(100) と対向基板(300) との間には、それぞれ配向膜(401),(403) を介してツイスト・ネマチック型の液晶組成物(400) が保持されている。また、各基板(100),(300) 外表面には、それぞれ偏光板(411),(413) が、偏光軸が直交するように配置され、この実施例の光透過型の液晶表示装置(1) は構成されている。

ところで、この実施例の表示装置用アレイ基板(100) では、その露光に際し、図３に示すように、透明絶縁基板(101) を第１露光領域（A1）、第２露光領域（A2）、第３露光領域（A3）および第４露光領域（A4）の４領域、また図示しないが第１露光領域（A1' ）、第２露光領域（A2' ）、第３露光領域（A3' ）および第４露光領域（A4' ）の４領域に区画し、それぞれの領域を順次露光する。更に詳しくは、露光には円形のレンズを用いるため、図３に示すような円形の領域が露光可能領域（S1），（S2），（S3），（S4）となるが、その周辺部分を光遮蔽して、長方形状の第１露光によって露光される領域（A1）、第２露光によって露光される領域（A2）、第３露光によって露光される領域（A3）、第４露光によって露光される領域（A4）、図示しないが長方形状の他の第１露光によって露光される領域（A1' ）、第２露光によって露光される領域（A2' ）、第３露光によって露光される領域（A3' ）、第４露光によって露光される領域（A4' ）によって順次露光する。

そして、各露光による露光もれがないように、第１露光によって露光される領域（A1）と第２露光によって露光される領域（A2）とは互いに重複して露光される二重露光領域（A1,A2 ）を有し、領域（A1）と領域（A3）、領域（A3）と領域（A4）、領域（A2）と領域（A4）もそれぞれ互いに重複して露光される二重露光領域（A1,A3 ），（A3,A4 ），（A2,A4 ）を有している。図示しないが、同様に、他の第１露光によって露光される領域（A1' ）と第２露光によって露光される領域（A2' ）とは互いに重複して露光される二重露光領域（A1',A2' ）を有し、領域（A1' ）と領域（A3' ）、領域（A3' ）と領域（A4' ）、領域（A2' ）と領域（A4' ）もそれぞれ互いに重複して露光される二重露光領域（A1',A3' ），（A3',A4' ），（A2',A4' ）を有している。

そして、各二重露光領域（A1,A2 ），（A1,A3 ），（A3,A4 ），（A2,A4 ）および（A1',A2' ），（A1',A3' ），（A3',A4' ），（A2',A4' ）では、その配線幅が他に比べて狭くなる、もしくは断線等が生じる可能性が高いことから、この実施例では重複長（OLL ）をいずれも６ミクロンに設定した。重複長（OLL ）は露光漏れがない程度に小さくすることが望ましく、隣接する画素電極の一辺長よりも短くすることが望ましい。更に、この二重露光領域（A1,A2 ），（A1,A3 ），（A3,A4 ），（A2,A4 ）および（A1' ,A2'），（A1',A3' ），（A3',A4' ），（A2',A4' ）は、ＴＦＴ(131) 形成領域を避けて設定することが望ましい。

以下に、図４および図５〜８を参照して、詳細に説明する。まず、ガラスから成る透明絶縁基板(101) 上に、スパッターによってアルミニウム（Ａｌ）膜を堆積し、図４（ａ）に示すように、パターニングして４８０本の第１走査線導体層(103) および第１走査線導体層(103) と略平行する４８０本の第１補助容量線導体層(105) を同時に形成する。アルミニウム（Ａｌ）膜のパターニングは、アルミニウム（Ａｌ）膜を堆積した後、アルミニウム（Ａｌ）膜上にフォトレジストを塗布し乾燥した後、図５に示すように４領域（A1），（A2），（A3），（A4）に分割して順次露光し、現像、エッチングした後、フォトレジストを除去して配線幅５ミクロンの第１走査線導体層(103) および配線幅１０ミクロンの第１補助容量線導体層(105) を得た。

第１〜第４露光で露光もれがないように、領域（A1）と領域（A2）とは互いに重複して露光される二重露光領域（A1,A2 ）を有し、領域（A1）と領域（A3）、領域（A3）と領域（A4）、領域（A2）と領域（A4）もそれぞれ互いに重複して露光される二重露光領域（A1,A3 ），（A3,A4 ），（A2,A4 ）を有している。そして、各二重露光領域（A1,A2 ），（A1,A3 ），（A3,A4 ），（A2,A4 ）の重複長（OLL ）はいずれも６ミクロンに設定され、第１走査線導体層(103) 及び第１補助容量線導体層(105) と略平行する二重露光領域（A1,A3 ），（A2,A4 ）は、隣接する第１走査線導体層(103) 間、更に詳しくは隣接する第１走査線用導体層(103) と第１補助容量線用導体層(105) との間となるように設定される。各二重露光領域（A1,A2 ），（A1,A3 ），（A3,A4 ），（A2,A4 ）の重複長（OLL ）は、マスク間の合わせ精度に応じて決定することができるが、１０ミクロン以下であることが望ましい。

このようにして形成された第１走査線導体層(103) および第１補助容量線導体層(105) の二重露光領域（A1,A2 ），（A3,A4 ）に相当する領域Ｙ（A1,A2 ），Ｙ（A3,A4 ），Ｃ（A1,A2 ），Ｃ（A3,A4 ）では、マスク精度、マスク合わせずれ、あるいは基板( 101)の歪等で配線幅が狭くなったり、場合によっては断線が生じることがある。そこで、この実施例では、第１走査線導体層(103) および第１補助容量線導体層(105) の二重露光領域（A1,A2 ），（A3,A4 ）に相当する領域Ｙ（A1,A2 ），Ｙ（A3,A4 ），Ｃ（A1,A2 ），Ｃ（A3,A4 ）で配線細りする、あるいは断線することが軽減されるよう、二重露光領域（A1,A2 ），（A3,A4 ）に対応するマスクの配線幅を他の領域より予め１ミクロン程度太く設定した。

しかしながら、マスク精度、マスク合わせずれ、あるいは基板(101) の歪等の影響により、例えば、Ｙｊ（A1,A2 ）に断線が生じているとする。次に、この上に、モリブデン（Ｍｏ）−タンタル（Ｔａ）合金膜を堆積し、パターニングして、図４（ｂ）に示すように、モリブデン（Ｍｏ）−タンタル（Ｔａ）合金膜から成り、第１走査線用導体層(103) を被覆する配線幅９ミクロンの第２走査線導体層(107) 、第１補助容量線導体層(105) を被覆する配線幅１４ミクロンの第２補助容量線導体層(109) を形成して、４８０本の走査線Ｙｊ及び補助容量線Ｃｊを得る。モリブデン（Ｍｏ）−タンタル（Ｔａ）合金膜のパターニングは、モリブデン（Ｍｏ）−タンタル（Ｔａ）合金膜を堆積した後、モリブデン（Ｍｏ）−タンタル（Ｔａ）合金膜上にフォトレジストを塗布し乾燥した後、図６に示す４領域（A1' ），（A2' ），（A3' ），（A4' ）に分割して順次露光し、現像、エッチングし、フォトレジストを除去して第２走査線導体層(107) および４８０本の第２補助容量線導体層(109) を得る。

モリブデン（Ｍｏ）−タンタル（Ｔａ）合金膜のパターニングに際する露光領域（A1' ），（A2' ），（A3' ），（A4' ）は、図６に示すように、アルミニウム（Ａｌ）膜のパターニングに際する露光領域（A1），（A2），（A3），（A4）と二重露光領域が平面的に異なる位置に配されるよう設定される。また、第２走査線導体層(107) および第２補助容量線導体層(109) の二重露光領域（A1',A2'），（A3',A4' ）に相当する領域Ｙ（A1',A2' ），Ｙ（A3',A4' ），Ｃ（A1',A2' ），Ｃ（A3',A4' ）においても、配線細りする、あるいは断線することが軽減されるよう、二重露光領域（A1,A2 ），（A3,A4 ）に対応するマスクの配線幅を他の領域より予め１ミクロン程度太く設定した。

ところが、マスク精度、マスク合わせずれ、あるいは基板(101) の歪等で配線幅が狭くなったり、断線が生じることがあり、例えば第２走査線導体層(107) の領域Ｙｊ（A1',A2' ）においても断線が生じているとする。

しかしながら、この実施例では、第１走査線導体層(103) および第１補助容量線導体層(105) の二重露光領域（A1,A2 ），（A3,A4 ）に相当する領域Ｙ（A1,A2 ），Ｙ（A3,A4 ），Ｃ（A1,A2 ），Ｃ（A3,A4 ）と、第２走査線用導体層(107) および第２補助容量線用導体層(109) の二重露光領域（A1',A2' ），（A3',A4' ）に相当する領域Ｙ（A1',A2' ），Ｙ（A3',A4' ），Ｃ（A1',A2' ），Ｃ（A3',A4' ）とは、平面的に互いに異なっている。

このため、走査線Ｙｊの第１走査線導体層(103) の二重露光領域（A1,A2 ）に相当する領域Ｙｊ（A1,A2 ）に断線が生じていても、走査線Ｙｊの第２走査線導体層(107) が冗長的に作用し、走査線Ｙｊの断線が防止される。また、走査線Ｙｊの第２走査線導体層(107) の二重露光領域（A1',A2' ）に相当する領域Ｙｊ（A1',A2' ）に断線が生じていても、走査線Ｙｊの第１走査線導体層(103) が冗長的に作用し、走査線Ｙｊの断線が防止される。

次に、図４（ｃ）に示すように絶縁膜(121) としてシリコン酸化膜（ＳｉＯ₂）、非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜(122) 、シリコン窒化膜（ＳｉＮ_x ）(124) を大気に曝すことなく連続して堆積する。この後、走査線Ｙｊをマスクとして基板(101) 裏面から露光することにより、シリコン窒化膜（ＳｉＮ_x ）(124) をパターニングして走査線Ｙｊに自己整合されたチャネル保護膜(125) を形成する。

しかる後に、ｎ⁺ 型非晶質シリコン薄膜を堆積し、非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜及びｎ⁺ 型非晶質シリコン薄膜を島状にパターニングして、図４（ｄ）に示すように半導体膜(123) および島状ｎ⁺ 型非晶質シリコン薄膜(126) を得る。尚、この時、信号線Ｘｉ下に相当する領域に非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜及びｎ⁺ 型非晶質シリコン薄膜が配線されるようパターニングして、配線幅３ミクロンの第１信号線導体層(111) 及び第２信号線導体層(113) を形成する。この非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜及びｎ⁺ 型非晶質シリコン薄膜のパターニングは、図５と同様の４領域（A1），（A2），（A3），（A4）に分割してそれぞれ順次露光して行った。

この後、ＩＴＯ膜を堆積し、パターニングして、画素電極(151) 、及び第１信号線導体層(111) 及び第２信号線導体層(113) 上に積層され、第１信号線導体層(111) 及び第２信号線導体層(113) と略同一の配線幅を有する第３信号線導体層(115) を形成する。ＩＴＯ膜のパターニングは、ＩＴＯ膜を堆積した後、ＩＴＯ膜上にフォトレジストを塗布し乾燥した後、図５と同様、図７に示す４領域（A1），（A2），（A3），（A4） に区画して順次露光し、現像、エッチングし、フォトレジストを除去して、図４（ｅ）及び図７に示すように、画素電極(151) 及び第３信号線導体層(115) を得る。

第１〜第４露光で露光もれがないように、領域（A1）と領域（A2）とは互いに重複して露光される二重露光領域（A1,A2 ）を有し、領域（A1）と領域（A3）、領域（A3）と領域（A4）、領域（A2）と領域（A4）もそれぞれ互いに重複して露光される二重露光領域（A1,A3 ），（A3,A4 ），（A2,A4 ）を有している。そして、各二重露光領域（A1,A2 ），（A1,A3 ），（A3,A4 ），（A2,A4 ）の重複長（OLL ）はいずれも６ミクロンに設定され、二重露光領域（A1,A2 ），（A3,A4）は隣接する第１信号線導体層(111) 間であって、ＴＦＴ(131) 配置領域を避けるように、また二重露光領域（A1,A3 ），（A2,A4 ）は隣接する走査線Ｙｊ間であって、ＴＦＴ(131) 配置領域を避けるように設定される。ここでも、上述したと同様に、各二重露光領域（A1,A2 ），（A1,A3 ），（A3,A4 ），（A2,A4 ）の重複長（OLL ）は、マスク間の合わせ精度に応じて決定することができるが、１０ミクロン以下であることが望ましい。

また、ここでは、第１信号線導体層(111) 及び第２信号線導体層(113) の二重露光領域と第３信号線導体層(115) の二重露光領域とを略同一位置としたが、冗長性を高めるべく異ならしめてもかまわない。

このようにして形成された第１，２及び３信号線導体層(111),(113),(115) の二重露光領域（A1,A3 ），（A2,A4 ）に相当する領域Ｘ（A1,A3 ），Ｘ（A2,A4）では、マスク精度、マスク合わせずれ、あるいは基板(101) の歪等で配線幅が狭くなったり、断線が生じることがあるため、ここでも予め対応するマスクの配線幅を他の領域より予め１ミクロン程度太く設定した。

しかしながら、例えば、Ｘｉ（A1,A3 ）で断線が生じているとする。次に、モリブデン（Ｍｏ）膜とアルミニウム（Ａｌ）膜を連続してスパッターによって堆積し、パターニングして、図４（ｆ）及び図８に示すように、モリブデン（Ｍｏ）膜とアルミニウム（Ａｌ）膜との積層体から成る第４信号線導体層(117) 、第４信号線導体層(117) と一体のドレイン電極(143) を形成する。同時に、モリブデン（Ｍｏ）膜とアルミニウム（Ａｌ）膜との積層体から成り、画素電極(151) に電気的に接続されるソース電極(141) を得る。また、同時に島状ｎ⁺ 型非晶質シリコン薄膜(126) をパターニングして、ドレイン電極(143) と半導体膜(123) の間に介在されるオーミックコンタクト層(129) 、ソース電極(141)と半導体膜(123) の間に介在されるオーミックコンタクト層(127) を得る。

ここで、モリブデン（Ｍｏ）膜とアルミニウム（Ａｌ）膜との積層体、更に島状ｎ⁺ 型非晶質シリコン薄膜(126) のパターニングに際する露光領域（A1' ），（A2' ），（A3' ），（A4' ）は、図８に示すように、ＩＴＯ膜のパターニングに際する露光領域（A1），（A2），（A3），（A4）と二重露光領域が異なるよう設定される。

モリブデン（Ｍｏ）膜とアルミニウム（Ａｌ）膜との積層体から成る第４信号線導体層(117) の二重露光領域（A1',A3' ），（A2',A4' ）に相当する領域Ｘ（A1',A3' ），Ｘ（A2',A4' ）においても、マスク精度、マスク合わせずれ、あるいは基板(101) の歪等で配線幅が狭くなったり、断線が生じることがあるため、やはり予め対応するマスクの配線幅を他の領域より予め１ミクロン程度太く設定した。

しかしながら、例えば第４信号線導体層(117) の領域Ｘｉ（A2',A4' ）においても断線が生じているとする。しかし、この実施例では、第１，２及び３信号線導体層(111),(113),(115) の二重露光領域（A1,A3 ），（A2,A4 ）に相当する領域Ｘ（A1,A3 ），Ｙ（A2,A4）と、第４信号線導体層(117) の二重露光領域（A1',A3' ），（A2',A4' ）に相当する領域Ｘ（A1',A3' ），Ｙ（A2',A4' ）とは、平面的に互いに異なっている。このため、信号線Ｘｉを構成する第１，２及び３信号線導体層(111),(113),(1115)の二重露光領域（A1,A3 ）に相当する領域Ｘｉ（A1,A3 ）に断線が生じていても、信号線Ｘｉを構成する第４信号線導体層(111),(113),(115) が冗長的に作用し、信号線Ｘｉの断線が防止される。また、同様に、信号線Ｘｉを構成する第４信号線導体層(117) の二重露光領域（A2',A4' ）に相当する領域Ｘｉ（A2',A4' ）に断線が生じていても、信号線Ｘｉを構成する第１，２及び３信号線導体層(111),(113),(115) が冗長的に作用し、信号線Ｘｉの断線が防止される。

以上説明したように、この実施例によれば、分割露光に際しての信号線Ｘｉや走査線Ｙｊの断線不良が大幅に軽減され、製造歩留まりを向上させることができる。特に、信号線Ｘｉの配線幅を５ミクロン、また走査線Ｙｊの配線幅を９ミクロンと、いずれも１０ミクロンよりも小さい微細な配線幅に形成しても、断線不良が大幅に軽減される。

また、この実施例の信号線Ｘｉは、非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜及びｎ⁺ 型非晶質シリコン薄膜から成る第１信号線導体層(111) 及び第２信号線導体層(113) 、ＩＴＯ膜から成る第３信号線導体層(115) とモリブデン（Ｍｏ）及びアルミニウム（Ａｌ）との積層体からなる第４信号線導体層(117) との積層構造としているが、第１信号線導体層(111) 及び第２信号線導体層(113) はＴＦＴ(131) の作成と同時に、また第３信号線導体層(115) は画素電極(151) のパターニングと同時に形成されるので、製造工程が増大することもない。

上記した実施例では、二重露光領域（A1，A2）と（A1' ，A2' ）、また二重露光領域（A3，A4）と（A3' ，A4' ）とが平面的に重複しないよう、特に一信号線Ｘｉを隔てるようにして露光したが、平面的に重複しないのであれば、信号線Ｘｉを隔てなくても良い。同様に、二重露光領域（A1，A3）と（A1' ，A3' ）、また二重露光領域（A2，A4）と（A2' ，A4' ）とが平面的に重複しないよう、特に一走査線Ｙｊを隔てるようにして露光したが、平面的に重複しないのであれば、走査線Ｙｊを隔てなくても良い。しかしながら、二重露光領域が少なくとも一信号線Ｘｉあるいは一走査線Ｙｊを隔てるようにする方が、露光領域の境界線が視認されることが軽減される。

また、上述した実施例では、各露光領域（A1），（A2），（A3），（A4）及び（A1' ），（A2' ），（A3' ），（A4' ）を長方形状としているので、各露光領域の境界は直線状となる。露光領域（A1）と（A1' ）とに基づいて形成される領域と、露光領域（A2）と（A2' ）とに基づいて形成される領域とでは、そのマスクの精度、基板の歪等の影響から、ＴＦＴの特性、画素電極に影響する寄生容量等が異なり、表示状態に若干差が生じ、各露光領域の境界が視認されることがある。

そこで、各露光領域（A1），（A2），（A3），（A4）及び（A1' ），（A2' ），（A3' ），（A4' ）を上述した如く長方形状とするのではなく、例えば図９に示すように凹凸を持たせ、各露光領域の境界を非直線状にして、各露光領域の境界が視認されにくくすると良い。即ち、上記した如く構成すれば、露光領域の境界領域には、露光領域（A1）と（A1' ）とに対応する表示画素、露光領域（A2）と（A2' ）とに対応する表示画素、露光領域（A1）と（A2' ）とに対応する表示画素、露光領域（A2）と（A1' ）とに対応する表示画素が混在するため、境界領域は露光領域（A1）と（A1' ）とに対応する表示画素と露光領域（A2）と（A2'）とに対応する表示画素との中間の表示状態を呈する領域となり、このため境界が視認されにくい。

次に、この発明の他の実施例について図１０を参照して説明する。この実施例の表示装置用アレイ基板(500) は、上述した実施例と同様にガラスから成る透明絶縁基板(501) 上に、図示しないが、６４０×３本の信号線Ｘｉ（i=1,2,…,1920 ）と４８０本の走査線Ｙｊ（j=1,2,…,480）とが互いに略直交して配置され、各信号線Ｘｉと走査線Ｙｊとの交点部分にソース電極(681) がＩＴＯから成る画素電極(671) に電気的に接続されたＴＦＴ(621) （図１１参照）を備えた表示画素領域(511) を含む。

ＴＦＴ(621) は、図１１に示すように、多結晶シリコン（ｐ−Ｓｉ）薄膜からなる半導体膜(631) のチャネル領域(633) 上に酸化シリコン（ＳｉＯ₂ ）から成るゲート絶縁膜(641) を介して走査線Ｙｊに電気的に接続されるゲート電極(651) が配置されている。半導体膜(631) のドレイン領域(635) は、ゲート絶縁膜(641) 、層間絶縁膜(661) を介して画素電極(671) と同時に形成されたＩＴＯから成る第１信号線導体層(551) と、この上に配線されるアルミニウムから成る第２信号線導体層(553) とから成る信号線Ｘｉに電気的に接続されている。また、半導体膜(631) のソース領域(637) も、ゲート絶縁膜(641) 、層間絶縁膜(661) を介してアルミニウムから成るソース電極(681) により画素電極(671) と電気的に接続されている。

各信号線Ｘｉは、図１０中上側に引き出され、信号線駆動回路部(521) に電気的に接続され、また各走査線Ｙｊは図１０中左側に引き出され、走査線駆動回路部(531) に電気的に接続される。信号線駆動回路部(521) 及び走査線駆動回路部(531) は、それぞれ表示画素領域(511) の形成と同時に一体形成される。

ところで、この実施例の表示装置用アレイ基板(500) は、図１０に示すように、略４つの区画に区分され、成膜、レジストの塗布、乾燥、露光及びパターニングが繰り返されて構成される。

信号線駆動回路部(521) 及び走査線駆動回路部(531) は、それぞれ内部に電極配線を含むが、その二重露光領域では、やはり配線細りや断線が生じることがある。

そこで、この信号線駆動回路部(521) 内における電極配線を例に取り説明すると、図１２に示すように、この電極配線(523) は、表示画素領域(511) における画素電極( 671)と同時に形成される配線幅５ミクロンのＩＴＯから成る第１電極配線層(525) 、この上に積層配置される同一配線幅のアルミニウムから成る第２電極配線層(527) とを含む。この実施例では、第１電極配線層(525) と第２電極配線層(527) とを同一配線幅としたが、例えば第１電極配線層(525) を３ミクロン配線幅として第２電極配線層(527) にて被覆される構成としても良い。

そして、第１電極配線層(525) の二重露光領域（A1,A2 ）に相当する領域Ｅ（A1,A2 ）と第２電極配線層(527) の二重露光領域（A1',A2' ）に相当する領域Ｅ（A1',A2' ）とは、それぞれ平面的に異ならしめられるように、第１電極配線層(525) 及び第２電極配線層(527) がパターニングされて成る。

このように、電極配線層(523) を、少なくとも２層の導電体層(525),(527) で、しかも互いに電気的に接続される構成とし、更に各層の二重露光領域(A1,A2)，(A1',A2') を平面的に異ならしめることにより、少なくとも一方の電極配線層に断線等の配線不良が生じても、他方の電極配線層が冗長的に作用するので、配線自体が断線することがない。

このような二重露光領域(A1,A2) ，(A1',A2') は、表示画素領域(511) と同様に各駆動回路部(521),(531) を構成するＴＦＴ等のスイッチ素子を避けるように位置させることが望ましい。これは、二重露光領域に相当するＴＦＴは、他のＴＦＴと比べてチャネル長やチャネル幅が異なることがあり、動作特性自体が損なわれることがあるためであるまた、この実施例では説明を省略するが、表示画素領域(511) については、上述した実施例と略同様にして構成することができる。

この実施例では、信号線駆動回路部の一電極配線について説明したが、走査線駆動回路部の電極配線についても同様にして構成することができる。また、電極配線の構成材料は、この実施例に限定されるものではなく、各種電極材料を使用することができる。

上述した実施例は、非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜を半導体層として用いたＴＦＴ、多結晶シリコン（ｐ−Ｓｉ）薄膜を半導体層として用いたＴＦＴを例に取り説明したが、ＴＦＴを構成する半導体層は、微結晶シリコンであっても、また単結晶シリコンであってもかまわない。

また、スイッチ素子としてＴＦＴが用いられて成る表示装置用アレイ基板及びそれを用いたアクティブマトリクス型液晶表示装置を例に取り説明したが、スイッチ素子としてはＴＦＴの他にもＭＩＭ等の２端子非線形素子等、適宜使用できる。

また、液晶組成物としてポリマー分散型液晶等を使用するのであれば、配向膜や偏光板が不要にできる。更に、反射型で構成するのであれば、画素電極をＩＴＯ膜に代えてアルミニウム（Ａｌ）等の高反射材料で形成する、あるいはアレイ基板裏面に反射板を貼り付ける等すれば良い。

図１は、本発明の一実施例の表示装置用アレイ基板の一部概略正面図である。 図２は、図１中Ａ−Ａ’線に沿って切断したアクティブマトリクス型液晶表示装置の概略断面図である。 図３は、この発明の一実施例の表示装置用アレイ基板の分割露光の概念図である。 図４は、図１の表示装置用アレイ基板の製造プロセスを説明するための一部概略断面図である。 図５は、図１の表示装置用アレイ基板の製造プロセスを説明するための一部概略正面図である。 図６は、図１の表示装置用アレイ基板の製造プロセスを説明するための一部概略正面図である。 図７は、図１の表示装置用アレイ基板の製造プロセスを説明するための一部概略正面図である。 図８は、図１の表示装置用アレイ基板の製造プロセスを説明するための一部概略正面図である。 図９は、図１の表示装置用アレイ基板の他の製造プロセスを説明するための一部概略正面図である。 図１０は、本発明の他の実施例の表示装置用アレイ基板の一部概略正面図である。 図１１は、図１０における表示画素領域のＴＦＴの概略断面図である。 図１２は、図１０における信号線駆動回路部における一電極配線の概略構成図である。 図１３は、分割露光の概念図である。 図１４は、従来技術の問題点を説明するための概念図である。

符号の説明

(1) …アクティブマトリクス型液晶表示装置
(100) …表示装置用アレイ基板
(131) …ＴＦＴ
(300) …対向基板
(400) …液晶組成物

Claims (14)

1. 基板上に第１導電膜を堆積し、この第１導電膜上にフォトレジストを塗布し乾燥した後に、このフォトレジストを第１領域とこの第１領域の一部に重複する第２領域とに区画してそれぞれ露光し、前記フォトレジストを現像し、前記第１導電膜をエッチングした後に前記フォトレジストを除去することにより形成された第１配線と、
   前記第１配線が形成された基板上に第２導電膜を堆積し、この第２導電膜上にフォトレジストを塗布し乾燥した後に、このフォトレジストを第３領域とこの第３領域の一部に重複する第４領域とに区画してそれぞれ露光し、前記フォトレジストを現像し、前記第２導電膜をエッチングした後に前記フォトレジストを除去することにより前記第１配線に沿って且つ前記第１配線上に積層して配線される第２配線と、から成る多層構造の電極配線を備えた電極基板において、
   前記第１領域の露光と前記第２領域の露光の両方によって露光される第１の二重露光領域と、前記第３領域の露光と前記第４領域の露光の両方によって露光される第２の二重露光領域とが重ならないように設定され、
   前記第１配線は、前記第１の二重露光領域を通り、前記第１領域及び前記第２領域に跨って形成されるとともに、前記第２の二重露光領域に重なる部分を有し、
   前記第２配線は、前記第２の二重露光領域を通り、前記第３領域及び前記第４領域に跨って形成されるとともに、前記第１の二重露光領域に重なる部分を有することを特徴とする電極基板。
2. 複数の画素電極が配列されて成る表示画素領域と、前記表示画素領域周辺に配される周辺領域とを含み、少なくとも前記電極配線が前記表示画素領域に配されることを特徴とした請求項１記載の電極基板。
3. 前記電極配線の前記第１配線または前記第２配線の少なくとも一方が前記画素電極と同一工程で成膜されて成ることを特徴とした請求項２記載の電極基板。
4. 前記電極配線の前記第１配線が前記画素電極と同一工程で成膜されたＩＴＯから成ることを特徴とした請求項３記載の電極基板。
5. 前記画素電極は少なくともスイッチ素子を介して前記電極配線に電気的に接続されることを特徴とした請求項２記載の電極基板。
6. 前記スイッチ素子が前記画素電極に電気的に接続されるソース電極を備えた薄膜トランジスタであって、前記薄膜トランジスタのゲート電極は走査線に電気的に接続され、ドレイン電極は信号線に電気的に接続されて成り、前記信号線と前記走査線の少なくとも一方が前記電極配線を含むことを特徴とした請求項５記載の電極基板。
7. 複数の画素電極が配列されて成る表示画素領域と、前記表示画素領域周辺に配される周辺領域とを含み、少なくとも前記電極配線が前記周辺領域に配されることを特徴とした請求項１記載の電極基板。
8. 前記電極配線の前記第１配線または前記第２配線の少なくとも一方が前記画素電極と同一工程で成膜されて成ることを特徴とした請求項７記載の電極基板。
9. 前記電極配線の前記第１配線が前記画素電極と同一工程で成膜されたＩＴＯから成ることを特徴とした請求項８記載の電極基板。
10. 前記第１配線の配線幅よりも前記第２配線の配線幅が広いことを特徴とする請求項１記載の電極基板。
11. 前記第１配線が前記第２配線により被覆されることを特徴とする請求項１０記載の電極基板。
12. 前記第１の二重露光領域と前記第２の二重露光領域の少なくとも一方は、凹凸状であることを特徴とする請求項１記載の電極基板。
13. 基板上に第１導電膜を堆積し、この第１導電膜上にフォトレジストを塗布し乾燥した後に、このフォトレジストを第１領域とこの第１領域の一部に重複する第２領域とに区画してそれぞれ露光し、前記フォトレジストを現像し、前記第１導電膜をエッチングした後に前記フォトレジストを除去することにより形成された第１配線と、前記第１配線が形成された基板上に第２導電膜を堆積し、この第２導電膜上にフォトレジストを塗布し乾燥した後に、このフォトレジストを第３領域とこの第３領域の一部に重複する第４領域とに区画してそれぞれ露光し、前記フォトレジストを現像し、前記第２導電膜をエッチングした後に前記フォトレジストを除去することにより前記第１配線に沿って且つ前記第１配線上に積層して配線される第２配線と、から成る多層構造の電極配線を備えた第１電極基板と、
    前記第１電極基板上に形成された画素電極と、
    前記画素電極に対向配置される電極を備えた対向基板と、
    前記第１電極基板と前記対向基板との間に保持される光変調層と、
    を備えたことを特徴とした平面表示装置。
14. 前記光変調層が液晶組成物を主体としたことを特徴とする請求項１３記載の平面表示装置。

Images