JP3980380B2 - 電源変動抑制装置及び半導体装置 - Google Patents
電源変動抑制装置及び半導体装置 Download PDFInfo
- Publication number
- JP3980380B2 JP3980380B2 JP2002059351A JP2002059351A JP3980380B2 JP 3980380 B2 JP3980380 B2 JP 3980380B2 JP 2002059351 A JP2002059351 A JP 2002059351A JP 2002059351 A JP2002059351 A JP 2002059351A JP 3980380 B2 JP3980380 B2 JP 3980380B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- consumption
- load
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の電源電圧の変動を抑制する電源変動抑制装置及び半導体装置に関するものである。
【０００２】
近年、携帯用電子機器等に搭載される半導体装置では、消費電力を低減するために、パワーダウンモードを備えたものがあり、パワーダウンモードでは内部回路の動作が停止されて、消費電力の低減が図られる。このような半導体装置では、パワーダウンモードと通常モードとの切り替わり時に、電源に対する負荷が変動するので、電源電圧の変動が生じる。電源電圧の変動は、回路動作の誤動作の原因となる。従って、電源電圧の変動を抑制することが必要となっている。
【０００３】
【従来の技術】
特開平１１−５５９４７号には、空気調和機に電源を供給する電源回路において、負荷回路として動作する空気調和機の負荷変動に応じて、コンバータ回路のスイッチを開閉することにより、電源電圧の変動を抑制する電源装置が開示されている。
【０００４】
特開平１０−９０３７０号には、電源に対する負荷回路として動作するパルス発生回路の動作率を検出し、その動作率の変化に基づいて電流消費回路を動作させることにより、過渡電流を低減する構成が開示されている。
【０００５】
図１８は、半導体装置において、内部回路の動作及び停止にともなう電源変動を示す。例えば第一の制御信号ＣＳ１の立下りに基づいて複数のアナログ回路の動作が開始されると、電源電圧Ｖｓが変動する。
【０００６】
同様に、第二の制御信号ＣＳ２の立ち上がりに基づいて複数のデジタル回路の動作が開始されたとき、電源電圧Ｖｓが変動する。また、第一及び第二の制御信号ＣＳ１，ＣＳ２により、複数のアナログ回路及びデジタル回路が同期して停止するとき、電源電圧Ｖｓが変動する。
【０００７】
上記のような電源電圧Ｖｓの変動を抑制するために、図１９に示す構成では、複数の負荷回路１ａ，１ｂにスイッチ手段２ａ，２ｂを介して電源Ｖｓを供給する。
【０００８】
そして、スイッチ手段２ａを活性化信号ＡＣ１で開閉し、スイッチ手段２ｂは活性化信号ＡＣ１を遅延回路３で遅延させた活性化信号ＡＣ２で開閉する。
このような構成により、負荷回路１ａ，１ｂは非同期で動作を開始及び停止するため、電源電圧Ｖｓの変動が抑制される。
【０００９】
図２０は、図１９に示す構成を具体化したものであり、負荷回路をトランジスタＴr1〜Ｔr3からなるカレントミラー回路としたものである。そして、スイッチ手段４ａが導通し、スイッチ手段４ｂが不導通となると、トランジスタＴr1，Ｔr2がカレントミラー動作する。また、スイッチ手段４ａ，４ｃが導通し、スイッチ手段４ｄが不導通となると、トランジスタＴr1，Ｔr3がカレントミラー動作する。
【００１０】
スイッチ手段４ａには、活性化信号ＡＣ３が入力され、スイッチ手段４ｃには活性化信号ＡＣ３を遅延回路５ａで遅延させた活性化信号ＡＣ４が入力される。また、スイッチ手段４ｂには活性化信号ＡＣ３をインバータ回路６で反転させた活性化信号ＡＣ５が入力され、スイッチ手段４ｄには活性化信号ＡＣ５を遅延回路５ｂで遅延させた活性化信号ＡＣ６が入力される。
【００１１】
このような構成により、スイッチ手段４ａが導通した後にスイッチ手段４ｃが導通するので、トランジスタＴr1，Ｔr2がカレントミラー動作を開始した後に、トランジスタＴr1，Ｔr3がカレントミラー動作を開始する。
【００１２】
また、カレントミラー動作を停止するときは、スイッチ手段４ａが不導通となるとともに、スイッチ手段４ｂが導通した後に、スイッチ手段４ｃが不導通となるとともに、スイッチ手段４ｄが導通する。
【００１３】
従って、トランジスタＴr1，Ｔr2がカレントミラー動作を停止した後に、トランジスタＴr1，Ｔr3がカレントミラー動作を停止する。
このような動作により、トランジスタＴr1，Ｔr2とトランジスタＴr1，Ｔr3が非同期で動作開始及び停止するため、電源電圧の変動が抑制される。
【００１４】
【発明が解決しようとする課題】
特開平１１−５５９４７号に記載された電源装置では、負荷変動が複雑化した場合、十分に追随することはできない。従って、このような技術思想を半導体装置に応用しても、多数の負荷回路の負荷変動に追随して、電源変動を抑制する装置を構成することはできない。
【００１５】
特開平１０−９０３７０号に記載された構成では、パルス発生回路の動作率が変化するタイミングと、電流消費回路を動作させるタイミングとを一致させることは困難である。
【００１６】
また、パルス発生回路での消費電流の変化量を相殺するように、電流消費回路で消費する電流値を制御することも困難である。
従って、電流消費回路の動作タイミングがずれた場合、あるいは電流消費回路で消費する電流値が適当でない場合には、却って電源変動の原因となるという問題点がある。
【００１７】
図２０に示す構成では、複数のカレントミラー回路の動作タイミングをずらすために、特にスイッチ手段４ａ〜４ｄを設ける必要があるが、特にスイッチ手段４ａ，４ｃはトランジスタＴr1，Ｔr3のゲート電圧を変動させるおそれがある。
【００１８】
従って、カレントミラー回路の精度を低下させる原因となるため、精度を要するカレントミラー回路を必要とする場合には、このようなスイッチ手段４ａ〜４ｄを設けることはできないという問題点がある。
【００１９】
この発明の目的は、負荷電流の変動による電源電圧の変動を抑制し得る電源変動抑制装置及び半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
電源変動抑制装置は、活性化信号の入力に基づいて動作する負荷回路に接続されて、該負荷回路の動作に基づく電源の出力電流の変動を抑制する。前記電源変動抑制装置は、前記負荷回路に流れる負荷電流に対し並列に消費電流を流す電流消費回路と、前記負荷電流の立ち上がり及び立下り時に、前記負荷電流と消費電流との総和である出力電流の変動を抑制するように、前記電流消費回路を制御するためのデジタル出力信号を生成するデータ生成回路と、前記デジタル出力信号をアナログ信号に変換した出力信号で、前記電流消費回路の消費電流を制御するＤ／Ａ変換器とから構成される。
【００２１】
また、前記データ生成回路は、前記負荷電流の立ち上がりに同期して、前記消費電流を立ち下げる出力信号を生成し、前記負荷電流の立ち下がりに同期して、前記消費電流を立ち上げる出力信号を生成する。
【００２２】
【発明の実施の形態】
（第一の実施の形態）
図１は、電源変動抑制装置の第一の実施の形態を示す。デジタル回路あるいはアナログ回路で構成される負荷回路１１には、スイッチ回路１２を介して電源Ｖｓが供給され、前記スイッチ回路１２には、第一の活性化信号ＡＣ１１が入力される。
【００２３】
前記負荷回路１１の通常動作時には、第一の活性化信号ＡＣ１１はＨレベルとなってスイッチ回路１２が導通し、負荷回路１１のパワーダウンモード時には第一の活性化信号ＡＣ１１はＬレベルとなって、スイッチ回路１２が不導通となる。
【００２４】
従って、通常動作時には負荷回路１１に電源Ｖｓが供給されて電流Ｉ１が消費され、パワーダウンモード時には負荷回路１１への電源Ｖｓの供給が遮断される。
【００２５】
前記負荷回路１１は、原理を示すものであり、アナログ回路であれば図２０に示すようなカレントミラー回路で構成され、スイッチ回路１２は前記スイッチ手段４ａ〜４ｄに相当する。
【００２６】
また、負荷回路１１はデジタル回路であれば、第一の活性化信号ＡＣ１１として、例えばクロック信号ＣＬＫを供給するか否かにより、活性化するか否かを制御するようにする。
【００２７】
電流消費回路１３は、負荷回路１１に流れる負荷電流Ｉ１の変動による電源Ｖｓの電圧変動を抑制するものであり、Ｄ／Ａ変換器１４から出力されるアナログ出力信号ＳＧ１に基づいて動作する。
【００２８】
電流消費回路１３の具体的構成を図３に示す。ダイオード接続されたＰチャネルＭＯＳトランジスタＴr4のソースに電源Ｖｓが供給され、同トランジスタＴr4のゲート及びドレインはＮチャネルＭＯＳトランジスタＴr5のドレインに接続される。
【００２９】
前記トランジスタＴr5のソースはグランドＧＮＤに接続され、ゲートには前記Ｄ／Ａ変換器１４の出力信号ＳＧ１が入力される。そして、入力信号ＳＧ１の電圧レベルが上昇すると、電流消費回路１３の消費電流Ｉ２が増大する。
【００３０】
このような動作により、電源Ｖｓの出力電流Ｉｏは、負荷回路１１で消費される負荷電流Ｉ１と、電流消費回路１３で消費される消費電流Ｉ２との総和となる。
【００３１】
前記第一の活性化信号ＡＣ１１は、データ生成回路１５ａにも入力される。また、前記データ生成回路１５ａには、第二の活性化信号ＡＣ１２と、クロック信号ＣＬＫが入力される。
【００３２】
前記第一及び第二の活性化信号ＡＣ１１，ＡＣ１２は、前記負荷回路１１の動作を制御する制御部（図示しない）から出力され、図２に示すように、第二の活性化信号ＡＣ１２は、第一の活性化信号ＡＣ１１の立ち上がりに先立って立ち上がり、第一の活性化信号ＡＣ１１の立下りより僅かに先立って立ち下がる。
【００３３】
前記データ生成回路１５ａは、ＲＴＬ（Register Transfer Level）より合成され、前記電流消費回路１３の消費電流Ｉ２を制御するためのデジタル出力信号Ｄを生成して前記Ｄ／Ａ変換器１４に出力する。そして、Ｄ／Ａ変換器１４はデータ生成回路１５ａのデジタル出力信号Ｄをアナログ信号に変換して、前記出力信号ＳＧ１を出力する。
【００３４】
次に、上記電源変動抑制装置の動作を、前記データ生成回路１５ａの動作に基づいて説明する。
図４に示すように、データ生成回路１５ａはその動作の開始に基づいて、まず出力信号Ｄに「０」を初期設定する（ステップ１）。
【００３５】
次いで、データ生成回路１５ａは第二の活性化信号ＡＣ２の立ち上がりを検出すると（ステップ２）、クロック信号ＣＬＫの立ち上がりに基づいて出力信号Ｄに「１」を加算する（ステップ３，４）。
【００３６】
そして、第一の活性化信号ＡＣ１１の立ち上がりを検出するまで、クロック信号ＣＬＫの立ち上がりに基づいて出力信号Ｄに「１」を加算する動作を繰り返す（ステップ３〜５）。
【００３７】
すると、データ生成回路１５ａの出力信号Ｄに基づいて、Ｄ／Ａ変換器１４の出力信号ＳＧ１の電圧レベルが徐々に上昇し、図２に示すように、これにともなって電流消費回路１３の消費電流Ｉ２が徐々に増大する。すると、消費電流Ｉ２の増大にともなって電源Ｖｓの出力電流Ｉｏが徐々に増大する。
【００３８】
次いで、データ生成回路１５ａは、第一の活性化信号ＡＣ１１の立ち上がりを検出すると（ステップ５）、出力信号Ｄのデジタル値を一旦格納値ＤＢとして保持した後、出力信号Ｄを「０」にリセットする（ステップ６）。
【００３９】
このとき、第一の活性化信号ＡＣ１１の立ち上がりに基づいて、負荷回路１１が活性化されて、図２に示すように、負荷電流Ｉ１が所定値まで立ち上がる。
また、データ生成回路１５ａの出力信号Ｄが「０」にリセットされるので、電流消費回路１３の消費電流Ｉ２は「０」となる。
【００４０】
すると、負荷回路１１の負荷電流Ｉ１の立ち上がりと、電流消費回路１３の消費電流Ｉ２の立下りとが一致して、電源Ｖｓの出力電流Ｉｏは、第一の活性化信号ＡＣ１１の立ち上がりまで緩やかに増大した後、負荷電流Ｉ１による定電流となる。
【００４１】
次いで、データ生成回路１５ａは第二の活性化信号ＡＣ１２の立下りを検出すると（ステップ７）、出力信号Ｄに前記格納値ＤＢを設定する（ステップ８）。すると、図２に示すように、電流消費回路１３の消費電流Ｉ２が第一の活性化信号ＡＣ１１の立ち上がり時のレベルまで立ち上がる。
【００４２】
程なく、第一の活性化信号ＡＣ１１が立ち下がると、負荷回路１１が不活性化されて、負荷電流Ｉ１が「０」となる。
次いで、データ生成回路１５ａはクロック信号ＣＬＫの立ち上がりを検出する毎に出力信号Ｄから「１」を減算し、出力信号Ｄが「０」となるまでこの処理を繰り返す（ステップ９〜１１）。
【００４３】
すると、図２に示すように、電流消費回路１３の消費電流Ｉ２は徐々に減少し、これにともなって電源Ｖｓの出力電流Ｉｏが徐々に減少する。
そして、出力信号Ｄが「０」となると、ステップ２に復帰して、再び第二の活性化信号ＡＣ１２の立ち上がりを待つ状態となる。
【００４４】
上記のような動作において、図２に示す負荷回路１１の負荷電流Ｉ１の定電流値Ａと、電流消費回路１３の消費電流Ｉ２の最大値Ｂとを一致させることが望ましい。
【００４５】
このため、第二の活性化信号ＡＣ１２の立ち上がりから第一の活性化信号ＡＣ１１の立ち上がりまでの時間ｔ１は、第一の活性化信号ＡＣ１１の立ち上がり時に、消費電流Ｉ２が負荷電流Ｉ１の定電流値Ａに達する時間に設定すればよい。
【００４６】
上記のように構成された電源変動抑制装置では、次に示す作用効果を得ることができる。
（１）負荷回路１１の負荷電流Ｉ１の立ち上がりに先立って、電流消費回路１３により電源Ｖｓの出力電流Ｉｏを徐々に増大させ、負荷電流Ｉ１の立ち上がり時には、電流消費回路１３の消費電流Ｉ２が立ち下げられる。従って、負荷電流Ｉ１の立ち上がり時に出力電流Ｉｏの急激な変化を抑制して、電源Ｖｓの電圧変動を抑制することができる。
【００４７】
（２）負荷回路１１の負荷電流Ｉ１の立ち下がりとともに、電流消費回路１３の消費電流Ｉ２が立ち上げられ、その後消費電流Ｉ２が徐々に減少するので、出力電流Ｉｏが徐々に減少する。従って、負荷電流Ｉ１の立ち下がり時に出力電流Ｉｏの急激な変化を抑制して、電源Ｖｓの電圧変動を抑制することができる。
【００４８】
（３）負荷回路１１の負荷電流Ｉ１の立ち上がりと、電流消費回路１３の消費電流Ｉ２の立下りを、共通の第一の活性化信号ＡＣ１１の立ち上がりに基づいて動作させることができる。従って、負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りとのタイミングを容易に揃えることができる。
【００４９】
（４）第一の活性化信号ＡＣ１１の立下りに基づいて、負荷電流Ｉ１を立ち下げ、第一の活性化信号ＡＣ１１とほぼ同時に立ち下がる第二の活性化信号ＡＣ１２で消費電流Ｉ２を立ち上げることができる。従って、負荷電流Ｉ１の立ち下がりと、消費電流Ｉ２の立ち上がりとのタイミングを容易に揃えることができる。
【００５０】
また、消費電流Ｉ２の立ち上がりは、第二の活性化信号ＡＣ１２の立下りから若干遅延するので、第一の活性化信号ＡＣ１１の立下りに僅かに先立って第二の活性化信号ＡＣ１２を立ち下げることが望ましい。
【００５１】
（５）電流消費回路１３の消費電流Ｉ２は、データ生成回路１５ａによりデジタル出力信号Ｄに基づいて生成される。従って、負荷電流Ｉ１に見合った所望値の消費電流Ｉ２を正確に生成することができる。
【００５２】
（第二の実施の形態）
図５は、第二の実施の形態を示す。この実施の形態の電源変動抑制装置は、前記第一の実施の形態に遅延回路１６ａ〜１６ｃを付加したものであり、その他の構成は第一の実施の形態と同様である。
【００５３】
第一の活性化信号ＡＣ１１は、遅延回路１６ａを介してデータ生成回路１５ａに出力される。また、第一の活性化信号ＡＣ１１は、遅延回路１６ａ，１６ｂを介して前記負荷回路１１のスイッチ回路１２に出力される。
【００５４】
第二の活性化信号ＡＣ１２は、遅延回路１６ｃを介してデータ生成回路１５ａに出力される。
前記遅延回路１６ａ〜１６ｃは、図６に示すように、複数のバッファ回路１７が直列に接続され、各バッファ回路１７の出力信号Ｂ１〜Ｂｎが選択回路１８に入力される。
【００５５】
前記遅延回路１６ａ〜１６ｃの各選択回路１８には選択信号ＳＬ１〜ＳＬ３がそれぞれ入力される。そして、各選択回路１８は選択信号ＳＬ１〜ＳＬ３に基づいて、各バッファ回路１７の出力信号Ｂ１〜Ｂｎの中からいずれか一つを選択して、出力信号Ｄoutとして出力する。
【００５６】
従って、各遅延回路１６ａ〜１６ｃは選択信号ＳＬ１〜ＳＬ３に基づいて、遅延時間を適宜に選択可能である。
このように構成された電源変動抑制装置では、遅延回路１６ａの遅延時間を適宜に選択することにより、第一の活性化信号ＡＣ１１の立ち上がりに基づいて、電流消費回路１３の消費電流Ｉ２が立ち下がるタイミングを調整可能である。
【００５７】
また、遅延回路１６ｂの遅延時間を適宜に選択することにより、消費電流Ｉ２の立下りから、負荷回路１１の負荷電流Ｉ１の立ち上がりまでの遅延時間を調整可能である。
【００５８】
このような構成により、消費電流Ｉ２の立下りのタイミングと、負荷電流Ｉ１の立ち上がりのタイミングを適宜に調整して、負荷電流Ｉ１の立ち上がり時に、出力電流Ｉｏを緩やかに変化させることができる。
【００５９】
また、遅延回路１６ｃの遅延時間を適宜に選択することにより、負荷電流Ｉ１の立下りに対する消費電流Ｉ２の立ち上がりのタイミングを調整することができる。
【００６０】
従って、負荷電流Ｉ１の立ち下がり時に、出力電流Ｉｏを緩やかに変化させることができる。
上記のように構成された電源変動抑制装置では、第一の実施の形態で得られた作用効果に加えて、次に示す作用効果を得ることができる。
【００６１】
（１）負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りのタイミングを適宜に調整して、出力電流Ｉoの急激な変動を抑制することができる。従って、電源Ｖｓの電圧変動を抑制することができる。
【００６２】
（２）負荷電流Ｉ１の立ち下がりと、消費電流Ｉ２の立ち上がりのタイミングを適宜に調整して、出力電流Ｉoの急激な変動を抑制することができる。従って、電源Ｖｓの電圧変動を抑制することができる。
【００６３】
（第三の実施の形態）
図７は、第三の実施の形態を示す。前記実施の形態において、負荷電流Ｉ１の定電流値Ａは製造プロセスのばらつき等により変動する。この実施の形態は、定電流値Ａのばらつきに対応可能とするものであり、データ生成回路１５ｂの構成を除いて、前記実施の形態と同様である。
【００６４】
データ生成回路１５ｂには複数の格納領域２０ａ，２０ｂを備えたメモリ１９が接続される。前記メモリ１９の各格納領域２０ａ，２０ｂには、電流消費回路１３の消費電流Ｉ２を設定するためのデータ群がそれぞれ格納されている。
【００６５】
データ生成回路１５ｂには、第一及び第二の活性化信号ＡＣ１１，ＡＣ１２及びクロック信号ＣＬＫが入力されるとともに、選択信号ＳＬ４が入力される。
そして、データ生成回路１５ｂは選択信号ＳＬ４に基づいて、格納領域２０ａ，２０ｂからいずれかを選択し、クロック信号ＣＬＫに基づいてアドレスを更新して、各アドレスに対応するデータを選択した格納領域から順次読み出し、Ｄ／Ａ変換器１４に出力信号Ｄとして出力する。
【００６６】
このデータ生成回路１５ｂの動作を図８に従って説明する。データ生成回路１５ｂはその動作の開始に基づいて、まずアドレス値ＡＤに「０」を初期設定する（ステップ２１）。
【００６７】
次いで、データ生成回路１５ｂは選択信号ＳＬ４に基づいて、いずれの格納領域のデータ群を選択して読み出すかを決定する（ステップ２２）。ここでは、格納領域２０ａのデータ群はＳ１＝Ｊ１〜Ｓ４＝Ｊ４及びその他のデータであり、格納領域２０ｂのデータ群はＳ１＝Ｋ１〜Ｓ４＝Ｋ４及びその他のデータとする。Ｓ１〜Ｓ４はアドレス値、Ｊ１〜Ｊ４及びＫ１〜Ｋ４はアドレスに格納されているデータである。
【００６８】
次いで、データ生成回路１５ｂはアドレス値ＡＤをＳ１として当該アドレスに格納されているデータ（例えばＪ１）を読み出して出力信号Ｄとして出力する（ステップ２３）。
【００６９】
次いで、第二の活性化信号ＡＣ２の立ち上がりを検出すると（ステップ２４）、クロック信号ＣＬＫの立ち上がりに基づいてアドレス値ＡＤに「１」を加算する（ステップ２５，２６）。
【００７０】
そして、第一の活性化信号ＡＣ１１の立ち上がりを検出するまで、クロック信号ＣＬＫの立ち上がりに基づいてアドレス値ＡＤに「１」を加算する動作を繰り返し（ステップ２５〜２７）、当該アドレスから読み出したデータを出力信号Ｄとして出力する。
【００７１】
すると、データ生成回路１５ｂの出力信号Ｄに基づいて、Ｄ／Ａ変換器１４の出力信号ＳＧ１の電圧レベルが徐々に上昇し、図２に示すように、これにともなって電流消費回路１３の消費電流Ｉ２が徐々に増大する。すると、消費電流Ｉ２の増大にともなって電源Ｖｓの出力電流Ｉｏが徐々に増大する。
【００７２】
次いで、データ生成回路１５ｂは、第一の活性化信号ＡＣ１１の立ち上がりを検出すると（ステップ２７）、アドレス値ＡＤをＳ２として、当該アドレスに格納されているデータ（例えばＪ２）を読み出して出力信号Ｄとして出力する（ステップ２８）。このデータＪ２は、消費電流Ｉ２を「０」に設定する値である。
【００７３】
次いで、データ生成回路１５ｂは第二の活性化信号ＡＣ１２の立下りを検出すると（ステップ２９）、アドレス値ＡＤをＳ３として（ステップ３０）、当該アドレスに格納されているデータ（Ｊ３）を読み出して出力信号Ｄとして出力する。このデータＪ３は、消費電流Ｉ２を最大値Ｂまで立ち上げる値である。
【００７４】
次いで、データ生成回路１５ｂはクロック信号ＣＬＫの立ち上がりを検出すると（ステップ３１）、アドレス値ＡＤに「１」を加算して当該アドレスに対応するデータを出力信号Ｄとして出力する（ステップ３２）。そして、アドレス値ＡＤがＳ４となるまで、このような動作を繰り返す（ステップ３１〜３３）。
【００７５】
すると、当該アドレスのデータに基づいて電流消費回路１３の消費電流Ｉ２は徐々に減少し、これにともなって電源Ｖｓの出力電流Ｉｏが徐々に減少する。
そして、アドレス値ＡＤがＳ４となると、データＪ４により消費電流Ｉ２は「０」となって出力電流Ｉｏが「０」となり、ステップ２４に復帰して再び第二の活性化信号ＡＣ１２の立ち上がりを待つ状態となる。
【００７６】
このような構成により、データ生成回路１５ｂで格納領域２０ａ，２０ｂを選択すると、第一の活性化信号ＡＣ１１の立ち上がりに先立って、消費電流Ｉ２を増大させるとき、その消費電流Ｉ２の最大値Ｂが負荷電流Ｉ１の定電流値Ａに一致するように、消費電流Ｉ２が増大する傾きを調整することができる。
【００７７】
また、第二の活性化信号ＡＣ１２の立下り後に消費電流Ｉ２を負荷電流Ｉ１の定電流値Ａまで立ち上げ、その後消費電流Ｉ２を緩やかに減少させることができる。
【００７８】
上記のように構成された電源変動抑制装置では、第一の実施の形態で得られた作用効果に加えて、次に示す作用効果を得ることができる。
（１）負荷電流Ｉ１の定電流値Ａと、消費電流Ｉ２の最大値Ｂとを一致させるように、データ生成回路１５ｂの出力信号Ｄを調整することができる。
【００７９】
（第四の実施の形態）
図９は、第四の実施の形態を示す。前記第三の実施の形態では、メモリ１９にあらかじめ設定された複数のデータ群の中から最適なデータ群を選択する構成であるが、この実施の形態は電流消費回路１３の消費電流Ｉ２を設定するための最適なデータを、外部からメモリ２１に設定するものである。その他の構成は、前記第三の実施の形態と同様である。
【００８０】
データ生成回路１５ｃには、例えばフラッシュメモリで構成されるメモリ２１が接続される。前記メモリ２１には、電流消費回路１３の消費電流Ｉ２を設定するためのデータが格納されている。
【００８１】
データ生成回路１５ｃには、第一及び第二の活性化信号ＡＣ１１，ＡＣ１２及びクロック信号ＣＬＫが入力される。
そして、データ生成回路１５ｃはクロック信号ＣＬＫに基づいてアドレスを更新して、各アドレスに対応するデータをメモリ２１から順次読み出し、Ｄ／Ａ変換器１４に出力信号Ｄとして出力する。
【００８２】
前記メモリ２１に格納するデータは、電源Ｖｓの電圧変動を測定し、その測定結果に基づいて電圧変動が小さくなるように設定される。
図１０は、電源Ｖｓの電圧変動を測定し、その測定結果に基づいてメモリ２１に格納するデータを生成して書き込む設定回路の一例を示す。
【００８３】
被測定回路２２は、前記負荷回路１１を備えた電源変動抑制装置であり、その電源Ｖｓの出力電流Ｉｏが電流測定器２３で測定される。
前記電流測定器２３で測定された電流値は、電流−電圧変換器２４で電圧値に変換されて、演算処理部２５に出力される。演算処理部２５は、電流−電圧変換器２４で生成された電圧値に基づいて、電源Ｖｓの出力電圧の変動を検出し、その検出結果に基づいて、前記被測定回路２２内の前記メモリ２１に最適なデータを書き込む。
【００８４】
このような構成により、前記第三の実施の形態と同様な作用効果を得ることができるとともに、データ生成回路１５ｃに選択信号ＳＬを入力する必要がないので、第三の実施の形態のデータ生成回路１５ｂに比して、データ生成回路１５ｃの構成を簡略化することができる。
【００８５】
（第五の実施の形態）
この実施の形態は、図１０に示す前記第四の実施の形態の設定回路の演算処理部２５に、前記第二の実施の形態の遅延回路１６ａ〜１６ｃの遅延時間を調整する機能を備えた構成としたものである。
【００８６】
すなわち、図１０に示す設定回路において、この実施の形態では電流−電圧変換器の出力信号に基づいて、演算処理部２５で負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りとのタイミングのずれを検出する。そして、その検出結果に基づいて、被測定回路２２内の遅延回路１６ａ〜１６ｃに入力される選択信号ＳＬ１〜ＳＬ３を調整するものである。
【００８７】
図１１は、負荷回路１１の負荷電流Ｉ１と、電流消費回路１３の消費電流Ｉ２とのタイミングの違いによる電源Ｖｓの出力電流Ｉｏの変動を示す。
同図に示す負荷電流Ｉ１に対し、電流消費回路１３で消費電流Ｉ２を流して、出力電流Ｉｏの変動を抑制しようとするとき、消費電流Ｉ２の立ち下がりが負荷電流Ｉ１の立ち上がりより遅くなると、出力電流Ｉｏａの最大値は、負荷電流Ｉ１と消費電流Ｉ２の和となって、その変動が大きくなる。
【００８８】
また、消費電流Ｉ２の立ち下がりが負荷電流Ｉ１の立ち上がりより早くなると、出力電流Ｉｏｂは消費電流Ｉ２の増大とともに増大した後、消費電流Ｉ２の立下りとともに立下り、さらに負荷電流Ｉ１の立ち上がりとともに立ち上がる。従って、出力電流Ｉｏｂの変動は大きくなる。
【００８９】
また、消費電流Ｉ２の立ち下がりが負荷電流Ｉ１の立ち上がりと一致した場合には、出力電流Ｉｏｃは消費電流Ｉ２の増大とともに増大した後、負荷電流Ｉ１の定電流値となる。従って、出力電流Ｉｏｃの変動は小さくなる。
【００９０】
次に、この実施の形態での演算処理部２５の動作を図１２に従って説明する。演算処理部２５は、その検出動作の開始に基づいて、まずしきい値outHとして０Ｖを設定する（ステップ４１）。outHは電源Ｖｓの出力電流Ｉｏを電圧値に変換した検出電圧Ｖｄと比較する電圧値として設定されるものである。
【００９１】
次いで、演算処理部２５はoutHに所定電圧DVを加算する（ステップ４２）。この結果、outHは例えば図１３〜図１５に示すＨ４レベルとなる。図１３に示す検出電圧Ｖｄａは、図１１に示す出力電流Ｉｏａを電圧に変換したものである。
【００９２】
次いで、演算処理部２５は数値ｎに「０」を設定し、ストローブタイミングSTBとして「０ns」を設定し、かつFAIL検出値FA及びPASS検出値PAとして「０」を設定する（ステップ４３）。
【００９３】
前記ストローブタイミングSTBは、例えば図１３にｔ１〜ｔ６で示すように、検出電圧Ｖｄの電圧値を取り込むタイミングを設定するものである。FAIL検出値FAは、前記演算処理部２５により各ストローブタイミングｔ１〜ｔ６で検出電圧Ｖｄとしきい値outHを比較して、検出電圧Ｖｄがしきい値outHより低い場合にFAILと判定するが、FAILと判定したとき、「１」が設定される。PASS検出値PAは、同様に前記演算処理部２５で検出電圧Ｖｄとしきい値outHを比較して、検出電圧Ｖｄがしきい値outHより高い場合にPASSと判定するが、PASSと判定したとき、「１」が設定される。
【００９４】
次いで、演算処理部２５はｎに「１」を加算し、かつストローブタイミングSTBに所定時間DTを加算したタイミングを設定する（ステップ４４）。すると、ストローブタイミングSTBは例えば図１３においてｔ１が設定される。
【００９５】
次いで、演算処理部２５はSTB＝ｔ１においてPASSかFAILかを判定する（ステップ４５）。
図１３におけるｔ１では、検出電圧Ｖｄはしきい値Ｈ４より高レベルであるであるので、演算処理部２５はPASSと判定してPA(1)＝１を設定する（ステップ４６）。ステップ４５において、検出電圧Ｖｄがしきい値Ｈ４より低レベルであれば、演算処理部２５はFAILと判定してFA(1)＝１を設定する（ステップ４８）。なお、図１３ではPASSをP、FAILをFと表示している。
【００９６】
次いで、演算処理部２５は、ｎ＝１であるか否かを判定する（ステップ４７）。今、ｎ＝１であるので、演算処理部２５はステップ４４に移行し、ステップ４４〜４８を繰り返す。
【００９７】
ここでは、STB＝ｔ２においてPASSかFAILかを判定し、演算処理部２５は検出電圧Ｖｄがしきい値Ｈ４より高レベルであるので、PASSと判定してPA(２)＝１を設定する。
【００９８】
ステップ４７において、今ｎ＝２であるので、演算処理部２５はステップ４９に移行する。ステップ４９において、演算処理部２５はFA(n)及びPA(n-1)がともに「１」であるか否かを検出する。
【００９９】
outH＝H４及びSTB＝ｔ２において、FA(2)＝０、PA(1)＝１であるので、演算処理部２５はステップ５１に移行する。ステップ５１は、ｎが最終値E１であるか否かを判定する。図１３においては、STB＝ｔ６まで判定動作をおこなうため、最終値E１は「６」である。ｎが最終値E１ではないと、演算処理部２５はステップ４４に復帰し、ステップ４４〜４９を繰り返す。
【０１００】
また、ｎが最終値E１となると、演算処理部２５はステップ５２に移行して、しきい値outHが最終値E2であるか否かを判定する。図１３において、outHはＨ４からＨ１までの４種類について判定を行う。
【０１０１】
今、outHはH4であるため、演算処理部２５はステップ４２に復帰して、ステップ４２〜４９，５１を繰り返す。そして、outHがH1となったとき、判定動作を終了する。
【０１０２】
このような動作により、演算処理部２５はしきい値outHがH4からH1までの４種類について、STB＝ｔ１〜ｔ６のタイミングでそれぞれ判定動作を行う。
ステップ４９において、FA(n)及びPA(n-1)がともに「１」である場合、演算処理部２５はステップ５０に移行する。図１３において、outH＝H2で、STB＝ｔ４，ｔ５のとき、FA(5)＝１、PA(4)＝１となり、ステップ５０に移行する。
【０１０３】
すなわち、STB＝ｔ１〜ｔ６の判定動作で、その判定結果がPASSからFAILに移行するとき、演算処理部２５は検出電圧Ｖｄすなわち電源Ｖｓの出力電流Ｉｏの電圧変動が大きく、従って負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りのタイミングにずれがあるものと判定する。
【０１０４】
そして、ステップ５０において、遅延回路１６ａ〜１６ｃの遅延時間の調整を行い、判定処理を終了する。
このような動作により、負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りのタイミングのずれが検出され、そのタイミングのずれを解消するように、遅延回路１６ａ〜１６ｃの遅延時間が調整される。
【０１０５】
図１４に示す検出電圧Ｖｄｂは、図１１に示す出力電流Ｉｏｂを電圧値に変換したものであり、この検出電圧Ｖｄｂに対し上記処理を行うと、outH＝H3，H4において、PASSからFAILに移行することが検出される。
【０１０６】
従って、負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りのタイミングのずれが検出され、そのタイミングのずれを解消するように、遅延回路１６ａ〜１６ｃの遅延時間が調整される。
【０１０７】
図１５に示す検出電圧Ｖｄｃは、図１１に示す出力電流Ｉｏｃを電圧値に変換したものであり、この検出電圧Ｖｄｃに対し上記処理を行うと、PASSからFAILに移行することはない。従って、負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りのタイミングのずれは検出されず、ステップ４９からステップ５０に移行することはない。
【０１０８】
このような設定回路を備えた電源変動抑制装置では、前記第二の実施の形態で得られた作用効果に加えて、出力電流Ｉｏの変動に基づいて、遅延回路１６ａ〜１６ｃの遅延時間を調整することができる作用効果を得ることができる。
【０１０９】
（第六の実施の形態）
図１６は、第六の実施の形態を示す。この実施の形態は、半導体装置のチップ上において、複数の負荷回路が離れた位置にレイアウトされる場合において、各負荷回路の動作による電源Ｖｓの出力電流の変動を各負荷回路毎に調整しようとするものである。
【０１１０】
負荷回路１１ａ，１１ｂは、半導体チップ上において離れてレイアウトされ、各負荷回路１１ａ，１１ｂに隣接して、電圧変動抑制装置２７ａ，２７ｂがそれぞれレイアウトされている。
【０１１１】
その具体的構成を図１７に従って説明する。遅延回路１６ａ，１６ｃ及びデータ生成回路１５ａは、各負荷回路１１ａ，１１ｂに対し共通であり、図５に示す構成と同様である。
【０１１２】
前記遅延回路１６ａの出力信号が入力される遅延回路１６ｄ，１６ｅと、前記データ生成回路１５ａの出力信号が入力されるＤ／Ａ変換器１４ａ，１４ｂと、前記Ｄ／Ａ変換器１４ａ，１４ｂの出力信号が入力される電流消費回路１３ａ，１３ｂは、前記負荷回路１１ａ，１１ｂに対応してそれぞれ設けられる。
【０１１３】
前記遅延回路１６ｄ，１６ｅ、前記Ｄ／Ａ変換器１４ａ，１４ｂ、前記電流消費回路１３ａ，１３ｂの各回路の構成及び動作は、図５において対応する各回路１６ｂ，１４，１３と同一である。
【０１１４】
このような構成により、各負荷回路１１ａ，１１ｂに第一の活性化信号ＡＣ１１を供給する遅延回路１６ｄ，１６ｅを、各負荷回路１１ａ，１１ｂに隣接してレイアウトすることができる。
【０１１５】
従って、各遅延回路１６ｄ，１６ｅと、各負荷回路１１ａ，１１ｂとの間の配線容量を均等化して、各負荷回路１１ａ，１１ｂに入力される第一の活性化信号ＡＣ１１のタイミングを同一とすることができる。
【０１１６】
また、各負荷回路１１ａ，１１ｂと各電流消費回路１３ａ，１３ｂとの関係及び各Ｄ／Ａ変換器１４ａ，１４ｂと各電流消費回路１３ａ，１３ｂとの関係においても同様なことが言える。
【０１１７】
上記のように構成された電源変動抑制装置では、前記第二の実施の形態で得られた作用効果に加えて、次に示す作用効果を得ることができる。
（１）負荷回路１１ａ，１１ｂが離れてレイアウトされていても、共通の第一及び第二の活性化信号ＡＣ１１，ＡＣ１２に基づいて、負荷回路１１ａ，１１ｂによる電源Ｖｓの電圧変動を均等に抑制することができる。
【０１１８】
（２）一つの電流消費回路で複数の負荷回路に対応する消費電流を生成する場合に比して、各電流消費回路１３ａ，１３ｂに対して負荷として作用する負荷回路１１ａ，１１ｂの電流容量及び配線容量を小さくすることができる。
【０１１９】
従って、各電流消費回路１３ａ，１３ｂの電流駆動能力を小さくすることができる。
（３）各電流消費回路１３ａ，１３ｂの電流駆動能力を小さくすることができるので、各電流消費回路１３ａ，１３ｂの動作による電源電圧変動を抑制することができる。
【０１２０】
上記各実施の形態は、次に示すように変更することもできる。
・第三の実施の形態において、選択するデータ群をメモリ１９に多数格納して、そのデータ群を適宜に選択することにより、消費電流Ｉ２の最大値Ｂを最適に調整するようにしてもよい。
・第二の実施の形態に、第三の実施の形態の構成を付加してもよい。
【０１２１】
（付記１）活性化信号の入力に基づいて動作する負荷回路に接続されて、該負荷回路の動作に基づく電源の出力電流の変動を抑制する電源変動抑制装置であって、
前記電源変動抑制装置は、
前記負荷回路に流れる負荷電流に対し並列に消費電流を流す電流消費回路と、前記負荷電流の立ち上がり及び立下り時に、前記負荷電流と消費電流との総和である出力電流の変動を抑制するように、前記電流消費回路を制御するためのデジタル出力信号を生成するデータ生成回路と、
前記デジタル出力信号をアナログ信号に変換した出力信号で、前記電流消費回路の消費電流を制御するＤ／Ａ変換器と
から構成したことを特徴とする電源変動抑制装置。（１）
（付記２）前記データ生成回路は、前記負荷電流の立ち上がりに同期して、前記消費電流を立ち下げる出力信号を生成することを特徴とする付記１記載の電源変動抑制装置。（２）
（付記３）前記データ生成回路は、前記負荷電流の立ち下がりに同期して、前記消費電流を立ち上げる出力信号を生成することを特徴とする付記１記載の電源変動抑制装置。（３）
（付記４）前記データ生成回路は、前記負荷電流の立ち上がりに同期して、前記消費電流を立ち下げる出力信号を生成し、前記負荷電流の立ち下がりに同期して、前記消費電流を立ち上げる出力信号を生成することを特徴とする付記１記載の電源変動抑制装置。（４）
（付記５）前記データ生成回路は、
前記負荷電流の立ち上がり及び立下りを制御する第一の活性化信号と、前記第一の活性化信号に先立って入力される第二の活性化信号と、クロック信号とが入力され、前記第二の活性化信号とクロック信号の入力に基づくカウントアップ動作により前記消費電流を緩やかに立ち上げる出力信号と、
前記第一の活性化信号の入力に基づいて、前記負荷電流の立上がりに同期して、前記消費電流を立ち下げる出力信号と、
前記第二の活性化信号の入力停止に基づいて、前記消費電流を立ち上げるとともに、クロック信号の入力に基づくカウントダウン動作により前記消費電流を緩やかに立ち下げる出力信号と
を生成することを特徴とする付記４記載の電源変動抑制装置。（５）
（付記６）前記第一の活性化信号は、遅延回路を介して前記データ生成回路及び前記負荷回路に入力され、前記第二の活性化信号は遅延回路を介して前記データ生成回路に入力され、前記遅延回路は、その遅延時間を調節可能としたことを特徴とする付記５記載の電源変動抑制装置。（６）
（付記７）前記データ生成回路は、クロック信号と、前記負荷電流の立ち上がり及び立下りを制御する第一の活性化信号と、前記第一の活性化信号に先立って入力される第二の活性化信号とに基づいて、あらかじめメモリに格納されたデータを読み出して前記出力信号を生成することを特徴とする付記４記載の電源変動抑制装置。（７）
（付記８）前記メモリには、前記負荷電流の電流値に対応した複数のデータ群をあらかじめ格納し、前記データ生成回路でいずれかのデータ群を選択して読み出すことを特徴とする付記７記載の電源変動抑制装置。
【０１２２】
（付記９）前記メモリには、前記消費電流を生成するためのデータ群を書き込むデータ設定回路を接続し、前記データ設定回路は、前記出力電流の変動を検出し、その検出結果に基づいて前記データ群を生成することを特徴とする付記７記載の電源変動抑制装置。
【０１２３】
（付記１０）前記メモリには、前記消費電流を生成するためのデータ群を書き込むデータ設定回路を接続し、前記データ設定回路は、前記出力電流の変動を検出し、その検出結果に基づいて前記遅延回路の遅延時間を調整することを特徴とする付記６記載の電源変動抑制装置。（８）
（付記１１）付記１乃至１０のいずれかに記載した電源変動抑制装置を備えた半導体装置であって、
前記負荷回路及び電流消費回路を複数備え、前記各負荷回路に前記電流消費回路をそれぞれ近接して設けたことを特徴とする半導体装置。（９）
（付記１２）負荷回路に流れる負荷電流の立ち上がりに先立って、電流消費回路の消費電流を緩やかに立ち上げ、前記負荷電流の立ち上がりに同期して前記消費電流を立ち下げ、前記負荷電流の立下りに同期して前記消費電流を立ち上げ、次いで該消費電流を緩やかに立ち下げることを特徴とする電源変動抑制方法。（１０）
（付記１３）クロック信号に基づく加算動作で生成されるデジタル信号をアナログ信号に変換し、該アナログ信号で前記電流消費回路を制御して前記消費電流を緩やかに立ち上げ、クロック信号に基づく減算動作で生成されるデジタル信号をアナログ信号に変換し、該アナログ信号で前記電流消費回路を制御して前記消費電流を緩やかに立ち下げることを特徴とする付記１２記載の電源変動抑制方法。
【０１２４】
（付記１４）クロック信号に基づいてメモリから読み出したデジタル信号をアナログ信号に変換し、該アナログ信号で前記電流消費回路を制御して前記消費電流を緩やかに立ち上げ、あるいは立ち下げることを特徴とする付記１２記載の電源変動抑制方法。
【０１２５】
（付記１５）電源の出力電流の変動を検出し、その検出結果に基づいて、前記負荷電流の立ち上がりと前記消費電流の立下りのタイミングと、前記負荷電流の立ち上がりと前記消費電流の立下りのタイミングとを調整することを特徴とする付記１２記載の電源変動抑制方法。
【０１２６】
【発明の効果】
以上詳述したように、この発明は、負荷電流の変動による電源電圧の変動を抑制し得る電源変動抑制装置及び半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 第一の実施の形態を示すブロック図である。
【図２】 第一の実施の形態の動作を示すタイミング波形図である。
【図３】 電流消費回路を示す回路図である。
【図４】 第一の実施の形態のデータ生成回路の動作を示すフローチャート図である。
【図５】 第二の実施の形態を示すブロック図である。
【図６】 遅延回路を示すブロック図である。
【図７】 第三の実施の形態を示すブロック図である。
【図８】 第三の実施の形態のデータ生成回路の動作を示すフローチャート図である。
【図９】 第四の実施の形態を示すブロック図である。
【図１０】 データ設定回路を示すブロック図である。
【図１１】 負荷電流と消費電流とのタイミングの違いによる出力電流を示す波形図である。
【図１２】 第五の実施の形態の演算処理部の動作を示すフローチャート図である。
【図１３】 第五の実施の形態の演算処理部の動作を示す説明図である。
【図１４】 第五の実施の形態の演算処理部の動作を示す説明図である。
【図１５】 第五の実施の形態の演算処理部の動作を示す説明図である。
【図１６】 第六の実施の形態を示す回路レイアウト図である。
【図１７】 第六の実施の形態を示すブロック図である。
【図１８】 従来例の動作を示す波形図である。
【図１９】 従来例を示すブロック図である。
【図２０】 従来の負荷回路を示す回路図である。
【符号の説明】
１１ 負荷回路
１３ 電流消費回路
１４ Ｄ／Ａ変換器
１５ａ〜１５ｃ データ生成回路
Ｉｏ 出力電流
Ｉ１ 負荷電流
Ｉ２ 消費電流
ＡＣ１１，ＡＣ１２ 活性化信号
Ｖｓ 電源
デジタル出力信号 Ｄ
出力信号 ＳＧ１
【発明の属する技術分野】
この発明は、半導体装置の電源電圧の変動を抑制する電源変動抑制装置及び半導体装置に関するものである。
【０００２】
近年、携帯用電子機器等に搭載される半導体装置では、消費電力を低減するために、パワーダウンモードを備えたものがあり、パワーダウンモードでは内部回路の動作が停止されて、消費電力の低減が図られる。このような半導体装置では、パワーダウンモードと通常モードとの切り替わり時に、電源に対する負荷が変動するので、電源電圧の変動が生じる。電源電圧の変動は、回路動作の誤動作の原因となる。従って、電源電圧の変動を抑制することが必要となっている。
【０００３】
【従来の技術】
特開平１１−５５９４７号には、空気調和機に電源を供給する電源回路において、負荷回路として動作する空気調和機の負荷変動に応じて、コンバータ回路のスイッチを開閉することにより、電源電圧の変動を抑制する電源装置が開示されている。
【０００４】
特開平１０−９０３７０号には、電源に対する負荷回路として動作するパルス発生回路の動作率を検出し、その動作率の変化に基づいて電流消費回路を動作させることにより、過渡電流を低減する構成が開示されている。
【０００５】
図１８は、半導体装置において、内部回路の動作及び停止にともなう電源変動を示す。例えば第一の制御信号ＣＳ１の立下りに基づいて複数のアナログ回路の動作が開始されると、電源電圧Ｖｓが変動する。
【０００６】
同様に、第二の制御信号ＣＳ２の立ち上がりに基づいて複数のデジタル回路の動作が開始されたとき、電源電圧Ｖｓが変動する。また、第一及び第二の制御信号ＣＳ１，ＣＳ２により、複数のアナログ回路及びデジタル回路が同期して停止するとき、電源電圧Ｖｓが変動する。
【０００７】
上記のような電源電圧Ｖｓの変動を抑制するために、図１９に示す構成では、複数の負荷回路１ａ，１ｂにスイッチ手段２ａ，２ｂを介して電源Ｖｓを供給する。
【０００８】
そして、スイッチ手段２ａを活性化信号ＡＣ１で開閉し、スイッチ手段２ｂは活性化信号ＡＣ１を遅延回路３で遅延させた活性化信号ＡＣ２で開閉する。
このような構成により、負荷回路１ａ，１ｂは非同期で動作を開始及び停止するため、電源電圧Ｖｓの変動が抑制される。
【０００９】
図２０は、図１９に示す構成を具体化したものであり、負荷回路をトランジスタＴr1〜Ｔr3からなるカレントミラー回路としたものである。そして、スイッチ手段４ａが導通し、スイッチ手段４ｂが不導通となると、トランジスタＴr1，Ｔr2がカレントミラー動作する。また、スイッチ手段４ａ，４ｃが導通し、スイッチ手段４ｄが不導通となると、トランジスタＴr1，Ｔr3がカレントミラー動作する。
【００１０】
スイッチ手段４ａには、活性化信号ＡＣ３が入力され、スイッチ手段４ｃには活性化信号ＡＣ３を遅延回路５ａで遅延させた活性化信号ＡＣ４が入力される。また、スイッチ手段４ｂには活性化信号ＡＣ３をインバータ回路６で反転させた活性化信号ＡＣ５が入力され、スイッチ手段４ｄには活性化信号ＡＣ５を遅延回路５ｂで遅延させた活性化信号ＡＣ６が入力される。
【００１１】
このような構成により、スイッチ手段４ａが導通した後にスイッチ手段４ｃが導通するので、トランジスタＴr1，Ｔr2がカレントミラー動作を開始した後に、トランジスタＴr1，Ｔr3がカレントミラー動作を開始する。
【００１２】
また、カレントミラー動作を停止するときは、スイッチ手段４ａが不導通となるとともに、スイッチ手段４ｂが導通した後に、スイッチ手段４ｃが不導通となるとともに、スイッチ手段４ｄが導通する。
【００１３】
従って、トランジスタＴr1，Ｔr2がカレントミラー動作を停止した後に、トランジスタＴr1，Ｔr3がカレントミラー動作を停止する。
このような動作により、トランジスタＴr1，Ｔr2とトランジスタＴr1，Ｔr3が非同期で動作開始及び停止するため、電源電圧の変動が抑制される。
【００１４】
【発明が解決しようとする課題】
特開平１１−５５９４７号に記載された電源装置では、負荷変動が複雑化した場合、十分に追随することはできない。従って、このような技術思想を半導体装置に応用しても、多数の負荷回路の負荷変動に追随して、電源変動を抑制する装置を構成することはできない。
【００１５】
特開平１０−９０３７０号に記載された構成では、パルス発生回路の動作率が変化するタイミングと、電流消費回路を動作させるタイミングとを一致させることは困難である。
【００１６】
また、パルス発生回路での消費電流の変化量を相殺するように、電流消費回路で消費する電流値を制御することも困難である。
従って、電流消費回路の動作タイミングがずれた場合、あるいは電流消費回路で消費する電流値が適当でない場合には、却って電源変動の原因となるという問題点がある。
【００１７】
図２０に示す構成では、複数のカレントミラー回路の動作タイミングをずらすために、特にスイッチ手段４ａ〜４ｄを設ける必要があるが、特にスイッチ手段４ａ，４ｃはトランジスタＴr1，Ｔr3のゲート電圧を変動させるおそれがある。
【００１８】
従って、カレントミラー回路の精度を低下させる原因となるため、精度を要するカレントミラー回路を必要とする場合には、このようなスイッチ手段４ａ〜４ｄを設けることはできないという問題点がある。
【００１９】
この発明の目的は、負荷電流の変動による電源電圧の変動を抑制し得る電源変動抑制装置及び半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
電源変動抑制装置は、活性化信号の入力に基づいて動作する負荷回路に接続されて、該負荷回路の動作に基づく電源の出力電流の変動を抑制する。前記電源変動抑制装置は、前記負荷回路に流れる負荷電流に対し並列に消費電流を流す電流消費回路と、前記負荷電流の立ち上がり及び立下り時に、前記負荷電流と消費電流との総和である出力電流の変動を抑制するように、前記電流消費回路を制御するためのデジタル出力信号を生成するデータ生成回路と、前記デジタル出力信号をアナログ信号に変換した出力信号で、前記電流消費回路の消費電流を制御するＤ／Ａ変換器とから構成される。
【００２１】
また、前記データ生成回路は、前記負荷電流の立ち上がりに同期して、前記消費電流を立ち下げる出力信号を生成し、前記負荷電流の立ち下がりに同期して、前記消費電流を立ち上げる出力信号を生成する。
【００２２】
【発明の実施の形態】
（第一の実施の形態）
図１は、電源変動抑制装置の第一の実施の形態を示す。デジタル回路あるいはアナログ回路で構成される負荷回路１１には、スイッチ回路１２を介して電源Ｖｓが供給され、前記スイッチ回路１２には、第一の活性化信号ＡＣ１１が入力される。
【００２３】
前記負荷回路１１の通常動作時には、第一の活性化信号ＡＣ１１はＨレベルとなってスイッチ回路１２が導通し、負荷回路１１のパワーダウンモード時には第一の活性化信号ＡＣ１１はＬレベルとなって、スイッチ回路１２が不導通となる。
【００２４】
従って、通常動作時には負荷回路１１に電源Ｖｓが供給されて電流Ｉ１が消費され、パワーダウンモード時には負荷回路１１への電源Ｖｓの供給が遮断される。
【００２５】
前記負荷回路１１は、原理を示すものであり、アナログ回路であれば図２０に示すようなカレントミラー回路で構成され、スイッチ回路１２は前記スイッチ手段４ａ〜４ｄに相当する。
【００２６】
また、負荷回路１１はデジタル回路であれば、第一の活性化信号ＡＣ１１として、例えばクロック信号ＣＬＫを供給するか否かにより、活性化するか否かを制御するようにする。
【００２７】
電流消費回路１３は、負荷回路１１に流れる負荷電流Ｉ１の変動による電源Ｖｓの電圧変動を抑制するものであり、Ｄ／Ａ変換器１４から出力されるアナログ出力信号ＳＧ１に基づいて動作する。
【００２８】
電流消費回路１３の具体的構成を図３に示す。ダイオード接続されたＰチャネルＭＯＳトランジスタＴr4のソースに電源Ｖｓが供給され、同トランジスタＴr4のゲート及びドレインはＮチャネルＭＯＳトランジスタＴr5のドレインに接続される。
【００２９】
前記トランジスタＴr5のソースはグランドＧＮＤに接続され、ゲートには前記Ｄ／Ａ変換器１４の出力信号ＳＧ１が入力される。そして、入力信号ＳＧ１の電圧レベルが上昇すると、電流消費回路１３の消費電流Ｉ２が増大する。
【００３０】
このような動作により、電源Ｖｓの出力電流Ｉｏは、負荷回路１１で消費される負荷電流Ｉ１と、電流消費回路１３で消費される消費電流Ｉ２との総和となる。
【００３１】
前記第一の活性化信号ＡＣ１１は、データ生成回路１５ａにも入力される。また、前記データ生成回路１５ａには、第二の活性化信号ＡＣ１２と、クロック信号ＣＬＫが入力される。
【００３２】
前記第一及び第二の活性化信号ＡＣ１１，ＡＣ１２は、前記負荷回路１１の動作を制御する制御部（図示しない）から出力され、図２に示すように、第二の活性化信号ＡＣ１２は、第一の活性化信号ＡＣ１１の立ち上がりに先立って立ち上がり、第一の活性化信号ＡＣ１１の立下りより僅かに先立って立ち下がる。
【００３３】
前記データ生成回路１５ａは、ＲＴＬ（Register Transfer Level）より合成され、前記電流消費回路１３の消費電流Ｉ２を制御するためのデジタル出力信号Ｄを生成して前記Ｄ／Ａ変換器１４に出力する。そして、Ｄ／Ａ変換器１４はデータ生成回路１５ａのデジタル出力信号Ｄをアナログ信号に変換して、前記出力信号ＳＧ１を出力する。
【００３４】
次に、上記電源変動抑制装置の動作を、前記データ生成回路１５ａの動作に基づいて説明する。
図４に示すように、データ生成回路１５ａはその動作の開始に基づいて、まず出力信号Ｄに「０」を初期設定する（ステップ１）。
【００３５】
次いで、データ生成回路１５ａは第二の活性化信号ＡＣ２の立ち上がりを検出すると（ステップ２）、クロック信号ＣＬＫの立ち上がりに基づいて出力信号Ｄに「１」を加算する（ステップ３，４）。
【００３６】
そして、第一の活性化信号ＡＣ１１の立ち上がりを検出するまで、クロック信号ＣＬＫの立ち上がりに基づいて出力信号Ｄに「１」を加算する動作を繰り返す（ステップ３〜５）。
【００３７】
すると、データ生成回路１５ａの出力信号Ｄに基づいて、Ｄ／Ａ変換器１４の出力信号ＳＧ１の電圧レベルが徐々に上昇し、図２に示すように、これにともなって電流消費回路１３の消費電流Ｉ２が徐々に増大する。すると、消費電流Ｉ２の増大にともなって電源Ｖｓの出力電流Ｉｏが徐々に増大する。
【００３８】
次いで、データ生成回路１５ａは、第一の活性化信号ＡＣ１１の立ち上がりを検出すると（ステップ５）、出力信号Ｄのデジタル値を一旦格納値ＤＢとして保持した後、出力信号Ｄを「０」にリセットする（ステップ６）。
【００３９】
このとき、第一の活性化信号ＡＣ１１の立ち上がりに基づいて、負荷回路１１が活性化されて、図２に示すように、負荷電流Ｉ１が所定値まで立ち上がる。
また、データ生成回路１５ａの出力信号Ｄが「０」にリセットされるので、電流消費回路１３の消費電流Ｉ２は「０」となる。
【００４０】
すると、負荷回路１１の負荷電流Ｉ１の立ち上がりと、電流消費回路１３の消費電流Ｉ２の立下りとが一致して、電源Ｖｓの出力電流Ｉｏは、第一の活性化信号ＡＣ１１の立ち上がりまで緩やかに増大した後、負荷電流Ｉ１による定電流となる。
【００４１】
次いで、データ生成回路１５ａは第二の活性化信号ＡＣ１２の立下りを検出すると（ステップ７）、出力信号Ｄに前記格納値ＤＢを設定する（ステップ８）。すると、図２に示すように、電流消費回路１３の消費電流Ｉ２が第一の活性化信号ＡＣ１１の立ち上がり時のレベルまで立ち上がる。
【００４２】
程なく、第一の活性化信号ＡＣ１１が立ち下がると、負荷回路１１が不活性化されて、負荷電流Ｉ１が「０」となる。
次いで、データ生成回路１５ａはクロック信号ＣＬＫの立ち上がりを検出する毎に出力信号Ｄから「１」を減算し、出力信号Ｄが「０」となるまでこの処理を繰り返す（ステップ９〜１１）。
【００４３】
すると、図２に示すように、電流消費回路１３の消費電流Ｉ２は徐々に減少し、これにともなって電源Ｖｓの出力電流Ｉｏが徐々に減少する。
そして、出力信号Ｄが「０」となると、ステップ２に復帰して、再び第二の活性化信号ＡＣ１２の立ち上がりを待つ状態となる。
【００４４】
上記のような動作において、図２に示す負荷回路１１の負荷電流Ｉ１の定電流値Ａと、電流消費回路１３の消費電流Ｉ２の最大値Ｂとを一致させることが望ましい。
【００４５】
このため、第二の活性化信号ＡＣ１２の立ち上がりから第一の活性化信号ＡＣ１１の立ち上がりまでの時間ｔ１は、第一の活性化信号ＡＣ１１の立ち上がり時に、消費電流Ｉ２が負荷電流Ｉ１の定電流値Ａに達する時間に設定すればよい。
【００４６】
上記のように構成された電源変動抑制装置では、次に示す作用効果を得ることができる。
（１）負荷回路１１の負荷電流Ｉ１の立ち上がりに先立って、電流消費回路１３により電源Ｖｓの出力電流Ｉｏを徐々に増大させ、負荷電流Ｉ１の立ち上がり時には、電流消費回路１３の消費電流Ｉ２が立ち下げられる。従って、負荷電流Ｉ１の立ち上がり時に出力電流Ｉｏの急激な変化を抑制して、電源Ｖｓの電圧変動を抑制することができる。
【００４７】
（２）負荷回路１１の負荷電流Ｉ１の立ち下がりとともに、電流消費回路１３の消費電流Ｉ２が立ち上げられ、その後消費電流Ｉ２が徐々に減少するので、出力電流Ｉｏが徐々に減少する。従って、負荷電流Ｉ１の立ち下がり時に出力電流Ｉｏの急激な変化を抑制して、電源Ｖｓの電圧変動を抑制することができる。
【００４８】
（３）負荷回路１１の負荷電流Ｉ１の立ち上がりと、電流消費回路１３の消費電流Ｉ２の立下りを、共通の第一の活性化信号ＡＣ１１の立ち上がりに基づいて動作させることができる。従って、負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りとのタイミングを容易に揃えることができる。
【００４９】
（４）第一の活性化信号ＡＣ１１の立下りに基づいて、負荷電流Ｉ１を立ち下げ、第一の活性化信号ＡＣ１１とほぼ同時に立ち下がる第二の活性化信号ＡＣ１２で消費電流Ｉ２を立ち上げることができる。従って、負荷電流Ｉ１の立ち下がりと、消費電流Ｉ２の立ち上がりとのタイミングを容易に揃えることができる。
【００５０】
また、消費電流Ｉ２の立ち上がりは、第二の活性化信号ＡＣ１２の立下りから若干遅延するので、第一の活性化信号ＡＣ１１の立下りに僅かに先立って第二の活性化信号ＡＣ１２を立ち下げることが望ましい。
【００５１】
（５）電流消費回路１３の消費電流Ｉ２は、データ生成回路１５ａによりデジタル出力信号Ｄに基づいて生成される。従って、負荷電流Ｉ１に見合った所望値の消費電流Ｉ２を正確に生成することができる。
【００５２】
（第二の実施の形態）
図５は、第二の実施の形態を示す。この実施の形態の電源変動抑制装置は、前記第一の実施の形態に遅延回路１６ａ〜１６ｃを付加したものであり、その他の構成は第一の実施の形態と同様である。
【００５３】
第一の活性化信号ＡＣ１１は、遅延回路１６ａを介してデータ生成回路１５ａに出力される。また、第一の活性化信号ＡＣ１１は、遅延回路１６ａ，１６ｂを介して前記負荷回路１１のスイッチ回路１２に出力される。
【００５４】
第二の活性化信号ＡＣ１２は、遅延回路１６ｃを介してデータ生成回路１５ａに出力される。
前記遅延回路１６ａ〜１６ｃは、図６に示すように、複数のバッファ回路１７が直列に接続され、各バッファ回路１７の出力信号Ｂ１〜Ｂｎが選択回路１８に入力される。
【００５５】
前記遅延回路１６ａ〜１６ｃの各選択回路１８には選択信号ＳＬ１〜ＳＬ３がそれぞれ入力される。そして、各選択回路１８は選択信号ＳＬ１〜ＳＬ３に基づいて、各バッファ回路１７の出力信号Ｂ１〜Ｂｎの中からいずれか一つを選択して、出力信号Ｄoutとして出力する。
【００５６】
従って、各遅延回路１６ａ〜１６ｃは選択信号ＳＬ１〜ＳＬ３に基づいて、遅延時間を適宜に選択可能である。
このように構成された電源変動抑制装置では、遅延回路１６ａの遅延時間を適宜に選択することにより、第一の活性化信号ＡＣ１１の立ち上がりに基づいて、電流消費回路１３の消費電流Ｉ２が立ち下がるタイミングを調整可能である。
【００５７】
また、遅延回路１６ｂの遅延時間を適宜に選択することにより、消費電流Ｉ２の立下りから、負荷回路１１の負荷電流Ｉ１の立ち上がりまでの遅延時間を調整可能である。
【００５８】
このような構成により、消費電流Ｉ２の立下りのタイミングと、負荷電流Ｉ１の立ち上がりのタイミングを適宜に調整して、負荷電流Ｉ１の立ち上がり時に、出力電流Ｉｏを緩やかに変化させることができる。
【００５９】
また、遅延回路１６ｃの遅延時間を適宜に選択することにより、負荷電流Ｉ１の立下りに対する消費電流Ｉ２の立ち上がりのタイミングを調整することができる。
【００６０】
従って、負荷電流Ｉ１の立ち下がり時に、出力電流Ｉｏを緩やかに変化させることができる。
上記のように構成された電源変動抑制装置では、第一の実施の形態で得られた作用効果に加えて、次に示す作用効果を得ることができる。
【００６１】
（１）負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りのタイミングを適宜に調整して、出力電流Ｉoの急激な変動を抑制することができる。従って、電源Ｖｓの電圧変動を抑制することができる。
【００６２】
（２）負荷電流Ｉ１の立ち下がりと、消費電流Ｉ２の立ち上がりのタイミングを適宜に調整して、出力電流Ｉoの急激な変動を抑制することができる。従って、電源Ｖｓの電圧変動を抑制することができる。
【００６３】
（第三の実施の形態）
図７は、第三の実施の形態を示す。前記実施の形態において、負荷電流Ｉ１の定電流値Ａは製造プロセスのばらつき等により変動する。この実施の形態は、定電流値Ａのばらつきに対応可能とするものであり、データ生成回路１５ｂの構成を除いて、前記実施の形態と同様である。
【００６４】
データ生成回路１５ｂには複数の格納領域２０ａ，２０ｂを備えたメモリ１９が接続される。前記メモリ１９の各格納領域２０ａ，２０ｂには、電流消費回路１３の消費電流Ｉ２を設定するためのデータ群がそれぞれ格納されている。
【００６５】
データ生成回路１５ｂには、第一及び第二の活性化信号ＡＣ１１，ＡＣ１２及びクロック信号ＣＬＫが入力されるとともに、選択信号ＳＬ４が入力される。
そして、データ生成回路１５ｂは選択信号ＳＬ４に基づいて、格納領域２０ａ，２０ｂからいずれかを選択し、クロック信号ＣＬＫに基づいてアドレスを更新して、各アドレスに対応するデータを選択した格納領域から順次読み出し、Ｄ／Ａ変換器１４に出力信号Ｄとして出力する。
【００６６】
このデータ生成回路１５ｂの動作を図８に従って説明する。データ生成回路１５ｂはその動作の開始に基づいて、まずアドレス値ＡＤに「０」を初期設定する（ステップ２１）。
【００６７】
次いで、データ生成回路１５ｂは選択信号ＳＬ４に基づいて、いずれの格納領域のデータ群を選択して読み出すかを決定する（ステップ２２）。ここでは、格納領域２０ａのデータ群はＳ１＝Ｊ１〜Ｓ４＝Ｊ４及びその他のデータであり、格納領域２０ｂのデータ群はＳ１＝Ｋ１〜Ｓ４＝Ｋ４及びその他のデータとする。Ｓ１〜Ｓ４はアドレス値、Ｊ１〜Ｊ４及びＫ１〜Ｋ４はアドレスに格納されているデータである。
【００６８】
次いで、データ生成回路１５ｂはアドレス値ＡＤをＳ１として当該アドレスに格納されているデータ（例えばＪ１）を読み出して出力信号Ｄとして出力する（ステップ２３）。
【００６９】
次いで、第二の活性化信号ＡＣ２の立ち上がりを検出すると（ステップ２４）、クロック信号ＣＬＫの立ち上がりに基づいてアドレス値ＡＤに「１」を加算する（ステップ２５，２６）。
【００７０】
そして、第一の活性化信号ＡＣ１１の立ち上がりを検出するまで、クロック信号ＣＬＫの立ち上がりに基づいてアドレス値ＡＤに「１」を加算する動作を繰り返し（ステップ２５〜２７）、当該アドレスから読み出したデータを出力信号Ｄとして出力する。
【００７１】
すると、データ生成回路１５ｂの出力信号Ｄに基づいて、Ｄ／Ａ変換器１４の出力信号ＳＧ１の電圧レベルが徐々に上昇し、図２に示すように、これにともなって電流消費回路１３の消費電流Ｉ２が徐々に増大する。すると、消費電流Ｉ２の増大にともなって電源Ｖｓの出力電流Ｉｏが徐々に増大する。
【００７２】
次いで、データ生成回路１５ｂは、第一の活性化信号ＡＣ１１の立ち上がりを検出すると（ステップ２７）、アドレス値ＡＤをＳ２として、当該アドレスに格納されているデータ（例えばＪ２）を読み出して出力信号Ｄとして出力する（ステップ２８）。このデータＪ２は、消費電流Ｉ２を「０」に設定する値である。
【００７３】
次いで、データ生成回路１５ｂは第二の活性化信号ＡＣ１２の立下りを検出すると（ステップ２９）、アドレス値ＡＤをＳ３として（ステップ３０）、当該アドレスに格納されているデータ（Ｊ３）を読み出して出力信号Ｄとして出力する。このデータＪ３は、消費電流Ｉ２を最大値Ｂまで立ち上げる値である。
【００７４】
次いで、データ生成回路１５ｂはクロック信号ＣＬＫの立ち上がりを検出すると（ステップ３１）、アドレス値ＡＤに「１」を加算して当該アドレスに対応するデータを出力信号Ｄとして出力する（ステップ３２）。そして、アドレス値ＡＤがＳ４となるまで、このような動作を繰り返す（ステップ３１〜３３）。
【００７５】
すると、当該アドレスのデータに基づいて電流消費回路１３の消費電流Ｉ２は徐々に減少し、これにともなって電源Ｖｓの出力電流Ｉｏが徐々に減少する。
そして、アドレス値ＡＤがＳ４となると、データＪ４により消費電流Ｉ２は「０」となって出力電流Ｉｏが「０」となり、ステップ２４に復帰して再び第二の活性化信号ＡＣ１２の立ち上がりを待つ状態となる。
【００７６】
このような構成により、データ生成回路１５ｂで格納領域２０ａ，２０ｂを選択すると、第一の活性化信号ＡＣ１１の立ち上がりに先立って、消費電流Ｉ２を増大させるとき、その消費電流Ｉ２の最大値Ｂが負荷電流Ｉ１の定電流値Ａに一致するように、消費電流Ｉ２が増大する傾きを調整することができる。
【００７７】
また、第二の活性化信号ＡＣ１２の立下り後に消費電流Ｉ２を負荷電流Ｉ１の定電流値Ａまで立ち上げ、その後消費電流Ｉ２を緩やかに減少させることができる。
【００７８】
上記のように構成された電源変動抑制装置では、第一の実施の形態で得られた作用効果に加えて、次に示す作用効果を得ることができる。
（１）負荷電流Ｉ１の定電流値Ａと、消費電流Ｉ２の最大値Ｂとを一致させるように、データ生成回路１５ｂの出力信号Ｄを調整することができる。
【００７９】
（第四の実施の形態）
図９は、第四の実施の形態を示す。前記第三の実施の形態では、メモリ１９にあらかじめ設定された複数のデータ群の中から最適なデータ群を選択する構成であるが、この実施の形態は電流消費回路１３の消費電流Ｉ２を設定するための最適なデータを、外部からメモリ２１に設定するものである。その他の構成は、前記第三の実施の形態と同様である。
【００８０】
データ生成回路１５ｃには、例えばフラッシュメモリで構成されるメモリ２１が接続される。前記メモリ２１には、電流消費回路１３の消費電流Ｉ２を設定するためのデータが格納されている。
【００８１】
データ生成回路１５ｃには、第一及び第二の活性化信号ＡＣ１１，ＡＣ１２及びクロック信号ＣＬＫが入力される。
そして、データ生成回路１５ｃはクロック信号ＣＬＫに基づいてアドレスを更新して、各アドレスに対応するデータをメモリ２１から順次読み出し、Ｄ／Ａ変換器１４に出力信号Ｄとして出力する。
【００８２】
前記メモリ２１に格納するデータは、電源Ｖｓの電圧変動を測定し、その測定結果に基づいて電圧変動が小さくなるように設定される。
図１０は、電源Ｖｓの電圧変動を測定し、その測定結果に基づいてメモリ２１に格納するデータを生成して書き込む設定回路の一例を示す。
【００８３】
被測定回路２２は、前記負荷回路１１を備えた電源変動抑制装置であり、その電源Ｖｓの出力電流Ｉｏが電流測定器２３で測定される。
前記電流測定器２３で測定された電流値は、電流−電圧変換器２４で電圧値に変換されて、演算処理部２５に出力される。演算処理部２５は、電流−電圧変換器２４で生成された電圧値に基づいて、電源Ｖｓの出力電圧の変動を検出し、その検出結果に基づいて、前記被測定回路２２内の前記メモリ２１に最適なデータを書き込む。
【００８４】
このような構成により、前記第三の実施の形態と同様な作用効果を得ることができるとともに、データ生成回路１５ｃに選択信号ＳＬを入力する必要がないので、第三の実施の形態のデータ生成回路１５ｂに比して、データ生成回路１５ｃの構成を簡略化することができる。
【００８５】
（第五の実施の形態）
この実施の形態は、図１０に示す前記第四の実施の形態の設定回路の演算処理部２５に、前記第二の実施の形態の遅延回路１６ａ〜１６ｃの遅延時間を調整する機能を備えた構成としたものである。
【００８６】
すなわち、図１０に示す設定回路において、この実施の形態では電流−電圧変換器の出力信号に基づいて、演算処理部２５で負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りとのタイミングのずれを検出する。そして、その検出結果に基づいて、被測定回路２２内の遅延回路１６ａ〜１６ｃに入力される選択信号ＳＬ１〜ＳＬ３を調整するものである。
【００８７】
図１１は、負荷回路１１の負荷電流Ｉ１と、電流消費回路１３の消費電流Ｉ２とのタイミングの違いによる電源Ｖｓの出力電流Ｉｏの変動を示す。
同図に示す負荷電流Ｉ１に対し、電流消費回路１３で消費電流Ｉ２を流して、出力電流Ｉｏの変動を抑制しようとするとき、消費電流Ｉ２の立ち下がりが負荷電流Ｉ１の立ち上がりより遅くなると、出力電流Ｉｏａの最大値は、負荷電流Ｉ１と消費電流Ｉ２の和となって、その変動が大きくなる。
【００８８】
また、消費電流Ｉ２の立ち下がりが負荷電流Ｉ１の立ち上がりより早くなると、出力電流Ｉｏｂは消費電流Ｉ２の増大とともに増大した後、消費電流Ｉ２の立下りとともに立下り、さらに負荷電流Ｉ１の立ち上がりとともに立ち上がる。従って、出力電流Ｉｏｂの変動は大きくなる。
【００８９】
また、消費電流Ｉ２の立ち下がりが負荷電流Ｉ１の立ち上がりと一致した場合には、出力電流Ｉｏｃは消費電流Ｉ２の増大とともに増大した後、負荷電流Ｉ１の定電流値となる。従って、出力電流Ｉｏｃの変動は小さくなる。
【００９０】
次に、この実施の形態での演算処理部２５の動作を図１２に従って説明する。演算処理部２５は、その検出動作の開始に基づいて、まずしきい値outHとして０Ｖを設定する（ステップ４１）。outHは電源Ｖｓの出力電流Ｉｏを電圧値に変換した検出電圧Ｖｄと比較する電圧値として設定されるものである。
【００９１】
次いで、演算処理部２５はoutHに所定電圧DVを加算する（ステップ４２）。この結果、outHは例えば図１３〜図１５に示すＨ４レベルとなる。図１３に示す検出電圧Ｖｄａは、図１１に示す出力電流Ｉｏａを電圧に変換したものである。
【００９２】
次いで、演算処理部２５は数値ｎに「０」を設定し、ストローブタイミングSTBとして「０ns」を設定し、かつFAIL検出値FA及びPASS検出値PAとして「０」を設定する（ステップ４３）。
【００９３】
前記ストローブタイミングSTBは、例えば図１３にｔ１〜ｔ６で示すように、検出電圧Ｖｄの電圧値を取り込むタイミングを設定するものである。FAIL検出値FAは、前記演算処理部２５により各ストローブタイミングｔ１〜ｔ６で検出電圧Ｖｄとしきい値outHを比較して、検出電圧Ｖｄがしきい値outHより低い場合にFAILと判定するが、FAILと判定したとき、「１」が設定される。PASS検出値PAは、同様に前記演算処理部２５で検出電圧Ｖｄとしきい値outHを比較して、検出電圧Ｖｄがしきい値outHより高い場合にPASSと判定するが、PASSと判定したとき、「１」が設定される。
【００９４】
次いで、演算処理部２５はｎに「１」を加算し、かつストローブタイミングSTBに所定時間DTを加算したタイミングを設定する（ステップ４４）。すると、ストローブタイミングSTBは例えば図１３においてｔ１が設定される。
【００９５】
次いで、演算処理部２５はSTB＝ｔ１においてPASSかFAILかを判定する（ステップ４５）。
図１３におけるｔ１では、検出電圧Ｖｄはしきい値Ｈ４より高レベルであるであるので、演算処理部２５はPASSと判定してPA(1)＝１を設定する（ステップ４６）。ステップ４５において、検出電圧Ｖｄがしきい値Ｈ４より低レベルであれば、演算処理部２５はFAILと判定してFA(1)＝１を設定する（ステップ４８）。なお、図１３ではPASSをP、FAILをFと表示している。
【００９６】
次いで、演算処理部２５は、ｎ＝１であるか否かを判定する（ステップ４７）。今、ｎ＝１であるので、演算処理部２５はステップ４４に移行し、ステップ４４〜４８を繰り返す。
【００９７】
ここでは、STB＝ｔ２においてPASSかFAILかを判定し、演算処理部２５は検出電圧Ｖｄがしきい値Ｈ４より高レベルであるので、PASSと判定してPA(２)＝１を設定する。
【００９８】
ステップ４７において、今ｎ＝２であるので、演算処理部２５はステップ４９に移行する。ステップ４９において、演算処理部２５はFA(n)及びPA(n-1)がともに「１」であるか否かを検出する。
【００９９】
outH＝H４及びSTB＝ｔ２において、FA(2)＝０、PA(1)＝１であるので、演算処理部２５はステップ５１に移行する。ステップ５１は、ｎが最終値E１であるか否かを判定する。図１３においては、STB＝ｔ６まで判定動作をおこなうため、最終値E１は「６」である。ｎが最終値E１ではないと、演算処理部２５はステップ４４に復帰し、ステップ４４〜４９を繰り返す。
【０１００】
また、ｎが最終値E１となると、演算処理部２５はステップ５２に移行して、しきい値outHが最終値E2であるか否かを判定する。図１３において、outHはＨ４からＨ１までの４種類について判定を行う。
【０１０１】
今、outHはH4であるため、演算処理部２５はステップ４２に復帰して、ステップ４２〜４９，５１を繰り返す。そして、outHがH1となったとき、判定動作を終了する。
【０１０２】
このような動作により、演算処理部２５はしきい値outHがH4からH1までの４種類について、STB＝ｔ１〜ｔ６のタイミングでそれぞれ判定動作を行う。
ステップ４９において、FA(n)及びPA(n-1)がともに「１」である場合、演算処理部２５はステップ５０に移行する。図１３において、outH＝H2で、STB＝ｔ４，ｔ５のとき、FA(5)＝１、PA(4)＝１となり、ステップ５０に移行する。
【０１０３】
すなわち、STB＝ｔ１〜ｔ６の判定動作で、その判定結果がPASSからFAILに移行するとき、演算処理部２５は検出電圧Ｖｄすなわち電源Ｖｓの出力電流Ｉｏの電圧変動が大きく、従って負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りのタイミングにずれがあるものと判定する。
【０１０４】
そして、ステップ５０において、遅延回路１６ａ〜１６ｃの遅延時間の調整を行い、判定処理を終了する。
このような動作により、負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りのタイミングのずれが検出され、そのタイミングのずれを解消するように、遅延回路１６ａ〜１６ｃの遅延時間が調整される。
【０１０５】
図１４に示す検出電圧Ｖｄｂは、図１１に示す出力電流Ｉｏｂを電圧値に変換したものであり、この検出電圧Ｖｄｂに対し上記処理を行うと、outH＝H3，H4において、PASSからFAILに移行することが検出される。
【０１０６】
従って、負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りのタイミングのずれが検出され、そのタイミングのずれを解消するように、遅延回路１６ａ〜１６ｃの遅延時間が調整される。
【０１０７】
図１５に示す検出電圧Ｖｄｃは、図１１に示す出力電流Ｉｏｃを電圧値に変換したものであり、この検出電圧Ｖｄｃに対し上記処理を行うと、PASSからFAILに移行することはない。従って、負荷電流Ｉ１の立ち上がりと、消費電流Ｉ２の立下りのタイミングのずれは検出されず、ステップ４９からステップ５０に移行することはない。
【０１０８】
このような設定回路を備えた電源変動抑制装置では、前記第二の実施の形態で得られた作用効果に加えて、出力電流Ｉｏの変動に基づいて、遅延回路１６ａ〜１６ｃの遅延時間を調整することができる作用効果を得ることができる。
【０１０９】
（第六の実施の形態）
図１６は、第六の実施の形態を示す。この実施の形態は、半導体装置のチップ上において、複数の負荷回路が離れた位置にレイアウトされる場合において、各負荷回路の動作による電源Ｖｓの出力電流の変動を各負荷回路毎に調整しようとするものである。
【０１１０】
負荷回路１１ａ，１１ｂは、半導体チップ上において離れてレイアウトされ、各負荷回路１１ａ，１１ｂに隣接して、電圧変動抑制装置２７ａ，２７ｂがそれぞれレイアウトされている。
【０１１１】
その具体的構成を図１７に従って説明する。遅延回路１６ａ，１６ｃ及びデータ生成回路１５ａは、各負荷回路１１ａ，１１ｂに対し共通であり、図５に示す構成と同様である。
【０１１２】
前記遅延回路１６ａの出力信号が入力される遅延回路１６ｄ，１６ｅと、前記データ生成回路１５ａの出力信号が入力されるＤ／Ａ変換器１４ａ，１４ｂと、前記Ｄ／Ａ変換器１４ａ，１４ｂの出力信号が入力される電流消費回路１３ａ，１３ｂは、前記負荷回路１１ａ，１１ｂに対応してそれぞれ設けられる。
【０１１３】
前記遅延回路１６ｄ，１６ｅ、前記Ｄ／Ａ変換器１４ａ，１４ｂ、前記電流消費回路１３ａ，１３ｂの各回路の構成及び動作は、図５において対応する各回路１６ｂ，１４，１３と同一である。
【０１１４】
このような構成により、各負荷回路１１ａ，１１ｂに第一の活性化信号ＡＣ１１を供給する遅延回路１６ｄ，１６ｅを、各負荷回路１１ａ，１１ｂに隣接してレイアウトすることができる。
【０１１５】
従って、各遅延回路１６ｄ，１６ｅと、各負荷回路１１ａ，１１ｂとの間の配線容量を均等化して、各負荷回路１１ａ，１１ｂに入力される第一の活性化信号ＡＣ１１のタイミングを同一とすることができる。
【０１１６】
また、各負荷回路１１ａ，１１ｂと各電流消費回路１３ａ，１３ｂとの関係及び各Ｄ／Ａ変換器１４ａ，１４ｂと各電流消費回路１３ａ，１３ｂとの関係においても同様なことが言える。
【０１１７】
上記のように構成された電源変動抑制装置では、前記第二の実施の形態で得られた作用効果に加えて、次に示す作用効果を得ることができる。
（１）負荷回路１１ａ，１１ｂが離れてレイアウトされていても、共通の第一及び第二の活性化信号ＡＣ１１，ＡＣ１２に基づいて、負荷回路１１ａ，１１ｂによる電源Ｖｓの電圧変動を均等に抑制することができる。
【０１１８】
（２）一つの電流消費回路で複数の負荷回路に対応する消費電流を生成する場合に比して、各電流消費回路１３ａ，１３ｂに対して負荷として作用する負荷回路１１ａ，１１ｂの電流容量及び配線容量を小さくすることができる。
【０１１９】
従って、各電流消費回路１３ａ，１３ｂの電流駆動能力を小さくすることができる。
（３）各電流消費回路１３ａ，１３ｂの電流駆動能力を小さくすることができるので、各電流消費回路１３ａ，１３ｂの動作による電源電圧変動を抑制することができる。
【０１２０】
上記各実施の形態は、次に示すように変更することもできる。
・第三の実施の形態において、選択するデータ群をメモリ１９に多数格納して、そのデータ群を適宜に選択することにより、消費電流Ｉ２の最大値Ｂを最適に調整するようにしてもよい。
・第二の実施の形態に、第三の実施の形態の構成を付加してもよい。
【０１２１】
（付記１）活性化信号の入力に基づいて動作する負荷回路に接続されて、該負荷回路の動作に基づく電源の出力電流の変動を抑制する電源変動抑制装置であって、
前記電源変動抑制装置は、
前記負荷回路に流れる負荷電流に対し並列に消費電流を流す電流消費回路と、前記負荷電流の立ち上がり及び立下り時に、前記負荷電流と消費電流との総和である出力電流の変動を抑制するように、前記電流消費回路を制御するためのデジタル出力信号を生成するデータ生成回路と、
前記デジタル出力信号をアナログ信号に変換した出力信号で、前記電流消費回路の消費電流を制御するＤ／Ａ変換器と
から構成したことを特徴とする電源変動抑制装置。（１）
（付記２）前記データ生成回路は、前記負荷電流の立ち上がりに同期して、前記消費電流を立ち下げる出力信号を生成することを特徴とする付記１記載の電源変動抑制装置。（２）
（付記３）前記データ生成回路は、前記負荷電流の立ち下がりに同期して、前記消費電流を立ち上げる出力信号を生成することを特徴とする付記１記載の電源変動抑制装置。（３）
（付記４）前記データ生成回路は、前記負荷電流の立ち上がりに同期して、前記消費電流を立ち下げる出力信号を生成し、前記負荷電流の立ち下がりに同期して、前記消費電流を立ち上げる出力信号を生成することを特徴とする付記１記載の電源変動抑制装置。（４）
（付記５）前記データ生成回路は、
前記負荷電流の立ち上がり及び立下りを制御する第一の活性化信号と、前記第一の活性化信号に先立って入力される第二の活性化信号と、クロック信号とが入力され、前記第二の活性化信号とクロック信号の入力に基づくカウントアップ動作により前記消費電流を緩やかに立ち上げる出力信号と、
前記第一の活性化信号の入力に基づいて、前記負荷電流の立上がりに同期して、前記消費電流を立ち下げる出力信号と、
前記第二の活性化信号の入力停止に基づいて、前記消費電流を立ち上げるとともに、クロック信号の入力に基づくカウントダウン動作により前記消費電流を緩やかに立ち下げる出力信号と
を生成することを特徴とする付記４記載の電源変動抑制装置。（５）
（付記６）前記第一の活性化信号は、遅延回路を介して前記データ生成回路及び前記負荷回路に入力され、前記第二の活性化信号は遅延回路を介して前記データ生成回路に入力され、前記遅延回路は、その遅延時間を調節可能としたことを特徴とする付記５記載の電源変動抑制装置。（６）
（付記７）前記データ生成回路は、クロック信号と、前記負荷電流の立ち上がり及び立下りを制御する第一の活性化信号と、前記第一の活性化信号に先立って入力される第二の活性化信号とに基づいて、あらかじめメモリに格納されたデータを読み出して前記出力信号を生成することを特徴とする付記４記載の電源変動抑制装置。（７）
（付記８）前記メモリには、前記負荷電流の電流値に対応した複数のデータ群をあらかじめ格納し、前記データ生成回路でいずれかのデータ群を選択して読み出すことを特徴とする付記７記載の電源変動抑制装置。
【０１２２】
（付記９）前記メモリには、前記消費電流を生成するためのデータ群を書き込むデータ設定回路を接続し、前記データ設定回路は、前記出力電流の変動を検出し、その検出結果に基づいて前記データ群を生成することを特徴とする付記７記載の電源変動抑制装置。
【０１２３】
（付記１０）前記メモリには、前記消費電流を生成するためのデータ群を書き込むデータ設定回路を接続し、前記データ設定回路は、前記出力電流の変動を検出し、その検出結果に基づいて前記遅延回路の遅延時間を調整することを特徴とする付記６記載の電源変動抑制装置。（８）
（付記１１）付記１乃至１０のいずれかに記載した電源変動抑制装置を備えた半導体装置であって、
前記負荷回路及び電流消費回路を複数備え、前記各負荷回路に前記電流消費回路をそれぞれ近接して設けたことを特徴とする半導体装置。（９）
（付記１２）負荷回路に流れる負荷電流の立ち上がりに先立って、電流消費回路の消費電流を緩やかに立ち上げ、前記負荷電流の立ち上がりに同期して前記消費電流を立ち下げ、前記負荷電流の立下りに同期して前記消費電流を立ち上げ、次いで該消費電流を緩やかに立ち下げることを特徴とする電源変動抑制方法。（１０）
（付記１３）クロック信号に基づく加算動作で生成されるデジタル信号をアナログ信号に変換し、該アナログ信号で前記電流消費回路を制御して前記消費電流を緩やかに立ち上げ、クロック信号に基づく減算動作で生成されるデジタル信号をアナログ信号に変換し、該アナログ信号で前記電流消費回路を制御して前記消費電流を緩やかに立ち下げることを特徴とする付記１２記載の電源変動抑制方法。
【０１２４】
（付記１４）クロック信号に基づいてメモリから読み出したデジタル信号をアナログ信号に変換し、該アナログ信号で前記電流消費回路を制御して前記消費電流を緩やかに立ち上げ、あるいは立ち下げることを特徴とする付記１２記載の電源変動抑制方法。
【０１２５】
（付記１５）電源の出力電流の変動を検出し、その検出結果に基づいて、前記負荷電流の立ち上がりと前記消費電流の立下りのタイミングと、前記負荷電流の立ち上がりと前記消費電流の立下りのタイミングとを調整することを特徴とする付記１２記載の電源変動抑制方法。
【０１２６】
【発明の効果】
以上詳述したように、この発明は、負荷電流の変動による電源電圧の変動を抑制し得る電源変動抑制装置及び半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 第一の実施の形態を示すブロック図である。
【図２】 第一の実施の形態の動作を示すタイミング波形図である。
【図３】 電流消費回路を示す回路図である。
【図４】 第一の実施の形態のデータ生成回路の動作を示すフローチャート図である。
【図５】 第二の実施の形態を示すブロック図である。
【図６】 遅延回路を示すブロック図である。
【図７】 第三の実施の形態を示すブロック図である。
【図８】 第三の実施の形態のデータ生成回路の動作を示すフローチャート図である。
【図９】 第四の実施の形態を示すブロック図である。
【図１０】 データ設定回路を示すブロック図である。
【図１１】 負荷電流と消費電流とのタイミングの違いによる出力電流を示す波形図である。
【図１２】 第五の実施の形態の演算処理部の動作を示すフローチャート図である。
【図１３】 第五の実施の形態の演算処理部の動作を示す説明図である。
【図１４】 第五の実施の形態の演算処理部の動作を示す説明図である。
【図１５】 第五の実施の形態の演算処理部の動作を示す説明図である。
【図１６】 第六の実施の形態を示す回路レイアウト図である。
【図１７】 第六の実施の形態を示すブロック図である。
【図１８】 従来例の動作を示す波形図である。
【図１９】 従来例を示すブロック図である。
【図２０】 従来の負荷回路を示す回路図である。
【符号の説明】
１１ 負荷回路
１３ 電流消費回路
１４ Ｄ／Ａ変換器
１５ａ〜１５ｃ データ生成回路
Ｉｏ 出力電流
Ｉ１ 負荷電流
Ｉ２ 消費電流
ＡＣ１１，ＡＣ１２ 活性化信号
Ｖｓ 電源
デジタル出力信号 Ｄ
出力信号 ＳＧ１
Claims (9)
- 活性化信号の入力に基づいて動作する負荷回路に接続されて、該負荷回路の動作に基づく電源の出力電流の変動を抑制する電源変動抑制装置であって、
前記電源変動抑制装置は、
前記負荷回路に流れる負荷電流に対し並列に消費電流を流す電流消費回路と、
前記負荷電流の立ち上がり及び立下り時に、前記負荷電流と消費電流との総和である出力電流の変動を抑制するように、前記電流消費回路を制御するためのデジタル出力信号を生成するデータ生成回路と、
前記デジタル出力信号をアナログ信号に変換した出力信号で、前記電流消費回路の消費電流を制御するＤ／Ａ変換器と
から構成したことを特徴とする電源変動抑制装置。 - 前記データ生成回路は、前記負荷電流の立ち上がりに同期して、前記消費電流を立ち下げる出力信号を生成することを特徴とする請求項１記載の電源変動抑制装置。
- 前記データ生成回路は、前記負荷電流の立ち下がりに同期して、前記消費電流を立ち上げる出力信号を生成することを特徴とする請求項１記載の電源変動抑制装置。
- 前記データ生成回路は、前記負荷電流の立ち上がりに同期して、前記消費電流を立ち下げる出力信号を生成し、前記負荷電流の立ち下がりに同期して、前記消費電流を立ち上げる出力信号を生成することを特徴とする請求項１記載の電源変動抑制装置。
- 前記データ生成回路は、
前記負荷電流の立ち上がり及び立下りを制御する第一の活性化信号と、前記第一の活性化信号に先立って入力される第二の活性化信号と、クロック信号とが入力され、前記第二の活性化信号とクロック信号の入力に基づく加算動作により前記消費電流を緩やかに立ち上げる出力信号と、
前記第一の活性化信号の入力に基づいて、前記負荷電流の立上がりに同期して、前記消費電流を立ち下げる出力信号と、
前記第二の活性化信号の入力停止に基づいて、前記消費電流を立ち上げるとともに、クロック信号の入力に基づく減算動作により前記消費電流を緩やかに立ち下げる出力信号と
を生成することを特徴とする請求項４記載の電源変動抑制装置。 - 前記第一の活性化信号は、遅延回路を介して前記データ生成回路及び前記負荷回路に入力され、前記第二の活性化信号は遅延回路を介して前記データ生成回路に入力され、前記遅延回路は、その遅延時間を調節可能としたことを特徴とする請求項５記載の電源変動抑制装置。
- 前記データ生成回路は、クロック信号と、前記負荷電流の立ち上がり及び立下りを制御する第一の活性化信号と、前記第一の活性化信号に先立って入力される第二の活性化信号とに基づいて、あらかじめメモリに格納されたデータを読み出して前記出力信号を生成することを特徴とする請求項４記載の電源変動抑制装置。
- 前記メモリには、前記消費電流を生成するためのデータ群を書き込むデータ設定回路を接続し、前記データ設定回路は、前記出力電流の変動を検出し、その検出結果に基づいて前記遅延回路の遅延時間を調整することを特徴とする請求項７記載の電源変動抑制装置。
- 請求項１乃至８に記載した電源変動抑制装置を備えた半導体装置であって、
前記負荷回路及び電流消費回路を複数備え、前記各負荷回路に前記電流消費回路をそれぞれ近接して設けたことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059351A JP3980380B2 (ja) | 2002-03-05 | 2002-03-05 | 電源変動抑制装置及び半導体装置 |
| US10/294,581 US7091630B2 (en) | 2002-03-05 | 2002-11-15 | Device and method for inhibiting power fluctuation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059351A JP3980380B2 (ja) | 2002-03-05 | 2002-03-05 | 電源変動抑制装置及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258617A JP2003258617A (ja) | 2003-09-12 |
| JP3980380B2 true JP3980380B2 (ja) | 2007-09-26 |
Family
ID=27784741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002059351A Expired - Fee Related JP3980380B2 (ja) | 2002-03-05 | 2002-03-05 | 電源変動抑制装置及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7091630B2 (ja) |
| JP (1) | JP3980380B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4267274B2 (ja) * | 2002-08-28 | 2009-05-27 | 富士通マイクロエレクトロニクス株式会社 | 電源変動抑制装置、半導体装置及び電源変動抑制方法 |
| JP4603903B2 (ja) * | 2005-02-17 | 2010-12-22 | 株式会社アドバンテスト | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 |
| JP4542975B2 (ja) * | 2005-09-27 | 2010-09-15 | 株式会社アドバンテスト | 電子デバイス、負荷変動補償回路、電源装置、及び試験装置 |
| DE112007001946T5 (de) * | 2006-08-16 | 2009-07-02 | Advantest Corp. | Lastschwankung-Kompensationsschaltung, elektronische Vorrichtung, Prüfvorrichtung, Taktgeneratorschaltung und Lastschwankungs-Kompensationsverfahren |
| JP4764387B2 (ja) * | 2007-08-09 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5249330B2 (ja) * | 2008-07-14 | 2013-07-31 | 株式会社アドバンテスト | 信号出力回路、タイミング発生回路、試験装置、および受信回路 |
| WO2011058393A1 (en) * | 2009-11-12 | 2011-05-19 | Freescale Semiconductor, Inc. | Integrated circuit and method for reduction of supply voltage changes |
| GB2507584B (en) | 2012-11-06 | 2020-04-29 | Shimadzu Res Laboratory Europe Ltd | Control circuitry |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3191275B2 (ja) * | 1993-02-22 | 2001-07-23 | 横河電機株式会社 | スイッチング電源装置 |
| JP3460511B2 (ja) | 1996-07-03 | 2003-10-27 | 株式会社日立製作所 | パルス発生機能付きｉｃ回路およびそれを用いたｌｓｉ試験装置 |
| JPH1155947A (ja) | 1997-08-05 | 1999-02-26 | Hitachi Ltd | 電源装置及びこれを用いた空気調和機 |
| JP3252827B2 (ja) * | 1999-04-21 | 2002-02-04 | 日本電気株式会社 | 電源電圧変動抑制回路 |
-
2002
- 2002-03-05 JP JP2002059351A patent/JP3980380B2/ja not_active Expired - Fee Related
- 2002-11-15 US US10/294,581 patent/US7091630B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003258617A (ja) | 2003-09-12 |
| US7091630B2 (en) | 2006-08-15 |
| US20030169605A1 (en) | 2003-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9001572B2 (en) | System on chip including dual power rail and voltage supply method thereof | |
| US7839205B2 (en) | Step-down circuit, semiconductor device, and step-down circuit controlling method | |
| US20070040595A1 (en) | Semiconductor integrated circuit | |
| US8067976B2 (en) | Semiconductor integrated circuit | |
| US7974140B2 (en) | Semiconductor device having a mode register and a plurality of voltage generators | |
| US7515492B2 (en) | Semiconductor memory device | |
| US7633822B2 (en) | Circuit and method for controlling sense amplifier of a semiconductor memory apparatus | |
| US7539072B2 (en) | Semiconductor memory device | |
| JP3980380B2 (ja) | 電源変動抑制装置及び半導体装置 | |
| KR100684904B1 (ko) | 온 다이 종단 회로를 포함한 반도체 메모리 장치 및 그것의온 다이 종단 방법 | |
| US20120185687A1 (en) | Semiconductor device | |
| JP2004135098A (ja) | 出力データのスルーレート制御方式 | |
| JP4495854B2 (ja) | 半導体メモリ装置及びそれの読み出し方法 | |
| GB2380036A (en) | Boosted ground voltage sense amplifier | |
| US8531910B2 (en) | Input buffer circuit, semiconductor memory device and memory system | |
| KR100890042B1 (ko) | 입력 버퍼 회로 | |
| US8639952B1 (en) | Field-programmable gate array having voltage identification capability | |
| US20060139059A1 (en) | Level shift circuit and method | |
| KR100766372B1 (ko) | 반도체 메모리의 뱅크 제어장치 및 방법 | |
| US6759896B2 (en) | Semiconductor integrated circuit and semiconductor memory having a voltage step-down circuit stepping external power supply voltage down to internal power supply voltage | |
| KR100849957B1 (ko) | 반도체 메모리 장치 및 그것의 입출력 구동회로 및 그것에대한 전류 공급 방법 | |
| US7548482B2 (en) | Memory device for early stabilizing power level after deep power down mode exit | |
| KR100739994B1 (ko) | 반도체 소자의 입력 회로 | |
| JP4568588B2 (ja) | 半導体装置 | |
| KR100245555B1 (ko) | 반도체 메모리 장치 및 그것의 내부 전원 전압 공급 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |