JP3968946B2 - 半導体集積回路試験装置、半導体集積回路試験装置の校正方法及び記録媒体 - Google Patents
半導体集積回路試験装置、半導体集積回路試験装置の校正方法及び記録媒体 Download PDFInfo
- Publication number
- JP3968946B2 JP3968946B2 JP2000089816A JP2000089816A JP3968946B2 JP 3968946 B2 JP3968946 B2 JP 3968946B2 JP 2000089816 A JP2000089816 A JP 2000089816A JP 2000089816 A JP2000089816 A JP 2000089816A JP 3968946 B2 JP3968946 B2 JP 3968946B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- value
- voltage
- device under
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置に係り、特に半導体集積回路試験装置の被測定デバイスの試験中における校正に関する。
【０００２】
【従来の技術】
特開平７−２８０８８５号公報に半導体集積回路試験装置のドライバの校正方法に関する発明が記載されている。この発明は、従来の半導体集積回路試験装置では、ドライバの校正を行う場合に被測定デバイスを半導体集積回路試験装置から切り離して行っていたために、試験実行時に被測定デバイスを接続した場合に負荷条件の相違により、校正の際の条件とは異なってしまうという不具合を解決するために、被測定デバイスに印加する信号の電圧レベルを被測定デバイスの試験条件下で校正するようにしたものである。
【０００３】
【発明が解決しようとする課題】
上述した特開平７−２８０８８５号公報に記載された発明では、被測定デバイスに印加する信号電圧レベルの絶対値の精度を問題にしている。
一方、ＬＳＩ等の半導体デバイスの検査実施中において、絶対値の精度も重要であるが、半導体集積回路試験装置における電源部、ドライバ、コンパレータ等のある特定の関連する回路系の出力の相対的精度として少しでも誤差を小さくしたい場合がある。
【０００４】
例えば、アナログ線形回路を特徴とするＬＳＩが被測定デバイスである場合には、直流的な測定、及び設定する試験条件（被測定デバイスの各ピンに印加するバイアス電圧等）において、より高い精度が要求される場合がある。図５を参照して従来の半導体集積回路試験装置において被測定デバイスに印加された電圧が含む誤差に起因して許容できない相対的誤差が生じる場合について説明する。
【０００５】
図５において、アナログ線形回路を特徴とするＬＳＩである被測定デバイス１００のピンＡ、ピンＢにテスタドライバチャンネル＃１、＃２からある電圧設定値（プログラムされた値）を供給する場合において、校正機能を有し、校正された半導体集積回路試験装置においても通常、半導体集積回路試験装置が保証する精度は、その設定値に対して、テスタドライバチャンネル＃１は±α（α＝数ｍｖ〜数十ｍｖ）であり、最悪の場合、保証範囲においても、設定値に対してテスタドライバチャンネル＃１は＋α、テスタドライバチャンネル＃２は、−αの誤差が発生する。また、電源端子Ｖccに供給される電圧についても同様である。
【０００６】
被測定デバイス１００のリファレンス出力REF OUTの電圧レベルが被測定デバイス１００に供給される各信号電圧（電源端子Ｖccに供給される電圧を含む。）の相対的な電位差によって決定されるような場合、例えば、電源端子Ｖcc に供給される電源電圧に対してテスタドライバチャンネル＃１の電位差と、テスタドライバチャンネル＃１の電位とテスタドライバチャンネル＃２の電位との電位差を被測定デバイス１００が判定してリファレンス出力REF OUTのが決定されるような場合に最悪、＋２αが発生するが、この誤差が検査において許容できない場合が発生するという問題が有った。
本発明はこのような事情に鑑みてなされたものであり、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる半導体集積回路試験装置、半導体集積回路試験装置の校正方法及び記録媒体を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正方法において、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定し、かつ該測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定することを特徴とする。
【０００８】
請求項１に記載の発明によれば、被測定デバイスの各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定し、かつ該測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定するようにしたので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【０００９】
また、請求項２に記載の発明は、請求項１に記載の半導体集積回路試験装置の校正方法において、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給することを特徴とする。
【００１０】
請求項２に記載の発明によれば、被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしたので、校正時間の短縮が図れる。
【００１１】
また、請求項３に記載の発明は、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置において、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン毎に前記被測定デバイスの検査実施中に測定する各ピン共通の電圧測定手段と、試験時に前記被測定デバイスの各ピンに供給される電圧のプリセット値が記憶されている記憶手段と、前記電圧測定手段により測定された各ピンに供給された電圧の測定値と前記記憶手段に記憶されているプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、前記誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する制御手段とを有することを特徴とする。
【００１２】
請求項３に記載の発明によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置において、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン毎に前記被測定デバイスの検査実施中に測定する各ピン共通の電圧測定手段と、試験時に前記被測定デバイスの各ピンに供給される電圧のプリセット値が記憶されている記憶手段と、前記電圧測定手段により測定された各ピンに供給された電圧の測定値と前記記憶手段に記憶されているプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、前記誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する制御手段とを有するので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００１３】
また、請求項４に記載の発明は、請求項１に記載の半導体集積回路試験装置において、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値をファイルとして記憶する第２の記憶手段を有し、前記制御手段は、次回の試験時からは校正用の測定は行わず、前記第２の記憶手段に記憶されているファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給することを特徴とする。
【００１４】
請求項４に記載の発明によれば、請求項１に記載の半導体集積回路試験装置において、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値をファイルとして記憶する第２の記憶手段を有し、前記制御手段は、次回の試験時からは校正用の測定は行わず、前記第２の記憶手段に記憶されているファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしたので、校正時間の短縮が図れる。
【００１５】
また、請求項５に記載の発明は、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理とをコンピュータに実行させるためのプログラムを記録したコンピュータにより読み取り可能な記録媒体を要旨とする。
【００１６】
請求項５に記載の発明によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理とをコンピュータに実行させるためのプログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしたので、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００１７】
また、請求項６に記載の発明は、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンで供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理と、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給する第４の処理とをコンピュータに実行させるためのプログラムを記録したコンピュータにより読み取り可能な記録媒体を要旨とする。
【００１８】
請求項６に記載の発明によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンで供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理と、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給する第４の処理とをコンピュータに実行させるためのプログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしたので、校正時間の短縮が図れる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。図１に本発明の実施の形態に係る半導体集積回路試験装置の概略構成を図１に示す。図１において、半導体集積回路試験装置１は、制御プログラムを実行することにより半導体集積回路装置の各部の制御を行うＣＰＵ１０と、制御プログラム及び固定データが記憶されているＲＯＭ１２と、データの読み出し及び書き込みが可能な記憶素子であるＲＡＭ１４と、直流測定部１６と、マルチプレクサ部１８と、ピンエレクトロニクス部２０とを有している。ＲＡＭ１４には、ユーザ設定データ格納エリア及びＣＰＵ１０のワークエリアが設定される。
【００２０】
直流測定部１６は、定電圧を印加して電流測定を行う機能、定電流を印加して、電圧測定を行う機能及び電圧測定する機能の３つの機能を有しており、被測定デバイスの各ピンに印加または、各ピンから出力される電圧を測定する共通の測定系として機能する。本発明の実施の形態では被測定デバイス（ＤＵＴ）１００の各ピンに印加された設定電圧を測定する。直流測定部１６は検知ライン（ＳＮＳＥ ＬＩＮＥ）３０、電圧（電流）供給ライン（ＦＯＲＣＥ ＬＩＮＥ）３１、マルチプレクサ１８を介してピンエレクトロニクス部２０に接続されている。ピンエレクトロニクス部２０は、ドライバ２００と、コンパレータ２０１と、リレー２０２（ＤＲＶ）、２０３（ＣＭＰ）、２０４（ＤＣＳ）、２０５（ＤＣＦ）とを有している。
【００２１】
上記構成において、ピンエレクトロニクス部２０内のドライバ２００よりリレー２０２を介して図示してない被測定デバイス（ＤＵＴ）の各ピンにＲＯＭ１２に記憶されている所定の設定値の電圧が供給され、また、被測定デバイスの各ピンから出力される電圧がリレー２０３を介してコンパレータ２０１に入力され、基準値と比較されるようになっている。
さらに、直流測定部１６は、検知ライン３０、電圧（電流）ライン３１、マルチプレクサ部１８、及びリレー２０４、２０５を介して被測定デバイスの各ピンに印加された電圧、または各ピンから出力された電圧を測定する。
【００２２】
次に、本発明の実施の形態に係る半導体集積回路試験装置の要部の構成を図２に示す。図２において、アナログ線形回路を特徴とするＬＳＩである被測定デバイス１００の試験中において、被測定デバイス１００のピンＡ、ピンＢに所定の設定電圧を供給しているテスタドライバチャンネル＃１、＃２、被測定デバイス１００の電源端子Ｖccに電源電圧を供給している電源ライン１０１、被測定デバイス１００のリファレンス出力REF OUTからテスタのコンパレータ（ピンエレクトロニクス部２０内に内蔵されている）側に接続されている出力線１０２に出力される電圧等の各電圧をリレー１１１、１１２、１１３、１１４を介して共通の測定系である直流測定部１６に取り込まれるよう構成されている。その他の構成は図１に示す構成と同様である。
なお、被測定デバイス１００の端子、すなわち、ピンは多数有るが、説明の便宜上、省略している。
【００２３】
上記構成からなる半導体集積回路試験装置のＣＰＵ１０により実行される制御プログラムの内容を図３のフローチャートを参照して説明する。図３に示すＲＯＭ１２に格納されている制御プログラムが起動されると、ステップ３００では、被測定デバイス１００のピンＡ、ピンＢにテスタドライバチャンネル＃１、＃２から供給される電圧値を設定する。電源端子ＶCCに供給される電源電圧等についても同様に設定値の電圧が供給される。
【００２４】
次いで、共通の測定系である直流測定部１６によりピンＡ、ピンＢ等の各ピンに実際に印加されてい電圧値をリレー１１１、１１２、１１３、１１４を介して取り込み、順次、測定する（ステップ３０１）。さらに、ステップ３０２では、測定値とプリセット値との差、すなわち誤差Ｘが算出される。次いで、誤差Ｘの絶対値｜Ｘ｜が許容値Ｍ以内であるか否かが判定される（ステップ３０３）。ステップ３０３の判定が肯定された場合、すなわち誤差Ｘの絶対値｜Ｘ｜が許容値Ｍ以内であると判定された場合には、このプログラムの実行を終了する。
【００２５】
他方、ステップ３０３で誤差Ｘの絶対値｜Ｘ｜が許容値Ｍ以上であると判定された場合には、ステップ３０２で求めた誤差Ｘを打ち消すように誤差Ｘとは逆極性で大きさが絶対値｜Ｘ｜の補正値を被測定デバイ１００の該当するピン（または端子）にフィードバックするように、すなわち見掛け上の設定値に補正値を加えるように設定する（ステップ３０４）。このフィードバック処理は、ステップ３０３の判定が肯定されるまで繰り返し、実行される。
【００２６】
次に、図３に示した半導体集積回路試験装置のＣＰＵ１０により実行される制御プログラムの具体的内容を図４に示す。同図において、制御プログラムが起動されると、ステップ４００において、被測定デバイス１００のテスト条件の設定が行われる。例えば、電源ライン１０１に電源電圧の設定値として＋５．５０Ｖ、テスタドライバチャンネル＃１に設定値＋５．００Ｖの電圧が、さらに、テスタドライバチャンネル＃２に設定値＋４．５０Ｖの電圧がそれぞれ、供給されるようにピンエレクトロニクス部２０により設定される。
【００２７】
次いで、半導体集積回路装置による被測定デバイス１００の試験が実行される（ステップ４０１）。さらにステップ４０２では、共通の直流測定部１６で被測定デバイス１００の各ピンに供給される設定電圧を測定し、その測定値と設定値との誤差を求める（ステップ４０２）。電源ライン１０１、テスタドライブチャンネル＃１、＃２の各電位を順次、測定し、これらの測定値と設定値との誤差＋α、＋β、＋γを求める。次いで、ステップ４０３でこれらの誤差が許容値内にあるか否かが判定される。
【００２８】
ステップ４０３で誤差＋α、＋β、＋γが許容値内にあり、無視し得る場合には、このプログラムの実行を終了する。また、ステップ４０３で誤差＋α、＋β、＋γがそれぞれ、許容値以上であり、無視できない場合には、電源ライン１０１に供給する設定値に−αを、テスタドライバチャンネル＃１には設定値に−βを、テスタドライバチャンネル＃２には設定値に−γをフィードバックするように、それぞれ加算した値を新たな設定値として供給し（ステップ４０４）、処理はステップ４０１に戻る。ステップ４０１〜４０４の処理は、ステップ４０３の判定が肯定されるまで繰り返される。
【００２９】
上述した本発明の実施の形態に係る半導体集積回路試験装置の校正時の制御動作に対して従来の半導体集積回路試験装置の校正時の制御動作を図６のフローチャートに示す。同図において、ステップ５００で被測定デバイス１００のテスト条件の設定が行われる。図４の場合と同様に、例えば、電源ライン１０１に電源電圧の設定値として＋５．５０Ｖ、テスタドライバチャンネル＃１に設定値＋５．００Ｖの電圧が、さらに、テスタドライバチャンネル＃２に設定値＋４．５０Ｖの電圧がそれぞれ、供給されるようにピンエレクトロニクス部２０により設定される。
【００３０】
次いで、半導体集積回路装置による被測定デバイス１００の試験が実行される（ステップ５０１）。更に、ステップ５０２では直流測定部１６で被測定デバイス１００におけるリファレンス出力REF OUTの設定電圧を測定し、判定を行う。ここで、従来の半導体集積回路試験装置の校正方法では、相対誤差の補正を行っていないために、被測定デバイ１００の各ピンに供給される電圧値、すなわち電源端子Ｖccに給電する電源ライン１０１、テスタドライバチャンネル＃１、＃２における各設定値に対して半導体集積回路試験装置の保証精度誤差±αが含まれた状態で測定されることになる。
【００３１】
したがって、最悪の場合にテスタドライバチャンネル＃１、＃２の設定値の誤差β、γがβ＝＋α、γ＝−αとなり、すなわち、テスタドライバチャンネル＃１における設定値の測定値が＋５．００＋α（Ｖ）、テスタドライバチャンネル＃２における設定値の測定値が＋４．５０−α（Ｖ）となり、テスタドライバチャンネル＃１、＃２間のとなる。この場合既述したように、リファレンス出力REF OUTの判定出力はテスタドライバチャンネル＃１、＃２の各設定値により定まるので、相対的誤差は＋２αの誤差を含むこととなり、判定に支障をきたすおそれがある。
【００３２】
これに対して、本発明の実施の形態に係る半導体集積回路試験装置では、被測定デバイス１００の各ピンにおける設定電圧を共通の測定系である直流測定部１６により測定するようにしたので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を直流測定部１６の分解能の範囲内に抑制することができる。
【００３３】
なお、被測定デバイス１００の各ピン毎に誤差に対して誤差と同じ大きさで、かつ逆極性の補正値を見掛け上の設定値に加算してフィードバックして該当するピン設定する際に、最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしてもよい。このように構成することにより、半導体集積回路試験装置の校正時間の短縮が図れる。
【００３４】
以上に説明したように、本発明の実施の形態に係る半導体集積回路試験装置の校正方法によれば、被測定デバイスの各ピンに接続される半導体集積回路試験装置における特定の関連する回路から前記各ピンに供給される実際の電圧値を共通の測定系である直流測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定し、かつ該測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定するようにしたので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００３５】
また、本発明の実施の形態に係る半導体集積回路試験装置の校正方法によれば、被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしたので、校正時間の短縮が図れる。
【００３６】
また、本発明の実施の形態に係る半導体集積回路試験装置によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置において、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置における特定の関連する回路から前記各ピンに供給される実際の電圧値を各ピン毎に前記被測定デバイスの検査実施中に測定する共通の電圧測定手段としての直流測定部１６と、試験時に前記被測定デバイスの各ピンに供給される電圧のプリセット値が記憶されている記憶手段としてのＲＯＭ１２と、直流測定部１６により測定された各ピンに供給された電圧の測定値とＲＯＭ１２に記憶されているプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、前記誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する制御手段としてのＣＰＵ１０とを有するので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００３７】
また、本発明の実施の形態に係る半導体集積回路試験装置によれば、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値をファイルとして記憶する第２の記憶手段としてのＲＡＭ１４を有し、制御手段としてのＣＰ１０は、次回の試験時からは校正用の測定は行わず、ＲＡＭ１４に記憶されているファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしたので、校正時間の短縮が図れる。
【００３８】
また、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置における特定の関連する回路から前記各ピンに供給される実際の電圧値を共通の測定系を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理とをコンピュータに実行させるためのプログラムををコンピュータに読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより半導体集積回路試験装置の校正を行うようにしてもよい。
【００３９】
この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００４０】
また、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置における特定の関連する回路から前記各ピンで供給される実際の電圧値を共通の測定系を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理と、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給する第４の処理とをコンピュータに実行させるためのプログラムをコンピュータにより読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより半導体集積回路試験装置の校正を行うようにしてもよい。
【００４１】
この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、記録するようにしたので、校正時間の短縮が図れる。
【００４２】
なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
また、「コンピュータシステム」は、ＷＷＷシステム利用している場合であれば、ホームページ提供環境（あるいは表示環境）を含むものとする。
【００４３】
また、「コンピュータ読み取り可能な記録媒体」とは、フロッピーディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可般媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。
さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの（伝送媒体ないしは伝送波）、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。
【００４４】
また上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【００４５】
【発明の効果】
請求項１に記載の発明によれば、被測定デバイスの各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定し、かつ該測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定するようにしたので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００４６】
請求項２に記載の発明によれば、被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしたので、校正時間の短縮が図れる。
【００４７】
請求項３に記載の発明によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置において、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン毎に前記被測定デバイスの検査実施中に測定する各ピン共通の電圧測定手段と、試験時に前記被測定デバイスの各ピンに供給される電圧のプリセット値が記憶されている記憶手段と、前記電圧測定手段により測定された各ピンに供給された電圧の測定値と前記記憶手段に記憶されているプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、前記誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する制御手段とを有するので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００４８】
請求項４に記載の発明によれば、請求項１に記載の半導体集積回路試験装置において、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値をファイルとして記憶する第２の記憶手段を有し、前記制御手段は、次回の試験時からは校正用の測定は行わず、前記第２の記憶手段に記憶されているファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしたので、校正時間の短縮が図れる。
【００４９】
請求項５に記載の発明によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理とをコンピュータに実行させるためのプログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしたので、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００５０】
請求項６に記載の発明によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンで供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理と、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給する第４の処理とをコンピュータに実行させるためのプログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしたので、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、校正時間の短縮が図れる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る半導体集積回路試験装置の概略構成を示すブロック図。
【図２】 本発明の実施の形態に係る半導体集積回路試験装置の要部の構成を示すブロック図。
【図３】 図２に示した半導体集積回路試験装置の制御動作を示すフローチャート。
【図４】 図２に示した半導体集積回路試験装置のより具体的な制御動作を示すフローチャート。
【図５】 従来の半導体集積回路試験装置の要部の構成を示すブロック図。
【図６】 図５に示した従来の半導体集積回路試験装置の制御動作を示すフローチャート。
【符号の説明】
１…半導体集積回路試験装置
１０…ＣＰＵ
１２…ＲＯＭ
１４…ＲＡＭ
１６…直流測定部
１００…被測定デバイス
１０１…電源ライン
１０２…出力線
１１１、１１２、１１３、１１４…リレー
【発明の属する技術分野】
本発明は、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置に係り、特に半導体集積回路試験装置の被測定デバイスの試験中における校正に関する。
【０００２】
【従来の技術】
特開平７−２８０８８５号公報に半導体集積回路試験装置のドライバの校正方法に関する発明が記載されている。この発明は、従来の半導体集積回路試験装置では、ドライバの校正を行う場合に被測定デバイスを半導体集積回路試験装置から切り離して行っていたために、試験実行時に被測定デバイスを接続した場合に負荷条件の相違により、校正の際の条件とは異なってしまうという不具合を解決するために、被測定デバイスに印加する信号の電圧レベルを被測定デバイスの試験条件下で校正するようにしたものである。
【０００３】
【発明が解決しようとする課題】
上述した特開平７−２８０８８５号公報に記載された発明では、被測定デバイスに印加する信号電圧レベルの絶対値の精度を問題にしている。
一方、ＬＳＩ等の半導体デバイスの検査実施中において、絶対値の精度も重要であるが、半導体集積回路試験装置における電源部、ドライバ、コンパレータ等のある特定の関連する回路系の出力の相対的精度として少しでも誤差を小さくしたい場合がある。
【０００４】
例えば、アナログ線形回路を特徴とするＬＳＩが被測定デバイスである場合には、直流的な測定、及び設定する試験条件（被測定デバイスの各ピンに印加するバイアス電圧等）において、より高い精度が要求される場合がある。図５を参照して従来の半導体集積回路試験装置において被測定デバイスに印加された電圧が含む誤差に起因して許容できない相対的誤差が生じる場合について説明する。
【０００５】
図５において、アナログ線形回路を特徴とするＬＳＩである被測定デバイス１００のピンＡ、ピンＢにテスタドライバチャンネル＃１、＃２からある電圧設定値（プログラムされた値）を供給する場合において、校正機能を有し、校正された半導体集積回路試験装置においても通常、半導体集積回路試験装置が保証する精度は、その設定値に対して、テスタドライバチャンネル＃１は±α（α＝数ｍｖ〜数十ｍｖ）であり、最悪の場合、保証範囲においても、設定値に対してテスタドライバチャンネル＃１は＋α、テスタドライバチャンネル＃２は、−αの誤差が発生する。また、電源端子Ｖccに供給される電圧についても同様である。
【０００６】
被測定デバイス１００のリファレンス出力REF OUTの電圧レベルが被測定デバイス１００に供給される各信号電圧（電源端子Ｖccに供給される電圧を含む。）の相対的な電位差によって決定されるような場合、例えば、電源端子Ｖcc に供給される電源電圧に対してテスタドライバチャンネル＃１の電位差と、テスタドライバチャンネル＃１の電位とテスタドライバチャンネル＃２の電位との電位差を被測定デバイス１００が判定してリファレンス出力REF OUTのが決定されるような場合に最悪、＋２αが発生するが、この誤差が検査において許容できない場合が発生するという問題が有った。
本発明はこのような事情に鑑みてなされたものであり、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる半導体集積回路試験装置、半導体集積回路試験装置の校正方法及び記録媒体を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正方法において、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定し、かつ該測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定することを特徴とする。
【０００８】
請求項１に記載の発明によれば、被測定デバイスの各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定し、かつ該測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定するようにしたので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【０００９】
また、請求項２に記載の発明は、請求項１に記載の半導体集積回路試験装置の校正方法において、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給することを特徴とする。
【００１０】
請求項２に記載の発明によれば、被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしたので、校正時間の短縮が図れる。
【００１１】
また、請求項３に記載の発明は、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置において、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン毎に前記被測定デバイスの検査実施中に測定する各ピン共通の電圧測定手段と、試験時に前記被測定デバイスの各ピンに供給される電圧のプリセット値が記憶されている記憶手段と、前記電圧測定手段により測定された各ピンに供給された電圧の測定値と前記記憶手段に記憶されているプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、前記誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する制御手段とを有することを特徴とする。
【００１２】
請求項３に記載の発明によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置において、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン毎に前記被測定デバイスの検査実施中に測定する各ピン共通の電圧測定手段と、試験時に前記被測定デバイスの各ピンに供給される電圧のプリセット値が記憶されている記憶手段と、前記電圧測定手段により測定された各ピンに供給された電圧の測定値と前記記憶手段に記憶されているプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、前記誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する制御手段とを有するので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００１３】
また、請求項４に記載の発明は、請求項１に記載の半導体集積回路試験装置において、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値をファイルとして記憶する第２の記憶手段を有し、前記制御手段は、次回の試験時からは校正用の測定は行わず、前記第２の記憶手段に記憶されているファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給することを特徴とする。
【００１４】
請求項４に記載の発明によれば、請求項１に記載の半導体集積回路試験装置において、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値をファイルとして記憶する第２の記憶手段を有し、前記制御手段は、次回の試験時からは校正用の測定は行わず、前記第２の記憶手段に記憶されているファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしたので、校正時間の短縮が図れる。
【００１５】
また、請求項５に記載の発明は、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理とをコンピュータに実行させるためのプログラムを記録したコンピュータにより読み取り可能な記録媒体を要旨とする。
【００１６】
請求項５に記載の発明によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理とをコンピュータに実行させるためのプログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしたので、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００１７】
また、請求項６に記載の発明は、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンで供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理と、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給する第４の処理とをコンピュータに実行させるためのプログラムを記録したコンピュータにより読み取り可能な記録媒体を要旨とする。
【００１８】
請求項６に記載の発明によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンで供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理と、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給する第４の処理とをコンピュータに実行させるためのプログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしたので、校正時間の短縮が図れる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。図１に本発明の実施の形態に係る半導体集積回路試験装置の概略構成を図１に示す。図１において、半導体集積回路試験装置１は、制御プログラムを実行することにより半導体集積回路装置の各部の制御を行うＣＰＵ１０と、制御プログラム及び固定データが記憶されているＲＯＭ１２と、データの読み出し及び書き込みが可能な記憶素子であるＲＡＭ１４と、直流測定部１６と、マルチプレクサ部１８と、ピンエレクトロニクス部２０とを有している。ＲＡＭ１４には、ユーザ設定データ格納エリア及びＣＰＵ１０のワークエリアが設定される。
【００２０】
直流測定部１６は、定電圧を印加して電流測定を行う機能、定電流を印加して、電圧測定を行う機能及び電圧測定する機能の３つの機能を有しており、被測定デバイスの各ピンに印加または、各ピンから出力される電圧を測定する共通の測定系として機能する。本発明の実施の形態では被測定デバイス（ＤＵＴ）１００の各ピンに印加された設定電圧を測定する。直流測定部１６は検知ライン（ＳＮＳＥ ＬＩＮＥ）３０、電圧（電流）供給ライン（ＦＯＲＣＥ ＬＩＮＥ）３１、マルチプレクサ１８を介してピンエレクトロニクス部２０に接続されている。ピンエレクトロニクス部２０は、ドライバ２００と、コンパレータ２０１と、リレー２０２（ＤＲＶ）、２０３（ＣＭＰ）、２０４（ＤＣＳ）、２０５（ＤＣＦ）とを有している。
【００２１】
上記構成において、ピンエレクトロニクス部２０内のドライバ２００よりリレー２０２を介して図示してない被測定デバイス（ＤＵＴ）の各ピンにＲＯＭ１２に記憶されている所定の設定値の電圧が供給され、また、被測定デバイスの各ピンから出力される電圧がリレー２０３を介してコンパレータ２０１に入力され、基準値と比較されるようになっている。
さらに、直流測定部１６は、検知ライン３０、電圧（電流）ライン３１、マルチプレクサ部１８、及びリレー２０４、２０５を介して被測定デバイスの各ピンに印加された電圧、または各ピンから出力された電圧を測定する。
【００２２】
次に、本発明の実施の形態に係る半導体集積回路試験装置の要部の構成を図２に示す。図２において、アナログ線形回路を特徴とするＬＳＩである被測定デバイス１００の試験中において、被測定デバイス１００のピンＡ、ピンＢに所定の設定電圧を供給しているテスタドライバチャンネル＃１、＃２、被測定デバイス１００の電源端子Ｖccに電源電圧を供給している電源ライン１０１、被測定デバイス１００のリファレンス出力REF OUTからテスタのコンパレータ（ピンエレクトロニクス部２０内に内蔵されている）側に接続されている出力線１０２に出力される電圧等の各電圧をリレー１１１、１１２、１１３、１１４を介して共通の測定系である直流測定部１６に取り込まれるよう構成されている。その他の構成は図１に示す構成と同様である。
なお、被測定デバイス１００の端子、すなわち、ピンは多数有るが、説明の便宜上、省略している。
【００２３】
上記構成からなる半導体集積回路試験装置のＣＰＵ１０により実行される制御プログラムの内容を図３のフローチャートを参照して説明する。図３に示すＲＯＭ１２に格納されている制御プログラムが起動されると、ステップ３００では、被測定デバイス１００のピンＡ、ピンＢにテスタドライバチャンネル＃１、＃２から供給される電圧値を設定する。電源端子ＶCCに供給される電源電圧等についても同様に設定値の電圧が供給される。
【００２４】
次いで、共通の測定系である直流測定部１６によりピンＡ、ピンＢ等の各ピンに実際に印加されてい電圧値をリレー１１１、１１２、１１３、１１４を介して取り込み、順次、測定する（ステップ３０１）。さらに、ステップ３０２では、測定値とプリセット値との差、すなわち誤差Ｘが算出される。次いで、誤差Ｘの絶対値｜Ｘ｜が許容値Ｍ以内であるか否かが判定される（ステップ３０３）。ステップ３０３の判定が肯定された場合、すなわち誤差Ｘの絶対値｜Ｘ｜が許容値Ｍ以内であると判定された場合には、このプログラムの実行を終了する。
【００２５】
他方、ステップ３０３で誤差Ｘの絶対値｜Ｘ｜が許容値Ｍ以上であると判定された場合には、ステップ３０２で求めた誤差Ｘを打ち消すように誤差Ｘとは逆極性で大きさが絶対値｜Ｘ｜の補正値を被測定デバイ１００の該当するピン（または端子）にフィードバックするように、すなわち見掛け上の設定値に補正値を加えるように設定する（ステップ３０４）。このフィードバック処理は、ステップ３０３の判定が肯定されるまで繰り返し、実行される。
【００２６】
次に、図３に示した半導体集積回路試験装置のＣＰＵ１０により実行される制御プログラムの具体的内容を図４に示す。同図において、制御プログラムが起動されると、ステップ４００において、被測定デバイス１００のテスト条件の設定が行われる。例えば、電源ライン１０１に電源電圧の設定値として＋５．５０Ｖ、テスタドライバチャンネル＃１に設定値＋５．００Ｖの電圧が、さらに、テスタドライバチャンネル＃２に設定値＋４．５０Ｖの電圧がそれぞれ、供給されるようにピンエレクトロニクス部２０により設定される。
【００２７】
次いで、半導体集積回路装置による被測定デバイス１００の試験が実行される（ステップ４０１）。さらにステップ４０２では、共通の直流測定部１６で被測定デバイス１００の各ピンに供給される設定電圧を測定し、その測定値と設定値との誤差を求める（ステップ４０２）。電源ライン１０１、テスタドライブチャンネル＃１、＃２の各電位を順次、測定し、これらの測定値と設定値との誤差＋α、＋β、＋γを求める。次いで、ステップ４０３でこれらの誤差が許容値内にあるか否かが判定される。
【００２８】
ステップ４０３で誤差＋α、＋β、＋γが許容値内にあり、無視し得る場合には、このプログラムの実行を終了する。また、ステップ４０３で誤差＋α、＋β、＋γがそれぞれ、許容値以上であり、無視できない場合には、電源ライン１０１に供給する設定値に−αを、テスタドライバチャンネル＃１には設定値に−βを、テスタドライバチャンネル＃２には設定値に−γをフィードバックするように、それぞれ加算した値を新たな設定値として供給し（ステップ４０４）、処理はステップ４０１に戻る。ステップ４０１〜４０４の処理は、ステップ４０３の判定が肯定されるまで繰り返される。
【００２９】
上述した本発明の実施の形態に係る半導体集積回路試験装置の校正時の制御動作に対して従来の半導体集積回路試験装置の校正時の制御動作を図６のフローチャートに示す。同図において、ステップ５００で被測定デバイス１００のテスト条件の設定が行われる。図４の場合と同様に、例えば、電源ライン１０１に電源電圧の設定値として＋５．５０Ｖ、テスタドライバチャンネル＃１に設定値＋５．００Ｖの電圧が、さらに、テスタドライバチャンネル＃２に設定値＋４．５０Ｖの電圧がそれぞれ、供給されるようにピンエレクトロニクス部２０により設定される。
【００３０】
次いで、半導体集積回路装置による被測定デバイス１００の試験が実行される（ステップ５０１）。更に、ステップ５０２では直流測定部１６で被測定デバイス１００におけるリファレンス出力REF OUTの設定電圧を測定し、判定を行う。ここで、従来の半導体集積回路試験装置の校正方法では、相対誤差の補正を行っていないために、被測定デバイ１００の各ピンに供給される電圧値、すなわち電源端子Ｖccに給電する電源ライン１０１、テスタドライバチャンネル＃１、＃２における各設定値に対して半導体集積回路試験装置の保証精度誤差±αが含まれた状態で測定されることになる。
【００３１】
したがって、最悪の場合にテスタドライバチャンネル＃１、＃２の設定値の誤差β、γがβ＝＋α、γ＝−αとなり、すなわち、テスタドライバチャンネル＃１における設定値の測定値が＋５．００＋α（Ｖ）、テスタドライバチャンネル＃２における設定値の測定値が＋４．５０−α（Ｖ）となり、テスタドライバチャンネル＃１、＃２間のとなる。この場合既述したように、リファレンス出力REF OUTの判定出力はテスタドライバチャンネル＃１、＃２の各設定値により定まるので、相対的誤差は＋２αの誤差を含むこととなり、判定に支障をきたすおそれがある。
【００３２】
これに対して、本発明の実施の形態に係る半導体集積回路試験装置では、被測定デバイス１００の各ピンにおける設定電圧を共通の測定系である直流測定部１６により測定するようにしたので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を直流測定部１６の分解能の範囲内に抑制することができる。
【００３３】
なお、被測定デバイス１００の各ピン毎に誤差に対して誤差と同じ大きさで、かつ逆極性の補正値を見掛け上の設定値に加算してフィードバックして該当するピン設定する際に、最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしてもよい。このように構成することにより、半導体集積回路試験装置の校正時間の短縮が図れる。
【００３４】
以上に説明したように、本発明の実施の形態に係る半導体集積回路試験装置の校正方法によれば、被測定デバイスの各ピンに接続される半導体集積回路試験装置における特定の関連する回路から前記各ピンに供給される実際の電圧値を共通の測定系である直流測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定し、かつ該測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定するようにしたので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００３５】
また、本発明の実施の形態に係る半導体集積回路試験装置の校正方法によれば、被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしたので、校正時間の短縮が図れる。
【００３６】
また、本発明の実施の形態に係る半導体集積回路試験装置によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置において、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置における特定の関連する回路から前記各ピンに供給される実際の電圧値を各ピン毎に前記被測定デバイスの検査実施中に測定する共通の電圧測定手段としての直流測定部１６と、試験時に前記被測定デバイスの各ピンに供給される電圧のプリセット値が記憶されている記憶手段としてのＲＯＭ１２と、直流測定部１６により測定された各ピンに供給された電圧の測定値とＲＯＭ１２に記憶されているプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、前記誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する制御手段としてのＣＰＵ１０とを有するので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００３７】
また、本発明の実施の形態に係る半導体集積回路試験装置によれば、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値をファイルとして記憶する第２の記憶手段としてのＲＡＭ１４を有し、制御手段としてのＣＰ１０は、次回の試験時からは校正用の測定は行わず、ＲＡＭ１４に記憶されているファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしたので、校正時間の短縮が図れる。
【００３８】
また、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置における特定の関連する回路から前記各ピンに供給される実際の電圧値を共通の測定系を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理とをコンピュータに実行させるためのプログラムををコンピュータに読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより半導体集積回路試験装置の校正を行うようにしてもよい。
【００３９】
この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００４０】
また、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置における特定の関連する回路から前記各ピンで供給される実際の電圧値を共通の測定系を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理と、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給する第４の処理とをコンピュータに実行させるためのプログラムをコンピュータにより読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより半導体集積回路試験装置の校正を行うようにしてもよい。
【００４１】
この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、記録するようにしたので、校正時間の短縮が図れる。
【００４２】
なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
また、「コンピュータシステム」は、ＷＷＷシステム利用している場合であれば、ホームページ提供環境（あるいは表示環境）を含むものとする。
【００４３】
また、「コンピュータ読み取り可能な記録媒体」とは、フロッピーディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可般媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。
さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの（伝送媒体ないしは伝送波）、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。
【００４４】
また上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【００４５】
【発明の効果】
請求項１に記載の発明によれば、被測定デバイスの各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定し、かつ該測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定するようにしたので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００４６】
請求項２に記載の発明によれば、被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしたので、校正時間の短縮が図れる。
【００４７】
請求項３に記載の発明によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置において、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン毎に前記被測定デバイスの検査実施中に測定する各ピン共通の電圧測定手段と、試験時に前記被測定デバイスの各ピンに供給される電圧のプリセット値が記憶されている記憶手段と、前記電圧測定手段により測定された各ピンに供給された電圧の測定値と前記記憶手段に記憶されているプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、前記誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する制御手段とを有するので、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００４８】
請求項４に記載の発明によれば、請求項１に記載の半導体集積回路試験装置において、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値をファイルとして記憶する第２の記憶手段を有し、前記制御手段は、次回の試験時からは校正用の測定は行わず、前記第２の記憶手段に記憶されているファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給するようにしたので、校正時間の短縮が図れる。
【００４９】
請求項５に記載の発明によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理とをコンピュータに実行させるためのプログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしたので、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、被測定デバイスの各ピンに供給する電圧設定値の相対的誤差を測定系の分解能の範囲内に抑制することができる。
【００５０】
請求項６に記載の発明によれば、被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンで供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理と、前記被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給する第４の処理とをコンピュータに実行させるためのプログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしたので、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、校正時間の短縮が図れる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る半導体集積回路試験装置の概略構成を示すブロック図。
【図２】 本発明の実施の形態に係る半導体集積回路試験装置の要部の構成を示すブロック図。
【図３】 図２に示した半導体集積回路試験装置の制御動作を示すフローチャート。
【図４】 図２に示した半導体集積回路試験装置のより具体的な制御動作を示すフローチャート。
【図５】 従来の半導体集積回路試験装置の要部の構成を示すブロック図。
【図６】 図５に示した従来の半導体集積回路試験装置の制御動作を示すフローチャート。
【符号の説明】
１…半導体集積回路試験装置
１０…ＣＰＵ
１２…ＲＯＭ
１４…ＲＡＭ
１６…直流測定部
１００…被測定デバイス
１０１…電源ライン
１０２…出力線
１１１、１１２、１１３、１１４…リレー
Claims (6)
- 被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正方法において、
該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定し、かつ該測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定することを特徴とする半導体集積回路試験装置の校正方法。 - 前記被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給することを特徴とする請求項１に記載の半導体集積回路試験装置の校正方法。
- 被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置において、
該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン毎に前記被測定デバイスの検査実施中に測定する各ピン共通の電圧測定手段と、
試験時に前記被測定デバイスの各ピンに供給される電圧のプリセット値が記憶されている記憶手段と、
前記電圧測定手段により測定された各ピンに供給された電圧の測定値と前記記憶手段に記憶されているプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、前記誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックし、前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する制御手段と、
を有することを特徴とする半導体集積回路試験装置。 - 前記被測定デバイスの各ピン毎に最終的に決定した前記補正値をファイルとして記憶する第２の記憶手段を有し、
前記制御手段は、次回の試験時からは校正用の測定は行わず、前記第２の記憶手段に記憶されているファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給することを特徴とする請求項３に記載の半導体集積回路試験装置。 - 被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、
該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンに供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、
前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、
前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理とをコンピュータに実行させるためのプログラムを記録したコンピュータにより読み取り可能な記録媒体。 - 被測定デバイスの各ピンに所定の電圧もしくはテスト信号を供給して各種の試験を行う半導体集積回路試験装置の校正を行う際に、
該被測定デバイスの前記各ピンに接続される前記半導体集積回路試験装置に前記各ピン毎に設けられたプリセット値の電圧を供給する電圧供給部から前記各ピンで供給される実際の電圧値を各ピン共通の電圧測定部を使用して各ピン毎に前記被測定デバイスの検査実施中に測定する第１の処理と、
前記測定値とプリセット値との誤差を各ピン毎に求め、該誤差が許容値以上であるピンについては、該誤差の逆極性の電圧値を補正値として被測定デバイスの該当するピンに印加するようにフィードバックする第２の処理と、
前記誤差が許容値以下になるまで前記フィードバック動作を繰り返して供給電圧を設定する第３の処理と、
前記被測定デバイスの各ピン毎に最終的に決定した前記補正値を電子ファイルとして記憶しておき、次回の試験時からは校正用の測定は行わず、前記電子ファイルから読み出した被測定デバイスの各ピン毎の補正値を各ピンに供給される見掛け上の設定値に加えた値を設定値として各ピンに供給する第４の処理と、
をコンピュータに実行させるためのプログラムを記録したコンピュータにより読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089816A JP3968946B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体集積回路試験装置、半導体集積回路試験装置の校正方法及び記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089816A JP3968946B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体集積回路試験装置、半導体集積回路試験装置の校正方法及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001281303A JP2001281303A (ja) | 2001-10-10 |
| JP3968946B2 true JP3968946B2 (ja) | 2007-08-29 |
Family
ID=18605518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089816A Expired - Fee Related JP3968946B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体集積回路試験装置、半導体集積回路試験装置の校正方法及び記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3968946B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6804620B1 (en) * | 2003-03-21 | 2004-10-12 | Advantest Corporation | Calibration method for system performance validation of automatic test equipment |
| US7230553B2 (en) * | 2003-12-31 | 2007-06-12 | Teradyne, Inc. | Parallel source/capture architecture |
| JP6086654B2 (ja) * | 2012-03-29 | 2017-03-01 | 株式会社ケーヒン | セル電圧測定基板の検査装置 |
| CN114236445A (zh) * | 2021-10-25 | 2022-03-25 | 中国船舶重工集团公司第七0九研究所 | 基于模拟电流源的集成电路电流参数标准复现装置及方法 |
| CN115993568B (zh) * | 2023-03-24 | 2023-05-30 | 绅克半导体科技(苏州)有限公司 | 半导体测试机及其测试通道直流校准方法 |
-
2000
- 2000-03-28 JP JP2000089816A patent/JP3968946B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001281303A (ja) | 2001-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7489123B2 (en) | Calibration control for pin electronics of automatic testing equipment | |
| JP4119060B2 (ja) | 試験装置 | |
| EP1440328B1 (en) | Method and apparatus for calibration and validation of high performance dut power supplies | |
| JP2020160073A (ja) | スマートセンサ適用のためのデバイスおよび方法 | |
| JP2011109653A (ja) | データ取込みシステム及びその校正方法 | |
| US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
| US20080027667A1 (en) | Sensor calibration using selectively disconnected temperature | |
| JP3968946B2 (ja) | 半導体集積回路試験装置、半導体集積回路試験装置の校正方法及び記録媒体 | |
| JP3884257B2 (ja) | 信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体 | |
| JP3216171B2 (ja) | Ｉｃ試験装置の較正方法 | |
| JP5018373B2 (ja) | 抵抗測定装置および抵抗測定方法 | |
| US6285206B1 (en) | Comparator circuit | |
| JP3628789B2 (ja) | 半導体テストシステムの自動校正装置 | |
| JP4163570B2 (ja) | Ａ／ｄ変換器 | |
| JP4645083B2 (ja) | 校正システム | |
| JP2001077691A (ja) | 半導体集積回路のテスト方法及び情報記憶媒体 | |
| JP5135611B2 (ja) | テスト装置 | |
| JP3592647B2 (ja) | 半導体検査装置、半導体集積回路、及び半導体検査方法 | |
| KR20200041966A (ko) | 전압 인가 장치 및 출력 전압 파형의 형성 방법 | |
| JP4596264B2 (ja) | Ｉｃテスタ | |
| JP2022171506A (ja) | 電源装置及びその補正方法 | |
| JP2565866Y2 (ja) | Ｉｃテスタの並列接続デバイス電源 | |
| US20050242977A1 (en) | Method and apparatus for calculating an analog to digital converter | |
| JP2009287956A (ja) | 半導体試験装置 | |
| JP3150245B2 (ja) | 半導体試験装置および半導体試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070528 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |