JP4119060B2 - 試験装置 - Google Patents
試験装置 Download PDFInfo
- Publication number
- JP4119060B2 JP4119060B2 JP28217599A JP28217599A JP4119060B2 JP 4119060 B2 JP4119060 B2 JP 4119060B2 JP 28217599 A JP28217599 A JP 28217599A JP 28217599 A JP28217599 A JP 28217599A JP 4119060 B2 JP4119060 B2 JP 4119060B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- electrical component
- voltage
- output
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電気部品を試験する試験装置に関する。特に本発明は、試験装置に設けられ、前記電気部品の入出力ピンに信号の入出力をするピンエレクトロニクスに関する。
【０００２】
【従来の技術】
図１は、従来の試験装置１００のブロック図である。試験装置１００は、電気部品１６に所定の信号を印加して電気部品１６が正常か否かを判定する。例えば、電気部品１６は、電流又は電圧に応じて所定の作用を行う部品をいい、例えば、ＩＣ（Integrated Circuit）やＬＳＩ（Large‐Scale Integrated circuit）のような能動素子から成る半導体部品のみならず、受動素子、各種センサー等の部品も含み、更に、これら部品を結合して一つのパッケージに収めた部品や、これら部品をプリント基板に装着して所定の機能を実現したブレッドボード等の部品も含む。
【０００３】
電気部品１６の入出力ピンからドライバ２０までの信号の伝送経路において、試験装置１００は、電気部品１６の出力値に応じて所定の負荷を与えるプログラマブルロード２４、電気部品１６の入出力ピンにおける電圧を制御してドライバ２０、判定部２２及びプログラマブルロード２４を保護するクランプ部２６及び、スイッチ２８を有する。スイッチ２８は、電気部品１６に電圧を印加して電流を測定する電圧印加電流測定試験及び、電気部品１６に電流を印加して電圧を測定する電流印加電圧測定試験をする場合に、電気部品１６とＤＣ測定部１４とを接続する。
【０００４】
【発明が解決しようとする課題】
電気部品１６のすべての入出力ピンに対してＤＣ測定部１４を設けると回路規模が大きくなるので、すべての入出力ピン分のＤＣ測定部１４は設けられていなかった。従って、電気部品１６が有する入出力ピンに対して、同時に電圧印加電流測定試験または、電流印加電圧測定試験をすることができなかった。更に、伝送経路上に、ＤＣ測定部１４を設けると浮遊容量が増加してしまうのでＡＣ試験時における測定精度の低下を招いた。
【０００５】
そこで本発明は、上記の課題を解決することのできる試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の形態は、電気部品を試験する試験装置に設けられ前記電気部品の入出力ピンに信号を入出力するピンエレクトロニクスにおいて、所望する電流を出力する電流源と、所望する電圧を生成する第１の電圧生成部と、前記電流源と、前記第１の電圧生成部と、前記電気部品の入出力ピンとそれぞれ接続されて、前記所望する電流を前記電気部品に与えると共に、前記所望する電圧を前記電気部品に与えるダイオードブリッジとを備え、前記第１の電圧生成部は、当該第１の電圧生成部から前記ダイオードブリッジに入力される電流を測定する電流測定部を有することを特徴とするピンエレクトロニクスを提供する。
【０００７】
また、前記電流源は、前記所望する電流を前記ダイオードブリッジへ出力する第１の電流源及び前記ダイオードブリッジから前記所望する電流を入力する第２の電流源を有し、前記入出力ピンに所定の電圧を印加して、前記電気部品に入力される電流を測定する場合に、前記第１の電流源に所定の電流を出力させ、前記第２の電流源に前記所定の電流を前記ダイオードブリッジから入力させる制御部を更に備えてもよい。
【０００８】
また、前記第１の電圧生成部は、少なくとも前記電気部品の有する前記入出力ピンのそれぞれに対応して設けられてもよい。また、前記電気部品の出力インピーダンスと、前記電気部品から出力される出力電圧を判定するコンパレータから前記電気部品までの伝送経路のインピーダンスとの違いにより生じる前記電気部品の出力値の歪みを補正するクランプ部を更に備え、前記クランプ部は、前記電気部品に与える電圧を生成する第２の電圧生成部と、所望する電流を生成する電流生成部と、前記第２の電圧生成部により生成される電圧を前記電気部品に供給するか、前記電流生成部により生成される前記所望の電流を前記電気部品に供給するかを選択するスイッチとを含み、前記電気部品に前記所望の電流を印加して、前記出力電圧を測定する場合に、前記制御部は、前記スイッチに、前記電流生成部を選択させて前記所望する電流を前記電気部品に供給させ、前記コンパレータに前記出力電圧を判定させてもよい。
【０００９】
また、前記電気回路に前記所望する電流を印加して、前記出力電圧を測定する場合に、前記制御部は、前記第１の電流源と前記第２の電流源から前記ダイオードブリッジへの電流の供給を停止させてもよい。また、前記コンパレータは、前記電気部品に前記所望の電流を印加して、前記電気部品から出力される前記出力電圧を測定する場合に、前記参照電圧源は参照電圧源から供給される参照電圧を順次変化させ、前記コンパレータは順次変化する前記参照電圧と前記出力電圧とを比較して、前記参照電圧と前記出力電圧が一致した場合に、前記出力電圧は前記参照電圧と等しい電圧値であると判定してもよい。
【００１０】
本発明の第２の形態は、電気部品を試験する試験装置に設けられ前記電気部品の入出力ピンに信号の入出力をするピンエレクトロニクスにおいて、前記電気部品の出力インピーダンスと、前記電気部品から出力される出力電圧を判定するコンパレータから前記電気部品までの伝送経路のインピーダンスとの違いにより生じる前記電気部品の出力値の歪みを補正するクランプ部を備え、前記クランプ部は、前記電気部品に与える電圧を生成する電圧生成部と、所望する電流を生成する電流生成部と、前記電圧生成部により生成される電圧を前記電気部品に供給するか、前記電流生成部により生成される前記所望の電流を前記電気部品に供給するかを選択するスイッチとを含み、前記電気部品に前記所望の電流を印加して、前記出力電圧を測定する場合に、前記スイッチに前記電流生成部を選択させて前記所望する電流を前記電気部品に供給させ、前記コンパレータに前記出力電圧を判定させる制御部を有することを特徴とするピンエレクトロニクスを提供する。
【００１１】
本発明の第３の形態は、電気部品が正常か否かを試験する試験装置において、前記電気部品に印加する試験パターンと、前記電気部品が正常な場合に出力されるべき期待値とを発生するパターン発生部と、前記試験パターンを前記電気部品に出力して、前記電気部品の出力値を入力するピンエレクトロニクスと、前記期待値と前記ピンエレクトロニクスを介して供給される前記出力値とを比較して前記電気回路が正常か否かを判定する比較部とを備え、前記ピンエレクトロニクスは、所望する電流を出力する電流源と、所望する電圧を生成する電圧生成部と、前記電流源と、前記電圧生成部と、前記電気部品の入出力ピンとそれぞれ接続されて、前記所望する電流を前記電気部品に与えると共に、前記所望する電圧を前記電気部品に与えるダイオードブリッジとを備え、前記電圧生成部は、当該電圧生成部から前記ダイオードブリッジに入力される電流を測定する電流測定部を有することを特徴とする試験装置を提供する。
【００１２】
本発明の第４の形態は、電気部品が正常か否かを試験する試験装置において、前記電気部品に印加する試験パターンと、前記電気部品が正常な場合に出力されるべき期待値とを発生するパターン発生部と、前記試験パターンを前記電気部品に出力して、前記電気部品の出力値を入力するピンエレクトロニクスと、前記期待値と前記ピンエレクトロニクスを介して供給される前記出力値とを比較して前記電気回路が正常か否かを判定する比較部とを備え、前記ピンエレクトロニクスは、前記電気部品の出力インピーダンスと、前記電気部品から出力される出力電圧を判定するコンパレータから前記電気部品までの伝送経路のインピーダンスとの違いにより生じる前記電気部品の出力値の歪みを補正するクランプ部を備え、前記クランプ部は、前記電気部品に与える電圧を生成する電圧生成部と、所望する電流を生成する電流生成部と、前記電圧生成部により生成される電圧を前記電気部品に供給するか、前記電流生成部により生成される所望の電流を前記電気部品に供給するかを選択するスイッチとを含み、前記電気部品に前記所望の電流を印加して、前記出力電圧を測定する場合に、前記スイッチに前記電流生成部を選択させて前記所望する電流を前記電気部品に供給させ、前記コンパレータに前記出力電圧を判定させる制御部を有することを特徴とする試験装置を提供する。
【００１３】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１４】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１５】
図２は、電気部品１６を試験する試験装置１００の１つの実施形態を示す。試験装置１００は、パターン発生部１０、比較部１２、コントローラ１７、ピンエレクトロニクス１９を備える。ピンエレクトロニクス１９は、ドライバ２０、判定部２２、プログラマブルロード２５、クランプ部５４を有する。判定部２２は、電気部品１６の出力電圧が、ハイレベル電位（論理値“１”）か、ロウレベル電位（論理値“０”）かを判定する。判定部２２は、ハイレベル電位を判定するのに用いる第１参照電圧を発生する参照電圧源２３ａ、ローレベル電位を判定するのに用いる第２参照電圧を発生する参照電圧源２３ｂ、電気部品１６の出力電圧と第１参照電圧とを比較するコンパレータ２２ａ及び、電気部品１６の出力電圧と第２参照電圧とを比較するコンパレータ２２ｂとを有する。プログラマブルロード２５は、所望する電圧を生成する電圧生成部２１及び、電流を測定する電流測定部２７を有する。
【００１６】
パターン発生部１０は、電気部品１６の試験に用いる試験パターンをドライバ２０に出力し、試験パターンを入力した正常な電気部品１６から出力されるべき期待値を比較部１２に出力する。ドライバ２０は、試験パターンを電気部品１６に印加する。クランプ部５４は、ドライバ２０、判定部２２及びプログラマブルロード２５に許容入力電圧外の電圧が印加され、破壊することを防止する。ドライバ２０、判定部２２及びプログラマブルロード２５が破壊せずに入力できる電圧の範囲を、許容入力電圧と定義する。判定部２２は、電気部品１６から供給される電圧に基づいて論理値を判定して比較部１２に出力する。比較部１２は、パターン発生部１０から供給される期待値と、判定部２２から供給される電気部品１６の出力値とを比較して、電気部品１６が正常か否かを判定する。
【００１７】
プログラマブルロード２５は、電気部品１６の出力電圧に基づいて電気部品１６に所定の負荷を与える。また、電圧印加電流測定試験をする場合に、電圧生成部２１は、電気部品１６に所定の電圧を印加する。電流測定部２７は、電気部品１６に入力される電流を測定する。試験装置１００を制御するコントローラ１７は、電気部品１６の出力電圧に基づいて電気部品１６に所定の負荷を与えるか、電圧印加電流測定試験をするか否かに応じて、プログラマブルロード２５を制御する。
【００１８】
図３は、プログラマブルロード２５の１つの実施形態を示す。プログラマブルロード２５は、電圧生成部２１、電流測定部２７、第１の電流源４８、第２の電流源５０、制御部５１及びダイオードブリッジ５２を備える。電圧生成部２１は、Ｄ／Ａ変換器３０、オペアンプ３２及び電流測定用抵抗３４を有する。電流測定部２７は、オペアンプ４４、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４並びにＡ／Ｄ変換器４６を有する。
【００１９】
Ｄ／Ａ変換器３０は、コントローラ１７により設定された所定の電圧を発生してオペアンプ３２の非反転入力端子に出力する。オペアンプ３２の出力が反転入力端子に負帰還されているので、オペアンプ３２は、電流測定用抵抗３４を介してダイオードブリッジ５２に印加する電圧と、Ｄ／Ａ変換器３０から供給される所定の電圧とが等しくなるように電圧を出力する。従って、電圧生成部２１は、Ｄ／Ａ変換器３０に設定された所定の電圧をダイオードブリッジ５２に出力することができる。
【００２０】
オペアンプ４４は、オペアンプ３２の非反転入力端子とオペアンプ３２の出力端子との電位差を増幅してＡ／Ｄ変換器４６に出力する。オペアンプ３２の非反転入力端子とオペアンプ３２の出力端子との電位差は、電流測定用抵抗３４において生じる電圧降下に等しい。他の形態において、オペアンプ４４は、電流測定用抵抗３４の両端の電位差を増幅して、Ａ／Ｄ変換器４６に出力してもよい。Ａ／Ｄ変換器４６は、オペアンプ４４から供給された電圧をディジタル信号に変換して、コントローラ１７に出力する。コントローラ１７は、Ａ／Ｄ変換器４６から供給される電圧を示すディジタル信号と、電流測定用抵抗３４の抵抗値に基づいて電流測定用抵抗３４に流れる電流を算出する。従って、電流測定部２７は、電流測定用抵抗３４により生じる電圧降下を測定して、ダイオードブリッジ５２に流入する電流を算出することができる。
【００２１】
ダイオードブリッジ５２は、ダイオードＤ１、Ｄ２、Ｄ３及びＤ４を有する。ダイオードブリッジ５２は、電圧生成部２１と、所望する電流を出力する第１の電流源４８と第２の電流源５０と電気部品１６とに接続されている。制御部５１は、コントローラ１７から供給される信号に基づいて、第１の電流源４８及び第２の電流源５０から出力される電流を設定する。他の実施形態において、制御部５１は、コントローラ１７であってもよく、コントローラ１７が第１の電流源４８及び第２の電流源５０を制御してもよい。例えば、制御部５１は、ロジックであっても、プログラムにより制御されるＣＰＵであってもよい。
【００２２】
電気部品１６から出力されるハイレベル電位またはロウレベル電位（論理値“１”または論理値“０”）のそれぞれに応じて、電気部品１６に所定の負荷を与えるプログラマブルロードとして使う場合、制御部５１は、電気部品１６がロウレベル電位（論理値“０”）を出力した時に、電気部品１６に与える負荷電流を第１の電流源４８に設定し、電気部品１６がハイレベル電位（論理値“１”）を出力した時に、電気部品１６に与える負荷電流を第２の電流源５０に設定する。
【００２３】
また、電圧生成部２１は、電気部品１６のスレショルド電位に等しい電圧を生成してダイオードブリッジ５２に出力する。ダイオードブリッジ５２は、電圧生成部２１から供給される電圧と、電気部品１６から供給される電圧に基づいて第１の電流源４８または第２の電流源５０のいずれかが発生する負荷電流を電気部品１６に出力する。例えば、電気部品１６から供給される電圧が電圧生成部２１から供給される電圧より低い場合、第１の電流源４８は負荷電流をダイオードＤ１を介して、電気部品１６に出力する。また、電気部品１６から供給される電圧が電圧生成部２１から供給される電圧より高い場合、第２の電流源５０は電流をダイオードブリッジ５２が有するダイオードＤ４を介して流入する。従って、電圧生成部２１が、ダイオードブリッジ５２に電気部品１６のスレショルド電圧に等しい電圧を印加し、制御部５１が第１の電流源４８及び第２の電流源５０のそれぞれに電気部品１６の出力電圧に応じた負荷電流を設定することでプログラマブルロードとして機能する。
【００２４】
電圧印加電流測定試験をする場合、制御部５１は、第１の電流源４８に所定の電流を出力させ、第２の電流源５０に第１の電流源４８が出力した電流と同一の電流を入力させる。電圧生成部２１は、ダイオードブリッジ５２に所定の電圧を印加する。例えば、所定の電圧は、電気部品１６の許容入力電圧の範囲であって、ドライバ２０及び判定部２２の許容入力電圧の範囲であることが好ましい。更に具体的には、−４Ｖから８Ｖの範囲の電圧であってもよい。また、他の実施形態において、電圧印加電流測定試験中にドライバ２０及び判定部２２に電圧が供給されないようにスイッチを設け、電圧生成部２１は、所定の電圧を電気部品１６の許容入力電圧の範囲でダイオードブリッジ５２に印加してもよい。
【００２５】
ダイオードブリッジ５２は、入力する電流と出力する電流とを一定するので、電気部品１６に入出力される電流と等しい電流が、電圧生成部２１からダイオードブリッジ５２に入出力される。従って、電流測定用抵抗３４により生じる電圧降下を測定し、電圧降下に基づいて電流を算出することで電気部品１６に入力される電流を測定することができる。従って、電圧生成部２１及び電流測定部２７の構成により、電圧印加電流測定試験をすることができる。また、電圧生成部２１は、プログラマブルロードとして使用する場合及び、電圧印加電流測定試験をする場合で電圧生成部２１を共有するので部品数を減じることができる。また、部品数が減るので、電圧生成部２１及び電流測定部２７を電気部品１６の全ての入出力ピンに対応して設けることができ、電気部品１６が有する入出力ピンに対して同時に電圧印加電流測定試験をすることができる。例えば、電気部品１６が１０２４ピンを有する場合に１０２４ピンを同時に測定することができる。更に、電気部品１６から判定部２２までの伝送経路上に、図１を用いて説明したスイッチ２８及びＤＣ測定部１４が不要になるので、伝送経路上の浮遊容量を減じることができる。浮遊容量を減じることができるので、精度の高い電気部品１６の試験ができる。また、プログラマブルロードとして使用する場合に、電気部品１６に供給されている負荷電流を測定することができる。
【００２６】
図４は、クランプ部５４の１つの実施形態を示す。クランプ部５４は、第１クランプ部５４ａ及び第２クランプ部５４ｂを備える。第１クランプ部５４ａは、第１ダイナミッククランプ部９０ａ、スイッチ６５及び電圧源Ｐ１、Ｐ２を有する。第１ダイナミッククランプ部９０ａは、オペアンプ７２、７４、スイッチ（６６、７０）、Ｄ／Ａ変換器８０を有する。第２クランプ部５４ｂは、第２ダイナミッククランプ部９０ｂ、スイッチ６７及び電圧源Ｐ３、Ｐ４を有する。第２ダイナミッククランプ部９０ｂは、オペアンプ７６、７８、スイッチ（６８、６９）、Ｄ／Ａ変換器８２を有する。電気部品１６の入出力ピンにおける電圧が、ドライバ２０、判定部２２及びプログラマブルロード２５の最小許容入力電圧より低い場合、第１クランプ部５４ａは、電気部品１６の入出力ピンにおける電圧が最小許容電圧より低くならないように第１の電圧を電気部品１６に出力する。電気部品１６の入出力ピンにおける電圧が、電気部品１６の最大許容入力電圧より高い場合、第２クランプ部５４ｂは、電気部品１６の入出力ピンにおける電圧が最大許容入力電圧より高くならないように第２の電圧を電気部品１６に供給する。
【００２７】
第１クランプ部５４ａについて説明する。コンデンサＣ２は、第１クランプ部５４ａにおける電圧の変動を抑えるために設けられる。電圧源Ｐ２は第１の電圧を発生する。例えば、第１の電圧は、ドライバ２０、判定部２２及びプログラマブルロード２５の最小許容入力電圧より高い電圧であることが好ましい。電気部品１６の入出力ピンにおける電圧が、第１の電圧より低い場合に電気部品１６に電流を出力するので、電気部品１６の入出力ピンにおける電圧を、第１の電圧より低くならないようにできる。従って、電気部品１６の入出力ピンにおける電圧が、ドライバ２０、判定部２２及びプログラマブルロード２５の許容入力電圧より低いことによるドライバ２０、判定部２２及びプログラマブルロード２５の破壊を防ぐことができる。電圧源Ｐ１は電圧源Ｐ２より低い電圧を発生することが好ましく、電圧源Ｐ２から電圧源Ｐ１へ電流が流れ、ダイオードＤ７における電圧が不定になることを防ぐ。
【００２８】
伝送経路のインピーダンスと電気部品１６の出力インピーダンスとの違いにより生じる電気部品１６の出力値の歪みを補正するために第１ダイナミッククランプ部９０ａを用いる場合、スイッチ６５及び６６は閉じて、スイッチ７０は開く。電流印加電圧測定試験をする場合、スイッチ６５及び７０は閉じて、スイッチ６６は開く。スイッチ７０が閉じると、Ｄ／Ａ変換器８０、オペアンプ７４、７２及び抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２及びＲ１３を有する電流生成部が構成される。Ｄ／Ａ変換器８０は、所定の電圧をオペアンプ７４の反転入力端子に出力する。オペアンプ７２は、抵抗Ｒ１１の両端の電圧を差動増幅して得られた電圧をオペアンプ７４に帰還する。従って、電流生成部は定電流を出力する。電流生成部が生成した定電流は、スイッチ６５、ダイオードＤ８、Ｄ６を介して電気部品１６に供給される。判定部２２は、電気部品１６の入出力ピンにおける電圧値を判定する。判定方法は、後述する。
【００２９】
また、電流印加電圧測定試験をする場合に、図３を用いて説明した制御部５１は、第１の電流源４８及び第２の電流源５０に電流の出力を停止させることを指定する信号を供給し、第１の電流源４８及び第２の電流源５０は、制御部５１からの信号に基づいて、ダイオードブリッジ５２への電流の供給を停止する。ダイオードブリッジ５２に電流が供給されないので、電圧生成部２１及び電流測定部２７は電気的に切り離すことができる。従って、電圧生成部２１及び電流測定部２７を電気的に切り離さない場合より、測定精度の高い試験ができる。
【００３０】
電流印加電圧測定試験をする場合、第１クランプ部５４ａは、電気部品１６に正の電流を印加するのに対して、第２クランプ部５４ｂは、電気部品１６に負の電流を印加する。第２クランプ部５４ｂの機能及び動作は、当業者にとって第１クランプ部５４ａの機能及び動作に基づいて容易に理解できるので説明を省略する。
【００３１】
また、第１クランプ部５４ａが電流を電気部品１６に印加している場合、第２クランプ部５４ｂは、電気部品１６に電流を印加しない。また、第２クランプ部５４ｂが、電気部品１６に電流を印加している場合、第１クランプ部５４ａは、電気部品１６に電流を印加しない。例えば、スイッチ７０及びスイッチ６５が閉じている場合に、スイッチ６９は開いている。また、スイッチ６５、６６、６７、６８、６９及び７０の開閉は、図４に図示しない制御部５１により制御されることが好ましい。他の実施形態において、コントローラ１７により制御されてもよい。例えば、制御部５１は、ロジックであっても、プログラムにより制御されるＣＰＵであってもよい。
【００３２】
ダイナミッククランプとして用いる場合及び、電流印加電圧測定試験でＤ／Ａ変換器８０を共有することができるので、部品数を減じることができる。また、部品数が減るので、電気部品１６が有する入出力ピンの全てに対応する電流生成部を設けることができ、電気部品１６が有する入出力ピンに対して同時に電流印加電圧測定試験をすることができる。例えば、電気部品１６が１０２４ピンを有する場合に１０２４ピンを同時に測定することができる。更に、電気部品１６から判定部２２までの伝送経路上に、図１を用いて説明したスイッチ２８及びＤＣ測定部１４が不要になるので、伝送経路上の浮遊容量を減じることができる。浮遊容量を減じることができるので、精度の高い電気部品１６の試験ができる。
【００３３】
図５は、判定部２２が有するコンパレータ２２ａ及び参照電圧源２３ａを示す。電流印加電圧測定試験において、電気部品１６の入出力ピンに定電流を印加した場合の、電気部品１６の入出力ピンにおける電圧がコンパレータ２２ａに入力される。参照電圧源２３ａは、コントローラ１７からの信号に基づいて、参照電圧を順次変化させてコンパレータ２２ａに出力する。コンパレータ２２ａは、電気部品１６から供給される入出力ピンにおける電圧と、参照電圧源２３ａから供給される参照電圧を比較する。従って、判定部２２は、電気部品１６から供給される入出力ピンにおける電圧と、参照電圧が一致するか否かで、電気部品１６から供給される入出力ピンにおける電圧を判定することができる。
【００３４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００３５】
【発明の効果】
上記説明から明らかなように、本発明によれば電気部品が有する入出力ピンに対して、同時に電圧印加電流測定試験及び、電流印加電圧測定試験ができる。
【図面の簡単な説明】
【図１】従来の試験装置１００を示す。
【図２】試験装置１００の１つの実施形態を示す。
【図３】プログラマブルロード２５の１つの実施形態を示す。
【図４】クランプ部５４の１つの実施形態を示す。
【図５】判定部２２を示す。
【符号の説明】
１０・・・パターン発生部、１２・・・比較部、１４・・・ＤＣ測定部、１６・・・電気部品、１８・・・ピンエレクトロニクス、１９・・・ピンエレクトロニクス、２０・・・ドライバ、２１・・・電圧生成部、２２・・・判定部、２２ａ・・・コンパレータ、２３ａ・・・参照電圧源、２４・・・プログラマブルロード、２５・・・プログラマブルロード、２６・・・クランプ部、２７・・・電流測定部、２８・・・スイッチ、３０・・・Ｄ／Ａ変換器、３２・・・オペアンプ、３４・・・電流測定用抵抗、４４・・・オペアンプ、４６・・・Ａ／Ｄ変換器、４８・・・第１の電流源、５０・・・第２の電流源、５１・・・制御部、５２・・・ダイオードブリッジ、５４・・・クランプ部、６５・・・スイッチ、７２・・・オペアンプ、８０・・・Ｄ／Ａ変換器
【発明の属する技術分野】
本発明は、電気部品を試験する試験装置に関する。特に本発明は、試験装置に設けられ、前記電気部品の入出力ピンに信号の入出力をするピンエレクトロニクスに関する。
【０００２】
【従来の技術】
図１は、従来の試験装置１００のブロック図である。試験装置１００は、電気部品１６に所定の信号を印加して電気部品１６が正常か否かを判定する。例えば、電気部品１６は、電流又は電圧に応じて所定の作用を行う部品をいい、例えば、ＩＣ（Integrated Circuit）やＬＳＩ（Large‐Scale Integrated circuit）のような能動素子から成る半導体部品のみならず、受動素子、各種センサー等の部品も含み、更に、これら部品を結合して一つのパッケージに収めた部品や、これら部品をプリント基板に装着して所定の機能を実現したブレッドボード等の部品も含む。
【０００３】
電気部品１６の入出力ピンからドライバ２０までの信号の伝送経路において、試験装置１００は、電気部品１６の出力値に応じて所定の負荷を与えるプログラマブルロード２４、電気部品１６の入出力ピンにおける電圧を制御してドライバ２０、判定部２２及びプログラマブルロード２４を保護するクランプ部２６及び、スイッチ２８を有する。スイッチ２８は、電気部品１６に電圧を印加して電流を測定する電圧印加電流測定試験及び、電気部品１６に電流を印加して電圧を測定する電流印加電圧測定試験をする場合に、電気部品１６とＤＣ測定部１４とを接続する。
【０００４】
【発明が解決しようとする課題】
電気部品１６のすべての入出力ピンに対してＤＣ測定部１４を設けると回路規模が大きくなるので、すべての入出力ピン分のＤＣ測定部１４は設けられていなかった。従って、電気部品１６が有する入出力ピンに対して、同時に電圧印加電流測定試験または、電流印加電圧測定試験をすることができなかった。更に、伝送経路上に、ＤＣ測定部１４を設けると浮遊容量が増加してしまうのでＡＣ試験時における測定精度の低下を招いた。
【０００５】
そこで本発明は、上記の課題を解決することのできる試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の形態は、電気部品を試験する試験装置に設けられ前記電気部品の入出力ピンに信号を入出力するピンエレクトロニクスにおいて、所望する電流を出力する電流源と、所望する電圧を生成する第１の電圧生成部と、前記電流源と、前記第１の電圧生成部と、前記電気部品の入出力ピンとそれぞれ接続されて、前記所望する電流を前記電気部品に与えると共に、前記所望する電圧を前記電気部品に与えるダイオードブリッジとを備え、前記第１の電圧生成部は、当該第１の電圧生成部から前記ダイオードブリッジに入力される電流を測定する電流測定部を有することを特徴とするピンエレクトロニクスを提供する。
【０００７】
また、前記電流源は、前記所望する電流を前記ダイオードブリッジへ出力する第１の電流源及び前記ダイオードブリッジから前記所望する電流を入力する第２の電流源を有し、前記入出力ピンに所定の電圧を印加して、前記電気部品に入力される電流を測定する場合に、前記第１の電流源に所定の電流を出力させ、前記第２の電流源に前記所定の電流を前記ダイオードブリッジから入力させる制御部を更に備えてもよい。
【０００８】
また、前記第１の電圧生成部は、少なくとも前記電気部品の有する前記入出力ピンのそれぞれに対応して設けられてもよい。また、前記電気部品の出力インピーダンスと、前記電気部品から出力される出力電圧を判定するコンパレータから前記電気部品までの伝送経路のインピーダンスとの違いにより生じる前記電気部品の出力値の歪みを補正するクランプ部を更に備え、前記クランプ部は、前記電気部品に与える電圧を生成する第２の電圧生成部と、所望する電流を生成する電流生成部と、前記第２の電圧生成部により生成される電圧を前記電気部品に供給するか、前記電流生成部により生成される前記所望の電流を前記電気部品に供給するかを選択するスイッチとを含み、前記電気部品に前記所望の電流を印加して、前記出力電圧を測定する場合に、前記制御部は、前記スイッチに、前記電流生成部を選択させて前記所望する電流を前記電気部品に供給させ、前記コンパレータに前記出力電圧を判定させてもよい。
【０００９】
また、前記電気回路に前記所望する電流を印加して、前記出力電圧を測定する場合に、前記制御部は、前記第１の電流源と前記第２の電流源から前記ダイオードブリッジへの電流の供給を停止させてもよい。また、前記コンパレータは、前記電気部品に前記所望の電流を印加して、前記電気部品から出力される前記出力電圧を測定する場合に、前記参照電圧源は参照電圧源から供給される参照電圧を順次変化させ、前記コンパレータは順次変化する前記参照電圧と前記出力電圧とを比較して、前記参照電圧と前記出力電圧が一致した場合に、前記出力電圧は前記参照電圧と等しい電圧値であると判定してもよい。
【００１０】
本発明の第２の形態は、電気部品を試験する試験装置に設けられ前記電気部品の入出力ピンに信号の入出力をするピンエレクトロニクスにおいて、前記電気部品の出力インピーダンスと、前記電気部品から出力される出力電圧を判定するコンパレータから前記電気部品までの伝送経路のインピーダンスとの違いにより生じる前記電気部品の出力値の歪みを補正するクランプ部を備え、前記クランプ部は、前記電気部品に与える電圧を生成する電圧生成部と、所望する電流を生成する電流生成部と、前記電圧生成部により生成される電圧を前記電気部品に供給するか、前記電流生成部により生成される前記所望の電流を前記電気部品に供給するかを選択するスイッチとを含み、前記電気部品に前記所望の電流を印加して、前記出力電圧を測定する場合に、前記スイッチに前記電流生成部を選択させて前記所望する電流を前記電気部品に供給させ、前記コンパレータに前記出力電圧を判定させる制御部を有することを特徴とするピンエレクトロニクスを提供する。
【００１１】
本発明の第３の形態は、電気部品が正常か否かを試験する試験装置において、前記電気部品に印加する試験パターンと、前記電気部品が正常な場合に出力されるべき期待値とを発生するパターン発生部と、前記試験パターンを前記電気部品に出力して、前記電気部品の出力値を入力するピンエレクトロニクスと、前記期待値と前記ピンエレクトロニクスを介して供給される前記出力値とを比較して前記電気回路が正常か否かを判定する比較部とを備え、前記ピンエレクトロニクスは、所望する電流を出力する電流源と、所望する電圧を生成する電圧生成部と、前記電流源と、前記電圧生成部と、前記電気部品の入出力ピンとそれぞれ接続されて、前記所望する電流を前記電気部品に与えると共に、前記所望する電圧を前記電気部品に与えるダイオードブリッジとを備え、前記電圧生成部は、当該電圧生成部から前記ダイオードブリッジに入力される電流を測定する電流測定部を有することを特徴とする試験装置を提供する。
【００１２】
本発明の第４の形態は、電気部品が正常か否かを試験する試験装置において、前記電気部品に印加する試験パターンと、前記電気部品が正常な場合に出力されるべき期待値とを発生するパターン発生部と、前記試験パターンを前記電気部品に出力して、前記電気部品の出力値を入力するピンエレクトロニクスと、前記期待値と前記ピンエレクトロニクスを介して供給される前記出力値とを比較して前記電気回路が正常か否かを判定する比較部とを備え、前記ピンエレクトロニクスは、前記電気部品の出力インピーダンスと、前記電気部品から出力される出力電圧を判定するコンパレータから前記電気部品までの伝送経路のインピーダンスとの違いにより生じる前記電気部品の出力値の歪みを補正するクランプ部を備え、前記クランプ部は、前記電気部品に与える電圧を生成する電圧生成部と、所望する電流を生成する電流生成部と、前記電圧生成部により生成される電圧を前記電気部品に供給するか、前記電流生成部により生成される所望の電流を前記電気部品に供給するかを選択するスイッチとを含み、前記電気部品に前記所望の電流を印加して、前記出力電圧を測定する場合に、前記スイッチに前記電流生成部を選択させて前記所望する電流を前記電気部品に供給させ、前記コンパレータに前記出力電圧を判定させる制御部を有することを特徴とする試験装置を提供する。
【００１３】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１４】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１５】
図２は、電気部品１６を試験する試験装置１００の１つの実施形態を示す。試験装置１００は、パターン発生部１０、比較部１２、コントローラ１７、ピンエレクトロニクス１９を備える。ピンエレクトロニクス１９は、ドライバ２０、判定部２２、プログラマブルロード２５、クランプ部５４を有する。判定部２２は、電気部品１６の出力電圧が、ハイレベル電位（論理値“１”）か、ロウレベル電位（論理値“０”）かを判定する。判定部２２は、ハイレベル電位を判定するのに用いる第１参照電圧を発生する参照電圧源２３ａ、ローレベル電位を判定するのに用いる第２参照電圧を発生する参照電圧源２３ｂ、電気部品１６の出力電圧と第１参照電圧とを比較するコンパレータ２２ａ及び、電気部品１６の出力電圧と第２参照電圧とを比較するコンパレータ２２ｂとを有する。プログラマブルロード２５は、所望する電圧を生成する電圧生成部２１及び、電流を測定する電流測定部２７を有する。
【００１６】
パターン発生部１０は、電気部品１６の試験に用いる試験パターンをドライバ２０に出力し、試験パターンを入力した正常な電気部品１６から出力されるべき期待値を比較部１２に出力する。ドライバ２０は、試験パターンを電気部品１６に印加する。クランプ部５４は、ドライバ２０、判定部２２及びプログラマブルロード２５に許容入力電圧外の電圧が印加され、破壊することを防止する。ドライバ２０、判定部２２及びプログラマブルロード２５が破壊せずに入力できる電圧の範囲を、許容入力電圧と定義する。判定部２２は、電気部品１６から供給される電圧に基づいて論理値を判定して比較部１２に出力する。比較部１２は、パターン発生部１０から供給される期待値と、判定部２２から供給される電気部品１６の出力値とを比較して、電気部品１６が正常か否かを判定する。
【００１７】
プログラマブルロード２５は、電気部品１６の出力電圧に基づいて電気部品１６に所定の負荷を与える。また、電圧印加電流測定試験をする場合に、電圧生成部２１は、電気部品１６に所定の電圧を印加する。電流測定部２７は、電気部品１６に入力される電流を測定する。試験装置１００を制御するコントローラ１７は、電気部品１６の出力電圧に基づいて電気部品１６に所定の負荷を与えるか、電圧印加電流測定試験をするか否かに応じて、プログラマブルロード２５を制御する。
【００１８】
図３は、プログラマブルロード２５の１つの実施形態を示す。プログラマブルロード２５は、電圧生成部２１、電流測定部２７、第１の電流源４８、第２の電流源５０、制御部５１及びダイオードブリッジ５２を備える。電圧生成部２１は、Ｄ／Ａ変換器３０、オペアンプ３２及び電流測定用抵抗３４を有する。電流測定部２７は、オペアンプ４４、抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４並びにＡ／Ｄ変換器４６を有する。
【００１９】
Ｄ／Ａ変換器３０は、コントローラ１７により設定された所定の電圧を発生してオペアンプ３２の非反転入力端子に出力する。オペアンプ３２の出力が反転入力端子に負帰還されているので、オペアンプ３２は、電流測定用抵抗３４を介してダイオードブリッジ５２に印加する電圧と、Ｄ／Ａ変換器３０から供給される所定の電圧とが等しくなるように電圧を出力する。従って、電圧生成部２１は、Ｄ／Ａ変換器３０に設定された所定の電圧をダイオードブリッジ５２に出力することができる。
【００２０】
オペアンプ４４は、オペアンプ３２の非反転入力端子とオペアンプ３２の出力端子との電位差を増幅してＡ／Ｄ変換器４６に出力する。オペアンプ３２の非反転入力端子とオペアンプ３２の出力端子との電位差は、電流測定用抵抗３４において生じる電圧降下に等しい。他の形態において、オペアンプ４４は、電流測定用抵抗３４の両端の電位差を増幅して、Ａ／Ｄ変換器４６に出力してもよい。Ａ／Ｄ変換器４６は、オペアンプ４４から供給された電圧をディジタル信号に変換して、コントローラ１７に出力する。コントローラ１７は、Ａ／Ｄ変換器４６から供給される電圧を示すディジタル信号と、電流測定用抵抗３４の抵抗値に基づいて電流測定用抵抗３４に流れる電流を算出する。従って、電流測定部２７は、電流測定用抵抗３４により生じる電圧降下を測定して、ダイオードブリッジ５２に流入する電流を算出することができる。
【００２１】
ダイオードブリッジ５２は、ダイオードＤ１、Ｄ２、Ｄ３及びＤ４を有する。ダイオードブリッジ５２は、電圧生成部２１と、所望する電流を出力する第１の電流源４８と第２の電流源５０と電気部品１６とに接続されている。制御部５１は、コントローラ１７から供給される信号に基づいて、第１の電流源４８及び第２の電流源５０から出力される電流を設定する。他の実施形態において、制御部５１は、コントローラ１７であってもよく、コントローラ１７が第１の電流源４８及び第２の電流源５０を制御してもよい。例えば、制御部５１は、ロジックであっても、プログラムにより制御されるＣＰＵであってもよい。
【００２２】
電気部品１６から出力されるハイレベル電位またはロウレベル電位（論理値“１”または論理値“０”）のそれぞれに応じて、電気部品１６に所定の負荷を与えるプログラマブルロードとして使う場合、制御部５１は、電気部品１６がロウレベル電位（論理値“０”）を出力した時に、電気部品１６に与える負荷電流を第１の電流源４８に設定し、電気部品１６がハイレベル電位（論理値“１”）を出力した時に、電気部品１６に与える負荷電流を第２の電流源５０に設定する。
【００２３】
また、電圧生成部２１は、電気部品１６のスレショルド電位に等しい電圧を生成してダイオードブリッジ５２に出力する。ダイオードブリッジ５２は、電圧生成部２１から供給される電圧と、電気部品１６から供給される電圧に基づいて第１の電流源４８または第２の電流源５０のいずれかが発生する負荷電流を電気部品１６に出力する。例えば、電気部品１６から供給される電圧が電圧生成部２１から供給される電圧より低い場合、第１の電流源４８は負荷電流をダイオードＤ１を介して、電気部品１６に出力する。また、電気部品１６から供給される電圧が電圧生成部２１から供給される電圧より高い場合、第２の電流源５０は電流をダイオードブリッジ５２が有するダイオードＤ４を介して流入する。従って、電圧生成部２１が、ダイオードブリッジ５２に電気部品１６のスレショルド電圧に等しい電圧を印加し、制御部５１が第１の電流源４８及び第２の電流源５０のそれぞれに電気部品１６の出力電圧に応じた負荷電流を設定することでプログラマブルロードとして機能する。
【００２４】
電圧印加電流測定試験をする場合、制御部５１は、第１の電流源４８に所定の電流を出力させ、第２の電流源５０に第１の電流源４８が出力した電流と同一の電流を入力させる。電圧生成部２１は、ダイオードブリッジ５２に所定の電圧を印加する。例えば、所定の電圧は、電気部品１６の許容入力電圧の範囲であって、ドライバ２０及び判定部２２の許容入力電圧の範囲であることが好ましい。更に具体的には、−４Ｖから８Ｖの範囲の電圧であってもよい。また、他の実施形態において、電圧印加電流測定試験中にドライバ２０及び判定部２２に電圧が供給されないようにスイッチを設け、電圧生成部２１は、所定の電圧を電気部品１６の許容入力電圧の範囲でダイオードブリッジ５２に印加してもよい。
【００２５】
ダイオードブリッジ５２は、入力する電流と出力する電流とを一定するので、電気部品１６に入出力される電流と等しい電流が、電圧生成部２１からダイオードブリッジ５２に入出力される。従って、電流測定用抵抗３４により生じる電圧降下を測定し、電圧降下に基づいて電流を算出することで電気部品１６に入力される電流を測定することができる。従って、電圧生成部２１及び電流測定部２７の構成により、電圧印加電流測定試験をすることができる。また、電圧生成部２１は、プログラマブルロードとして使用する場合及び、電圧印加電流測定試験をする場合で電圧生成部２１を共有するので部品数を減じることができる。また、部品数が減るので、電圧生成部２１及び電流測定部２７を電気部品１６の全ての入出力ピンに対応して設けることができ、電気部品１６が有する入出力ピンに対して同時に電圧印加電流測定試験をすることができる。例えば、電気部品１６が１０２４ピンを有する場合に１０２４ピンを同時に測定することができる。更に、電気部品１６から判定部２２までの伝送経路上に、図１を用いて説明したスイッチ２８及びＤＣ測定部１４が不要になるので、伝送経路上の浮遊容量を減じることができる。浮遊容量を減じることができるので、精度の高い電気部品１６の試験ができる。また、プログラマブルロードとして使用する場合に、電気部品１６に供給されている負荷電流を測定することができる。
【００２６】
図４は、クランプ部５４の１つの実施形態を示す。クランプ部５４は、第１クランプ部５４ａ及び第２クランプ部５４ｂを備える。第１クランプ部５４ａは、第１ダイナミッククランプ部９０ａ、スイッチ６５及び電圧源Ｐ１、Ｐ２を有する。第１ダイナミッククランプ部９０ａは、オペアンプ７２、７４、スイッチ（６６、７０）、Ｄ／Ａ変換器８０を有する。第２クランプ部５４ｂは、第２ダイナミッククランプ部９０ｂ、スイッチ６７及び電圧源Ｐ３、Ｐ４を有する。第２ダイナミッククランプ部９０ｂは、オペアンプ７６、７８、スイッチ（６８、６９）、Ｄ／Ａ変換器８２を有する。電気部品１６の入出力ピンにおける電圧が、ドライバ２０、判定部２２及びプログラマブルロード２５の最小許容入力電圧より低い場合、第１クランプ部５４ａは、電気部品１６の入出力ピンにおける電圧が最小許容電圧より低くならないように第１の電圧を電気部品１６に出力する。電気部品１６の入出力ピンにおける電圧が、電気部品１６の最大許容入力電圧より高い場合、第２クランプ部５４ｂは、電気部品１６の入出力ピンにおける電圧が最大許容入力電圧より高くならないように第２の電圧を電気部品１６に供給する。
【００２７】
第１クランプ部５４ａについて説明する。コンデンサＣ２は、第１クランプ部５４ａにおける電圧の変動を抑えるために設けられる。電圧源Ｐ２は第１の電圧を発生する。例えば、第１の電圧は、ドライバ２０、判定部２２及びプログラマブルロード２５の最小許容入力電圧より高い電圧であることが好ましい。電気部品１６の入出力ピンにおける電圧が、第１の電圧より低い場合に電気部品１６に電流を出力するので、電気部品１６の入出力ピンにおける電圧を、第１の電圧より低くならないようにできる。従って、電気部品１６の入出力ピンにおける電圧が、ドライバ２０、判定部２２及びプログラマブルロード２５の許容入力電圧より低いことによるドライバ２０、判定部２２及びプログラマブルロード２５の破壊を防ぐことができる。電圧源Ｐ１は電圧源Ｐ２より低い電圧を発生することが好ましく、電圧源Ｐ２から電圧源Ｐ１へ電流が流れ、ダイオードＤ７における電圧が不定になることを防ぐ。
【００２８】
伝送経路のインピーダンスと電気部品１６の出力インピーダンスとの違いにより生じる電気部品１６の出力値の歪みを補正するために第１ダイナミッククランプ部９０ａを用いる場合、スイッチ６５及び６６は閉じて、スイッチ７０は開く。電流印加電圧測定試験をする場合、スイッチ６５及び７０は閉じて、スイッチ６６は開く。スイッチ７０が閉じると、Ｄ／Ａ変換器８０、オペアンプ７４、７２及び抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２及びＲ１３を有する電流生成部が構成される。Ｄ／Ａ変換器８０は、所定の電圧をオペアンプ７４の反転入力端子に出力する。オペアンプ７２は、抵抗Ｒ１１の両端の電圧を差動増幅して得られた電圧をオペアンプ７４に帰還する。従って、電流生成部は定電流を出力する。電流生成部が生成した定電流は、スイッチ６５、ダイオードＤ８、Ｄ６を介して電気部品１６に供給される。判定部２２は、電気部品１６の入出力ピンにおける電圧値を判定する。判定方法は、後述する。
【００２９】
また、電流印加電圧測定試験をする場合に、図３を用いて説明した制御部５１は、第１の電流源４８及び第２の電流源５０に電流の出力を停止させることを指定する信号を供給し、第１の電流源４８及び第２の電流源５０は、制御部５１からの信号に基づいて、ダイオードブリッジ５２への電流の供給を停止する。ダイオードブリッジ５２に電流が供給されないので、電圧生成部２１及び電流測定部２７は電気的に切り離すことができる。従って、電圧生成部２１及び電流測定部２７を電気的に切り離さない場合より、測定精度の高い試験ができる。
【００３０】
電流印加電圧測定試験をする場合、第１クランプ部５４ａは、電気部品１６に正の電流を印加するのに対して、第２クランプ部５４ｂは、電気部品１６に負の電流を印加する。第２クランプ部５４ｂの機能及び動作は、当業者にとって第１クランプ部５４ａの機能及び動作に基づいて容易に理解できるので説明を省略する。
【００３１】
また、第１クランプ部５４ａが電流を電気部品１６に印加している場合、第２クランプ部５４ｂは、電気部品１６に電流を印加しない。また、第２クランプ部５４ｂが、電気部品１６に電流を印加している場合、第１クランプ部５４ａは、電気部品１６に電流を印加しない。例えば、スイッチ７０及びスイッチ６５が閉じている場合に、スイッチ６９は開いている。また、スイッチ６５、６６、６７、６８、６９及び７０の開閉は、図４に図示しない制御部５１により制御されることが好ましい。他の実施形態において、コントローラ１７により制御されてもよい。例えば、制御部５１は、ロジックであっても、プログラムにより制御されるＣＰＵであってもよい。
【００３２】
ダイナミッククランプとして用いる場合及び、電流印加電圧測定試験でＤ／Ａ変換器８０を共有することができるので、部品数を減じることができる。また、部品数が減るので、電気部品１６が有する入出力ピンの全てに対応する電流生成部を設けることができ、電気部品１６が有する入出力ピンに対して同時に電流印加電圧測定試験をすることができる。例えば、電気部品１６が１０２４ピンを有する場合に１０２４ピンを同時に測定することができる。更に、電気部品１６から判定部２２までの伝送経路上に、図１を用いて説明したスイッチ２８及びＤＣ測定部１４が不要になるので、伝送経路上の浮遊容量を減じることができる。浮遊容量を減じることができるので、精度の高い電気部品１６の試験ができる。
【００３３】
図５は、判定部２２が有するコンパレータ２２ａ及び参照電圧源２３ａを示す。電流印加電圧測定試験において、電気部品１６の入出力ピンに定電流を印加した場合の、電気部品１６の入出力ピンにおける電圧がコンパレータ２２ａに入力される。参照電圧源２３ａは、コントローラ１７からの信号に基づいて、参照電圧を順次変化させてコンパレータ２２ａに出力する。コンパレータ２２ａは、電気部品１６から供給される入出力ピンにおける電圧と、参照電圧源２３ａから供給される参照電圧を比較する。従って、判定部２２は、電気部品１６から供給される入出力ピンにおける電圧と、参照電圧が一致するか否かで、電気部品１６から供給される入出力ピンにおける電圧を判定することができる。
【００３４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００３５】
【発明の効果】
上記説明から明らかなように、本発明によれば電気部品が有する入出力ピンに対して、同時に電圧印加電流測定試験及び、電流印加電圧測定試験ができる。
【図面の簡単な説明】
【図１】従来の試験装置１００を示す。
【図２】試験装置１００の１つの実施形態を示す。
【図３】プログラマブルロード２５の１つの実施形態を示す。
【図４】クランプ部５４の１つの実施形態を示す。
【図５】判定部２２を示す。
【符号の説明】
１０・・・パターン発生部、１２・・・比較部、１４・・・ＤＣ測定部、１６・・・電気部品、１８・・・ピンエレクトロニクス、１９・・・ピンエレクトロニクス、２０・・・ドライバ、２１・・・電圧生成部、２２・・・判定部、２２ａ・・・コンパレータ、２３ａ・・・参照電圧源、２４・・・プログラマブルロード、２５・・・プログラマブルロード、２６・・・クランプ部、２７・・・電流測定部、２８・・・スイッチ、３０・・・Ｄ／Ａ変換器、３２・・・オペアンプ、３４・・・電流測定用抵抗、４４・・・オペアンプ、４６・・・Ａ／Ｄ変換器、４８・・・第１の電流源、５０・・・第２の電流源、５１・・・制御部、５２・・・ダイオードブリッジ、５４・・・クランプ部、６５・・・スイッチ、７２・・・オペアンプ、８０・・・Ｄ／Ａ変換器
Claims (10)
- 電気部品を試験する試験装置に設けられ前記電気部品の入出力ピンに信号を入出力するピンエレクトロニクスにおいて、
電流を出力する電流源と、
電圧を生成する第１の電圧生成部と、
前記電流源と、前記第１の電圧生成部と、前記電気部品の入出力ピンとそれぞれ接続されて、前記電流を前記電気部品に与えると共に、前記電圧を前記電気部品に与えるダイオードブリッジと、
を備え、
前記第１の電圧生成部は、当該第１の電圧生成部から前記ダイオードブリッジに入力される電流を測定する電流測定部を有し、
前記電流源は、前記電流を前記ダイオードブリッジへ出力する第１の電流源及び前記ダイオードブリッジから前記電流を入力する第２の電流源を有し、
前記入出力ピンに所定の電圧を印加して、前記電気部品に入力される電流を測定する場合に、前記第１の電流源に所定の電流を出力させ、前記第２の電流源に前記所定の電流を前記ダイオードブリッジから入力させる制御部を更に備え、
前記電気部品に前記電流を印加して、前記電気部品から出力される出力電圧を測定する場合に、前記制御部は、前記第１の電流源と前記第２の電流源から前記ダイオードブリッジへの電流の供給を停止させる、ピンエレクトロニクス。 - 前記第１の電圧生成部は、少なくとも前記電気部品の有する前記入出力ピンのそれぞれに対応して設けられる、請求項１に記載のピンエレクトロニクス。
- 前記電気部品の出力インピーダンスと、前記電気部品から出力される出力電圧を判定するコンパレータから前記電気部品までの伝送経路のインピーダンスとの違いにより生じる前記電気部品の出力値の歪みを補正するクランプ部を更に備え、
前記クランプ部は、
前記電気部品に与える電圧を生成する第２の電圧生成部と、
電流を生成する電流生成部と、
前記第２の電圧生成部により生成される電圧を前記電気部品に供給するか、前記電流生成部により生成される前記電流を前記電気部品に供給するかを選択するスイッチと
を含み、
前記電気部品に前記電流を印加して、前記出力電圧を測定する場合に、前記制御部は、前記スイッチに、前記電流生成部を選択させて前記電流を前記電気部品に供給させ、前記コンパレータに前記出力電圧を判定させる、請求項１に記載のピンエレクトロニクス。 - 前記コンパレータは、
前記電気部品に前記電流を印加して、前記電気部品から出力される前記出力電圧を測定する場合に、参照電圧源から供給される参照電圧を順次変化させ、前記コンパレータは順次変化する前記参照電圧と前記出力電圧とを比較して、
前記参照電圧と前記出力電圧が一致した場合に、前記出力電圧は前記参照電圧と等しい電圧値であると判定する、請求項３に記載のピンエレクトロニクス。 - 電気部品を試験する試験装置に設けられ前記電気部品の入出力ピンに信号の入出力をするピンエレクトロニクスにおいて、
前記電気部品の出力インピーダンスと、前記電気部品から出力される出力電圧を判定するコンパレータから前記電気部品までの伝送経路のインピーダンスとの違いにより生じる前記電気部品の出力値の歪みを補正するクランプ部を備え、
前記クランプ部は、
前記電気部品に与える電圧を生成する電圧生成部と、
電流を生成する電流生成部と、
前記電圧生成部により生成される電圧を前記電気部品に供給するか、前記電流生成部により生成される前記電流を前記電気部品に供給するかを選択するスイッチと
を含み、
前記電気部品に前記電流を印加して、前記電気部品から出力される出力電圧を測定する場合に、前記スイッチに前記電流生成部を選択させて前記電流を前記電気部品に供給させ、前記コンパレータに前記出力電圧を判定させる制御部を有する、ピンエレクトロニクス。 - 電気部品が正常か否かを試験する試験装置において、
前記電気部品に印加する試験パターンと、前記電気部品が正常な場合に出力されるべき期待値とを発生するパターン発生部と、
前記試験パターンを前記電気部品に出力して、前記電気部品の出力値を入力するピンエレクトロニクスと、
前記期待値と前記ピンエレクトロニクスを介して供給される前記出力値とを比較して前記電気部品が正常か否かを判定する比較部と
を備え、
前記ピンエレクトロニクスは、
電流を出力する電流源と、
電圧を生成する第１の電圧生成部と、
前記電流源と、前記第１の電圧生成部と、前記電気部品の入出力ピンとそれぞれ接続されて、前記電流を前記電気部品に与えると共に、前記電圧を前記電気部品に与えるダイオードブリッジと
を備え、
前記第１の電圧生成部は、当該第１の電圧生成部から前記ダイオードブリッジに入力される電流を測定する電流測定部を有し、
前記電流源は、前記電流を前記ダイオードブリッジへ出力する第１の電流源及び前記ダイオードブリッジから前記電流を入力する第２の電流源を有し、前記入出力ピンに所定の電圧を印加して、前記電気部品に入力される電流を測定する場合に、前記第１の電流源に所定の電流を出力させ、前記第２の電流源に前記所定の電流を前記ダイオードブリッジから入力させる制御部を更に備え、
前記電気部品に前記電流を印加して、前記電気部品から出力される出力電圧を測定する場合に、前記制御部は、前記第１の電流源と前記第２の電流源から前記ダイオードブリッジへの電流の供給を停止させる、試験装置。 - 前記第１の電圧生成部は、少なくとも前記電気部品の有する前記入出力ピンのそれぞれに対応して設けられる、請求項６に記載の試験装置。
- 前記電気部品の出力インピーダンスと、前記電気部品から出力される出力電圧を判定するコンパレータから前記電気部品までの伝送経路のインピーダンスとの違いにより生じる前記電気部品の出力値の歪みを補正するクランプ部を更に備え、
前記クランプ部は、
前記電気部品に与える電圧を生成する第２の電圧生成部と、
電流を生成する電流生成部と、
前記第２の電圧生成部により生成される電圧を前記電気部品に供給するか、前記電流生成部により生成される前記電流を前記電気部品に供給するかを選択するスイッチと
を含み、
前記電気部品に前記電流を印加して、前記出力電圧を測定する場合に、前記制御部は、前記スイッチに、前記電流生成部を選択させて前記電流を前記電気部品に供給させ、前記 コンパレータに前記出力電圧を判定させる、請求項６に記載の試験装置。 - 前記コンパレータは、
前記電気部品に前記電流を印加して、前記電気部品から出力される前記出力電圧を測定する場合に、参照電圧源から供給される参照電圧を順次変化させ、前記コンパレータは順次変化する前記参照電圧と前記出力電圧とを比較して、
前記参照電圧と前記出力電圧が一致した場合に、前記出力電圧は前記参照電圧と等しい電圧値であると判定する、請求項８に記載の試験装置。 - 電気部品が正常か否かを試験する試験装置において、
前記電気部品に印加する試験パターンと、前記電気部品が正常な場合に出力されるべき期待値とを発生するパターン発生部と、
前記試験パターンを前記電気部品に出力して、前記電気部品の出力値を入力するピンエレクトロニクスと、
前記期待値と前記ピンエレクトロニクスを介して供給される前記出力値とを比較して前記電気部品が正常か否かを判定する比較部と
を備え、
前記ピンエレクトロニクスは、前記電気部品の出力インピーダンスと、前記電気部品から出力される出力電圧を判定するコンパレータから前記電気部品までの伝送経路のインピーダンスとの違いにより生じる前記電気部品の出力値の歪みを補正するクランプ部を備え、
前記クランプ部は、
前記電気部品に与える電圧を生成する電圧生成部と、
電流を生成する電流生成部と、
前記電圧生成部により生成される電圧を前記電気部品に供給するか、前記電流生成部により生成される電流を前記電気部品に供給するかを選択するスイッチと
を含み、
前記電気部品に前記電流を印加して、前記出力電圧を測定する場合に、前記スイッチに前記電流生成部を選択させて前記電流を前記電気部品に供給させ、前記コンパレータに前記出力電圧を判定させる制御部を有する、試験装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28217599A JP4119060B2 (ja) | 1999-10-01 | 1999-10-01 | 試験装置 |
| US09/677,784 US6498473B1 (en) | 1999-10-01 | 2000-10-02 | Pin electronics having current measuring unit and testing apparatus having pin electronics thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28217599A JP4119060B2 (ja) | 1999-10-01 | 1999-10-01 | 試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001099894A JP2001099894A (ja) | 2001-04-13 |
| JP4119060B2 true JP4119060B2 (ja) | 2008-07-16 |
Family
ID=17649075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28217599A Expired - Fee Related JP4119060B2 (ja) | 1999-10-01 | 1999-10-01 | 試験装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6498473B1 (ja) |
| JP (1) | JP4119060B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002040098A (ja) * | 2000-07-24 | 2002-02-06 | Advantest Corp | 試験装置 |
| US6714021B2 (en) * | 2001-01-11 | 2004-03-30 | Sun Microsystems, Inc. | Integrated time domain reflectometry (TDR) tester |
| JP3950646B2 (ja) * | 2001-05-21 | 2007-08-01 | 株式会社日立製作所 | 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスｉｃ及びｉｃテスタ |
| US7174143B1 (en) | 2003-01-21 | 2007-02-06 | Analog Devices, Inc. | Receiver circuit with transmission loss compensation |
| US6879175B2 (en) * | 2003-03-31 | 2005-04-12 | Teradyne, Inc. | Hybrid AC/DC-coupled channel for automatic test equipment |
| US7271610B2 (en) * | 2004-12-17 | 2007-09-18 | Teradyne, Inc. | Using a parametric measurement unit to sense a voltage at a device under test |
| US7403030B2 (en) * | 2004-12-17 | 2008-07-22 | Teradyne, Inc. | Using parametric measurement units as a source of power for a device under test |
| US7135881B2 (en) * | 2004-12-21 | 2006-11-14 | Teradyne, Inc. | Method and system for producing signals to test semiconductor devices |
| US7256600B2 (en) * | 2004-12-21 | 2007-08-14 | Teradyne, Inc. | Method and system for testing semiconductor devices |
| US7508228B2 (en) * | 2004-12-21 | 2009-03-24 | Teradyne, Inc. | Method and system for monitoring test signals for semiconductor devices |
| US7102375B2 (en) | 2004-12-23 | 2006-09-05 | Teradyne, Inc. | Pin electronics with high voltage functionality |
| US7560947B2 (en) * | 2005-09-28 | 2009-07-14 | Teradyne, Inc. | Pin electronics driver |
| JP4644132B2 (ja) * | 2006-01-31 | 2011-03-02 | 株式会社アドバンテスト | 測定装置、試験装置、及び測定方法 |
| JP2007205792A (ja) * | 2006-01-31 | 2007-08-16 | Advantest Corp | 試験装置及び試験方法 |
| EP1832888B1 (en) * | 2006-03-09 | 2009-06-17 | Teradyne, Inc. | V/I source and test system incorporating the same |
| US8310270B2 (en) * | 2007-10-04 | 2012-11-13 | Teradyne, Inc. | Emulating behavior of a legacy test system |
| TWI375803B (en) * | 2007-12-26 | 2012-11-01 | High Tech Comp Corp | Current measuring apparatus |
| JP5193975B2 (ja) * | 2009-09-04 | 2013-05-08 | 富士通株式会社 | 半導体試験回路、半導体試験用冶具、半導体試験装置及び半導体試験方法 |
| JP5202738B2 (ja) | 2010-07-12 | 2013-06-05 | 株式会社アドバンテスト | 測定回路および試験装置 |
| US8453088B2 (en) | 2010-09-27 | 2013-05-28 | Teseda Corporation | Suspect logical region synthesis and simulation using device design and test information |
| US8907697B2 (en) * | 2011-08-31 | 2014-12-09 | Teseda Corporation | Electrical characterization for a semiconductor device pin |
| US9939488B2 (en) | 2011-08-31 | 2018-04-10 | Teseda Corporation | Field triage of EOS failures in semiconductor devices |
| US8901972B2 (en) * | 2013-01-08 | 2014-12-02 | Analog Devices, Inc. | Pin driver circuit with improved swing fidelity |
| US10283958B2 (en) * | 2016-11-08 | 2019-05-07 | Teradyne, Inc. | Protection circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873881A (ja) * | 1981-10-29 | 1983-05-04 | Advantest Corp | Ｉｃテスタ |
| US5200696A (en) * | 1990-09-10 | 1993-04-06 | Ltx Corporation | Test system apparatus with Schottky diodes with programmable voltages |
| US6133725A (en) * | 1998-03-26 | 2000-10-17 | Teradyne, Inc. | Compensating for the effects of round-trip delay in automatic test equipment |
| US6275023B1 (en) * | 1999-02-03 | 2001-08-14 | Hitachi Electronics Engineering Co., Ltd. | Semiconductor device tester and method for testing semiconductor device |
-
1999
- 1999-10-01 JP JP28217599A patent/JP4119060B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-02 US US09/677,784 patent/US6498473B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6498473B1 (en) | 2002-12-24 |
| JP2001099894A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4119060B2 (ja) | 試験装置 | |
| US5057774A (en) | Apparatus for measuring the quiescent current of an integrated monolithic digital circuit | |
| US20070103174A1 (en) | Direct current test apparatus | |
| US7446554B2 (en) | Direct current measuring apparatus and limiting circuit | |
| JPH11174113A (ja) | Ｉｃテスタの電圧印加電流測定回路 | |
| JP4977013B2 (ja) | 電力印加回路、及び試験装置 | |
| JP4625453B2 (ja) | 精度を高めた測定回路 | |
| JPWO2008059766A1 (ja) | 測定回路及び試験装置 | |
| US7256602B2 (en) | Electrical circuit and method for testing integrated circuits | |
| WO2005116672A1 (ja) | 電源電流測定装置、及び試験装置 | |
| JP4416310B2 (ja) | 電子デバイスの試験装置 | |
| KR101121090B1 (ko) | 전원 안정화 회로, 전자 디바이스 및 시험 장치 | |
| WO2009081522A1 (ja) | 試験装置および測定装置 | |
| JP3669516B2 (ja) | 電源供給装置及び電源供給方法 | |
| JP2007093460A (ja) | 半導体試験装置および半導体試験方法 | |
| US7256603B1 (en) | Apparatus for measuring the static parameters of integrated circuits | |
| EP0672911A1 (en) | Quiescent supply current test device | |
| JP4062039B2 (ja) | 電流検出回路及び半導体装置並びに電流検出回路の調整方法 | |
| JP4859353B2 (ja) | 増幅回路、及び試験装置 | |
| JP2565866Y2 (ja) | Ｉｃテスタの並列接続デバイス電源 | |
| JP2001133519A (ja) | Ｉｃ試験装置 | |
| Svajda et al. | IOCIMU-an integrated off-chip I/sub DDQ/measurement unit | |
| JP4207107B2 (ja) | Ｉｃテスタ | |
| JP2000206175A (ja) | Ｌｓｉ電流測定装置 | |
| JP2001208801A (ja) | Ｉｃテスタのリーク電流補正方法およびその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |