JP3884257B2 - 信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体 - Google Patents
信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体 Download PDFInfo
- Publication number
- JP3884257B2 JP3884257B2 JP2001316184A JP2001316184A JP3884257B2 JP 3884257 B2 JP3884257 B2 JP 3884257B2 JP 2001316184 A JP2001316184 A JP 2001316184A JP 2001316184 A JP2001316184 A JP 2001316184A JP 3884257 B2 JP3884257 B2 JP 3884257B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference signal
- converter
- computer
- detection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体に関し，計算機における信号検出方法等に関する。
【０００２】
【従来の技術】
従来においては，各種変換器装置（例えばアナログ／デジタル変換器及びデジタル／アナログ変換器回路）が既知である。かかる変換器装置又は信号変換器も，物理的な変量を，例えば電圧に変換するために使用される。
【０００３】
上記変換器モジュールは，マルクト ウント テヒニーク（Ｍａｒｋｔ−ｕｎｄ Ｔｅｃｈｎｉｋ）出版から１９９３年に出された，クラウス・デムボウスキー（Ｋｌａｕｓ Ｄｅｍｂｏｗｓｋｉ）の専門書「ＰＣ−制御される測定技術（ＰＣ−ｇｅｓｔｅｕｅｒｅｔｅ Ｍｅｓｓｔｅｃｈｎｉｋ）」（ＩＳＢＮ３−８７７９１−５１６−７），第１６９〜２０６ページから既知である。上記文献には，変換器モジュールは，好適に作用可能とするためには，通常，アナログとデジタルの構成素子からなる付加的な周辺素子を必要とすることが記載されている。複数のチャネルの信号を検出可能とするために，例えばマルチプレクサが必要である。
【０００４】
ＤＥ３７００９８７Ａ１においては，マイクロ計算機内で処理するために電気的な電圧信号検出装置が提案され，前記装置においてはｎビットのワード幅を有する少なくとも１つのアナログ／デジタル変換器が設けられており，かつその場合に付加的なデジタル／アナログ変換器及びｎビットの等しい精度を有するが，全測定領域にわたってより高いモノトーンの分解能を有する外部の配線により，測定電圧の表示が可能である。高精度で分解された測定結果の完全なモノトーン性は，マイクロ計算機内のソフトウェアルーチンにより簡単な限界値比較を用いて得られる。
【０００５】
かかる変換器装置の精度は，一方では，変換器装置又はそれを含む計算機が予め設定された信号レベル（例えば電圧）に依存し，他方では変換器装置自体の分解能に依存する。一般的に，例えば分圧器などの適合装置を用いて，信号適合を実施することが既知である。
【０００６】
【発明が解決しようとする課題】
しかしながら，上記検出すべき信号のレベルが変換器装置の入力に設けられる信号レベルと異なる場合には，適合装置を介して信号適合を行うことは可能であるが，適合装置の不正確さが直接変換結果に現れるという問題がある。
【０００７】
したがって，測定あるいは変換すべき信号の信号レベルが，変換器装置（例えばＡ／Ｄ変換器のために予め設定された最大の信号レベルに対して異なる場合（特にそれより高い場合）には，適合装置（例えば分圧器）を介しては，より低い精度でしか変換できない。このとき，影響量として，例えば温度，適合装置（例えば分圧器）の抵抗の不正確さ及び，例えば分圧器の抵抗の老化現象である。かかる精度損失は，その限りにおいて非常な障害として認められる。これは，例えば非線形性あるいはオフセットによる変換器装置自体の不正確さは，通常，適合装置（例えば分圧器）の不正確さよりも１０累乗しか低下しないからである。
【０００８】
従って，本発明の目的は，入力信号の変換器装置の予め設定される信号レベルに適合させる適合装置を使用する場合において，精度損失を補償し，精度を向上することが可能な新規かつ改良された信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点においては，計算機において，少なくとも１つの第１の信号を検出するために，前記第１の信号が第２の信号に変換される信号検出方法であって，第１の基準信号が基準装置に印加されて，前記基準装置は前記第１の基準信号を第２の基準信号に変換し，前記第２の基準信号が変換器装置に接続されて，前記変換器装置は前記第２の基準信号を第３の基準信号に変換し，前記第２の基準信号が適合装置に接続されて，前記適合装置は前記第２の基準信号を第４の基準信号になるように適合し，前記第４の基準信号が前記変換器装置に接続されて，前記変換器装置は前記第４の基準信号を第５の基準信号に変換し，前記第３の基準信号と前記第５の基準信号との比較に基づいて，前記計算機内で補正量を求め，かつ前記求められた補正量に従って前記第１の信号が検出される，ことを特徴とする信号検出方法が提供される。
【００１０】
上記記載の発明では，入力信号あるいは入力信号レベルを変換器装置あるいは変換器装置を含む計算機の予め設定された信号レベルに適合させる適合装置を使用する場合において，精度損失を補償し，精度の向上を図ることができる。
【００１１】
また，前記第１の信号は，補正量に従って以下のように検出される，即ち，前記第１の信号が補正量に従って第２の信号に変換され，かつ前記第１の信号は前記第２の信号の評価によって検出される，如く構成すれば，求められた補正量は，変換自体の際に影響を与える。
【００１２】
また，前記第１の信号は，補正量に従って以下のように検出される，即ち，前記第１の信号が第２の信号に変換され，前記第２の信号が補正量に従って第３の信号になるように適合され，前記第１の信号が前記第３の信号の評価によって検出される，如く構成すれば， 求められた補正量は変換自体の際に影響を与える。第１の信号から変換された第２の信号は補正量と結合され，あるいは補正量を供給される。
【００１３】
また，前記第１の信号は，前記第２の基準信号の最大のレベルよりも高い最大のレベルを有する，如く構成すれば，好ましい方法で，例えば第１の電圧（例えば３Ｖ）を有する計算機は，それとは異なる，特にそれより高い電圧（例えば５Ｖ）を有する信号を，例えば外部又は内部の分圧器などの通常の適合装置を使用して，例えば計算機がそれによって作動する電圧よりも高い電圧を有する入力信号において，著しく改良された精度で変換することができる。このことにより，計算機電圧とは異なる電圧を有する，別途の，多くは付加的な変換器装置のための計算機内のプロセスコストを省略することができる。本発明に基づく装置あるいはまだ含まれていない素子とその接続を内蔵し，あるいは取り付けることによる，わずかな付加的コストしか発生しない。
【００１４】
また，前記補正量は，予め設定可能な時間間隔，等しい時間間隔又は異なる時間間隔において，及び／又は所定の事象の時点に従って繰り返し求められる，如く構成すれば，例えば適合装置の老化による変化も除去されるので，少なくとも精度損失も補償することができ，著しい精度向上を図ることができる。また，計算機の各種駆動においても，例えば温度に依存する変化又は漏れ電流を補償するために使用することができる。これは，内部の不正確さ（即ち適合装置内だけを理由としない不正確さ）を，補償することができるからである。
【００１５】
また，前記第１の基準信号は，前記変換器装置によって変換された第３の基準信号と前記第１の基準信号とが予め設定可能な許容誤差内で一致するように可変に設定可能である，如く構成すれば，さらに効果的である。例えばデジタル／アナログ変換器などの基準装置においては，電圧を極めて正確に印加することができる。これは，同一のあるいは等しく設計された回路を介して電圧を読み直すので，デジタル／アナログ変換された電圧を調節することができるからである。かかる制御機構により，より低精度のあるいはより安価の適合装置を使用することができる。
【００１６】
また，第１と第２の種類の信号が区別されると共に，前記第２，前記第４の基準信号及び前記第１の信号が前記第１の種類の信号であって，かつ，前記第１，前記第３及び前記第５の基準信号並びに前記第２の信号が前記第２の種類の信号である，如く構成するのが好ましい。
【００１７】
前記第１の種類の信号は連続的な信号（例えばアナログ信号）に相当し，かつ前記第２の種類の信号は離散的な信号（例えばデジタル信号）に相当する，如く構成するのが好ましい。
【００１８】
上記課題を解決するため，本発明の第２の観点によれば，第１の信号を第２の信号に変換する変換器装置を有する計算機において，少なくとも１つの第１の信号を検出する信号検出装置において，前記信号検出装置には，基準装置が設けられていると共に，前記基準装置に第１の基準信号が印加され，かつ前記基準装置は前記第１の基準信号を第２の基準信号に変換し，第１の切換え手段が設けられていると共に，前記第１の切換え手段により前記第２の基準信号が前記変換器装置に接続可能であって，その場合に前記変換器装置は前記第２の基準信号を第３の基準信号に変換し，適合装置が設けられていると共に，前記適合装置は同様に前記第２の基準信号を得て，かつ前記適合装置が前記第２の基準信号を第４の基準信号になるように適合し，少なくとも第２の切換え手段が設けられていると共に，前記第２の切換え手段により前記第４の基準信号が前記変換器装置へ接続可能であり，かつ前記変換器装置により第５の基準信号に変換され，比較手段が設けられていると共に，前記比較手段を用いて前記第３と前記第５の基準信号から補正量が求められ，前記第１の信号が補正量に従って検出される，ことを特徴とする信号検出装置が提供される。
【００１９】
上記記載の発明では，入力信号あるいは入力信号レベルを変換器装置あるいは変換器装置を含む計算機の予め設定された信号レベルに適合させる適合装置を使用する場合において，補正により，変換の精度に関する，温度影響，老化現象及びその他の影響量などの精度損失が補償され，精度向上を図ることができる。
【００２０】
また，前記信号検出装置には，第３の切換え手段が設けられており，前記第３の切換え手段によって前記第２の基準信号が適合装置へ接続可能である，如く構成することができる。
【００２１】
また，前記変換器装置はアナログ−デジタル変換器として形成され，前記基準装置はデジタル−アナログ変換器として形成され，かつ前記適合装置は分圧器回路として形成されている，如く構成することができる。
【００２２】
上記課題を解決するため，本発明の第３の観点によれば，前記請求項９から１１のうちいずれか１項に記載の信号検出装置と接続されている及び／又は前記信号検出装置を有することを特徴とする計算機が提供される。
【００２３】
上記課題を解決するため，本発明の第４の観点によれば，コンピュータに，請求項１から８に記載の方法を実行させるためのコンピュータプログラムが提供される。
【００２４】
上記課題を解決するため，本発明の第５の観点によれば，前記請求項１３に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
【００２５】
【発明の実施の形態】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。尚，以下の説明及び添付図面において，同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００２６】
（第１の実施の形態）
まず，図１を参照しながら，第１の実施の形態にかかる計算機について説明する。なお，図１は，本実施形態にかかる計算機の構成を示すブロック図である。
【００２７】
まず，図１に示すように，本実施形態にかかる計算機１００は，計算ユニットあるいは処理ユニット１０６とそれに付設されたメモリ１０５とを有しており，例えば車両において駆動シーケンスを制御するために使用される。理解を容易にするために，入／出力路は，二重矢印１１０，１１１により示している。
【００２８】
符号１０１は，印加信号Ｓ１を適合させるための適合装置と計算機１００内で処理される信号の特性を示す。
【００２９】
符号１０３は，基準装置を示し，かかる基準装置には基準信号Ｒｓ１が印加され，かつ基準装置は変換された信号Ｒｓ２を点Ｉに供給する。上記基準信号Ｒｓ１は，予め設定可能であり，かつ，例えば計算ユニット１０６によって自動的に生成される。
【００３０】
符号１０７は，第１の切換え手段を示し，かかる第１の切換え手段により，変換された第１の基準信号，点Ｉにおける基準信号Ｒｓ２が点IIIに接続可能である。かかる基準信号は，駆動信号Ａｓ１０７の印加により接続される。その後，基準信号が点IIIにおいて変換器装置１０２に印加され，基準信号Ｒｓ３に変換される。
【００３１】
基準信号Ｒｓ３は，その後，例えばメモリ装置１０５又は別途に設けられる他のメモリ装置（図示せず）に格納することができる。同時に，基準信号Ｒｓ１として変換された基準信号Ｒｓ２が，点Ｖで適合装置１０１に印加されて適合され，点IVにおいて基準信号Ｒｓ４として存在する。
【００３２】
選択的に，他の切換え手段１０８を設けることができる。例えば切換え手段１０８は，例えば印加された駆動信号ＡＳ１０８により，基準信号Ｒｓ２を点Ｉから点Ｖにアクティブに接続することができる。
【００３３】
切換え手段１０９によって，例えば駆動信号ＡＳ１０９の接続により，基準信号Ｒｓ４は点IVから点IIIに接続される。適合回路１０１を介して案内されたこの基準信号Ｒｓ４は，その後同様に変換器装置１０２において基準信号Ｒｓ５に変換され，例えばメモリ１０５又は別途に設けられたメモリ（図示せず）に格納され，あるいは即座に前述の基準信号Ｒｓ３と比較される。
【００３４】
上記比較は，処理あるいは計算ユニット１０６により実行することができ，あるいは選択的に別途に設けられる比較装置１０４により実施することができる。参照の間（即ち基準信号の接続と処理の間），好ましくは付加的な入力信号Ｓ１は印加されない。
【００３５】
従って，本実施形態にかかる原理は，点Ｉにおいて正確な信号を供給し，変換器装置１０２を介してかかる信号を測定あるいは検出することであって，その場合に点Ｉでの正確な信号はさらに適合装置１０１を介して案内される。このとき，２つの変換された基準信号（Ｒｓ３とＲｓ５）を比較することにより，補正係数を求めることができる。かかる補正係数は，変換の精度に関する，温度影響，老化現象及びその他の影響量を補償する。
【００３６】
適合装置及びそのための供給導線は，計算機１００の外部に取り付けて接続することができるほか，計算機内に統合することもできる。これは，計算機１００ａにより選択的に図示されている。
【００３７】
また，切換え手段として，トランジスタ，制御スイッチなどを使用することができる。同様に，適合装置として，比較器装置（例えばしきい値との）又は分圧器回路などを使用することができる。基準装置は，変換器，例えば周波数−電圧−変換器又はデジタル−アナログ（Ｄ／Ａ）変換器，信号発生器などとすることができる。同様に，変換器装置について，Ａ／Ｄ変換器，電圧−周波数−変換器などの各種実施形態が考えられる。
【００３８】
図２は，本実施形態にかかる信号検出装置の具体的な実施形態を示しており，変換器装置としてアナログ／デジタル変換器１０２ｅ，基準装置としてデジタル／アナログ変換器１０３ｅが使用される。
【００３９】
上記のように，複数の信号チャネルを使用する場合には，アナログ／デジタル−入力マルチプレクサ（ここではトランジスタ２０１，１０９ｅ及び２０４により示される）が計算機１００ｅ内で使用される。このとき，トランジスタにおけるエラーを最小限に抑えるために，各々同一のトランジスタを選択することができ，その場合に２０１，１０８ｅ，２０５と２０２，１０９ｅ，２０４を各々グループとして異なるように形成することもできる。
【００４０】
また，図２においては，図１に対して，明確に具体化した素子について，選択的に，「ｅｘａｍｐｌｅ」の「e」を付加した番号が付加されている。例えば，図１に示した変換器装置１０２及び基準装置１０３は，図２においては，Ａ／Ｄ変換器１０２ｅ及びＤ／Ａ変換器１０３ｅとして示している。
【００４１】
チャネルの数に応じて，各チャネルのために入力ピンＰが必要とされるので，トランジスタ２０１，１０８ｅ及び２０５からなるトランジスタ装置がそれに応じて示されている。図２においては，適合装置（ここでは，抵抗２０６，２０７からなる分圧器としての１０１ｅ）は計算機１００ａｅ内に統合されているが，例えば図１に示すように計算機の外部に位置づけて，計算機と接続することもできる。また，複数のチャネルの使用に応じた他のトランジスタは，符号２０４，２０５で示されている。
【００４２】
トランジスタ２０１，２０２は，好ましくは切換え手段１０７ｅとして使用され，それに応じて点Ｉから点IIIへ接続されるように駆動される。切換え手段１０９は，トランジスタ１０９ｅに相当し，切換え手段１０８はトランジスタ１０８ｅに相当する。図１に示されている駆動信号は，トランジスタの制御ピンを介して切換えを実行する。
【００４３】
適合装置１０１ｅの２つの抵抗２０６，２０７は，例えば１％の精度を有する。これは，通常のアナログ／デジタル変換器の精度（例えば０．１％）を少なくとも１０累乗だけ上回っている。かかる精度損失は，本実施形態にかかる信号検出装置において補償することができる。
【００４４】
また，図２において，信号Ｓ１は，抵抗２０３の前で印加される電圧Ｕｓ１に相当し，点Ｖのピンにおいて計算機に供給される。かかる電圧Ｕｓ１（信号Ｓ１）は，予め参照することにより，本実施形態にかかる装置においては，極めて高い精度で変換器装置（例えばＡ／Ｄ変換器）１０２ｅを介して変換されて，検出される。
【００４５】
複数のチャネルを使用する場合には，トランジスタ２０２，１０９ｅ，２０４からなるアナログ／デジタル入力マルチプレクサは，マルチプレクサソフトウェアにより駆動される。かかるマルチプレクサソフトウェアは，チャネル数に応じてトランジスタ２０１，１０８ｅ及び２０５を駆動するためにも使用することができる。
【００４６】
次に，図３に基づいて，本実施形態にかかる駆動あるいは処理のシーケンスについて説明する。なお，図３は，本実施形態にかかる駆動あるいは処理のシーケンスを示すフローチャートである。
【００４７】
まず，ステップＳ３００で，本実施形態にかかる駆動あるいは処理シーケンスが開始される（ステップＳ３００）。
【００４８】
次いで，ステップＳ３０１で，図１に示すように，基準信号Ｒｓ１が基準装置１０３に供給され，この基準装置により点Ｉの基準信号Ｒｓ２に変換される（ステップＳ３０１）。これは，図２における具体的な実施例においては，例えば計算ユニットによって，予め設定可能なデジタルの基準信号からデジタル／アナログ変換器１０３ｅにより点Ｉで基準信号Ｒｓ２としてのアナログ電圧が調節されることを意味している。
【００４９】
次いで，ステップＳ３０２で，図１に示すように，切換え手段１０７及び駆動信号Ａｓ１０７により，基準信号Ｒｓ２が点IIIに接続される（ステップＳ３０２）。これは，図２における具体的な実施例においては，トランジスタ２０１，２０２が駆動ピンに印加された駆動信号により導通あるいは接続され，従って切換え手段１０７ｅが接続されるので，調節された電圧が基準信号Ｒｓ２として点IIIで変換器装置（ここではアナログ／デジタル変換器）１０２ｅに印加されることを意味する。
【００５０】
その後，ステップＳ３０３で，図１に示すように，点IIIで印加された基準電圧Ｒｓ２が変換器装置１０２により基準信号Ｒｓ３に変換される（ステップＳ３０３）。この基準信号Ｒｓ３は，例えばメモリ１０５に格納される。これは，図２における具体的な実施例においては，基準信号Ｒｓ２として調節された電圧が，点IIIにおいてアナログ／デジタル変換器１０２ｅにより，基準信号Ｒｓ３としてのデジタル量に逆変換されて，格納されることを意味する。このように基準信号Ｒｓ３を保持あるいは格納することは，次にＲｓ５が比較のために存在するまでの間だけ行えばよく，他の揮発性のメモリ媒体によっても行うことができる。
【００５１】
さらに，ステップＳ３０４で，図１に示すように，基準信号Ｒｓ２が，適合装置１０１へ案内される（ステップＳ３０４）。これは，例えば切換え手段１０８と駆動信号Ａｓ１０８を使用した制御により実行することができる。これは，図２における具体的な実施例においては，トランジスタ１０８ｅが点Ｉにおいて基準信号Ｒｓ２として調節された電圧を，適合装置１０１ｅ（ここでは抵抗２０６と２０７を有する分圧器）の前の点Ｖへ接続することを意味する。
【００５２】
次いで，ステップＳ３０５では，適合装置あるいは適合配置により基準信号Ｒｓ２が点IVの基準信号Ｒｓ４に変換あるいは適合され，切換え手段１０９と駆動信号Ａｓ１０９により点IIIに接続され，存在している基準信号Ｒｓ４は変換器装置１０２により基準信号Ｒｓ５に変換される（ステップＳ３０５）。これは，図２における具体的な実施例においては，点Ｖに接続された基準信号Ｒｓ２が分圧器１０１ｅを介して点IVの基準信号Ｒｓ４に変化されることを意味する。このとき，トランジスタ１０９ｅは，制御ピンの駆動によって，基準信号Ｒｓ４（即ち印加電圧）を点IIIに接続し，この電圧はアナログ／デジタル変換器１０２ｅによりデジタルの基準信号Ｒｓ５に変換される。
【００５３】
その後，ステップＳ３０６では，生成された２つの基準信号Ｒｓ３とＲｓ５の比較が実行される（ステップＳ３０６）。かかる比較は，例えば差形成，しきい値比較，比率形成などにより実行することができる。本実施形態においては，例えば基準信号Ｒｓ３とＲｓ５の差が形成される。
【００５４】
上記比較により補正量が形成されて後で使用される。なお，かかる補正量は，温度影響に関する精度あるいは不正確さ，適合装置の不正確さなどに関して，支配している状況を反映している。
【００５５】
さらに，ステップＳ３０７で，求められた補正量が格納される（ステップＳ３０７）。このとき，各々，それに関して望まれる補償あるいは補正量を求めることにより，その後，補正係数，補正被加数などとして使用することができる。
【００５６】
次いで，ステップＳ３０８で，さらに処理を続行すべきかあるいは終了すべきかが判断される（ステップＳ３０８）。これは，上記のように，参照すべきかあるいは入力に印加されている信号Ｓ１（電圧Ｕｓ１）を変換するか否かということを意味する。
【００５７】
処理を終了すると判断される場合には，ステップＳ３１０に移行し，処理を終了する（ステップＳ３１０）。かかる処理の終了は，例えば予め設定可能な終了条件により実行することができる。
【００５８】
一方，処理を続行すると判断される場合には，ステップＳ３０９に移行し，上記のように，参照を実行すべきかあるいは求められた補正量を使用して，存在する信号Ｓ１（電圧Ｕｓ１）を変換すべきか否かが判断される（ステップＳ３０９）。
【００５９】
信号Ｓ１（電圧Ｕｓ１）を変換すべきであると判断される場合には，ステップＳ３１１に移行する。他の場合には，ステップＳ３０１に移行し，新たな参照が実行される。この場合には，条件を設けることができ，あるいは時間条件（クロック）として，又は事象制御に基づくことができる。なお，かかる条件は，ステップＳ３０８においても，同様に設けることができる。
【００６０】
ステップＳ３１１では，駆動信号Ａｓ１０９，切換え手段１０９，あるいはトランジスタ１０９ｅによる電圧によって，ピンＰに印加されている電圧Ｕｓ１（信号Ｓ１）が，適合装置により適合されて，点IIIに接続される（ステップＳ３１１）。
【００６１】
次いで，ステップＳ３１２で，点IIIでの印加信号（印加電圧）が，変換器装置１０２（例えばアナログ／デジタル変換器１０２ｅ）により信号Ｓ２（例えばデジタルの信号）に変換される（ステップＳ３１２）。このとき，変換器装置が，点IIIでの印加信号を補正量を考慮して信号Ｓ２に変換するので，変換あるいは信号変換の際に不正確さが補償される。
【００６２】
また，点IIIにおける信号の変換を簡単に行うことができ，その後発生する信号Ｓ２に補正量を，例えば係数又は被加数として結合することにより信号Ｓ３を得て，信号Ｓ３がその後信号Ｓ１を表すことにより信号Ｓ１が検出されて，不正確さを補償して存在するようにすることができる。これは，例えば処理ユニット１０６あるいは選択的に参照に関する比較装置１０４により実行することができる。
【００６３】
図示の方法あるいは各ステップは，ソフトウェアにおいて，例えばプログラム−コード手段を有する計算機プログラムとして示すこともできる。このとき，各ステップは，例えばシーケンス制御又は時間制御され，開ループ制御器プログラム又は閉ループ制御器プログラムから実施され，プログラム自体はプログラム−コード手段を有する計算機プログラム製品として任意の計算機読取り可能なデータ担体（ＣＤ−ＲＯＭ，ＥＥＰＲＯＭ，フラッシュ，ＲＡＭ，ディスケットなど）に格納することができる。
【００６４】
また，３Ｖ−ないしは３．３Ｖ−Ａ／Ｄ変換器に，分圧器を使用して５Ｖ−入力信号が供給することができる。この場合には，原理的に３．３Ｖ−計算機よりも小さい計算機あるいは該当するＡ／Ｄ変換器を上記方法で駆動することもできる。即ち，より小さい電圧においても分解能を達成し，あるいは精度を得ること，あるいは改良することができる。
【００６５】
以上，本発明に係る好適な実施の形態について説明したが，本発明はかかる構成に限定されない。当業者であれば，特許請求の範囲に記載された技術思想の範囲内において，各種の修正例および変更例を想定し得るものであり，それらの修正例および変更例についても本発明の技術範囲に包含されるものと了解される。
【００６６】
【発明の効果】
入力信号あるいは入力信号レベルを変換器装置あるいは変換器装置を含む計算機の予め設定された信号レベルに適合させる適合装置を使用する場合において，精度損失を補償し，精度の向上を図ることができる。
【図面の簡単な説明】
【図１】本実施形態にかかる計算機の構成を示すブロック図である。
【図２】本実施形態にかかる信号検出装置の具体的な実施形態を示すブロック図である。
【図３】本実施形態にかかる駆動あるいは処理のシーケンスを示すフローチャートである。
【符号の説明】
１００ 計算機
１０１ 適合装置
１０２ 変換器装置
１０３ 基準装置
１０４ 比較装置
１０５ メモリ
１０６ 計算ユニットあるいは処理ユニット
１０７ 第１の切換え手段
１０８ 駆動信号ＡＳ
１０９ 切換え手段
１１０ １１１ 入／出力路
【発明の属する技術分野】
本発明は，信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体に関し，計算機における信号検出方法等に関する。
【０００２】
【従来の技術】
従来においては，各種変換器装置（例えばアナログ／デジタル変換器及びデジタル／アナログ変換器回路）が既知である。かかる変換器装置又は信号変換器も，物理的な変量を，例えば電圧に変換するために使用される。
【０００３】
上記変換器モジュールは，マルクト ウント テヒニーク（Ｍａｒｋｔ−ｕｎｄ Ｔｅｃｈｎｉｋ）出版から１９９３年に出された，クラウス・デムボウスキー（Ｋｌａｕｓ Ｄｅｍｂｏｗｓｋｉ）の専門書「ＰＣ−制御される測定技術（ＰＣ−ｇｅｓｔｅｕｅｒｅｔｅ Ｍｅｓｓｔｅｃｈｎｉｋ）」（ＩＳＢＮ３−８７７９１−５１６−７），第１６９〜２０６ページから既知である。上記文献には，変換器モジュールは，好適に作用可能とするためには，通常，アナログとデジタルの構成素子からなる付加的な周辺素子を必要とすることが記載されている。複数のチャネルの信号を検出可能とするために，例えばマルチプレクサが必要である。
【０００４】
ＤＥ３７００９８７Ａ１においては，マイクロ計算機内で処理するために電気的な電圧信号検出装置が提案され，前記装置においてはｎビットのワード幅を有する少なくとも１つのアナログ／デジタル変換器が設けられており，かつその場合に付加的なデジタル／アナログ変換器及びｎビットの等しい精度を有するが，全測定領域にわたってより高いモノトーンの分解能を有する外部の配線により，測定電圧の表示が可能である。高精度で分解された測定結果の完全なモノトーン性は，マイクロ計算機内のソフトウェアルーチンにより簡単な限界値比較を用いて得られる。
【０００５】
かかる変換器装置の精度は，一方では，変換器装置又はそれを含む計算機が予め設定された信号レベル（例えば電圧）に依存し，他方では変換器装置自体の分解能に依存する。一般的に，例えば分圧器などの適合装置を用いて，信号適合を実施することが既知である。
【０００６】
【発明が解決しようとする課題】
しかしながら，上記検出すべき信号のレベルが変換器装置の入力に設けられる信号レベルと異なる場合には，適合装置を介して信号適合を行うことは可能であるが，適合装置の不正確さが直接変換結果に現れるという問題がある。
【０００７】
したがって，測定あるいは変換すべき信号の信号レベルが，変換器装置（例えばＡ／Ｄ変換器のために予め設定された最大の信号レベルに対して異なる場合（特にそれより高い場合）には，適合装置（例えば分圧器）を介しては，より低い精度でしか変換できない。このとき，影響量として，例えば温度，適合装置（例えば分圧器）の抵抗の不正確さ及び，例えば分圧器の抵抗の老化現象である。かかる精度損失は，その限りにおいて非常な障害として認められる。これは，例えば非線形性あるいはオフセットによる変換器装置自体の不正確さは，通常，適合装置（例えば分圧器）の不正確さよりも１０累乗しか低下しないからである。
【０００８】
従って，本発明の目的は，入力信号の変換器装置の予め設定される信号レベルに適合させる適合装置を使用する場合において，精度損失を補償し，精度を向上することが可能な新規かつ改良された信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点においては，計算機において，少なくとも１つの第１の信号を検出するために，前記第１の信号が第２の信号に変換される信号検出方法であって，第１の基準信号が基準装置に印加されて，前記基準装置は前記第１の基準信号を第２の基準信号に変換し，前記第２の基準信号が変換器装置に接続されて，前記変換器装置は前記第２の基準信号を第３の基準信号に変換し，前記第２の基準信号が適合装置に接続されて，前記適合装置は前記第２の基準信号を第４の基準信号になるように適合し，前記第４の基準信号が前記変換器装置に接続されて，前記変換器装置は前記第４の基準信号を第５の基準信号に変換し，前記第３の基準信号と前記第５の基準信号との比較に基づいて，前記計算機内で補正量を求め，かつ前記求められた補正量に従って前記第１の信号が検出される，ことを特徴とする信号検出方法が提供される。
【００１０】
上記記載の発明では，入力信号あるいは入力信号レベルを変換器装置あるいは変換器装置を含む計算機の予め設定された信号レベルに適合させる適合装置を使用する場合において，精度損失を補償し，精度の向上を図ることができる。
【００１１】
また，前記第１の信号は，補正量に従って以下のように検出される，即ち，前記第１の信号が補正量に従って第２の信号に変換され，かつ前記第１の信号は前記第２の信号の評価によって検出される，如く構成すれば，求められた補正量は，変換自体の際に影響を与える。
【００１２】
また，前記第１の信号は，補正量に従って以下のように検出される，即ち，前記第１の信号が第２の信号に変換され，前記第２の信号が補正量に従って第３の信号になるように適合され，前記第１の信号が前記第３の信号の評価によって検出される，如く構成すれば， 求められた補正量は変換自体の際に影響を与える。第１の信号から変換された第２の信号は補正量と結合され，あるいは補正量を供給される。
【００１３】
また，前記第１の信号は，前記第２の基準信号の最大のレベルよりも高い最大のレベルを有する，如く構成すれば，好ましい方法で，例えば第１の電圧（例えば３Ｖ）を有する計算機は，それとは異なる，特にそれより高い電圧（例えば５Ｖ）を有する信号を，例えば外部又は内部の分圧器などの通常の適合装置を使用して，例えば計算機がそれによって作動する電圧よりも高い電圧を有する入力信号において，著しく改良された精度で変換することができる。このことにより，計算機電圧とは異なる電圧を有する，別途の，多くは付加的な変換器装置のための計算機内のプロセスコストを省略することができる。本発明に基づく装置あるいはまだ含まれていない素子とその接続を内蔵し，あるいは取り付けることによる，わずかな付加的コストしか発生しない。
【００１４】
また，前記補正量は，予め設定可能な時間間隔，等しい時間間隔又は異なる時間間隔において，及び／又は所定の事象の時点に従って繰り返し求められる，如く構成すれば，例えば適合装置の老化による変化も除去されるので，少なくとも精度損失も補償することができ，著しい精度向上を図ることができる。また，計算機の各種駆動においても，例えば温度に依存する変化又は漏れ電流を補償するために使用することができる。これは，内部の不正確さ（即ち適合装置内だけを理由としない不正確さ）を，補償することができるからである。
【００１５】
また，前記第１の基準信号は，前記変換器装置によって変換された第３の基準信号と前記第１の基準信号とが予め設定可能な許容誤差内で一致するように可変に設定可能である，如く構成すれば，さらに効果的である。例えばデジタル／アナログ変換器などの基準装置においては，電圧を極めて正確に印加することができる。これは，同一のあるいは等しく設計された回路を介して電圧を読み直すので，デジタル／アナログ変換された電圧を調節することができるからである。かかる制御機構により，より低精度のあるいはより安価の適合装置を使用することができる。
【００１６】
また，第１と第２の種類の信号が区別されると共に，前記第２，前記第４の基準信号及び前記第１の信号が前記第１の種類の信号であって，かつ，前記第１，前記第３及び前記第５の基準信号並びに前記第２の信号が前記第２の種類の信号である，如く構成するのが好ましい。
【００１７】
前記第１の種類の信号は連続的な信号（例えばアナログ信号）に相当し，かつ前記第２の種類の信号は離散的な信号（例えばデジタル信号）に相当する，如く構成するのが好ましい。
【００１８】
上記課題を解決するため，本発明の第２の観点によれば，第１の信号を第２の信号に変換する変換器装置を有する計算機において，少なくとも１つの第１の信号を検出する信号検出装置において，前記信号検出装置には，基準装置が設けられていると共に，前記基準装置に第１の基準信号が印加され，かつ前記基準装置は前記第１の基準信号を第２の基準信号に変換し，第１の切換え手段が設けられていると共に，前記第１の切換え手段により前記第２の基準信号が前記変換器装置に接続可能であって，その場合に前記変換器装置は前記第２の基準信号を第３の基準信号に変換し，適合装置が設けられていると共に，前記適合装置は同様に前記第２の基準信号を得て，かつ前記適合装置が前記第２の基準信号を第４の基準信号になるように適合し，少なくとも第２の切換え手段が設けられていると共に，前記第２の切換え手段により前記第４の基準信号が前記変換器装置へ接続可能であり，かつ前記変換器装置により第５の基準信号に変換され，比較手段が設けられていると共に，前記比較手段を用いて前記第３と前記第５の基準信号から補正量が求められ，前記第１の信号が補正量に従って検出される，ことを特徴とする信号検出装置が提供される。
【００１９】
上記記載の発明では，入力信号あるいは入力信号レベルを変換器装置あるいは変換器装置を含む計算機の予め設定された信号レベルに適合させる適合装置を使用する場合において，補正により，変換の精度に関する，温度影響，老化現象及びその他の影響量などの精度損失が補償され，精度向上を図ることができる。
【００２０】
また，前記信号検出装置には，第３の切換え手段が設けられており，前記第３の切換え手段によって前記第２の基準信号が適合装置へ接続可能である，如く構成することができる。
【００２１】
また，前記変換器装置はアナログ−デジタル変換器として形成され，前記基準装置はデジタル−アナログ変換器として形成され，かつ前記適合装置は分圧器回路として形成されている，如く構成することができる。
【００２２】
上記課題を解決するため，本発明の第３の観点によれば，前記請求項９から１１のうちいずれか１項に記載の信号検出装置と接続されている及び／又は前記信号検出装置を有することを特徴とする計算機が提供される。
【００２３】
上記課題を解決するため，本発明の第４の観点によれば，コンピュータに，請求項１から８に記載の方法を実行させるためのコンピュータプログラムが提供される。
【００２４】
上記課題を解決するため，本発明の第５の観点によれば，前記請求項１３に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
【００２５】
【発明の実施の形態】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。尚，以下の説明及び添付図面において，同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００２６】
（第１の実施の形態）
まず，図１を参照しながら，第１の実施の形態にかかる計算機について説明する。なお，図１は，本実施形態にかかる計算機の構成を示すブロック図である。
【００２７】
まず，図１に示すように，本実施形態にかかる計算機１００は，計算ユニットあるいは処理ユニット１０６とそれに付設されたメモリ１０５とを有しており，例えば車両において駆動シーケンスを制御するために使用される。理解を容易にするために，入／出力路は，二重矢印１１０，１１１により示している。
【００２８】
符号１０１は，印加信号Ｓ１を適合させるための適合装置と計算機１００内で処理される信号の特性を示す。
【００２９】
符号１０３は，基準装置を示し，かかる基準装置には基準信号Ｒｓ１が印加され，かつ基準装置は変換された信号Ｒｓ２を点Ｉに供給する。上記基準信号Ｒｓ１は，予め設定可能であり，かつ，例えば計算ユニット１０６によって自動的に生成される。
【００３０】
符号１０７は，第１の切換え手段を示し，かかる第１の切換え手段により，変換された第１の基準信号，点Ｉにおける基準信号Ｒｓ２が点IIIに接続可能である。かかる基準信号は，駆動信号Ａｓ１０７の印加により接続される。その後，基準信号が点IIIにおいて変換器装置１０２に印加され，基準信号Ｒｓ３に変換される。
【００３１】
基準信号Ｒｓ３は，その後，例えばメモリ装置１０５又は別途に設けられる他のメモリ装置（図示せず）に格納することができる。同時に，基準信号Ｒｓ１として変換された基準信号Ｒｓ２が，点Ｖで適合装置１０１に印加されて適合され，点IVにおいて基準信号Ｒｓ４として存在する。
【００３２】
選択的に，他の切換え手段１０８を設けることができる。例えば切換え手段１０８は，例えば印加された駆動信号ＡＳ１０８により，基準信号Ｒｓ２を点Ｉから点Ｖにアクティブに接続することができる。
【００３３】
切換え手段１０９によって，例えば駆動信号ＡＳ１０９の接続により，基準信号Ｒｓ４は点IVから点IIIに接続される。適合回路１０１を介して案内されたこの基準信号Ｒｓ４は，その後同様に変換器装置１０２において基準信号Ｒｓ５に変換され，例えばメモリ１０５又は別途に設けられたメモリ（図示せず）に格納され，あるいは即座に前述の基準信号Ｒｓ３と比較される。
【００３４】
上記比較は，処理あるいは計算ユニット１０６により実行することができ，あるいは選択的に別途に設けられる比較装置１０４により実施することができる。参照の間（即ち基準信号の接続と処理の間），好ましくは付加的な入力信号Ｓ１は印加されない。
【００３５】
従って，本実施形態にかかる原理は，点Ｉにおいて正確な信号を供給し，変換器装置１０２を介してかかる信号を測定あるいは検出することであって，その場合に点Ｉでの正確な信号はさらに適合装置１０１を介して案内される。このとき，２つの変換された基準信号（Ｒｓ３とＲｓ５）を比較することにより，補正係数を求めることができる。かかる補正係数は，変換の精度に関する，温度影響，老化現象及びその他の影響量を補償する。
【００３６】
適合装置及びそのための供給導線は，計算機１００の外部に取り付けて接続することができるほか，計算機内に統合することもできる。これは，計算機１００ａにより選択的に図示されている。
【００３７】
また，切換え手段として，トランジスタ，制御スイッチなどを使用することができる。同様に，適合装置として，比較器装置（例えばしきい値との）又は分圧器回路などを使用することができる。基準装置は，変換器，例えば周波数−電圧−変換器又はデジタル−アナログ（Ｄ／Ａ）変換器，信号発生器などとすることができる。同様に，変換器装置について，Ａ／Ｄ変換器，電圧−周波数−変換器などの各種実施形態が考えられる。
【００３８】
図２は，本実施形態にかかる信号検出装置の具体的な実施形態を示しており，変換器装置としてアナログ／デジタル変換器１０２ｅ，基準装置としてデジタル／アナログ変換器１０３ｅが使用される。
【００３９】
上記のように，複数の信号チャネルを使用する場合には，アナログ／デジタル−入力マルチプレクサ（ここではトランジスタ２０１，１０９ｅ及び２０４により示される）が計算機１００ｅ内で使用される。このとき，トランジスタにおけるエラーを最小限に抑えるために，各々同一のトランジスタを選択することができ，その場合に２０１，１０８ｅ，２０５と２０２，１０９ｅ，２０４を各々グループとして異なるように形成することもできる。
【００４０】
また，図２においては，図１に対して，明確に具体化した素子について，選択的に，「ｅｘａｍｐｌｅ」の「e」を付加した番号が付加されている。例えば，図１に示した変換器装置１０２及び基準装置１０３は，図２においては，Ａ／Ｄ変換器１０２ｅ及びＤ／Ａ変換器１０３ｅとして示している。
【００４１】
チャネルの数に応じて，各チャネルのために入力ピンＰが必要とされるので，トランジスタ２０１，１０８ｅ及び２０５からなるトランジスタ装置がそれに応じて示されている。図２においては，適合装置（ここでは，抵抗２０６，２０７からなる分圧器としての１０１ｅ）は計算機１００ａｅ内に統合されているが，例えば図１に示すように計算機の外部に位置づけて，計算機と接続することもできる。また，複数のチャネルの使用に応じた他のトランジスタは，符号２０４，２０５で示されている。
【００４２】
トランジスタ２０１，２０２は，好ましくは切換え手段１０７ｅとして使用され，それに応じて点Ｉから点IIIへ接続されるように駆動される。切換え手段１０９は，トランジスタ１０９ｅに相当し，切換え手段１０８はトランジスタ１０８ｅに相当する。図１に示されている駆動信号は，トランジスタの制御ピンを介して切換えを実行する。
【００４３】
適合装置１０１ｅの２つの抵抗２０６，２０７は，例えば１％の精度を有する。これは，通常のアナログ／デジタル変換器の精度（例えば０．１％）を少なくとも１０累乗だけ上回っている。かかる精度損失は，本実施形態にかかる信号検出装置において補償することができる。
【００４４】
また，図２において，信号Ｓ１は，抵抗２０３の前で印加される電圧Ｕｓ１に相当し，点Ｖのピンにおいて計算機に供給される。かかる電圧Ｕｓ１（信号Ｓ１）は，予め参照することにより，本実施形態にかかる装置においては，極めて高い精度で変換器装置（例えばＡ／Ｄ変換器）１０２ｅを介して変換されて，検出される。
【００４５】
複数のチャネルを使用する場合には，トランジスタ２０２，１０９ｅ，２０４からなるアナログ／デジタル入力マルチプレクサは，マルチプレクサソフトウェアにより駆動される。かかるマルチプレクサソフトウェアは，チャネル数に応じてトランジスタ２０１，１０８ｅ及び２０５を駆動するためにも使用することができる。
【００４６】
次に，図３に基づいて，本実施形態にかかる駆動あるいは処理のシーケンスについて説明する。なお，図３は，本実施形態にかかる駆動あるいは処理のシーケンスを示すフローチャートである。
【００４７】
まず，ステップＳ３００で，本実施形態にかかる駆動あるいは処理シーケンスが開始される（ステップＳ３００）。
【００４８】
次いで，ステップＳ３０１で，図１に示すように，基準信号Ｒｓ１が基準装置１０３に供給され，この基準装置により点Ｉの基準信号Ｒｓ２に変換される（ステップＳ３０１）。これは，図２における具体的な実施例においては，例えば計算ユニットによって，予め設定可能なデジタルの基準信号からデジタル／アナログ変換器１０３ｅにより点Ｉで基準信号Ｒｓ２としてのアナログ電圧が調節されることを意味している。
【００４９】
次いで，ステップＳ３０２で，図１に示すように，切換え手段１０７及び駆動信号Ａｓ１０７により，基準信号Ｒｓ２が点IIIに接続される（ステップＳ３０２）。これは，図２における具体的な実施例においては，トランジスタ２０１，２０２が駆動ピンに印加された駆動信号により導通あるいは接続され，従って切換え手段１０７ｅが接続されるので，調節された電圧が基準信号Ｒｓ２として点IIIで変換器装置（ここではアナログ／デジタル変換器）１０２ｅに印加されることを意味する。
【００５０】
その後，ステップＳ３０３で，図１に示すように，点IIIで印加された基準電圧Ｒｓ２が変換器装置１０２により基準信号Ｒｓ３に変換される（ステップＳ３０３）。この基準信号Ｒｓ３は，例えばメモリ１０５に格納される。これは，図２における具体的な実施例においては，基準信号Ｒｓ２として調節された電圧が，点IIIにおいてアナログ／デジタル変換器１０２ｅにより，基準信号Ｒｓ３としてのデジタル量に逆変換されて，格納されることを意味する。このように基準信号Ｒｓ３を保持あるいは格納することは，次にＲｓ５が比較のために存在するまでの間だけ行えばよく，他の揮発性のメモリ媒体によっても行うことができる。
【００５１】
さらに，ステップＳ３０４で，図１に示すように，基準信号Ｒｓ２が，適合装置１０１へ案内される（ステップＳ３０４）。これは，例えば切換え手段１０８と駆動信号Ａｓ１０８を使用した制御により実行することができる。これは，図２における具体的な実施例においては，トランジスタ１０８ｅが点Ｉにおいて基準信号Ｒｓ２として調節された電圧を，適合装置１０１ｅ（ここでは抵抗２０６と２０７を有する分圧器）の前の点Ｖへ接続することを意味する。
【００５２】
次いで，ステップＳ３０５では，適合装置あるいは適合配置により基準信号Ｒｓ２が点IVの基準信号Ｒｓ４に変換あるいは適合され，切換え手段１０９と駆動信号Ａｓ１０９により点IIIに接続され，存在している基準信号Ｒｓ４は変換器装置１０２により基準信号Ｒｓ５に変換される（ステップＳ３０５）。これは，図２における具体的な実施例においては，点Ｖに接続された基準信号Ｒｓ２が分圧器１０１ｅを介して点IVの基準信号Ｒｓ４に変化されることを意味する。このとき，トランジスタ１０９ｅは，制御ピンの駆動によって，基準信号Ｒｓ４（即ち印加電圧）を点IIIに接続し，この電圧はアナログ／デジタル変換器１０２ｅによりデジタルの基準信号Ｒｓ５に変換される。
【００５３】
その後，ステップＳ３０６では，生成された２つの基準信号Ｒｓ３とＲｓ５の比較が実行される（ステップＳ３０６）。かかる比較は，例えば差形成，しきい値比較，比率形成などにより実行することができる。本実施形態においては，例えば基準信号Ｒｓ３とＲｓ５の差が形成される。
【００５４】
上記比較により補正量が形成されて後で使用される。なお，かかる補正量は，温度影響に関する精度あるいは不正確さ，適合装置の不正確さなどに関して，支配している状況を反映している。
【００５５】
さらに，ステップＳ３０７で，求められた補正量が格納される（ステップＳ３０７）。このとき，各々，それに関して望まれる補償あるいは補正量を求めることにより，その後，補正係数，補正被加数などとして使用することができる。
【００５６】
次いで，ステップＳ３０８で，さらに処理を続行すべきかあるいは終了すべきかが判断される（ステップＳ３０８）。これは，上記のように，参照すべきかあるいは入力に印加されている信号Ｓ１（電圧Ｕｓ１）を変換するか否かということを意味する。
【００５７】
処理を終了すると判断される場合には，ステップＳ３１０に移行し，処理を終了する（ステップＳ３１０）。かかる処理の終了は，例えば予め設定可能な終了条件により実行することができる。
【００５８】
一方，処理を続行すると判断される場合には，ステップＳ３０９に移行し，上記のように，参照を実行すべきかあるいは求められた補正量を使用して，存在する信号Ｓ１（電圧Ｕｓ１）を変換すべきか否かが判断される（ステップＳ３０９）。
【００５９】
信号Ｓ１（電圧Ｕｓ１）を変換すべきであると判断される場合には，ステップＳ３１１に移行する。他の場合には，ステップＳ３０１に移行し，新たな参照が実行される。この場合には，条件を設けることができ，あるいは時間条件（クロック）として，又は事象制御に基づくことができる。なお，かかる条件は，ステップＳ３０８においても，同様に設けることができる。
【００６０】
ステップＳ３１１では，駆動信号Ａｓ１０９，切換え手段１０９，あるいはトランジスタ１０９ｅによる電圧によって，ピンＰに印加されている電圧Ｕｓ１（信号Ｓ１）が，適合装置により適合されて，点IIIに接続される（ステップＳ３１１）。
【００６１】
次いで，ステップＳ３１２で，点IIIでの印加信号（印加電圧）が，変換器装置１０２（例えばアナログ／デジタル変換器１０２ｅ）により信号Ｓ２（例えばデジタルの信号）に変換される（ステップＳ３１２）。このとき，変換器装置が，点IIIでの印加信号を補正量を考慮して信号Ｓ２に変換するので，変換あるいは信号変換の際に不正確さが補償される。
【００６２】
また，点IIIにおける信号の変換を簡単に行うことができ，その後発生する信号Ｓ２に補正量を，例えば係数又は被加数として結合することにより信号Ｓ３を得て，信号Ｓ３がその後信号Ｓ１を表すことにより信号Ｓ１が検出されて，不正確さを補償して存在するようにすることができる。これは，例えば処理ユニット１０６あるいは選択的に参照に関する比較装置１０４により実行することができる。
【００６３】
図示の方法あるいは各ステップは，ソフトウェアにおいて，例えばプログラム−コード手段を有する計算機プログラムとして示すこともできる。このとき，各ステップは，例えばシーケンス制御又は時間制御され，開ループ制御器プログラム又は閉ループ制御器プログラムから実施され，プログラム自体はプログラム−コード手段を有する計算機プログラム製品として任意の計算機読取り可能なデータ担体（ＣＤ−ＲＯＭ，ＥＥＰＲＯＭ，フラッシュ，ＲＡＭ，ディスケットなど）に格納することができる。
【００６４】
また，３Ｖ−ないしは３．３Ｖ−Ａ／Ｄ変換器に，分圧器を使用して５Ｖ−入力信号が供給することができる。この場合には，原理的に３．３Ｖ−計算機よりも小さい計算機あるいは該当するＡ／Ｄ変換器を上記方法で駆動することもできる。即ち，より小さい電圧においても分解能を達成し，あるいは精度を得ること，あるいは改良することができる。
【００６５】
以上，本発明に係る好適な実施の形態について説明したが，本発明はかかる構成に限定されない。当業者であれば，特許請求の範囲に記載された技術思想の範囲内において，各種の修正例および変更例を想定し得るものであり，それらの修正例および変更例についても本発明の技術範囲に包含されるものと了解される。
【００６６】
【発明の効果】
入力信号あるいは入力信号レベルを変換器装置あるいは変換器装置を含む計算機の予め設定された信号レベルに適合させる適合装置を使用する場合において，精度損失を補償し，精度の向上を図ることができる。
【図面の簡単な説明】
【図１】本実施形態にかかる計算機の構成を示すブロック図である。
【図２】本実施形態にかかる信号検出装置の具体的な実施形態を示すブロック図である。
【図３】本実施形態にかかる駆動あるいは処理のシーケンスを示すフローチャートである。
【符号の説明】
１００ 計算機
１０１ 適合装置
１０２ 変換器装置
１０３ 基準装置
１０４ 比較装置
１０５ メモリ
１０６ 計算ユニットあるいは処理ユニット
１０７ 第１の切換え手段
１０８ 駆動信号ＡＳ
１０９ 切換え手段
１１０ １１１ 入／出力路
Claims (14)
- 計算機において，少なくとも１つの第１の信号を検出するために，前記第１の信号が第２の信号に変換される信号検出方法であって，
第１の基準信号が基準装置に印加されて，前記基準装置は前記第１の基準信号を第２の基準信号に変換し，
前記第２の基準信号が変換器装置に接続されて，前記変換器装置は前記第２の基準信号を第３の基準信号に変換し，
前記第２の基準信号が適合装置に接続されて，前記適合装置は前記第２の基準信号を第４の基準信号になるように適合し，
前記第４の基準信号が前記変換器装置に接続されて，前記変換器装置は前記第４の基準信号を第５の基準信号に変換し，
前記第３の基準信号と前記第５の基準信号との比較に基づいて補正量を求め，かつ前記求められた補正量に従って前記第１の信号が検出される，
ことを特徴とする信号検出方法。 - 前記第１の信号は，前記補正量に従って以下のように検出される，即ち，
前記第１の信号が前記補正量に従って第２の信号に変換され，かつ前記第１の信号は前記第２の信号の評価によって検出される，
ことを特徴とする請求項１に記載の信号検出方法。 - 前記第１の信号は，前記補正量に従って以下のように検出される，即ち，
前記第１の信号が第２の信号に変換され，
前記第２の信号が前記補正量に従って第３の信号になるように適合され，
前記第１の信号が前記第３の信号の評価によって検出される，
ことを特徴とする請求項１に記載の信号検出方法。 - 前記第１の信号は，前記第２の基準信号の最大のレベルよりも高い最大のレベルを有する，ことを特徴とする請求項１に記載の信号検出方法。
- 前記補正量は，予め設定可能な時間間隔，等しい時間間隔又は異なる時間間隔において，及び／又は所定の事象の時点に従って繰り返し求められる，
ことを特徴とする請求項１，２，３項のうちいずれか１項に記載の信号検出方法。 - 前記第１の基準信号は，前記変換器装置によって変換された第３の基準信号と前記第１の基準信号とが予め設定可能な許容誤差内で一致するように可変に設定可能である，
ことを特徴とする請求項１に記載の信号検出方法。 - 第１と第２の種類の信号が区別されると共に，
前記第２，前記第４の基準信号及び前記第１の信号が前記第１の種類の信号であって，かつ，
前記第１，前記第３及び前記第５の基準信号並びに前記第２の信号が前記第２の種類の信号である，
ことを特徴とする請求項１に記載の信号検出方法。 - 前記第１の種類の信号は連続的な信号に相当し，かつ
前記第２の種類の信号は離散的な信号に相当する，
ことを特徴とする請求項７に記載の信号検出方法。 - 第１の信号を第２の信号に変換する変換器装置を有する計算機において，少なくとも１つの第１の信号を検出する信号検出装置であって，
前記信号検出装置には，
基準装置が設けられていると共に，前記基準装置に第１の基準信号が印加され，かつ前記基準装置は前記第１の基準信号を第２の基準信号に変換し，
第１の切換え手段が設けられていると共に，前記第１の切換え手段により前記第２の基準信号が前記変換器装置に接続可能であって，その場合に前記変換器装置は前記第２の基準信号を第３の基準信号に変換し，
適合装置が設けられていると共に，前記適合装置は同様に前記第２の基準信号を得て，かつ前記適合装置が前記第２の基準信号を第４の基準信号になるように適合し，
少なくとも第２の切換え手段が設けられていると共に，前記第２の切換え手段により前記第４の基準信号が前記変換器装置へ接続可能であり，かつ前記変換器装置により第５の基準信号に変換され，
比較手段が設けられていると共に，前記比較手段を用いて前記第３と前記第５の基準信号から補正量が求められ，前記第１の信号が補正量に従って検出される，
ことを特徴とする信号検出装置。 - 前記信号検出装置には，第３の切換え手段が設けられており，前記第３の切換え手段によって前記第２の基準信号が適合装置に接続可能である，ことを特徴とする請求項９に記載の信号検出装置。
- 前記変換器装置はアナログ−デジタル変換器として形成され，
前記基準装置はデジタル−アナログ変換器として形成され，かつ
前記適合装置は分圧器回路として形成されている，
ことを特徴とする請求項９に記載の信号検出装置。 - 前記請求項９から１１のうちいずれか１項に記載の信号検出装置と接続されている及び／又は前記信号検出装置を有する，
ことを特徴とする計算機。 - コンピュータに，前記請求項１から８に記載の方法を実行させるためのコンピュータプログラム。
- 前記請求項１３に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10050962.2 | 2000-10-13 | ||
| DE10050962A DE10050962A1 (de) | 2000-10-13 | 2000-10-13 | Verfahren und Vorrichtung zur Erfassung von Signalen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002185326A JP2002185326A (ja) | 2002-06-28 |
| JP3884257B2 true JP3884257B2 (ja) | 2007-02-21 |
Family
ID=7659788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001316184A Expired - Fee Related JP3884257B2 (ja) | 2000-10-13 | 2001-10-15 | 信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6549149B2 (ja) |
| JP (1) | JP3884257B2 (ja) |
| DE (1) | DE10050962A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030034987A1 (en) * | 2001-08-17 | 2003-02-20 | William Webb | Handheld computer having moveable segments that can be adjusted to affect a size of the handheld computer |
| JP4798610B2 (ja) * | 2006-01-13 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8126519B2 (en) * | 2007-08-31 | 2012-02-28 | Hewlett-Packard Development Company, L.P. | Housing for mobile computing device having construction to slide and pivot into multiple positions |
| US8233948B2 (en) * | 2007-12-11 | 2012-07-31 | Hewlett-Packard Development Company, L.P. | Slider assembly for a housing of a mobile computing device |
| GB2476987B (en) * | 2010-01-19 | 2013-11-27 | Haim Cohen | Transaction card with improved security features |
| US8466817B2 (en) | 2011-10-26 | 2013-06-18 | Htc Corporation | Electronic device and method for driving an internal function block of a processor of the electronic device to operate in a linear region |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3700987C2 (de) | 1987-01-15 | 1995-12-07 | Bosch Gmbh Robert | Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung in einem Mikrorechner |
| US4942401A (en) * | 1989-02-24 | 1990-07-17 | John Fluke Mfg. Co., Inc. | Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset |
| US5673047A (en) * | 1995-06-06 | 1997-09-30 | Analog Devices, Inc. | Gain-compensating differential reference circuit |
-
2000
- 2000-10-13 DE DE10050962A patent/DE10050962A1/de not_active Ceased
-
2001
- 2001-10-10 US US09/975,024 patent/US6549149B2/en not_active Expired - Fee Related
- 2001-10-15 JP JP2001316184A patent/JP3884257B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10050962A1 (de) | 2002-04-18 |
| JP2002185326A (ja) | 2002-06-28 |
| US6549149B2 (en) | 2003-04-15 |
| US20020084926A1 (en) | 2002-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4243547B2 (ja) | アナログ−デジタル変換器の機能検査方法と装置，およびアナログ−デジタル変換器 | |
| US7916127B2 (en) | Method and circuitry for self testing of connectivity of touch screen panel | |
| JP3773049B2 (ja) | つまみの位置に応じてデシベルリニアな減衰率データを生成する楽音の減衰率制御装置 | |
| JP3884257B2 (ja) | 信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体 | |
| US20070170171A1 (en) | Method and apparatus for measurement of AC voltages in an HVAC system | |
| JPH07326970A (ja) | Ａ／ｄ変換器及びａ／ｄ変換器のテスト方法 | |
| JP3674156B2 (ja) | ディジタルリレーのアナログ監視及び自動調整方式 | |
| JPH0927749A (ja) | 電圧監視装置 | |
| JPH02184775A (ja) | マイクロコンピュータ制御による抵抗異常位置検出回路 | |
| JP3216171B2 (ja) | Ｉｃ試験装置の較正方法 | |
| JP2005003596A (ja) | 抵抗測定装置、抵抗測定用集積回路及び抵抗測定方法 | |
| US7362558B2 (en) | Protective device in a controller | |
| JP3968946B2 (ja) | 半導体集積回路試験装置、半導体集積回路試験装置の校正方法及び記録媒体 | |
| JP3170084B2 (ja) | 温度計測装置 | |
| JP2001144614A (ja) | Ｄ／ａ変換器の診断方法およびアナログ出力装置 | |
| JP2001069004A (ja) | 電子機器および電子機器の補正方法 | |
| JP2791799B2 (ja) | 電流出力装置 | |
| JP2000020852A (ja) | 光電式煙感知器および感度調整方法および温度補償方法 | |
| JP2827233B2 (ja) | 半導体試験装置 | |
| JPH06174559A (ja) | 信号変換器 | |
| JP3047037B2 (ja) | 受信装置 | |
| JPH07183346A (ja) | 半導体テスト装置 | |
| JP2005020821A (ja) | ファンモータ制御装置 | |
| JPH01301187A (ja) | Ｉｃ試験装置における直流電源装置 | |
| JPH0678880U (ja) | タイミング校正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |