JP4416874B2 - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法 Download PDFInfo
- Publication number
- JP4416874B2 JP4416874B2 JP21924999A JP21924999A JP4416874B2 JP 4416874 B2 JP4416874 B2 JP 4416874B2 JP 21924999 A JP21924999 A JP 21924999A JP 21924999 A JP21924999 A JP 21924999A JP 4416874 B2 JP4416874 B2 JP 4416874B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- plating
- layer
- copper
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体チップの製造方法に関し、特に接続信頼性の高い半導体チップの製造方法に関する。
【０００２】
【従来の技術】
図２１に従来技術に係る半導体チップ３３０及びその実装形態を示す。半導体チップ３３０のアルミニウム電極パッド３３２には、ニッケルめっき層３３４及び金めっき層３３８を介して、バンプ３１０を形成するハンダ３４４が設けられている。ここで、半導体チップ３３０は、該バンプ３１０を介して、パッケージ３５０側の電極パッド３５２に電気的に接続されている。
【０００３】
ところで、半導体チップ３３０とパッケージ３５０とは、熱膨張率が異なるため、両者の間に発生する応力を緩和することが必要であり、上記図２１に示した実装形態においては、半導体チップ３３０とパッケージ３５０との間にアンダーフィル３３６を配設し、両者を固着させることにより、電気的接続部に応力を集中させないようにすることで、電気的接続部に破断が発生しないように構成されている。
【０００４】
しかしながら、近年の半導体チップの高集積化に伴い、半導体チップのバンプが小型化され、上述した実装形態によっても、半導体チップ３３０とパッケージ３５０との間の応力により、小型化された電気的接続部が破断することがあった。
【０００５】
【発明が解決しようとする課題】
このような問題点に対し、前記アルミニウム電極パッド３３２上にバリアメタル膜を介して柔軟性のある銅ポストを形成し、半導体チップ３３０とパッケージとの間に発生する応力を銅ポストにより吸収することが提案されているが、バリアメタル膜は、生産性に劣るばかりでなく、残留応力を有しており、アルミニウム電極パッド付近の半導体チップ機能に悪影響を及ぼすため、エリアパッド方式のアルミニウム電極パッドが形成された半導体チップに適用することが困難であった。
【０００６】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、高い信頼性で実装することのできる半導体チップの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１の半導体チップの製造方法は、以下の（１）〜（３）の工程を少なくとも含むことを技術的特徴とする：
（１）半導体チップのアルミニウム電極パッド側の表面に樹脂絶縁層を形成し、次いで前記樹脂絶縁層にアルミニウム電極パッドに至る非貫通孔を形成する工程、
（２）前記非貫通孔の底部のアルミニウム電極パッドにジンケート処理を施した後、ニッケルと銅の複合めっき層を形成する工程、
（３）前記非貫通孔に銅めっきにより、ビアを形成する工程。
【００１０】
請求項２の半導体チップの製造方法は、以下の（１）〜（３）の工程を少なくとも含むことを技術的特徴とする：
（１）半導体チップのアルミニウム電極パッドの表面にジンケート処理を施した後、ニッケルと銅の複合めっき層を形成する工程、
（２）前記半導体チップのアルミニウム電極パッド側の表面に樹脂絶縁層を形成し、次いで前記樹脂絶縁層にニッケルと銅の複合めっき層に至る非貫通孔を形成する工程、
（３）前記非貫通孔に銅めっきにより、ビアを形成する工程。
【００１１】
請求項５の半導体チップの製造方法は、以下の（１）〜（５）の工程を少なくとも含むことを技術的特徴とする：
（１）半導体チップのアルミニウム電極パッドの表面にジンケート処理を施した後、ニッケルと銅の複合めっき層を形成する工程、
（２）前記半導体チップのアルミニウム電極パッド側の表面に無電解銅めっき層を形成する工程、
（３）前記半導体チップの無電解銅めっき層の表面にめっきレジスト層を形成し、次いで前記無電解銅めっき層に至る非貫通孔を形成する工程、
（４）前記非貫通孔に銅めっきを充填し、ビアを形成する工程、
（５）前記めっきレジスト層を除去し、次いでエッチング処理を行いめっきレジスト層下の無電解めっき層を除去する工程。
【００１２】
請求項１，２、５の半導体チップの製造方法では、アルミニウム電極パッドの表面に銅めっきによるビアが形成され、柔軟性を有する該銅めっきによるビアが半導体チップと基板との熱膨張差により発生する応力を吸収するため、半導体チップを高い信頼性でもって基板に実装することができ、半導体チップの接続信頼性を高めることができる。ここで、半導体チップのアルミニウム電極パッドの表面には、銅めっきを行うことは困難であるが、本発明では、アルミニウム電極パッドの表面にジンケート処理を行った後に、ニッケルと銅との複合めっき層を形成させるため、該複合めっき層の上に銅めっきでビアを形成することができる。
【００１４】
請求項８では、ニッケルと銅の複合めっき層を０．０１〜５μｍの厚さとし、該複合めっきの銅めっき側表面のニッケル含有率が１〜７０重量％とすることにより、銅めっきによるビアをより好適に形成することができる。
【００１５】
請求項８のビアは、１５〜２００μｍの厚さの樹脂絶縁層に設けられた非貫通孔に銅めっきにより形成されたフィルドビアであり、直径が２０〜１００μｍであることにより、半導体チップと基板との熱膨張差により発生する応力を吸収するに好適な柔軟性を有する。
【００１６】
請求項９のビアは、厚さが１５〜２００μｍ樹脂絶縁層に設けられた直径が２０〜２５０μｍの非貫通孔の底部および壁面に形成された厚さが５〜２５μｍの無電解銅めっき膜と内部に充填された樹脂からなるフィルドビアであり、半導体チップと基板との熱膨張差により発生する応力を吸収するに好適な柔軟性を有する。
【００１７】
請求項１０では、内部に樹脂が充填されたフィルドビアの表面に金属膜が形成されてなることにより、ビア上に半田等の接続用バンプを形成することができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体チップ及び半導体チップの製造方法について図を参照して説明する。
図１は本発明の第１実施形態に係る半導体チップを示している。
半導体チップ３０の下面には、パッシベーション膜３４の開口にジンケート処理されたアルミニウム電極パッド３２が形成されている。本実施形態では、パッシベーション膜３４の下面に樹脂絶縁層３６が配設され、該樹脂絶縁層３６には、該アルミニウム電極パッド３２に至る非貫通孔３６ａが形成されている。そして、該非貫通孔３６ａには、ニッケルと銅との複合めっき層４０を介在させて、銅めっきによるビア４２が前記アルミニウム電極パッドに電気的に接続して形成されており、該ビア４２には、半田等の低融点金属からなる突起状導体（バンプ）４４が配設されている。
前記ニッケルと銅の複合めっき層４０は、０．０１〜５μｍの厚さで、該複合めっき層の銅めっき側表面のニッケル含有量を１〜７０重量％とすることにより、銅めっきによるビア４２をより好適に形成することができる。
【００１９】
半導体チップ３０は、バンプ４４により基板５０のパッド５２に接合され実装されており、樹脂絶縁層３６と基板５０は、絶縁性樹脂４６により接着されている。
本発明において、前記低融点金属としては、Ｐｂ−Ｓｎ系半田、Ａｇ−Ｓｎ系半田、インジウム系半田を使用することができる。
【００２０】
前記ビアは、１５〜２００μｍの厚さに形成された樹脂絶縁層３６に設けられた非貫通孔３６ａに銅めっきにより形成され、直径が２０〜１００であることにより、半導体チップ３０と基板５０との熱膨張差により発生する応力をより好適に吸収できるため、電気接続部にクラックを発生させることがなく、半導体チップを高い接続信頼性でもって基板に実装することができる。
また、前記樹脂絶縁層３６は、弾性率が１．０〜３．５ＧＰａの軟質樹脂であるため、ビア４２の柔軟性を損なうことがない。
【００２１】
引き続き、図２〜図４を参照して第１実施形態に係る半導体チップ３０の製造方法について説明する。
図２の工程（Ａ）に示すパッシベーション膜３４の開口にアルミニウム電極パッド３２が形成された半導体チップ３０に対して後述する工程でバンプを形成する。ここでは、先ず、図２の工程（Ｂ）に示すように樹脂絶縁層３６を形成する。
【００２２】
この樹脂絶縁層３６を形成するための樹脂としては、化学的な処理により非貫通孔を形成する場合には、感光性のエポキシ樹脂やポリイミド樹脂を使用し、図２の工程（Ｃ）に示すように乾燥処理を行った後、露光し、現像処理する。そしてさらに、加熱処理してアルミニウム電極パッド３２に至る非貫通孔３６ａを有する樹脂絶縁層３６を形成する。また、レーザーにより非貫通孔を形成する場合には、感光性樹脂である必要はなく、熱硬化性のエポキシ樹脂やポリイミド樹脂を用いることもできる。なお、非貫通孔は、電極パッド３２の表面を変質させないように、露光・現像処理により形成することが望ましい。また、上述した樹脂絶縁層３６は、表層部が半導体チップ側に比較して軟質になるようにすることが好ましい。
【００２３】
次に、図２の工程（Ｄ）に示すように、アルミニウム電極パッド３２の表面にめっき液からニッケルの析出を容易ならしめるジンケート処理を施す。このジンケート処理としては、例えば、半導体チップ３０を常温で１０〜３０秒間、金属塩である酸化亜鉛と還元剤としての水酸化ナトリウムの混合液中に浸漬することにより行うことができる。
【００２４】
引き続き、図３の工程（Ｅ）に示すように、半導体チップ３０をニッケルと銅の複合めっき液中に浸漬し、ジンケート処理されたアルミニウム電極パッド３２の上にニッケルと銅の複合めっき層４０を０．０１〜５μｍの厚さに形成し、該複合めっき層の表面をニッケルが１〜７０重量％含有する組成とする。この場合、該複合めっき層の表面をニッケル以外の成分は実質的に銅となり、表面に銅めっきによるビア４２を容易に形成することができる。
【００２５】
本実施形態では、ジンケート処理されたアルミニウム電極パッドの上に、直接ニッケルと銅の複合めっき層４０を形成した。この代わりに、工程（Ｆ）に示すようにジンケート処理されたアルミニウム電極パッド３２の上に、ニッケルめっき層３８を析出させた後に、ニッケルと銅の複合めっき層４０を形成することもできる。
【００２６】
次に、図３の工程（Ｇ）に示すように、非貫通孔３６ａ内にビア４２を形成する。このめっきは、無電解めっきにより行う。電流を流さないため、半導体チップ３０を損傷させることがない。
【００２７】
ここでは、非貫通孔３６ａから突出しないようにビアを形成しているが、非貫通孔３６ａから盛り上がるように銅めっきを施してしてから、表面を研磨などで除去して、平坦化することもできる。
【００２８】
引き続き、図４の工程（Ｈ）にて、ビア（銅めっきポスト）４２の表面にバンプ（突起状導体）４４を形成する。バンプ４４は、例えば、導電性ペーストを所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属である半田ペーストを印刷する方法、半田めっきを行う方法、あるいは半田溶融液に浸漬する方法により形成することができる。
【００２９】
前記バンプの高さとしては、３〜６０μｍが望ましい。この理由は、３μｍ未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、６０μｍを越えると、バンプが溶融した際に横方向に拡がってショートの原因となる。
【００３０】
最後に、工程（Ｉ）に示すように、該樹脂絶縁層３６のバンプ４４側の表面全面、または、工程（Ｊ）中に示すように基板５０側の表面全面に、樹脂を塗布して、乾燥し、未硬化樹脂からなる接着剤層４６を形成する。
【００３１】
接着剤層４６は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ： Polyphenylen ether）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
【００３２】
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。接着剤層の厚さは、５〜５０μm が望ましい。接着剤層は、取扱が容易になるため、予備硬化（プレキュア）しておくことが好ましい。
【００３３】
工程（Ｊ）に示すように、半導体チップ３０と基板５０とを、熱プレスを用いて加熱し加圧プレスすることにより、半導体チップ３０と基板５０とを接着する。ここでは、先ず、加圧されることで、該半導体チップ３０のバンプ４４が、該バンプ４４と基板５０のパッド５２との間に介在している未硬化の接着剤（絶縁性樹脂）を周囲に押し出し、該バンプ４４がパッド５２と当接し両者の接続を取る。更に、加圧と同時に加熱されることで、接着剤層４６が硬化し、半導体チップ３０と基板５０との間で強固な接着が行われる。なお、熱プレスとしては、真空熱プレスを用いることが好適である。これにより図１を参照して上述した半導体チップ３０の基板５０への取り付けが完成する。
【００３４】
引き続き、本発明の第２実施形態に係る半導体チップ及び半導体チップの製造方法について図５〜図８を参照して説明する。図５は本発明の第２実施形態に係る半導体チップを示している。
【００３５】
半導体チップ３０の下面には、パッシベーション膜３４の開口にジンケート処理されたアルミニウム電極パッド３２が形成されている。アルミニウム電極パッド３２には、ニッケルめっき層３８，ニッケルと銅との複合めっき層４０を介在させて、ビア４２が形成されている。そして、該ビア４２には、半田等の低融点金属からなる突起状導体（バンプ）４４が配設されている。
【００３６】
半導体チップ３０では、突起状導体（バンプ）４４によりアルミニウム電極パッド３２と基板５０側のパッド５２との接続が取られている。
【００３７】
ここで、銅めっきによるビア４２は、高さ（Ｈ）１５〜２００μｍに形成されている。一方、直径は２０〜１００μｍに形成されている。ここで、半導体チップ３０と基板５０の熱膨張率は異なり、半導体チップ３０の動作時に発生する熱により、半導体チップ３０と基板５０との間に応力が発生するが、柔軟性を有するビア４２により応力を吸収できるため、電気的接続部にクラックを発生させることがなくなり、半導体チップ３０と基板５０との間に高い接続信頼性を与えている。
【００３８】
また、なお、銅めっきによるビア４２の高さＨは１５μｍ以上が良い。これは、１５μｍ以下では、十分に応力を吸収することができないからである。他方、高さＨは２００μｍ以下であることが望ましい。これは、２００μｍよりも高いと、半導体チップ３０の取り扱い性が劣るからである。
【００３９】
引き続き、図６〜図８を参照して図５に示す半導体チップ３０の製造方法について説明する。
図６の工程（Ａ）に示すパッシベーション膜３４の開口にアルミニウム電極パッド３２が形成された半導体チップ３０に対して、以下の工程で銅めっきポスト及びバンプを形成する。ここでは、先ず、図６の工程（Ｂ）に示すように感光性のめっきレジスト３６を塗布する。
【００４０】
引き続き、図６の工程（Ｃ）に示すように、第１実施形態と同様の方法でアルミニウム電極パッド３２への非貫通孔３６ａを有するめっきレジスト層３６を形成する。なお、ここでは、化学処理により非貫通孔を形成したが、レーザーを用いることも可能である。
【００４１】
次に、図６の工程（Ｄ）に示すように、アルミニウム電極パッド３２にジンケート処理を施す。この例では、めっきレジスト層３６の非貫通孔３６ａを形成してからアルミニウム電極パッド３２にジンケート処理を施したが、めっきレジスト層３６を形成する以前に予め半導体チップ３０のアルミニウム電極パッド３２にジンケート処理を施すことも可能である。
【００４２】
引き続き、図７の工程（Ｅ）に示すように、半導体チップ３０をニッケル無電解めっき液中に浸けて、アルミニウム電極パッド３２の表面にニッケルめっき層３８を析出させる。なお、このニッケルめっき層を形成する工程は省略し、後述する複合めっき層をアルミニウム電極パッド３２に直接形成することも可能である。
【００４３】
そして、図７の工程（Ｆ）に示すように、該半導体チップ３０を、ニッケル−銅の複合めっき液に浸漬し、ニッケルめっき層３８の上に０．０１〜５μｍのニッケル−銅の複合めっき層４０を形成する。この複合めっきの表面をニッケルが１〜７０重量％、残部を主として銅とすることで、表面に銅めっきを容易に形成できるようにする。
【００４４】
次に、図７の工程（Ｇ）に示すように、非貫通孔３６ａ内にビア４２を形成する。このめっきは、無電解めっきにより行う。ここでは、非貫通孔３６ａから突出しないように銅めっきポストを形成しているが、非貫通孔３６ａから盛り上がるように銅めっきしてから、表面を研磨などで除去して、平坦化することもできる。
【００４５】
引き続き、図８の工程（Ｈ）にて、ビア４２の表面にバンプ（突起状導体）４４を形成する。
【００４６】
最後に、工程（Ｉ）に示すように、めっきレジスト層３６を剥離除去する。また、この実施形態では、めっきレジスト層を剥離除去したが、めっきレジスト層３６を剥離除去することなく使用することも可能である。
【００４７】
工程（Ｊ）に示すように、半導体チップ３０のバンプ４４と基板５０のパッド５２が対応するように、半導体チップ３０を載置させて、リフローすることにより、図５に示すように半導体チップ３０を基板５０に取り付ける。
【００４８】
この第２実施態様では、バンプ４４を形成してからめっきレジスト層３６を除去したが、ビア４２の形成後、めっきレジスト層３６を除去し、その後、半田転写等によりバンプを形成することも可能である。
【００４９】
また、第２実施態様では、半導体チップ３０と基板５０との間にアンダーフィルを用いなくとも、高い接続信頼性を得ることができるが、更に、アンダーフィルを介在させることで接続信頼性を一層高めることも可能である。
【００５０】
引き続き、本発明の第３実施形態に係る半導体チップ及び半導体チップの製造方法について図９〜図１２を参照して説明する。図９は本発明の第３実施形態に係る実施態様に係る半導体チップを示している。
【００５１】
半導体チップ３０の下面には、パッシベーション膜３４の開口にアルミニウム電極パッド３２が形成されている。アルミニウム電極パッド３２には、ニッケルと銅との複合めっき層４０、無電解銅めっき膜４１を介在させて、銅めっき導体４２が形成されている。そして、該ビア４２には、半田等の低融点金属からなる突起状導体（バンプ）４４が配設されている。
【００５２】
半導体チップ３０では、突起状導体（バンプ）４４によりアルミニウム電極パッド３２と基板５０側のパッド５２との接続が取られている。
【００５３】
ここで、銅めっきによるビア４２は、高さ（Ｈ）１５〜２００μｍに形成されている。一方、直径は２０〜１００μｍに形成されている。ここで、半導体チップ３０と基板５０の熱膨張率は異なり、半導体チップ３０の動作時に発生する熱により、半導体チップ３０と基板５０との間に応力が発生するが、柔軟性を有する銅めっきによるビア４２により応力を吸収できるため、電気的接続部にクラックを発生させることがなくなり、半導体チップ３０と基板との間に高い接続信頼性を与えている。
【００５４】
なお、銅めっきによるビア４２の高さＨは１５μｍ以上が良い。これは、１５μｍ以下では、十分に応力を吸収することができないからである。他方、高さＨは２００μｍ以下であることが望ましい。これは、２００μｍよりも高いと、半導体チップ３０の取り扱い性が劣るからである。
【００５５】
引き続き、図１０〜図１２を参照して図９に示す半導体チップ３０の製造方法について説明する。
図１０の工程（Ａ）に示すパッシベーション膜３４の開口にアルミニウム電極パッド３２が形成された半導体チップ３０に対して、以下の工程で銅めっきポストおよびバンプを形成する。ここでは、先ず、図１０の工程（Ｂ）に示すようにジンケート処理を施す。
【００５６】
引き続き、図１０の工程（Ｃ）に示すように、該半導体チップ３０を、ニッケル−銅の複合めっき液に浸漬し、アルミニウム電極パッド３２の上に０．０１〜５μｍのニッケル−銅の複合めっき層４０を形成する。この複合めっきの表面をニッケルが１〜７０重量％、残部を主として銅とすることで、表面に銅めっきを容易に形成できるようにする。
【００５７】
引き続き、半導体チップ３０を無電解銅めっき液中に浸けて、下面側に均一に無電解銅めっき膜４１を形成する（図１０の工程（Ｄ））。
【００５８】
その後、該無電解銅めっき膜４１の上に感光性のめっきレジスト３６を塗布する（図１０の工程（Ｅ））。
【００５９】
引き続き、めっきレジストの乾燥処理を行った後、露光し、現像処理し、アルミニウム電極パッド３２の上層の無電解銅めっき膜４１へ至る非貫通孔３６ａを有するめっきレジスト層３６を形成する（図１１の工程（Ｆ））。なお、ここでは、化学処理により非貫通孔を形成したが、レーザーを用いることも可能である。
【００６０】
次に、図１１の工程（Ｇ）に示すように、非貫通孔３６ａ内に銅めっきによるビア４２を電解めっきにより形成する。このめっきは、無電解銅めっき膜４１を介して電流を流すことにより行う。
【００６１】
ここでは、非貫通孔３６ａから突出しないように銅めっきポストを形成しているが、非貫通孔３６ａから盛り上がるように銅めっきしてから、表面を研磨などで除去して、平坦化することもできる。
【００６２】
引き続き、図１２の工程（Ｈ）にて、ビア４２の表面にバンプ（突起状導体）４４を形成する。
【００６３】
最後に、図１２の工程（Ｉ）に示すように、めっきレジスト層３６を剥離除去し、めっきレジスト層３６下の無電解銅めっき膜４１をエッチングにより除去する。
【００６４】
図１２の工程（Ｊ）に示すように、半導体チップ３０のバンプ４４と基板５０のパッド５２が対応するように、半導体チップ３０を載置させて、リフローすることにより、図９に示すように半導体チップ３０を基板５０に取り付ける。
【００６５】
この第３実施態様では、バンプ４４を形成してからめっきレジスト層３６を除去したが、ビア４２の形成後、めっきレジスト層３６を除去し、その後、半田転写等によりバンプを形成することも可能である。
【００６６】
また、第３実施態様では、半導体チップ３０と基板５０との間にアンダーフィルを用いなくとも、高い接続信頼性を得ることができるが、更に、アンダーフィルを介在させることで接続信頼性を一層高めることも可能である。
【００６７】
引き続き、本発明の第４実施形態に係る半導体チップ及び半導体チップの製造方法について図を参照して説明する。
図１３は本発明の第４実施形態に係る半導体チップを示している。
半導体チップ３０の下面には、パッシベーション膜３４の開口にジンケート処理されたアルミニウム電極パッド３２が形成されている。本実施形態では、パッシベーション膜３４の下面に樹脂絶縁層３６が配設され、該樹脂絶縁層３６には、該アルミニウム電極パッド３２に至る非貫通孔３６ａが形成されている。そして、該非貫通孔３６ａの底部のアルミニウム電極パッド３２には、ニッケルめっき層３８，ニッケルと銅との複合めっき層４０を介在させて、厚さ５〜２５μｍの銅めっきからなるビア４３が形成されている。ビア４３の内部には、銅フィラーを含む樹脂３９が充填され、開口には無電解銅めっきからなる蓋めっき（金属膜）４５が形成されている。そして、該蓋めっき４５には、半田等の低融点金属からなる突起状導体（バンプ）４４が配設されている。
【００６８】
該半導体チップ３０は、突起状導体（バンプ）４４を介して基板５０側のパッド５２への接続されている。即ち、アルミニウム電極パッド３２−ニッケルめっき層３８−複合めっき層４０−ビア４３−蓋めっき４５を介して接続が取られる。ここで、ビア４３に充填された樹脂３９は、特に導電性を有する必要はない。
【００６９】
ここで、樹脂絶縁層３６の厚さ（Ｈ）、及び、ビア４３の高さは１５〜２００μｍに形成されている。一方、ビア４３の直径は２０μｍ〜２５０μｍに形成されている。樹脂絶縁層３６は、弾性率１．０〜３．５ＧＰａの軟質絶縁層であることが望ましい。ここで、半導体チップ３０と基板５０の熱膨張率は異なり、半導体チップ３０の動作時に発生する熱により、半導体チップ３０と基板５０との間に応力が発生するが、可撓性を有する樹脂絶縁層３６及び内部に弾性を有する樹脂３９の充填されたビア４３によって応力を吸収できるため、電気的接続部にクラックを発生させることがなくなり、半導体チップ３０と基板５０との間に高い接続信頼性を与えている。
【００７０】
なお、樹脂絶縁層３６の厚さは１５μｍ以上が良い。これは、１５μｍ以下では、十分に応力を吸収することができないからである。他方、厚さは２００μｍ以下であることが望ましい。これは、２００μｍよりも厚いと、半導体チップ３０と基板５０との接続信頼性が低下するからである。
【００７１】
引き続き、図１４〜図１６を参照して第４実施形態に係る半導体チップ３０の製造方法について説明する。
図１４の工程（Ａ）に示すパッシベーション膜３４の開口にアルミニウム電極パッド３２が形成された半導体チップ３０に対して後述する工程でバンプを形成する。ここでは、先ず、図１４の工程（Ｂ）に示すよう絶縁樹脂層３６を形成する。
【００７２】
この絶縁樹脂層３６を形成する樹脂としては、本実施形態では、レーザーにより非貫通孔を形成するため、熱硬化性のエポキシ樹脂やポリイミド樹脂を用いる。ここで、第１実施形態と同様に化学的な処理により非貫通孔を形成する場合には、感光性のエポキシ樹脂やポリイミド樹脂を使用することができる。次に、図１４の工程（Ｃ）に示すように乾燥処理を行った後、レーザにより非貫通孔３６ａを形成する。そしてさらに、加熱処理してアルミニウム電極パッド３２に至る非貫通孔３６ａを有する絶縁樹脂層３６を形成する。また、なお、上述しためっき絶縁樹脂層３６は、表層部が半導体チップ側に比較して軟質になるようにすることが好ましい。
【００７３】
次に、図１４の工程（Ｄ）に示すように、ジンケート処理を施す。
【００７４】
引き続き、図１５の工程（Ｅ）に示すように、半導体チップ３０をニッケル無電解めっき液中に浸けて、アルミニウム電極パッド３２の表面にニッケルめっき層３８を析出させる。なお、このニッケルめっき層を形成する工程は省略しても後述する複合めっき層をアルミニウム電極パッド３２に直接形成することも可能である。
【００７５】
そして、図１５の工程（Ｆ）に示すように、該半導体チップ３０を、ニッケル−銅の複合めっき液に浸漬し、ニッケルめっき層３８の上に０．０１〜５μｍのニッケル−銅の複合めっき層４０を形成する。この複合めっき層のニッケルが１〜７０重量％、残部を主として銅とすることで、表面に銅めっきを容易に形成できるようにする。ここでは、めっきレジストを形成してから、複合めっき層を形成したが、第３実施形態のように、複合めっき層を形成してからめっきレジストを形成することも可能である。
【００７６】
次に、図１５の工程（Ｇ）に示すように、絶縁樹脂層３６の表面に均一に無電解めっき（厚さ５〜２５μｍ）を施すことで、非貫通孔３６ａ内に銅めっきからなるビア４３を形成する。
【００７７】
引き続き、図１５の工程（Ｈ）にて、ビア４３の内部に、銅フィラーの添加された熱硬化性のエポキシ樹脂又はポリイミド樹脂を充填し、加熱する。ここで、銅フィラーを含む樹脂を用いているが、銅フィラーを含まない樹脂を用いることもできる。
【００７８】
次に、図１６の工程（Ｉ）にて、半導体チップ３０を無電解銅めっき液に浸漬し、均一に無電解めっき膜４５αを形成する。ここで、該ビア４３に充填された樹脂３９は、上述したようの銅フィラーを含むため、該開口を覆うように無電解めっき膜４５αを形成することができる。その後、工程（Ｊ）にて、該レジストを形成して、無電解めっき膜４５α及び下層の無電解めっき膜を除去することで、蓋めっき４５を形成する。そして、該蓋めっき４５に開口を設けたレジスト４７を形成する。
【００７９】
図１６の工程（Ｋ）にて、蓋めっき４５の表面にバンプ（突起状導体）４４を形成する。
【００８０】
半導体チップ３０のバンプ４４と基板５０のパッド５２が対応するように、半導体チップ３０を載置させて、リフローすることにより、図１３に示すように半導体チップ３０を基板５０に取り付ける。
【００８１】
この第４実施形態では、バンプ４４をリフローすることにより基板への取り付けを行っているが、第１実施形態の半導体チップのように接着剤を介して、基板へ取り付けることもできる。
【００８２】
引き続き、本発明の第５実施形態に係る半導体チップ及び半導体チップの製造方法について図を参照して説明する。
図１７は本発明の第５実施形態に係る半導体チップを示している。
半導体チップ３０の下面には、パッシベーション膜３４の開口にジンケート処理されたアルミニウム電極パッド３２が形成されている。本実施形態では、パッシベーション膜３４の下面に樹脂絶縁層３６が配設され、該樹脂絶縁層３６には、該アルミニウム電極パッド３２に至る非貫通孔３６ａが形成されている。そして、該非貫通孔３６ａの底部のアルミニウム電極パッド３２には、ニッケルめっき層３８，ニッケルと銅との複合めっき層４０を介在させて、銅めっきからなるビア４３が形成されている。ビア４３の内部には、エポキシフィラーを含む樹脂３９が充填され、開口には無電解銅めっきからなる蓋めっき（金属膜）４５が形成されている。そして、該蓋めっき４５には、半田等の低融点金属からなる突起状導体（バンプ）４４が配設されている。
【００８３】
該半導体チップ３０は、突起状導体（バンプ）４４を介して基板５０側のパッド５２への接続されている。即ち、アルミニウム電極パッド３２−ニッケルめっき層３８−複合めっき層４０−ビア４３−蓋めっき４５を介して接続が取られる。
【００８４】
ここで、樹脂絶縁層３６の厚さ（Ｈ）、及び、ビア４３の高さは１５〜２００μｍに形成されている。一方、ビア４３の直径は２０μｍ〜２５０μｍに形成されている。樹脂絶縁層３６は、弾性率１．０〜３．５ＧＰａの軟質絶縁層であることが望ましい。ここで、半導体チップ３０と基板５０の熱膨張率は異なり、半導体チップ３０の動作時に発生する熱により、半導体チップ３０と基板５０との間に応力が発生するが、柔軟性を有する樹脂絶縁層３６及び内部に柔軟性を有する樹脂３９の充填されたビア４３によって応力を吸収できるため、電気的接続部にクラックを発生させることがなくなり、半導体チップ３０と基板５０との間に高い接続信頼性を与えている。この第５実施形態の半導体チップでは、ビア４３の内部の樹脂３９にはエポキシフィラーを含ませてあるため、金属フィラーを含む第４実施形態の半導体チップの樹脂３９よりも柔軟性に優れている。レジスト層３６の弾性率と同等に調整することで、より効率的に応力吸収を行うことができる。なお、前記フィラーとして本実施形態では、エポキシフィラーを用いているが、他の樹脂フィラー、シリコンゴムフィラー等のゴムフィラーを用いることも可能である。
【００８５】
引き続き、図１８〜図２０を参照して第５実施形態に係る半導体チップ３０の製造方法について説明する。
図１８の工程（Ａ）に示すパッシベーション膜３４の開口にアルミニウム電極パッド３２が形成された半導体チップ３０に対して後述する工程でバンプを形成する。ここでは、先ず、図１８の工程（Ｂ）に示すように酸化剤に可溶性のエポキシフィラーを含む樹脂３６を塗布する。
【００８６】
次に、図１８の工程（Ｃ）に示すよう露光・現像処理により非貫通孔３６ａを形成する。そしてさらに、加熱処理してアルミニウム電極パッド３２に至る非貫通孔３６ａを有するめっきレジスト層３６を形成する。
【００８７】
そして、該半導体チップを酸化剤に浸漬し、工程（Ｄ）に示すようにレジスト層３６の表面に存在するエポキシフィラーを溶解除去することにより、表面を粗化する。
【００８８】
次に、アルミニウム電極パッド３２の表面にニッケルめっき層或いはニッケルと銅との複合めっき層の析出を容易ならしめるジンケート処理を施す。
【００８９】
引き続き、図１９の工程（Ｅ）に示すように、半導体チップ３０をニッケル無電解めっき液中に浸けて、アルミニウム電極パッド３２の表面にニッケルめっき層３８を析出させる。なお、このニッケルめっき層を形成する工程は省略しても後述する複合めっき層をアルミニウム電極パッド３２に直接形成することも可能である。
【００９０】
そして、図１９の工程（Ｆ）に示すように、該半導体チップ３０を、ニッケル−銅の複合めっき液に浸漬し、ニッケルめっき層３８の上に０．０１〜５μｍのニッケル−銅の複合めっき層４０を形成する。
【００９１】
次に、図１９の工程（Ｇ）に示すように、レジスト３６の表面に厚さ５〜２５μｍの無電解めっきを施すことで、非貫通孔３６ａ内に銅めっきからなるビア４３を形成する。
【００９２】
引き続き、図２０の工程（Ｈ）にて、ビア４３の内部に、上述したレジストの組成物と同様な樹脂を充填する。その後、加熱して、該ビア４３内に樹脂３９を形成する。
【００９３】
次に、半導体チップを酸化剤に間浸漬し、工程（Ｉ）に示すように樹脂３９の表面に存在するエポキシフィラーを溶解除去することにより、表面を粗化する。
【００９４】
図２０の工程（Ｊ）にて、半導体チップ３０を無電解銅めっき液に浸漬し、均一に無電解めっき膜４５αを形成する。ここで、樹脂３９の表面を粗化してあるため、該ビア４３の開口と無電解めっき膜４５αとを密着させることができる。その後、工程（Ｋ）にて、該レジストを形成して、無電解めっき膜４５α及び下層の無電解めっき膜を除去することで、蓋めっき４５を形成する。そして、該蓋めっき４５に開口を設けたレジスト４７を形成し、蓋めっき４５の表面にバンプ（突起状導体）４４を形成する。バンプ４４は、例えば、導電性ペーストを所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属である半田ペーストを印刷する方法、半田めっきを行う方法、あるいは半田溶融液に浸漬する方法により形成することができる。
【００９５】
半導体チップ３０のバンプ４４と基板５０のパッド５２が対応するように、半導体チップ３０を載置させて、リフローすることにより、図１７に示すように半導体チップ３０を基板５０に取り付ける。
【００９６】
この第５実施形態では、バンプ４４をリフローすることにより基板への取り付けを行っているが、第１実施形態の半導体チップのように接着剤を介して、基板へ取り付けることもできる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体チップの断面図である。
【図２】本発明の第１実施形態に係る半導体チップの製造工程図である。
【図３】本発明の第１実施形態に係る半導体チップの製造工程図である。
【図４】本発明の第１実施形態に係る半導体チップの製造工程図である。
【図５】本発明の第２実施形態に係る半導体チップの断面図である。
【図６】本発明の第２実施形態に係る半導体チップの製造工程図である。
【図７】本発明の第２実施形態に係る半導体チップの製造工程図である。
【図８】本発明の第２実施形態に係る半導体チップの製造工程図である。
【図９】本発明の第３実施形態に係る半導体チップの断面図である。
【図１０】本発明の第３実施形態に係る半導体チップの製造工程図である。
【図１１】本発明の第３実施形態に係る半導体チップの製造工程図である。
【図１２】本発明の第３実施形態に係る半導体チップの製造工程図である。
【図１３】本発明の第４実施形態に係る半導体チップの断面図である。
【図１４】本発明の第４実施形態に係る半導体チップの製造工程図である。
【図１５】本発明の第４実施形態に係る半導体チップの製造工程図である。
【図１６】本発明の第４実施形態に係る半導体チップの製造工程図である。
【図１７】本発明の第５実施形態に係る半導体チップの断面図である。
【図１８】本発明の第５実施形態に係る半導体チップの製造工程図である。
【図１９】本発明の第５実施形態に係る半導体チップの製造工程図である。
【図２０】本発明の第５実施形態に係る半導体チップの製造工程図である。
【図２１】従来技術に係る半導体チップの断面図である。
【符号の説明】
３０ 半導体チップ
３２ アルミニウム電極パッド
３４ パッシベーション膜
３６ 樹脂絶縁層
３６ａ 非貫通孔
３８ ニッケルめっき層
３９ 樹脂
４０ 複合めっき層
４２ ビア
４３ ビア
４４ 突起状導体（バンプ）
４５ 蓋めっき（金属膜）
５０ 基板
５２ パッド
【発明の属する技術分野】
この発明は、半導体チップの製造方法に関し、特に接続信頼性の高い半導体チップの製造方法に関する。
【０００２】
【従来の技術】
図２１に従来技術に係る半導体チップ３３０及びその実装形態を示す。半導体チップ３３０のアルミニウム電極パッド３３２には、ニッケルめっき層３３４及び金めっき層３３８を介して、バンプ３１０を形成するハンダ３４４が設けられている。ここで、半導体チップ３３０は、該バンプ３１０を介して、パッケージ３５０側の電極パッド３５２に電気的に接続されている。
【０００３】
ところで、半導体チップ３３０とパッケージ３５０とは、熱膨張率が異なるため、両者の間に発生する応力を緩和することが必要であり、上記図２１に示した実装形態においては、半導体チップ３３０とパッケージ３５０との間にアンダーフィル３３６を配設し、両者を固着させることにより、電気的接続部に応力を集中させないようにすることで、電気的接続部に破断が発生しないように構成されている。
【０００４】
しかしながら、近年の半導体チップの高集積化に伴い、半導体チップのバンプが小型化され、上述した実装形態によっても、半導体チップ３３０とパッケージ３５０との間の応力により、小型化された電気的接続部が破断することがあった。
【０００５】
【発明が解決しようとする課題】
このような問題点に対し、前記アルミニウム電極パッド３３２上にバリアメタル膜を介して柔軟性のある銅ポストを形成し、半導体チップ３３０とパッケージとの間に発生する応力を銅ポストにより吸収することが提案されているが、バリアメタル膜は、生産性に劣るばかりでなく、残留応力を有しており、アルミニウム電極パッド付近の半導体チップ機能に悪影響を及ぼすため、エリアパッド方式のアルミニウム電極パッドが形成された半導体チップに適用することが困難であった。
【０００６】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、高い信頼性で実装することのできる半導体チップの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１の半導体チップの製造方法は、以下の（１）〜（３）の工程を少なくとも含むことを技術的特徴とする：
（１）半導体チップのアルミニウム電極パッド側の表面に樹脂絶縁層を形成し、次いで前記樹脂絶縁層にアルミニウム電極パッドに至る非貫通孔を形成する工程、
（２）前記非貫通孔の底部のアルミニウム電極パッドにジンケート処理を施した後、ニッケルと銅の複合めっき層を形成する工程、
（３）前記非貫通孔に銅めっきにより、ビアを形成する工程。
【００１０】
請求項２の半導体チップの製造方法は、以下の（１）〜（３）の工程を少なくとも含むことを技術的特徴とする：
（１）半導体チップのアルミニウム電極パッドの表面にジンケート処理を施した後、ニッケルと銅の複合めっき層を形成する工程、
（２）前記半導体チップのアルミニウム電極パッド側の表面に樹脂絶縁層を形成し、次いで前記樹脂絶縁層にニッケルと銅の複合めっき層に至る非貫通孔を形成する工程、
（３）前記非貫通孔に銅めっきにより、ビアを形成する工程。
【００１１】
請求項５の半導体チップの製造方法は、以下の（１）〜（５）の工程を少なくとも含むことを技術的特徴とする：
（１）半導体チップのアルミニウム電極パッドの表面にジンケート処理を施した後、ニッケルと銅の複合めっき層を形成する工程、
（２）前記半導体チップのアルミニウム電極パッド側の表面に無電解銅めっき層を形成する工程、
（３）前記半導体チップの無電解銅めっき層の表面にめっきレジスト層を形成し、次いで前記無電解銅めっき層に至る非貫通孔を形成する工程、
（４）前記非貫通孔に銅めっきを充填し、ビアを形成する工程、
（５）前記めっきレジスト層を除去し、次いでエッチング処理を行いめっきレジスト層下の無電解めっき層を除去する工程。
【００１２】
請求項１，２、５の半導体チップの製造方法では、アルミニウム電極パッドの表面に銅めっきによるビアが形成され、柔軟性を有する該銅めっきによるビアが半導体チップと基板との熱膨張差により発生する応力を吸収するため、半導体チップを高い信頼性でもって基板に実装することができ、半導体チップの接続信頼性を高めることができる。ここで、半導体チップのアルミニウム電極パッドの表面には、銅めっきを行うことは困難であるが、本発明では、アルミニウム電極パッドの表面にジンケート処理を行った後に、ニッケルと銅との複合めっき層を形成させるため、該複合めっき層の上に銅めっきでビアを形成することができる。
【００１４】
請求項８では、ニッケルと銅の複合めっき層を０．０１〜５μｍの厚さとし、該複合めっきの銅めっき側表面のニッケル含有率が１〜７０重量％とすることにより、銅めっきによるビアをより好適に形成することができる。
【００１５】
請求項８のビアは、１５〜２００μｍの厚さの樹脂絶縁層に設けられた非貫通孔に銅めっきにより形成されたフィルドビアであり、直径が２０〜１００μｍであることにより、半導体チップと基板との熱膨張差により発生する応力を吸収するに好適な柔軟性を有する。
【００１６】
請求項９のビアは、厚さが１５〜２００μｍ樹脂絶縁層に設けられた直径が２０〜２５０μｍの非貫通孔の底部および壁面に形成された厚さが５〜２５μｍの無電解銅めっき膜と内部に充填された樹脂からなるフィルドビアであり、半導体チップと基板との熱膨張差により発生する応力を吸収するに好適な柔軟性を有する。
【００１７】
請求項１０では、内部に樹脂が充填されたフィルドビアの表面に金属膜が形成されてなることにより、ビア上に半田等の接続用バンプを形成することができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体チップ及び半導体チップの製造方法について図を参照して説明する。
図１は本発明の第１実施形態に係る半導体チップを示している。
半導体チップ３０の下面には、パッシベーション膜３４の開口にジンケート処理されたアルミニウム電極パッド３２が形成されている。本実施形態では、パッシベーション膜３４の下面に樹脂絶縁層３６が配設され、該樹脂絶縁層３６には、該アルミニウム電極パッド３２に至る非貫通孔３６ａが形成されている。そして、該非貫通孔３６ａには、ニッケルと銅との複合めっき層４０を介在させて、銅めっきによるビア４２が前記アルミニウム電極パッドに電気的に接続して形成されており、該ビア４２には、半田等の低融点金属からなる突起状導体（バンプ）４４が配設されている。
前記ニッケルと銅の複合めっき層４０は、０．０１〜５μｍの厚さで、該複合めっき層の銅めっき側表面のニッケル含有量を１〜７０重量％とすることにより、銅めっきによるビア４２をより好適に形成することができる。
【００１９】
半導体チップ３０は、バンプ４４により基板５０のパッド５２に接合され実装されており、樹脂絶縁層３６と基板５０は、絶縁性樹脂４６により接着されている。
本発明において、前記低融点金属としては、Ｐｂ−Ｓｎ系半田、Ａｇ−Ｓｎ系半田、インジウム系半田を使用することができる。
【００２０】
前記ビアは、１５〜２００μｍの厚さに形成された樹脂絶縁層３６に設けられた非貫通孔３６ａに銅めっきにより形成され、直径が２０〜１００であることにより、半導体チップ３０と基板５０との熱膨張差により発生する応力をより好適に吸収できるため、電気接続部にクラックを発生させることがなく、半導体チップを高い接続信頼性でもって基板に実装することができる。
また、前記樹脂絶縁層３６は、弾性率が１．０〜３．５ＧＰａの軟質樹脂であるため、ビア４２の柔軟性を損なうことがない。
【００２１】
引き続き、図２〜図４を参照して第１実施形態に係る半導体チップ３０の製造方法について説明する。
図２の工程（Ａ）に示すパッシベーション膜３４の開口にアルミニウム電極パッド３２が形成された半導体チップ３０に対して後述する工程でバンプを形成する。ここでは、先ず、図２の工程（Ｂ）に示すように樹脂絶縁層３６を形成する。
【００２２】
この樹脂絶縁層３６を形成するための樹脂としては、化学的な処理により非貫通孔を形成する場合には、感光性のエポキシ樹脂やポリイミド樹脂を使用し、図２の工程（Ｃ）に示すように乾燥処理を行った後、露光し、現像処理する。そしてさらに、加熱処理してアルミニウム電極パッド３２に至る非貫通孔３６ａを有する樹脂絶縁層３６を形成する。また、レーザーにより非貫通孔を形成する場合には、感光性樹脂である必要はなく、熱硬化性のエポキシ樹脂やポリイミド樹脂を用いることもできる。なお、非貫通孔は、電極パッド３２の表面を変質させないように、露光・現像処理により形成することが望ましい。また、上述した樹脂絶縁層３６は、表層部が半導体チップ側に比較して軟質になるようにすることが好ましい。
【００２３】
次に、図２の工程（Ｄ）に示すように、アルミニウム電極パッド３２の表面にめっき液からニッケルの析出を容易ならしめるジンケート処理を施す。このジンケート処理としては、例えば、半導体チップ３０を常温で１０〜３０秒間、金属塩である酸化亜鉛と還元剤としての水酸化ナトリウムの混合液中に浸漬することにより行うことができる。
【００２４】
引き続き、図３の工程（Ｅ）に示すように、半導体チップ３０をニッケルと銅の複合めっき液中に浸漬し、ジンケート処理されたアルミニウム電極パッド３２の上にニッケルと銅の複合めっき層４０を０．０１〜５μｍの厚さに形成し、該複合めっき層の表面をニッケルが１〜７０重量％含有する組成とする。この場合、該複合めっき層の表面をニッケル以外の成分は実質的に銅となり、表面に銅めっきによるビア４２を容易に形成することができる。
【００２５】
本実施形態では、ジンケート処理されたアルミニウム電極パッドの上に、直接ニッケルと銅の複合めっき層４０を形成した。この代わりに、工程（Ｆ）に示すようにジンケート処理されたアルミニウム電極パッド３２の上に、ニッケルめっき層３８を析出させた後に、ニッケルと銅の複合めっき層４０を形成することもできる。
【００２６】
次に、図３の工程（Ｇ）に示すように、非貫通孔３６ａ内にビア４２を形成する。このめっきは、無電解めっきにより行う。電流を流さないため、半導体チップ３０を損傷させることがない。
【００２７】
ここでは、非貫通孔３６ａから突出しないようにビアを形成しているが、非貫通孔３６ａから盛り上がるように銅めっきを施してしてから、表面を研磨などで除去して、平坦化することもできる。
【００２８】
引き続き、図４の工程（Ｈ）にて、ビア（銅めっきポスト）４２の表面にバンプ（突起状導体）４４を形成する。バンプ４４は、例えば、導電性ペーストを所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属である半田ペーストを印刷する方法、半田めっきを行う方法、あるいは半田溶融液に浸漬する方法により形成することができる。
【００２９】
前記バンプの高さとしては、３〜６０μｍが望ましい。この理由は、３μｍ未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、６０μｍを越えると、バンプが溶融した際に横方向に拡がってショートの原因となる。
【００３０】
最後に、工程（Ｉ）に示すように、該樹脂絶縁層３６のバンプ４４側の表面全面、または、工程（Ｊ）中に示すように基板５０側の表面全面に、樹脂を塗布して、乾燥し、未硬化樹脂からなる接着剤層４６を形成する。
【００３１】
接着剤層４６は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ： Polyphenylen ether）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
【００３２】
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。接着剤層の厚さは、５〜５０μm が望ましい。接着剤層は、取扱が容易になるため、予備硬化（プレキュア）しておくことが好ましい。
【００３３】
工程（Ｊ）に示すように、半導体チップ３０と基板５０とを、熱プレスを用いて加熱し加圧プレスすることにより、半導体チップ３０と基板５０とを接着する。ここでは、先ず、加圧されることで、該半導体チップ３０のバンプ４４が、該バンプ４４と基板５０のパッド５２との間に介在している未硬化の接着剤（絶縁性樹脂）を周囲に押し出し、該バンプ４４がパッド５２と当接し両者の接続を取る。更に、加圧と同時に加熱されることで、接着剤層４６が硬化し、半導体チップ３０と基板５０との間で強固な接着が行われる。なお、熱プレスとしては、真空熱プレスを用いることが好適である。これにより図１を参照して上述した半導体チップ３０の基板５０への取り付けが完成する。
【００３４】
引き続き、本発明の第２実施形態に係る半導体チップ及び半導体チップの製造方法について図５〜図８を参照して説明する。図５は本発明の第２実施形態に係る半導体チップを示している。
【００３５】
半導体チップ３０の下面には、パッシベーション膜３４の開口にジンケート処理されたアルミニウム電極パッド３２が形成されている。アルミニウム電極パッド３２には、ニッケルめっき層３８，ニッケルと銅との複合めっき層４０を介在させて、ビア４２が形成されている。そして、該ビア４２には、半田等の低融点金属からなる突起状導体（バンプ）４４が配設されている。
【００３６】
半導体チップ３０では、突起状導体（バンプ）４４によりアルミニウム電極パッド３２と基板５０側のパッド５２との接続が取られている。
【００３７】
ここで、銅めっきによるビア４２は、高さ（Ｈ）１５〜２００μｍに形成されている。一方、直径は２０〜１００μｍに形成されている。ここで、半導体チップ３０と基板５０の熱膨張率は異なり、半導体チップ３０の動作時に発生する熱により、半導体チップ３０と基板５０との間に応力が発生するが、柔軟性を有するビア４２により応力を吸収できるため、電気的接続部にクラックを発生させることがなくなり、半導体チップ３０と基板５０との間に高い接続信頼性を与えている。
【００３８】
また、なお、銅めっきによるビア４２の高さＨは１５μｍ以上が良い。これは、１５μｍ以下では、十分に応力を吸収することができないからである。他方、高さＨは２００μｍ以下であることが望ましい。これは、２００μｍよりも高いと、半導体チップ３０の取り扱い性が劣るからである。
【００３９】
引き続き、図６〜図８を参照して図５に示す半導体チップ３０の製造方法について説明する。
図６の工程（Ａ）に示すパッシベーション膜３４の開口にアルミニウム電極パッド３２が形成された半導体チップ３０に対して、以下の工程で銅めっきポスト及びバンプを形成する。ここでは、先ず、図６の工程（Ｂ）に示すように感光性のめっきレジスト３６を塗布する。
【００４０】
引き続き、図６の工程（Ｃ）に示すように、第１実施形態と同様の方法でアルミニウム電極パッド３２への非貫通孔３６ａを有するめっきレジスト層３６を形成する。なお、ここでは、化学処理により非貫通孔を形成したが、レーザーを用いることも可能である。
【００４１】
次に、図６の工程（Ｄ）に示すように、アルミニウム電極パッド３２にジンケート処理を施す。この例では、めっきレジスト層３６の非貫通孔３６ａを形成してからアルミニウム電極パッド３２にジンケート処理を施したが、めっきレジスト層３６を形成する以前に予め半導体チップ３０のアルミニウム電極パッド３２にジンケート処理を施すことも可能である。
【００４２】
引き続き、図７の工程（Ｅ）に示すように、半導体チップ３０をニッケル無電解めっき液中に浸けて、アルミニウム電極パッド３２の表面にニッケルめっき層３８を析出させる。なお、このニッケルめっき層を形成する工程は省略し、後述する複合めっき層をアルミニウム電極パッド３２に直接形成することも可能である。
【００４３】
そして、図７の工程（Ｆ）に示すように、該半導体チップ３０を、ニッケル−銅の複合めっき液に浸漬し、ニッケルめっき層３８の上に０．０１〜５μｍのニッケル−銅の複合めっき層４０を形成する。この複合めっきの表面をニッケルが１〜７０重量％、残部を主として銅とすることで、表面に銅めっきを容易に形成できるようにする。
【００４４】
次に、図７の工程（Ｇ）に示すように、非貫通孔３６ａ内にビア４２を形成する。このめっきは、無電解めっきにより行う。ここでは、非貫通孔３６ａから突出しないように銅めっきポストを形成しているが、非貫通孔３６ａから盛り上がるように銅めっきしてから、表面を研磨などで除去して、平坦化することもできる。
【００４５】
引き続き、図８の工程（Ｈ）にて、ビア４２の表面にバンプ（突起状導体）４４を形成する。
【００４６】
最後に、工程（Ｉ）に示すように、めっきレジスト層３６を剥離除去する。また、この実施形態では、めっきレジスト層を剥離除去したが、めっきレジスト層３６を剥離除去することなく使用することも可能である。
【００４７】
工程（Ｊ）に示すように、半導体チップ３０のバンプ４４と基板５０のパッド５２が対応するように、半導体チップ３０を載置させて、リフローすることにより、図５に示すように半導体チップ３０を基板５０に取り付ける。
【００４８】
この第２実施態様では、バンプ４４を形成してからめっきレジスト層３６を除去したが、ビア４２の形成後、めっきレジスト層３６を除去し、その後、半田転写等によりバンプを形成することも可能である。
【００４９】
また、第２実施態様では、半導体チップ３０と基板５０との間にアンダーフィルを用いなくとも、高い接続信頼性を得ることができるが、更に、アンダーフィルを介在させることで接続信頼性を一層高めることも可能である。
【００５０】
引き続き、本発明の第３実施形態に係る半導体チップ及び半導体チップの製造方法について図９〜図１２を参照して説明する。図９は本発明の第３実施形態に係る実施態様に係る半導体チップを示している。
【００５１】
半導体チップ３０の下面には、パッシベーション膜３４の開口にアルミニウム電極パッド３２が形成されている。アルミニウム電極パッド３２には、ニッケルと銅との複合めっき層４０、無電解銅めっき膜４１を介在させて、銅めっき導体４２が形成されている。そして、該ビア４２には、半田等の低融点金属からなる突起状導体（バンプ）４４が配設されている。
【００５２】
半導体チップ３０では、突起状導体（バンプ）４４によりアルミニウム電極パッド３２と基板５０側のパッド５２との接続が取られている。
【００５３】
ここで、銅めっきによるビア４２は、高さ（Ｈ）１５〜２００μｍに形成されている。一方、直径は２０〜１００μｍに形成されている。ここで、半導体チップ３０と基板５０の熱膨張率は異なり、半導体チップ３０の動作時に発生する熱により、半導体チップ３０と基板５０との間に応力が発生するが、柔軟性を有する銅めっきによるビア４２により応力を吸収できるため、電気的接続部にクラックを発生させることがなくなり、半導体チップ３０と基板との間に高い接続信頼性を与えている。
【００５４】
なお、銅めっきによるビア４２の高さＨは１５μｍ以上が良い。これは、１５μｍ以下では、十分に応力を吸収することができないからである。他方、高さＨは２００μｍ以下であることが望ましい。これは、２００μｍよりも高いと、半導体チップ３０の取り扱い性が劣るからである。
【００５５】
引き続き、図１０〜図１２を参照して図９に示す半導体チップ３０の製造方法について説明する。
図１０の工程（Ａ）に示すパッシベーション膜３４の開口にアルミニウム電極パッド３２が形成された半導体チップ３０に対して、以下の工程で銅めっきポストおよびバンプを形成する。ここでは、先ず、図１０の工程（Ｂ）に示すようにジンケート処理を施す。
【００５６】
引き続き、図１０の工程（Ｃ）に示すように、該半導体チップ３０を、ニッケル−銅の複合めっき液に浸漬し、アルミニウム電極パッド３２の上に０．０１〜５μｍのニッケル−銅の複合めっき層４０を形成する。この複合めっきの表面をニッケルが１〜７０重量％、残部を主として銅とすることで、表面に銅めっきを容易に形成できるようにする。
【００５７】
引き続き、半導体チップ３０を無電解銅めっき液中に浸けて、下面側に均一に無電解銅めっき膜４１を形成する（図１０の工程（Ｄ））。
【００５８】
その後、該無電解銅めっき膜４１の上に感光性のめっきレジスト３６を塗布する（図１０の工程（Ｅ））。
【００５９】
引き続き、めっきレジストの乾燥処理を行った後、露光し、現像処理し、アルミニウム電極パッド３２の上層の無電解銅めっき膜４１へ至る非貫通孔３６ａを有するめっきレジスト層３６を形成する（図１１の工程（Ｆ））。なお、ここでは、化学処理により非貫通孔を形成したが、レーザーを用いることも可能である。
【００６０】
次に、図１１の工程（Ｇ）に示すように、非貫通孔３６ａ内に銅めっきによるビア４２を電解めっきにより形成する。このめっきは、無電解銅めっき膜４１を介して電流を流すことにより行う。
【００６１】
ここでは、非貫通孔３６ａから突出しないように銅めっきポストを形成しているが、非貫通孔３６ａから盛り上がるように銅めっきしてから、表面を研磨などで除去して、平坦化することもできる。
【００６２】
引き続き、図１２の工程（Ｈ）にて、ビア４２の表面にバンプ（突起状導体）４４を形成する。
【００６３】
最後に、図１２の工程（Ｉ）に示すように、めっきレジスト層３６を剥離除去し、めっきレジスト層３６下の無電解銅めっき膜４１をエッチングにより除去する。
【００６４】
図１２の工程（Ｊ）に示すように、半導体チップ３０のバンプ４４と基板５０のパッド５２が対応するように、半導体チップ３０を載置させて、リフローすることにより、図９に示すように半導体チップ３０を基板５０に取り付ける。
【００６５】
この第３実施態様では、バンプ４４を形成してからめっきレジスト層３６を除去したが、ビア４２の形成後、めっきレジスト層３６を除去し、その後、半田転写等によりバンプを形成することも可能である。
【００６６】
また、第３実施態様では、半導体チップ３０と基板５０との間にアンダーフィルを用いなくとも、高い接続信頼性を得ることができるが、更に、アンダーフィルを介在させることで接続信頼性を一層高めることも可能である。
【００６７】
引き続き、本発明の第４実施形態に係る半導体チップ及び半導体チップの製造方法について図を参照して説明する。
図１３は本発明の第４実施形態に係る半導体チップを示している。
半導体チップ３０の下面には、パッシベーション膜３４の開口にジンケート処理されたアルミニウム電極パッド３２が形成されている。本実施形態では、パッシベーション膜３４の下面に樹脂絶縁層３６が配設され、該樹脂絶縁層３６には、該アルミニウム電極パッド３２に至る非貫通孔３６ａが形成されている。そして、該非貫通孔３６ａの底部のアルミニウム電極パッド３２には、ニッケルめっき層３８，ニッケルと銅との複合めっき層４０を介在させて、厚さ５〜２５μｍの銅めっきからなるビア４３が形成されている。ビア４３の内部には、銅フィラーを含む樹脂３９が充填され、開口には無電解銅めっきからなる蓋めっき（金属膜）４５が形成されている。そして、該蓋めっき４５には、半田等の低融点金属からなる突起状導体（バンプ）４４が配設されている。
【００６８】
該半導体チップ３０は、突起状導体（バンプ）４４を介して基板５０側のパッド５２への接続されている。即ち、アルミニウム電極パッド３２−ニッケルめっき層３８−複合めっき層４０−ビア４３−蓋めっき４５を介して接続が取られる。ここで、ビア４３に充填された樹脂３９は、特に導電性を有する必要はない。
【００６９】
ここで、樹脂絶縁層３６の厚さ（Ｈ）、及び、ビア４３の高さは１５〜２００μｍに形成されている。一方、ビア４３の直径は２０μｍ〜２５０μｍに形成されている。樹脂絶縁層３６は、弾性率１．０〜３．５ＧＰａの軟質絶縁層であることが望ましい。ここで、半導体チップ３０と基板５０の熱膨張率は異なり、半導体チップ３０の動作時に発生する熱により、半導体チップ３０と基板５０との間に応力が発生するが、可撓性を有する樹脂絶縁層３６及び内部に弾性を有する樹脂３９の充填されたビア４３によって応力を吸収できるため、電気的接続部にクラックを発生させることがなくなり、半導体チップ３０と基板５０との間に高い接続信頼性を与えている。
【００７０】
なお、樹脂絶縁層３６の厚さは１５μｍ以上が良い。これは、１５μｍ以下では、十分に応力を吸収することができないからである。他方、厚さは２００μｍ以下であることが望ましい。これは、２００μｍよりも厚いと、半導体チップ３０と基板５０との接続信頼性が低下するからである。
【００７１】
引き続き、図１４〜図１６を参照して第４実施形態に係る半導体チップ３０の製造方法について説明する。
図１４の工程（Ａ）に示すパッシベーション膜３４の開口にアルミニウム電極パッド３２が形成された半導体チップ３０に対して後述する工程でバンプを形成する。ここでは、先ず、図１４の工程（Ｂ）に示すよう絶縁樹脂層３６を形成する。
【００７２】
この絶縁樹脂層３６を形成する樹脂としては、本実施形態では、レーザーにより非貫通孔を形成するため、熱硬化性のエポキシ樹脂やポリイミド樹脂を用いる。ここで、第１実施形態と同様に化学的な処理により非貫通孔を形成する場合には、感光性のエポキシ樹脂やポリイミド樹脂を使用することができる。次に、図１４の工程（Ｃ）に示すように乾燥処理を行った後、レーザにより非貫通孔３６ａを形成する。そしてさらに、加熱処理してアルミニウム電極パッド３２に至る非貫通孔３６ａを有する絶縁樹脂層３６を形成する。また、なお、上述しためっき絶縁樹脂層３６は、表層部が半導体チップ側に比較して軟質になるようにすることが好ましい。
【００７３】
次に、図１４の工程（Ｄ）に示すように、ジンケート処理を施す。
【００７４】
引き続き、図１５の工程（Ｅ）に示すように、半導体チップ３０をニッケル無電解めっき液中に浸けて、アルミニウム電極パッド３２の表面にニッケルめっき層３８を析出させる。なお、このニッケルめっき層を形成する工程は省略しても後述する複合めっき層をアルミニウム電極パッド３２に直接形成することも可能である。
【００７５】
そして、図１５の工程（Ｆ）に示すように、該半導体チップ３０を、ニッケル−銅の複合めっき液に浸漬し、ニッケルめっき層３８の上に０．０１〜５μｍのニッケル−銅の複合めっき層４０を形成する。この複合めっき層のニッケルが１〜７０重量％、残部を主として銅とすることで、表面に銅めっきを容易に形成できるようにする。ここでは、めっきレジストを形成してから、複合めっき層を形成したが、第３実施形態のように、複合めっき層を形成してからめっきレジストを形成することも可能である。
【００７６】
次に、図１５の工程（Ｇ）に示すように、絶縁樹脂層３６の表面に均一に無電解めっき（厚さ５〜２５μｍ）を施すことで、非貫通孔３６ａ内に銅めっきからなるビア４３を形成する。
【００７７】
引き続き、図１５の工程（Ｈ）にて、ビア４３の内部に、銅フィラーの添加された熱硬化性のエポキシ樹脂又はポリイミド樹脂を充填し、加熱する。ここで、銅フィラーを含む樹脂を用いているが、銅フィラーを含まない樹脂を用いることもできる。
【００７８】
次に、図１６の工程（Ｉ）にて、半導体チップ３０を無電解銅めっき液に浸漬し、均一に無電解めっき膜４５αを形成する。ここで、該ビア４３に充填された樹脂３９は、上述したようの銅フィラーを含むため、該開口を覆うように無電解めっき膜４５αを形成することができる。その後、工程（Ｊ）にて、該レジストを形成して、無電解めっき膜４５α及び下層の無電解めっき膜を除去することで、蓋めっき４５を形成する。そして、該蓋めっき４５に開口を設けたレジスト４７を形成する。
【００７９】
図１６の工程（Ｋ）にて、蓋めっき４５の表面にバンプ（突起状導体）４４を形成する。
【００８０】
半導体チップ３０のバンプ４４と基板５０のパッド５２が対応するように、半導体チップ３０を載置させて、リフローすることにより、図１３に示すように半導体チップ３０を基板５０に取り付ける。
【００８１】
この第４実施形態では、バンプ４４をリフローすることにより基板への取り付けを行っているが、第１実施形態の半導体チップのように接着剤を介して、基板へ取り付けることもできる。
【００８２】
引き続き、本発明の第５実施形態に係る半導体チップ及び半導体チップの製造方法について図を参照して説明する。
図１７は本発明の第５実施形態に係る半導体チップを示している。
半導体チップ３０の下面には、パッシベーション膜３４の開口にジンケート処理されたアルミニウム電極パッド３２が形成されている。本実施形態では、パッシベーション膜３４の下面に樹脂絶縁層３６が配設され、該樹脂絶縁層３６には、該アルミニウム電極パッド３２に至る非貫通孔３６ａが形成されている。そして、該非貫通孔３６ａの底部のアルミニウム電極パッド３２には、ニッケルめっき層３８，ニッケルと銅との複合めっき層４０を介在させて、銅めっきからなるビア４３が形成されている。ビア４３の内部には、エポキシフィラーを含む樹脂３９が充填され、開口には無電解銅めっきからなる蓋めっき（金属膜）４５が形成されている。そして、該蓋めっき４５には、半田等の低融点金属からなる突起状導体（バンプ）４４が配設されている。
【００８３】
該半導体チップ３０は、突起状導体（バンプ）４４を介して基板５０側のパッド５２への接続されている。即ち、アルミニウム電極パッド３２−ニッケルめっき層３８−複合めっき層４０−ビア４３−蓋めっき４５を介して接続が取られる。
【００８４】
ここで、樹脂絶縁層３６の厚さ（Ｈ）、及び、ビア４３の高さは１５〜２００μｍに形成されている。一方、ビア４３の直径は２０μｍ〜２５０μｍに形成されている。樹脂絶縁層３６は、弾性率１．０〜３．５ＧＰａの軟質絶縁層であることが望ましい。ここで、半導体チップ３０と基板５０の熱膨張率は異なり、半導体チップ３０の動作時に発生する熱により、半導体チップ３０と基板５０との間に応力が発生するが、柔軟性を有する樹脂絶縁層３６及び内部に柔軟性を有する樹脂３９の充填されたビア４３によって応力を吸収できるため、電気的接続部にクラックを発生させることがなくなり、半導体チップ３０と基板５０との間に高い接続信頼性を与えている。この第５実施形態の半導体チップでは、ビア４３の内部の樹脂３９にはエポキシフィラーを含ませてあるため、金属フィラーを含む第４実施形態の半導体チップの樹脂３９よりも柔軟性に優れている。レジスト層３６の弾性率と同等に調整することで、より効率的に応力吸収を行うことができる。なお、前記フィラーとして本実施形態では、エポキシフィラーを用いているが、他の樹脂フィラー、シリコンゴムフィラー等のゴムフィラーを用いることも可能である。
【００８５】
引き続き、図１８〜図２０を参照して第５実施形態に係る半導体チップ３０の製造方法について説明する。
図１８の工程（Ａ）に示すパッシベーション膜３４の開口にアルミニウム電極パッド３２が形成された半導体チップ３０に対して後述する工程でバンプを形成する。ここでは、先ず、図１８の工程（Ｂ）に示すように酸化剤に可溶性のエポキシフィラーを含む樹脂３６を塗布する。
【００８６】
次に、図１８の工程（Ｃ）に示すよう露光・現像処理により非貫通孔３６ａを形成する。そしてさらに、加熱処理してアルミニウム電極パッド３２に至る非貫通孔３６ａを有するめっきレジスト層３６を形成する。
【００８７】
そして、該半導体チップを酸化剤に浸漬し、工程（Ｄ）に示すようにレジスト層３６の表面に存在するエポキシフィラーを溶解除去することにより、表面を粗化する。
【００８８】
次に、アルミニウム電極パッド３２の表面にニッケルめっき層或いはニッケルと銅との複合めっき層の析出を容易ならしめるジンケート処理を施す。
【００８９】
引き続き、図１９の工程（Ｅ）に示すように、半導体チップ３０をニッケル無電解めっき液中に浸けて、アルミニウム電極パッド３２の表面にニッケルめっき層３８を析出させる。なお、このニッケルめっき層を形成する工程は省略しても後述する複合めっき層をアルミニウム電極パッド３２に直接形成することも可能である。
【００９０】
そして、図１９の工程（Ｆ）に示すように、該半導体チップ３０を、ニッケル−銅の複合めっき液に浸漬し、ニッケルめっき層３８の上に０．０１〜５μｍのニッケル−銅の複合めっき層４０を形成する。
【００９１】
次に、図１９の工程（Ｇ）に示すように、レジスト３６の表面に厚さ５〜２５μｍの無電解めっきを施すことで、非貫通孔３６ａ内に銅めっきからなるビア４３を形成する。
【００９２】
引き続き、図２０の工程（Ｈ）にて、ビア４３の内部に、上述したレジストの組成物と同様な樹脂を充填する。その後、加熱して、該ビア４３内に樹脂３９を形成する。
【００９３】
次に、半導体チップを酸化剤に間浸漬し、工程（Ｉ）に示すように樹脂３９の表面に存在するエポキシフィラーを溶解除去することにより、表面を粗化する。
【００９４】
図２０の工程（Ｊ）にて、半導体チップ３０を無電解銅めっき液に浸漬し、均一に無電解めっき膜４５αを形成する。ここで、樹脂３９の表面を粗化してあるため、該ビア４３の開口と無電解めっき膜４５αとを密着させることができる。その後、工程（Ｋ）にて、該レジストを形成して、無電解めっき膜４５α及び下層の無電解めっき膜を除去することで、蓋めっき４５を形成する。そして、該蓋めっき４５に開口を設けたレジスト４７を形成し、蓋めっき４５の表面にバンプ（突起状導体）４４を形成する。バンプ４４は、例えば、導電性ペーストを所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属である半田ペーストを印刷する方法、半田めっきを行う方法、あるいは半田溶融液に浸漬する方法により形成することができる。
【００９５】
半導体チップ３０のバンプ４４と基板５０のパッド５２が対応するように、半導体チップ３０を載置させて、リフローすることにより、図１７に示すように半導体チップ３０を基板５０に取り付ける。
【００９６】
この第５実施形態では、バンプ４４をリフローすることにより基板への取り付けを行っているが、第１実施形態の半導体チップのように接着剤を介して、基板へ取り付けることもできる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体チップの断面図である。
【図２】本発明の第１実施形態に係る半導体チップの製造工程図である。
【図３】本発明の第１実施形態に係る半導体チップの製造工程図である。
【図４】本発明の第１実施形態に係る半導体チップの製造工程図である。
【図５】本発明の第２実施形態に係る半導体チップの断面図である。
【図６】本発明の第２実施形態に係る半導体チップの製造工程図である。
【図７】本発明の第２実施形態に係る半導体チップの製造工程図である。
【図８】本発明の第２実施形態に係る半導体チップの製造工程図である。
【図９】本発明の第３実施形態に係る半導体チップの断面図である。
【図１０】本発明の第３実施形態に係る半導体チップの製造工程図である。
【図１１】本発明の第３実施形態に係る半導体チップの製造工程図である。
【図１２】本発明の第３実施形態に係る半導体チップの製造工程図である。
【図１３】本発明の第４実施形態に係る半導体チップの断面図である。
【図１４】本発明の第４実施形態に係る半導体チップの製造工程図である。
【図１５】本発明の第４実施形態に係る半導体チップの製造工程図である。
【図１６】本発明の第４実施形態に係る半導体チップの製造工程図である。
【図１７】本発明の第５実施形態に係る半導体チップの断面図である。
【図１８】本発明の第５実施形態に係る半導体チップの製造工程図である。
【図１９】本発明の第５実施形態に係る半導体チップの製造工程図である。
【図２０】本発明の第５実施形態に係る半導体チップの製造工程図である。
【図２１】従来技術に係る半導体チップの断面図である。
【符号の説明】
３０ 半導体チップ
３２ アルミニウム電極パッド
３４ パッシベーション膜
３６ 樹脂絶縁層
３６ａ 非貫通孔
３８ ニッケルめっき層
３９ 樹脂
４０ 複合めっき層
４２ ビア
４３ ビア
４４ 突起状導体（バンプ）
４５ 蓋めっき（金属膜）
５０ 基板
５２ パッド
Claims (10)
- 以下の（１）〜（３）の工程を少なくとも含むことを特徴とする半導体チップの製造方法：
（１）半導体チップのアルミニウム電極パッド側の表面に樹脂絶縁層を形成し、次いで前記樹脂絶縁層にアルミニウム電極パッドに至る非貫通孔を形成する工程、
（２）前記非貫通孔の底部のアルミニウム電極パッドにジンケート処理を施した後、ニッケルと銅の複合めっき層を形成する工程、
（３）前記非貫通孔に銅めっきにより、ビアを形成する工程。 - 以下の（１）〜（３）の工程を少なくとも含むことを特徴とする半導体チップの製造方法：
（１）半導体チップのアルミニウム電極パッドの表面にジンケート処理を施した後、ニッケルと銅の複合めっき層を形成する工程、
（２）前記半導体チップのアルミニウム電極パッド側の表面に樹脂絶縁層を形成し、次いで前記樹脂絶縁層にニッケルと銅の複合めっき層に至る非貫通孔を形成する工程、
（３）前記非貫通孔に銅めっきにより、ビアを形成する工程。 - 前記樹脂絶縁層は、感光性樹脂であり、露光現像して非貫通孔を形成することを特徴とする請求項１あるいは２記載の半導体チップの製造方法。
- 前記銅めっきは、無電解銅めっきであることを特徴とする請求項１あるいは２記載の半導体チップの製造方法。
- 以下の（１）〜（５）の工程を少なくとも含む半導体チップの製造方法：
（１）半導体チップのアルミニウム電極パッドの表面にジンケート処理を施した後、ニッケルと銅の複合めっき層を形成する工程、
（２）前記半導体チップのアルミニウム電極パッド側の表面に無電解銅めっき層を形成する工程、
（３）前記半導体チップの無電解銅めっき層の表面にめっきレジスト層を形成し、次いで前記無電解銅めっき層に至る非貫通孔を形成する工程、
（４）前記非貫通孔に銅めっきを充填し、ビアを形成する工程、
（５）前記めっきレジスト層を除去し、次いでエッチング処理を行いめっきレジスト層下の無電解めっき層を除去する工程。 - 前記（４）の工程の銅めっきは、電解めっきである請求項５記載の半導体チップの製造方法。
- 前記ニッケルと銅の複合めっき層は、０．０１〜５μｍの厚さで、該複合めっき層の銅めっき側表面は、ニッケルを１〜７０重量％含有していることを特徴とする請求項１、２あるいは５のいずれかに記載の半導体チップの製造方法。
- 前記ビアは、１５〜２００μｍの厚さの樹脂絶縁層に設けられた非貫通孔に銅めっきにより形成されたフィルドビアであり、直径が２０〜１００μｍであることを特徴とする請求項１、２あるいは５のいずれかに記載の半導体チップの製造方法。
- 前記ビアは、１５〜２００μｍの厚さの樹脂絶縁層に設けられた直径が２０〜２５０μｍの非貫通孔の底部および壁面に形成された厚さが５〜２５μｍの無電解銅めっき膜と内部に充填された樹脂からなるフィルドビアであることを特徴とする請求項１、２あるいは５のいずれかに記載の半導体チップの製造方法。
- 前記内部に樹脂が充填されたフィルドビアの表面に金属膜を形成することを特徴とする請求項９記載の半導体チップの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21924999A JP4416874B2 (ja) | 1998-09-30 | 1999-08-02 | 半導体チップの製造方法 |
| EP99944862A EP1154471B1 (en) | 1998-09-30 | 1999-09-27 | Semiconductor chip with bump contacts |
| DE69939128T DE69939128D1 (de) | 1998-09-30 | 1999-09-27 | Halbleiter-chip mit höckerartigen elektroden |
| PCT/JP1999/005285 WO2000019517A1 (fr) | 1998-09-30 | 1999-09-27 | Microplaquette semi-conductrice et procede de fabrication |
| EP08153810A EP1942523A1 (en) | 1998-09-30 | 1999-09-27 | Semiconductor chip and semiconductor chip manufacturing method |
| US09/821,070 US6492255B2 (en) | 1998-09-30 | 2001-03-30 | Semiconductor chip and method manufacturing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-294637 | 1998-09-30 | ||
| JP29463798 | 1998-09-30 | ||
| JP21924999A JP4416874B2 (ja) | 1998-09-30 | 1999-08-02 | 半導体チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174050A JP2000174050A (ja) | 2000-06-23 |
| JP4416874B2 true JP4416874B2 (ja) | 2010-02-17 |
Family
ID=26523006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21924999A Expired - Fee Related JP4416874B2 (ja) | 1998-09-30 | 1999-08-02 | 半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4416874B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4017378B2 (ja) * | 2001-01-18 | 2007-12-05 | イビデン株式会社 | 半導体チップおよびその製造方法 |
| US7053479B2 (en) | 2001-03-26 | 2006-05-30 | Citizen Watch Co., Ltd. | Package of semiconductor device and its manufacturing method |
| JP2003078006A (ja) * | 2001-09-04 | 2003-03-14 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
| JP2006086378A (ja) * | 2004-09-16 | 2006-03-30 | Denso Corp | 半導体装置及びその製造方法 |
| JP4972280B2 (ja) * | 2004-12-09 | 2012-07-11 | ローム株式会社 | 半導体装置 |
| JP4863861B2 (ja) * | 2006-12-19 | 2012-01-25 | 富士通株式会社 | 半導体装置 |
| JP5052605B2 (ja) | 2007-05-11 | 2012-10-17 | パナソニック株式会社 | 半導体チップ |
| JP2011054890A (ja) * | 2009-09-04 | 2011-03-17 | Ebara Corp | バンプ形成方法及び接合方法 |
| JP2012004601A (ja) * | 2011-10-03 | 2012-01-05 | Fujikura Ltd | 半導体パッケージの製造方法 |
| JP6558969B2 (ja) * | 2015-06-10 | 2019-08-14 | 三菱電機株式会社 | 半導体チップ、半導体装置およびそれらの製造方法 |
| JP7508887B2 (ja) | 2020-06-19 | 2024-07-02 | 日本電気株式会社 | 量子デバイス及びその製造方法 |
| WO2023021670A1 (ja) * | 2021-08-19 | 2023-02-23 | オリンパス株式会社 | 半導体装置、撮像ユニット、内視鏡、および、半導体装置の製造方法 |
-
1999
- 1999-08-02 JP JP21924999A patent/JP4416874B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174050A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| EP1154471B1 (en) | Semiconductor chip with bump contacts | |
| US8324740B2 (en) | Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device | |
| JP4740406B2 (ja) | 配線基板およびその製造方法 | |
| JP4416874B2 (ja) | 半導体チップの製造方法 | |
| JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP4416876B2 (ja) | 半導体チップ及び半導体チップの製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP2003007922A (ja) | 回路装置の製造方法 | |
| JP4004196B2 (ja) | 半導体チップ | |
| JP4416875B2 (ja) | 半導体チップ及び半導体装置の製造方法 | |
| JP3617072B2 (ja) | チップキャリア | |
| US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
| JP2002064162A (ja) | 半導体チップ | |
| JP2002064161A (ja) | 半導体チップ及びその製造方法 | |
| JP2009212160A (ja) | 配線基板およびその製造方法 | |
| JP3795628B2 (ja) | 半導体チップを搭載する配線基板の製造方法 | |
| JPH104151A (ja) | 半導体装置およびその製造方法 | |
| JP3963620B2 (ja) | 半導体チップ及びその製造方法 | |
| CN111863737A (zh) | 一种嵌入式器件封装基板及其制造方法 | |
| JP5311656B2 (ja) | 配線基板 | |
| JP2001156121A (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
| JP4818417B2 (ja) | 半導体チップ及びその製造方法 | |
| JP5003741B2 (ja) | 半導体チップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |