JP3956849B2 - 多層基板の製造方法 - Google Patents
多層基板の製造方法 Download PDFInfo
- Publication number
- JP3956849B2 JP3956849B2 JP2002377655A JP2002377655A JP3956849B2 JP 3956849 B2 JP3956849 B2 JP 3956849B2 JP 2002377655 A JP2002377655 A JP 2002377655A JP 2002377655 A JP2002377655 A JP 2002377655A JP 3956849 B2 JP3956849 B2 JP 3956849B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- shield
- pattern
- film
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【発明の属する技術分野】
本発明は、静電気或いは電磁波に対するシールドが可能な多層基板の製造方法に関するものである。
【0002】
【従来の技術】
従来、プリント基板を有する電子製品は、図2のステップ30からステップ35に示される業務フローに沿って、設計から量産までが一定の期間内に実施される。家庭用電化製品やパソコン等の情報機器は、上記設計から量産までの期間が短いので、プリント基板の量産設計の完了後に回路部における静電気耐量やEMC(electro-magnetic compatible)性能の不足が発覚しても、回路部の設計変更を行っていると図2に示されるように製品出荷タイミングに間に合わない場合がある。
【0003】
このような場合、プリント基板の形成後、図5に示すように、静電気或いは電磁波シールドをすべき部位に対応したプリント基板20表面に、シールド層として銅箔テープ40を貼着するといった応急的な対策をとることがある。
【0004】
【発明が解決しようとする課題】
しかしながら、銅箔テープ40は、テープの粘着力のみでプリント基板20表面に貼着されているので、接続信頼性の点で問題がある。
【0005】
また、銅箔テープ40は、プリント基板に位置決めされつつ貼着されるので、貼り直しがきかず、シールドすべき部位に対して位置決め精度の点で問題がある。
【0006】
本発明は、上記問題点に鑑み、シールド層の接続信頼性と位置決め精度を向上できる多層基板の製造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】
上記目的を達成するために、請求項1に記載のシールド層を有する多層基板の製造方法は、熱可塑性樹脂からなる樹脂フィルムの少なくとも片面上にGNDパターンを含む導体パターンを形成する片面導体パターンフィルム形成工程と、熱可塑性樹脂からなる樹脂フィルムの所定の位置に、静電気或いは電磁波をシールドするシールドパターンを形成するシールドフィルム形成工程と、当該シールドパターンを底部とした有底ビアホールを形成し、層間接続材料を充填する充填工程と、片面導体パターンフィルムを含む複数の樹脂フィルムを積層する積層工程と、この積層体を加熱しつつ加圧することにより、樹脂フィルムを相互に接着して多層基板を形成する加熱・加圧工程とを備える。そして、加熱・加圧工程後、シールドパターンが、シールドすべき部位を覆うように、且つ、層間接続材料を介してGNDパターンに接続されるようにシールドフィルムが多層基板の表面に位置決め配置され、加熱・加圧されることにより、シールドフィルムが多層基板表面に接着されることを特徴とする。
【0019】
多層基板を構成する樹脂フィルム、及び、シールドフィルムを構成する樹脂フィルムは、ともに熱可塑性樹脂からなる。従って、シールドフィルムを含まない複数の樹脂フィルムにより先に多層基板を形成し、形成された多層基板の表面にシールドフィルムを位置決め配置し、加熱・加圧することでシールドフィルムを有する多層基板を形成することもできる。
【0020】
この製造方法を用いても、多層基板に対するシールドフィルムの接続信頼性とシールドすべき部位に対するシールドパターンの位置決め精度を向上できる。
【0021】
また、この製造方法によると、製造された多層基板にシールドすべき部位が存在していても、多層基板表面に後付でシールドパターンを有するシールドフィルムを設けることができる。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。
(第1の実施の形態)
図1は、本実施の形態における多層基板の製造方法を示す工程別断面図である。尚、本実施の形態における多層基板は、例えば携帯電話等の電磁波シールドが必要な電子機器等に用いることができる。
【0023】
図1(a)に示すように、1は樹脂フィルム2の片面に貼着された導体箔をエッチングによりパターン形成した導体パターン3及びGNDパターン4を有する片面導体パターンフィルムである。ここで、樹脂フィルム2としては、例えば熱可塑性樹脂であるポリエーテルエーテルケトン(PEEK)65〜35重量%とポリエーテルイミド(PEI)35〜65重量%とからなる厚さ25〜100μmの樹脂フィルムを用いることができる。また、導体箔としては、例えばAu、Ag、Cu、Alの少なくとも1種を含む低抵抗金属箔が良く、望ましくは安価でマイグレーションの心配のないCu箔が良い。
【0024】
GNDパターン4としては、導体パターン3と同一の金属を用い、製造工程の短縮ため、ほぼ同時に形成される。GNDパターン4は、後述するシールドパターンと電気的に接触するが、詳細については後述する。尚、導体パターン3及びGNDパターン4の形成は、導体箔のエッチング以外にも、印刷法を用いて行われても良い。
【0025】
図1(a)の片面導体パターンフィルム1形成工程が完了すると、次に、図1(b)に示すように、樹脂フィルム2側から例えば炭酸ガスレーザを照射して、導体パターン3を底面とする有底孔であるビアホール5を形成し、当該ビアホール5に層間接続材料である導電性ペースト6を充填する充填工程が行われる。
【0026】
ビアホール5の形成には、炭酸ガスレーザ以外にもUV−YAGレーザやエキシマレーザ等を用いることが可能である。その他にもドリル加工等により機械的にビアホール5を形成することも可能であるが、小径でかつ導体パターン3を傷つけないように加工することが必要とされるため、レーザによる加工法を選択することが好ましい。
【0027】
ビアホール5の形成が完了すると、ビアホール5内に層間接続材料である導電性ペースト6を充填する。導電性ペースト6は、Cu、Ag、Sn等の金属粒子に有機溶剤を加え、これを混練しペースト化したものである。導電性ペースト6には、その他にも適宜低融点ガラスフリットや有機樹脂、或いは無機フィラーを添加混合しても良い。この、導電性ペースト6は、図示されないスクリーン印刷機やディスペンサ等を用いてビアホール5内に充填される。尚、導体パターン3に対して導電性ペースト6の充填されたビアホール5を形成する例を示したが、GNDパターン4を底面としたビアホール5を形成し、導電性ペースト6を充填しても良い。
【0028】
ここで、片面導体パターンフィルム1の形成と平行して、片面導体パターンフィルム1に対して導GNDパターン4が形成されない片面導体パターンフィルム1aの形成と、シールドフィルム10の形成が行われる。
【0029】
シールドフィルム10は、静電気或いは電磁波シールドを目的として形成されるものであり、樹脂フィルム2の片面に貼着された導体箔をエッチングによりパターン形成したシールドパターン11とランドとしての導体パターン12を有する。また、その大きさは、フィルム10の平面方向において、多層基板を構成する他の片面導体パターンフィルム1等の略同一である。ここで、樹脂フィルム2としては、片面導体パターンフィルム1,1aと同一の例えば熱可塑性樹脂であるポリエーテルエーテルケトン(PEEK)65〜35重量%とポリエーテルイミド(PEI)35〜65重量%とからなる厚さ25〜100μmの樹脂フィルムを用いることができる。片面導体パターンフィルム1,1aと同一の熱可塑性樹脂からなると、接着性が向上されるので好ましい。また、導体箔も、片面導体パターンフィルム1,1aと同一の例えばAu、Ag、Cu、Alの少なくとも1種を含む低抵抗金属箔を用いることができる。
【0030】
さらに、シールドパターン11及び導体パターン12を底部として、ビアホール5が形成され、導電性ペースト6が充填される。ビアホール5は、後述する積層工程において、位置決めした際に、GNDパターン4と接触する位置に形成される。尚、ビアホール5の形成、及び導電性ペースト6の充填は、片面導体パターンフィルム1,1aにおけるビアホール5の形成、及び導電性ペースト6の充填と同一の工程,及び材料が用いられる。従って、製造工程を短縮できる。
【0031】
尚、シールドパターン11は、後述する静電気或いは電磁波シールドすべき部位をシールドするように、樹脂フィルム2の所定の位置にシールドすべき部位に対応したパターンをもつようにエッチングされる。従って、後述する積層工程において、シールドフィルム10の位置決めを行えば、シールドすべき部位に対してシールドパターン11が位置決めされることとなるので、位置決めが容易である。ここで、シールドすべき部位に対応したシールドパターン11とは、シールドすべき部位の形状と略同等の形状か、若しくはシールドすべき形状よりも大きく、シールドすべき形状を完全に覆うことのできる任意の形状を示す。尚、静電気或いは電磁波シールドについては後述する。
【0032】
ビアホール5への導電性ペースト6の充填が完了すると、図1(d)に示すように、片面導体パターンフィルム1を含む複数の樹脂フィルム2を積層する(本例では6枚)。このとき、6枚の樹脂フィルム2からなる積層体は、上層からシールドフィルム10、片面導体パターンフィルム1、片面導体パターンフィルム1b、3枚の片面導体パターンフィルム1aの順で積層されている。尚、多層基板(積層体)の形態(層数及び導体パターン3等の構成)は本実施の形態に限定されるものではない。
【0033】
図1(d)に示すように積層工程がなされた後、この積層体の上下両面から図示されない加熱プレス機を用いて加熱しつつ加圧し、多層基板を形成する加熱・加圧工程がなされる。このとき、シールドフィルム10が、他の片面導体パターン等と略同等の大きさを有しているので、積層体の表面に均一に加圧されることなり、導体パターン3等の位置ずれを防止できる。本実施の形態では、プレス条件として、250〜350℃の温度に加熱し、1〜10MPaの圧力で加圧した。尚、加熱プレス機と積層体の表面との間には、導体パターン3、及びシールドパターン11の位置ずれを防ぐために、緩衝効果を有する図示されない緩衝部材を設けても良い。さらに、緩衝部材と積層体との間、及び、緩衝部材と加熱プレス機との間に、夫々の間の離型性を良くする目的でポリイミド等の図示されない離型部材を設けて、加熱・加圧工程を行っても良い。
【0034】
上述の製造工程を経て、各樹脂フィルム2が熱溶着して一体化すると共に、ビアホール5内の導電性ペースト6により隣接する導体パターン3,12或いは導電性ペースト6との間で層間接続がなされ、図1(e)に示すように多層基板20が形成される。
【0035】
ここで、多層基板20は、当該基板20の内部に静電気或いは電磁波シールドすべき部位として、例えば電磁波に弱い導体パターン3aを有している。そして、この導体パターン3aに対して、その積層方向における多層基板20の表面に、シールドフィルム10のシールドパターン11が配置されている。
【0036】
このシールドパターン11は、導電性ペースト6を介してGNDパターン4と電気的に接続されているので、シールドパターン11はGNDパターン4と略同電位となっている。従って、多層基板20が外部から電磁波を受けても、導体パターン3aが吸収する前に、シールドパターン11が電磁波ノイズを吸収する。GNDパターン4に接続されたシールドパターン11の電位と導体パターン3aの電位との電位差は電磁波を受ける前後で変化しないので、多層基板20の導体パターン3aを含む回路部は通常通り動作することができる。また、シールドパターン11にて吸収された電磁波を、GNDパターン4を経て多層基板20の外部へ逃がすこともできる。
【0037】
また、図1(e)に示されるように、多層基板20の表面に配置されたシールドフィルム10には、その下層に形成されたランドとしての導体パターン3に対応する位置に、当該導体パターン3に導電性ペースト6を介して電気的に接続されるランドとしての導体パターン12が形成されている。従って、多層基板20表面のシールドフィルム10上に、導体パターン12をランドとしてIC等の電子部品を実装することができる。
【0038】
次に、本実施の形態における多層基板20の特徴を、図2に示される説明補足図としての業務フローを用いて説明する。
【0039】
先ず、多層基板20の基板設計(ステップ30)を行い、その設計に基づいて試作及びその評価(ステップ31)を行う。そして、評価結果を受けて量産前設計及び評価(ステップ32)を実施する。通常は量産前までに、ステップ30〜32を場合によっては繰り返すことで、不具合を改善する。
【0040】
しかしながら、家庭用電化製品やパソコン等の情報機器等は、製品のライフサイクルが短いので、設計から量産までの期間が短い場合が多い。従って、ステップ30〜32の期間が十分に長くとれず、量産開始直前或いは量産中の製品に、静電気耐量やEMC性能の不足が発覚することがある。
【0041】
このような場合、従来は、設計変更を再度行い(ステップ33)、多層基板20の量産(ステップ34)後、多層基板20を搭載した製品の量産(ステップ35)とするか、不具合を抱えたまま多層基板の量産(ステップ34a)を実施し、多層基板20の量産後に、例えば製品の量産工程において多層基板20を手直しし、製品の量産(ステップ35a)としていた。
【0042】
先の方法では、多層基板20の量産前に再度設計変更を行うため、多層基板20の量産タイミングが遅れ、製品の量産が製品出荷タイミングに間に合わないという問題がある。この方法は、製品の出荷タイミングを遅らせなければならないため、現実的な手法ではない。
【0043】
後の方法では、例えば電磁波に弱い導体パターン3aを有する多層基板20をとりあえず形成する。多層基板20の形成後、図5に示すように、導体パターン3aの積層方向における多層基板20表面の所定の部分に、電磁波シールドを目的としたシールド層として銅箔テープ40を貼着する。しかし、銅箔テープ40はテープの粘着性のみで多層基板20表面に接着しており、接続信頼性の点で問題がある。また、銅箔テープ40は、多層基板20表面の所定の位置に位置決めしつつ貼着することとなる。このとき、銅箔テープ40の粘着性により貼りなおしがきかないため、シールドすべき部位である導体パターン3aに対する位置決め精度の点で問題がある。尚、図5は、従来のシールド層を有する多層基板20を示し(a)平面図、(b)断面図である。
【0044】
しかしながら、本実施の形態においては、シールド層としてシールドフィルム10を準備し、当該シールドフィルム10を他の片面導体パターンフィルム1等とともに積層し、多層基板20を形成する(ステップ34b)。そして、この基板20を用い製品を量産する(ステップ35b)。
【0045】
シールドフィルム10を構成する樹脂フィルム2と多層基板20を構成する他の樹脂フィルム2は共に熱可塑性樹脂からなり、お互いが溶着することで、シールドフィルム10が多層基板20の一部として一体化している。従って、多層基板20に対するシールドフィルム10の接続信頼性が高い。また、シールドフィルム10の位置決めを行ったあと、加熱・加圧によりシールドフィルム10を有する多層基板20が形成されるので、シールドすべき部位に対するシールドパターン11の位置決め精度が高い。
【0046】
また、多層基板20の量産前に静電気耐量やEMC性能の不足する部位(例えば導体パターン3a)が発覚しても、当該導体パターン3aに対応したシールドパターン11を有するシールドフィルム10を形成すれば、通常の量産工程にてシールドフィルム10を備えた多層基板20を形成することができる。従って、シールド層を有する多層基板20の製造コストを低減できる。
【0047】
このように、本実施の形態における多層基板20は、多層基板20が形成される前の段階であれば、静電気或いは電磁波シールドすべき部位に対応したシールドパターン11を有するシールドフィルム10を準備し、当該シールドフィルム10を多層基板20の製造工程の中に組み込むことで、容易にシールド効果を有する多層基板20を形成することができる。
【0048】
尚、本実施の形態において、静電気或いは電磁波シールドすべき部位の例として、電磁波に弱い導体パターン3aの例を示した。しかしながら、静電気に弱い導体パターンや電磁波を放射する導体パターンもシールドすべき部位に含まれるのは言うまでもない。さらに、導体パターン以外にも、多層基板20の内部に配置されたIC等の電子部品もその対象である。
【0049】
また、本実施の形態において、シールドフィルム10は、多層基板20の表層として配置される例を示した。しかしながら、図3に示されるように、多層基板20の内部に配置されても良い。例えば、多層基板20内部の導体パターン3bから電磁波が放射され、その電磁波が隣接する層に形成された導体パターン3に混入(誘導)し、多層基板20の外部へ漏洩する場合がある。このような場合、多層基板20の表面にシールドフィルム10を配置しても、導体パターン3bとの距離が離れているので、十分なシールド効果が得られないことがある。しかしながら、シールドしたい部位である導体パターン3bを有する樹脂フィルム2に対して、隣接するように積層方向の上下いずれかにシールドフィルム10が配置されると、より大きなシールド効果を得ることができる。
【0050】
(第2の実施の形態)
次に、本発明の第2の実施の形態を図4(a),(b)に基づいて説明する。尚、図4(a),(b)は、本実施の形態における多層基板20の製造工程を示す工程別断面図である
第2の実施の形態における多層基板20は、第1の実施の形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【0051】
第2の実施の形態において、第1の実施の形態と異なる点は、シールドフィルム10を有していない多層基板20を先に形成し、多層基板20の形成後にシールドフィルム10を接着する点である。
【0052】
例えば、多層基板20の生産完了後に、多層基板20に静電気或いは電磁波シールドすべき部位が発覚したとする。この場合、第1の実施の形態で示した多層基板20の製造方法では、シールドフィルム10を多層基板20に配置することができない。
【0053】
しかしながら、多層基板20、及びシールドフィルム10は、共に熱可塑性樹脂からなる樹脂フィルム2により構成される。従って、多層基板20の量産完了後であっても、シールドフィルム10を多層基板20の表面に接着することができる。尚、本実施の形態におけるシールドフィルム10の配置は、多層基板20の表面に限定される。
【0054】
図4(a)に示されるように、加熱プレス機による加熱・加圧によって形成された多層基板20は、静電気或いは電磁波に弱い導体パターン3aを有している。また、多層基板20は、その表面にGNDパターン4を有している。ここで、導体パターン3aに対応した形状を有し、且つ、GNDパターン4に導電性ペースト6を介して導電接続可能なシールドパターン11を備えたシールドフィルム10を準備する。
【0055】
そして、シールドパターン11が、導体パターン3aの積層方向、且つ、GNDパターン4に導電接続されるように、シールドフィルム10が多層基板20の表面に位置決めしつつ配置される。そして、加熱プレス機を用いて加熱・加圧することにより、シールドフィルム10の樹脂フィルム2と多層基板20の樹脂フィルム2が互いに溶着し、図4(b)に示されるシールド層としてのシールドフィルム10を有する多層基板20が形成される。そして、多層基板20のGNDパターン4とシールドパターン11とが、導電性ペースト6を介して導電接続されるので、シールドパターン11がGNDパターン4と略同電位となり、外部からの電磁波に対して導体パターン3aをシールドすることができる。
【0056】
以上、本実施の形態における多層基板20も、樹脂フィルム2同士の溶着によりシールドフィルム10を多層基板20の一部として一体化しているので、多層基板20に対してシールド層としてのシールドフィルム10の接続信頼性が向上される。
【0057】
また、シールドフィルム10を多層基板20表面に位置決めした後に、加熱・加圧によりシールドフィルム10を多層基板20表面に接着するので、シールドすべき部位に対するシールドパターン11の位置決め精度も向上される。
【0058】
尚、静電気或いは電磁波シールドすべき部位を有し、当該部位をシールドするシールドフィルム11を備えた多層基板20の製造については、先ず多層基板20の生産完了分について、第2実施形態に示す製造方法によりシールドフィルム10を多層基板20表面に接着する。そして、それ以後の多層基板20の量産分については、第1実施形態に示す製造方法により、他の片面導体パターンフィルム1a等とともに一括で多層基板20を形成することが好ましい。このような対処を行うと、不良品を低減し製造コストを低減することができる。
【0059】
以上本発明の好ましい実施形態について説明したが、本発明は上述の実施形態のみに限定されず、種々変更して実施する事ができる。
【0060】
上述の実施の形態において、樹脂フィルムはPEEK樹脂65〜35%とPEI樹脂35〜65%とからなる熱可塑性樹脂フィルムであったが、PEEK及びPEIを単独で用いることも可能である。更に、ポリエーテルサルフォン(PES)、ポリフェニレンエーテル(PPE)、ポリエチレンナフタレート(PEN)、液晶ポリマー、シンジオタクチック構造を有するスチレン系樹脂等を単独で用いても良いし、或いはPEEK、PEIを含めそれぞれの内、いずれかを混合して用いても良い。要するに加熱・加圧工程において、樹脂フィルム同士の接着が可能であり、後工程であるはんだ付け等で必要な耐熱性を有する樹脂フィルムであれば好適に用いる事ができる。
【0061】
また、本実施の形態においては、樹脂フィルムとして、片面に導体パターンの形成された片面導体パターンフィルムを積層する例を示したが、それ以外にも両面に導体パターンが形成された熱可塑性樹脂からなる加工樹脂フィルムを用いても良い。また、積層される樹脂フィルムの中には、その表面に導体パターンを有していない樹脂フィルムを含んでも良い。
【0062】
また、本実施の形態において、ビアホール内に導電性ペースト充填する印刷法の例を示したが、それ以外にも無電解メッキ、電解メッキ、蒸着法、金属コート等を用いても良い。
【0063】
また、本実施の形態において、有底のビアホールを形成し、この有底ビアホールに層間接続材料である導電性ペーストを充填したが、ビアホール形成時に貫通穴を形成し、この貫通ビアホールに層間接続材料を充填するものであっても良い。
【0064】
また、本実施の形態において、GNDパターンが、多層基板の第2層に形成されている例を示したが、GNDパターンの形成箇所は本実施の形態に限定されるものではない。
【0065】
また、本実施の形態において、好ましくはシールドフィルムの大きさが他の樹脂フィルムと略同等である例を示したが、それに限定されるものではない。
【図面の簡単な説明】
【図1】 本発明の第1実施形態における多層基板の製造工程を示す工程別断面図である。
【図2】 多層基板の特徴を説明する補足図である。
【図3】 多層基板の変形例を示す断面図である。
【図4】 第2実施形態における多層基板の製造工程を示す工程別断面図である。
【図5】 従来例を示し、(a)平面図、(b)断面図である。
【符号の説明】
3・・・導体パターン、
3a,3b・・・(シールドすべき部位としての)導体パターン、
4・・・GNDパターン、
10・・・シールドフィルム、
11・・・シールドパターン、
20・・・多層基板
Claims (1)
- 熱可塑性樹脂からなる樹脂フィルムの少なくとも片面上にGNDパターンを含む導体パターンを形成する片面導体パターンフィルム形成工程と、
熱可塑性樹脂からなる樹脂フィルムの所定の位置に、静電気或いは電磁波をシールドするシールドパターンを形成するシールドフィルム形成工程と、
当該シールドパターンを底部とした有底ビアホールを形成し、層間接続材料を充填する充填工程と、
前記片面導体パターンフィルムを含む複数の樹脂フィルムを積層する積層工程と、
前記積層体を加熱しつつ加圧することにより、前記樹脂フィルムを相互に接着して多層基板を形成する加熱・加圧工程とを備える多層基板の製造方法であって、
前記加熱・加圧工程後、前記シールドパターンが、前記多層基板における静電気或いは電磁波シールドすべき部位を覆うように、且つ、前記層間接続材料を介して前記GNDパターンに電気的に接続されるように前記シールドフィルムが前記多層基板の表面に位置決めしつつ配置され、加熱・加圧されることにより、前記シールドフィルムが前記多層基板表面に接着されるシールドフィルム接着工程を備えることを特徴とする多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002377655A JP3956849B2 (ja) | 2002-12-26 | 2002-12-26 | 多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002377655A JP3956849B2 (ja) | 2002-12-26 | 2002-12-26 | 多層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004207642A JP2004207642A (ja) | 2004-07-22 |
JP3956849B2 true JP3956849B2 (ja) | 2007-08-08 |
Family
ID=32814768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002377655A Expired - Fee Related JP3956849B2 (ja) | 2002-12-26 | 2002-12-26 | 多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3956849B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018199128A1 (ja) * | 2017-04-28 | 2018-11-01 | 日東電工株式会社 | フレキシブル配線回路基板および撮像装置 |
JP7390779B2 (ja) * | 2017-04-28 | 2023-12-04 | 日東電工株式会社 | フレキシブル配線回路基板および撮像装置 |
JP2020123613A (ja) * | 2019-01-29 | 2020-08-13 | 信越ポリマー株式会社 | 電磁波シールドフィルム、回路基板、及び回路基板の製造方法 |
-
2002
- 2002-12-26 JP JP2002377655A patent/JP3956849B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004207642A (ja) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3407737B2 (ja) | 多層基板の製造方法およびその製造方法によって形成される多層基板 | |
KR101098072B1 (ko) | 가요성 배선판 및 그의 제조 방법 | |
JP3811680B2 (ja) | 配線基板の製造方法 | |
TWI507096B (zh) | 多層電路板及其製作方法 | |
US9247646B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
JP2003347748A (ja) | 多層配線基板及びその製造方法。 | |
WO1998056220A1 (fr) | Plaquette de circuit simple face et procede de fabrication de ladite plaquette | |
JP2006108211A (ja) | 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法 | |
JP2006190953A (ja) | メッキによるチップ内蔵型プリント回路基板およびその製造方法 | |
JP4043115B2 (ja) | 多数個取り多層プリント配線板 | |
WO2004016054A1 (ja) | 配線基板および配線基板の接続構造 | |
JP2003332749A (ja) | 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板 | |
US9781835B2 (en) | Printed circuit board | |
JP2004140018A (ja) | 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器 | |
JPWO2011030542A1 (ja) | 電子部品モジュールおよびその製造方法 | |
TW201316853A (zh) | 嵌入式多層電路板及其製作方法 | |
KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
JPH08195561A (ja) | 多層印刷配線板及びその製造方法 | |
JP3956849B2 (ja) | 多層基板の製造方法 | |
JP2003110240A (ja) | 複合配線基板及びその製造方法 | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
JP5836019B2 (ja) | 部品内蔵基板およびその製造方法 | |
JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP4821276B2 (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050204 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20070118 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Effective date: 20070323 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070417 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070430 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |