JP3949636B2 - Lvdsドライバー回路 - Google Patents
Lvdsドライバー回路 Download PDFInfo
- Publication number
- JP3949636B2 JP3949636B2 JP2003340847A JP2003340847A JP3949636B2 JP 3949636 B2 JP3949636 B2 JP 3949636B2 JP 2003340847 A JP2003340847 A JP 2003340847A JP 2003340847 A JP2003340847 A JP 2003340847A JP 3949636 B2 JP3949636 B2 JP 3949636B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- lvds driver
- current source
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/029—Provision of high-impedance states
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0274—Arrangements for ensuring balanced coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
Description
実施例2においても、異なる終端電圧値に対応して、歪みの少ない所望の出力レベルを出力するLVDSドライバー回路を得られる。
3,4 出力端子
A,B,C,D,E ノード
Qp1,Qp2,Qp3,Qp4,Qn1,Qn2,Qn3,Qn4 トランジスタ
Qpa,Qpa1,Qpa2,Qna,Qna1,Qna2 トランジスタ
AMP1 差動増幅器
NAND1,NAND2 ナンド回路
NOR1,NOR2 ノア回路
INV1,INV2 インバータ回路
VR 終端電圧
Vrefp,Vrefn 基準電圧
R1,R2 終端抵抗
R3,R4 抵抗
Claims (18)
- 論理出力とハイインピーダンス出力とを出力させるLVDSドライバー回路
において、出力状態を設定する出力切換回路と、
前記出力切換回路に電流を供給する電流源回路と、
前記出力切換回路と並列接続され前記ハイインピーダンス出力時には前記電流源回路から
の電流をバイパスさせるバイパス回路と、
前記LVDSドライバー回路の第1出力端子及び第2出力端子の電圧に基づく終端電圧を
前記バイパス回路の中間ノードの電位として供給する
ことを特徴とするLVDSドライバー回路。 - 前記電流源回路は、前記論理出力時と前記ハイインピーダンス出力時とで供
給する電流が異なる
ことを特徴とする請求項1に記載のLVDSドライバー回路。 - 前記電流源回路は、前記出力切替回路との接続点の電圧値が、前記論理出力
時と前記ハイインピーダンス出力時とで等しくなるように供給する電流量を制御する
ことを特徴とする請求項1に記載のLVDSドライバー回路。 - 前記終端電圧は、前記第1及び第2出力端子の間に直列に接続された第1及
び第2の終端抵抗によって供給される
ことを特徴とする請求項1記載のLVDSドライバー回路。 - 前記LVDSドライバー回路は、前記第1及び第2終端抵抗の接続点には終
端電圧を供給する電圧源を備える
ことを特徴とする請求項4に記載のLVDSドライバー回路。 - 前記電流源回路として、前記出力切換回路及び前記バイパス回路と電源電圧
との間に設けられた第1の電流源回路と、
前記出力切換回路及び前記バイパス回路と接地電圧との間に設けられた第2の電流源回路
とを備えた
ことを特徴とする請求項1に記載のLVDSドライバー回路。 - 前記終端電圧を正転入力とし、
前記バイパス回路の中間ノードを反転入力とした差動増幅器をさらに備え、
前記差動増幅器の出力は、前記バイパス回路の中間ノードに接続された
ことを特徴とする請求項1に記載のLVDSドライバー回路。 - 前記バイパス回路は、ソースを前記出力切換回路の第1ノードに接続された
第1のトランジスタと、
ソースを前記出力切換回路の第2ノードに接続された第2のトランジスタとから構成され、
前記第1、第2のトランジスタのドレインは前記バイパス回路の中間ノードに接続された
ことを特徴とする請求項1乃至請求項7に記載のLVDSドライバー回路。 - 前記第1出力端子と前記第2出力端子との間に、等しい抵抗値を有する2個
の抵抗をさらに直列接続し、
前記2個の抵抗の接続点を正転入力とし、
前記バイパス回路の中間ノードを反転入力とした差動増幅器をさらに備え、
前記差動増幅器の出力は、前記バイパス回路の中間ノードに接続された
ことを特徴とする請求項1乃至請求項8に記載のLVDSドライバー回路。 - 前記出力切換回路及び前記バイパス回路と電源電圧との間に第1の電流源
回路に代えて第3及び第4の電流源回路とを備え、
前記出力切換回路及び前記バイパス回路と接地電圧との間に第2の電流源回路に代えて第
5及び第6の定電流源回路とを備え、
前記論理出力時には前記第3、第4、第5及び第6の電流源回路から電流を供給し、
前記ハイインピーダンス出力の場合には前記第4及び第6の電流源回路から電流を供給す
る
ことを特徴とする請求項6に記載のLVDSドライバー回路。 - 第1の入力端子と、
第1及び第2の出力端子と、
前記第1の入力端子と前記第1及び第2の出力端子との間に接続されると共に第1のノー
ドと第2のノードとの間に接続され、
前記第1の入力端子に所定の信号が入力されたとき前記第1及び第2の出力端子をハイイ
ンピーダンスにする出力切換回路と、
前記第1及び第2のノードとの間に接続されると共に前記第1の入力端子と接続され、
前記第1の入力端子に前記所定の信号が入力されたとき前記第1及び第2のノードの電圧
値を前記ハイインピーダンス前の電圧値に維持するバイパス回路と、
前記第1の共通ノードと第1の電源ラインとの間に接続された第1の電流源回路と、
前記第2の共通ノードと第2の電源ラインとの間に接続された第2の電流源回路とを備え
る
ことを特徴とするLVDSドライバー回路。 - 第2の入力端子を更に備え、
前記出力切換回路は、前記第1の入力端子に前記所定の信号が入力されていないときには、
前記第2の入力端子に入力された信号に基づいて前記第1及び第2の出力端子に論理出力
を出力する
ことを特徴とする請求項11記載のLVDSドライバー回路。 - 前記バイパス回路は、前記第1及び第2の出力端子の中間電位を中間ノー
ドに受ける
ことを特徴とする請求項11記載のLVDSドライバー回路。 - 前記バイパス回路は、前記第1のノードと前記中間ノードとの間に接続さ
れた第1のトランジスタと、
前記第2のノードと前記中間ノードとの間に接続された第2のトランジスタとを備える
ことを特徴とする請求項13記載のLVDSドライバー回路。 - 前記第1及び第2の電流源回路は、前記第1及び第2の出力端子がハイイ
ンピーダンスのときに第1の電流値を供給し、
前記第1及び第2の出力端子がハイインピーダンスでないときに前記第1の電流値とは異
なる第2の電流値を供給する
ことを特徴とする請求項11記載のLVDSドライバー回路。 - 前記第1の出力端子及び第2の出力端子との間に直列に接続された第1及
び第2の終端抵抗を有し、
前記第1及び第2の終端抵抗の接続点から前記中間電位を取り出す
ことを特徴とする請求項13記載のLVDSドライバー回路。 - 前記第1の出力端子及び第2の出力端子との間に直列に接続された第1及
び第2の終端抵抗と、
前記第1の出力端子及び第2の出力端子との間に直列に接続された第1及び第2の抵抗と
を備え、
前記第1及び第2の抵抗の接続点から前記中間電位を取り出す
ことを特徴とする請求項13記載のLVDSドライバー回路。 - 前記第1及び第2の電流源回路は、それぞれ複数の電流源回路によって構
成されている
ことを特徴とする請求項11記載のLVDSドライバー回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003340847A JP3949636B2 (ja) | 2003-09-30 | 2003-09-30 | Lvdsドライバー回路 |
TW093129409A TWI279075B (en) | 2003-09-30 | 2004-09-29 | LVDS driver circuit and driver circuit |
US10/951,676 US7038502B2 (en) | 2003-09-30 | 2004-09-29 | LVDS driver circuit and driver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003340847A JP3949636B2 (ja) | 2003-09-30 | 2003-09-30 | Lvdsドライバー回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005109897A JP2005109897A (ja) | 2005-04-21 |
JP3949636B2 true JP3949636B2 (ja) | 2007-07-25 |
Family
ID=34535621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003340847A Expired - Fee Related JP3949636B2 (ja) | 2003-09-30 | 2003-09-30 | Lvdsドライバー回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7038502B2 (ja) |
JP (1) | JP3949636B2 (ja) |
TW (1) | TWI279075B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7190201B2 (en) | 2005-02-03 | 2007-03-13 | Mosaid Technologies, Inc. | Method and apparatus for initializing a delay locked loop |
JP2007036546A (ja) * | 2005-07-26 | 2007-02-08 | Nec Electronics Corp | インピーダンス調整回路と方法 |
JP4811192B2 (ja) | 2006-08-24 | 2011-11-09 | ソニー株式会社 | 駆動回路 |
JP2008172514A (ja) * | 2007-01-11 | 2008-07-24 | Toshiba Corp | ドライバ回路 |
US7514968B1 (en) * | 2007-04-10 | 2009-04-07 | Altera Corporation | H-tree driver circuitry |
US7741870B2 (en) * | 2007-08-01 | 2010-06-22 | Active-Semi, Inc. | Multi-function input terminal |
CN101521395B (zh) * | 2008-02-29 | 2013-06-05 | 技领半导体(上海)有限公司 | 多功能输入终端及方法 |
CN103001273B (zh) * | 2008-02-29 | 2016-04-20 | 技领半导体(上海)有限公司 | 多功能输入终端 |
JPWO2011033708A1 (ja) * | 2009-09-18 | 2013-02-07 | パナソニック株式会社 | ドライバ回路および映像システム |
US7944252B1 (en) * | 2009-11-05 | 2011-05-17 | Texas Instruments Incorporated | High performance LVDS driver for scalable supply |
US8446172B2 (en) | 2011-05-06 | 2013-05-21 | Altera Corporation | Apparatus and methods of reducing pre-emphasis voltage jitter |
US8462906B1 (en) | 2011-09-15 | 2013-06-11 | Altera Corporation | Apparatus and methods for detection and correction of transmitter duty cycle distortion |
US8531205B1 (en) | 2012-01-31 | 2013-09-10 | Altera Corporation | Programmable output buffer |
JP5756424B2 (ja) * | 2012-03-14 | 2015-07-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10340864B2 (en) * | 2012-05-04 | 2019-07-02 | Infineon Technologies Ag | Transmitter circuit and method for controlling operation thereof |
JP6036124B2 (ja) * | 2012-10-02 | 2016-11-30 | 株式会社ソシオネクスト | 受信回路、受信回路の制御方法 |
JP6231291B2 (ja) * | 2013-03-28 | 2017-11-15 | ローム株式会社 | モータ駆動装置 |
US9362915B1 (en) * | 2014-12-12 | 2016-06-07 | Freescale Semiconductor, Inc. | LVDS with idle state |
CN107870647A (zh) * | 2016-09-22 | 2018-04-03 | 联发科技(新加坡)私人有限公司 | 前置驱动电路 |
JP7238553B2 (ja) * | 2019-04-02 | 2023-03-14 | セイコーエプソン株式会社 | Lvdsドライバー回路、集積回路装置、発振器、電子機器及び移動体 |
CN112751549B (zh) * | 2020-12-24 | 2024-07-12 | 西安翔腾微电子科技有限公司 | 一种高速lvds阻态控制电路及控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3202196B2 (ja) * | 1998-08-25 | 2001-08-27 | 沖電気工業株式会社 | 出力回路と入力回路 |
JP3171175B2 (ja) * | 1998-12-08 | 2001-05-28 | 日本電気株式会社 | 差動トライステート発生方法及び差動トライステート回路 |
JP2001085977A (ja) | 1999-09-09 | 2001-03-30 | Hitachi Ltd | インターフェース回路および半導体集積回路 |
-
2003
- 2003-09-30 JP JP2003340847A patent/JP3949636B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-29 US US10/951,676 patent/US7038502B2/en not_active Expired - Fee Related
- 2004-09-29 TW TW093129409A patent/TWI279075B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US7038502B2 (en) | 2006-05-02 |
US20050093579A1 (en) | 2005-05-05 |
TWI279075B (en) | 2007-04-11 |
TW200518442A (en) | 2005-06-01 |
JP2005109897A (ja) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3949636B2 (ja) | Lvdsドライバー回路 | |
US7733128B2 (en) | Transmitting apparatus | |
US7701262B2 (en) | Transmission line drivers and serial interface data transmission devices including the same | |
JP3967321B2 (ja) | 半導体集積回路 | |
US20100231266A1 (en) | Low voltage and low power differential driver with matching output impedances | |
JP2007081608A (ja) | 出力バッファ回路 | |
WO2006117860A1 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
US7952388B1 (en) | Semiconductor device | |
US20040246613A1 (en) | Voltage mode current-assisted pre-emphasis driver | |
US9608606B2 (en) | Slope control circuit | |
US20120049897A1 (en) | Output buffer circuit and semiconductor device | |
JP5372464B2 (ja) | 差動出力バッファ | |
JP4851192B2 (ja) | 差動信号受信回路 | |
JP2008182418A (ja) | 半導体集積回路 | |
JP4992555B2 (ja) | 低電圧差動信号ドライバ、低電圧差動信号を駆動する方法及びシステム | |
KR100882971B1 (ko) | 엘 에스 아이 내부로부터의 데이터를 외부로 차동 출력하는 드라이버회로 | |
JP4097149B2 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
JP2011223430A (ja) | 半導体装置 | |
JP5087365B2 (ja) | 出力装置、多値出力装置、及び半導体集積装置 | |
JP5632390B2 (ja) | Cogアプリケーションのためのインターフェースシステム | |
US6353338B1 (en) | Reduced-swing differential output buffer with idle function | |
JP2008147940A (ja) | 半導体集積回路 | |
JP5000292B2 (ja) | シリアル伝送出力装置 | |
JP2007325156A (ja) | 受信装置および送受信システム | |
JP4841343B2 (ja) | レシーバアンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070418 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |