JP3949636B2 - Ｌｖｄｓドライバー回路 - Google Patents

Description

本発明は、信号を高速に出力するドライバー回路に関し、特に論理出力と、ハイインピーダンス出力とを出力するＬＶＤＳドライバー回路に関する。

近年、ＬＳＩ間のデーター伝送は、ますます高速化、低電圧化が進んでいる。これらの伝送方式として、ＬＶＤＳ (Low Voltage Differential Signaling) 回路を使用した多くのＬＳＩが、ＬＣＤドライバーなどに使用されている。また、IEEE1394.aなどでは、ＬＶＤＳ回路を改良した伝送方式を採用するなど、多くの装置で使用されている。

従来のＣＭＯＳ回路においては、その出力電圧振幅は供給される電源電圧であるのが一般的であるが、ＬＶＤＳ回路における出力電圧振幅は約０．３Ｖと極めて小さい。このように、データ出力である出力電圧振幅を小さくすることにより、伝送速度の高速化、低消費電力化、信号伝送時の発生するノイズの低下、外来ノイズに対する耐圧性の向上など非常に大きな効果をもたらすことになる。

ＬＶＤＳドライバー回路として、この小さな出力電圧振幅を確実に、かつ高速に出力するための種々の提案がなされている。以下に引用文献１に記載された構成を説明する。図５に示す回路においては、正相入力信号ＩＮ１１と、逆相入力信号ＩＮ１２とが入力される時間差により、充分な論理出力電圧振幅を出力できなくなるため、付加容量Ｃ１２を有する第３の電流切換回路を正相入力ＩＮ１１側に追加し、正相、逆相入力信号の時間差を補正し、所望の論理出力電圧振幅を得る技術が開示されている。

引用文献２は、論理出力と、ハイインピーダンス出力とを出力するＬＶＤＳ回路において、ハイインピーダンス出力から論理出力に遷移する場合に、出力信号にのるノイズを除去する技術が開示されている。図６に示す回路図においては、一般的なLVDSドライバー回路にトランジスタP２７,N２７からなるバイパス回路が追加されている。図７に示すタイミングチャートに従ってこれらの回路動作を説明する。図７（ａ）はバイパス回路を有しない一般的なＬＶＤＳドライバー回路のタイミングチャートである。ここでは、イネーブル信号ＥＮＢがハイレベルで、出力としてはハイインピーダンス出力である場合、トランジスタＰ２３，Ｐ２４，Ｎ２３，Ｎ２４は全てオフ状態であり、ノードＰ，Ｎはそれぞれ電源電圧ＶＤＤ、接地電圧ＧＮＤとなる。この状態において、イネーブル信号ＥＮＢがローレベルに変わり、論理レベルを出力する場合、トランジスタＰ２３，Ｐ２４，Ｎ２３，Ｎ２４は入力データに合わせて、それぞれオン／オフ状態に遷移し、入力データに合わせた論理出力を出力することになる。論理出力する状態では、ノードＰは論理出力であるハイレベルより、わずかに高い電位となり、逆にノードＮは論理出力であるローレベルより、わずかに低い電位となる。つまり、イネーブル信号ＥＮＢがハイレベルからローレベルに切換わり論理出力する最初の時点では、ノードＰは電源電圧ＶＤＤであるため、出力ハイレベルはノードＰの電源電圧に引きずられて、大きなオーバシュート波形となる。またノードＮは接地電圧ＧＮＤであるため、出力ローレベルはノードＮの接地電圧に引きずられて大きなアンダーシュート波形となる。即ちノードＰ，Ｎの電位に引きずられ、出力波形は図７（ａ）に示すように最初大振幅動作を行い、出力波形はおおきな歪みを有することになる。この問題を解決するために、トランジスタＰ２７，Ｎ２７からなるバイパス回路を追加し、ハイインピーダンス出力する状態においても、ノードＰからノードＮの間に電流を流すことにより、ノードＰ，及びノードＮの電位を論理出力する時とほぼ等しくすることにより、適正な出力波形を得るものである（図７（ｂ））。

しかし、図６の回路におけるバイパス回路は、設定された特定終端電圧に合致するように設計されているため、設定された終端電圧より異なる終端電圧が使用された場合には、引用文献２の技術では対応できず、出力波形が歪むという問題が残ることが判明した。設定された終端電圧値ＶＴＴより高い電圧値ＶＴＴ１１を終端電圧値として使用した場合を図７（ｃ）に示す。ハイインピーダンス出力においては、ノードＰ，ノードＮの電位は設定終端電圧値ＶＴＴから決まる電位になるように設定されている。一方 イネーブル信号ＥＮＢがローレベルとなり、論理出力する状態となると接続された終端電圧値ＶＴＴ１１（ＶＴＴ＜ＶＴＴ１１）から決まる電位となり、結果としてノードＰ，ノードＮの電位は（ΔＶ＝ＶＴＴ１１−ＶＴＴ）だけ高い電圧値に変動することになる。このようにノードＰ，Ｎが変動することにより出力波形は歪んだ波形となり、高速化に対応できないという問題が残る。即ち引用文献２においては、異なる終端電圧値が使用されることが考慮されていない。

特開２００１−０８５９７７ 特開２０００−１７４６０５

本発明が解決しようとする問題点は、上述した従来のＬＶＤＳドライバー回路においては特定の終端電圧には対応することはできるが、異なる終端電圧が使用された場合には対応できず、異なるこれらの終端電圧の差分の電圧変動が発生し、出力波形は歪んだ波形となり、高速化に対応できないことである。これらの状況に鑑みて、本発明の課題は、論理出力と、ハイインピーダンス出力とを出力するＬＶＤＳドライバー回路において、多様な終端電圧に対応し、高速伝送可能で、歪みのない出力電圧振幅を出力するＬＶＤＳドライバー回路を提供することにある。さらに本発明の他の課題は、低消費電力で、異なる終端電圧に対応し、高速伝送可能で、歪みのない出力電圧振幅を出力するＬＶＤＳドライバー回路を提供することにある。

本発明は、前記課題を解決するために、論理出力と、ハイインピーダンス出力とを出力させるＬＶＤＳドライバー回路において、定電流源と、出力状態を設定する出力切換回路と、ハイインピーダンス出力時には定電流源からの電流をバイパスさせるバイパス回路とを備え、バイパス回路の中間ノードの電位を前記終端電圧に設定することを特徴としている。

また、定電流源回路を複数備え、論理出力時の定電流とハイインピーダンス出力時の定電流を異ならせることにより低消費電力化を達成することを特徴としている。

バイパス回路の中間ノードを終端電圧値に設定し、論理出力時及びハイインピーダンス出力時ともＬＶＤＳドライバー回路のノードＡ，ノードＢの電位を同じとすることで、異なる終端電圧に対しても歪みのない出力波形が得られる。さらに、論理出力時とハイインピーダンス出力時における定電流を異ならせ，低消費電力化が図れる効果がある。

本発明においては、論理出力と、ハイインピーダンス出力とを出力させるＬＶＤＳドライバー回路において、定電流源と、出力状態を設定する出力切換回路と、ハイインピーダンス出力時には定電流源からの電流をバイパスさせるバイパス回路とを備え、バイパス回路の中間ノードに終端電圧を供給し、論理出力時とハイインピーダンス時とにおけるノードＡ，ノードＢの電位を同じとすることで、異なる終端電圧に対しても歪みのない出力波形を得ることができる。

また、定電流源回路を複数備え、論理出力時の定電流とハイインピーダンス出力時の定電流を異ならせることにより低消費電力化を達成している。

図１は本発明における実施例１の回路図、図２は本発明の実施例１における信号波形を示している。実施例１では、論理出力と、ハイインピーダンス出力とを出力するＬＶＤＳドライバー回路において、バイパス回路のトランジスタＱｐ３と、Ｑｎ３との接続点である中間ノードであるＥを終端電圧ＶＲと同じ電位とすることで、ハイインピーダンス出力時と、論理出力時とのノードＡ、ノードＢの電位を同一としている。これらの構成とすることで、多種の終端電圧値に対応して、所望の出力レベルを出力するＬＶＤＳドライバー回路を得ている。ここで論理出力とは、入力データに従って出力する論理”１”、”０”であり、 ハイインピーダンス出力とは、一般的に ”Ｚ”と表記され、出力端子からみてハイインピーダンス状態である出力を出力する状態のことである。

図１を参照して回路構成を説明する。入力端子１からの入力データＩＮが、２入力ナンド回路ＮＡＮＤ１、２入力ノア回路ＮＯＲ１、及びインバータ回路ＩＮＶ１に入力される。入力端子２からのイネーブル信号ＥＮＢが、２入力ノア回路ＮＯＲ１、２入力ノア回路ＮＯＲ２、インバータ回路ＩＮＶ２、及びバイパス回路のトランジスタＱｎ３のゲートに入力される。入力データＩＮを反転させるインバータ回路ＩＮＶ１の出力は、２入力ナンド回路ＮＡＮＤ２と２入力ノア回路ＮＯＲ２に入力される。イネーブル信号ＥＮＢを反転させるインバータ回路ＩＮＶ２の出力は、２入力ナンド回路ＮＡＮＤ１、２入力ナンド回路ＮＡＮＤ２、及びバイパス回路のトランジスタＱｐ３のゲートに入力される。ナンド回路ＮＡＮＤ１の出力は出力切換回路のトランジスタＱｐ１のゲートに、ナンド回路ＮＡＮＤ２の出力はトランジスタＱｐ２のゲートに、ノア回路ＮＯＲ１の出力はトランジスタＱｎ１のゲートに、ノア回路ＮＯＲ２の出力はトランジスタＱｎ２のゲートにそれぞれ入力される。これらの論理回路は入力信号に従って出力切換回路をオン／オフさせ所望の出力状態に設定するものである。

ソースを電源電圧ＶＤＤに、ドレインをノードＡに、ゲートを第１の基準電圧Ｖrefpに接続されたトランジスタＱｐａは第１の定電流源を構成している。ドレインをノードＢに、ソースを接地電圧に、ゲートを第２の基準電圧Ｖrefnに接続されたトランジスタＱｎａは第２の定電流源を構成している。

出力切換回路は、トランジスタＱｐ１、Ｑｐ２、Ｑｎ１、Ｑｎ２、及び終端抵抗Ｒ１、Ｒ２から構成されている。トランジスタＱｐ１はそのソースをノードＡ、ゲートをナンド回路ＮＡＮＤ１の出力、ドレインを出力端子３に接続され、出力ＯＵＴＰとして出力する。トランジスタＱｎ１はそのドレインを出力端子３、ゲートをノア回路ＮＯＲ１の出力、ソースはノードＢに接続されている。トランジスタＱｐ２はそのソースをノードＡ、ゲートをナンド回路ＮＡＮＤ２の出力、ドレインを出力端子４に接続され、出力ＯＵＴＮとして出力する。トランジスタＱｎ２はそのドレインを出力端子４、ゲートをノア回路ＮＯＲ２の出力、ソースはノードＢに接続されている。さらに出力端子３と，出力端子４との間には終端抵抗Ｒ１とＲ２が直列に接続され、終端抵抗Ｒ１とＲ２との接続点であるノードＣには終端電圧ＶＲが印加される。

バイパス回路は、そのソースをノードＡ、ゲートをインバータ回路ＩＮＶ２の出力、ドレインを中間ノードＥに接続されたトランジスタＱｐ３と、そのドレインを中間ノードＥ、ゲートをイネーブル信号ＥＮＢ、ソースはノードＢに接続されたトランジスタＱｎ３と、正転入力に終端電圧、反転入力に中間ノードＥ、その出力を中間ノードＥに接続された差動増幅器ＡＭＰ１とにより構成される。

さらに、図２をも参照してその動作を説明する。定電流源回路のトランジスタＱｐａ，Ｑｎａにはそれぞれのゲートに基準電圧Ｖrefp、Ｖrefnが与えられ飽和動作領域で動作し、常に定電流を流している。イネーブル信号ＥＮＢと入力データＩＮとの入力レベルにより出力端子からはハイインピーダンス出力 ”Z”又は論理 ”１”又は論理 ”０”を出力することになる。

イネーブル信号ＥＮＢとしてローレベルが入力されると、バイパス回路のトランジスタＱｐ３，Ｑｎ３はともにオフ状態となるが、中間ノードＥは差動増幅器ＡＭＰ１の動作からの終端電圧に固定されている。出力切換回路は、イネーブル信号ＥＮＢとしてローレベルが入力されると、入力データに従って、ナンド回路及びノア回路の出力レベルが決まり、それらの出力によりトランジスタＱｐ１，Ｑｐ２，Ｑｎ１，Ｑｎ２はオン又はオフ状態となる。例えば入力データＩＮとして、ハイレベルが入力されると、ＮＡＮＤ１はローレベル、ＮＡＮＤ２はハイレベル、ＮＯＲ１はローレベル、ＮＯＲ２はハイレベルをそれぞれ出力され、トランジスタＱｐ１、Ｑｎ２がオン状態、トランジスタＱｐ２，Ｑｎ１がオフ状態となる。従ってＶＤＤ−トランジスタＱｐａ−トランジスタＱｐ１−終端抵抗Ｒ１−終端抵抗Ｒ２−トランジスタＱｎ２−トランジスタＱｎａ−ＧＮＤを経由して電流が流れる。この時、終端電圧ＶＲを１．２Ｖ，定電流源からの電流３ｍＡ、終端抵抗Ｒ１とＲ２との抵抗値を５０オームとすると、出力ＯＵＴＰは１．３５Ｖ，出力ＯＵＴＮは１，０５Ｖとなり、０．３Ｖの電圧振幅の出力電圧が得られることがわかる。ノードＡは １．３５Ｖよりわずかに高い電圧値、ノードＢは １．０５Ｖよりわずかに低い電圧値となる。ここで、わずかに高いまたは低い電圧値とは、トランジスタＱｐ１、Ｑｎ２は三極管領域で動作しており、そのドレインとソース間電圧はたかだか ０．２Ｖ程度であり、このドレインソース間の電圧値に相当する電圧である。

このように入力データＩＮとして、ハイレベルが入力され、出力ＯＵＴＰは１．３５Ｖ，出力ＯＵＴＮは１，０５Ｖを出力するとき、この論理出力は論理 ”１”と定義され、逆に入力データＩＮとしてローレベルが入力された時は、ＶＤＤ−トランジスタＱｐａ−トランジスタＱｐ２−抵抗Ｒ２−抵抗Ｒ１−トランジスタＱｎ１−トランジスタＱｎａ−ＧＮＤを経由して電流が流れる。この結果、出力ＯＵＴＮは１．３５Ｖ，出力ＯＵＴＰは１，０５Ｖとなり、この場合を論理 ”０”と定義される。

次にイネーブル信号ＥＮＢとしてハイレベルが入力された場合は、入力データＩＮの信号レベルとは関係なく、ナンド回路ＮＡＮＤ１，ＮＡＮＤ２の出力はハイレベルとなり、ノア回路ＮＯＲ１，ＮＯＲ２の出力はローレベルとなり、出力切換回路のトランジスタＱｐ１，Ｑｐ２，Ｑｎ１，Ｑｎ２は全てオフ状態となり、出力はハイインピーダンス出力 ”Z”となり終端電圧ＶＲの電圧値を示す。この時、バイパス回路のトランジスタＱｐ３，Ｑｎ３のゲートにはそれぞれ ローレベル、ハイレベルの電圧が入力され、オン状態となり、定電流源からの電流をバイバス回路に流すことになる。この状態で、バイパス回路の中間ノードＥは差動増幅器ＡＭＰ１により終端電圧ＶＲ（１．２Ｖ）に固定されているため、ノードＡは １．３５Ｖとよりわずかに高い電圧値、ノードＢは １．０５Ｖよりわずかに低い電圧値となるようにトランジスタＱｐ３，Ｑｎ３の特性値を設定する。このように設定することで、図２（ａ）に示すようにハイインピーダンス出力と論理出力時のノードＡ及びノードＢのレベルを同じ電圧値とすることができる。これらの構成により、ハイインピーダンス出力から論理出力状態に切換わった場合でも、出力波形として歪みのない出力波形が得られる。

ここで、上記した回路条件において終端電圧ＶＲを異なる電圧値ＶＲ１（例えば １．６Ｖ）とした場合の動作波形を図２（ｂ）に示す。イネーブル信号ＥＮＢとしてローレベルが入力された場合は、定電流源のトランジスタＱｐａ，Ｑｎａはそれぞれが飽和領域を動作領域としているため、終端電圧ＶＲ１に従って論理出力は１．６±０．１５Ｖ、ノードＡは１．６＋０．１５Ｖよりわずかに高い電圧値、ノードＢは１．６−０．１５Ｖよりわずかに低い電圧値となることがわかる。同様にイネーブル信号ＥＮＢとしてハイレベルが入力された場合も、出力切換回路の全てのトランジスタはオフ状態であり、バイパス回路のトランジスタがオン状態であり、バイパス回路に電流が流れる。この状態でもバイパス回路のトランジスタの接続点である中間ノードＥが終端電圧ＶＲ１となるためノードＡ，ノードＢの電圧値は論理出力状態と同等の電圧値となる。

上記例における定電流源の電流値、抵抗値、終端電圧値は一例であり、所望の出力電圧振幅から設定できるものであることはいうまでもない。また終端電圧ＶＲを差動増幅器を経由して中間ノードＥに供給しているが、直接終端電圧ＶＲを中間ノードＥに接続させることもできる。

ハイインピーダンス出力を含む状態を出力するＬＶＤＳドライバー回路において、ハイインピーダンス出力時に定電流をバイバスさせるバイパス回路を設け、バイバス回路のトランジスタＱｐ３と、Ｑｎ３との接続点である中間ノードＥを終端電圧ＶＲと同じ電位とすることで、ハイインピーダンス出力時と、論理出力時のノードＡ、ノードＢの電位をともに終端電圧に連動させ、同一電圧値とすることで、ハイインピーダンス出力状態から論理出力状態に遷移させた場合の変動をなくしている。これらの構成とすることで、異なる終端電圧値に対応して、歪みの少ない所望の出力レベルを出力するＬＶＤＳドライバー回路を得られる。

次に図３を用いて実施例２を説明する。実施例２は実施例１と比較して、ハイインピーダンス出力の時、定電流をバイパスさせるバイパス回路の差動増幅器ＡＭＰ１の正転入力として終端電圧ＶＲを直接入力させるのではなく、出力端子間に同じ抵抗値である抵抗Ｒ３，Ｒ４を直列接続し抵抗Ｒ３，Ｒ４の接続点であるノードＤを入力させたものである。従って実施例１と同じ構成要素に関しては同一の記号で表わし、その説明を省略する。

最近ＬＶＤＳ回路はいろんな装置等で使用されるため、その使用される状況は非常に多様であり、いろんな使用状況に対応できることが望まれている。これらの一例として終端電圧、終端抵抗は集積回路の中に内蔵するのではなく、集積回路の外に外付けすることも考慮する必要がある。実施例２は、このようないろんな状況に対応させるための変形例であり、出力端子間に抵抗Ｒ３、Ｒ４を内蔵させた実施例である。

イネーブル信号ＥＮＢとしてハイレベルが入力され、ハイインピーダンス出力する場合には、出力切換回路のトランジスタは全てオフ状態であり、バイパス回路のトランジスタＱｐ３，Ｑｎ３がオン状態となる。出力切換回路のトランジスタは全てオフ状態であるため、出力ＯＵＴＰ，ＯＵＴＮはともに終端電圧ＶＲとなることから、抵抗Ｒ３，Ｒ４の接続点であるノードＤも終端電圧ＶＲとなる。従って差動増幅器ＡＭＰ１により中間ノードＥは終端電圧ＶＲに固定されたことになる。

イネーブル信号ＥＮＢとしてローレベルが入力され、論理出力する場合には、バイパス回路のトランジスタＱｐ３，Ｑｎ３がオフ状態となり、出力切換回路のトランジスタは入力データに従ってオン／オフ状態となる。ここで第１実施例と同じく、終端抵抗Ｒ１、Ｒ２を５０Ω、定電流源の電流を３ｍＡ、終端電圧をＶＲとし、抵抗Ｒ３、Ｒ４は抵抗Ｒ１、Ｒ２に対して数１０〜数１０００倍程度大きな同一抵抗値とする。大きな抵抗値とすることで定電流源からの定電流は、抵抗Ｒ１と抵抗Ｒ２、及び抵抗Ｒ３と抵抗Ｒ４の電流経路に分流されるが、抵抗Ｒ３と抵抗Ｒ４の電流経路に流れる電流は小さな比率となり、ノードＡ，Ｂの電圧値、及び出力電圧値に及ぼす影響は無視できることになる。このような状態では、入力データに従って、出力ＯＵＴＰ，ＯＵＴＮはＶＲ±０．１５Ｖのいずれか一方の電圧値となる。従って、抵抗Ｒ３，Ｒ４の接続点である中間点ノードＤは終端電圧ＶＲとなる。従って差動増幅器ＡＭＰ１によりバイパス回路の中間ノードＥは終端電圧値に固定されたことになり、実施例１と同様にハイインピーダンス出力時、論理出力時とも中間ノードＥは終端電圧値となり、実施例１と同様の作用をもつことになる。
実施例２においても、異なる終端電圧値に対応して、歪みの少ない所望の出力レベルを出力するＬＶＤＳドライバー回路を得られる。

実施例３は、低消費電力のため、定電流源の電流値を、ハイインピーダンス出力時には、論理出力時に比較して小さくしたものである。図４に示すように、定電流源回路のトランジスタＱｐａ、Ｑｎａをそれぞれ２つのトランジスタＱｐａ１とＱｐａ２、及びトランジスタＱｎａ１とＱｎａ２に分割し、さらにトランジスタＱｐ３，Ｑｎ３をトランジスタＱｐ４，Ｑｎ４に置換えたものである。図４においては実施例２と同じ構成要素については同じ記号とし、その説明は省略する。

定電流源回路のトランジスタＱｐａ、Ｑｎａをそれぞれ２つのトランジスタＱｐａ１とＱｐａ２、及びトランジスタＱｎａ１とＱｎａ２に分割したものであり、トランジスタＱｐａ２はそのソースをＶＤＤに、ドレインをノードＡに、ゲートは基準電圧Ｖrefpに接続される。トランジスタＱｐａ１はそのソースをＶＤＤに、ドレインをノードＡに、ゲートは基準電圧ＶrefpとVDDとを切換え接続するスイッチSW1に接続される。スイッチＳＷ１はイネーブル信号ＥＮＢの反転信号がハイレベルの時に基準電圧を、ローレベルの時にはＶＤＤをトランジスタＱｐａ１のゲートに供給する。トランジスタＱｎａ２はそのソースをGNDに、ドレインをノードBに、ゲートは基準電圧Ｖrefnに接続される。トランジスタＱｎａ１はそのソースをＧＮＤに、ドレインをノードＡに、ゲートには基準電圧ＶrefｎとＧＮＤとを切換え接続するスイッチSW２に接続される。スイッチＳＷ２はイネーブル信号ＥＮＢがハイレベルの時にＧＮＤを、ローレベルの時には基準電圧ＶrefnをトランジスタＱｎａ１のゲートに供給する。

これらの構成において、イネーブル信号ＥＮＢがローレベルで論理出力する場合は、トランジスタＱｐａ１、Ｑｎａ１のゲートがそれぞれ基準電圧に接続され、定電流源として動作し、定電流Ｉ１を流す。また、トランジスタＱｐａ２、Ｑｎａ２も定電流源として定電流Ｉ２を流しており、ここでＩ＝Ｉ１＋Ｉ２とすれば、実施例２の電流と同じとなる。

イネーブル信号ＥＮＢがハイレベルでハイインピーダンス出力する場合は、トランジスタＱｐａ１、Ｑｎａ１のゲートがそれぞれＶＤＤ、ＧＮＤに接続されオフ状態となり、電流Ｉ１は流れない。トランジスタＱｐａ２、Ｑｎａ２のみ定電流源として定電流Ｉ２を流すことになる。つまりハイインピーダンス出力の場合は定電流源からの電流が少なく、定電流Ｉ２のみとなっている。この時中間ノードＥで終端電圧に接続されたトランジスタＱｐ４，Ｑｎ４には、小さな定電流Ｉ２が流れ、ノードＡ，Ｂの電圧値が論理出力時と同等となるように設定される。

このように論理出力の場合は高速伝送に対応させるため通常の定電流とし、高速動作が必要でないハイインピーダンス出力の場合には小さな定電流とすることで、低消費電力で高速伝送可能なＬＶＤＳドライバー回路が得られる。

以上、本発明の実施例を詳述してきたが、本発明の具体的な構成は、これらの実施例に限られるものではなく、発明の要旨を逸脱しない範囲の変更があってもこの発明に含まれる。例えば、実施例３は、実施例２に適用したものであるが、実施例１においても適用できる。また、終端電圧をバイパス回路の中間ノードＥへ直接印加する方法でも適用できる。

本発明の実施例１の回路図を示す。 本発明の実施例１における信号波形を示す。 本発明の実施例２の回路図を示す。 本発明の実施例３の回路図を示す。 第１の従来例の回路図を示す。 第２の従来例の回路図を示す。 第２の従来例における信号波形を示す。

符号の説明

１，２ 入力端子
３，４ 出力端子
Ａ，Ｂ，Ｃ，Ｄ，Ｅ ノード
Ｑｐ１，Ｑｐ２，Ｑｐ３，Ｑｐ４，Ｑｎ１，Ｑｎ２，Ｑｎ３，Ｑｎ４ トランジスタ
Ｑｐａ，Ｑｐａ１，Ｑｐａ２，Ｑｎａ，Ｑｎａ１，Ｑｎａ２ トランジスタ
ＡＭＰ１ 差動増幅器
ＮＡＮＤ１，ＮＡＮＤ２ ナンド回路
ＮＯＲ１，ＮＯＲ２ ノア回路
ＩＮＶ１，ＩＮＶ２ インバータ回路
ＶＲ 終端電圧
Ｖrefp，Ｖrefn 基準電圧
Ｒ１，Ｒ２ 終端抵抗
Ｒ３，Ｒ４ 抵抗

Claims (18)

1. 論理出力とハイインピーダンス出力とを出力させるＬＶＤＳドライバー回路
   において、出力状態を設定する出力切換回路と、
   前記出力切換回路に電流を供給する電流源回路と、
   前記出力切換回路と並列接続され前記ハイインピーダンス出力時には前記電流源回路から
   の電流をバイパスさせるバイパス回路と、
   前記ＬＶＤＳドライバー回路の第１出力端子及び第２出力端子の電圧に基づく終端電圧を
   前記バイパス回路の中間ノードの電位として供給する
   ことを特徴とするＬＶＤＳドライバー回路。
2. 前記電流源回路は、前記論理出力時と前記ハイインピーダンス出力時とで供
   給する電流が異なる
   ことを特徴とする請求項１に記載のＬＶＤＳドライバー回路。
3. 前記電流源回路は、前記出力切替回路との接続点の電圧値が、前記論理出力
   時と前記ハイインピーダンス出力時とで等しくなるように供給する電流量を制御する
   ことを特徴とする請求項１に記載のＬＶＤＳドライバー回路。
4. 前記終端電圧は、前記第１及び第２出力端子の間に直列に接続された第１及
   び第２の終端抵抗によって供給される
   ことを特徴とする請求項１記載のＬＶＤＳドライバー回路。
5. 前記ＬＶＤＳドライバー回路は、前記第１及び第２終端抵抗の接続点には終
   端電圧を供給する電圧源を備える
   ことを特徴とする請求項４に記載のＬＶＤＳドライバー回路。
6. 前記電流源回路として、前記出力切換回路及び前記バイパス回路と電源電圧
   との間に設けられた第１の電流源回路と、
   前記出力切換回路及び前記バイパス回路と接地電圧との間に設けられた第２の電流源回路
   とを備えた
   ことを特徴とする請求項１に記載のＬＶＤＳドライバー回路。
7. 前記終端電圧を正転入力とし、
   前記バイパス回路の中間ノードを反転入力とした差動増幅器をさらに備え、
   前記差動増幅器の出力は、前記バイパス回路の中間ノードに接続された
   ことを特徴とする請求項１に記載のＬＶＤＳドライバー回路。
8. 前記バイパス回路は、ソースを前記出力切換回路の第１ノードに接続された
   第１のトランジスタと、
   ソースを前記出力切換回路の第２ノードに接続された第２のトランジスタとから構成され、
   前記第１、第２のトランジスタのドレインは前記バイパス回路の中間ノードに接続された
   ことを特徴とする請求項１乃至請求項７に記載のＬＶＤＳドライバー回路。
9. 前記第１出力端子と前記第２出力端子との間に、等しい抵抗値を有する２個
   の抵抗をさらに直列接続し、
   前記２個の抵抗の接続点を正転入力とし、
   前記バイパス回路の中間ノードを反転入力とした差動増幅器をさらに備え、
   前記差動増幅器の出力は、前記バイパス回路の中間ノードに接続された
   ことを特徴とする請求項１乃至請求項８に記載のＬＶＤＳドライバー回路。
10. 前記出力切換回路及び前記バイパス回路と電源電圧との間に第１の電流源
    回路に代えて第３及び第４の電流源回路とを備え、
    前記出力切換回路及び前記バイパス回路と接地電圧との間に第２の電流源回路に代えて第
    ５及び第６の定電流源回路とを備え、
    前記論理出力時には前記第３、第４、第５及び第６の電流源回路から電流を供給し、
    前記ハイインピーダンス出力の場合には前記第４及び第６の電流源回路から電流を供給す
    る
    ことを特徴とする請求項６に記載のＬＶＤＳドライバー回路。
11. 第１の入力端子と、
    第１及び第２の出力端子と、
    前記第１の入力端子と前記第１及び第２の出力端子との間に接続されると共に第１のノー
    ドと第２のノードとの間に接続され、
    前記第１の入力端子に所定の信号が入力されたとき前記第１及び第２の出力端子をハイイ
    ンピーダンスにする出力切換回路と、
    前記第１及び第２のノードとの間に接続されると共に前記第１の入力端子と接続され、
    前記第１の入力端子に前記所定の信号が入力されたとき前記第１及び第２のノードの電圧
    値を前記ハイインピーダンス前の電圧値に維持するバイパス回路と、
    前記第１の共通ノードと第１の電源ラインとの間に接続された第１の電流源回路と、
    前記第２の共通ノードと第２の電源ラインとの間に接続された第２の電流源回路とを備え
    る
    ことを特徴とするＬＶＤＳドライバー回路。
12. 第２の入力端子を更に備え、
    前記出力切換回路は、前記第１の入力端子に前記所定の信号が入力されていないときには、
    前記第２の入力端子に入力された信号に基づいて前記第１及び第２の出力端子に論理出力
    を出力する
    ことを特徴とする請求項１１記載のＬＶＤＳドライバー回路。
13. 前記バイパス回路は、前記第１及び第２の出力端子の中間電位を中間ノー
    ドに受ける
    ことを特徴とする請求項１１記載のＬＶＤＳドライバー回路。
14. 前記バイパス回路は、前記第１のノードと前記中間ノードとの間に接続さ
    れた第１のトランジスタと、
    前記第２のノードと前記中間ノードとの間に接続された第２のトランジスタとを備える
    ことを特徴とする請求項１３記載のＬＶＤＳドライバー回路。
15. 前記第１及び第２の電流源回路は、前記第１及び第２の出力端子がハイイ
    ンピーダンスのときに第１の電流値を供給し、
    前記第１及び第２の出力端子がハイインピーダンスでないときに前記第１の電流値とは異
    なる第２の電流値を供給する
    ことを特徴とする請求項１１記載のＬＶＤＳドライバー回路。
16. 前記第１の出力端子及び第２の出力端子との間に直列に接続された第１及
    び第２の終端抵抗を有し、
    前記第１及び第２の終端抵抗の接続点から前記中間電位を取り出す
    ことを特徴とする請求項１３記載のＬＶＤＳドライバー回路。
17. 前記第１の出力端子及び第２の出力端子との間に直列に接続された第１及
    び第２の終端抵抗と、
    前記第１の出力端子及び第２の出力端子との間に直列に接続された第１及び第２の抵抗と
    を備え、
    前記第１及び第２の抵抗の接続点から前記中間電位を取り出す
    ことを特徴とする請求項１３記載のＬＶＤＳドライバー回路。
18. 前記第１及び第２の電流源回路は、それぞれ複数の電流源回路によって構
    成されている
    ことを特徴とする請求項１１記載のＬＶＤＳドライバー回路。

Images