JP2003282631A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003282631A
JP2003282631A JP2002086738A JP2002086738A JP2003282631A JP 2003282631 A JP2003282631 A JP 2003282631A JP 2002086738 A JP2002086738 A JP 2002086738A JP 2002086738 A JP2002086738 A JP 2002086738A JP 2003282631 A JP2003282631 A JP 2003282631A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
printed wiring
heat dissipation
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002086738A
Other languages
English (en)
Inventor
Yoshihito Seki
善仁 関
Tadanori Ominato
忠則 大湊
Hiroki Maruo
弘樹 圓尾
Masahiro Kaizu
雅洋 海津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2002086738A priority Critical patent/JP2003282631A/ja
Publication of JP2003282631A publication Critical patent/JP2003282631A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 プリント配線基板に実装された半導体素子の
安定駆動と高信頼性を実現する。 【解決手段】 半導体素子基板２は、電気接続用バンプ
部８ｂと放熱接合用バンプ部８ａを介してプリント配線
基板１１とフリップチップ接続されている。このような
構成によれば、放熱接合用バンプ部８ａの数分だけ、半
導体素子基板２とプリント配線基板１１間の接合面積が
増加するので、半導体素子基板２からの熱がプリント配
線基板１１側に効率的に伝達し、半導体素子の動作を安
定化させることができる。また、放熱接合用バンプ８ｂ
により電気接続用バンプ部８ｂに対する熱ストレスを分
散させることができるので、半導体素子基板２とプリン
ト配線基板１１間の接合信頼性を向上することができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばプラズマデ
ィスプレイパネルを発光駆動するパワートランジスタ型
半導体等のような発熱性を有するＩＣチップを実装した
半導体装置に関し、特に、ＩＣチップが発生した熱を装
置外に効果的に放熱することにより、ＩＣチップの安定
駆動と高信頼性を実現する技術に係わる。
【０００２】
【従来の技術】従来より、例えば図１４（ａ）に示すよ
うな、プラズマディスプレイパネル（Plasma Display P
anel：PDP）を発光駆動する半導体素子（以下、ＩＣと
表記する）１０１が実装されたＰＤＰ駆動半導体搭載モ
ジュール（以下、基板モジュールと表記する）１００が
知られている。
【０００３】一般に、この基板モジュール１００は、Ｉ
Ｃ１０１とプリント配線基板１０２とをワイヤ１０５を
介して接続するワイヤボンド法に基づくＣＯＦ（Chip O
n Flex）実装基板であり、また、銀ペースト等の接着剤
１０３を利用してＩＣ１０１の裏面をプリント配線基板
１０２に具備された放熱用金属補強板１０４に接着する
ことにより、ＩＣ１０１が発生した熱を基板モジュール
外部に放出するように設計されている。
【０００４】また、この基板モジュール１００は、プラ
ズマディプレイパネルに装着された後に、金属製の外装
フレームに放熱用金属補強板１０４をかしめ等で装着す
ることにより、発生した熱を外装フレームに伝搬し、よ
り高い放熱効率を実現するように設計されている。また
このとき、この放熱金属補強板１０４の外装フレーム装
着面とＩＣ搭載面とは両面に対向し、ＩＣ１０１による
発熱量はＩＣ１０１とプリント配線基板１０２との接続
点（以下、パッドと表記する）１０６の反対側に伝搬す
るので、ワイヤ１０５との接続方向への熱ストレスは緩
和される。さらに、ＩＣ１０１とプリント配線基板１０
２はワイヤ１０５を介して接続されているので、ワイヤ
１０５が、ＩＣ１０１の発熱によるモールドパッケージ
内での歪み等のストレスを柔軟に緩衝し、接続信頼性を
確保している。
【０００５】ところで、上記ワイヤボンド法は、ＩＣ１
０１のパッド１０６に対しワイヤ１０５を一本一本接続
する実装方法であるために、ＩＣ１０１をプリント配線
基板１０２に実装する際には多くの労力と時間が必要と
され、製造コストを削減する上で大きな障害となる。こ
のような背景から、最近では、例えば図１４（ｂ）に示
すように、ＩＣ１０１のパッド１０５部分にバンプ１０
７を形成し、このバンプ１０７を介してパッド１０５と
プリント配線基板１０２とを向かい合って接合するフリ
ップチップ法を利用してＩＣ１０１をプリント配線基板
１０２に実装する方法が利用されるようになっている。
【０００６】
【発明が解決しようとする課題】しかしながら、フリッ
プチップ法を利用してプリント配線基板１０２にＩＣ１
０１を実装する場合には、ＩＣ１０１は、電源や信号等
の基本接続に利用されるパッド１０５部分においてのみ
プリント配線基板１０２の高熱伝導材である回路銅箔と
接続されることになるので、ＩＣ１０１とプリント配線
基板１０２との間に隙間が生じ、バンプ１０５による接
合面積はＩＣ面積の１０％にも満たなくなる。このた
め、ＩＣ１０１から発生した熱は、放熱用金属補強板１
０４等のプリント配線基板１０２側に効率的に伝達され
ず、基板モジュール内に蓄積されてしまう。
【０００７】一般に、バンプ１０５は歪み等のストレス
を緩衝する能力に乏しいので、上記のようにして基板モ
ジュール内に熱が蓄積されてしまうと、熱によって発生
する剪断圧力が最も集中するバンプ１０５が破断してス
トレスを緩和する。このため、基板モジュール内部に蓄
積された熱は、ＩＣ１０１の動作を不安定にすると同時
に、ＩＣ１０１の動作不良をも引き起こす。
【０００８】このような問題を解決するために、例えば
図１４（ｃ）に示すように、ＩＣ実装面と同一面に露出
したＩＣ底辺に金属板や金属製フィン等の放熱部品１０
８を接着することも考えられるが、この場合には、ＩＣ
１０１の規模が小さいことから、十分な熱容量を有する
放熱部品１０８をＩＣ１０１表面に対し均一に装着する
ことが極めて困難である。さらに、ＩＣ１０１に過大な
放熱部品１０８を装着すると、ＩＣ１０１に機械的負荷
が加わり、また、放熱部品１０８によって機器内容積及
び重量が増加することから、製造された基板モジュール
を軽量化，薄型化が要求される機器に適用することが困
難となる。
【０００９】本発明は、上記問題を解決するためになさ
れたものであり、その目的は、実装された半導体素子の
安定駆動と高信頼性を実現する半導体装置を提供するこ
とにある。
【００１０】
【課題を解決するための手段】本発明に係る半導体装置
の特徴は、電気配線が形成されたプリント配線基板に電
気回路を搭載したＩＣチップをフリップチップ実装する
ことにより形成された半導体装置であって、ＩＣチップ
は、プリント配線基板との接合面側に形成された、電気
回路と接続する複数の第一パッド部と、第一パッド部上
に形成された電気接続用バンプ部と、接合面の第一パッ
ド部以外の領域に形成された絶縁層と、絶縁層上に形成
された金属層と、金属層上に形成された複数の放熱接合
用バンプ部とを備え、プリント配線基板は、ＩＣチップ
との接合面側に形成された、電気配線と接続する複数の
第二パッド部と、電気配線と第二パッド部以外の接合面
の領域に形成された放熱接合用パッド部とを備え、電気
接続用バンプ部及び放熱接合用バンプ部はそれぞれ、第
二パッド部及び放熱用パッド部に接続していることにあ
る。
【００１１】すなわち、本発明の特徴は、ＩＣチップ
は、プリント配線基板と電気的に接続するバンプ部と、
ＩＣチップが発生した熱をプリント配線基板側に伝達す
るバンプ部とを介して、プリント配線基板に接続されて
いることにある。このような構成によれば、ＩＣチップ
からの熱が放熱接合用バンプ部を介してプリント配線基
板側に効率的に伝達して、ＩＣの動作を安定化させるこ
とができる。また、電気接続用バンプ部に対する熱スト
レスを放熱接合用バンプ侮に分散して、ＩＣチップとプ
リント配線基板間の接合信頼性を向上することができ
る。
【００１２】
【発明の実施の形態】本発明に係る半導体装置は、バン
プを介して半導体素子（以下、ＩＣと表記する）をプリ
ント配線基板に接続することによりＩＣを実装する基板
モジュールに適用することができる。以下、図１〜図１
３を参照して、本発明の実施の形態となる基板モジュー
ルの構成について説明する。
【００１３】［ＩＣの構造］始めに、図１〜図４を参照
して、プリント配線基板にフリップチップ接続するＩＣ
に対する前処理について説明する。
【００１４】この実施の形態においては、ＩＣをプリン
ト配線基板に実装する前に、図１に示すように、ＩＣ基
板２のプリント配線基板と接続される表面側の所定位置
に銅箔の電気接続用パッド３を形成する。そして次に、
スピンコートにより感光性ポリイミドワニスをＩＣ基板
２上にコーティングして乾燥することにより、図２
（ａ）に示すように、ＩＣ基板２上にポリイミド層４を
形成する。なお、後述するが、上記電気接続用パッド３
は、バンプを介してプリント配線基板上の配線に接続さ
れる。
【００１５】ＩＣ基板２上にポリイミド層４を形成する
と、次に、電気接続用パッド３の配置パターンが描写さ
れたネガを用いてポリイミド層４を露光した後、エッチ
ング処理を施すことにより、図２（ｂ）に示すような電
気接続用パッド３部分が開口した薄膜電気絶縁層５をＩ
Ｃ基板２上に形成する。ここで、感光性ポリイミドワニ
スの種類やコーティング厚に依存するが、薄膜電気絶縁
層５の膜厚は約１０［μ］程度とする。なお、この実施
の形態においては、ポリイミド層４を利用して薄膜電気
絶縁層５を形成したが、ポリイミド層４を利用せずに、
例えば絶縁性を有する酸化シリコンを蒸着して、薄膜電
気絶縁層５を形成するようにしてもよい。
【００１６】ＩＣ基板２上に薄膜電気絶縁層５を形成す
ると、次に、ＩＣ基板２上にレジスト層６を塗膜、乾燥
した後、パターニング処理とエッチング処理を行うこと
により、図２（ｃ）に示すように、ＩＣ基板の中央部が
開口されたレジスト層６を形成する。そして次に、スパ
ッタリング処理や蒸着処理によりＩＣ基板２上にＣｕ，
Ａｌ，Ｃｒ等の任意の金属材料を蒸着することにより、
図２（ｄ）に示すように、ＩＣ基板２上に５０００
［Å］程度の膜厚を有する金属膜７を形成する。
【００１７】なお、この実施の形態においては、金属材
料を利用して金属膜７を形成したが、例えば銀等の金属
ペーストを利用して金属膜７を形成するようにしてもよ
い。また、図２（ｂ）に示す状態のＩＣ基板２上に、Ｉ
Ｃの中央部分と電気接続用パッド３とが開口したレジス
ト層６を形成して金属膜７を形成するようにしてもよ
い。さらに、ＩＣ基板２の表面全面にスパッタリング処
理によりシード層を打った後にＩＣの中央部分と電気接
続用パッド３部分とが開口したレジスト層６を形成し、
銅３［μ］、ニッケル２［μ］、金０．３［μ］の順で
金属材料を蒸着して金属膜７を形成するようにしてもよ
い。なお、電気接続用パッド３の膜厚をさらに大きくし
たい場合には無電解メッキ処理により膜厚を数ミクロン
程度にするとよい。
【００１８】ＩＣ基板２表面上に金属膜７を形成する
と、次に、レジスト層６を除去（リフトオフ）して、図
２（ｅ）に示すように、ＩＣの中央部分の金属膜７ａ以
外の金属膜７を除去する。金属膜７ａは、プリント配線
基板に実装された際に、バンプを介してＩＣ２基板が発
生した熱をプリント配線基板に伝達する放熱接合用パッ
ドの役割を担う。そこで以下では、この金属膜７ａ部分
を放熱接合用パッド７ａと表現する。
【００１９】ここで、放熱接合用パッド７ａの形状や大
きさは、ＩＣの外形、電気接続用パッドの配置エリアの
形状や面積、Ｃ４法、ＡＣＦ法、ＡＣＰ法、金属接合法
等のフリップチップ実装方法の種類に応じて、例えば図
４（ａ）〜（ｄ）の平面模式図に示すように種々のパタ
ーンを選択することができる。なお、ＩＣ基板２表面に
おける放熱接合用パッドの被覆率が最も大きい、図４
（ａ）に示すような形状が最適であろう。
【００２０】なお、図４（ｃ），（ｄ）に示す様な複数
の島部分からなる放熱接合用パッド７ａの場合、上記各
島部分７ａにそれぞれ後述する加熱接合用バンプ８ａが
形成される。
【００２１】また、この放熱接合用パッド７ａを形成す
る際に、電気接続用パッド３を再配置してもよい。具体
的には、放熱接合用パッド７ａ形成時に電気接続用パッ
ド３をパッド間距離が広がるように再配置・再配線する
ことにより、電気的接合点同士の絶縁信頼性を上げるこ
とができる。
【００２２】このようにしてＩＣ基板２表面上に放熱接
合用パッド７ａを形成すると、次に、図３（ｆ）に示す
ように電気接続用パッド３上と放熱接合用パッド７ａ上
にそれぞれ、バンプ８ａ，８ｂ（以下、電気接続用パッ
ド３上と放熱接合用パッド７ａ上に形成されたバンプを
それぞれ、電気接続用バンプ８ａ、放熱接合用バンプ８
ｂと表記する）を形成する。そして最後に、各バンプを
高さをレベリングして図３（ｇ）に示すように各バンプ
の高さ位置が同一面内に入るように統一する。これによ
り、プリント配線基板に実装するＩＣに対する一連の前
処理工程は完了する。なお、図３（ｇ）に示すＩＣにお
いては、２個の放熱接合用バンプ８ａが形成されている
が、後述するように、放熱接合用バンプ８ａはＩＣが発
生した熱をプリント配線基板に伝達する役割を担うこと
から、ＩＣとプリント配線基板間の接合面積を増やすた
めにその個数は２個以上であってもよい。
【００２３】［プリント配線基板の構造］次に、図５〜
図１０を参照して、上記ＩＣをフリップチップ実装する
プリント配線基板に対する前処理について説明する。
【００２４】上記前処理を施したＩＣをフリップチップ
実装するプリント配線基板１０に対しては、ＩＣの実装
前に、基板部１１のＩＣが実装される表面側にＣｕ等の
金属材料を蒸着し、図５（ａ）に示すように、基板部１
１上に金属膜１２を形成する。そして、金属膜１２を形
成すると、金属膜１２表面に対しパターニング処理、エ
ッチング処理を施すことにより、図５（ｂ）に示すよう
に、基板部１１上に銅箔の電気配線パターン、放熱接合
用パッド１２ａ、及び電気接続用パッド１２ｂを形成す
る。ここで、基板部１１上の放熱接合用パッド１２ａ及
び電気接続用パッド１２ｂは、ＩＣ上に形成された放熱
接合用パッド７ａ及び電気接続用パッド３と同じ配置位
置に形成される。
【００２５】基板部１１表面上に放熱接合用パッド１２
ａと電気接続用パッド１２ｂを形成すると、最後に、図
６（ｃ）に示すように、接着剤１３を用いてＩＣが発生
した熱を外部に放出するための板状の、アルミニウム材
等から成る放熱用金属補強板１４を基板部１１の裏面に
接続する。これにより、プリント配線基板に対する一連
の前処理工程は完了する。
【００２６】なお、この実施の形態においては、板状の
放熱用金属補強板１４を基板部１１の背面に接続するこ
ととしたが、例えば図７に示すように、放熱用金属補強
板１４の接合面と反対側の面に複数の凹凸形状を設ける
ようしてもよい。このような形状によれば、放熱用金属
補強板１４の表面積が増加し、外気と接する面積が増加
することから、放熱用金属補強板１４の放熱性能を向上
させることができる。
【００２７】また、この実施の形態においては、ＩＣの
放熱接合用パッド７ａに対応する位置に放熱接合用パッ
ド１２ａを形成したが、例えば図８に示すように、金属
膜１２を形成した後（図８（ａ））、図８（ｂ）に示す
ように、ＩＣの放熱接合用パッド７ａに対応する位置を
レーザ光線により開口して開口部１５を形成するように
してもよい。但し、放熱接合用パッド１２ｂの代わりに
開口部１５を形成した場合には、ＩＣ上に形成された放
熱接合用バンプ８ａと電気接続用バンプ８ｂにかかる接
合圧力が大きく異ならないように、放熱用金属補強板１
４は、図９（ｃ）に示すように、基板部１１部分の厚み
分だけ凸面加工が施されたものを用い、開口部１５を通
して放熱用金属補強板１４とＩＣとが接続されるように
する。なお、この場合、開口部１５から露出する放熱用
金属補強板１４表面には金属膜１２を形成しておくもの
とする。また、前述の実施の形態と同様、図１０に示す
ように、放熱用金属補強板１４の接合面と反対側の面に
複数の凹凸形状を設けるようしてもよい。
【００２８】［基板モジュールの構造］本発明の実施の
形態となる基板モジュールは、図１１に示すように、バ
ンプ８ａ，ｂを介してプリント配線基板（図５）とＩＣ
（図３）とを接続し、プリント配線基板とＩＣとの間を
封止樹脂１６により封止することにより構成される。こ
のとき、ＩＣの電気接続用パッド３とプリント配線基板
の電気接続用パッド１２ｂは電気接続用バンプ８ｂを介
して接続され、ＩＣとプリント配線基板間で電気信号を
伝搬することが可能なような構成されている。また、Ｉ
Ｃの放熱接合用パッド３とプリント配線基板の放熱接合
用パッド１２ａは複数の放熱接合用バンプ８ａを介して
接続され、ＩＣが発生した熱は放熱接合用バンプ８ａを
介してプリント配線基板側に伝達することが可能なよう
に構成されている。
【００２９】このような構成によれば、放熱接合用バン
プ８ａの数分だけＩＣとプリント配線基板間の接合面積
が増加するので、プリント配線基板への熱放散効率を向
上させると同時に、電気接続用バンプ８ｂへのストレス
を分散することができるので、ＩＣの安定駆動と高信頼
性を実現することができる。
【００３０】なお、図１２に示すようにプリント配線基
板の裏面に放熱用金属補強板１４が接続されている場合
（図６）には、プリント配線基板に伝達した熱が放熱用
金属補強板１４から効果的に放熱されるので、ＩＣの安
定駆動と高信頼性をより確実に実現することができる。
【００３１】また、図１３に示すようにプリント配線基
板に開口部を形成して、放熱接合用バンプ８ａを直接放
熱用金属補強板１４に接続した場合（図８）には、ＩＣ
が発生した熱は放熱接合用バンプ８ａを介して直接放熱
用金属補強板１４に放出されるので、ＩＣの安定駆動と
高信頼性をさらに確実に実現することができる。
【００３２】［実施の形態の効果］以上の説明から明ら
かなように、この実施の形態の基板モジュールによれ
ば、ＩＣとプリント配線基板は、電気接続用バンプ８ｂ
と併せて、放熱接合用バンプ８ａを介して接続され、Ｉ
Ｃとプリント配線基板間の接合面積が増加するので、Ｉ
Ｃが発熱した熱量をプリント配線基板側に効率的に伝搬
し、ＩＣの動作を安定化させることができる。また、Ｉ
Ｃの背面に放熱用部品を装着する必要性をなくすことが
できる。
【００３３】また、この実施の形態の基板モジュールに
よれば、電気接続用バンプ８ｂへの熱ストレスを放熱接
合用バンプ８ｂに分散することができるので、ＩＣとプ
リント配線基板間の接合信頼性を向上することができ
る。
【００３４】さらに、この実施の形態の基板モジュール
によれば、放熱接合用バンプ８ａが直接放熱用金属補強
板１４に接続されているので、ワイヤボンド法に利用し
た時の放熱用金属補強板への熱伝達能力と同等の放熱効
果を実現することができる。
【００３５】また、この実施の形態の基板モジュールに
よれば、放熱接合用パッド７ａを形成する際に電気接続
用パッド３を再配置することができるので、パッド間距
離が広がるように電気接続用パッドを再配置することに
より、電気的接合点同士の絶縁信頼性を向上させること
ができる。
【００３６】
【発明の効果】本発明によれば、プリント配線基板内に
実装されたＩＣチップの安定駆動と高信頼性を実現する
ことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態となるＩＣ基板に対する前
処理を説明するための断面および平面説明図である。
【図２】本発明の一実施形態となるＩＣ基板に対する前
処理を説明するための断面工程図である。
【図３】本発明の一実施形態となるＩＣ基板に対する前
処理を説明するための断面工程図および平面図である。
【図４】本発明の一実施形態となる放熱接合用パッドの
形状を示す平面模式図である。
【図５】本発明の一実施形態となるプリント配線基板に
対する前処理を説明するための断面工程図および平面図
である。
【図６】本発明の一実施形態となるプリント配線基板の
構造を示す断面図である。
【図７】図６に示すプリント配線基板の応用例を示す断
面図である。
【図８】本発明の他の実施形態となるプリント配線基板
に対する前処理を説明するための断面工程図および平面
図である。
【図９】本発明の他の実施形態となるプリント配線基板
の構造を示す断面図である。
【図１０】図９に示すプリント配線基板の応用例を示す
断面図である。
【図１１】本発明の一実施形態となる基板モジュールの
構成を示す断面図である。
【図１２】本発明の一実施形態となる基板モジュールの
構成を示す断面図である。
【図１３】本発明の一実施形態となる基板モジュールの
構成を示す断面図である。
【図１４】従来の基板モジュールの構成を示す断面図で
ある。
【符号の説明】
１…半導体素子（ＩＣ）、２…半導体素子（ＩＣ）基
板、３，１２ｂ…電気接続用パッド、４…ポリイミド
層、５…薄膜電気絶縁層、６…レジスト層、７…金属
膜、７ａ，１２ａ…放熱接合用パッド、８ａ…放熱接合
用パッド、８ｂ…電気接続用パッド、１０…プリント配
線基板、１１…基板部、１３…接着剤、１４…放熱用金
属補強板１４、１５…開口部、１６…封止樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 圓尾 弘樹 千葉県佐倉市六崎1440 株式会社フジクラ 佐倉事務所内 (72)発明者 海津 雅洋 千葉県佐倉市六崎1440 株式会社フジクラ 佐倉事務所内 Ｆターム(参考） 5F036 AA01 BA23 BB01 BB21 BC06 BC33 5F044 LL11 QQ02 QQ04 RR10 RR17 RR18

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 電気配線が形成されたプリント配線基板
    に電気回路を搭載したＩＣチップをフリップチップ実装
    することにより形成される半導体装置であって、前記Ｉ
    Ｃチップは、 前記プリント配線基板との接合面側に形成された、前記
    電気回路と接続するパッド部と、 前記パッド部上に形成された電気接続用バンプ部と、 前記パッド部以外の前記接合面の領域に形成された絶縁
    層と、 前記絶縁層上に形成された金属層と、 前記金属層上に形成された少なくとも１つの放熱接合用
    バンプ部とを備え、 前記電気接続用バンプ部と前記放熱接合用バンプ部を介
    して前記プリント配線基板と接続することを特徴とする
    半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置であって、 前記金属層は複数の島部分により構成され、前記放熱接
    合用バンプ部は各島部分上に形成されていることを特徴
    とする半導体装置。
  3. 【請求項３】 電気配線が形成されたプリント配線基板
    に電気回路を搭載したＩＣチップをフリップチップ実装
    することにより形成される半導体装置であって、前記プ
    リント配線基板は、 前記ＩＣチップとの接合面側に形成された、前記電気配
    線と接続する電気接続用パッド部と、 前記電気配線と前記電気接続用パッド部以外の前記接合
    面の領域に形成された放熱接合用パッド部とを備え、 前記電気接続用パッド部と前記放熱接合用パッド部を介
    して前記ＩＣチップと接続することを特徴とする半導体
    装置。
  4. 【請求項４】 請求項３に記載の半導体装置であって、 前記プリント配線基板は、前記接合面の反対側の面に接
    着された放熱板を備えることを特徴とする半導体装置。
  5. 【請求項５】 請求項４に記載の半導体装置であって、 前記放熱板は接着面と反対側の面に複数の放熱用の溝を
    有することを特徴とする半導体装置。
  6. 【請求項６】 電気配線が形成されたプリント配線基板
    に電気回路を搭載したＩＣチップをフリップチップ実装
    することにより形成される半導体装置であって、前記プ
    リント配線基板は、 前記ＩＣチップとの接合面側に形成された、前記電気配
    線と接続する電気接続用パッド部と、 前記電気配線と前記電気接続用パッド部以外の前記接合
    面の領域に形成された開口部と、 前記接合面の反対側の面に接着された、前記開口部に入
    り込む凸部を有する放熱板とを備え、 前記電気接続用パッド部と前記放熱板を介して前記ＩＣ
    チップと接続することを特徴とする半導体装置。
  7. 【請求項７】 請求項６に記載の半導体装置であって、 前記放熱板は前記接着面と反対側の面に複数の放熱用の
    溝を有することを特徴とする半導体装置。
  8. 【請求項８】 電気配線が形成されたプリント配線基板
    に電気回路を搭載したＩＣチップをフリップチップ実装
    することにより形成された半導体装置であって、 前記ＩＣチップは、前記プリント配線基板との接合面側
    に形成された、前記電気回路と接続する複数の第一パッ
    ド部と、前記第一パッド部上に形成された電気接続用バ
    ンプ部と、前記第一パッド部以外の前記接合面の領域に
    形成された絶縁層と、前記絶縁層上に形成された金属層
    と、前記金属層上に形成された複数の放熱接合用バンプ
    部とを備え、 前記プリント配線基板は、前記ＩＣチップとの接合面側
    に形成された、前記電気配線と接続する複数の第二パッ
    ド部と、前記電気配線と前記第二パッド部以外の前記接
    合面の領域に形成された放熱接合用パッド部とを備え、 前記電気接続用バンプ部及び前記放熱接合用バンプ部は
    それぞれ、前記第二パッド部及び前記放熱用パッドと接
    続していることを特徴とする半導体装置。
  9. 【請求項９】 請求項８に記載の半導体装置であって、 前記プリント配線基板は、前記ＩＣチップとの接合面の
    反対側の面に接着された放熱板を備えることを特徴とす
    る半導体装置。
  10. 【請求項１０】 請求項９に記載の半導体装置であっ
    て、 前記放熱板は接着面と反対側の面に複数の溝を有するこ
    とを特徴とする半導体装置。
  11. 【請求項１１】 請求項８〜請求項１０のうち、いずれ
    か１項に記載の半導体装置であって、 前記金属層は複数の島部分により構成され、前記放熱接
    合用バンプ部は各島部分上に形成されていることを特徴
    とする半導体装置。
  12. 【請求項１２】 電気配線が形成されたプリント配線基
    板に電気回路を搭載したＩＣチップをフリップチップ実
    装することにより形成された半導体装置であって、 前記ＩＣチップは、前記プリント配線基板との接合面側
    に形成された、前記電気回路と接続する複数の第一パッ
    ド部と、前記第一パッド部上に形成された電気接続用バ
    ンプ部と、前記接合面の前記第一パッド部以外の領域に
    形成された絶縁層と、前記絶縁層上に形成された金属層
    と、前記金属層上に形成された複数の放熱接合用バンプ
    部とを備え、 前記プリント配線基板は、前記ＩＣチップとの接合面側
    に形成された、前記電気配線と接続する複数の第二パッ
    ド部と、前記電気配線と前記第二パッド部以外の前記接
    合面の領域に形成された開口部と、前記接合面の反対側
    の面に接着された、前記開口部に入り込む凸部を有する
    放熱板とを備え、 前記電気接続用バンプ部及び前記放熱接合用バンプ部は
    それぞれ、前記第二パッド部及び前記放熱板と接続して
    いることを特徴とする半導体装置。
  13. 【請求項１３】 請求項１２に記載の半導体装置であっ
    て、 前記放熱板は接着面と反対側の面に複数の放熱用の溝を
    有することを特徴とする半導体装置。
  14. 【請求項１４】 請求項１２又は請求項１３に記載の半
    導体装置であって、 前記金属層は複数の島により構成され、各島毎に前記放
    熱接合用バンプ部が形成されていることを特徴とする半
    導体装置。
JP2002086738A 2002-03-26 2002-03-26 半導体装置 Pending JP2003282631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002086738A JP2003282631A (ja) 2002-03-26 2002-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002086738A JP2003282631A (ja) 2002-03-26 2002-03-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2003282631A true JP2003282631A (ja) 2003-10-03

Family

ID=29233232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002086738A Pending JP2003282631A (ja) 2002-03-26 2002-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2003282631A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199467B2 (en) 2003-02-21 2007-04-03 Fujitsu Limited Semiconductor device with improved heat dissipation, and a method of making semiconductor device
US7554193B2 (en) 2005-08-16 2009-06-30 Renesas Technology Corp. Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199467B2 (en) 2003-02-21 2007-04-03 Fujitsu Limited Semiconductor device with improved heat dissipation, and a method of making semiconductor device
US7381592B2 (en) 2003-02-21 2008-06-03 Fujitsu Limited Method of making a semiconductor device with improved heat dissipation
US7554193B2 (en) 2005-08-16 2009-06-30 Renesas Technology Corp. Semiconductor device

Similar Documents

Publication Publication Date Title
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
JP3605127B2 (ja) 電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法
US6452260B1 (en) Electrical interface to integrated circuit device having high density I/O count
US20130337612A1 (en) Heat dissipation methods and structures for semiconductor device
US20090008801A1 (en) Semiconductor device and method for fabricating the same
JPH0945846A (ja) 半導体装置およびその製造方法
JPH10256429A (ja) 半導体パッケージ
KR20050014676A (ko) 회로 모듈
KR100768998B1 (ko) 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈
CN217444385U (zh) 芯片封装结构
JP2002124607A (ja) ディスプレイドライバモジュール
JP2003282778A (ja) 半導体装置及びプリント配線基板
JP3446818B2 (ja) 半導体装置の実装構造、及びその製造方法
JP2001250902A (ja) 半導体パッケージ及びその製造方法
JP2002026178A (ja) 半導体装置及びその製造方法並びに電子装置
JP2003282631A (ja) 半導体装置
JP3549316B2 (ja) 配線基板
JPH08186200A (ja) 半導体装置
US11189597B2 (en) Chip on film package
JP3093278B2 (ja) 向上したパッド設計による電子パッケージ
JP2004087700A (ja) 半導体装置およびその製造方法
JPH05218226A (ja) 多層配線基板
JP3182138B2 (ja) チップ実装モジュール
JP3521931B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041208

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20051124

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070116