JP3927251B2

JP3927251B2 - 半導体装置

Info

Publication number: JP3927251B2
Application number: JP24279495A
Authority: JP
Inventors: 裕之秦野
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1995-09-21
Filing date: 1995-09-21
Publication date: 2007-06-06
Anticipated expiration: 2015-09-21
Also published as: JPH0992721A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、詳しくは半導体装置の組立後に内部回路の状態を複数設定することのできる半導体装置の回路構成に関する。
【０００２】
【従来の技術】
従来、半導体装置内に設けられたトランジスタ、ダイオード、抵抗、コンデンサ素子等からなる回路では、製造条件のばらつき等のために素子の電気的特性がばらつくことにより発振周波数、電圧値、電流値等の特性値が、所望の精度範囲以上にばらつくことが多い。
【０００３】
従って、これらの特性に製造ばらつきによる精度（以下「作り込み精度」と称す）以上の精度が要求される場合には、半導体装置に特性を調整するための外部接続用端子（特性調整用端子）を複数個予め形成しておいて、半導体装置組立後の特性測定結果に応じて必要な特性調整用端子を選択的に設定することにより要求の精度が得られるようにしていた。また別の方法として、半導体装置形成時に特性選択用の回路を予め複数形成しておいて、ウェハ状態での電気的特性測定の結果に応じて必要な回路を残し他の回路をレーザ光線等で切断することにより、要求される精度が得られる回路構成の半導体チップを得て、これを樹脂封止して半導体装置を完成するようにしていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、前者の方法の場合には、最終的に不要となる特性調整用端子及びそれに接続される半導体チップ内の端子（パッド）が多数必要となるので、半導体チップのチップサイズ及び半導体装置のパッケージサイズが大きくなるとともに、半導体装置の単価が高くなるという問題がある。また、後者の場合には、ウェハ状態で一度調整された電気的特性が、調整後に行われる半導体チップの樹脂封止時の温度や応力等の影響により再び変化してしまい、所望の精度が得られないで歩留りが大幅に低下することがある。
【０００５】
そこで本発明はこれらの問題を解決し、半導体装置の端子数を大幅に増やすことなく、半導体チップの樹脂封止後に電気的特性を調整することのできる半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の問題を解決するために、請求項１の記載に係わる半導体装置は、１チップの集積回路として形成されるとともに電気的特性値の調整が必要な内部回路を有する半導体装置において、一端が基準電位に接続されたヒューズ素子と、ヒューズ素子の他端と特性調整用端子との間に接続された電圧設定部と、からなる状態設定回路を複数個有し、電圧設定部は各々異なる数の電圧設定素子が接続された回路もしくは電圧設定素子のない配線のみの回路から構成され、電圧設定部とヒューズ素子とのそれぞれの接続点を内部回路に接続するとともに、前記特性調整用端子に所定の電圧を印加することにより前記状態設定回路の所定のヒューズ素子を切断するようにしたことを特徴とする。
【０００７】
また、請求項２の記載に係わる半導体装置は、１チップの集積回路として形成されるとともに電気的特性値の調整が必要な内部回路を有する半導体装置において、半導体装置の基準電位と特性調整用端子との間に、ヒューズ素子としての機能を有する電圧設定素子が各々異なる数接続された状態設定回路を複数個有し、
一端を基準電位に接続された電圧設定素子の他端側を内部回路にそれぞれ接続するとともに、前記特性調整用端子に所定の電圧を印加することにより前記状態設定回路の所定のヒューズ素子を切断するようにしたことを特徴とする。
【０００８】
従って、本発明の半導体装置の回路構成によれば、半導体装置の端子数を大幅に増やす必要がないとともに、簡単な回路構成で半導体装置が完成した後に特性値の調整ができるようになる。
【０００９】
【実施の形態】
以下、本発明の実施の形態を図１乃至図４を参照しながら詳細に説明する。尚、本明細書では、全図面を通して、同一または同様の部位には同一の符号を付して説明することにより重複する説明を省略している。図１は本発明の第１の実施の形態としての半導体装置の要部を示す回路図で、半導体装置の半導体チップ１０は、チップ内に設けられた状態設定回路ＳＬ１ｃ乃至ＳＬ４ｃと、各状態設定回路の設定状態を検出するための定電流源回路１３ａ乃至１３ｄからなる電流源回路１３と、製造ばらつきによる電気的特性の精度（以下「作り込み精度」と称す）以上の精度が要求される回路の定数を変更するための調整回路１５と、各状態設定回路、電流源回路１３及び調整回路１５との間をそれぞれ対応して接続する配線Ｌ１乃至Ｌ４と、各状態設定回路の一端を半導体装置の外部接続用端子（以下「特性調整用端子」と称す）に金属細線等で接続するための端子（パッド）Ｔ１とから構成されている。
【００１０】
各状態設定回路は、端子Ｔ１と基準電位（ＧＮＤ）との間に並列して設けられるとともに、基準電位と各配線との間に設けられて過電流が流されることにより溶断するヒューズ素子１１ａ乃至１１ｄと、各配線と端子Ｔ１との間に電圧設定素子としてダイオード素子１２ａ乃至１２ｆが各々異なる数接続された電圧設定部とから構成され、電流源回路１３の各定電流源回路には、定電流源回路の動作を一括して制御するための制御線Ｌ５が接続されている。
【００１１】
図１の各状態設定回路の設定手順及び本発明の半導体装置の使用方法について説明する。まづ、トランジスタ、ダイオード、抵抗及びコンデンサ素子等からなる回路（図示なし）を有する半導体チップを樹脂封止した後の半導体装置において、作り込み精度以上の精度または半導体装置の高歩留りを実現するために特性値の調整が必要な電気的特性、例えば、発振周波数、電圧値、電流値等を半導体テスタ等の測定装置により測定し、測定結果に応じて１つもしくは複数の状態設定回路の切断すべきヒューズ素子を決定する。
【００１２】
次に、端子Ｔ１に図示しない外部電源から、状態設定回路の電圧設定部に応じた電圧を印加して、選択されたヒューズ素子のみに許容電流以上の電流を流して溶断させることにより、所望の電気的特性の調整情報が記録された半導体装置が得られる。このようにして得られた半導体装置を応用基板に搭載して使用する場合には、応用基板の動作開始前に半導体装置の事前動作として、電流源回路１３の各定電流源回路を制御線Ｌ５により動作させれば、溶断されていないヒューズ素子のみに電流が流れるので、各ヒューズ素子の接続状態（調整情報）を調整回路１５で検出して結果をＲＡＭ等の記憶回路に記憶し、所望の精度が要求される回路の回路定数を記憶データに応じて設定するように動作させる。これにより、半導体装置の電気的特性のばらつきが抑えられ、作り込み精度以上に特性精度を向上することができるようになる。尚、応用基板に搭載した半導体装置の特性調整用端子は非接続にしておけば良い。
【００１３】
次に、各ヒューズ素子の選択的な溶断方法について更に詳しく説明する。例えば、テスタでの特性測定の結果ヒューズ素子１１ａ乃至１１ｃを溶断する場合には、外部電源から端子Ｔ１にダイオード素子２個分の順方向電圧（２ＶF ）を越え且つダイオード素子３個分の順方向電圧（３ＶF ）未満の電圧を印加すれば、状態設定回路ＳＬ４ｃの設定電圧（３ＶF ）よりは低い電圧なのでヒューズ素子１１ｄには電流が流れないとともに、ヒューズ素子１１ａ乃至１１ｃにはヒューズ素子の許容電流以上の電流値、例えば、数１０ｍＡから数１００ｍＡの範囲の中の一定電流が流れることになり、ヒューズ素子１１ａ乃至１１ｃのみが溶断される。
【００１４】
同様に、端子Ｔ１に１ＶF 未満の電圧を印加すればヒューズ素子１１ａのみが溶断され、１ＶF を越え且つ２ＶF 未満の電圧を印加すればヒューズ素子１１ａ及び１１ｂが溶断され、３ＶF を越える電圧を印加すればヒューズ素子１１ａ乃至１１ｄの全てが溶断されるので、図１の回路により５つの状態設定が可能となる。
【００１５】
図２は、本発明に使用するヒューズ素子の形状例を示し、半導体装置の内部に設けられたアルミニウムやポリシリコン等による配線、又は拡散層やポリシリコン等による抵抗素子等の一部を他の部分の層厚と同じ層厚のまま細くし、その部分の許容電流容量を小さくしたものをヒューズ素子として用いている。ヒューズ素子の溶断される部分の幅（Ｗ２）は、半導体素子のデザインルールの最小線幅（Ｗ１）の半分程度であれば、部分的なデザインルール違反とはなるが、製造ばらつきによりヒューズ素子が断線した状態で形成されてしまって歩留りが低下するという問題が殆どないとともに、溶断のための電流値が比較的少なくて済む。Ｗ２の具体的な幅値としては０．１μｍ乃至１μｍ程度が良い。
【００１６】
図３は、第１の実施の形態の他の実施の形態の要部を示す回路図で、半導体チップ１０ａは、図１の各ダイオード素子の変わりに、ツェナダイオード素子１４ａ乃至１４ｆを電圧設定素子として使用した状態設定回路ＳＬ１ｂ乃至ＳＬ４ｂが設けられた回路になっている。従って、各ヒューズ素子を溶断するときに、端子Ｔ１に印加する電圧がツェナダイオード素子のツェナ電圧（Ｖｚ）の倍数が基準になること以外は図１の回路と同様にして使用すれば良く、詳細な説明は省略する。
【００１７】
図４は、本発明の第２の実施の形態の要部を示す回路図で、半導体装置の半導体チップ１０ｂは、端子Ｔ１と基準電位との間に電圧設定素子とヒューズ素子との機能を兼ねたツェナダイオード素子１４ａ乃至１４ｊが並列して設けられた状態設定回路ＳＬ１ｃ乃至ＳＬ４ｃと、各状態設定回路の設定状態を検出するためのスイッチ回路１６ａ乃至１６ｄを介して電源に各々接続される抵抗１７ａ乃至１７ｄとからなる電圧源回路１６と、作り込み精度以上の精度が要求される回路の定数を変更するための調整回路１５ｂと、各状態設定回路、電圧源回路１６及び調整回路１５ｂとの間をそれぞれ対応して接続する配線Ｌ１′乃至Ｌ４′とから構成されている。
【００１８】
配線Ｌ１′乃至Ｌ４′は電圧源回路１６の各抵抗の一端にそれぞれ接続されるとともに、各配線の接続状態を検出するための調整回路１５ｂと、基準電位に接続されたツェナダイオードの他端側とに接続され、電圧源回路１６のスイッチ回路にはスイッチ回路の数に応じた数（ｎ本）の制御線Ｌ６が接続されている。
この回路で各状態設定回路を設定するには、第１の実施の形態と同様に、組立後の特性測定結果に応じた一定電圧を外部電源から端子Ｔ１に印加し、状態設定回路の設定電圧が外部電源電圧未満のツェナダイオード素子のみに許容以上の電流を流すようにする。これにより、許容電流以上の電流が流れた状態設定回路のツェナダイオード素子は全て破壊され、破壊された状態設定回路に接続された各配線Ｌ１′乃至Ｌ４′が開放状態の半導体装置が得られる。
【００１９】
このようにして得られた半導体装置を応用基板に搭載して使用する場合には、応用基板の動作開始前に半導体装置の事前動作として、電圧源回路１６の各スイッチ回路を制御線Ｌ６により各々動作させながら各配線の電圧を調整回路１５ｂで検出することにより、各ツェナダイオード素子が接続されているか否かを検出でき、各制御線に対する各状態設定回路の設定状態の対応データを図示しないＲＡＭ等の記憶回路に記憶させ、記憶された対応データを基に所望の特性精度が要求される回路の回路定数を調整回路１５ｂで制御するように動作させる。
【００２０】
尚、本発明の半導体装置は上述の実施の形態のみに限定されるものではなく、例えば、状態設定回路の数は２つ以上であれば良いとともに、電圧設定素子は一定の電圧設定が可能な回路、例えば、トランジスタのベース−エミッタ間電圧やＭＯＳトランジスタのスレッショルド電圧等の特性を使用した回路で構成しても良い。また、調整回路はヒューズ素子に流れる電流または電圧設定素子による電圧を確認できる回路、例えば、コンパレータ回路等を使用した回路で構わない。ツェナ電圧が電源電圧よりも高い場合や、消費電流を気にしない場合には電圧源回路のスイッチ回路を省略しても良い。ヒューズ素子は、配線に比べて比抵抗値が高く融点温度の低い材料を使用して、配線以上の幅または層厚にヒューズ素子を形成しても良い。
【００２１】
更に、本実施の形態では、電圧設定素子として同一の電圧素子の数が異る場合についてのみ説明したが、ダイオードとツェナダイオード等を組み合わせることにより、同じ数の電圧設定素子で設定電圧を変えられるように状態設定回路を構成しても良い。また、図１乃至図３の状態設定回路の電圧設定部は、電圧設定素子の数を少なくするために状態設定回路ＳＬ１ｃには電圧設定素子が一つもない場合を示し、他の電圧設定部は電圧設定素子を一個づつ増やす場合のみを示しているが、各状態設定回路に１つ以上の電圧設定素子を設けるようにしたり、電圧設定素子を複数個づつ増やすようにしても良い。
以上
【００２２】
【発明の効果】
以上説明したように、本発明の半導体装置の回路構成によれば、半導体装置の端子数を大幅に増やす必要がないとともに、半導体装置の組立後に簡単な回路構成で所望の特性値の調整ができるようになるので、小型で特性精度の良い半導体装置を容易に使用できるようになるという効果がある。更に、特性精度が良いので歩留まりが良くなり、半導体装置の単価が抑えられるという効果もある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す回路図、
【図２】本発明に使用するヒューズ素子の形状例を示す形状図、
【図３】本発明の第１の実施の形態の他の例を示す回路図、
【図４】本発明の第２の実施の形態を示す回路図、
【符号の説明】
１０：半導体チップ（半導体装置）
Ｔ１：端子（特性調整用端子）
ＳＬ１〜ＳＬ４：状態設定回路
１１ａ〜１１ｃ：ヒューズ素子
１２ａ〜１２ｆ：電圧設定素子（ダイオード素子）
１３：電流源回路

Claims

１チップの集積回路として形成されるとともに電気的特性値の調整が必要な内部回路を有する半導体装置において、一端が基準電位に接続されたヒューズ素子と、前記ヒューズ素子の他端と特性調整用端子との間に接続された電圧設定部と、からなる状態設定回路を複数個有し、前記電圧設定部は各々異なる数の電圧設定素子が接続された回路もしくは前記電圧設定素子のない配線のみの回路から構成され、前記電圧設定部と前記ヒューズ素子とのそれぞれの接続点を前記内部回路に接続するとともに、前記集積回路を樹脂封止した後に前記特性調整用端子に状態設定回路の電圧設定部に応じた電圧を印加して前記状態設定回路の選択されたヒューズ素子に許容電流以上の電流を流して切断するようにしたことを特徴とする半導体装置。
１チップの集積回路として形成されるとともに電気的特性値の調整が必要な内部回路を有する半導体装置において、半導体装置の基準電位と特性調整用端子との間に、ヒューズ素子としての機能を有する電圧設定素子が各々異なる数接続された状態設定回路を複数個有し、一端を基準電位に接続された前記ヒューズ素子としての機能を有する電圧設定素子の一定の電圧が設定可能な他端側を前記内部回路にそれぞれ接続するとともに、前記集積回路を樹脂封止した後に前記特性調整用端子に状態設定回路の電圧設定部に応じた電圧を印加して前記状態設定回路の選択された前記ヒューズ素子としての機能を有する電圧設定素子に許容電流以上の電流を流して前記選択された状態設定回路の全ての前記電圧設定素子を切断するようにしたことを特徴とする半導体装置。