JPH098075A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH098075A
JPH098075A JP7157260A JP15726095A JPH098075A JP H098075 A JPH098075 A JP H098075A JP 7157260 A JP7157260 A JP 7157260A JP 15726095 A JP15726095 A JP 15726095A JP H098075 A JPH098075 A JP H098075A
Authority
JP
Japan
Prior art keywords
output
current
semiconductor device
bonding wires
current value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7157260A
Other languages
English (en)
Inventor
Hitoshi Takahashi
仁 高橋
Yosuke Takagi
洋介 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7157260A priority Critical patent/JPH098075A/ja
Priority to US08/668,233 priority patent/US5804859A/en
Publication of JPH098075A publication Critical patent/JPH098075A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 複数設けた出力導線の溶断を防止して、実装
した機器、システム等の停止を引き起こさないようにし
た半導体装置を提供する。 【構成】 出力部１１のパワーＭＯＳＦＥＴ１２ａ，１
２ｂ，１２ｃの出力パッド１３ａ，１３ｂ，１３ｃと外
部端子１５とを接続するボンディングワイヤ１６ａ，１
６ｂ，１６ｃが、それぞれ過電流制限部の過電流検出保
護回路１７ａ，１７ｂ，１７ｃによって各ボンディング
ワイヤ１６ａ，１６ｂ，１６ｃを流れる電流値が許容電
流値以下に制限されるので、これによりボンディングワ
イヤ１６ａ，１６ｂ，１６ｃの中に断線や接続不良等が
あると他の健全なワイヤを流れる電流値が増加するが、
過電流制限部によって健全なワイヤの電流値の増加が検
出され、さらに電流値が許容電流値以下に制限されるこ
とになり、これによりワイヤに許容値を越える電流が流
れることがなく、その溶断が防止しできる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば大電流をスイッ
チング等する大電力用の半導体装置に関する。
【０００２】
【従来の技術】周知の通り、交流の直流変換や周波数変
換等の電力変換を行う大電力用の半導体装置のうちに
は、出力部を構成するパワー半導体素子の出力端子と外
部端子との間を接続する出力導線に、電流容量が大きく
なるよう同一の出力端子及び外部端子間に複数のボンデ
ィングワイヤを接続するようにして構成したものがあ
る。このような大電力用の半導体装置の出力部は、例え
ば次のように構成されている。以下、図７乃至図９を参
照して従来例を説明する。図７は第１の従来例の要部の
概略を示す斜視図であり、図８は第１の従来例の出力部
の回路図であり、図９は第２の従来例の出力部の回路図
である。
【０００３】先ず、第１の従来例を説明する。図７及び
図８において１は半導体装置の出力部で、２は半導体チ
ップであり、３はパワー半導体素子のパワーＭＯＳＦＥ
Ｔであり、４ａ，４ｂ，４ｃはパワーＭＯＳＦＥＴ３の
出力端子である出力パッドである。５はパワーＭＯＳＦ
ＥＴ３の入力端子であり、６は半導体装置の出力部１の
外部端子である。
【０００４】また、７ａ，７ｂ，７ｃは出力パッド４
ａ，４ｂ，４ｃと外部端子６にそれぞれ両端がボンディ
ングされることにより、複数のワイヤを用いることでワ
イヤ抵抗を低減し電流容量を確保するようにして接続す
る出力導線のボンディングワイヤである。これらボンデ
ィングワイヤ７ａ，７ｂ，７ｃは、１本のワイヤの許容
電流値が小さく全てが健全である場合に各ボンディング
ワイヤ７ａ，７ｂ，７ｃが均等に分担することで半導体
装置の最大電流値を流すことができ、それらのうちの２
本だけでは最大電流値を流した際に最終的に溶断してし
まうものとなっている。
【０００５】このように構成された半導体装置は機器、
システム等に実装する前の試験検査によって所定の仕様
を満足するものであるかのチェックが行われる。この試
験検査においては、出力パッド４ａ，４ｂ，４ｃと外部
端子６との間にボンディングワイヤ７ａ，７ｂ，７ｃを
介して実使用時の電流値よりも小さい値のテスト電流が
流される。このような試験検査を終えた後、半導体装置
は機器、システム等に実装され実使用される。
【０００６】しかしながら、例えば実使用中に何等かの
要因でボンディングワイヤ７ａが断線したり、あるいは
ボンディングワイヤ７ａの端が出力パッド４ａもしくは
外部端子６から外れたりして、ボンディングワイヤ７ａ
に電流が流れない状態になっている場合、健全なボンデ
ィングワイヤ７ｂ，７ｃを介して電流が流れ、通常の動
作が継続されることになる。
【０００７】そして、このような状態の半導体装置に最
大電流値の電流が流れた場合には、健全な２本のボンデ
ィングワイヤ７ｂ，７ｃにそれぞれ許容値を越える電流
が流れ、最終的にはボンディングワイヤ７ｂ，７ｃが次
々に溶断して実装した機器、システム等が停止するとい
う致命的な問題を引き起こしてしまう虞がある。
【０００８】また、試験検査で実装前にボンディングワ
イヤ７ａ，７ｂ，７ｃと出力パッド４ａもしくは外部端
子６との接続部分の不良を検出しようとする場合には、
Ｘ線撮影装置によるチエック等が必要で、手間の掛かる
ものとなっていた。
【０００９】次に、第２の従来例を説明する。図９にお
いて８は半導体装置の出力部で、９はパワーＭＯＳＦＥ
Ｔ３のゲート電極とソース電極の間に挿入された過電流
検出保護回路である。この過電流検出保護回路９は、ソ
ース電極に流れる電流がボンディングワイヤ７ａ，７
ｂ，７ｃの許容電流値以上とならないようソース電極の
電流値に対応する信号をゲート電極に出力し、ソース電
極に流れる電流を制限するよう動作する回路である。
【００１０】このように構成されたものでは、第１の従
来例と同様に機器、システム等に実装する前の試験検査
によって所定の仕様を満足するものであるかのチェック
が、実使用時の電流値よりも小さい値のテスト電流によ
って行われる。そして試験検査を終えた後に半導体装置
は機器、システム等に実装され実使用される。
【００１１】通常の動作状態においてはボンディングワ
イヤ７ａ，７ｂ，７ｃの許容電流値以上の電流が流れる
前に電流が制限され、ボンディングワイヤ７ａ，７ｂ，
７ｃが溶断して実装した機器、システム等が停止しする
のを防止するようになっている。
【００１２】しかし、本従来例においても、例えば実使
用中に何等かの要因でボンディングワイヤ７ａが断線し
たり、あるいはボンディングワイヤ７ａの端が出力パッ
ド４ａもしくは外部端子６から外れたりして、ボンディ
ングワイヤ７ａに電流が流れない状態になっている場
合、健全なボンディングワイヤ７ｂ，７ｃを介して電流
が流れ動作が継続されることになる。
【００１３】このため上記の第１の従来例と同様に、許
容電流値程度の電流が流れると、健全な２本のボンディ
ングワイヤ７ｂ，７ｃにそれぞれ許容値を越える電流が
流れることになり、次々に溶断して実装した機器、シス
テム等が停止するという致命的な問題を引き起こす虞が
ある。また、試験検査で実装前にボンディングワイヤ７
ａ，７ｂ，７ｃの出力パッド４ａや外部端子６への接続
部分の不良を検出するには、Ｘ線撮影装置によるチエッ
ク等が必要で手間の掛かるものとなっていた。
【００１４】
【発明が解決しようとする課題】上記のように従来例に
おいては、実装した機器、システム等での実使用中に、
何等かの要因で複数の出力導線であるボンディングワイ
ヤの内の少なくとも１本が断線してしまったり、出力パ
ッドもしくは外部端子への接続が不良となっている状態
で、全ボンディングワイヤが健全であるときには許容さ
れる大きな電流が流れた場合に、残された健全なボンデ
ィングワイヤにそれぞれの許容電流値を越える電流が流
れてボンディングワイヤが次々に溶断し、実装した機
器、システム等を停止させてしまう虞があり、また実装
前の試験検査で各ボンディングワイヤの出力パッドもし
くは外部端子への接続不良を検出しようとすると手間が
掛かるものとなっていた。このような状況に鑑みて本発
明はなされたもので、その目的とするところは複数の出
力導線に許容値を越える電流が流れないようにして溶断
を防止し、実装した機器、システム等の停止を引き起こ
さないようにすると共に、実装前に容易に出力導線の接
続部分の不良の検出ができる半導体装置を提供すること
にある。
【００１５】
【課題を解決するための手段】本発明の半導体装置は、
単一の入力端子を備えた出力部のパワー半導体素子の出
力端子と外部端子とを複数の出力導線により接続してな
る半導体装置において、各出力導線は過電流制限部によ
って該各出力導線を流れる電流値が所定電流値以下に制
限されるよう構成されていることを特徴とするものであ
り、さらに、パワー半導体素子が複数備えられていると
共に各パワー半導体素子の出力導線に対応してそれぞれ
過電流制限部が設けられていることを特徴とするもので
あり、さらに、過電流制限部が、各出力導線を流れる電
流値を検出する電流検出回路と、この電流検出回路の出
力に応じて出力導線の電流値が許容電流値以下となるよ
うパワー半導体素子の出力電流を制限する保護回路によ
って構成されていることを特徴とするものであり、さら
に、過電流制限部が、パワー半導体素子の極性の異なる
出力電極が接続された各出力端子にそれぞれ挿入されて
いることを特徴とするものである。
【００１６】
【作用】上記のように構成された半導体装置は、出力部
のパワー半導体素子の出力端子と外部端子とを接続する
複数の出力導線が、それぞれ過電流制限部によって各出
力導線を流れる電流値が所定電流値以下に制限されるの
で、これにより複数の出力導線の中に断線や接続不良等
があると他の健全な出力導線を流れる電流値が増加する
が、過電流制限部によって健全な出力導線の電流値の増
加が検出され、さらに電流値が所定電流値以下に制限さ
れることになり、これにより出力導線に許容値を越える
電流が流れることがなく、その溶断が防止しできる。そ
して実装した機器、システム等の停止を引き起こさない
ようにすることができ、また比較的大きな電流が流れる
条件で試験検査を行った際に、過電流制限部によって出
力導線の電流値が所定電流値以下に制限されるか否かを
チェックすることで、容易に出力導線の接続不良等の検
出が行える。
【００１７】
【実施例】以下、本発明の実施例を図面を参照して説明
する。先ず、第１の実施例を図１及び図２により説明す
る。図１は出力部の回路図であり、図２は要部回路図で
ある。
【００１８】図１及び図２において、１１は半導体装置
の出力部で、この出力部１１は図示しないが同一の半導
体チップ上に形成された３つのパワー半導体素子である
パワーＭＯＳＦＥＴ１２ａ，１２ｂ，１２ｃを並列に接
続するようにして構成されており、半導体装置の出力部
１１からの出力は３つのパワーＭＯＳＦＥＴ１２ａ，１
２ｂ，１２ｃから均等に分配されて出力されるようにな
っている。１３ａ，１３ｂ，１３ｃはそれぞれパワーＭ
ＯＳＦＥＴ１２ａ，１２ｂ，１２ｃのソース電極に導通
する出力端子の出力パッドである。
【００１９】１４はパワーＭＯＳＦＥＴ１２ａ，１２
ｂ，１２ｃの各ゲート電極に導通するよう接続された入
力端子であり、各ドレイン電極には電源電圧Ｖが印加さ
れるようになっている。１５は半導体装置の出力部１１
の外部端子であり、１６ａ，１６ｂ，１６ｃは出力パッ
ド１３ａ，１３ｂ，１３ｃと外部端子１５にそれぞれ両
端がボンディングされることによって接続する出力導線
のボンディングワイヤである。
【００２０】また、各パワーＭＯＳＦＥＴ１２ａ，１２
ｂ，１２ｃのソース電極とゲート電極の間には過電流制
限部を構成する過電流検出保護回路１７ａ，１７ｂ，１
７ｃがそれぞれ挿入されている。これらの過電流検出保
護回路１７ａ，１７ｂ，１７ｃは、パワーＭＯＳＦＥＴ
１２ａ，１２ｂ，１２ｃと同一の半導体チップに形成さ
れており、それぞれのソース電極に流れる電流がボンデ
ィングワイヤ１６ａ，１６ｂ，１６ｃの許容電流値以上
とならないようソース電極の電流値に対応する信号をゲ
ート電極に出力し、ソース電極に流れる電流を制限する
よう動作する回路である。すなわち、図２に示すパワー
ＭＯＳＦＥＴ１２ａに接続された過電流検出保護回路１
７ａの概略の要部回路図のように他の過電流検出保護回
路１７ｂ，１７ｃもそれぞれ構成されている。
【００２１】そして過電流検出保護回路１７ａはＰＮＰ
トランジスタ１８とＮＰＮトランジスタ１９及び電流検
出部２０によって構成されていて、電流検出部２０は、
ソース電極と出力パッド１３ａ間の配線路２１に対し並
列に高抵抗の分圧器を設けて検出信号を得るようにして
いる。この電流検出部２０によってソース電極を流れる
電流の値が、ボンディングワイヤ１６ａの許容電流値を
越えそうになることが検出されると、この検出信号によ
ってＰＮＰトランジスタ１８が制御動作を開始し、これ
に伴う制御信号によってＮＰＮトランジスタ１９がＯＮ
状態になってパワーＭＯＳＦＥＴ１２ａの入力が制限さ
れ、ソース電極に流れる電流がボンディングワイヤ１６
ａの許容電流値を越えないよう制限される。
【００２２】このように構成された本実施例では、パワ
ーＭＯＳＦＥＴ１２ａ，１２ｂ，１２ｃの出力パッド１
３ａ，１３ｂ，１３ｃと外部端子１５に接続されたボン
ディングワイヤ１６ａ，１６ｂ，１６ｃに断線がなく、
出力パッド１３ａ，１３ｂ，１３ｃと外部端子１５の接
続部分に不良がない全て健全な状態では、半導体装置の
動作によって各パワーＭＯＳＦＥＴ１２ａ，１２ｂ，１
２ｃの出力パッド１３ａ，１３ｂ，１３ｃから各ボンデ
ィングワイヤ１６ａ，１６ｂ，１６ｃに等しい電流が流
れる。そして半導体装置の最大出力時においても各ボン
ディングワイヤ１６ａ，１６ｂ，１６ｃを流れる電流値
はそれぞれの許容電流値を越えることがない。
【００２３】また、例えば実装した機器、システム等の
実使用中に、何等かの要因でボンディングワイヤ１６ａ
が断線したり、あるいはボンディングワイヤ１６ａの端
が出力パッド１３ａもしくは外部端子１５から外れたり
して、ボンディングワイヤ１６ａに電流が流れない状態
になっている場合には、外部端子１５に健全な状態で接
続されている２つのパワーＭＯＳＦＥＴ１２ｂ，１２ｃ
が動作し、出力パッド１３ｂ，１３ｃから外部端子１５
にボンディングワイヤ１６ｂ，１６ｃを介して電流が流
れ、通常の動作が継続されることになる。
【００２４】また一方、半導体装置の出力が大きくなっ
てボンディングワイヤ１６ｂ，１６ｃを流れる電流値が
大きくなり、電流値が許容電流値を越えそうになると過
電流検出保護回路１７ｂ，１７ｃが動作し、ボンディン
グワイヤ１６ｂ，１６ｃを流れる電流が許容電流値を越
えないよう制限される。
【００２５】これによってボンディングワイヤ１６ａ，
１６ｂ，１６ｃの一部に万一断線等が発生した場合にお
いても、半導体装置全体が動作しなくなって実装した機
器、システム等が停止するという致命的な問題を引き起
こすことがない。
【００２６】さらに実装前の試験検査に際しては、所定
の仕様を満足するものであるかのチェックを行うと共
に、各ボンディングワイヤ１６ａ，１６ｂ，１６ｃの許
容電流値の和に等しい試験電流を流すようにして試験検
査を行うと、３本のボンディングワイヤ１６ａ，１６
ｂ，１６ｃが健全である場合にはそのままの大きさの電
流が流せることになる。
【００２７】しかし、例えばボンディングワイヤ１６ａ
に電流が流れないような状態になっている場合には、残
りのボンディングワイヤ１６ｂ，１６ｃを流れる電流が
許容電流値を越えないよう過電流検出保護回路１７ｂ，
１７ｃが動作し、流れる電流の大きさが制限される。こ
のためパワーＭＯＳＦＥＴ１２ａ，１２ｂ，１２ｃのの
全電流をチェックすることによって容易に断線や接続部
分が不良の半導体装置を見出だすことができる。
【００２８】次に、第２の実施例を図３により説明す
る。図３は出力部の回路図であり、図３において、２２
は半導体装置の出力部で、この出力部２２はパワー半導
体素子であるパワーＭＯＳＦＥＴ２３を有して構成され
ている。このパワーＭＯＳＦＥＴ２３のソース電極には
３つの出力端子の出力パッド２４ａ，２４ｂ，２４ｃ
が、配線路２５ａ，２５ｂ，２５ｃを介して導通するよ
うに接続されている。
【００２９】そして出力パッド２４ａ，２４ｂ，２４ｃ
には、外部端子１５との間に出力導線であるボンディン
グワイヤ１６ａ，１６ｂ，１６ｃが、それぞれ両端がボ
ンディングされることによって接続されている。これに
よりパワーＭＯＳＦＥＴ２３の出力は出力パッド２４
ａ，２４ｂ，２４ｃに均等に分配されるようにして出力
され、ボンディングワイヤ１６ａ，１６ｂ，１６ｃには
等しい電流が流れるようになっている。
【００３０】また、パワーＭＯＳＦＥＴ２３のゲート電
極には保護回路２６と電流検出回路２７を備えて構成さ
れる過電流制限部が接続されている。このうち保護回路
２６はソース電極とゲート電極の間に挿入されていて、
この保護回路２６には電流検出回路２７の検出出力が入
力されるように接続されている。さらに電流検出回路２
７には、各配線路２５ａ，２５ｂ，２５ｃを流れる電流
値を検出することによってボンディングワイヤ１６ａ，
１６ｂ，１６ｃの過電流状態、もしくは電流が流れてい
ない状態を検出するための検出線２８ａ，２８ｂ，２８
ｃがそれぞれ接続されている。
【００３１】そして、保護回路２６と電流検出回路２７
を備えた過電流制限部は、ソース電極からの電流が均分
されて流れる各配線路２５ａ，２５ｂ，２５ｃの電流
が、ボンディングワイヤ１６ａ，１６ｂ，１６ｃの許容
電流値以上とならないようソース電極の電流値に対応す
る信号をゲート電極に出力し、ソース電極に流れる電流
を制限するよう動作する。なお、過電流制限部はパワー
ＭＯＳＦＥＴ２３と同一の半導体チップに形成されてい
る。
【００３２】このように構成された本実施例では、パワ
ーＭＯＳＦＥＴ２３の出力パッド２４ａ，２４ｂ，２４
ｃと外部端子１５に接続されたボンディングワイヤ１６
ａ，１６ｂ，１６ｃに断線がなく、出力パッド２４ａ，
２４ｂ，２４ｃと外部端子１５の接続部分に不良がない
全て健全な状態では、半導体装置の動作によってパワー
ＭＯＳＦＥＴ２３の出力パッド２４ａ，２４ｂ，２４ｃ
から各ボンディングワイヤ１６ａ，１６ｂ，１６ｃに等
しい電流が流れる。そして半導体装置の最大出力時にお
いても各ボンディングワイヤ１６ａ，１６ｂ，１６ｃを
流れる電流値はそれぞれの許容電流値を越えることがな
い。
【００３３】また、例えば実装した機器、システム等の
実使用中に、何等かの要因でボンディングワイヤ１６ａ
が断線したり、あるいはボンディングワイヤ１６ａの端
が出力パッド２４ａもしくは外部端子１５から外れたり
して、ボンディングワイヤ１６ａに電流が流れない状態
になっている場合には、過電流制限部が動作していない
と健全なボンディングワイヤ１６ｂ，１６ｃを介してパ
ワーＭＯＳＦＥＴ２３の全電流が流れることになって許
容電流値を越える虞が出てくる。
【００３４】しかし、過電流制限部の電流検出回路２７
によって配線路２５ｂ，２５ｃの電流が、ボンディング
ワイヤ１６ｂ，１６ｃの許容電流値を越えそうになって
いることが検出線２８ｂ，２８ｃを介して検出されと、
電流検出回路２７の検出出力に対応した保護回路２６の
出力によりパワーＭＯＳＦＥＴ２３の出力が減少し、ボ
ンディングワイヤ１６ｂ，１６ｃを流れる電流がそれら
の許容電流値を越えないように制限される。
【００３５】あるいは過電流制限部が、検出線２８ａで
配線路２５ａの電流が零であることを検出して動作する
場合には、配線路２５ａの電流が零であることが電流検
出回路２７によって検出されると、保護回路２６により
パワーＭＯＳＦＥＴ２３の出力が、ボンディングワイヤ
１６ｂ，１６ｃを流れる電流が許容電流値を越えないよ
うに制限されたものとなる。
【００３６】これによって第１の実施例と同様、ボンデ
ィングワイヤ１６ａ，１６ｂ，１６ｃの一部に万一断線
等が発生した場合においても、半導体装置全体が動作し
なくなって実装した機器、システム等が停止するという
致命的な問題を引き起こすことがない。
【００３７】また、実装前の試験検査に際しても、所定
の仕様を満足するものであるかのチェックを行うと共
に、各ボンディングワイヤ１６ａ，１６ｂ，１６ｃの許
容電流値の和に等しい試験電流を流すようにして試験検
査を行うと、３本のボンディングワイヤ１６ａ，１６
ｂ，１６ｃが健全である場合にはそのままの大きさの電
流が流せることになる。
【００３８】しかし、例えばボンディングワイヤ１６ａ
に電流が流れないような状態になっている場合には、残
りのボンディングワイヤ１６ｂ，１６ｃを流れる電流が
許容電流値を越えないよう保護回路２６と電流検出回路
２７が動作し、流れる電流の大きさが制限される。この
ためパワーＭＯＳＦＥＴ２３の電流をチェックすること
によって容易に断線や接続部分が不良の半導体装置を見
出だすことができる。
【００３９】次に、第３の実施例を図４により説明す
る。本実施例は上記第２の実施例とは出力端子がパワー
ＭＯＳＦＥＴのドレイン電極側に設けられている点で異
なるもので、図４は出力部の回路図である。
【００４０】図４において、２９は半導体装置の出力部
で、この出力部２９はパワー半導体素子であるパワーＭ
ＯＳＦＥＴ２３を有して構成されている。このパワーＭ
ＯＳＦＥＴ２３のドレイン電極には３つの出力端子の出
力パッド３０ａ，３０ｂ，３０ｃが、配線路３１ａ，３
１ｂ，３１ｃを介して導通するように接続されている。
【００４１】そして出力パッド３０ａ，３０ｂ，３０ｃ
には、外部端子３２との間に出力導線であるボンディン
グワイヤ３３ａ，３３ｂ，３３ｃが、それぞれ両端がボ
ンディングされることによって接続されている。これに
よりパワーＭＯＳＦＥＴ２３の出力は出力パッド３０
ａ，３０ｂ，３０ｃに均等に分配されるようにして出力
され、ボンディングワイヤ３３ａ，３３ｂ，３３ｃには
等しい電流が流れるようになっている。
【００４２】また、パワーＭＯＳＦＥＴ２３のゲート電
極には保護回路２６と電流検出回路３４を備えて構成さ
れる過電流制限部が接続されている。このうち保護回路
２６はソース電極とゲート電極の間に挿入されていて、
この保護回路２６には電流検出回路３４の検出出力が入
力されるように接続されている。さらに電流検出回路３
４には、各出力パッド３０ａ，３０ｂ，３０ｃを流れる
電流値を検出することによってボンディングワイヤ３３
ａ，３３ｂ，３３ｃの過電流状態、もしくは電流が流れ
ていない状態を検出するための検出線３５ａ，３５ｂ，
３５ｃがそれぞれ接続されている。
【００４３】そして、保護回路２６と電流検出回路３４
を備えた過電流制限部は、ドレイン電極からの電流が均
分されて流れる各出力パッド３０ａ，３０ｂ，３０ｃの
電流が、ボンディングワイヤ３３ａ，３３ｂ，３３ｃの
許容電流値以上とならないようドレイン電極の電流値に
対応する信号をゲート電極に出力し、ドレイン電極に流
れる電流を制限するよう動作する。なお、過電流制限部
はパワーＭＯＳＦＥＴ２３と同一の半導体チップに形成
されている。
【００４４】このように構成された本実施例では、パワ
ーＭＯＳＦＥＴ２３の出力パッド３０ａ，３０ｂ，３０
ｃと外部端子３２に接続されたボンディングワイヤ３３
ａ，３３ｂ，３３ｃに断線がなく、出力パッド３０ａ，
３０ｂ，３０ｃと外部端子３２の接続部分に不良がない
全て健全な状態では、半導体装置の動作によってパワー
ＭＯＳＦＥＴ２３の出力パッド３０ａ，３０ｂ，３０ｃ
から各ボンディングワイヤ３３ａ，３３ｂ，３３ｃに等
しい電流が流れる。そして半導体装置の最大出力時にお
いても各ボンディングワイヤ３３ａ，３３ｂ，３３ｃを
流れる電流値はそれぞれの許容電流値を越えることがな
い。
【００４５】また、例えば実装した機器、システム等の
実使用中に、何等かの要因でボンディングワイヤ３３ａ
が断線したり、あるいはボンディングワイヤ３３ａの端
が出力パッド３０ａもしくは外部端子３２から外れたり
して、ボンディングワイヤ３３ａに電流が流れない状態
になっている場合には、過電流制限部が動作していない
と健全なボンディングワイヤ３３ｂ，３３ｃを介してパ
ワーＭＯＳＦＥＴ２３の全電流が流れることになって許
容電流値を越える虞が出てくる。
【００４６】しかし、過電流制限部の電流検出回路３４
によって出力パッド３０ｂ，３０ｃの電流が、ボンディ
ングワイヤ３３ｂ，３３ｃの許容電流値を越えそうにな
っていることが検出線３５ｂ，３５ｃを介して検出され
と、電流検出回路３４の検出出力に対応した保護回路２
６の出力によりパワーＭＯＳＦＥＴ２３の出力が減少
し、ボンディングワイヤ３３ｂ，３３ｃを流れる電流が
それらの許容電流値を越えないように制限される。
【００４７】あるいは過電流制限部が、検出線３５ａで
出力パッド３０ａの電流が零であることを検出して動作
する場合には、出力パッド３０ａの電流が零であること
が電流検出回路３４によって検出されると、保護回路２
６によりパワーＭＯＳＦＥＴ２３の出力が、ボンディン
グワイヤ３３ｂ，３３ｃを流れる電流が許容電流値を越
えないように制限されたものとなる。
【００４８】これによって第１の実施例と同様、ボンデ
ィングワイヤ３３ａ，３３ｂ，３３ｃの一部に万一断線
等が発生した場合においても、半導体装置全体が動作し
なくなって実装した機器、システム等が停止するという
致命的な問題を引き起こすことがない。
【００４９】また、実装前の試験検査に際しても、所定
の仕様を満足するものであるかのチェックを行うと共
に、各ボンディングワイヤ３３ａ，３３ｂ，３３ｃの許
容電流値の和に等しい試験電流を流すようにして試験検
査を行うことで、ボンディングワイヤ３３ａ，３３ｂ，
３３ｃに健全でないものがあると保護回路２６と電流検
出回路３４が動作し、流れる電流の大きさが制限され
る。このためパワーＭＯＳＦＥＴ２３の電流をチェック
することによって容易に断線や接続部分が不良の半導体
装置を見出だすことができる。
【００５０】次に、第４の実施例を図５により説明す
る。本実施例は上記第２の実施例及び第３の実施例とは
出力端子がパワーＭＯＳＦＥＴのソース電極及びドレイ
ン電極の両方の側に設けられている点で異なるもので、
図５は出力部の回路図である。
【００５１】図５において、３６は半導体装置の出力部
で、この出力部３６はパワー半導体素子であるパワーＭ
ＯＳＦＥＴ２３を有して構成されている。このパワーＭ
ＯＳＦＥＴ２３のソース電極及びドレイン電極にはそれ
ぞれ３つの出力端子の出力パッド２４ａ，２４ｂ，２４
ｃ，３０ａ，３０ｂ，３０ｃが、配線路２５ａ，２５
ｂ，２５ｃ，３１ａ，３１ｂ，３１ｃを介して導通する
ように接続されている。
【００５２】そして出力パッド２４ａ，２４ｂ，２４
ｃ，３０ａ，３０ｂ，３０ｃには、外部端子１５，３２
との間に出力導線であるボンディングワイヤ１６ａ，１
６ｂ，１６ｃ，３３ａ，３３ｂ，３３ｃが、それぞれ両
端がボンディングされることによって接続されている。
これによりパワーＭＯＳＦＥＴ２３の出力は出力パッド
２４ａ，２４ｂ，２４ｃ，３０ａ，３０ｂ，３０ｃに均
等に分配されるようにして出力され、ボンディングワイ
ヤ１６ａ，１６ｂ，１６ｃ，３３ａ，３３ｂ，３３ｃに
は等しい電流が流れるようになっている。
【００５３】また、パワーＭＯＳＦＥＴ２３のゲート電
極には保護回路２６と電流検出回路３７を備えて構成さ
れる過電流制限部が接続されている。このうち保護回路
２６はソース電極とゲート電極の間に挿入されていて、
この保護回路２６には電流検出回路３７の検出出力が入
力されるように接続されている。さらに電流検出回路３
７には、各配線路２５ａ，２５ｂ，２５ｃ，３１ａ，３
１ｂ，３１ｃを流れる電流値を検出することによってボ
ンディングワイヤ１６ａ，１６ｂ，１６ｃ，３３ａ，３
３ｂ，３３ｃの過電流状態、もしくは電流が流れていな
い状態を検出するための検出線２８ａ，２８ｂ，２８
ｃ，３８ａ，３８ｂ，３８ｃがそれぞれ接続されてい
る。
【００５４】そして、保護回路２６と電流検出回路３７
を備えた過電流制限部は、ソース電極への電流が均分さ
れて流れる各配線路２５ａ，２５ｂ，２５ｃの電流が、
ボンディングワイヤ１６ａ，１６ｂ，１６ｃの許容電流
値以上とならないようソース電極の電流値に対応する信
号をゲート電極に出力すると共に、ドレイン電極からの
電流が均分されて流れる各配線路３１ａ，３１ｂ，３１
ｃの電流が、ボンディングワイヤ３３ａ，３３ｂ，３３
ｃの許容電流値以上とならないようドレイン電極の電流
値に対応する信号をゲート電極に出力し、ソース電極及
びドレイン電極を流れる電流を制限するよう動作する。
なお、過電流制限部はパワーＭＯＳＦＥＴ２３と同一の
半導体チップに形成されている。
【００５５】このように構成された本実施例では、パワ
ーＭＯＳＦＥＴ２３の出力パッド２４ａ，２４ｂ，２４
ｃ，３０ａ，３０ｂ，３０ｃと外部端子１５，３２に接
続されたボンディングワイヤ１６ａ，１６ｂ，１６ｃ，
３３ａ，３３ｂ，３３ｃに断線がなく、出力パッド２４
ａ，２４ｂ，２４ｃ，３０ａ，３０ｂ，３０ｃと外部端
子１５，３２の接続部分に不良がない全て健全な状態で
は、半導体装置の動作によってパワーＭＯＳＦＥＴ２３
の出力パッド２４ａ，２４ｂ，２４ｃ，３０ａ，３０
ｂ，３０ｃから各ボンディングワイヤ１６ａ，１６ｂ，
１６ｃ，３３ａ，３３ｂ，３３ｃに等しい電流が流れ
る。そして半導体装置の最大出力時においても各ボンデ
ィングワイヤ１６ａ，１６ｂ，１６ｃ，３３ａ，３３
ｂ，３３ｃを流れる電流値はそれぞれの許容電流値を越
えることがない。
【００５６】また、例えば実装した機器、システム等の
実使用中に、何等かの要因でボンディングワイヤ１６
ａ，１６ｂ，１６ｃ，３３ａ，３３ｂ，３３ｃの１本が
断線したり、あるいは１本の端が出力パッド２４ａ，２
４ｂ，２４ｃ，３０ａ，３０ｂ，３０ｃもしくは外部端
子１５，３２から外れたりして、電流が流れない状態に
なっている場合には、過電流制限部が動作していないと
残りの健全なものを介してパワーＭＯＳＦＥＴ２３の全
電流が流れることになって許容電流値を越える虞が出て
くる。
【００５７】しかし、過電流制限部の電流検出回路３７
によって許容電流値を越えそうになっていることが、あ
るいは電流が零であることが検出線２８ａ，２８ｂ，２
８ｃ，３８ａ，３８ｂ，３８ｃを介して検出されと、電
流検出回路３７の検出出力に対応した保護回路２６の出
力によりパワーＭＯＳＦＥＴ２３の出力が減少し、ボン
ディングワイヤ１６ａ，１６ｂ，１６ｃ，３３ａ，３３
ｂ，３３ｃのうちの健全なものを流れる電流がそれらの
許容電流値を越えないように制限される。
【００５８】これによって、ボンディングワイヤ１６
ａ，１６ｂ，１６ｃ，３３ａ，３３ｂ，３３ｃの一部に
万一断線等が発生した場合においても、半導体装置全体
が動作しなくなって実装した機器、システム等が停止す
るという致命的な問題を引き起こすことがない。
【００５９】また、実装前の試験検査に際しても、所定
の仕様を満足するものであるかのチェックを行うと共
に、各ボンディングワイヤ１６ａ，１６ｂ，１６ｃの許
容電流値の和、あるいはボンディングワイヤ３３ａ，３
３ｂ，３３ｃの許容電流値の和に等しい試験電流を流す
ようにして試験検査を行うことで、ボンディングワイヤ
１６ａ，１６ｂ，１６ｃ，３３ａ，３３ｂ，３３ｃに健
全でないものがあると保護回路２６と電流検出回路３７
が動作し、流れる電流の大きさが制限される。このため
パワーＭＯＳＦＥＴ２３の電流をチェックすることによ
って容易に断線や接続部分が不良の半導体装置を見出だ
すことができる。
【００６０】以上の各実施例はパワーＭＯＳＦＥＴを用
いているが、これに限るものではなくバイポーラトラン
ジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂ
ｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のどの様な出
力用半導体素子で構成してもよい。すなわち、第５の実
施例としてパワー半導体素子に３つのパワートランジス
タを用いたものについて図６により説明する。
【００６１】図６は出力部の回路図であり、図６におい
て３９は半導体装置の出力部で、この出力部３９は図示
しないが同一の半導体チップ上に形成された３つのパワ
ー半導体素子であるパワートランジスタ４０ａ，４０
ｂ，４０ｃを並列に接続するようにして構成されてお
り、半導体装置の出力部３９からの出力は３つのパワー
トランジスタ４０ａ，４０ｂ，４０ｃから均等に分配さ
れて出力されるようになっている。そして、３つのパワ
ートランジスタ４０ａ，４０ｂ，４０ｃのエミッタ電極
と、出力端子の出力パッド１３ａ，１３ｂ，１３ｃとは
それぞれ導通するように接続されている。
【００６２】また、各パワートランジスタ４０ａ，４０
ｂ，４０ｃのベース電極には入力端子１４が共通に接続
され、各コレクタ電極には電源電圧Ｖが印加されるよう
になっている。そして第１の実施例と同様に半導体装置
の出力部３９の外部端子１５と出力パッド１３ａ，１３
ｂ，１３ｃとは、出力導線のボンディングワイヤ１６
ａ，１６ｂ，１６ｃによって対応するものがそれぞれ接
続されている。
【００６３】また、各パワートランジスタ４０ａ，４０
ｂ，４０ｃのエミッタ電極とベース電極の間には過電流
制限部を構成する過電流検出保護回路４１ａ，４１ｂ，
４１ｃがそれぞれ挿入されている。これらの過電流検出
保護回路４１ａ，４１ｂ，４１ｃは、パワートランジス
タ４０ａ，４０ｂ，４０ｃと同一の半導体チップに形成
されており、それぞれのエミッタ電極に流れる電流がボ
ンディングワイヤ１６ａ，１６ｂ，１６ｃの許容電流値
以上とならないようエミッタ電極の電流値に対応する信
号をベース電極に出力し、エミッタ電極に流れる電流を
制限するよう動作する回路である。
【００６４】このように構成された本実施例では、パワ
ートランジスタ４０ａ，４０ｂ，４０ｃの出力パッド１
３ａ，１３ｂ，１３ｃと外部端子１５に接続されたボン
ディングワイヤ１６ａ，１６ｂ，１６ｃに断線がなく、
出力パッド１３ａ，１３ｂ，１３ｃと外部端子１５の接
続部分に不良がない全て健全な状態では、半導体装置の
動作によって各パワートランジスタ４０ａ，４０ｂ，４
０ｃの出力パッド１３ａ，１３ｂ，１３ｃから各ボンデ
ィングワイヤ１６ａ，１６ｂ，１６ｃに等しい電流が流
れる。そして半導体装置の最大出力時においても各ボン
ディングワイヤ１６ａ，１６ｂ，１６ｃを流れる電流値
はそれぞれの許容電流値を越えることがない。
【００６５】また、例えば実装した機器、システム等の
実使用中に、何等かの要因でボンディングワイヤ１６ａ
が断線したり、あるいはボンディングワイヤ１６ａの端
が出力パッド１３ａもしくは外部端子１５から外れたり
して、ボンディングワイヤ１６ａに電流が流れない状態
になっている場合には、外部端子１５に健全な状態で接
続されている２つのパワートランジスタ４０ｂ，４０ｃ
が動作し、出力パッド１３ｂ，１３ｃから外部端子１５
にボンディングワイヤ１６ｂ，１６ｃを介して電流が流
れ、通常の動作が継続されることになる。
【００６６】また一方、半導体装置の出力が大きくなっ
てボンディングワイヤ１６ｂ，１６ｃを流れる電流値が
大きくなり、電流値が許容電流値を越えそうになると過
電流検出保護回路４１ｂ，４１ｃが動作し、ボンディン
グワイヤ１６ｂ，１６ｃを流れる電流が許容電流値を越
えないよう制限される。
【００６７】これによってボンディングワイヤ１６ａ，
１６ｂ，１６ｃの一部に万一断線等が発生した場合にお
いても、半導体装置全体が動作しなくなって実装した機
器、システム等が停止するという致命的な問題を引き起
こすことがない。
【００６８】さらに実装前の試験検査に際しては、所定
の仕様を満足するものであるかのチェックを行うと共
に、各ボンディングワイヤ１６ａ，１６ｂ，１６ｃの許
容電流値の和に等しい試験電流を流すようにして試験検
査を行うと、３本のボンディングワイヤ１６ａ，１６
ｂ，１６ｃが健全である場合にはそのままの大きさの電
流が流せることになる。
【００６９】しかし、例えばボンディングワイヤ１６ａ
に電流が流れないような状態になっている場合には、残
りのボンディングワイヤ１６ｂ，１６ｃを流れる電流が
許容電流値を越えないよう過電流検出保護回路４１ｂ，
４１ｃが動作し、流れる電流の大きさが制限される。こ
のためパワートランジスタ４０ａ，４０ｂ，４０ｃのの
全電流をチェックすることによって容易に断線や接続部
分が不良の半導体装置を見出だすことができる。
【００７０】
【発明の効果】以上の説明から明らかなように、本発明
は出力部のパワー半導体素子の出力端子と外部端子とを
接続する複数の出力導線が、それぞれ過電流制限部によ
って各出力導線を流れる電流値が所定電流値以下に制限
されるように構成されていることにより、出力導線に許
容値を越える電流が流れずその溶断が防止しでき、実装
した機器、システム等の停止を引き起こさないようにす
ることができ、また容易に出力導線の接続不良等の検出
が行えるなどの効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る出力部の回路図で
ある。
【図２】本発明の第１の実施例における要部回路図であ
る。
【図３】本発明の第２の実施例に係る出力部の回路図で
ある。
【図４】本発明の第３の実施例に係る出力部の回路図で
ある。
【図５】本発明の第４の実施例に係る出力部の回路図で
ある。
【図６】本発明の第５の実施例に係る出力部の回路図で
ある。
【図７】第１の従来例の要部の概略を示す斜視図であ
る。
【図８】第１の従来例の出力部の回路図である。
【図９】第２の従来例の出力部の回路図である。
【符号の説明】
１１…出力部 １２ａ，１２ｂ，１２ｃ…パワーＭＯＳＦＥＴ １３ａ，１３ｂ，１３ｃ…出力パッド １５…外部端子 １６ａ，１６ｂ，１６ｃ…ボンディングワイヤ １７ａ，１７ｂ，１７ｃ…過電流検出保護回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 単一の入力端子を備えた出力部のパワー
    半導体素子の出力端子と外部端子とを複数の出力導線に
    より接続してなる半導体装置において、前記各出力導線
    は過電流制限部によって該各出力導線を流れる電流値が
    所定電流値以下に制限されるよう構成されていることを
    特徴とする半導体装置。
  2. 【請求項２】 パワー半導体素子が複数備えられている
    と共に前記各パワー半導体素子の出力導線に対応してそ
    れぞれ過電流制限部が設けられていることを特徴とする
    請求項１記載の半導体装置。
  3. 【請求項３】 過電流制限部が、各出力導線を流れる電
    流値を検出する電流検出回路と、この電流検出回路の出
    力に応じて前記出力導線の電流値が許容電流値以下とな
    るようパワー半導体素子の出力電流を制限する保護回路
    によって構成されていることを特徴とする請求項１記載
    の半導体装置。
  4. 【請求項４】 過電流制限部が、パワー半導体素子の極
    性の異なる出力電極が接続された各出力端子にそれぞれ
    挿入されていることを特徴とする請求項１記載の半導体
    装置。
JP7157260A 1995-06-23 1995-06-23 半導体装置 Pending JPH098075A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7157260A JPH098075A (ja) 1995-06-23 1995-06-23 半導体装置
US08/668,233 US5804859A (en) 1995-06-23 1996-06-21 Power semiconductor device having over-current protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7157260A JPH098075A (ja) 1995-06-23 1995-06-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH098075A true JPH098075A (ja) 1997-01-10

Family

ID=15645770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7157260A Pending JPH098075A (ja) 1995-06-23 1995-06-23 半導体装置

Country Status (2)

Country Link
US (1) US5804859A (ja)
JP (1) JPH098075A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233469B2 (en) 2001-04-24 2007-06-19 Vlt, Inc. Components having actively controlled circuit elements
JP2008187066A (ja) * 2007-01-31 2008-08-14 Oki Electric Ind Co Ltd パワートランジスタ
CN104879984A (zh) * 2015-05-21 2015-09-02 青岛海尔股份有限公司 冰箱

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6269011B1 (en) * 1999-02-14 2001-07-31 Yazaki Corporation Power supply system having semiconductor active fuse
US6529355B1 (en) * 2000-06-27 2003-03-04 National Instruments Corporation Input protection circuit implementing a voltage limiter
US7443229B1 (en) 2001-04-24 2008-10-28 Picor Corporation Active filtering
US6898092B2 (en) * 2003-06-25 2005-05-24 Picor Corporation EMI filter circuit
JP4409348B2 (ja) * 2004-04-26 2010-02-03 三菱電機株式会社 半導体装置およびその製造方法
WO2013032906A1 (en) * 2011-08-29 2013-03-07 Efficient Power Conversion Corporation Parallel connection methods for high performance transistors
US9391059B2 (en) 2014-08-20 2016-07-12 Hamilton Sundstrand Corporation Solid-state power controller channel protection systems and methods
US9673618B2 (en) 2014-11-21 2017-06-06 Hamilton Sundstrand Corporation Balancing parallel solid-state power controller channel currents systems and methods
US9871508B2 (en) * 2014-12-19 2018-01-16 Monolithic Power Systems, Inc. Smart switch for connecting an input power supply to a load
US10020651B2 (en) * 2015-09-18 2018-07-10 Hamilton Sundstrand Corporation Systems and methods for dissipating transient voltages in electrical systems
WO2018043039A1 (ja) * 2016-08-31 2018-03-08 パナソニックＩｐマネジメント株式会社 スイッチング回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246807B2 (ja) * 1993-07-07 2002-01-15 株式会社東芝 半導体集積回路装置
EP0657933B1 (en) * 1993-12-13 2000-06-28 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Integrated structure active clamp for the protection of power semiconductor devices against overvoltages

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233469B2 (en) 2001-04-24 2007-06-19 Vlt, Inc. Components having actively controlled circuit elements
JP2008187066A (ja) * 2007-01-31 2008-08-14 Oki Electric Ind Co Ltd パワートランジスタ
CN104879984A (zh) * 2015-05-21 2015-09-02 青岛海尔股份有限公司 冰箱

Also Published As

Publication number Publication date
US5804859A (en) 1998-09-08

Similar Documents

Publication Publication Date Title
CN110233613B (zh) 具有集成温度和电流感测电路的功率开关
JPH098075A (ja) 半導体装置
JP5296119B2 (ja) パワー・スイッチの構造および方法
US6781400B2 (en) Method of testing semiconductor integrated circuits and testing board for use therein
US6448636B2 (en) Multi-layered integrated semiconductor device incorporating electrically connected integrated circuit chips and monitoring pads
US5909112A (en) Configuration and test process for semiconductor overcurrent detecting circuit
US5909034A (en) Electronic device for testing bonding wire integrity
US5381105A (en) Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit
US5801536A (en) Test method for power integrated devices
US6534878B1 (en) Optimizing the power connection between chip and circuit board for a power switch
US6833722B2 (en) Electronic circuit device with a short circuit switch using transistors and method of testing such a device
US5654863A (en) Integrated circuit having a gate oxide
JP3754037B2 (ja) 半導体パワーモジュールおよび複合パワーモジュール
US7263759B2 (en) Methods of manufacturing and testing bonding wires
JPH11121683A (ja) 半導体集積回路
JP3552888B2 (ja) インテリジェントパワーモジュールおよびその試験方法
CN114070289A (zh) 具有负载电流感测模态的晶体管封装
US20230411312A1 (en) Semiconductor chip and semiconductor device
JPH08308092A (ja) 高耐圧ブレーカ装置
JP5590507B2 (ja) 半導体集積回路
US20010054904A1 (en) Monitoring resistor element and measuring method of relative preciseness of resistor elements
WO2024038640A1 (ja) 半導体直流遮断器および半導体モジュール
JP7392533B2 (ja) 検査システム
JP2023094167A (ja) スイッチング素子の出力電圧検出装置
JP3927251B2 (ja) 半導体装置