JP3923442B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3923442B2 JP3923442B2 JP2003084554A JP2003084554A JP3923442B2 JP 3923442 B2 JP3923442 B2 JP 3923442B2 JP 2003084554 A JP2003084554 A JP 2003084554A JP 2003084554 A JP2003084554 A JP 2003084554A JP 3923442 B2 JP3923442 B2 JP 3923442B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- film
- polished
- film thickness
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、被研磨膜を研磨する半導体装置の製造方法に関する。
【0002】
【従来の技術】
従来より、素子領域を画定する素子分離領域を形成するための技術として、LOCOS(LOCal Oxidation of Silicon、局所酸化)法が広く知られている。
【0003】
しかし、LOCOS法により素子分離領域を形成した場合には、バーズビークによって素子領域が小さくなる傾向がある。素子分離領域を形成する際の酸化量を小さくすれば、バーズビークを小さくすることが可能であるが、酸化量を小さくした場合には、十分な素子分離機能を得ることができなくなってしまう。また、LOCOS法により素子分離領域を形成した場合には、基板表面に大きな段差が形成されてしまう。このため、LOCOS法を用いて素子分離領域を形成する技術では、更なる微細化・高集積化が困難であった。
【0004】
LOCOS法に代わる方法として、STI(Shallow Trench Isolation)法が注目されている。STI法による素子分離領域の形成方法を図12を用いて説明する。図12は、従来の半導体装置の製造方法を示す工程断面図である。
【0005】
まず、図12(a)に示すように、半導体基板210上に、シリコン酸化膜212、シリコン窒化膜214を順次形成する。
【0006】
次に、フォトリソグラフィ技術を用い、シリコン窒化膜214及びシリコン酸化膜212をパターニングする。これにより、シリコン窒化膜214及びシリコン酸化膜212に、半導体基板210に達する開口部216が形成される。
【0007】
次に、開口部216が形成されたシリコン窒化膜214をマスクとして半導体基板210を異方性エッチングする。こうして、半導体基板210にトレンチ216、即ち溝が形成される。
【0008】
次に、図12(b)に示すように、トレンチ216内及びシリコン窒化膜214上にシリコン酸化膜220を形成する。
【0009】
次に、図12(c)に示すように、CMP(Chemical Mechanical Polishing、化学的機械的研磨)法により、シリコン窒化膜214の表面が露出するまで、シリコン酸化膜220表面を研磨する。シリコン窒化膜214は、シリコン酸化膜220を研磨する際のストッパとして機能する。研磨剤としては、例えば、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤を用いる。こうして、トレンチ216内に、シリコン酸化膜220より成る素子分離領域221が埋め込まれる。素子分離領域221により素子領域222が画定される。
【0010】
この後、シリコン窒化膜214及びシリコン酸化膜212をエッチング除去する。この後、素子領域222内にトランジスタ(図示せず)を形成する。こうして、半導体装置が製造される。
【0011】
STI法を用いて素子分離領域221を形成すれば、LOCOS法で素子分離領域を形成する場合のようなバーズビークが発生することはなく、素子領域222が狭くなってしまうのを防止することができる。また、トレンチ218の深さを深く設定することにより、実効的な素子間距離を長くすることができるため、高い素子分離機能を得ることができる。
【0012】
しかしながら、上記のような研磨剤、即ち、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤を用いた従来の半導体装置の製造方法では、研磨速度があまり速くなく、また、必ずしも良好な平坦性が得られなかった。
【0013】
近時、研磨速度が速く、良好な平坦性が得られる研磨剤として、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤が提案されている(特許文献1〜3参照)。提案されている研磨剤では、研磨砥粒として、例えば酸化セリウム(セリア、CeO2)が用いられている。また、添加剤として、例えばポリアクリル酸アンモニウム塩が用いられている。
【0014】
このような提案されている研磨剤を用いれば、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤を用いた場合と比較して、速い速度で被研磨膜220の表面を研磨することができ、しかも、被研磨膜220の表面の平坦性を向上することが可能となる。
【0015】
しかし、このような提案されている研磨剤を用いた場合には、被研磨膜220の表面がほぼ平坦化されると研磨速度が著しく遅くなってしまう。被研磨膜220の表面が平坦化されると研磨速度が著しく遅くなってしまうのは、提案されている研磨剤中に添加剤として含まれる界面活性剤の特性によるものと考えられている。このため、提案されている研磨剤を用いた場合には、シリコン窒化膜上に被研磨膜であるシリコン酸化膜が残ってしまう。
【0016】
ここで、シリコン酸化膜220の凹部における表面の高さとシリコン窒化膜214の表面の高さとがほぼ等しくなるように、シリコン酸化膜220の厚さを設定することも考えられる。しかし、シリコン酸化膜220の膜厚は設計値に対して±30nm程度変動するのが一般的である。このため、シリコン酸化膜220が設計値より厚く形成されてしまった場合(図13(a)参照)には、シリコン窒化膜214上にシリコン酸化膜220が残ってしまう(図13(b)参照)。
【0017】
シリコン窒化膜214上にシリコン酸化膜220が残っていると、シリコン窒化膜214やシリコン酸化膜212をエッチング除去することができないため、シリコン窒化膜214上のシリコン酸化膜212を、何らかの方法により除去しなければならない。
【0018】
シリコン窒化膜214上に残ったシリコン酸化膜220を除去する方法として、研磨剤の供給を止め、純水を供給しながらシリコン酸化膜220を研磨することが提案されている。シリコン酸化膜220の平坦化が終了した時点においては、シリコン酸化膜220と研磨パッド(図示せず)との間には研磨剤(図示せず)が残っている。研磨剤に含まれていた添加剤は水溶性であるため、純水を供給すると、添加剤が短時間で除去される。一方、研磨剤に含まれていた研磨砥粒は水溶性ではないためシリコン酸化膜220と研磨パッドとの間に残る。添加剤は、シリコン酸化膜220の表面が平坦化された際に、シリコン酸化膜220の研磨速度を遅くするのに寄与していたものである。このような添加剤が短時間に除去される一方、研磨に寄与する研磨砥粒は研磨パッドとシリコン酸化膜220との間に残るため、シリコン窒化膜214上に残っているシリコン酸化膜220を研磨により除去することが可能となる。
【0019】
【特許文献1】
特開2000−248263号公報
【特許文献2】
特開平8−22970号公報
【特許文献3】
特開平5−326469号公報
【特許文献4】
特開2001−9702号公報
【0020】
【発明が解決しようとする課題】
しかしながら、単に、研磨剤を供給するのを止め、純水を供給しながら被研磨膜であるシリコン酸化膜220を研磨すると、図14に示すように、素子分離領域を構成する埋め込み酸化膜220の表面にディッシング(dishing)224と称される凹みが深く生じてしまう場合があった。埋め込み酸化膜220の表面にディッシング224が深く生じると、埋め込み酸化膜220のウェハ面内及びウェハ面間のばらつきに対するマージンが小さくなってしまう。
【0021】
本発明の目的は、被研磨膜表面にディッシングが生じるのを抑制しつつ、高いスループットで被研磨膜を研磨し得る半導体装置の製造方法を提供することにある。
【0022】
【課題を解決するための手段】
本発明の一観点によれば、被研磨膜の膜厚を測定する膜厚測定工程と、次いで、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を供給しながら、前記被研磨膜の表面を研磨することにより、前記被研磨膜の表面を平坦化する第1の工程と、前記研磨剤の供給を止め、水を供給しながら、前記膜厚測定工程で測定された前記被研磨膜の測定膜厚の基準膜厚からのずれに応じて補正された研磨量で、前記被研磨膜の表面を更に研磨する第2の工程とを有することを特徴とする半導体装置の製造方法が提供される。
【0023】
【発明の実施の形態】
[第1実施形態]
本発明の第1実施形態による半導体装置の製造方法を図1乃至図10を用いて説明する。
【0024】
(研磨装置)
本実施形態による半導体装置の製造方法を説明するに先立って、本実施形態で用いられる研磨装置について図1乃至図3を用いて説明する。図1は、研磨装置を示す平面図である。図2は、研磨装置を示す側面図(その1)である。図3は、研磨装置を示す側面図(その2)である。
【0025】
図1に示すように、基台100上には、回転可能な研磨テーブル102a〜102cが3つ設けられている。
【0026】
本実施形態では、メイン研磨と仕上げ研磨のいずれにおいても、研磨テーブル102aを用いる。なお、メイン研磨及び仕上げ研磨の詳細な内容については、後述することとする。本実施形態では、研磨テーブル102b、102cについては、特に用いない。
【0027】
図2に示すように、研磨テーブル102上には、それぞれ研磨パッド104が設けられている。
【0028】
基台100上には、アーム108a〜108dを有するカルーセル110が設けられている。
【0029】
アーム108a〜108dには、回転可能な研磨ヘッド112a〜112dがそれぞれ設けられている。カルーセル110を適宜回転させることにより、研磨ヘッド11a〜112dを移動させることが可能である。
【0030】
図2に示すように、研磨ヘッド112a〜112dは、半導体基板10を支持する。研磨ヘッド112a〜112dは、半導体基板10を回転させながら、半導体基板10を研磨パッド104a、104bに押し付ける。
【0031】
研磨テーブル102a〜102c上には、それぞれ複数のノズル124a、124bが設けられている。ノズル124aは、研磨剤を研磨パッド104上に供給するためのものである。ノズル124bは、純水等を研磨パッド104上に供給するためのものである。
【0032】
図1に示すように、研磨テーブル102a〜102cの側部には、研磨パッド104の目立てを行うための目立て装置114a〜114cがそれぞれ設けられている。
【0033】
図3に示すように、目立て装置114は、ダイヤモンドディスク116を有している。ダイヤモンドディスク116は、例えばステンレスより成る台金118に、例えば150μm程度の粒状のダイヤモンド120を固定することにより構成されている。ダイヤモンド120を配置する密度は、1cm2当たり数個程度となっている。ダイヤモンド120は、例えばニッケルめっき層122により台金118に固定されている。
【0034】
こうして、本実施形態で用いられる研磨装置が構成されている。
【0035】
(半導体装置の製造方法)
次に、本実施形態による半導体装置の製造方法について図4乃至図10を用いて説明する。図4及び図5は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【0036】
まず、図4(a)に示すように、半導体基板10を用意する。半導体基板10としては、例えばシリコン基板を用いる。より具体的には、例えばシリコンウェハを用いる。
【0037】
次に、半導体基板10上の全面に、例えば熱酸化法により、シリコン酸化膜12を形成する。シリコン酸化膜12の厚さは、例えば10nm程度とする。
【0038】
次に、全面に、例えばCVD法により、シリコン窒化膜14を形成する。シリコン窒化膜14の膜厚は、例えば100nm程度とする。
【0039】
次に、フォトリソグラフィ技術を用い、シリコン窒化膜14及びシリコン酸化膜12に半導体基板10に達する開口部16を形成する。
【0040】
次に、開口部16が形成されたシリコン窒化膜14をマスクとして、半導体基板10を異方性エッチングする。これにより、半導体基板10にトレンチ18、即ち、溝が形成される。トレンチ18の深さは、例えば300nm程度とする。
【0041】
次に、図7(b)に示すように、全面に、例えば高密度プラズマCVD法により、シリコン酸化膜20を形成する。シリコン酸化膜20の膜厚は、例えば440nmを目標膜厚とする。こうして、トレンチ18内にシリコン酸化膜20が埋め込まれる。こうして、表面に凹凸が存在するシリコン酸化膜20が形成される。
【0042】
次に、被研磨膜であるシリコン酸化膜20の膜厚を測定する。被研磨膜20の膜厚の測定は、全数測定でもよいし、抜き取り測定でもよい。即ち、すべてのウェハについて被研磨膜20の膜厚を測定してもよいし、一部のウェハに対して被研磨膜20の膜厚を測定してもよい。被研磨膜20の膜厚はロット毎にばらつく傾向があるため、抜き取り測定を行う場合には、1つのロット内においてある程度の枚数のウェハに対して抜き取り測定を行うことが望ましい。1ロットのウェハの枚数が例えば25枚の場合には、25枚のウェハのうちの例えば10枚のウェハに対して抜き取り測定を行う。測定箇所の数は、1枚のウェハに対して例えば12箇所ずつとする。
【0043】
被研磨膜20の膜厚を測定する際には、例えば、シリコン窒化膜14の表面から被研磨膜20の凸部の表面までの膜厚を測定する。測定装置としては、例えば、KLA−Tencor株式会社製の薄膜測定装置(ASET−F5)を用いることができる。
【0044】
なお、ここでは、被研磨膜20の膜厚を測定する際、シリコン窒化膜14の表面から被研磨膜20の凸部の表面までの膜厚を測定したが、トレンチ16の底面から被研磨膜20の凹部の表面までの膜厚を測定してもよい。
【0045】
次に、測定された被研磨膜20の膜厚のデータに基づいて、被研磨膜20の測定膜厚の平均値d′を求める。こうして求められた被研磨膜20の測定膜厚の平均値d′、即ち平均膜厚は、仕上げ研磨における研磨時間を最適化する際に用いられる。仕上げ研磨における研磨時間の最適化については、後述することとする。
【0046】
次に、半導体基板10を、研磨ヘッド112a(図1参照)により支持する。この際、被研磨膜であるシリコン酸化膜20が下面側に位置するようにする。
【0047】
次に、カルーセル110を反時計回りに90度程度回転させる。これにより、半導体基板10を支持する研磨ヘッド112aが、上面に研磨パッド104が設けられた研磨テーブル102a上に位置することとなる。
【0048】
次に、図2に示すように、CMP法により、メイン研磨を行う。メイン研磨は、以下のようにして行う。即ち、研磨ヘッド112aにより半導体基板10を回転させながら、研磨ヘッド112aを降下させ、被研磨膜20の表面を研磨パッド104の表面に押し付ける。この際、研磨テーブル102aを回転させるとともに、ノズル124aを介して研磨パッド104上に研磨剤を供給する。こうして、被研磨膜であるシリコン酸化膜20の表面が研磨され、表面がほぼ平坦なシリコン酸化膜20が得られる(図7(c)参照)。
【0049】
研磨剤、即ち、スラリーとしては、被研磨膜20の表面に凹凸が存在する際には比較的速い研磨レートで被研磨膜20の表面を研磨し、被研磨膜20の表面がほぼ平坦化された際には被研磨膜20に対する研磨レートが遅くなるような特性を有する研磨剤を用いる。
【0050】
このような研磨剤としては、例えば、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を用いる。このような研磨剤では、研磨砥粒として、例えば酸化セリウム(セリア)が用いられている。また、添加剤として、例えばポリアクリル酸アンモニウム塩が用いられている。このような研磨剤としては、例えばEKCテクノロジー株式会社製の研磨剤(型番:Micro Planer STI2100)を挙げることができる。
【0051】
図6は、本実施形態で用いられる研磨剤の特性を示すグラフである。横軸は研磨圧力を示している。縦軸は研磨速度、即ち研磨レートを示している。
【0052】
図6から分かるように、本実施形態で用いられる研磨剤は、ある研磨圧力を境界として、その境界より小さい研磨圧力においては研磨速度が遅く、その境界より大きい研磨圧力においては研磨圧力にほぼ比例して研磨速度が速くなる傾向がある。
【0053】
図7は、研磨速度が変化するメカニズムを示す概念図である。
【0054】
図7(a)に示すように、被研磨膜20の表面に凹凸が存在している状態においては、被研磨膜20の凸部における角の部分に圧力が集中するため、被研磨膜20の凸部における角の部分に高い圧力が加わる。このため、被研磨膜20の凸部が速い研磨レートで研磨され、被研磨膜20は速い研磨速度で平坦化される。
【0055】
これに対し、図7(b)に示すように被研磨膜20の表面がほぼ平坦化された状態においては、高い圧力が一部に集中して加わることはなく、被研磨膜20に加わる圧力は全体として平均化される。このため、被研磨膜20に対する研磨速度は極めて遅くなる。
【0056】
このように、本実施形態で用いられる研磨剤は、表面に凹凸が存在する被研磨膜20に対する研磨速度は速く、表面が平坦化された被研磨膜20に対する研磨速度は遅くなるという特性を有している。
【0057】
なお、表面が平坦化された被研磨膜20に対して研磨速度が遅くなるのは、研磨剤に添加剤として含まれている界面活性剤の特性によるものと考えられている。
【0058】
メイン研磨の終点検出は、例えば研磨テーブル102aの駆動電圧に基づいて行う。
【0059】
図8は、メイン研磨の際における研磨テーブルの駆動電圧の変化を示すグラフである。横軸は、研磨時間を示している。縦軸は、研磨テーブルの駆動電圧を示している。
【0060】
メイン研磨の際における研磨テーブル102aの駆動電圧は、例えば図8に示すように変化する。そして、被研磨膜20の表面がほぼ平坦化されると、研磨テーブル102aの駆動電圧は殆ど変化しなくなる。このため、単位時間当たりの駆動電圧の変化を観測することにより、終点検出を行うことができる。
【0061】
なお、ここでは、メイン研磨の終点検出を研磨テーブル102aの駆動電圧に基づいて行う場合を例に説明したが、メイン研磨の終点を検出する方法はこれに限定されるものではなく、他の方法を用いてメイン研磨の終点を検出してもよい。例えば、研磨テーブル102aの駆動電流を観測することにより、終点検出を行ってもよい。また、研磨テーブル102aのトルクを観測することにより、終点検出を行ってもよい。また、研磨ヘッド112aの駆動電圧、駆動電流、トルク等を観測することによっても、終点検出を行うことが可能である。
【0062】
メイン研磨を行う際の条件は、例えば以下の通りとする。
【0063】
研磨ヘッド112aを研磨パッド104に押し付ける圧力は、例えば100〜500g重/cm2の範囲とする。ここでは、例えば200g重/cm2とする。
【0064】
研磨ヘッド112aの回転数は、例えば70〜140回転の範囲とする。ここでは、例えば120回転/分とする。
【0065】
研磨テーブル112aの回転数は、例えば70〜120回転/分の範囲とする。ここでは、例えば120回転/分とする。
【0066】
研磨剤126の供給量は、例えば0.1〜0.3リットルの範囲とする。ここでは、例えば0.2リットル/分とする。
【0067】
なお、メイン研磨を行う際の条件は、上記に限定されるものではなく、適宜設定すればよい。
【0068】
なお、研磨パッド104の目立てを、メイン研磨を行う前に行ってもよいし、メイン研磨中に行ってもよい。
【0069】
研磨パッド104の目立てを行う際の条件は、例えば以下の通りとする。
【0070】
ダイヤモンドディスク116が研磨パッド104aに加える荷重は、例えば100〜200g重/cm2とする。
【0071】
ダイヤモンドディスク116の回転数は、例えば70〜120g重/cm2とする。
【0072】
こうして、被研磨膜であるシリコン酸化膜20に対するメイン研磨が終了する。
【0073】
次に、仕上げ研磨を行う。仕上げ研磨は、以下のようにして行う。即ち、研磨パッド104上に研磨剤を供給するのを止め、ノズル124bを介して純水を研磨パッド104上に供給する。そして、研磨ヘッド112aを回転させながら、被研磨膜20を研磨パッド104表面に押し付ける。この際、研磨テーブル102bについても回転させる。
【0074】
仕上げ研磨を開始する際、被研磨膜であるシリコン酸化膜20と研磨パッド104との間には、メイン研磨の際に用いられた研磨剤126が残っている。研磨剤126に含まれていた添加剤は水溶性であるため、純水128を供給すると、添加剤は短時間で除去される。一方、研磨剤126に含まれていた研磨砥粒は、水溶性ではないため、除去されにくく、被研磨膜20と研磨パッド104との間に残ることとなる。添加剤は、被研磨膜20の表面が平坦化された際に、被研磨膜20の研磨速度を遅くするのに寄与していたものである。このような添加剤が短時間に除去される一方、研磨に寄与する研磨砥粒は被研磨膜20と研磨パッド104との間に残るため、残された研磨砥粒により被研磨膜20を更に研磨することができる。
【0075】
なお、このように、研磨剤126を供給するのを止め、純水128を供給しながら被研磨膜20を研磨する技術は、水ポリッシュと称されている。
【0076】
本実施形態では、仕上げ研磨を行う際に、被研磨膜20の測定膜厚の基準膜厚からのずれに応じて補正された研磨時間で、被研磨膜20を研磨する。換言すれば、被研磨膜20の測定膜厚の基準膜厚からのずれに応じて最適化された研磨時間で、被研磨膜20に対して仕上げ研磨を行う。仕上げ研磨の研磨時間の最適化は、以下のようにして行う。
【0077】
まず、メイン研磨を行う前に予め求めておいた被研磨膜20の測定膜厚の平均値d′と、被研磨膜20の基準膜厚dとの差Δdを求める。被研磨膜20の基準膜厚d、即ち、目標膜厚は、上述したように、例えば440nmである。基準膜厚dと測定膜厚の平均値d′との差Δdは、以下のような式により表される
Δd=d−d′ …(1)
被研磨膜20の測定膜厚の平均値d′が例えば453.2nmの場合、被研磨膜20の測定膜厚の平均値と基準膜厚との差Δdは−13.2nmとなる。
【0078】
図9は、仕上げ研磨の時間と被研磨膜の研磨量との関係を示すグラフである。横軸は、仕上げ研磨の時間を示している。縦軸は、被研磨膜の研磨量を示している。なお、このような仕上げ研磨の時間と被研磨膜の研磨量との関係については、予め求めておく。
【0079】
図9から分かるように、被研磨膜20の研磨量は、仕上げ研磨の時間に比例する傾向がある。研磨時間をtとし、研磨量をy、定数をaとすると、以下のような式が成立する。
【0080】
y=a・t …(2)
なお、図9において45秒経過後に傾きが小さくなっているのは、研磨に寄与する研磨砥粒が純水により流されて減少してしまうためと考えられる。
【0081】
研磨量が研磨時間に正比例するため、被研磨膜20の測定膜厚d′の基準膜厚dからのずれに応じて仕上げ研磨における研磨時間を適宜補正すれば、仕上げ研磨を最適な研磨時間で行うことが可能となる。
【0082】
被研磨膜20が基準膜厚、即ち目標通りの膜厚で形成された場合における仕上げ研磨の最適な研磨時間、即ち基準研磨時間を例えばTとすると、仕上げ研磨の際における最適な研磨時間T′は、以下のような式により表される。
【0083】
T′=T−Δd/a …(3)
被研磨膜20が目標通りの膜厚で形成された場合における仕上げ研磨の最適な研磨時間Tを例えば25秒とし、図9から求められる定数aを例えば1nmとすると、式(3)より、被研磨膜を研磨する際における最適な研磨時間T′は例えば38.2秒となる。
【0084】
なお、被研磨膜20が基準膜厚、即ち目標通りの膜厚で形成された場合における仕上げ研磨の最適な研磨時間、即ち基準研磨時間Tについては、予め求めておく。
【0085】
このようにして、本実施形態では、仕上げ研磨を行う際における研磨時間を、被研磨膜20の測定膜厚の基準膜厚からのずれに応じて補正する。本実施形態では、仕上げ研磨を行う際における研磨時間を、被研磨膜20の測定膜厚の基準膜厚からのずれに応じて補正するため、被研磨膜であるシリコン酸化膜の膜厚にばらつきが生じた場合であっても、最適な研磨時間で仕上げ研磨を行うことができる。
【0086】
仕上げ研磨を行う際の条件は、例えば以下のように設定する。
【0087】
研磨ヘッド112aを研磨パッド104bに押し付ける圧力、即ち研磨圧力は、例えば50〜500g重/cm2の範囲とする。ここでは、例えば140g重/cm2とする。
【0088】
研磨ヘッド112aの回転数は、例えば40〜140回転の範囲とする。ここでは、例えば120回転/分とする。
【0089】
研磨テーブル102bの回転数は、例えば40〜140回転/分の範囲とする。ここでは、例えば120回転/分とする。
【0090】
純水128の供給量は、例えば0.1〜10リットルの範囲とする。ここでは、例えば0.2リットル/分とする。
【0091】
仕上げ研磨を行う際の条件は、上記に限定されるものではなく、適宜設定すればよい。
【0092】
こうして、シリコン窒化膜14上のシリコン酸化膜20が除去され、仕上げ研磨が終了する(図5(a)参照)。
【0093】
この後、図5(b)に示すように、シリコン窒化膜14及びシリコン酸化膜14をエッチング除去する。トレンチ18内に埋め込まれたシリコン酸化膜20より成る素子分離領域21により、素子領域22が画定される。
【0094】
この後、素子領域22内に、トランジスタ等(図示せず)を形成する。
【0095】
こうして、本実施形態による半導体装置が製造される。
【0096】
(評価結果)
次に、本実施形態による半導体装置の製造方法の評価結果について図10を用いて説明する。図10は、被研磨膜の表面に生じたディッシングを示す断面図である。
【0097】
被研磨膜であるシリコン酸化膜20の表面に生ずるディッシングの深さを測定したところ、以下のような結果が得られた。なお、測定器としては、接触式の段差測定器を用いた。
【0098】
まず、仕上げ研磨の研磨時間を最適化することなく、仕上げ研磨を単に25秒間行った場合について、評価を行った。
【0099】
被研磨膜20の測定膜厚の平均値が455nmの場合、シリコン窒化膜14上に被研磨膜20が残ってしまった。但し、被研磨膜20の表面に生じたディッシングの深さは、1nmと浅かった。
【0100】
被研磨膜20の測定膜厚の平均値が440nmの場合、シリコン窒化膜14上に被研磨膜20が残ってしまうことはなかった。被研磨膜20の表面に生じたディッシング24の深さは22nmであり、許容範囲内であった。
【0101】
被研磨膜20の測定膜厚の平均値が425nmの場合、シリコン窒化膜14上に被研磨膜20が残ってしまうことはなかった。被研磨膜20の表面に生じたディッシング24の深さは40nmであり、許容範囲外であった。
【0102】
これらのことから、仕上げ研磨の単に25秒間行った場合には、被研磨膜20の膜厚がばらつくと、シリコン窒化膜14上に被研磨膜20が残ってしまったり、被研磨膜20表面にディッシングが深く生じてしまったりすることが分かる。
【0103】
次に、本実施形態の場合、即ち、被研磨膜20の測定膜厚の基準膜厚からのずれに応じて補正された研磨時間で仕上げ研磨を行った場合について、評価を行った。
【0104】
被研磨膜20の測定膜厚の平均値d′が455nmの場合、d=440nm、T=25秒、a=1とすると、仕上げ研磨における最適な研磨時間T′は40秒となる。測定膜厚の平均値d′が455nmの被研磨膜20に対して、仕上げ研磨を40秒間行ったところ、シリコン窒化膜14上に被研磨膜20が残ってしまうことはなかった。被研磨膜20表面に生じたディッシング24の深さは20nmであり、許容範囲内であった。
【0105】
被研磨膜20の測定膜厚の平均値d′が440nmの場合、上記と同様にd=440nm、T=25秒、a=1とすると、仕上げ研磨における最適な研磨時間T′は25秒となる。測定膜厚の平均値d′が440nmの被研磨膜20に対して、仕上げ研磨を25秒間行ったところ、シリコン窒化膜14上に被研磨膜20が残ってしまうことはなかった。被研磨膜20表面に生じたディッシング24の深さは22nmであり、許容範囲内であった。
【0106】
被研磨膜20の測定膜厚の平均値d′が425nmの場合、上記と同様にd=440nm、T=25秒、a=1とすると、仕上げ研磨における最適な研磨時間T′は10秒となる。測定膜厚の平均値d′が425nmの被研磨膜20に対して、仕上げ研磨を10秒間行ったところ、シリコン窒化膜14上に被研磨膜20が残ってしまうことはなかった。被研磨膜20表面に生じたディッシング24の深さは20.5nmであり、許容範囲内であった。
【0107】
以上のことから、本実施形態によれば、被研磨膜20の膜厚がばらついた場合であっても、被研磨膜20の表面にディッシング24が深く生じるのを抑制しつつ、シリコン窒化膜14上の被研磨膜20を研磨により除去することができる。
【0108】
本実施形態による研磨方法は、メイン研磨を行う前に被研磨膜20の膜厚を予め測定し、被研磨膜20の測定膜厚の基準膜厚からのずれに応じて補正された研磨時間で、仕上げ研磨を行うことに主な特徴がある。
【0109】
上述したように、仕上げ研磨における研磨時間を単に一律に設定した場合には、被研磨膜20が基準膜厚、即ち目標膜厚より厚く形成されてしまった場合には、シリコン窒化膜14上に被研磨膜20が残ってしまい、被研磨膜20が基準膜厚、即ち目標膜厚より薄く形成されてしまった場合には、被研磨膜14の表面にディッシングが生じてしまう。
【0110】
これに対し、本実施形態によれば、メイン研磨を行う前に被研磨膜20の膜厚を予め測定し、被研磨膜20の測定膜厚の基準膜厚からのずれに応じて補正された研磨時間で仕上げ研磨を行うため、被研磨膜20の膜厚がばらついた場合であっても、被研磨膜20の表面にディッシングが深く生じるのを抑制しつつ、シリコン窒化膜14上の被研磨膜20を研磨により除去することができる。
【0111】
しかも、本実施形態によれば、研磨砥粒と界面活性剤より成る添加剤とを含む研磨速度が速い研磨剤を用いるため、被研磨膜20を迅速に平坦化することができる。従って、本実施形態によれば、ディッシング24の発生を抑制しつつ、高いスループットで被研磨膜20を研磨し得る半導体装置の製造方法を提供することができる。
【0112】
[第2実施形態]
本発明の第2実施形態による半導体装置の製造方法を図10を用いて説明する。図1乃至図9に示す第1実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【0113】
本実施形態による半導体装置の製造方法は、メイン研磨を行う前に予め被研磨膜20の膜厚を測定し、被研磨膜20の測定膜厚の基準膜厚からのずれに基づいて補正された研磨圧力で、仕上げ研磨を行うことに主な特徴がある。換言すれば、本実施形態による半導体装置の製造方法は、被研磨膜20の測定膜厚の基準膜厚からのずれに基づいて最適化された研磨圧力で仕上げ研磨を行うことに主な特徴がある。
【0114】
まず、メイン研磨を行う工程までは、第1実施形態による半導体装置の製造方法と同様であるので説明を省略する(図4(a)乃至図4(c)参照)。
【0115】
次に、仕上げ研磨を行う。仕上げ研磨は、予め測定された被研磨膜20の測定膜厚の基準膜厚からのずれに基づいて最適化された研磨圧力で行う。被研磨膜20の膜厚の測定は、メイン研磨を行う前に測定しておく。
【0116】
仕上げ研磨を行う際における最適な研磨圧力は、以下のようにして求められる。
【0117】
まず、メイン研磨を行う前に予め求めておいた被研磨膜20の測定膜厚の平均値d′と、被研磨膜20の膜厚の基準膜厚dとの差Δdを求める。被研磨膜20の基準膜厚dは、第1実施形態と同様に、例えば440nmとする。被研磨膜20の測定膜厚の平均値d′と基準膜厚dの差Δdは、以下のような式により表される
Δd=d−d′ …(4)
被研磨膜20の測定膜厚d′が例えば442.5nmの場合、被研磨膜20の測定膜厚の平均値dと基準膜厚dとの差Δdは−2.5nmとなる。
【0118】
図11は、仕上げ研磨の際に被研磨膜に加える圧力と被研磨膜の研磨量との関係を示すグラフである。横軸は、被研磨膜に加える圧力を示している。縦軸は、被研磨膜の研磨量を示している。図11は、仕上げ研磨を例えば30秒間行った場合のものである。
【0119】
なお、このような仕上げ研磨における研磨圧力と被研磨膜の研磨量との関係については、予め求めておく。
【0120】
図11から分かるように、被研磨膜20の研磨量は、被研磨膜20を仕上げ研磨する際の研磨圧力に比例する傾向がある。研磨圧力をpとし、研磨量をy、定数をbとすると、以下のような式が成立する。
【0121】
y=b・p …(5)
研磨量が研磨圧力に正比例するため、被研磨膜20の測定膜厚d′の基準膜厚dからのずれに応じて仕上げ研磨における研磨圧力を補正すれば、仕上げ研磨を最適な研磨圧力で行うことができる。
【0122】
被研磨膜20が基準膜厚、即ち目標通りの膜厚で形成された場合における仕上げ研磨の最適な研磨圧力、即ち基準研磨圧力を例えばPとすると、仕上げ研磨の際における最適な研磨圧力P′は、以下のような式により表される。
【0123】
P′=P−Δd/b …(6)
被研磨膜20が基準膜厚、即ち、目標通りの膜厚で形成された場合における仕上げ研磨の最適な研磨圧力、即ち基準研磨圧力Pを例えば140g重/cm2とし、図11から求められる定数bを例えば2とすると、式(6)より、被研磨膜20を研磨する際の最適な研磨圧力P′は例えば152.5g重/cm2となる。
【0124】
なお、被研磨膜20が基準膜厚、即ち、目標通りの膜厚で形成された場合における仕上げ研磨の最適な研磨圧力Pについては、予め求めておく。
【0125】
仕上げ研磨を行う際の条件は、例えば以下のように設定する。
【0126】
研磨ヘッド112aの回転数は、例えば40〜140回転の範囲とする。ここでは、例えば120回転/分とする。
【0127】
研磨テーブル102bの回転数は、例えば40〜140回転/分の範囲とする。ここでは、例えば120回転/分とする。
【0128】
純水128の供給量は、例えば0.1〜10リットルの範囲とする。ここでは、例えば0.2リットル/分とする。
【0129】
仕上げ研磨の時間は、例えば30秒とする。
【0130】
仕上げ研磨を行う際の条件は、上記に限定されるものではなく、適宜設定すればよい。
【0131】
こうして、シリコン窒化膜14上のシリコン酸化膜20が除去され、仕上げ研磨が終了する(図5(a)参照)。
【0132】
この後の半導体装置の製造方法は、図5(b)を用いて上述した第1実施形態による半導体装置の製造方法と同様であるので、説明を省略する。
【0133】
こうして、本実施形態による半導体装置が製造される。
【0134】
本実施形態による半導体装置の製造方法について評価を行ったところ、第1実施形態による半導体装置の製造方法と同様に、良好な結果が得られた。即ち、被研磨膜20の膜厚がばらついた場合であっても、被研磨膜20の表面に生ずるディッシング24を浅く抑制しつつ、シリコン窒化膜14上の被研磨膜20を除去することができた。
【0135】
このように、本実施形態によれば、メイン研磨を行う前に予め被研磨膜20の膜厚を測定し、被研磨膜20の測定膜厚の基準膜厚からのずれに応じて補正された研磨圧力で仕上げ研磨を行うため、被研磨膜20の膜厚がばらついた場合であっても、被研磨膜20の表面にディッシング24が深く生じるのを抑制しつつ、シリコン窒化膜14上の被研磨膜20を研磨により除去することができる。
【0136】
しかも、本実施形態によれば、研磨砥粒と界面活性剤より成る添加剤とを含む研磨速度が速い研磨剤を用いるため、被研磨膜20を迅速に平坦化することができる。従って、本実施形態によれば、第1実施形態による半導体装置の製造方法と同様に、ディッシング24の発生を抑制しつつ、高いスループットで被研磨膜20を研磨し得る半導体装置の製造方法を提供することができる。
【0137】
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
【0138】
例えば、上記実施形態では、被研磨膜の測定膜厚の平均値に基づいて仕上げ研磨の際における研磨時間や研磨圧力を最適化したが、仕上げ研磨の際における研磨時間や研磨圧力は、必ずしも被研磨膜の測定膜厚の平均値に基づいて最適化しなくてもよい。例えば、被研磨膜の測定膜厚の最大値や最小値に基づいて、仕上げ研磨の際における研磨時間や研磨圧力を最適化してもよい。
【0139】
また、第1実施形態では、定数aの値を1として仕上げ研磨の時間を最適化したが、定数aの値は、被研磨膜の特性、研磨剤の特性、研磨条件等により異なるものである。従って、定数aの値は1に限定されるものではなく、適宜設定すればよい。
【0140】
また、第2実施形態では、定数bの値を2として仕上げ研磨の圧力を最適化したが、定数bの値は、被研磨膜の特性、研磨剤の特性、研磨条件等により異なるものである。従って、定数bの値は2に限定されるものではなく、適宜設定すればよい。
【0141】
また、上記実施形態では、酸化セリウム(セリア)より成る研磨砥粒を含む研磨剤を用いる場合を例に説明したが、本発明は、研磨剤に含まれる研磨砥粒は酸化セリウムに限定されるものではない。即ち、表面に凹凸が存在する被研磨膜20に対する研磨速度が比較的速く、表面がほぼ平坦化された被研磨膜20に対しては研磨速度が遅くなるような特性を有する研磨剤を適宜用いることができる。例えば、酸化シリコン(シリカ)より成る研磨砥粒を含み、上記のような特性を有する研磨剤を用いてもよい。例えば、かかる研磨剤として、花王株式会社製のKS−S−210を挙げることができる。
【0142】
また、上記実施形態では、STI法により素子分離領域を形成する場合を例に説明したが、本発明は、素子分離領域を形成する場合に限定されるものではなく、平坦化された被研磨膜の表面を更に研磨する際に広く用いることができる。
【0143】
【発明の効果】
以上の通り、本発明によれば、メイン研磨を行う前に被研磨膜の膜厚を予め測定し、被研磨膜の測定膜厚の基準膜厚からのずれに応じて補正された研磨量で仕上げ研磨を行うため、被研磨膜の膜厚がばらついた場合であっても、被研磨膜の表面にディッシングが深く生じるのを抑制しつつ、シリコン窒化膜上の被研磨膜を研磨により除去することができる。しかも、本発明によれば、研磨砥粒と界面活性剤より成る添加剤とを含む研磨速度が速い研磨剤を用いるため、被研磨膜を迅速に平坦化することができる。従って、本発明によれば、ディッシングの発生を抑制しつつ、高いスループットで被研磨膜を研磨し得る半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図1】研磨装置を示す平面図である。
【図2】研磨装置を示す側面図(その1)である。
【図3】研磨装置を示す側面図(その2)である。
【図4】本実施形態による半導体装置の製造方法を示す工程断面図(その1)である。
【図5】本実施形態による半導体装置の製造方法を示す工程断面図(その2)である。
【図6】研磨剤の特性を示すグラフである。
【図7】研磨速度が変化するメカニズムを示す概念図である。
【図8】メイン研磨の際における研磨テーブルの駆動電圧の変化を示すグラフである。
【図9】仕上げ研磨を行う際における研磨時間を研磨圧力との関係を示すグラフである。
【図10】被研磨膜の表面に生じたディッシングを示す断面図である。
【図11】仕上げ研磨を行う際における研磨圧力と研磨量との関係を示すグラフである。
【図12】従来の半導体装置の製造方法を示す工程断面図である。
【図13】提案されている半導体装置の製造方法を示す工程断面図である。
【図14】素子分離領域の表面に生じたディッシングを示す断面図である。
【符号の説明】
10…半導体基板
12…シリコン酸化膜
14…シリコン窒化膜
16…開口部
18…トレンチ
20…シリコン酸化膜
21…素子分離領域
22…素子領域
24…ディッシング
100…基台
102a〜102c…研磨テーブル
104…研磨パッド
108a〜108d…アーム
110…カルーセル
112a〜112d…研磨ヘッド
114a〜114c…目立て装置
116…ダイヤモンドディスク
118…台金
120…ダイヤモンド
122…ニッケルめっき層
124a、124b…ノズル
210…半導体基板
212…シリコン酸化膜
214…シリコン窒化膜
216…開口部
218…溝
220…シリコン酸化膜
221…素子分離領域
222…素子領域
224…ディッシング[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device for polishing a film to be polished.
[0002]
[Prior art]
Conventionally, a LOCOS (LOCal Oxidation of Silicon) method is widely known as a technique for forming an element isolation region that defines an element region.
[0003]
However, when the element isolation region is formed by the LOCOS method, the element region tends to be reduced by bird's beak. If the amount of oxidation in forming the element isolation region is reduced, the bird's beak can be reduced. However, if the amount of oxidation is reduced, a sufficient element isolation function cannot be obtained. In addition, when the element isolation region is formed by the LOCOS method, a large step is formed on the substrate surface. For this reason, it has been difficult to achieve further miniaturization and higher integration with the technique of forming the element isolation region using the LOCOS method.
[0004]
An STI (Shallow Trench Isolation) method has attracted attention as an alternative to the LOCOS method. A method for forming an element isolation region by the STI method will be described with reference to FIGS. FIG. 12 is a process cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.
[0005]
First, as shown in FIG. 12A, a
[0006]
Next, the
[0007]
Next, the
[0008]
Next, as shown in FIG. 12B, a
[0009]
Next, as shown in FIG. 12C, the surface of the
[0010]
Thereafter, the
[0011]
If the
[0012]
However, in the conventional method for manufacturing a semiconductor device using the above-described abrasive, that is, an abrasive containing abrasive grains made of silica and an additive made of KOH, the polishing rate is not so fast, Good flatness was not obtained.
[0013]
Recently, as an abrasive that has a high polishing rate and good flatness, an abrasive containing abrasive grains and an additive composed of a surfactant has been proposed (see Patent Documents 1 to 3). In the proposed abrasive, for example, cerium oxide (ceria, CeO) is used as abrasive grains. 2 ) Is used. As an additive, for example, polyacrylic acid ammonium salt is used.
[0014]
When such a proposed abrasive is used, the surface of the film to be polished 220 is polished at a higher speed than when an abrasive containing abrasive grains made of silica and an additive made of KOH is used. In addition, the flatness of the surface of the film to be polished 220 can be improved.
[0015]
However, when such a proposed polishing agent is used, the polishing rate becomes extremely slow when the surface of the film to be polished 220 is substantially planarized. The reason why the polishing rate becomes extremely slow when the surface of the film to be polished 220 is flattened is considered to be due to the characteristics of the surfactant contained as an additive in the proposed polishing agent. For this reason, when the proposed polishing agent is used, a silicon oxide film as a film to be polished remains on the silicon nitride film.
[0016]
Here, the thickness of the
[0017]
If the
[0018]
As a method for removing the
[0019]
[Patent Document 1]
JP 2000-248263 A
[Patent Document 2]
JP-A-8-22970
[Patent Document 3]
JP-A-5-326469
[Patent Document 4]
Japanese Patent Laid-Open No. 2001-9702
[0020]
[Problems to be solved by the invention]
However, when the supply of the polishing agent is simply stopped and the
[0021]
An object of the present invention is to provide a semiconductor device manufacturing method capable of polishing a film to be polished with high throughput while suppressing the occurrence of dishing on the surface of the film to be polished.
[0022]
[Means for Solving the Problems]
According to one aspect of the present invention, A film thickness measuring step for measuring the film thickness of the film to be polished; While supplying an abrasive containing abrasive grains and an additive comprising a surfactant, Said A first step of flattening the surface of the film to be polished by polishing the surface of the film to be polished; of Supply Stop While supplying water, Measured in the film thickness measurement process And a second step of further polishing the surface of the film to be polished with a polishing amount corrected according to a deviation from a reference film thickness of the measured film thickness of the film to be polished. A manufacturing method is provided.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
A method of manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS.
[0024]
(Polishing equipment)
Prior to describing the semiconductor device manufacturing method according to the present embodiment, the polishing apparatus used in the present embodiment will be described with reference to FIGS. FIG. 1 is a plan view showing a polishing apparatus. FIG. 2 is a side view (part 1) illustrating the polishing apparatus. FIG. 3 is a side view (part 2) illustrating the polishing apparatus.
[0025]
As shown in FIG. 1, three rotatable polishing tables 102 a to 102 c are provided on the
[0026]
In the present embodiment, the polishing table 102a is used for both main polishing and final polishing. The detailed contents of main polishing and finish polishing will be described later. In the present embodiment, the polishing tables 102b and 102c are not particularly used.
[0027]
As shown in FIG. 2, a
[0028]
On the
[0029]
The
[0030]
As shown in FIG. 2, the polishing heads 112 a to 112 d support the
[0031]
A plurality of
[0032]
As shown in FIG. 1, sharpening
[0033]
As shown in FIG. 3, the sharpening
[0034]
Thus, the polishing apparatus used in this embodiment is configured.
[0035]
(Method for manufacturing semiconductor device)
Next, the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIGS. 4 and 5 are process cross-sectional views illustrating the method for fabricating the semiconductor device according to the present embodiment.
[0036]
First, as shown in FIG. 4A, a
[0037]
Next, a
[0038]
Next, a
[0039]
Next, an
[0040]
Next, the
[0041]
Next, as shown in FIG. 7B, a
[0042]
Next, the film thickness of the
[0043]
When measuring the film thickness of the film to be polished 20, for example, the film thickness from the surface of the
[0044]
Here, when the film thickness of the film to be polished 20 is measured, the film thickness from the surface of the
[0045]
Next, based on the measured film thickness data of the film to be polished 20, an average value d ′ of the measured film thickness of the film to be polished 20 is obtained. The average value d ′ of the measured film thicknesses of the film to be polished 20 thus obtained, that is, the average film thickness is used in optimizing the polishing time in the final polishing. The optimization of the polishing time in finish polishing will be described later.
[0046]
Next, the
[0047]
Next, the
[0048]
Next, as shown in FIG. 2, main polishing is performed by CMP. The main polishing is performed as follows. That is, the polishing
[0049]
As the polishing agent, that is, the slurry, the surface of the film to be polished 20 is polished at a relatively fast polishing rate when the surface of the film to be polished 20 has irregularities, and the surface of the film to be polished 20 is almost flattened. In this case, an abrasive having such a characteristic that the polishing rate with respect to the film to be polished 20 becomes slow is used.
[0050]
As such an abrasive, for example, an abrasive containing abrasive grains and an additive composed of a surfactant is used. In such an abrasive, for example, cerium oxide (ceria) is used as abrasive grains. As an additive, for example, polyacrylic acid ammonium salt is used. As such an abrasive | polishing agent, the abrasive | polishing agent (model number: Micro Planer STI2100) by EKC Technology Co., Ltd. can be mentioned, for example.
[0051]
FIG. 6 is a graph showing the characteristics of the abrasive used in this embodiment. The horizontal axis represents the polishing pressure. The vertical axis represents the polishing rate, that is, the polishing rate.
[0052]
As can be seen from FIG. 6, the polishing agent used in the present embodiment has a polishing pressure as a boundary, the polishing speed is slow at a polishing pressure smaller than the boundary, and is substantially proportional to the polishing pressure at a polishing pressure larger than the boundary. As a result, the polishing rate tends to increase.
[0053]
FIG. 7 is a conceptual diagram showing a mechanism for changing the polishing rate.
[0054]
As shown in FIG. 7A, in the state where the surface of the film to be polished 20 has irregularities, the pressure concentrates on the corners of the convex portions of the film to be polished 20. High pressure is applied to the corners of the protrusions. Therefore, the convex portion of the film to be polished 20 is polished at a high polishing rate, and the film to be polished 20 is flattened at a high polishing rate.
[0055]
On the other hand, as shown in FIG. 7B, in the state where the surface of the film to be polished 20 is substantially flattened, high pressure is not applied to a part of the film, but the pressure applied to the film to be polished 20 Are averaged as a whole. Therefore, the polishing rate for the film to be polished 20 is extremely slow.
[0056]
As described above, the polishing agent used in the present embodiment has a characteristic that the polishing rate for the polishing
[0057]
In addition, it is thought that a polishing speed becomes slow with respect to the to-be-polished film |
[0058]
The main polishing end point is detected based on, for example, the driving voltage of the polishing table 102a.
[0059]
FIG. 8 is a graph showing changes in the driving voltage of the polishing table during main polishing. The horizontal axis indicates the polishing time. The vertical axis represents the driving voltage of the polishing table.
[0060]
The driving voltage of the polishing table 102a during main polishing varies as shown in FIG. 8, for example. When the surface of the film to be polished 20 is substantially flattened, the driving voltage of the polishing table 102a hardly changes. For this reason, the end point can be detected by observing the change in the drive voltage per unit time.
[0061]
Here, the case where the end point detection of the main polishing is performed based on the driving voltage of the polishing table 102a has been described as an example, but the method of detecting the end point of the main polishing is not limited to this, and other methods are possible. May be used to detect the end point of main polishing. For example, the end point may be detected by observing the driving current of the polishing table 102a. Further, the end point may be detected by observing the torque of the polishing table 102a. In addition, the end point can be detected by observing the driving voltage, driving current, torque, and the like of the polishing
[0062]
The conditions for performing the main polishing are, for example, as follows.
[0063]
The pressure for pressing the polishing
[0064]
The number of rotations of the polishing
[0065]
The number of rotations of the polishing table 112a is, for example, in the range of 70 to 120 rotations / minute. Here, for example, 120 rpm.
[0066]
The supply amount of the abrasive 126 is, for example, in the range of 0.1 to 0.3 liter. Here, for example, it is 0.2 liter / min.
[0067]
The conditions for performing the main polishing are not limited to the above, and may be set as appropriate.
[0068]
The
[0069]
The conditions for sharpening the
[0070]
The load applied to the polishing pad 104a by the
[0071]
The rotation speed of the
[0072]
Thus, the main polishing for the
[0073]
Next, finish polishing is performed. Final polishing is performed as follows. That is, the supply of the polishing agent on the
[0074]
When the final polishing is started, the polishing agent 126 used in the main polishing remains between the
[0075]
In addition, the technique of stopping the supply of the polishing agent 126 and polishing the polishing
[0076]
In the present embodiment, when the final polishing is performed, the polishing
[0077]
First, the difference Δd between the average value d ′ of the measured film thickness of the film to be polished 20 obtained in advance before the main polishing and the reference film thickness d of the film to be polished 20 is obtained. As described above, the reference film thickness d of the film to be polished 20, that is, the target film thickness is, for example, 440 nm. The difference Δd between the reference film thickness d and the average value d ′ of the measured film thickness is expressed by the following equation.
Δd = d−d ′ (1)
When the average value d ′ of the measured film thickness of the film to be polished 20 is 453.2 nm, for example, the difference Δd between the average value of the measured film thickness of the film to be polished 20 and the reference film thickness is −13.2 nm.
[0078]
FIG. 9 is a graph showing the relationship between the finish polishing time and the polishing amount of the film to be polished. The horizontal axis indicates the time for finish polishing. The vertical axis represents the polishing amount of the film to be polished. It should be noted that the relationship between the finish polishing time and the polishing amount of the film to be polished is obtained in advance.
[0079]
As can be seen from FIG. 9, the polishing amount of the film to be polished 20 tends to be proportional to the time of the final polishing. When the polishing time is t, the polishing amount is y, and the constant is a, the following equation is established.
[0080]
y = a · t (2)
In FIG. 9, the inclination becomes small after 45 seconds, because the abrasive grains that contribute to the polishing are washed away by pure water and are reduced.
[0081]
Since the polishing amount is directly proportional to the polishing time, if the polishing time in the final polishing is appropriately corrected according to the deviation of the measured film thickness d ′ of the film to be polished 20 from the reference film thickness d, the final polishing can be performed with the optimal polishing time. Can be done.
[0082]
When the polishing
[0083]
T ′ = T−Δd / a (3)
Assuming that the optimum polishing time T for final polishing when the film to be polished 20 is formed with a target film thickness is, for example, 25 seconds and the constant a obtained from FIG. The optimum polishing time T ′ for polishing the polishing film is, for example, 38.2 seconds.
[0084]
Note that the optimum polishing time of the final polishing, that is, the reference polishing time T when the film to be polished 20 is formed with the reference film thickness, that is, the target film thickness, is determined in advance.
[0085]
In this way, in this embodiment, the polishing time when performing the final polishing is corrected according to the deviation of the measured film thickness of the film to be polished 20 from the reference film thickness. In the present embodiment, since the polishing time in performing the final polishing is corrected according to the deviation of the measured film thickness of the film to be polished 20 from the reference film thickness, the film thickness of the silicon oxide film that is the film to be polished varies. Even if this occurs, finish polishing can be performed with an optimal polishing time.
[0086]
The conditions for performing the final polishing are set as follows, for example.
[0087]
The pressure for pressing the polishing
[0088]
The number of rotations of the polishing
[0089]
The number of rotations of the polishing table 102b is, for example, in the range of 40 to 140 rotations / minute. Here, for example, 120 rpm.
[0090]
The supply amount of the pure water 128 is, for example, in the range of 0.1 to 10 liters. Here, for example, it is 0.2 liter / min.
[0091]
The conditions for performing the final polishing are not limited to the above, and may be set as appropriate.
[0092]
Thus, the
[0093]
Thereafter, as shown in FIG. 5B, the
[0094]
Thereafter, a transistor or the like (not shown) is formed in the
[0095]
Thus, the semiconductor device according to the present embodiment is manufactured.
[0096]
(Evaluation results)
Next, the evaluation results of the semiconductor device manufacturing method according to the present embodiment will be explained with reference to FIG. FIG. 10 is a cross-sectional view showing dishing generated on the surface of the film to be polished.
[0097]
When the depth of dishing generated on the surface of the
[0098]
First, evaluation was performed for the case where the final polishing was simply performed for 25 seconds without optimizing the polishing time of the final polishing.
[0099]
When the average value of the measured film thickness of the polishing
[0100]
When the average value of the measured film thickness of the polishing
[0101]
When the average value of the measured film thickness of the film to be polished 20 was 425 nm, the film to be polished 20 did not remain on the
[0102]
From these facts, when the final polishing is simply performed for 25 seconds, if the film thickness of the film to be polished 20 varies, the film to be polished 20 may remain on the
[0103]
Next, in the case of the present embodiment, that is, the case where the final polishing was performed with the polishing time corrected according to the deviation of the measured film thickness of the film to be polished 20 from the reference film thickness was evaluated.
[0104]
When the average value d ′ of the measured film thickness of the film to be polished 20 is 455 nm, if d = 440 nm, T = 25 seconds, and a = 1, the optimum polishing time T ′ in final polishing is 40 seconds. When the final polishing was performed for 40 seconds on the polishing
[0105]
When the average value d ′ of the measured film thickness of the film to be polished 20 is 440 nm, when d = 440 nm, T = 25 seconds, and a = 1 as in the above case, the optimum polishing time T ′ in finish polishing is 25 seconds. Become. When the final polishing was performed for 25 seconds on the polishing
[0106]
When the average value d ′ of the measured film thickness of the film to be polished 20 is 425 nm, if d = 440 nm, T = 25 seconds, and a = 1 as in the above, the optimum polishing time T ′ in final polishing is 10 seconds. Become. When final polishing was performed for 10 seconds on the polishing
[0107]
From the above, according to the present embodiment, even if the film thickness of the film to be polished 20 varies, the
[0108]
In the polishing method according to the present embodiment, the film thickness of the film to be polished 20 is measured in advance before performing the main polishing, and the polishing time is corrected according to the deviation of the measured film thickness of the film to be polished 20 from the reference film thickness. The main feature is in the finish polishing.
[0109]
As described above, when the polishing time in the final polishing is simply set uniformly, if the film to be polished 20 is formed to be thicker than the reference film thickness, that is, the target film thickness, the film is formed on the
[0110]
On the other hand, according to the present embodiment, the film thickness of the film to be polished 20 is measured in advance before performing the main polishing, and corrected according to the deviation of the measured film thickness of the film to be polished 20 from the reference film thickness. Since the final polishing is performed with the polishing time, even if the film thickness of the film to be polished 20 varies, the surface of the film to be polished 20 is prevented from being deeply dished and the
[0111]
In addition, according to the present embodiment, since the polishing agent having a high polishing rate including polishing abrasive grains and an additive made of a surfactant is used, the polishing
[0112]
[Second Embodiment]
A method for fabricating a semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. The same components as those of the semiconductor device manufacturing method according to the first embodiment shown in FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof will be omitted or simplified.
[0113]
In the semiconductor device manufacturing method according to the present embodiment, the film thickness of the film to be polished 20 is measured in advance before performing the main polishing, and is corrected based on the deviation of the measured film thickness of the film to be polished 20 from the reference film thickness. The main feature is that the finish polishing is performed at the polishing pressure. In other words, the manufacturing method of the semiconductor device according to the present embodiment is characterized mainly in that the final polishing is performed with the polishing pressure optimized based on the deviation of the measured film thickness of the polishing
[0114]
First, the steps up to the main polishing are the same as those in the semiconductor device manufacturing method according to the first embodiment, and thus the description thereof is omitted (see FIGS. 4A to 4C).
[0115]
Next, finish polishing is performed. The final polishing is performed at a polishing pressure optimized based on the deviation of the measured film thickness of the film to be polished 20 measured in advance from the reference film thickness. The film thickness of the film to be polished 20 is measured before main polishing.
[0116]
The optimum polishing pressure when performing final polishing is determined as follows.
[0117]
First, a difference Δd between the average value d ′ of the measured film thickness of the film to be polished 20 obtained in advance before the main polishing and the reference film thickness d of the film thickness of the film to be polished 20 is obtained. The reference film thickness d of the film to be polished 20 is, for example, 440 nm, as in the first embodiment. The difference Δd between the average value d ′ of the measured film thickness of the film to be polished 20 and the reference film thickness d is expressed by the following equation.
Δd = d−d ′ (4)
When the measured film thickness d ′ of the film to be polished 20 is, for example, 442.5 nm, the difference Δd between the average value d of the measured film thickness of the film to be polished 20 and the reference film thickness d is −2.5 nm.
[0118]
FIG. 11 is a graph showing the relationship between the pressure applied to the film to be polished and the amount of polishing of the film to be polished during finish polishing. The horizontal axis indicates the pressure applied to the film to be polished. The vertical axis represents the polishing amount of the film to be polished. FIG. 11 shows a case where finish polishing is performed for 30 seconds, for example.
[0119]
The relationship between the polishing pressure and the polishing amount of the film to be polished in such final polishing is determined in advance.
[0120]
As can be seen from FIG. 11, the polishing amount of the film to be polished 20 tends to be proportional to the polishing pressure when the film to be polished 20 is finished and polished. If the polishing pressure is p, the polishing amount is y, and the constant is b, the following equation is established.
[0121]
y = b · p (5)
Since the polishing amount is directly proportional to the polishing pressure, if the polishing pressure in the final polishing is corrected according to the deviation of the measured film thickness d ′ of the film to be polished 20 from the reference film thickness d, the final polishing is performed at the optimum polishing pressure. be able to.
[0122]
When the polishing
[0123]
P ′ = P−Δd / b (6)
When the film to be polished 20 is formed with a reference film thickness, that is, with a film thickness as the target, an optimum polishing pressure for final polishing, that is, the reference polishing pressure P is set to 140 g weight / cm, for example. 2 11 and assuming that the constant b obtained from FIG. 11 is 2, for example, the optimum polishing pressure P ′ for polishing the film to be polished 20 is, for example, 152.5 gf / cm 2 according to the equation (6). 2 It becomes.
[0124]
Note that an optimum polishing pressure P for final polishing when the
[0125]
The conditions for performing the final polishing are set as follows, for example.
[0126]
The number of rotations of the polishing
[0127]
The number of rotations of the polishing table 102b is, for example, in the range of 40 to 140 rotations / minute. Here, for example, 120 rpm.
[0128]
The supply amount of the pure water 128 is, for example, in the range of 0.1 to 10 liters. Here, for example, it is 0.2 liter / min.
[0129]
The time for final polishing is, for example, 30 seconds.
[0130]
The conditions for performing the final polishing are not limited to the above, and may be set as appropriate.
[0131]
Thus, the
[0132]
The subsequent manufacturing method of the semiconductor device is the same as the manufacturing method of the semiconductor device according to the first embodiment described above with reference to FIG.
[0133]
Thus, the semiconductor device according to the present embodiment is manufactured.
[0134]
When the method for manufacturing the semiconductor device according to the present embodiment was evaluated, good results were obtained as in the method for manufacturing the semiconductor device according to the first embodiment. That is, even when the film thickness of the film to be polished 20 varies, the film to be polished 20 on the
[0135]
As described above, according to the present embodiment, the film thickness of the film to be polished 20 is measured in advance before performing the main polishing, and is corrected according to the deviation of the measured film thickness of the film to be polished 20 from the reference film thickness. Since the final polishing is performed with the polishing pressure, even if the film thickness of the film to be polished 20 varies, the depth of the dishing 24 on the surface of the film to be polished 20 is suppressed and the film on the
[0136]
In addition, according to the present embodiment, since the polishing agent having a high polishing rate including polishing abrasive grains and an additive made of a surfactant is used, the polishing
[0137]
[Modified Embodiment]
The present invention is not limited to the above embodiment, and various modifications can be made.
[0138]
For example, in the above embodiment, the polishing time and the polishing pressure in the final polishing are optimized based on the average value of the measured film thickness of the film to be polished, but the polishing time and the polishing pressure in the final polishing are not necessarily limited. It is not necessary to optimize based on the average value of the measured film thickness of the polishing film. For example, the polishing time and the polishing pressure in the final polishing may be optimized based on the maximum value and the minimum value of the measured film thickness of the film to be polished.
[0139]
In the first embodiment, the constant polishing time is optimized by setting the value of the constant a to 1. However, the value of the constant a varies depending on the characteristics of the film to be polished, the characteristics of the polishing agent, the polishing conditions, and the like. . Accordingly, the value of the constant a is not limited to 1, and may be set as appropriate.
[0140]
In the second embodiment, the value of the constant b is set to 2, and the final polishing pressure is optimized. However, the value of the constant b varies depending on the characteristics of the film to be polished, the characteristics of the polishing agent, the polishing conditions, and the like. . Therefore, the value of the constant b is not limited to 2, and may be set as appropriate.
[0141]
Moreover, although the said embodiment demonstrated the case where the abrasive | polishing agent containing the abrasive grain which consists of cerium oxide (ceria) was used as an example, this invention is limited to the abrasive grain contained in an abrasive | polishing agent to cerium oxide. It is not a thing. That is, a polishing agent having such a characteristic that the polishing rate for the polishing
[0142]
In the above embodiment, the case where the element isolation region is formed by the STI method has been described as an example. However, the present invention is not limited to the case where the element isolation region is formed, and the planarized film to be polished It can be widely used when further polishing the surface.
[0143]
【The invention's effect】
As described above, according to the present invention, the film thickness of the film to be polished is measured in advance before performing the main polishing, and the polishing amount is corrected according to the deviation of the measured film thickness of the film to be polished from the reference film thickness. Even if the film thickness of the film to be polished varies because the final polishing is performed, the film to be polished on the silicon nitride film is removed by polishing while suppressing the occurrence of deep dishing on the surface of the film to be polished. be able to. In addition, according to the present invention, since the polishing agent having a high polishing rate including the abrasive grains and the additive composed of the surfactant is used, the film to be polished can be flattened quickly. Therefore, according to the present invention, it is possible to provide a method for manufacturing a semiconductor device capable of polishing a film to be polished with high throughput while suppressing the occurrence of dishing.
[Brief description of the drawings]
FIG. 1 is a plan view showing a polishing apparatus.
FIG. 2 is a side view (part 1) showing the polishing apparatus.
FIG. 3 is a side view (No. 2) showing the polishing apparatus.
FIG. 4 is a process cross-sectional view (part 1) illustrating the semiconductor device manufacturing method according to the present embodiment;
FIG. 5 is a process cross-sectional view (part 2) illustrating the method for manufacturing the semiconductor device according to the embodiment;
FIG. 6 is a graph showing characteristics of an abrasive.
FIG. 7 is a conceptual diagram showing a mechanism for changing a polishing rate.
FIG. 8 is a graph showing changes in the driving voltage of the polishing table during main polishing.
FIG. 9 is a graph showing a relationship between polishing time and polishing pressure when performing finish polishing.
FIG. 10 is a cross-sectional view showing dishing generated on the surface of a film to be polished.
FIG. 11 is a graph showing the relationship between the polishing pressure and the polishing amount when performing finish polishing.
FIG. 12 is a process cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.
FIG. 13 is a process sectional view showing the proposed method for manufacturing a semiconductor device;
FIG. 14 is a cross-sectional view showing dishing generated on the surface of an element isolation region.
[Explanation of symbols]
10 ... Semiconductor substrate
12 ... Silicon oxide film
14 ... Silicon nitride film
16 ... opening
18 ... trench
20 ... Silicon oxide film
21: Element isolation region
22: Element region
24 ... Dishing
100 ... Base
102a to 102c ... polishing table
104 ... Polishing pad
108a-108d ... arm
110 ... Carousel
112a-112d ... Polishing head
114a to 114c ... sharpening device
116 ... Diamond disk
118 ... Base metal
120 ... Diamond
122 ... Nickel plating layer
124a, 124b ... nozzle
210 ... Semiconductor substrate
212 ... Silicon oxide film
214 ... Silicon nitride film
216 ... opening
218 ... groove
220 ... Silicon oxide film
221: Element isolation region
222: Element region
224 ... Dishing
Claims (8)
次いで、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を供給しながら、前記被研磨膜の表面を研磨することにより、前記被研磨膜の表面を平坦化する第1の工程と、
前記研磨剤の供給を止め、水を供給しながら、前記膜厚測定工程で測定された前記被研磨膜の測定膜厚の基準膜厚からのずれに応じて補正された研磨量で、前記被研磨膜の表面を更に研磨する第2の工程と
を有することを特徴とする半導体装置の製造方法。 A film thickness measuring step for measuring the film thickness of the film to be polished;
Then, while supplying a polishing agent containing an additive consisting of abrasive grains and a surfactant, by polishing the surface of the polished film, a first step of flattening the surface of the polished film ,
Stopping the supply of the abrasive, while supplying water, the polishing amount corrected in accordance with the deviation from the reference film thickness measuring film thickness of the polished film measured by the film thickness measuring step, the object to be And a second step of further polishing the surface of the polishing film.
前記膜厚測定工程の前に、半導体基板上に前記被研磨膜と異なるエッチング特性を有する絶縁膜を形成する工程と;前記絶縁膜に開口部を形成する工程と;前記絶縁膜をマスクとして前記半導体基板をエッチングし、前記半導体基板に溝を形成する工程と;前記溝内及び前記絶縁膜上に前記被研磨膜を形成する工程とを更に有する
ことを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device according to claim 1,
Prior to the film thickness measuring step, step and of forming an insulating film having different etching characteristics to the film to be polished on the semiconductor substrate; wherein said insulating film as a mask; step and forming an opening in the insulating film A method of manufacturing a semiconductor device, further comprising: etching a semiconductor substrate to form a groove in the semiconductor substrate; and forming the film to be polished in the groove and on the insulating film.
前記測定膜厚は、前記被研磨膜の膜厚を測定することにより得られた複数の測定値のうちの平均値、最大値又は最小値である
ことを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device of Claim 1 or 2,
The method for manufacturing a semiconductor device, wherein the measured film thickness is an average value, a maximum value, or a minimum value among a plurality of measurement values obtained by measuring the film thickness of the film to be polished.
前記第2の工程では、前記測定膜厚の前記基準膜厚からのずれに応じて補正された研磨時間で、前記被研磨膜の表面を研磨する
ことを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device according to any one of claims 1 to 3,
In the second step, the surface of the film to be polished is polished with a polishing time corrected according to the deviation of the measured film thickness from the reference film thickness.
前記第2の工程では、前記測定膜厚の前記基準膜厚からのずれに応じて補正された研磨圧力で、前記被研磨膜の表面を研磨する
ことを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device according to any one of claims 1 to 3,
In the second step, the surface of the film to be polished is polished with a polishing pressure corrected according to the deviation of the measured film thickness from the reference film thickness.
前記研磨剤は、酸化セリウムより成る研磨砥粒を含む
ことを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device according to any one of claims 1 to 5,
The method for manufacturing a semiconductor device, wherein the abrasive includes abrasive grains made of cerium oxide.
前記研磨剤は、酸化シリコンより成る研磨砥粒を含む
ことを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device according to any one of claims 1 to 5,
The method for manufacturing a semiconductor device, wherein the abrasive includes abrasive grains made of silicon oxide.
前記添加剤は、ポリアクリル酸アンモニウム塩より成る
ことを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device according to any one of claims 1 to 7,
The method for manufacturing a semiconductor device, wherein the additive is made of polyacrylic acid ammonium salt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003084554A JP3923442B2 (en) | 2003-03-26 | 2003-03-26 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003084554A JP3923442B2 (en) | 2003-03-26 | 2003-03-26 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004296600A JP2004296600A (en) | 2004-10-21 |
JP3923442B2 true JP3923442B2 (en) | 2007-05-30 |
Family
ID=33399699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003084554A Expired - Fee Related JP3923442B2 (en) | 2003-03-26 | 2003-03-26 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3923442B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105957818B (en) * | 2016-05-17 | 2018-08-24 | 上海华力微电子有限公司 | Chemical mechanical milling tech model calibration verifies film thickness introducing method in flow |
-
2003
- 2003-03-26 JP JP2003084554A patent/JP3923442B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004296600A (en) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100579538B1 (en) | Method for fabricating semiconductor device | |
US7393759B2 (en) | Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device | |
JP6244962B2 (en) | Manufacturing method of semiconductor wafer | |
KR101436482B1 (en) | Semiconductor wafer, and method for producing same | |
JP3860528B2 (en) | Manufacturing method of semiconductor device | |
US20080220585A1 (en) | Method of manufacturing a semiconductor device | |
JP4698144B2 (en) | Manufacturing method of semiconductor device | |
JP2000156360A (en) | Manufacture of semiconductor device | |
JP3923442B2 (en) | Manufacturing method of semiconductor device | |
JP2005277130A (en) | Method of manufacturing semiconductor device | |
JP2007027166A (en) | Method of manufacturing semiconductor device and apparatus for manufacturing semiconductor | |
JP2004296591A (en) | Method for producing semiconductor device | |
JP4546071B2 (en) | Manufacturing method of semiconductor device | |
US20060157450A1 (en) | Method for improving hss cmp performance | |
JP4178821B2 (en) | Manufacturing method of semiconductor device | |
JP2005340328A (en) | Method of manufacturing semiconductor device | |
JP2004296596A (en) | Method of manufacturing semiconductor device | |
JP2005340325A (en) | Method of manufacturing semiconductor device | |
JP2007019428A (en) | Method of manufacturing semiconductor device | |
JP5333190B2 (en) | Manufacturing method of semiconductor device | |
JP2004296587A (en) | Method for producing semiconductor device | |
JP2008277495A (en) | Manufacturing method of semiconductor device | |
JP4580488B2 (en) | Manufacturing method of semiconductor device | |
JP2004247712A (en) | Semiconductor substrate, method for fabricating the substrate, and method for fabricating semiconductor device | |
JP2003007656A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3923442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |