JP2005277130A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2005277130A JP2005277130A JP2004088673A JP2004088673A JP2005277130A JP 2005277130 A JP2005277130 A JP 2005277130A JP 2004088673 A JP2004088673 A JP 2004088673A JP 2004088673 A JP2004088673 A JP 2004088673A JP 2005277130 A JP2005277130 A JP 2005277130A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- film
- semiconductor device
- manufacturing
- polished
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
Abstract
Description
本発明は、半導体装置の製造方法に係り、特に、被研磨膜を研磨する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device for polishing a film to be polished.
従来より、素子領域を画定する素子分離領域を形成するための技術として、LOCOS(LOCal Oxidation of Silicon、局所酸化)法が広く知られている。 Conventionally, a LOCOS (LOCal Oxidation of Silicon) method is widely known as a technique for forming an element isolation region that defines an element region.
しかし、LOCOS法により素子分離領域を形成した場合には、バーズビークによって素子領域が小さくなる傾向がある。素子分離領域を形成する際の酸化量を小さくすれば、バーズビークを小さくすることが可能であるが、酸化量を小さくした場合には、十分な素子分離機能を得ることができなくなってしまう。また、LOCOS法により素子分離領域を形成した場合には、基板表面に大きな段差が形成されてしまう。このため、LOCOS法を用いて素子分離領域を形成する技術では、更なる微細化・高集積化が困難であった。 However, when the element isolation region is formed by the LOCOS method, the element region tends to be reduced by bird's beak. If the amount of oxidation in forming the element isolation region is reduced, the bird's beak can be reduced. However, if the amount of oxidation is reduced, a sufficient element isolation function cannot be obtained. In addition, when the element isolation region is formed by the LOCOS method, a large step is formed on the substrate surface. For this reason, it has been difficult to achieve further miniaturization and higher integration with the technique of forming the element isolation region using the LOCOS method.
LOCOS法に代わる方法として、STI(Shallow Trench Isolation)法が注目されている。STI法による素子分離領域の形成方法を図13を用いて説明する。図13は、従来の半導体装置の製造方法を示す工程断面図である。 An STI (Shallow Trench Isolation) method has attracted attention as an alternative to the LOCOS method. A method for forming an element isolation region by the STI method will be described with reference to FIGS. FIG. 13 is a process sectional view showing a conventional method for manufacturing a semiconductor device.
図13(a)に示すように、半導体基板210上に、シリコン酸化膜212、シリコン窒化膜214を順次形成する。
As shown in FIG. 13A, a
次に、フォトリソグラフィ技術を用い、シリコン窒化膜214及びシリコン酸化膜212をパターニングする。これにより、シリコン窒化膜214及びシリコン酸化膜212に、半導体基板210に達する開口部216が形成される。
Next, the
開口部216が形成されたシリコン窒化膜214をマスクとして半導体基板210を異方性エッチングする。こうして、半導体基板210にトレンチ218が形成される。
The
図13(b)に示すように、トレンチ216内及びシリコン窒化膜214上にシリコン酸化膜220を形成する。
As shown in FIG. 13B, a
図13(c)に示すように、CMP(Chemical Mechanical Polishing、化学的機械的研磨)法により、シリコン窒化膜214の表面が露出するまで、シリコン酸化膜220表面を研磨する。シリコン窒化膜214は、シリコン酸化膜220を研磨する際のストッパとして機能する。研磨剤としては、例えば、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤を用いる。こうして、トレンチ216に内に、シリコン酸化膜220より成る素子分離領域221が埋め込まれる。素子分離領域221により素子領域222が画定される。
As shown in FIG. 13C, the surface of the
この後、シリコン窒化膜214及びシリコン酸化膜212をエッチング除去する。この後、素子領域222内にトランジスタ(図示せず)を形成する。こうして、半導体装置が製造される。
Thereafter, the
STI法を用いて素子分離領域221を形成すれば、LOCOS法で素子分離領域を形成する場合のようなバーズビークが発生することはなく、素子領域222が狭くなってしまうのを防止することができる。また、トレンチ218の深さを深く設定することにより、実効的な素子間距離を長くすることができるため、高い素子分離機能を得ることができる。
If the
しかしながら、上記のような研磨剤、即ち、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤を用いた従来の半導体装置の製造方法では、パターン依存性が大きく、必ずしも良好な平坦性が得られなかった。 However, the conventional semiconductor device manufacturing method using the above-described polishing agent, that is, a polishing agent containing a polishing abrasive made of silica and an additive made of KOH, has a large pattern dependency and is not necessarily flat. Sex was not obtained.
近時、良好な平坦性が得られる研磨剤として、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤が提案されている(特許文献1参照)。提案されている研磨剤では、研磨砥粒として、例えば酸化セリウム(セリア、CeO2)が用いられている。また、添加剤として、例えばポリアクリル酸アンモニウム塩等が用いられている。 Recently, an abrasive containing abrasive grains and an additive composed of a surfactant has been proposed as an abrasive capable of obtaining good flatness (see Patent Document 1). In the proposed abrasive, for example, cerium oxide (ceria, CeO 2 ) is used as abrasive grains. As an additive, for example, polyacrylic acid ammonium salt or the like is used.
このような提案されている研磨剤を用いれば、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤を用いた場合と比較して、被研磨膜220の表面の平坦性を向上することが可能となる。
しかしながら、提案されている研磨剤を用いて被研磨膜220を研磨した場合には、被研磨膜220の表面にスクラッチ(傷)が多く生じてしまう場合があった。 However, when the film to be polished 220 is polished using the proposed polishing agent, many scratches (scratches) may occur on the surface of the film to be polished 220.
本発明の目的は、被研磨膜の表面にスクラッチが生ずるのを抑制し得る半導体装置の製造方法を提供することにある。 An object of the present invention is to provide a method of manufacturing a semiconductor device capable of suppressing the occurrence of scratches on the surface of a film to be polished.
本発明の一観点によれば、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を供給しながら、平均直径が150μm以下の複数の気泡が基材中に導入された発泡体より成る研磨パッドを用いて、半導体基板上に形成された被研磨膜の表面を前記基体のみにより研磨し、前記被研磨膜の表面を平坦化する工程を有する半導体装置の製造方法が提供される。 According to one aspect of the present invention, from a foam in which a plurality of bubbles having an average diameter of 150 μm or less are introduced into a substrate while supplying an abrasive containing abrasive grains and an additive comprising a surfactant. There is provided a method for manufacturing a semiconductor device, which comprises a step of polishing a surface of a film to be polished formed on a semiconductor substrate only with the base using the polishing pad and flattening the surface of the film to be polished.
本発明によれば、気泡の周囲に殻が存在しない発泡体より成る研磨パッドを用いて被研磨膜を研磨するため、添加剤として界面活性剤が用いられている研磨剤を用いた場合であっても、被研磨膜の表面にスクラッチが生じるのを抑制することができる。しかも、本発明によれば、添加剤として界面活性剤が用いられている研磨剤を用いて被研磨膜を研磨するため、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤を用いた場合と比較して、良好な平坦性を実現することができる。従って、本発明によれば、信頼性を確保しつつ、半導体装置の微細化を実現することができる。 According to the present invention, the polishing target film is polished using a polishing pad made of a foam having no shell around bubbles, and therefore, a polishing agent using a surfactant as an additive is used. However, it is possible to suppress the generation of scratches on the surface of the film to be polished. In addition, according to the present invention, an abrasive containing abrasive grains made of silica and an additive made of KOH is used to polish a film to be polished using an abrasive in which a surfactant is used as an additive. Compared with the case where it uses, favorable flatness is realizable. Therefore, according to the present invention, miniaturization of a semiconductor device can be realized while ensuring reliability.
図14は、提案されている半導体装置の製造方法において用いられる研磨パッドを示す断面図である。 FIG. 14 is a cross-sectional view showing a polishing pad used in the proposed method for manufacturing a semiconductor device.
図14に示すように、研磨パッド304は、2枚のパッド層303a、303bを貼り合わせることにより構成されている。被研磨膜220を研磨する際に研磨面となる上層側のパッド層303aは、例えば発泡ウレタンより成るものである。下層側のパッド層303aは、例えば気泡が導入されていないウレタンより成るものである。
As shown in FIG. 14, the
上層側のパッド層303aは、ウレタン等より成る高分子マトリックス(基材)305中に、多数の高分子微小エレメント310を含ませることにより構成されている(特許文献2参照)。高分子微小エレメント310は、殻(シェル)309の内部に空隙307が存在しているものである。高分子微小エレメント310は、中空バルーンとも称される(特許文献3参照)。
The upper
パッド層303aの表層部に存在する高分子微小エレメント310の殻309は、研磨パッド304の目立てを行う際や被研磨膜220を研磨する際等に破られる。このため、パッド層303aの表面には、破れた殻309が存在している状態となる。より具体的には、パッド層303aの表面においては、基材305から殻309の一部が突出している状態となる。
The
被研磨膜220の表面にスクラッチが生ずる主な要因は、パッド層303aの表面に突出している殻309が、被研磨膜220の表面に大きな圧力で押し付けられるためと考えられる。
It is considered that the main factor that causes scratches on the surface of the film to be polished 220 is that the
本願発明者は、鋭意検討した結果、気泡の周囲に殻が存在しない発泡体より成る研磨パッドを用いて被研磨膜を研磨することに想到した。気泡の周囲に殻が存在しない発泡体より成る研磨パッドを用いれば、パッド層の表面に突出した殻が被研磨膜の表面に大きな圧力で押し付けられることがないため、被研磨膜220の表面にスクラッチが生じるのを抑制することが可能となる。 As a result of intensive studies, the inventor of the present application has come up with the idea of polishing a film to be polished using a polishing pad made of a foam having no shell around bubbles. If a polishing pad made of a foam having no shell around bubbles is used, the shell protruding from the surface of the pad layer is not pressed against the surface of the film to be polished by a large pressure. It is possible to suppress the occurrence of scratches.
[一実施形態]
(研磨装置)
本発明の一実施形態による半導体装置の製造方法を説明するに先立って、本実施形態で用いられる研磨装置について図1乃至図4を用いて説明する。図1は、研磨装置を示す平面図である。図2は、図1に示す研磨装置の一部を示す側面図である。図3は、本実施形態による半導体装置の製造方法において用いられる研磨パッドを示す断面図である。図4は、図1に示す研磨装置の一部を示す拡大側面図である。
[One Embodiment]
(Polishing equipment)
Prior to describing a method for manufacturing a semiconductor device according to an embodiment of the present invention, a polishing apparatus used in the present embodiment will be described with reference to FIGS. FIG. 1 is a plan view showing a polishing apparatus. FIG. 2 is a side view showing a part of the polishing apparatus shown in FIG. FIG. 3 is a cross-sectional view showing the polishing pad used in the method for manufacturing the semiconductor device according to the present embodiment. FIG. 4 is an enlarged side view showing a part of the polishing apparatus shown in FIG.
図1に示すように、基台100上には、回転可能な研磨テーブル102a〜102cが3つ設けられている。
As shown in FIG. 1, three rotatable polishing tables 102 a to 102 c are provided on the
本実施形態では、例えば研磨テーブル102aを用いて被研磨膜の表面を研磨する。なお、研磨テーブル102b、102cを用いて被研磨膜の表面を研磨してもよい。 In the present embodiment, the surface of the film to be polished is polished using, for example, the polishing table 102a. Note that the surface of the film to be polished may be polished using the polishing tables 102b and 102c.
図2に示すように、研磨テーブル102a〜102c上には、それぞれ研磨パッド104が設けられている。
As shown in FIG. 2, a
図3に示すように、研磨パッドは、2つのパッド層103a、103bを貼り合わせることにより構成されている。
As shown in FIG. 3, the polishing pad is configured by bonding two
被研磨膜を研磨する際に研磨面となる上層側のパッド層103aは、例えば発泡ウレタンにより構成されている。発泡ウレタンは、ウレタンより成る基材105に複数の気泡107が導入されて成るものである。パッド層103aは、独立気泡型の発砲ウレタンより成るものである。即ち、基材105中に導入された複数の気泡107は、一つ一つが独立して存在している。パッド層103aとして独立気泡型の発砲体を用いているのは、適度な硬さの研磨面を得るとともに、研磨面が摩耗した際においても均質な研磨面を得るためである。
The upper
気泡107の周りには、殻309(図14参照)が存在していない。即ち、パッド層103aは、微小エレメント310(中空バルーン、中空体)を用いることなく、基材105内に気泡107が導入された発泡体により構成されている。気泡107の周りに殻309が存在していないため、被研磨膜の表面は基材105のみにより研磨される。被研磨膜の表面に大きい圧力で殻309が押し付けられることがないため、被研磨膜の表面にスクラッチが生じるのを抑制することが可能となる。
A shell 309 (see FIG. 14) does not exist around the
気泡107の平均直径は、150μm以下とすることが極めて重要である。具体的には、気泡107の直径は、30〜40μm程度となっている。気泡107の平均直径が150μm以下の発泡体を用いるのは、以下のような理由によるものである。
It is extremely important that the average diameter of the
即ち、平均直径が150μm以下の気泡107を基質105中に均一に導入した場合には、柔軟性が高く、しかも均質な研磨面が得られる。このため、気泡107の平均直径が150μm以下の発泡体をパッド層103aとして用いれば、被研磨膜の表面を均一に研磨することが可能となる。
That is, when bubbles 107 having an average diameter of 150 μm or less are uniformly introduced into the
一方、平均直径が150μmより大きい気泡を基質中に導入した場合には、良好な柔軟性が得られず、また、研磨面も不均一となる。このため、気泡107の平均直径が150μmより大きい発泡体をパッド層103aとして用いた場合には、被研磨膜の表面を均一に研磨することが困難となる。
On the other hand, when bubbles having an average diameter larger than 150 μm are introduced into the substrate, good flexibility cannot be obtained, and the polished surface is not uniform. For this reason, when a foam having an average diameter of the
このような理由により、基質105中に導入する気泡107の平均直径は150μm以下とすることが極めて重要である。
For these reasons, it is extremely important that the average diameter of the
下層側のパッド層103bは、独立した気泡が敢えて導入されていないウレタンにより構成されている。下層側のパッド層103bの硬さは、上層側のパッド層103aの硬さより軟らかくなっている。このような研磨パッド104としては、例えば東洋紡績株式会社製の研磨パッド(型番:NP2000)を挙げることができる。
The lower pad layer 103b is made of urethane into which independent bubbles are not intentionally introduced. The hardness of the lower pad layer 103b is softer than the hardness of the
なお、気泡の周囲に殻が存在しない研磨パッドの製造方法、即ち、中空バルーンを用いることなく研磨パッドを製造する方法については、特許文献3に記載されている。
A method for producing a polishing pad in which no shell is present around the bubbles, ie, a method for producing a polishing pad without using a hollow balloon is described in
図1に示すように、基台100上には、アーム108a〜108dを有するカルーセル110が設けられている。
As shown in FIG. 1, a
アーム108a〜108dには、回転可能な研磨ヘッド112a〜112dがそれぞれ設けられている。カルーセル110を適宜回転させることにより、研磨ヘッド112a〜112dを移動させることが可能である。
The
図2に示すように、研磨ヘッド112a〜112dは、半導体基板10を支持する。研磨ヘッド112a〜112dは、半導体基板10を回転させながら、半導体基板10を研磨パッド104に押し付ける。
As shown in FIG. 2, the polishing heads 112 a to 112 d support the
研磨テーブル102a〜102cの上方には、それぞれ複数のノズル124a、124bが設けられている。ノズル124aは、研磨剤を研磨パッド104上に供給するためのものである。ノズル124bは、純水を研磨パッド104上に供給するためのものである。
A plurality of
図1に示すように、研磨テーブル102a〜102cの側部には、研磨パッド104の目立てを行うための目立て装置114a〜114cがそれぞれ設けられている。
As shown in FIG. 1, sharpening
図4に示すように、目立て装置114は、ダイヤモンドディスク116を有している。ダイヤモンドディスク116は、例えばステンレスより成る台金118に、例えば150μm程度の粒状のダイヤモンド120を固定することにより構成されている。ダイヤモンド120は、1cm2当たり数個程度配置されている。ダイヤモンド120は、例えばニッケルめっき層122により台金118に固定されている。
As shown in FIG. 4, the sharpening
こうして、本実施形態で用いられる研磨装置が構成されている。 Thus, the polishing apparatus used in this embodiment is configured.
(半導体装置の製造方法)
本発明の一実施形態による半導体装置の製造方法を図1乃至図11を用いて説明する。図5及び図6は、本実施形態による半導体装置の製造方法を示す工程断面図である。
(Method for manufacturing semiconductor device)
A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 5 and 6 are process cross-sectional views illustrating the semiconductor device manufacturing method according to the present embodiment.
図5(a)に示すように、例えばシリコンより成る半導体基板10上の全面に、例えば熱酸化法により、厚さ10nmのシリコン酸化膜12を形成する。
As shown in FIG. 5A, a
次に、全面に、例えばCVD法により、シリコン窒化膜14を形成する。シリコン窒化膜14の膜厚は、例えば100nm程度とする。
Next, a
次に、フォトリソグラフィ技術を用い、シリコン窒化膜14及びシリコン酸化膜12に半導体基板10に達する開口部16を形成する。
Next, an
開口部16が形成されたシリコン窒化膜14をマスクとして、半導体基板10を異方性エッチングする。これにより、半導体基板10にトレンチ18が形成される。トレンチ18の深さは、シリコン窒化膜14の表面から例えば300nm程度とする。
The
図5(b)に示すように、全面に、例えば高密度プラズマCVD法により、シリコン酸化膜20を形成する。シリコン酸化膜20の膜厚は、例えば450nmとする。こうして、トレンチ18内にシリコン酸化膜20が埋め込まれ、表面に凹凸が存在するシリコン酸化膜20が形成される。シリコン酸化膜20は、被研磨膜となるものである。
As shown in FIG. 5B, a
次に、半導体基板10を、研磨ヘッド112a(図2参照)により支持する。この際、被研磨膜であるシリコン酸化膜20が下面側に位置するようにする。
Next, the
次に、カルーセル110を反時計回りに90度程度回転させる。これにより、半導体基板10を支持する研磨ヘッド112aが、上面に研磨パッド104が設けられた研磨テーブル102a上に位置することとなる。
Next, the
図5(c)に示すように、CMP法により、半導体基板10に形成された被研磨膜20に対してメイン研磨を行う。
As shown in FIG. 5C, main polishing is performed on the polishing
メイン研磨は、以下のようにして行う。即ち、研磨ヘッド112aにより半導体基板10を回転させながら、研磨ヘッド112aを降下させ、被研磨膜20の表面を研磨パッド104の表面に押し付ける。この際、研磨テーブル102aを回転させるとともに、ノズル124aを介して研磨パッド104上に研磨剤を供給する。
The main polishing is performed as follows. That is, the polishing
メイン研磨の際における研磨条件は、以下の通りとする。 The polishing conditions in the main polishing are as follows.
研磨ヘッド112aを研磨パッド104に押し付ける圧力、即ち、研磨圧力は、例えば350g重/cm2とする。研磨ヘッド112aの回転数は、例えば118回転/分とする。研磨テーブル112aの回転数は、例えば120回転/分とする。研磨剤の供給量は、例えば0.2リットル/分とする。
The pressure for pressing the polishing
なお、メイン研磨を行う際の条件は、上記に限定されるものではなく、適宜設定すればよい。 The conditions for performing the main polishing are not limited to the above, and may be set as appropriate.
研磨剤としては、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を用いる。このような研磨剤では、研磨砥粒として、例えば酸化セリウム(セリア)が用いられている。また、このような研磨剤では、添加剤として、例えばポリアクリル酸アンモニウム塩等が用いられている。このような研磨剤としては、例えば、EKCテクノロジー株式会社製の研磨剤(型番:Micro Planer STI2100)を挙げることができる。 As the abrasive, an abrasive containing abrasive grains and an additive composed of a surfactant is used. In such an abrasive, for example, cerium oxide (ceria) is used as abrasive grains. In such an abrasive, for example, polyacrylic acid ammonium salt or the like is used as an additive. As such an abrasive | polishing agent, the abrasive | polishing agent (model number: Micro Planer STI2100) by EKC Technology Co., Ltd. can be mentioned, for example.
図7は、本実施形態で用いられる研磨剤の特性を示すグラフである。横軸は研磨圧力を示している。縦軸は研磨速度、即ち研磨レートを示している。 FIG. 7 is a graph showing characteristics of the abrasive used in this embodiment. The horizontal axis represents the polishing pressure. The vertical axis represents the polishing rate, that is, the polishing rate.
図7から分かるように、本実施形態で用いられる研磨剤は、ある研磨圧力を境界として、その境界より小さい研磨圧力においては研磨速度が遅く、その境界より大きい研磨圧力においては研磨圧力にほぼ比例して研磨速度が速くなる。 As can be seen from FIG. 7, the polishing agent used in the present embodiment has a certain polishing pressure as a boundary, the polishing speed is slow at a polishing pressure smaller than the boundary, and is substantially proportional to the polishing pressure at a polishing pressure larger than the boundary. As a result, the polishing rate increases.
図8は、研磨速度が変化するメカニズムを示す概念図である。 FIG. 8 is a conceptual diagram showing a mechanism for changing the polishing rate.
図8(a)に示すように、被研磨膜20の表面に凹凸が存在している状態においては、被研磨膜20の凸部における角の部分に圧力が集中するため、被研磨膜20の凸部における角の部分に高い圧力が加わる。このため、被研磨膜20の凸部が速い研磨レートで研磨され、被研磨膜20は速い研磨速度で平坦化される。そして、上述したように、研磨ヘッド112を研磨パッド104に押し付ける際における研磨圧力を大きく設定するほど、被研磨膜20に対する研磨速度は速くなる傾向にある。
As shown in FIG. 8A, in the state where the surface of the film to be polished 20 has unevenness, the pressure concentrates on the corners of the convex portions of the film to be polished 20. High pressure is applied to the corners of the protrusions. Therefore, the convex portion of the film to be polished 20 is polished at a high polishing rate, and the film to be polished 20 is flattened at a high polishing rate. As described above, the polishing rate for the film to be polished 20 tends to increase as the polishing pressure when pressing the polishing
なお、研磨ヘッド112を研磨パッド104に押し付ける際の研磨圧力を大きく設定するほど、被研磨膜20に対する研磨速度が速くなるのは、研磨圧力を大きく設定するほど、研磨剤中に添加剤として含まれている界面活性剤が被研磨膜の凸部の角部から剥がれやすくなり、被研磨膜20に対する研磨が界面活性剤により阻害されにくくなるためと考えられる。
The larger the polishing pressure when pressing the polishing
これに対し、図8(b)に示すように被研磨膜20の表面がほぼ平坦化された状態においては、高い圧力が一部に集中して加わることはなく、被研磨膜20に加わる圧力は全体として平均化される。このため、被研磨膜20に対する研磨速度は極めて遅くなる。 On the other hand, as shown in FIG. 8B, in the state where the surface of the film to be polished 20 is substantially flattened, a high pressure is not applied to a part of the film, but the pressure applied to the film to be polished 20 Are averaged as a whole. Therefore, the polishing rate for the film to be polished 20 is extremely slow.
なお、表面が平坦化された被研磨膜20に対して研磨速度が遅くなるのは、研磨剤中に添加剤として含まれている界面活性剤が剥がれにくくなり、被研磨膜20に対する研磨が界面活性剤により阻害されるためと考えられる。
Note that the polishing rate becomes slower with respect to the polishing
メイン研磨の終点検出は、研磨テーブル102aのトルクの変化に基づいて行う。 The end point of the main polishing is detected based on a change in torque of the polishing table 102a.
メイン研磨の際における研磨テーブル102aのトルクは、例えば図9に示すように変化する。図9は、研磨テーブルのトルクの変化を概念的に示すグラフである。 For example, the torque of the polishing table 102a during main polishing changes as shown in FIG. FIG. 9 is a graph conceptually showing a change in torque of the polishing table.
被研磨膜20に対する研磨の初期の段階においては、図9に示すように研磨テーブル102aのトルクは殆ど変化しない。この後、被研磨膜20の表面が平坦化されて行くに伴って、研磨テーブル102aのトルクは上昇していく。そして、被研磨膜20の表面がほぼ平坦化されると、図9に示すように、研磨テーブル102aのトルクは殆ど変化しなくなる。このため、単位時間当たりのトルクの変化を観測することにより、終点検出を行うことができる。具体的には、単位時間当たりのトルクの変化量が一定値より小さくなった時点を、研磨の終点とすることができる。
In the initial stage of polishing of the film to be polished 20, the torque of the polishing table 102a hardly changes as shown in FIG. Thereafter, as the surface of the polishing
なお、ここでは、メイン研磨の終点検出を研磨テーブル102aのトルクに基づいて行う場合を例に説明したが、メイン研磨の終点を検出する方法はこれに限定されるものではなく、他の方法を用いてメイン研磨の終点を検出してもよい。例えば、研磨テーブル102aの駆動電圧や駆動電流を観測することにより、終点検出を行ってもよい。研磨テーブルの駆動電流や駆動電圧も、研磨テーブルのトルクと同様に変化する。また、研磨ヘッド112aのトルク、駆動電圧、又は駆動電流等を観測することによっても、終点検出を行うことが可能である。
Here, the case where the end point detection of the main polishing is performed based on the torque of the polishing table 102a has been described as an example, but the method of detecting the end point of the main polishing is not limited to this, and other methods are used. It may be used to detect the end point of main polishing. For example, the end point may be detected by observing the driving voltage or driving current of the polishing table 102a. The drive current and drive voltage of the polishing table also change in the same manner as the torque of the polishing table. The end point can also be detected by observing the torque, drive voltage, drive current, or the like of the polishing
こうして、被研磨膜20の表面が平坦化されたことが、上記のような終点検出方法により検出される。 In this way, the planarization of the surface of the film to be polished 20 is detected by the end point detection method as described above.
こうして、被研磨膜20の表面が平坦化され、メイン研磨が終了する(図5(c)参照)。 Thus, the surface of the film to be polished 20 is flattened, and the main polishing is completed (see FIG. 5C).
なお、研磨パッド104の目立てを、メイン研磨を行う前に行ってもよいし、メイン研磨中に行ってもよい。
The
研磨パッド104の目立てを行う際の条件は、例えば以下の通りとする。
The conditions for sharpening the
ダイヤモンドディスク116が研磨パッド104に加える荷重は、例えば50g重/cm2とする。
The load that the
ダイヤモンドディスク116の回転数は、例えば98回転/分とする。
The number of revolutions of the
研磨テーブル102aの回転数は、例えば100回転/分とする。 The number of rotations of the polishing table 102a is, for example, 100 rotations / minute.
目立てを行う際に研磨パッド104上に供給する純水の供給量は、例えば0.2リットル/分とする。
The amount of pure water supplied onto the
研磨パッド104の目立てを行う時間は、例えば30秒とする。
The time for sharpening the
メイン研磨が終了した段階では、図5(c)に示すように、シリコン窒化膜14上に被研磨膜20が残っている。シリコン窒化膜14上に被研磨膜20が残っていると、シリコン窒化膜14及びシリコン酸化膜12をエッチング除去することができないため、シリコン窒化膜14上の被研磨膜20を除去しなければならない。このため、メイン研磨が終了した後には、引き続いて、シリコン窒化膜14上の被研磨膜20を除去するための仕上げ研磨を行う。
At the stage where the main polishing is completed, the polishing
仕上げ研磨は、以下のようにして行う。即ち、研磨剤を供給するのを止め、ノズル124bを介して純水を供給しながら、研磨ヘッド112aを回転させる。この際、研磨テーブル102aも回転させる。仕上げ研磨の時間は、所定時間とする。ここでは、仕上げ研磨の時間を、例えば30秒程度とする。
Final polishing is performed as follows. That is, the supply of the polishing agent is stopped, and the polishing
仕上げ研磨を開始する際には、被研磨膜20の表面には、メイン研磨の際に用いられた研磨剤が付着している。また、研磨パッド104の表面にも、研磨剤が付着している。研磨剤に含まれていた界面活性剤より成る添加剤は水溶性であるため、純水を供給すると、添加剤は短時間で除去される。一方、研磨剤に含まれていた研磨砥粒は、水溶性ではないため、除去されにくく、研磨パッド104と被研磨膜20との間に残ることとなる。添加剤は、被研磨膜の表面が平坦化された際に、被研磨膜20の研磨速度を遅くするのに寄与していたものである。このような添加剤が短時間に除去される一方、研磨に寄与する研磨砥粒は研磨パッド104と被研磨膜20との間に残るため、被研磨膜20を研磨砥粒により更に研磨することができる。
When starting the final polishing, the polishing agent used in the main polishing is attached to the surface of the polishing
なお、このように、研磨剤を供給するのを止め、純水を供給しながら被研磨膜20を研磨する技術は、水ポリッシュと称されている。 Note that the technique of polishing the film to be polished 20 while stopping the supply of the abrasive and supplying pure water in this way is called water polish.
仕上げ研磨を行う際における研磨条件は、例えば以下のように設定する。 The polishing conditions for performing the final polishing are set as follows, for example.
研磨ヘッド112aを研磨パッドに押し付ける研磨圧力は、例えば200g重/cm2とする。研磨ヘッド112aの回転数は、例えば118回転/分とする。研磨テーブルの回転数は、例えば120回転/分とする。純水128の供給量は、例えば0.3リットル/分とする。
The polishing pressure for pressing the polishing
なお、仕上げ研磨を行う際における研磨条件は、上記に限定されるものではなく、適宜設定すればよい。 Note that the polishing conditions for performing the final polishing are not limited to the above, and may be set as appropriate.
こうして、仕上げ研磨が終了し、シリコン窒化膜14上のシリコン酸化膜20が除去される(図6(a)参照)。
Thus, the finish polishing is completed, and the
次に、半導体基板10に対して洗浄を行う。半導体基板10の洗浄は、例えば以下のようにして行う。即ち、まず、例えば0.3wt%のアンモニア水溶液を用い、半導体基板10の表面をブラシにより洗浄する。この後、例えば0.5wt%のフッ酸を用い、半導体基板10の表面を更にブラシにより洗浄する。この後、半導体基板10に対して純水リンスを行う。この後、半導体基板10を乾燥させる。このようにして、半導体基板10が洗浄される。
Next, the
次に、図6(b)に示すように、シリコン窒化膜14及びシリコン酸化膜12をエッチング除去する。トレンチ18内に埋め込まれたシリコン酸化膜20より成る素子分離領域21により、素子領域22が画定される。
Next, as shown in FIG. 6B, the
この後、素子領域22内に、トランジスタ等(図示せず)を形成する。
Thereafter, a transistor or the like (not shown) is formed in the
こうして、本実施形態による半導体装置が製造される。 Thus, the semiconductor device according to the present embodiment is manufactured.
(評価結果)
次に、被研磨膜の表面に生ずるスクラッチの数の評価結果について説明する。
(Evaluation results)
Next, the evaluation result of the number of scratches generated on the surface of the film to be polished will be described.
まず、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を用いて研磨を行った場合について説明する。 First, the case where it grind | polishes using the abrasive | polishing agent containing the abrasive grain and the additive which consists of surfactant is demonstrated.
図10は、研磨砥粒と界面活性剤より成る添加剤とを含む研磨剤を用いて研磨を行った場合におけるスクラッチの数を示すグラフである。 FIG. 10 is a graph showing the number of scratches when polishing is performed using an abrasive containing abrasive grains and an additive composed of a surfactant.
実施例1〜4は、本実施形態による半導体装置の製造方法、即ち、気泡107の周囲に殻が存在しない発泡体より成る研磨パッド104を用いて被研磨膜20の表面を研磨した場合を示している。気泡の周囲に殻が存在しない研磨パッドとしては、東洋紡績株式会社製の研磨パッド(型番:NP2000)を用いた。
Examples 1 to 4 show the method of manufacturing the semiconductor device according to the present embodiment, that is, the case where the surface of the film to be polished 20 is polished using the
比較例1〜4は、提案されている半導体装置の製造方法、即ち、気泡307の周囲に殻309が存在する発泡体より成る研磨パッド304を用いて被研磨膜の表面を研磨した場合を示している。気泡の周囲に殻が存在する研磨パッドとしては、ローデルニッタ株式会社製の研磨パッド(型番:IC1400)を用いた。
Comparative Examples 1 to 4 show a proposed method for manufacturing a semiconductor device, that is, a case where the surface of a film to be polished is polished using a
スクラッチの数を評価する際には、ケーエルエー・テンコール株式会社製のウェハ欠陥検査装置(型番:AIT−XP)を用いた。 When evaluating the number of scratches, a wafer defect inspection apparatus (model number: AIT-XP) manufactured by KLA-Tencor Corporation was used.
比較例1〜4、即ち、気泡307の周囲に殻309が存在する発泡体より成る研磨パッド304を用いた場合には、スクラッチの数が35〜55箇所程度と比較的多かった。
In Comparative Examples 1 to 4, that is, when the
これに対し、実施例1〜4、即ち、気泡107の周囲に殻が存在しない発泡体より成る研磨パッド104を用いた場合には、スクラッチの数は10〜20箇所程度と比較的少なかった。
On the other hand, when Examples 1-4 were used, that is, when the
これらの結果から、本実施形態によれば、被研磨膜20の表面にスクラッチが生じるのを抑制し得ることが分かる。
From these results, it can be seen that according to the present embodiment, the generation of scratches on the surface of the polishing
次に、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤、即ち、界面活性剤より成る添加剤を含まない研磨剤を用いて研磨を行った場合について説明する。図11は、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤を用いて研磨を行った場合におけるスクラッチの数を示すグラフである。 Next, a case where polishing is performed using an abrasive containing abrasive grains made of silica and an additive made of KOH, that is, an abrasive not containing an additive made of a surfactant will be described. FIG. 11 is a graph showing the number of scratches when polishing is performed using an abrasive containing abrasive grains made of silica and an additive made of KOH.
比較例5〜8は、気泡107の周囲に殻が存在しない発泡体より成る研磨パッド104を用いて被研磨膜の表面を研磨した場合を示している。気泡107の周囲に殻が存在しない研磨パッド104としては、上記と同様に、東洋紡績株式会社製の研磨パッド(型番:NP2000)を用いた。
Comparative Examples 5 to 8 show cases where the surface of the film to be polished was polished using a
比較例9〜12は、気泡307の周囲に殻309が存在する発泡体より成る研磨パッド304を用いて被研磨膜の表面を研磨した場合を示している。気泡の周囲に殻が存在する研磨パッドとしては、上記と同様に、ローデルニッタ株式会社製の研磨パッド(型番:IC1400)を用いた。
Comparative Examples 9 to 12 show a case where the surface of the film to be polished is polished using a
研磨条件は、以下の通りとした。研磨ヘッド112aを研磨パッド104に押し付ける圧力、即ち、研磨圧力は、例えば350g重/cm2とした。研磨ヘッド112aの回転数は、例えば98回転/分とした。研磨テーブル102aの回転数は、例えば100回転/分とした。研磨パッド104上に供給する研磨剤の供給量は、例えば0.2リットル/分とした。
The polishing conditions were as follows. The pressure for pressing the polishing
シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤としては、キャボット社製のSS25を用いた。研磨剤を研磨パッド104上に供給する際には、研磨剤を純水により1:1に希釈した。
As an abrasive containing abrasive grains made of silica and an additive made of KOH, SS25 manufactured by Cabot Corporation was used. When supplying the abrasive onto the
スクラッチの数を評価する際には、上記と同様に、ケーエルエー・テンコール株式会社製のウェハ欠陥検査装置(型番:AIT−XP)を用いた。 When evaluating the number of scratches, a wafer defect inspection apparatus (model number: AIT-XP) manufactured by KLA-Tencor Corporation was used in the same manner as described above.
比較例5〜8の場合、即ち、気泡107の周囲に殻が存在しない発泡体より成る研磨パッド104を用いた場合には、スクラッチの数は15〜20箇所程度と比較的少なかった。
In the case of Comparative Examples 5 to 8, that is, when the
また、比較例9〜12、即ち、気泡307の周囲に殻309が存在する発泡体より成る研磨パッド304を用いた場合も、スクラッチの数は15〜20箇所程度と比較的少なかった。
Also, in the case of Comparative Examples 9 to 12, that is, when the
これらの結果から、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤、即ち、添加剤として界面活性剤が用いられていない研磨剤を用いた場合には、研磨パッドの気泡の周囲に殻が存在しているか否かにかかわらず、被研磨膜の表面に生ずるスクラッチは比較的少ないことがわかる。 From these results, when an abrasive containing abrasive grains made of silica and an additive made of KOH, that is, an abrasive that does not use a surfactant as an additive, the bubbles of the polishing pad are used. It can be seen that there are relatively few scratches generated on the surface of the film to be polished regardless of whether or not shells are present in the periphery.
シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤を用いた場合において、研磨パッドの気泡の周囲に殻が存在しているか否かに拘わらずスクラッチが比較的少ないのは、以下のような理由によるものと考えられる。即ち、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤を用いた場合には、被研磨膜の表面が平坦化された後においても研磨が進行する。このため、被研磨膜の表面にスクラッチが生じたとしても、その後に進行する研磨においてスクラッチが除去される。このため、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤を用いた場合には、気泡の周囲に殻が存在する研磨パッドを用いて研磨したとしても、スクラッチが累積することがないと考えられる。このような理由により、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤を用いた場合には、研磨パッドの気泡の周囲に殻が存在しているか否かに拘わらず、スクラッチが比較的少なくなるものと考えられる。 In the case of using an abrasive containing abrasive grains made of silica and an additive made of KOH, there is relatively little scratch regardless of whether or not a shell is present around the bubbles of the polishing pad. This is considered to be due to the following reasons. That is, when an abrasive containing abrasive grains made of silica and an additive made of KOH is used, polishing proceeds even after the surface of the film to be polished is flattened. For this reason, even if a scratch is generated on the surface of the film to be polished, the scratch is removed in the subsequent polishing. For this reason, when an abrasive containing abrasive grains made of silica and an additive made of KOH is used, even if polishing is performed using a polishing pad having a shell around bubbles, scratches accumulate. There seems to be no. For this reason, when an abrasive containing abrasive grains made of silica and an additive made of KOH is used, a scratch is formed regardless of whether or not a shell exists around the bubbles of the polishing pad. Is considered to be relatively small.
一方、添加剤として界面活性剤が用いられている研磨剤を用いた場合において、研磨パッドの気泡の周囲に殻が存在しているとスクラッチが比較的多くなるのは、以下のような理由によるものと考えられる。即ち、添加剤として界面活性剤が用いられている研磨剤を用いた場合には、被研磨膜の表面が平坦化されると研磨が殆ど進行しなくなる。このため、被研磨膜の表面が平坦化された後に生じたスクラッチは、極めて除去されにくい。このため、気泡の周囲に殻が存在する研磨パッドを用いた場合には、被研磨膜の表面にスクラッチが累積してしまうと考えられる。仕上げ研磨の際に除去される被研磨膜の厚さは、スクラッチの深さに比べて薄いため、仕上げ研磨によりスクラッチを除去することは困難である。このような理由により、添加剤として界面活性剤が用いられている研磨剤を用いた場合には、研磨パッドの気泡の周囲に殻が存在していると、スクラッチが比較的多くなるものと考えられる。 On the other hand, in the case of using an abrasive in which a surfactant is used as an additive, if there are shells around the bubbles of the polishing pad, the number of scratches is relatively large for the following reason. It is considered a thing. That is, when a polishing agent using a surfactant as an additive is used, polishing hardly progresses when the surface of the film to be polished is planarized. For this reason, scratches generated after the surface of the film to be polished is planarized are extremely difficult to remove. For this reason, when a polishing pad having a shell around bubbles is used, it is considered that scratches accumulate on the surface of the film to be polished. Since the thickness of the film to be polished that is removed in the final polishing is smaller than the depth of the scratch, it is difficult to remove the scratch by the final polishing. For these reasons, it is considered that when a polishing agent using a surfactant as an additive is used, if there is a shell around the bubbles in the polishing pad, the scratches are relatively increased. It is done.
このように本実施形態によれば、気泡107の周囲に殻が存在しない発泡体より成る研磨パッド104を用いて被研磨膜20を研磨するため、添加剤として界面活性剤が用いられている研磨剤を用いた場合であっても、被研磨膜20の表面にスクラッチが生じるのを抑制することができる。しかも、本実施形態によれば、添加剤として界面活性剤が用いられている研磨剤を用いて被研磨膜20を研磨するため、シリカより成る研磨砥粒とKOHより成る添加剤とを含む研磨剤を用いた場合と比較して、良好な平坦性を実現することができる。従って、本実施形態によれば、信頼性を確保しつつ、半導体装置の微細化を実現することができる。
As described above, according to the present embodiment, since the polishing
(変形例)
次に、本実施形態による半導体装置の製造方法の変形例を図12を用いて説明する。図12は、本変形例による半導体装置の製造方法において用いられる研磨パッドを示す断面図である。
(Modification)
Next, a modification of the semiconductor device manufacturing method according to the present embodiment will be explained with reference to FIGS. FIG. 12 is a cross-sectional view showing a polishing pad used in the method of manufacturing a semiconductor device according to this modification.
図12に示すように、本変形例で用いられる研磨パッド104aは、単層のパッド層103aにより構成されていることに主な特徴がある。
As shown in FIG. 12, the main feature of the
パッド層103aとしては、上記と同様に、例えば発泡ポリウレタンが用いられている。パッド層103aに形成された気泡107の周囲には、上記と同様に、殻309(図14参照)が存在していない。
As the
このような単層のパッド層103aにより構成された研磨パッド104aを用いた場合であっても、上記と同様に、被研磨膜20の表面にスクラッチが生じるのを抑制することができる。
Even when the
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
[Modified Embodiment]
The present invention is not limited to the above embodiment, and various modifications can be made.
例えば、上記実施形態では、パッド層103aとして発泡ウレタンを用いる場合を例に説明したが、パッド層103aは発泡ウレタンに限定されるものではない。気泡の周囲に殻が存在しない発泡体であれば、他のあらゆる材料より成る発泡体を適宜用いることができる。例えば、気泡の周囲に殻が存在していない発泡ポリエチレン等をパッド層103aとして用いてもよい。
For example, in the above embodiment, the case where foamed urethane is used as the
また、上記実施形態では、酸化セリウム(セリア)より成る研磨砥粒を含む研磨剤を用いる場合を例に説明したが、本発明は、研磨剤に含まれる研磨砥粒は酸化セリウムに限定されるものではない。即ち、表面に凹凸が存在する被研磨膜20に対する研磨速度が比較的速く、表面がほぼ平坦化された被研磨膜20に対しては研磨速度が遅くなるような特性を有する研磨剤を適宜用いることができる。例えば、酸化シリコン(シリカ)より成る研磨砥粒を含み、上記のような特性を有する研磨剤を用いてもよい。例えば、かかる研磨剤として、花王株式会社製のKS−S−210を挙げることができる。
Moreover, although the said embodiment demonstrated the case where the abrasive | polishing agent containing the abrasive grain which consists of cerium oxide (ceria) was used as an example, this invention is limited to the abrasive grain contained in an abrasive | polishing agent to cerium oxide. It is not a thing. That is, a polishing agent having such a characteristic that the polishing rate for the polishing
また、上記実施形態では、STI法により素子分離領域を形成する場合を例に説明したが、本発明の原理は、素子分離領域を形成する場合に限定されるものではなく、被研磨膜の表面を研磨する際に広く適用することができる。 In the above embodiment, the case where the element isolation region is formed by the STI method has been described as an example. However, the principle of the present invention is not limited to the case where the element isolation region is formed. It can be widely applied when polishing.
また、上記実施形態では、被研磨膜20がシリコン酸化膜である場合を例に説明したが、被研磨膜20はシリコン酸化膜に限定されるものではない。本発明の原理は、他のあらゆる材料よりなる被研磨膜20を研磨する際に適用することが可能である。
Moreover, although the said embodiment demonstrated to the example the case where the to-
10…半導体基板
12…シリコン酸化膜
14…シリコン窒化膜
16…開口部
18…トレンチ
20…シリコン酸化膜、被研磨膜
21…素子分離領域
22…素子領域
100…基台
102a〜102c…研磨テーブル
103a、103b…パッド層
104、104a…研磨パッド
105…基材
107…気泡
DESCRIPTION OF
Claims (10)
ことを特徴とする半導体装置の製造方法。 While supplying an abrasive containing abrasive grains and an additive comprising a surfactant, a polishing pad made of a foam in which a plurality of bubbles are introduced into the base material is used to form a substrate formed on the semiconductor substrate. A method of manufacturing a semiconductor device, comprising a step of polishing a surface of a polishing film only with the base material and flattening a surface of the polishing target film.
前記研磨パッドは、中空体を混入することなく前記基材中に複数の気泡が導入された発泡体より成る
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the polishing pad is made of a foam in which a plurality of bubbles are introduced into the base material without mixing a hollow body.
前記研磨パッドは、前記発泡体より成る単層のパッド層により構成されている
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device of Claim 1 or 2,
The polishing pad is constituted by a single-layer pad layer made of the foam.
前記研磨パッドは、前記発砲体より成る第1のパッド層と、前記第1のパッド層下に形成され、前記第1のパッド層より軟らかい材料より成る第2のパッド層とを有する
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device of Claim 1 or 2,
The polishing pad includes a first pad layer made of the foamed body, and a second pad layer formed under the first pad layer and made of a material softer than the first pad layer. A method for manufacturing a semiconductor device.
前記研磨パッドの前記基材は、ポリウレタンより成る
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the base material of the polishing pad is made of polyurethane.
前記研磨パッドの前記基材は、ポリエチレンより成る
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the base material of the polishing pad is made of polyethylene.
前記被研磨膜の表面を平坦化する工程の前に、前記半導体基板上に前記被研磨膜と異なるエッチング特性を有する絶縁膜を形成する工程と;前記絶縁膜に開口部を形成する工程と;前記絶縁膜をマスクとして前記半導体基板をエッチングし、前記半導体基板に溝を形成する工程と;前記溝内及び前記絶縁膜上に前記被研磨膜を形成する工程とを更に有する
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
Before the step of planarizing the surface of the film to be polished, a step of forming an insulating film having an etching characteristic different from that of the film to be polished on the semiconductor substrate; a step of forming an opening in the insulating film; Etching the semiconductor substrate with the insulating film as a mask to form a groove in the semiconductor substrate; and forming the film to be polished in the groove and on the insulating film. A method for manufacturing a semiconductor device.
前記研磨砥粒は、酸化セリウム及び酸化シリコンから選ばれる1つ、又はこれらの組み合わせより成る
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 7,
The polishing abrasive is one selected from cerium oxide and silicon oxide, or a combination thereof. A method of manufacturing a semiconductor device, wherein:
前記基材中に導入された前記複数の気泡の平均直径は、150μm以下である
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 8,
An average diameter of the plurality of bubbles introduced into the base material is 150 μm or less. A method of manufacturing a semiconductor device, wherein:
前記添加剤は、ポリアクリル酸アンモニウム塩より成る
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 9,
The method for manufacturing a semiconductor device, wherein the additive is made of polyacrylic acid ammonium salt.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004088673A JP2005277130A (en) | 2004-03-25 | 2004-03-25 | Method of manufacturing semiconductor device |
US10/918,443 US20050215180A1 (en) | 2004-03-25 | 2004-08-16 | Semiconductor device fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004088673A JP2005277130A (en) | 2004-03-25 | 2004-03-25 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005277130A true JP2005277130A (en) | 2005-10-06 |
Family
ID=34990638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004088673A Withdrawn JP2005277130A (en) | 2004-03-25 | 2004-03-25 | Method of manufacturing semiconductor device |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050215180A1 (en) |
JP (1) | JP2005277130A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101080572B1 (en) | 2009-09-29 | 2011-11-04 | 삼성전자주식회사 | Polishing pad and manufacturing method thereof |
JP2016135542A (en) * | 2011-05-23 | 2016-07-28 | ネクスプラナー コーポレイション | Polishing pad with homogeneous body having separate protrusions thereon |
US9960048B2 (en) | 2013-02-13 | 2018-05-01 | Showa Denko K.K. | Surface machining method for single crystal SiC substrate, manufacturing method thereof, and grinding plate for surface machining single crystal SiC substrate |
JP2021053747A (en) * | 2019-09-30 | 2021-04-08 | 富士紡ホールディングス株式会社 | Polishing pad and method for manufacturing polished product |
JP2021053753A (en) * | 2019-09-30 | 2021-04-08 | 富士紡ホールディングス株式会社 | Polishing pad and method for manufacturing polished product |
JP2021053754A (en) * | 2019-09-30 | 2021-04-08 | 富士紡ホールディングス株式会社 | Polishing pad and method for manufacturing polished product |
JP2021053748A (en) * | 2019-09-30 | 2021-04-08 | 富士紡ホールディングス株式会社 | Polishing pad and method for manufacturing polished product |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6418174B2 (en) * | 2016-02-03 | 2018-11-07 | 株式会社Sumco | Silicon wafer single side polishing method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6783434B1 (en) * | 1998-12-25 | 2004-08-31 | Hitachi Chemical Company, Ltd. | CMP abrasive, liquid additive for CMP abrasive and method for polishing substrate |
JP2000311876A (en) * | 1999-04-27 | 2000-11-07 | Hitachi Ltd | Method and device for manufacturing wiring board |
US6913517B2 (en) * | 2002-05-23 | 2005-07-05 | Cabot Microelectronics Corporation | Microporous polishing pads |
-
2004
- 2004-03-25 JP JP2004088673A patent/JP2005277130A/en not_active Withdrawn
- 2004-08-16 US US10/918,443 patent/US20050215180A1/en not_active Abandoned
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101080572B1 (en) | 2009-09-29 | 2011-11-04 | 삼성전자주식회사 | Polishing pad and manufacturing method thereof |
JP2016135542A (en) * | 2011-05-23 | 2016-07-28 | ネクスプラナー コーポレイション | Polishing pad with homogeneous body having separate protrusions thereon |
US9960048B2 (en) | 2013-02-13 | 2018-05-01 | Showa Denko K.K. | Surface machining method for single crystal SiC substrate, manufacturing method thereof, and grinding plate for surface machining single crystal SiC substrate |
US10453693B2 (en) | 2013-02-13 | 2019-10-22 | Showa Denko K.K. | Surface machining method for single crystal SiC substrate, manufacturing method thereof, and grinding plate for surface machining single crystal SiC substrate |
JP2021053747A (en) * | 2019-09-30 | 2021-04-08 | 富士紡ホールディングス株式会社 | Polishing pad and method for manufacturing polished product |
JP2021053753A (en) * | 2019-09-30 | 2021-04-08 | 富士紡ホールディングス株式会社 | Polishing pad and method for manufacturing polished product |
JP2021053754A (en) * | 2019-09-30 | 2021-04-08 | 富士紡ホールディングス株式会社 | Polishing pad and method for manufacturing polished product |
JP2021053748A (en) * | 2019-09-30 | 2021-04-08 | 富士紡ホールディングス株式会社 | Polishing pad and method for manufacturing polished product |
Also Published As
Publication number | Publication date |
---|---|
US20050215180A1 (en) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6244962B2 (en) | Manufacturing method of semiconductor wafer | |
TWI333259B (en) | Edge removal of silicon-on-insulator transfer wafer | |
KR101947614B1 (en) | Semiconductor wafer manufacturing method | |
US7510974B2 (en) | CMP process | |
KR20000058021A (en) | Chemical mechanical polishing processes and components | |
JP2000301454A5 (en) | ||
KR20130014588A (en) | Method for polishing silicon wafer | |
JP2004165356A (en) | Method for manufacturing semiconductor device | |
JP2008153434A (en) | Equipment and method for manufacturing semiconductor device | |
JP4085356B2 (en) | Cleaning and drying method for semiconductor wafer | |
JP2005277130A (en) | Method of manufacturing semiconductor device | |
JP2011071215A (en) | Polishing method and semiconductor-device manufacturing method | |
JP4698144B2 (en) | Manufacturing method of semiconductor device | |
WO2012073317A1 (en) | Method of manufacturing recycled semiconductor wafer | |
JP2002141313A (en) | Cmp device and manufacturing method of semiconductor device | |
JP2008021704A (en) | Method of manufacturing semiconductor device | |
JP2003100681A (en) | Final polishing pad | |
JP2003179020A (en) | Polishing cloth texture transferring prevention method | |
JP5343099B2 (en) | Semiconductor wafer polishing method | |
JP2005340328A (en) | Method of manufacturing semiconductor device | |
JP2004296591A (en) | Method for producing semiconductor device | |
JP2007329342A (en) | Chemical mechanical polishing method | |
JP2004296596A (en) | Method of manufacturing semiconductor device | |
JP2005340325A (en) | Method of manufacturing semiconductor device | |
JP3923442B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060623 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080207 |