JP3920318B1 - 試験装置および試験方法 - Google Patents
試験装置および試験方法 Download PDFInfo
- Publication number
- JP3920318B1 JP3920318B1 JP2006539163A JP2006539163A JP3920318B1 JP 3920318 B1 JP3920318 B1 JP 3920318B1 JP 2006539163 A JP2006539163 A JP 2006539163A JP 2006539163 A JP2006539163 A JP 2006539163A JP 3920318 B1 JP3920318 B1 JP 3920318B1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- delay
- delay circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 148
- 238000010998 test method Methods 0.000 title claims description 8
- 230000003111 delayed effect Effects 0.000 claims abstract description 101
- 230000001934 delay Effects 0.000 claims abstract description 16
- 230000008859 change Effects 0.000 claims description 32
- 230000001360 synchronised effect Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- 230000000737 periodic effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【選択図】図2
Description
また、第2遅延調整部は、第1遅延クロック信号のHレベル期間またはLレベル期間の略中間点に第2遅延クロック信号の変化タイミングが位置するように第3可変遅延回路の遅延量を調整してもよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
100 被試験デバイス
110 タイミング発生器
120 パターン発生器
130 波形整形器
132 ドライバ回路
135 コンパレータ回路
140 判定部
150 制御装置
200 基準クロック発生器
210 第1可変遅延回路
220 第2可変遅延回路
230 第1フリップフロップ
240 第2フリップフロップ
250 第3フリップフロップ
260 第4フリップフロップ
270 第3可変遅延回路
272 ストローブ用可変遅延回路
275 調整用可変遅延回路
280 第1選択部
285 第4可変遅延回路
290 第2選択部
295 第3選択部
300 第1遅延調整部
310 第2遅延調整部
320 試験制御部
Claims (7)
- 被試験デバイスを試験する試験装置であって、
当該試験装置の基準クロックを発生する基準クロック発生器と、
前記被試験デバイスが出力するデータ信号を指定した時間遅延させて遅延データ信号として出力する第1可変遅延回路と、
前記被試験デバイスが出力する、前記データ信号を取得すべきタイミングを示すクロック信号を指定した時間遅延させて第1遅延クロック信号として出力する第2可変遅延回路と、
前記遅延データ信号を前記基準クロックに基づくタイミングで取得する第1フリップフロップと、
前記第1遅延クロック信号を前記基準クロックに基づくタイミングで取得する第2フリップフロップと、
前記第1フリップフロップおよび前記第2フリップフロップが前記遅延データ信号および前記第1遅延クロック信号を信号の変化点のタイミングで取得するように前記第1可変遅延回路および前記第2可変遅延回路の少なくとも一方の遅延量を調整する第1遅延調整部と、
前記クロック信号を指定した時間遅延させて第2遅延クロック信号として出力する第3可変遅延回路と、
第1遅延調整部により位相が調整された前記第1遅延クロック信号を前記第2遅延クロック信号の変化タイミングで取得した結果に基づいて前記第3可変遅延回路の遅延量を調整することにより、前記第1遅延クロック信号および前記第2遅延クロック信号の位相差を所望の位相差に調整する第2遅延調整部と、
前記遅延データ信号を前記第2遅延クロック信号の変化タイミングで取得した結果に基づいて、前記被試験デバイスが出力する信号の良否を判定する判定部と
を備える試験装置。 - 前記基準クロックに基づく信号と、前記第2遅延クロック信号とのいずれを前記第2フリップフロップに供給するかを選択する第1選択部を更に備え、
前記第1遅延調整部は、前記基準クロックに基づく信号を前記第2フリップフロップに供給するように前記第1選択部を設定した状態で、前記第1可変遅延回路および前記第2可変遅延回路の遅延量を調整し、
前記第2遅延調整部は、前記第2遅延クロック信号を前記第2フリップフロップに供給するように前記第1選択部を設定した状態で、前記第3可変遅延回路の遅延量を設定し、
前記判定部は、前記第2遅延クロック信号を前記第2フリップフロップに供給するように前記第1選択部を設定した状態で、前記被試験デバイスが出力する信号の良否を判定する
請求項1に記載の試験装置。 - 前記第1遅延調整部は、
前記第1可変遅延回路および前記第2可変遅延回路の遅延量をそれぞれ変化させながら前記第1フリップフロップおよび前記第2フリップフロップにより複数回前記データ信号および前記クロック信号を取得させ、
前記データ信号および前記クロック信号の変化前の値および変化後の値を取得した回数が略同一となる前記第1可変遅延回路および前記第2可変遅延回路の遅延量を検出して前記第1可変遅延回路および前記第2可変遅延回路に設定する
請求項2に記載の試験装置。 - 前記第2遅延調整部は、前記第1遅延クロック信号のHレベル期間またはLレベル期間の略中間点に前記第2遅延クロック信号の変化タイミングが位置するように前記第3可変遅延回路の遅延量を調整する請求項2に記載の試験装置。
- 前記第3可変遅延回路は、前記第2遅延クロック信号の位相を調整するための調整用可変遅延回路と、前記第2遅延クロック信号による前記遅延データ信号のストローブ位置を変化させるためのストローブ用可変遅延回路とを有し、
前記第2遅延調整部は、前記ストローブ用可変遅延回路に対して予め定められた遅延量を設定した状態で前記調整用可変遅延回路の遅延量を調整することにより、前記第1遅延クロック信号および前記第2遅延クロック信号の位相差を所望の位相差に調整し、
前記判定部は、前記ストローブ用可変遅延回路の遅延量を変化させながら前記遅延データ信号を前記第2遅延クロック信号の変化タイミングで取得した結果に基づいて、前記被試験デバイスが出力する信号の良否を判定する
請求項2に記載の試験装置。 - 前記データ信号と前記第1フリップフロップが出力する信号とのいずれかを選択する第2選択部と、
前記クロック信号と前記第2フリップフロップが出力する信号とのいずれかを選択する第3選択部と、
前記第2選択部が出力する信号を前記基準クロックに基づくタイミングで取得する第3フリップフロップと、
前記第3選択部が出力する信号を前記基準クロックに基づくタイミングで取得する第4フリップフロップと
を更に備え、
前記判定部は、
前記データ信号および前記クロック信号を出力する前記被試験デバイスを試験する場合において、前記第2選択部により前記第1フリップフロップが出力する信号を選択させた結果前記第3フリップフロップから出力される信号値を期待値と比較した結果に基づいて前記被試験デバイスが出力する信号の良否を判定し、
前記データ信号および前記クロック信号に代えて第1データ信号および第2データ信号を出力する他の被試験デバイスを試験する場合において、前記第2選択部により前記第1データ信号を選択させ、前記第3選択部により前記第2データ信号を選択させた結果前記第3フリップフロップおよび前記第4フリップフロップから出力される信号値をそれぞれ期待値と比較した結果に基づいて前記他の被試験デバイスが出力する信号の良否を判定する
請求項2に記載の試験装置。 - 被試験デバイスを試験する試験方法であって、
試験装置の基準クロックを発生する基準クロック発生段階と、
前記被試験デバイスが出力するデータ信号を第1可変遅延回路により指定した時間遅延させて遅延データ信号として出力する第1可変遅延段階と、
前記被試験デバイスが出力する、前記データ信号を取得すべきタイミングを示すクロック信号を第2可変遅延回路により指定した時間遅延させて第1遅延クロック信号として出力する第2可変遅延段階と、
前記遅延データ信号を前記基準クロックに基づくタイミングで第1フリップフロップにより取得する第1取得段階と、
前記第1遅延クロック信号を前記基準クロックに基づくタイミングで第2フリップフロップ取得する第2取得段階と、
前記第1フリップフロップおよび前記第2フリップフロップが前記遅延データ信号および前記第1遅延クロック信号を信号の変化点のタイミングで取得するように前記第1可変遅延回路および前記第2可変遅延回路の少なくとも一方の遅延量を調整する第1遅延調整段階と、
第3可変遅延回路により前記クロック信号を指定した時間遅延させて第2遅延クロック信号として出力する第3可変遅延段階と、
第1遅延調整段階により位相が調整された前記第1遅延クロック信号を前記第2遅延クロック信号の変化タイミングで取得した結果に基づいて前記第3可変遅延回路の遅延量を調整することにより、前記第1遅延クロック信号および前記第2遅延クロック信号の位相差を所望の位相差に調整する第2遅延調整段階と、
前記遅延データ信号を前記第2遅延クロック信号の変化タイミングで取得した結果に基づいて、前記被試験デバイスが出力する信号の良否を判定する判定段階と
を備える試験方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/309097 WO2007129386A1 (ja) | 2006-05-01 | 2006-05-01 | 試験装置および試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3920318B1 true JP3920318B1 (ja) | 2007-05-30 |
JPWO2007129386A1 JPWO2007129386A1 (ja) | 2009-09-17 |
Family
ID=38170216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006539163A Active JP3920318B1 (ja) | 2006-05-01 | 2006-05-01 | 試験装置および試験方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US7512872B2 (ja) |
EP (2) | EP2026081A4 (ja) |
JP (1) | JP3920318B1 (ja) |
KR (1) | KR101228270B1 (ja) |
WO (2) | WO2007129386A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101375759B1 (ko) | 2011-05-27 | 2014-03-19 | 가부시키가이샤 어드밴티스트 | 시험 장치 및 시험 방법 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040023381A (ko) * | 2002-09-11 | 2004-03-18 | 이문기 | 견과류를 첨가한 소시지의 제조방법 |
JP4469753B2 (ja) * | 2005-04-28 | 2010-05-26 | 株式会社アドバンテスト | 試験装置 |
WO2006129491A1 (ja) * | 2005-06-01 | 2006-12-07 | Advantest Corporation | ジッタ発生回路 |
US8121237B2 (en) | 2006-03-16 | 2012-02-21 | Rambus Inc. | Signaling system with adaptive timing calibration |
TWI316329B (en) * | 2006-04-26 | 2009-10-21 | Realtek Semiconductor Corp | Phase selector, data receiving device, data transmitting device utilizing phase selector and clock-selecting method |
US7669090B2 (en) * | 2006-05-18 | 2010-02-23 | Kabushiki Kaisha Toshiba | Apparatus and method for verifying custom IC |
WO2008020524A1 (fr) * | 2006-08-16 | 2008-02-21 | Advantest Corporation | Circuit de compensation de variation de charge, dispositif électronique, appareil de test, circuit de génération de séquencement et procédé de compensation de variation de charge |
US7539592B2 (en) * | 2007-03-23 | 2009-05-26 | Advantest Corporation | Test apparatus and electronic device |
WO2008153645A2 (en) * | 2007-05-29 | 2008-12-18 | Rambus, Inc. | Memory comprising : clock generator, clock circuit, voltage regulator |
US8094766B2 (en) * | 2008-07-02 | 2012-01-10 | Teradyne, Inc. | Tracker circuit and method for automated test equipment systems |
JP5171442B2 (ja) * | 2008-07-08 | 2013-03-27 | 株式会社アドバンテスト | マルチストローブ回路および試験装置 |
JP5124023B2 (ja) * | 2008-08-01 | 2013-01-23 | 株式会社アドバンテスト | 試験装置 |
JP2010169480A (ja) * | 2009-01-21 | 2010-08-05 | Elpida Memory Inc | 半導体デバイス試験装置及び半導体装置 |
JPWO2010087009A1 (ja) * | 2009-01-30 | 2012-07-26 | 株式会社アドバンテスト | 電子デバイス、試験装置および試験方法 |
US8274272B2 (en) * | 2009-02-06 | 2012-09-25 | Advanced Micro Devices, Inc. | Programmable delay module testing device and methods thereof |
US8258775B2 (en) * | 2009-04-15 | 2012-09-04 | Via Technologies, Inc. | Method and apparatus for determining phase error between clock signals |
CN102053222A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | 利用半导体测试仪读取芯片信息的方法 |
JP5448795B2 (ja) * | 2009-12-25 | 2014-03-19 | キヤノン株式会社 | 情報処理装置又は情報処理方法 |
JP2012247319A (ja) * | 2011-05-27 | 2012-12-13 | Advantest Corp | 試験装置および試験方法 |
JP2012247316A (ja) * | 2011-05-27 | 2012-12-13 | Advantest Corp | 試験装置および試験方法 |
JP2013007710A (ja) * | 2011-06-27 | 2013-01-10 | Advantest Corp | 試験装置および試験方法 |
TWI461717B (zh) * | 2012-11-05 | 2014-11-21 | Realtek Semiconductor Corp | 掃描時脈產生器以及掃描時脈產生方法 |
US9178685B1 (en) * | 2013-12-27 | 2015-11-03 | Altera Corporation | Techniques to determine signal timing |
JP6273856B2 (ja) * | 2014-01-24 | 2018-02-07 | 富士通株式会社 | メモリコントローラ及び情報処理装置 |
CN106330181B (zh) * | 2015-07-02 | 2019-05-21 | 无锡华润上华科技有限公司 | 延迟锁定环的检测方法和*** |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5578935A (en) | 1995-05-25 | 1996-11-26 | Texas Instruments Incorporated | Undersampling digitizer with a sampling circuit positioned on an integrated circuit |
US6263463B1 (en) * | 1996-05-10 | 2001-07-17 | Advantest Corporation | Timing adjustment circuit for semiconductor test system |
US6360343B1 (en) * | 1999-02-26 | 2002-03-19 | Advantest Corp. | Delta time event based test system |
JP4118463B2 (ja) * | 1999-07-23 | 2008-07-16 | 株式会社アドバンテスト | タイミング保持機能を搭載したic試験装置 |
DE10048895A1 (de) * | 1999-10-01 | 2001-06-13 | Schlumberger Technologies Inc | Testverfahren und -vorrichtung für quellensynchrone Signale |
JP4394789B2 (ja) | 2000-01-18 | 2010-01-06 | 株式会社アドバンテスト | 半導体デバイス試験方法・半導体デバイス試験装置 |
JP4495308B2 (ja) * | 2000-06-14 | 2010-07-07 | 株式会社アドバンテスト | 半導体デバイス試験方法・半導体デバイス試験装置 |
TWI238256B (en) * | 2000-01-18 | 2005-08-21 | Advantest Corp | Testing method for semiconductor device and its equipment |
JP4782271B2 (ja) | 2000-07-06 | 2011-09-28 | 株式会社アドバンテスト | 半導体デバイス試験方法・半導体デバイス試験装置 |
US6760873B1 (en) * | 2000-09-28 | 2004-07-06 | Lsi Logic Corporation | Built-in self test for speed and timing margin for a source synchronous IO interface |
US7313715B2 (en) * | 2001-02-09 | 2007-12-25 | Samsung Electronics Co., Ltd. | Memory system having stub bus configuration |
US6952790B2 (en) * | 2001-03-30 | 2005-10-04 | Intel Corporation | System for varying timing between source and data signals in a source synchronous interface |
JP4130801B2 (ja) * | 2001-06-13 | 2008-08-06 | 株式会社アドバンテスト | 半導体デバイス試験装置、及び半導体デバイス試験方法 |
JP3934384B2 (ja) * | 2001-10-11 | 2007-06-20 | 株式会社アドバンテスト | 半導体デバイス試験装置 |
JP4279489B2 (ja) * | 2001-11-08 | 2009-06-17 | 株式会社アドバンテスト | タイミング発生器、及び試験装置 |
JP4002811B2 (ja) * | 2002-10-04 | 2007-11-07 | 株式会社アドバンテスト | マルチストローブ生成装置、試験装置、及び調整方法 |
JP3806100B2 (ja) | 2003-04-28 | 2006-08-09 | 株式会社東芝 | 入出力回路 |
US7363563B1 (en) * | 2003-12-05 | 2008-04-22 | Pmc-Sierra, Inc. | Systems and methods for a built in test circuit for asynchronous testing of high-speed transceivers |
JPWO2005066646A1 (ja) * | 2004-01-09 | 2007-12-20 | 株式会社アドバンテスト | タイミングクロック校正方法 |
JP4351941B2 (ja) * | 2004-03-26 | 2009-10-28 | 株式会社アドバンテスト | 試験装置及び試験方法 |
US7075285B2 (en) * | 2004-05-12 | 2006-07-11 | Richard Chin | Delay locked loop circuit and method for testing the operability of the circuit |
JP4536610B2 (ja) * | 2005-07-07 | 2010-09-01 | 株式会社アドバンテスト | 半導体試験装置 |
US7366966B2 (en) * | 2005-10-11 | 2008-04-29 | Micron Technology, Inc. | System and method for varying test signal durations and assert times for testing memory devices |
-
2006
- 2006-05-01 EP EP06745948A patent/EP2026081A4/en not_active Withdrawn
- 2006-05-01 KR KR1020067023953A patent/KR101228270B1/ko active IP Right Grant
- 2006-05-01 JP JP2006539163A patent/JP3920318B1/ja active Active
- 2006-05-01 WO PCT/JP2006/309097 patent/WO2007129386A1/ja active Application Filing
- 2006-11-16 US US11/600,676 patent/US7512872B2/en active Active
-
2007
- 2007-02-14 EP EP07708369A patent/EP2015089A4/en not_active Withdrawn
- 2007-02-14 WO PCT/JP2007/052565 patent/WO2007129491A1/ja active Application Filing
- 2007-06-07 US US11/759,240 patent/US7557561B2/en not_active Expired - Fee Related
-
2009
- 2009-02-19 US US12/388,802 patent/US7707484B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101375759B1 (ko) | 2011-05-27 | 2014-03-19 | 가부시키가이샤 어드밴티스트 | 시험 장치 및 시험 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20090027263A (ko) | 2009-03-17 |
WO2007129386A1 (ja) | 2007-11-15 |
US7557561B2 (en) | 2009-07-07 |
US7512872B2 (en) | 2009-03-31 |
US20080120059A1 (en) | 2008-05-22 |
EP2026081A1 (en) | 2009-02-18 |
US20090158103A1 (en) | 2009-06-18 |
US20070262800A1 (en) | 2007-11-15 |
KR101228270B1 (ko) | 2013-01-30 |
US7707484B2 (en) | 2010-04-27 |
WO2007129491A1 (ja) | 2007-11-15 |
EP2015089A1 (en) | 2009-01-14 |
EP2026081A4 (en) | 2010-10-06 |
JPWO2007129386A1 (ja) | 2009-09-17 |
EP2015089A4 (en) | 2010-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3920318B1 (ja) | 試験装置および試験方法 | |
JP4451189B2 (ja) | 試験装置、位相調整方法、及びメモリコントローラ | |
US7406646B2 (en) | Multi-strobe apparatus, testing apparatus, and adjusting method | |
US8502523B2 (en) | Test apparatus and test method | |
JP4951534B2 (ja) | 試験装置および試験方法 | |
JP5255282B2 (ja) | 試験装置、試験方法、および、プログラム | |
JP2003149304A (ja) | 試験装置 | |
JP4355704B2 (ja) | 測定装置、測定方法、及び試験装置 | |
JP2013109637A (ja) | メモリインターフェース回路、および、そのメモリインターフェース回路の動作方法 | |
US7834642B2 (en) | Testing apparatus and method which adjusts a phase difference between rising and falling signals output from a DUT | |
JP4109951B2 (ja) | マルチストローブ装置、試験装置、及び調整方法 | |
KR100864633B1 (ko) | 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법 | |
JP2007024524A (ja) | 試験装置、制御方法、および制御プログラム | |
JP4914771B2 (ja) | 半導体装置 | |
US7135880B2 (en) | Test apparatus | |
JP4944771B2 (ja) | 試験装置、回路および電子デバイス | |
JP2006226791A (ja) | 試験装置、タイミング発生器、及びプログラム | |
KR101034036B1 (ko) | 반도체 메모리 테스트 보드, 이를 포함하는 반도체 메모리 테스트 시스템 및 반도체 메모리 테스트 방법 | |
JP5314755B2 (ja) | 受信装置、試験装置、受信方法および試験方法 | |
JP2010096617A (ja) | 遅延制御回路 | |
JP2006112873A (ja) | タイミング発生器、及び試験装置 | |
JP2006294111A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3920318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |