JP3920318B1 - 試験装置および試験方法 - Google Patents

試験装置および試験方法 Download PDF

Info

Publication number
JP3920318B1
JP3920318B1 JP2006539163A JP2006539163A JP3920318B1 JP 3920318 B1 JP3920318 B1 JP 3920318B1 JP 2006539163 A JP2006539163 A JP 2006539163A JP 2006539163 A JP2006539163 A JP 2006539163A JP 3920318 B1 JP3920318 B1 JP 3920318B1
Authority
JP
Japan
Prior art keywords
signal
clock signal
delay
delay circuit
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006539163A
Other languages
English (en)
Other versions
JPWO2007129386A1 (ja
Inventor
利明 淡路
隆 関野
隆之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Application granted granted Critical
Publication of JP3920318B1 publication Critical patent/JP3920318B1/ja
Publication of JPWO2007129386A1 publication Critical patent/JPWO2007129386A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

ソース・シンクロナス・クロッキングを採用した電子デバイスの良否を精度良く判定する試験装置を提供する。本発明に係る試験装置の第１可変遅延回路２１０は、被試験デバイス１００が出力するデータ信号を指定した時間遅延させて遅延データ信号として出力する。第２可変遅延回路２２０は、被試験デバイス１００が出力する、データ信号を取得すべきタイミングを示すクロック信号を、指定した時間遅延させて第１遅延クロック信号として出力する。これらの可変遅延回路の遅延量は、第１遅延調整部３００により設定される。第３可変遅延回路２７０は、被試験デバイス１００から出力されたクロック信号を、指定した時間遅延させて第２遅延クロック信号として出力する。第４可変遅延回路２８５は、基準クロックを指定された遅延量遅延させて第１選択部２８０に供給する
【選択図】図２

Description

本発明は、試験装置および試験方法に関する。特に本発明は、試験のためにクロック信号の遅延量を調整する試験装置および試験方法に関する。本出願は、下記の日本出願に関連する。
近年、高速アクセスが可能な半導体メモリには、ソース・シンクロナス・クロッキング（Ｓｏｕｒｃｅ Ｓｙｎｃｈｒｏｎｏｕｓ Ｃｌｏｃｋｉｎｇ）が採用されるようになってきている。このような半導体メモリは、データ信号のみならずそれに同期したクロック信号を自ら発生させる。外部のデバイスは、このクロック信号に同期してデータ信号を読み取ることにより、高速かつ効率的に半導体メモリをアクセスできる。
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
このような半導体メモリの試験のために、従来の試験装置は、試験の基準クロック信号を、半導体メモリから取り込んだクロック信号と同期するように調整する。そして、試験装置は、調整されたこの基準クロック信号に基づいてデータ信号を読み取ることができるか否かを試験する。基準クロック信号にはストローブ信号によって人工的な遅延を発生させ、基準範囲内の遅延であればデータを読み取ることができるか否かも試験される。
半導体メモリから発生されるデータ信号にはジッタが発生する場合がある。データ信号にジッタが発生しているときには、半導体メモリから発生されるクロック信号にも同様なジッタが発生している場合が多い。一方で、従来の試験装置における基準クロック信号は、一旦調整された後はクロック信号に生じたジッタの影響を受けない。このため、基準クロック信号とデータ信号との間にはジッタ発生による位相差が生じ、試験の精度を低下させるおそれがあった。
そこで本発明は、上記の課題を解決することのできる試験装置および試験方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
本発明の第１の形態によると、被試験デバイスを試験する試験装置であって、当該試験装置の基準クロックを発生する基準クロック発生器と、被試験デバイスが出力するデータ信号を指定した時間遅延させて遅延データ信号として出力する第１可変遅延回路と、被試験デバイスが出力する、データ信号を取得すべきタイミングを示すクロック信号を指定した時間遅延させて第１遅延クロック信号として出力する第２可変遅延回路と、遅延データ信号を基準クロックに基づくタイミングで取得する第１フリップフロップと、第１遅延クロック信号を基準クロックに基づくタイミングで取得する第２フリップフロップと、第１フリップフロップおよび第２フリップフロップが遅延データ信号および第１遅延クロック信号を信号の変化点のタイミングで取得するように第１可変遅延回路および第２可変遅延回路の少なくとも一方の遅延量を調整する第１遅延調整部と、クロック信号を指定した時間遅延させて第２遅延クロック信号として出力する第３可変遅延回路と、第１遅延調整部により位相が調整された第１遅延クロック信号を第２遅延クロック信号の変化タイミングで取得した結果に基づいて第３可変遅延回路の遅延量を調整することにより、第１遅延クロック信号および第２遅延クロック信号の位相差を所望の位相差に調整する第２遅延調整部と、遅延データ信号を第２遅延クロック信号の変化タイミングで取得した結果に基づいて、被試験デバイスが出力する信号の良否を判定する判定部とを備える試験装置を提供する。
また、基準クロックに基づく信号と、第２遅延クロック信号とのいずれを第２フリップフロップに供給するかを選択する第１選択部を更に備え、第１遅延調整部は、基準クロックに基づく信号を第２フリップフロップに供給するように第１選択部を設定した状態で、第１可変遅延回路および第２可変遅延回路の遅延量を調整し、第２遅延調整部は、第２遅延クロック信号を第２フリップフロップに供給するように第１選択部を設定した状態で、第３可変遅延回路の遅延量を設定し、判定部は、第２遅延クロック信号を第２フリップフロップに供給するように第１選択部を設定した状態で、被試験デバイスが出力する信号の良否を判定してもよい。
また、第１遅延調整部は、第１可変遅延回路および第２可変遅延回路の遅延量をそれぞれ変化させながら第１フリップフロップおよび第２フリップフロップにより複数回データ信号およびクロック信号を取得させ、データ信号およびクロック信号の変化前の値および変化後の値を取得した回数が略同一となる第１可変遅延回路および第２可変遅延回路の遅延量を検出して第１可変遅延回路および第２可変遅延回路に設定してもよい。
また、第２遅延調整部は、第１遅延クロック信号のＨレベル期間またはＬレベル期間の略中間点に第２遅延クロック信号の変化タイミングが位置するように第３可変遅延回路の遅延量を調整してもよい。
また、第３可変遅延回路は、第２遅延クロック信号の位相を調整するための調整用可変遅延回路と、第２遅延クロック信号による遅延データ信号のストローブ位置を変化させるためのストローブ用可変遅延回路とを有し、第２遅延調整部は、ストローブ用可変遅延回路に対して予め定められた遅延量を設定した状態で調整用可変遅延回路の遅延量を調整することにより、第１遅延クロック信号および第２遅延クロック信号の位相差を所望の位相差に調整し、判定部は、ストローブ用可変遅延回路の遅延量を変化させながら遅延データ信号を第２遅延クロック信号の変化タイミングで取得した結果に基づいて、被試験デバイスが出力する信号の良否を判定してもよい。
また、データ信号と第１フリップフロップが出力する信号とのいずれかを選択する第２選択部と、クロック信号と第２フリップフロップが出力する信号とのいずれかを選択する第３選択部と、第２選択部が出力する信号を基準クロックに基づくタイミングで取得する第３フリップフロップと、第３選択部が出力する信号を基準クロックに基づくタイミングで取得する第４フリップフロップとを更に備え、判定部は、データ信号およびクロック信号を出力する被試験デバイスを試験する場合において、第２選択部により第１フリップフロップが出力する信号を選択させた結果第３フリップフロップから出力される信号値を期待値と比較した結果に基づいて被試験デバイスが出力する信号の良否を判定し、データ信号およびクロック信号に代えて第１データ信号および第２データ信号を出力する他の被試験デバイスを試験する場合において、第２選択部により第１データ信号を選択させ、第３選択部により第２データ信号を選択させた結果第３フリップフロップおよび第４フリップフロップから出力される信号値をそれぞれ期待値と比較した結果に基づいて他の被試験デバイスが出力する信号の良否を判定してもよい。
本発明の第２の形態においては、被試験デバイスを試験する試験方法であって、試験装置の基準クロックを発生する基準クロック発生段階と、被試験デバイスが出力するデータ信号を第１可変遅延回路により指定した時間遅延させて遅延データ信号として出力する第１可変遅延段階と、被試験デバイスが出力する、データ信号を取得すべきタイミングを示すクロック信号を第２可変遅延回路により指定した時間遅延させて第１遅延クロック信号として出力する第２可変遅延段階と、遅延データ信号を基準クロックに基づくタイミングで第１フリップフロップにより取得する第１取得段階と、第１遅延クロック信号を基準クロックに基づくタイミングで第２フリップフロップ取得する第２取得段階と、第１フリップフロップおよび第２フリップフロップが遅延データ信号および第１遅延クロック信号を信号の変化点のタイミングで取得するように第１可変遅延回路および第２可変遅延回路の少なくとも一方の遅延量を調整する第１遅延調整段階と、第３可変遅延回路によりクロック信号を指定した時間遅延させて第２遅延クロック信号として出力する第３可変遅延段階と、第１遅延調整段階により位相が調整された第１遅延クロック信号を第２遅延クロック信号の変化タイミングで取得した結果に基づいて第３可変遅延回路の遅延量を調整することにより、第１遅延クロック信号および第２遅延クロック信号の位相差を所望の位相差に調整する第２遅延調整段階と、遅延データ信号を第２遅延クロック信号の変化タイミングで取得した結果に基づいて、被試験デバイスが出力する信号の良否を判定する判定段階とを備える試験方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明によれば、ソース・シンクロナス・クロッキングを採用した電子デバイスの良否を精度良く判定することができる。
図１は、試験装置１０の全体構成を示す。 図２は、コンパレータ回路１３５の機能構成を示す。 図３は、制御装置１５０の機能構成を示す。 図４は、試験に先立つ調整処理および試験処理の流れを示すフローチャートである。 図５は、第１の遅延調整の処理の流れを示すフローチャートである。 図６は、第２の遅延調整の処理の流れを示すフローチャートである。 図７は、遅延量調整の対象となる信号のタイミングチャートを示す。
符号の説明
１０ 試験装置
１００ 被試験デバイス
１１０ タイミング発生器
１２０ パターン発生器
１３０ 波形整形器
１３２ ドライバ回路
１３５ コンパレータ回路
１４０ 判定部
１５０ 制御装置
２００ 基準クロック発生器
２１０ 第１可変遅延回路
２２０ 第２可変遅延回路
２３０ 第１フリップフロップ
２４０ 第２フリップフロップ
２５０ 第３フリップフロップ
２６０ 第４フリップフロップ
２７０ 第３可変遅延回路
２７２ ストローブ用可変遅延回路
２７５ 調整用可変遅延回路
２８０ 第１選択部
２８５ 第４可変遅延回路
２９０ 第２選択部
２９５ 第３選択部
３００ 第１遅延調整部
３１０ 第２遅延調整部
３２０ 試験制御部
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、試験装置１０の全体構成を示す。試験装置１０は、タイミング発生器１１０と、パターン発生器１２０と、波形整形器１３０と、ドライバ回路１３２と、コンパレータ回路１３５と、判定部１４０と、制御装置１５０とを備え、半導体メモリデバイスなどである被試験デバイス１００を試験することを目的とする。タイミング発生器１１０は、周期クロックなどの基準クロックを発生させてパターン発生器１２０に供給する。パターン発生器１２０は、周期クロックに基づいて、被試験デバイス１００に入力する試験パターンのデータ、被試験デバイス１００に入力するアドレス、および、被試験デバイス１００に入力する制御コマンドを生成する。そして、パターン発生器１２０は、これらのデータ、アドレスおよびコマンドを波形整形器１３０に出力する。また、パターン発生器１２０は、試験パターンのデータを期待値データとして判定部１４０にも出力する。
波形整形器１３０は、入力を受けた試験パターン、アドレスおよび制御コマンドを、被試験デバイス１００に入力可能な信号波形に整形して、ドライバ回路１３２を介して被試験デバイス１００に供給する。コンパレータ回路１３５は、被試験デバイス１００からデータ信号を読み出す。被試験デバイス１００がソース・シンクロナス・クロッキングを採用している場合には、コンパレータ回路１３５は、被試験デバイス１００から供給を受けたクロック信号に同期してデータ信号を読み出してもよい。そして、判定部１４０は、読み出されたデータ信号によって示されるデータを、パターン発生器１２０から入力した期待値データと比較する。読み出されたデータが期待値データと等しければ、判定部１４０は、被試験デバイス１００が良品である旨の試験結果を出力する。制御装置１５０は、コンパレータ回路１３５に対し各種の設定を行う。具体的には、制御装置１５０は、コンパレータ回路１３５が精度良くデータ信号を読み出せるようにするため、コンパレータ回路１３５内に設けられた可変遅延回路の遅延量を調整する。また、制御装置１５０は、被試験デバイス１００がソース・シンクロナス・クロッキングを採用しているか否かに応じ、コンパレータ回路１３５の動作を切り替える。
図２は、コンパレータ回路１３５の機能構成を示す。コンパレータ回路１３５は、基準クロック発生器２００と、第１可変遅延回路２１０と、第２可変遅延回路２２０と、第１フリップフロップ２３０と、第２フリップフロップ２４０と、第３フリップフロップ２５０と、第４フリップフロップ２６０と、第３可変遅延回路２７０と、第１選択部２８０と、第４可変遅延回路２８５と、第２選択部２９０と、第３選択部２９５とを有する。基準クロック発生器２００は、試験装置１０の基準クロックを発生する。基準クロック発生器２００は、タイミング発生器１１０などから供給を受けた基準クロックをコンパレータ回路１３５の各部に供給してもよい。第１可変遅延回路２１０は、被試験デバイス１００が出力するデータ信号を指定した時間遅延させて遅延データ信号として出力する。第２可変遅延回路２２０は、被試験デバイス１００が出力する、データ信号を取得すべきタイミングを示すクロック信号を、指定した時間遅延させて第１遅延クロック信号として出力する。これらの可変遅延回路の遅延量は、制御装置１５０の説明において後述する第１遅延調整部３００により設定される。
第１フリップフロップ２３０は、第１可変遅延回路２１０により出力される遅延データ信号を、基準クロックに基づくタイミングで取得する。信号を取得するタイミングは、第４可変遅延回路２８５による遅延量の分だけ基準クロックより遅れてもよい。同様に、第２フリップフロップ２４０は、第２可変遅延回路２２０により出力される第１遅延クロック信号を、基準クロックに基づくタイミングで取得する。第２選択部２９０は、被試験デバイス１００が出力するデータ信号と、第１フリップフロップ２３０により出力される遅延データ信号との何れかを選択して、第３フリップフロップ２５０に供給する。第３フリップフロップ２５０は、第２選択部２９０が出力する信号を基準クロックに基づくタイミングで取得し、判定部１４０に供給する。第３選択部２９５は、被試験デバイス１００が出力する他のデータ信号と、第３選択部２９５により出力される第１遅延クロック信号との何れかを選択して、第４フリップフロップ２６０に供給する。第４フリップフロップ２６０は、第３選択部２９５が出力する信号を基準クロックに基づくタイミングで取得し、判定部１４０に供給する。第２選択部２９０および第３選択部２９５は、何れの信号を選択するかを示す設定を、後述の第１遅延調整部３００、第２遅延調整部３１０および試験制御部３２０から受けてもよい。
第３可変遅延回路２７０は、被試験デバイス１００から出力されたクロック信号を、指定した時間遅延させて第２遅延クロック信号として出力する。例えば、第３可変遅延回路２７０は、第２遅延クロック信号の位相を調整するための調整用可変遅延回路２７５と、第２遅延クロック信号による遅延データ信号のストローブ位置を変化させるためのストローブ用可変遅延回路２７２とを有してもよい。第１選択部２８０は、基準クロックに基づく信号と第２遅延クロック信号との何れを第２フリップフロップ２４０に供給するかを選択する。第４可変遅延回路２８５は、基準クロックを指定された遅延量遅延させて第１選択部２８０に供給する。
なお、図２では説明の明確化のため、データおよびクロックのそれぞれについて単一の信号に基づく試験を行う場合について説明した。更に詳細な試験のためには、これに代えて、コンパレータ回路１３５は、データおよびクロックのそれぞれについて、論理値が真であるか否かを示す判定結果の第１信号と、論理値が負であるか否かを示す判定結果の第２信号とを生成してもよい。この場合、第１可変遅延回路２１０は、データについての第１信号および第２信号のそれぞれを遅延させる。同様に、第２可変遅延回路２２０は、クロックについての第１信号および第２信号のそれぞれを遅延させる。また、第１フリップフロップ２３０は、データについての第１信号および第２信号をそれぞれ取得し、第２フリップフロップ２４０は、クロックについての第１信号および第２信号をそれぞれ取得する。このような構成によれば、論理値真と論理値負との過渡状態を検出でき、後段の判定部１４０による試験のバリエーションを広げることができる。
図３は、制御装置１５０の機能構成を示す。制御装置１５０は、第１遅延調整部３００と、第２遅延調整部３１０と、試験制御部３２０とを有する。第１遅延調整部３００は、基準クロックに基づく信号を第２フリップフロップ２４０に供給するように第１選択部２８０を設定する。また、第１遅延調整部３００は、第１フリップフロップ２３０が出力する信号を選択して第３フリップフロップ２５０に供給するように第２選択部２９０を設定する。また、第１遅延調整部３００は、第２フリップフロップ２４０が出力する信号を選択して第４フリップフロップ２６０に供給するように第３選択部２９５を設定する。このように設定された状態において、第１遅延調整部３００は、第１フリップフロップ２３０および第２フリップフロップ２４０が遅延データ信号および第１遅延クロック信号を信号の変化点のタイミングで取得するように第１可変遅延回路２１０および第２可変遅延回路２２０の少なくとも一方の遅延量を調整する。
調整の処理の具体例として、まず、第１遅延調整部３００は、第１可変遅延回路２１０および第２可変遅延回路２２０の遅延量をそれぞれ変化させながら第１フリップフロップ２３０および第２フリップフロップ２４０により複数回データ信号およびクロック信号を取得させる。そして、第１遅延調整部３００は、データ信号およびクロック信号の変化前の値および変化後の値を取得した回数が略同一となる第１可変遅延回路２１０および第２可変遅延回路２２０の遅延量を検出して第１可変遅延回路２１０および第２可変遅延回路２２０に設定する。これに代えて、第１遅延調整部３００は、第１可変遅延回路２１０および第２可変遅延回路２２０の一方、および、第４可変遅延回路２８５の遅延量を調整してもよい。即ち例えば、第１遅延調整部３００は、第１可変遅延回路２１０および第４可変遅延回路２８５の遅延量をそれぞれ変化させながら、第１フリップフロップ２３０および第２フリップフロップ２４０により複数回データ信号およびクロック信号を取得させる。そして、第１遅延調整部３００は、データ信号およびクロック信号の変化前の値および変化後の値を取得した回数が略同一となる第１可変遅延回路２１０および第４可変遅延回路２８５の遅延量を検出して第１可変遅延回路２１０および第４可変遅延回路２８５に設定してもよい。
第２遅延調整部３１０は、位相の調整が完了した旨の通知を第１遅延調整部３００から受けて動作を開始する。第２遅延調整部３１０は、第２遅延クロック信号を第２フリップフロップ２４０に供給するように第１選択部２８０を設定する。また、第２遅延調整部３１０は、第１フリップフロップ２３０が出力する信号を選択して第３フリップフロップ２５０に供給するように第２選択部２９０を設定したまま維持する。また、第２遅延調整部３１０は、第２フリップフロップ２４０が出力する信号を選択して第４フリップフロップ２６０に供給するように第３選択部２９５を設定したまま維持する。このように設定された状態で、第２遅延調整部３１０は、第１遅延調整部３００により位相が調整された第１遅延クロック信号を第２遅延クロック信号の変化タイミングで取得した結果に基づいて第３可変遅延回路２７０の遅延量を調整する。そして、第２遅延調整部３１０は、第１遅延クロック信号および第２遅延クロック信号の位相差を所望の位相差に調整する。
具体的な処理として、たとえば、第２遅延調整部３１０は、ストローブ用可変遅延回路２７２に対して予め定められた遅延量を設定した状態で調整用可変遅延回路２７５の遅延量を調整することにより、第１遅延クロック信号および第２遅延クロック信号の変化点のタイミングが略等しくなるように設定してもよい。この設定の後にストローブ用可変遅延回路２７２による遅延を略０に戻すと、第１遅延クロック信号および第２遅延クロック信号の間にはストローブ用可変遅延回路２７２による遅延量に対応する位相差を生じさせることができる。
試験制御部３２０は、位相の調整が完了した旨の通知を第２遅延調整部３１０から受けて動作を開始する。試験制御部３２０は、第２遅延クロック信号を第２フリップフロップ２４０に供給するように第１選択部２８０を設定したまま維持する。また、試験制御部３２０は、第１フリップフロップ２３０が出力する信号を選択して第３フリップフロップ２５０に供給するように第２選択部２９０を設定したまま維持する。また、試験制御部３２０は、第２フリップフロップ２４０が出力する信号を選択して第４フリップフロップ２６０に供給するように第３選択部２９５を設定したまま維持する。このように設定された状態で、試験制御部３２０は、被試験デバイス１００により出力されるデータ信号を順次取り込む。試験制御部３２０は、ストローブ用可変遅延回路２７２の遅延量を調整することによって第２遅延クロック信号を更に遅延させ、被試験デバイス１００のタイミング試験を行ってもよい。これにより、予め定められた基準範囲内の信号遅延が発生しても被試験デバイス１００が正常動作可能か否かを試験できる。
図４は、試験に先立つ調整処理および試験処理の流れを示すフローチャートである。まず、試験装置１０は、被試験デバイス１００の種類を判別する（Ｓ４００）。被試験デバイス１００の種類は、エンジニアによる入力に基づいて試験装置１０に予め設定されていてもよいし、被試験デバイス１００から出力される識別信号などに応じ試験装置１０が自動的に判別してもよい。被試験デバイス１００がソース・シンクロナス・クロッキングを採用していることを条件に（Ｓ４１０：ＹＥＳ）、第１遅延調整部３００は、第１の遅延調整を行う（Ｓ４２０）。第１の遅延調整によって、第１フリップフロップ２３０および第２フリップフロップ２４０が遅延データ信号および第１遅延クロック信号を信号の変化点のタイミングで取得するように第１可変遅延回路２１０および第２可変遅延回路２２０が調整される。
次に第２遅延調整部３１０は、第２の遅延調整を行う（Ｓ４３０）。第２の遅延調整によって、第１遅延クロック信号および第２遅延クロック信号の位相差が所望の位相差となるように、第３可変遅延回路２７０が調整される。具体的には、第２遅延調整部３１０は、第１遅延クロック信号のＨレベル期間またはＬレベル期間の略中間点に第２遅延クロック信号の変化タイミングが位置するように第３可変遅延回路２７０の遅延量を調整してもよい。これにより、第２遅延クロック信号の位相を、ストローブ用可変遅延回路２７２に遅延量が設定されていない状態においてはデータ信号を最も取り込み易い位相とすることができ、この位相を基準としたそれぞれのストローブ位置について試験を可能とすることができる。
次に、試験制御部３２０および判定部１４０は、被試験デバイス１００の試験処理を行う（Ｓ４４０）。具体的には、まず、試験制御部３２０は、第２遅延クロック信号を第２フリップフロップ２４０に供給するように第１選択部２８０を設定したまま維持する。また、試験制御部３２０は、ストローブ用可変遅延回路２７２の遅延量を調整することによりストローブ位置を様々な位置に調整する。そして、判定部１４０は、ストローブ用可変遅延回路２７２の遅延量を変化させながら遅延データ信号を第２遅延クロック信号の変化タイミングで取得した結果に基づいて、被試験デバイス１００の良否を判定する。具体的には、判定部１４０は、第２選択部２９０により第１フリップフロップ２３０が出力する信号を選択させた結果第３フリップフロップ２５０から出力される信号値を期待値と比較した結果に基づいて被試験デバイス１００が出力する信号の良否を判定する。
一方で、被試験デバイス１００がソース・シンクロナス・クロッキングを採用していない場合、即ち、図１に例示した被試験デバイス１００ではない他の被試験デバイスが試験装置１０に搭載されたことを条件に（Ｓ４１０：ＮＯ）、試験制御部３２０および判定部１４０は、この被試験デバイスの試験処理を行う（Ｓ４５０）。このような種類の被試験デバイスは、データ信号およびクロック信号に代えて第１データ信号および第２データ信号を出力する。試験制御部３２０は、第２選択部２９０により第１データ信号を選択させ、第３選択部２９５により第２データ信号を選択させる。そして、判定部１４０は、この結果第３フリップフロップ２５０および第４フリップフロップ２６０から出力される信号値をそれぞれ期待値と比較した結果に基づいて被試験デバイス１００が出力する信号の良否を判定する。
図５は、第１の遅延調整の処理の流れを示すフローチャートである。第１遅延調整部３００は、基準クロックに基づく信号を第２フリップフロップ２４０に供給するように第１選択部２８０を設定する（Ｓ５００）。また、第１遅延調整部３００は、第１フリップフロップ２３０が出力する信号を選択して第３フリップフロップ２５０に供給するように第２選択部２９０を設定する。また、第１遅延調整部３００は、第２フリップフロップ２４０が出力する信号を選択して第４フリップフロップ２６０に供給するように第３選択部２９５を設定する。次に、第１遅延調整部３００は、第１可変遅延回路２１０および第２可変遅延回路２２０の少なくとも一方の遅延量を変更するべく以下の処理を行う。
まず、第１遅延調整部３００は、第１可変遅延回路２１０および第２可変遅延回路２２０の少なくとも一方に所定の遅延量を設定する（Ｓ５１０）。具体的には、第１可変遅延回路２１０は、被試験デバイス１００が出力するデータ信号を指定した時間遅延させて遅延データ信号として出力する（Ｓ５２０）。また、第２可変遅延回路２２０は、被試験デバイス１００が出力する、データ信号を取得すべきタイミングを示すクロック信号を、指定した時間遅延させて第１遅延クロック信号として出力する（Ｓ５３０）。第１フリップフロップ２３０は、遅延データ信号を基準クロックに基づくタイミングで取得する（Ｓ５４０）。第２フリップフロップ２４０は、第１遅延クロック信号を基準クロックに基づくタイミングで取得する（Ｓ５５０）。遅延データ信号および第１遅延クロック信号の取得回数が所定回数に達するまで以上の処理を繰り返す（Ｓ５６０）。
遅延データ信号および第１遅延クロック信号の取得回数が所定回数に達すると（Ｓ５６０：ＹＥＳ）、第１遅延調整部３００は、遅延データ信号および第１遅延クロック信号の位相調整が完了したか否かを判断する（Ｓ５７０）。例えば、第１遅延調整部３００は、データ信号およびクロック信号の変化前の値および変化後の値を取得した回数が略同一となった場合に、遅延データ信号および第１遅延クロック信号の位相調整が完了したと判断してもよい。位相調整が完了していなければ（Ｓ５７０：ＮＯ）、第１遅延調整部３００はＳ５１０に処理を戻して第１可変遅延回路２１０および第２可変遅延回路２２０の遅延量を変更させる。位相調整が完了すると（Ｓ５７０：ＹＥＳ）、本図の処理を終了する。
図６は、第２の遅延調整の処理の流れを示すフローチャートである。位相の調整が完了した旨の通知を第１遅延調整部３００から受けて、第２遅延調整部３１０は以下の処理を開始する。まず、第２遅延調整部３１０は、第２遅延クロック信号を第２フリップフロップ２４０に供給するように第１選択部２８０を設定する（Ｓ６００）。また、第２遅延調整部３１０は、第１フリップフロップ２３０が出力する信号を選択して第３フリップフロップ２５０に供給するように第２選択部２９０を設定したまま維持する。また、第２遅延調整部３１０は、第２フリップフロップ２４０が出力する信号を選択して第４フリップフロップ２６０に供給するように第３選択部２９５を設定したまま維持する。
次に、第２遅延調整部３１０は、ストローブ用可変遅延回路２７２に対して予め定められた遅延量を設定する（Ｓ６１０）。この状態で第２遅延調整部３１０は、調整用可変遅延回路２７５の遅延量を調整するべく以下の処理を行う。まず、第２遅延調整部３１０は、調整用可変遅延回路２７５に所定の遅延量を設定する（Ｓ６２０）。そして、第２可変遅延回路２２０は、被試験デバイス１００が出力する、データ信号を取得すべきタイミングを示すクロック信号を指定した時間遅延させて第１遅延クロック信号として出力する（Ｓ６３０）。また、第３可変遅延回路２７０は、クロック信号を指定した時間遅延させて第２遅延クロック信号として出力する（Ｓ６４０）。第２フリップフロップ２４０は、第１遅延クロック信号を第２遅延クロック信号によって指定されたタイミングで取得する（Ｓ６５０）。第１遅延クロック信号の取得回数が所定回数に達するまで以上の処理を繰り返す（Ｓ６６０）。
第１遅延クロック信号の取得回数が所定回数に達すると（Ｓ６６０：ＹＥＳ）、第２遅延調整部３１０は、第２遅延クロック信号の位相調整が完了したか否かを判断する（Ｓ６７０）。例えば、第２遅延調整部３１０は、クロック信号の変化前の値および変化後の値を取得した回数が略同一となった場合に、第２遅延クロック信号の位相調整が完了したと判断してもよい。位相調整が完了していなければ（Ｓ６７０：ＮＯ）、第２遅延調整部３１０はＳ６１０に処理を戻して第３可変遅延回路２７０の遅延量を変更させる。位相調整が完了すると（Ｓ６７０：ＹＥＳ）、本図の処理を終了する。
図７は、遅延量調整の対象となる信号のタイミングチャートを示す。被試験デバイス１００によって出力されるデータ信号は第１可変遅延回路２１０によって遅延されて遅延データ信号として出力される。一方、被試験デバイス１００によって出力されるクロック信号は第２可変遅延回路２２０によって遅延されて第１遅延クロック信号として出力される。第２遅延クロック信号は、第３可変遅延回路２７０により、第１遅延クロック信号と所望の位相差に調整される。このように第２遅延クロック信号はクロック信号と同期しているので、被試験デバイス１００の出力信号にジッタが発生した場合であっても試験の精度を維持することができる。また、ストローブ用可変遅延回路２７２によってストローブ遅延が最小に設定されると、第２遅延クロック信号の変化点が早まる。ストローブ用可変遅延回路２７２によってストローブ遅延が最大に設定されると、第２遅延クロック信号の変化点が遅れる。このように、被試験デバイス１００から出力されるクロック信号を基準にストローブ位置を調整できるので、被試験デバイス１００のタイミング試験における良否判定の精度を高めることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (7)

  1. 被試験デバイスを試験する試験装置であって、
    当該試験装置の基準クロックを発生する基準クロック発生器と、
    前記被試験デバイスが出力するデータ信号を指定した時間遅延させて遅延データ信号として出力する第１可変遅延回路と、
    前記被試験デバイスが出力する、前記データ信号を取得すべきタイミングを示すクロック信号を指定した時間遅延させて第１遅延クロック信号として出力する第２可変遅延回路と、
    前記遅延データ信号を前記基準クロックに基づくタイミングで取得する第１フリップフロップと、
    前記第１遅延クロック信号を前記基準クロックに基づくタイミングで取得する第２フリップフロップと、
    前記第１フリップフロップおよび前記第２フリップフロップが前記遅延データ信号および前記第１遅延クロック信号を信号の変化点のタイミングで取得するように前記第１可変遅延回路および前記第２可変遅延回路の少なくとも一方の遅延量を調整する第１遅延調整部と、
    前記クロック信号を指定した時間遅延させて第２遅延クロック信号として出力する第３可変遅延回路と、
    第１遅延調整部により位相が調整された前記第１遅延クロック信号を前記第２遅延クロック信号の変化タイミングで取得した結果に基づいて前記第３可変遅延回路の遅延量を調整することにより、前記第１遅延クロック信号および前記第２遅延クロック信号の位相差を所望の位相差に調整する第２遅延調整部と、
    前記遅延データ信号を前記第２遅延クロック信号の変化タイミングで取得した結果に基づいて、前記被試験デバイスが出力する信号の良否を判定する判定部と
    を備える試験装置。
  2. 前記基準クロックに基づく信号と、前記第２遅延クロック信号とのいずれを前記第２フリップフロップに供給するかを選択する第１選択部を更に備え、
    前記第１遅延調整部は、前記基準クロックに基づく信号を前記第２フリップフロップに供給するように前記第１選択部を設定した状態で、前記第１可変遅延回路および前記第２可変遅延回路の遅延量を調整し、
    前記第２遅延調整部は、前記第２遅延クロック信号を前記第２フリップフロップに供給するように前記第１選択部を設定した状態で、前記第３可変遅延回路の遅延量を設定し、
    前記判定部は、前記第２遅延クロック信号を前記第２フリップフロップに供給するように前記第１選択部を設定した状態で、前記被試験デバイスが出力する信号の良否を判定する
    請求項１に記載の試験装置。
  3. 前記第１遅延調整部は、
    前記第１可変遅延回路および前記第２可変遅延回路の遅延量をそれぞれ変化させながら前記第１フリップフロップおよび前記第２フリップフロップにより複数回前記データ信号および前記クロック信号を取得させ、
    前記データ信号および前記クロック信号の変化前の値および変化後の値を取得した回数が略同一となる前記第１可変遅延回路および前記第２可変遅延回路の遅延量を検出して前記第１可変遅延回路および前記第２可変遅延回路に設定する
    請求項２に記載の試験装置。
  4. 前記第２遅延調整部は、前記第１遅延クロック信号のＨレベル期間またはＬレベル期間の略中間点に前記第２遅延クロック信号の変化タイミングが位置するように前記第３可変遅延回路の遅延量を調整する請求項２に記載の試験装置。
  5. 前記第３可変遅延回路は、前記第２遅延クロック信号の位相を調整するための調整用可変遅延回路と、前記第２遅延クロック信号による前記遅延データ信号のストローブ位置を変化させるためのストローブ用可変遅延回路とを有し、
    前記第２遅延調整部は、前記ストローブ用可変遅延回路に対して予め定められた遅延量を設定した状態で前記調整用可変遅延回路の遅延量を調整することにより、前記第１遅延クロック信号および前記第２遅延クロック信号の位相差を所望の位相差に調整し、
    前記判定部は、前記ストローブ用可変遅延回路の遅延量を変化させながら前記遅延データ信号を前記第２遅延クロック信号の変化タイミングで取得した結果に基づいて、前記被試験デバイスが出力する信号の良否を判定する
    請求項２に記載の試験装置。
  6. 前記データ信号と前記第１フリップフロップが出力する信号とのいずれかを選択する第２選択部と、
    前記クロック信号と前記第２フリップフロップが出力する信号とのいずれかを選択する第３選択部と、
    前記第２選択部が出力する信号を前記基準クロックに基づくタイミングで取得する第３フリップフロップと、
    前記第３選択部が出力する信号を前記基準クロックに基づくタイミングで取得する第４フリップフロップと
    を更に備え、
    前記判定部は、
    前記データ信号および前記クロック信号を出力する前記被試験デバイスを試験する場合において、前記第２選択部により前記第１フリップフロップが出力する信号を選択させた結果前記第３フリップフロップから出力される信号値を期待値と比較した結果に基づいて前記被試験デバイスが出力する信号の良否を判定し、
    前記データ信号および前記クロック信号に代えて第１データ信号および第２データ信号を出力する他の被試験デバイスを試験する場合において、前記第２選択部により前記第１データ信号を選択させ、前記第３選択部により前記第２データ信号を選択させた結果前記第３フリップフロップおよび前記第４フリップフロップから出力される信号値をそれぞれ期待値と比較した結果に基づいて前記他の被試験デバイスが出力する信号の良否を判定する
    請求項２に記載の試験装置。
  7. 被試験デバイスを試験する試験方法であって、
    試験装置の基準クロックを発生する基準クロック発生段階と、
    前記被試験デバイスが出力するデータ信号を第１可変遅延回路により指定した時間遅延させて遅延データ信号として出力する第１可変遅延段階と、
    前記被試験デバイスが出力する、前記データ信号を取得すべきタイミングを示すクロック信号を第２可変遅延回路により指定した時間遅延させて第１遅延クロック信号として出力する第２可変遅延段階と、
    前記遅延データ信号を前記基準クロックに基づくタイミングで第１フリップフロップにより取得する第１取得段階と、
    前記第１遅延クロック信号を前記基準クロックに基づくタイミングで第２フリップフロップ取得する第２取得段階と、
    前記第１フリップフロップおよび前記第２フリップフロップが前記遅延データ信号および前記第１遅延クロック信号を信号の変化点のタイミングで取得するように前記第１可変遅延回路および前記第２可変遅延回路の少なくとも一方の遅延量を調整する第１遅延調整段階と、
    第３可変遅延回路により前記クロック信号を指定した時間遅延させて第２遅延クロック信号として出力する第３可変遅延段階と、
    第１遅延調整段階により位相が調整された前記第１遅延クロック信号を前記第２遅延クロック信号の変化タイミングで取得した結果に基づいて前記第３可変遅延回路の遅延量を調整することにより、前記第１遅延クロック信号および前記第２遅延クロック信号の位相差を所望の位相差に調整する第２遅延調整段階と、
    前記遅延データ信号を前記第２遅延クロック信号の変化タイミングで取得した結果に基づいて、前記被試験デバイスが出力する信号の良否を判定する判定段階と
    を備える試験方法。
JP2006539163A 2006-05-01 2006-05-01 試験装置および試験方法 Active JP3920318B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/309097 WO2007129386A1 (ja) 2006-05-01 2006-05-01 試験装置および試験方法

Publications (2)

Publication Number Publication Date
JP3920318B1 true JP3920318B1 (ja) 2007-05-30
JPWO2007129386A1 JPWO2007129386A1 (ja) 2009-09-17

Family

ID=38170216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006539163A Active JP3920318B1 (ja) 2006-05-01 2006-05-01 試験装置および試験方法

Country Status (5)

Country Link
US (3) US7512872B2 (ja)
EP (2) EP2026081A4 (ja)
JP (1) JP3920318B1 (ja)
KR (1) KR101228270B1 (ja)
WO (2) WO2007129386A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375759B1 (ko) 2011-05-27 2014-03-19 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040023381A (ko) * 2002-09-11 2004-03-18 이문기 견과류를 첨가한 소시지의 제조방법
JP4469753B2 (ja) * 2005-04-28 2010-05-26 株式会社アドバンテスト 試験装置
WO2006129491A1 (ja) * 2005-06-01 2006-12-07 Advantest Corporation ジッタ発生回路
US8121237B2 (en) 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
TWI316329B (en) * 2006-04-26 2009-10-21 Realtek Semiconductor Corp Phase selector, data receiving device, data transmitting device utilizing phase selector and clock-selecting method
US7669090B2 (en) * 2006-05-18 2010-02-23 Kabushiki Kaisha Toshiba Apparatus and method for verifying custom IC
WO2008020524A1 (fr) * 2006-08-16 2008-02-21 Advantest Corporation Circuit de compensation de variation de charge, dispositif électronique, appareil de test, circuit de génération de séquencement et procédé de compensation de variation de charge
US7539592B2 (en) * 2007-03-23 2009-05-26 Advantest Corporation Test apparatus and electronic device
WO2008153645A2 (en) * 2007-05-29 2008-12-18 Rambus, Inc. Memory comprising : clock generator, clock circuit, voltage regulator
US8094766B2 (en) * 2008-07-02 2012-01-10 Teradyne, Inc. Tracker circuit and method for automated test equipment systems
JP5171442B2 (ja) * 2008-07-08 2013-03-27 株式会社アドバンテスト マルチストローブ回路および試験装置
JP5124023B2 (ja) * 2008-08-01 2013-01-23 株式会社アドバンテスト 試験装置
JP2010169480A (ja) * 2009-01-21 2010-08-05 Elpida Memory Inc 半導体デバイス試験装置及び半導体装置
JPWO2010087009A1 (ja) * 2009-01-30 2012-07-26 株式会社アドバンテスト 電子デバイス、試験装置および試験方法
US8274272B2 (en) * 2009-02-06 2012-09-25 Advanced Micro Devices, Inc. Programmable delay module testing device and methods thereof
US8258775B2 (en) * 2009-04-15 2012-09-04 Via Technologies, Inc. Method and apparatus for determining phase error between clock signals
CN102053222A (zh) * 2009-11-05 2011-05-11 上海华虹Nec电子有限公司 利用半导体测试仪读取芯片信息的方法
JP5448795B2 (ja) * 2009-12-25 2014-03-19 キヤノン株式会社 情報処理装置又は情報処理方法
JP2012247319A (ja) * 2011-05-27 2012-12-13 Advantest Corp 試験装置および試験方法
JP2012247316A (ja) * 2011-05-27 2012-12-13 Advantest Corp 試験装置および試験方法
JP2013007710A (ja) * 2011-06-27 2013-01-10 Advantest Corp 試験装置および試験方法
TWI461717B (zh) * 2012-11-05 2014-11-21 Realtek Semiconductor Corp 掃描時脈產生器以及掃描時脈產生方法
US9178685B1 (en) * 2013-12-27 2015-11-03 Altera Corporation Techniques to determine signal timing
JP6273856B2 (ja) * 2014-01-24 2018-02-07 富士通株式会社 メモリコントローラ及び情報処理装置
CN106330181B (zh) * 2015-07-02 2019-05-21 无锡华润上华科技有限公司 延迟锁定环的检测方法和***

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578935A (en) 1995-05-25 1996-11-26 Texas Instruments Incorporated Undersampling digitizer with a sampling circuit positioned on an integrated circuit
US6263463B1 (en) * 1996-05-10 2001-07-17 Advantest Corporation Timing adjustment circuit for semiconductor test system
US6360343B1 (en) * 1999-02-26 2002-03-19 Advantest Corp. Delta time event based test system
JP4118463B2 (ja) * 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したｉｃ試験装置
DE10048895A1 (de) * 1999-10-01 2001-06-13 Schlumberger Technologies Inc Testverfahren und -vorrichtung für quellensynchrone Signale
JP4394789B2 (ja) 2000-01-18 2010-01-06 株式会社アドバンテスト 半導体デバイス試験方法・半導体デバイス試験装置
JP4495308B2 (ja) * 2000-06-14 2010-07-07 株式会社アドバンテスト 半導体デバイス試験方法・半導体デバイス試験装置
TWI238256B (en) * 2000-01-18 2005-08-21 Advantest Corp Testing method for semiconductor device and its equipment
JP4782271B2 (ja) 2000-07-06 2011-09-28 株式会社アドバンテスト 半導体デバイス試験方法・半導体デバイス試験装置
US6760873B1 (en) * 2000-09-28 2004-07-06 Lsi Logic Corporation Built-in self test for speed and timing margin for a source synchronous IO interface
US7313715B2 (en) * 2001-02-09 2007-12-25 Samsung Electronics Co., Ltd. Memory system having stub bus configuration
US6952790B2 (en) * 2001-03-30 2005-10-04 Intel Corporation System for varying timing between source and data signals in a source synchronous interface
JP4130801B2 (ja) * 2001-06-13 2008-08-06 株式会社アドバンテスト 半導体デバイス試験装置、及び半導体デバイス試験方法
JP3934384B2 (ja) * 2001-10-11 2007-06-20 株式会社アドバンテスト 半導体デバイス試験装置
JP4279489B2 (ja) * 2001-11-08 2009-06-17 株式会社アドバンテスト タイミング発生器、及び試験装置
JP4002811B2 (ja) * 2002-10-04 2007-11-07 株式会社アドバンテスト マルチストローブ生成装置、試験装置、及び調整方法
JP3806100B2 (ja) 2003-04-28 2006-08-09 株式会社東芝 入出力回路
US7363563B1 (en) * 2003-12-05 2008-04-22 Pmc-Sierra, Inc. Systems and methods for a built in test circuit for asynchronous testing of high-speed transceivers
JPWO2005066646A1 (ja) * 2004-01-09 2007-12-20 株式会社アドバンテスト タイミングクロック校正方法
JP4351941B2 (ja) * 2004-03-26 2009-10-28 株式会社アドバンテスト 試験装置及び試験方法
US7075285B2 (en) * 2004-05-12 2006-07-11 Richard Chin Delay locked loop circuit and method for testing the operability of the circuit
JP4536610B2 (ja) * 2005-07-07 2010-09-01 株式会社アドバンテスト 半導体試験装置
US7366966B2 (en) * 2005-10-11 2008-04-29 Micron Technology, Inc. System and method for varying test signal durations and assert times for testing memory devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375759B1 (ko) 2011-05-27 2014-03-19 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법

Also Published As

Publication number Publication date
KR20090027263A (ko) 2009-03-17
WO2007129386A1 (ja) 2007-11-15
US7557561B2 (en) 2009-07-07
US7512872B2 (en) 2009-03-31
US20080120059A1 (en) 2008-05-22
EP2026081A1 (en) 2009-02-18
US20090158103A1 (en) 2009-06-18
US20070262800A1 (en) 2007-11-15
KR101228270B1 (ko) 2013-01-30
US7707484B2 (en) 2010-04-27
WO2007129491A1 (ja) 2007-11-15
EP2015089A1 (en) 2009-01-14
EP2026081A4 (en) 2010-10-06
JPWO2007129386A1 (ja) 2009-09-17
EP2015089A4 (en) 2010-09-22

Similar Documents

Publication Publication Date Title
JP3920318B1 (ja) 試験装置および試験方法
JP4451189B2 (ja) 試験装置、位相調整方法、及びメモリコントローラ
US7406646B2 (en) Multi-strobe apparatus, testing apparatus, and adjusting method
US8502523B2 (en) Test apparatus and test method
JP4951534B2 (ja) 試験装置および試験方法
JP5255282B2 (ja) 試験装置、試験方法、および、プログラム
JP2003149304A (ja) 試験装置
JP4355704B2 (ja) 測定装置、測定方法、及び試験装置
JP2013109637A (ja) メモリインターフェース回路、および、そのメモリインターフェース回路の動作方法
US7834642B2 (en) Testing apparatus and method which adjusts a phase difference between rising and falling signals output from a DUT
JP4109951B2 (ja) マルチストローブ装置、試験装置、及び調整方法
KR100864633B1 (ko) 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법
JP2007024524A (ja) 試験装置、制御方法、および制御プログラム
JP4914771B2 (ja) 半導体装置
US7135880B2 (en) Test apparatus
JP4944771B2 (ja) 試験装置、回路および電子デバイス
JP2006226791A (ja) 試験装置、タイミング発生器、及びプログラム
KR101034036B1 (ko) 반도체 메모리 테스트 보드, 이를 포함하는 반도체 메모리 테스트 시스템 및 반도체 메모리 테스트 방법
JP5314755B2 (ja) 受信装置、試験装置、受信方法および試験方法
JP2010096617A (ja) 遅延制御回路
JP2006112873A (ja) タイミング発生器、及び試験装置
JP2006294111A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070214

R150 Certificate of patent or registration of utility model

Ref document number: 3920318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250