JP3919323B2 - 半導体装置の内部電圧供給回路 - Google Patents
半導体装置の内部電圧供給回路 Download PDFInfo
- Publication number
- JP3919323B2 JP3919323B2 JP06704298A JP6704298A JP3919323B2 JP 3919323 B2 JP3919323 B2 JP 3919323B2 JP 06704298 A JP06704298 A JP 06704298A JP 6704298 A JP6704298 A JP 6704298A JP 3919323 B2 JP3919323 B2 JP 3919323B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- channel transistor
- node
- internal voltage
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の内部電圧供給回路に係り、より詳しくは、一定電圧の内部電圧を発生する内部電圧供給回路に関する。
【0002】
【従来の技術】
高集積半導体メモリ装置は、定常的な動作モード時には、外部電圧に無関係に3−6Vの動作電圧範囲内で一定に維持される約3ボルトの定電圧を発生する内部電源回路を備えている。
【0003】
図7に示すように、従来の内部電圧供給回路は比較回路20と駆動回路40とから構成されている。比較回路20は内部電圧VCCintを基準電圧Vrefと比較し、出力ノード2を通じて比較結果信号S_COMPを発生する。内部電圧VCCintは内部電圧供給回路の出力ノード1を通じて図示しない半導体装置の内部回路に供給される。駆動回路40は比較結果信号S_COMPを受け入れるためのゲート、電源電圧(以後、“外部電圧”と称する)VCCextを受け入れるためのソース、及び出力ノード1に連結されたドレインを持つPチャネルトランジスタで構成される。
【0004】
基準電圧Vrefが内部電圧VCCintより高いと、信号S_COMPは内部電圧VCCintが基準電圧Vrefに到達するまで、接地電圧Vssに維持される。駆動回路40はゲートに印加された接地電圧Vssにより活性化され、その結果、電荷が入力ノード3から出力ノード1に供給される。
【0005】
すると、出力ノード1に現われる内部電圧VCCintは基準電圧Vrefにまで上昇し、その結果、比較回路20は外部電圧VCCextレベルの比較結果信号S_COMPを発生する。駆動回路40は非活性化され、その結果、入力ノード3からの電荷は出力ノード1に供給されなくなる。
【0006】
【発明が解決しようとする課題】
しかし、上述した従来の内部電圧供給回路において、内部電圧VCCintが、図6のグラフ“A”に示すように、回路動作中にノイズによって、あるいは、比較的高い電圧が内部電圧に印加されて内部回路ラインが短絡(short−circuit)して瞬間的に上昇することがある。このように内部電圧Vccintが上昇すると、半導体装置の消耗電力が増加し、内部回路の動作特性、例えば、インバータのトリップ点(trip points)が変化するなどの深刻な問題点を誘発する。
【0007】
従って、本発明は瞬間的に上昇する内部電圧を一定のレベルにクランプすることができる半導体装置の内部電圧供給回路を提供することを目的とする。
【0008】
【課題を解決するための手段】
上述したような目的を達成するための本発明の一つの特徴によると、本発明の半導体装置の内部電圧供給回路は、内部電圧を出力する出力ノードと、比較信号を発生するために基準電圧と内部電圧とを比較する比較回路と、比較信号に応答して出力ノードに電荷を供給する駆動回路と、内部電圧が基準電圧より高いとき、内部電圧が基準電圧と同一になるまで出力ノードを放電させるクランプ回路とを含む。
【0009】
このように構成することにより、内部電圧が動作中に瞬間的に上昇しても内部電圧供給回路により内部電圧が一定に維持される。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態を図1ないし図6を参照して詳細に説明する。
なお、図7に示す従来の回路と同一部分には同一符号を付し、その詳細説明は省略する。
【0011】
図1を参照すると、本発明による半導体装置の内部電圧供給回路は比較回路20と駆動回路40とクランプ回路60とを含む。クランプ回路60は内部電圧VCCintを一定なレベルにクランプするためと、クランプされた内部電圧を出力ノード1を通じて図示しない半導体装置の内部回路に伝達するためとの目的で設けられている。正常動作の間に、内部電圧供給回路内にノイズが流入されることにより、内部電圧より高い電圧が内部回路に伝達され、図示しない内部電圧ラインの間に短絡現象が発生すると、内部電圧VCCintが瞬間的に上昇する。しかし、上昇する内部電圧VCCintはクランプ回路60を通じて放電することができる。その結果、内部電圧は常に一定に維持される。
【0012】
図7の構造と同じように、比較回路20は基準電圧Vrefと内部電圧VCCintとを比較し、出力ノード2を通じて比較結果信号S_COMPを供給する。内部電圧VCCintは内部電圧供給回路の出力ノード1を通じて図示しない半導体装置の内部回路に供給される。駆動回路40は比較結果信号S_COMPを受け入れるためのゲート、入力ノード3を通じて外部から印加される外部電圧VCCextを受け入れるためのソース、出力ノード1に連結されたドレインを持つPチャネルトランジスタ41で構成される。
【0013】
仮に、出力ノード1からの内部電圧VCCintが基準電圧Vrefより高いと、クランプ回路60は出力ノード1からの電圧を基準電圧Vrefと同一電圧にするため、出力ノード1を放電させる。結果的に、出力ノード1から内部回路に供給される内部電圧VCCintは常に一定に維持される。
【0014】
内部電圧供給回路は内部回路と一緒に半導体装置内に組込むこともできるし、半導体装置と分離して形成することもできる。
【0015】
図1を参照すると、本発明の第1の実施の形態による内部電圧供給回路は比較回路20と駆動回路40とクランプ回路60とを含む。比較回路20と駆動回路40は図7のそれと同様に動作するので、これについての詳細な説明は省略する。
【0016】
クランプ回路60は、Nチャネルトランジスタ61と、抵抗62と、Pチャネルトランジスタ63とを含む。Nチャネルトランジスタ61のゲートとソースとは相互接続され、基準電圧Vrefを共通に印加され、ソースはノード4に接続される。ノード4と接地Vssとの間に接続される抵抗62は、ノード4にチャージされる電圧を放電するために用いられる。Pチャネルトランジスタ63のゲートはノード4に接続され、ソースは出力ノード1に、ドレインは接地Vssに各々接続される。Nチャネルトランジスタ61はPチャネルトランジスタ63のゲート電位を制御するために使用される。ノード4にチャージされる電圧は基準電圧VrefからNチャネルトランジスタ61のスレッショルド電圧Vtn1を引いた電圧レベルに常に維持される。
【0017】
Pチャネルトランジスタ63のスレッショルド電圧がVtp2と仮定しよう。出力ノード1からの内部電圧VCCintがVref−Vtn1電圧より大きいと、Pチャネルトランジスタ63はタ−ンオンされる。従って、内部電圧VCCintが瞬間的に上昇しても、クランプ回路60により{Vref−(Vtp2+Vtn1)}電圧に図6に示されるように一定にクランプされる。
【0018】
前述したように、仮に、Nチャネルトランジスタ61の代わりに、Pチャネルトランジスタ63のスレッショルド電圧と同一もしくはそれより低いスレッショルド電圧を持つトランジスタを使用しても、出力ノード1からの内部電圧VCCintは基準電圧Vrefにクランプすることができる。Pチャネルトランジスタ63のゲート電位を制御するための、Pチャネルトランジスタ63より低いスレッショルド電圧を持つNチャネルトランジスタ61は低いスレッショルド電圧を得られるイオン注入工程により作製される。
【0019】
図2は図1に示した比較回路20の具体的回路の一例を示す回路図である。内部電圧が出力ノード1からNチャネルトランジスタ22のゲートに供給される。一方、基準電圧VrefはNチャネルトランジスタ21のゲートに供給される。トランジスタ21と22のソースは共通接続され、一定電流を供給するNチャネルトランジスタ23を通じて接地される。
【0020】
基準電圧Vrefは又トランジスタ23のゲートにも供給される。Nチャネルトランジスタ21のドレインはPチャネルトランジスタ24のドレインに接続される。
【0021】
これらのトランジスタ24と25のゲートはトランジスタ25のドレインに共通に接続され、トランジスタ24と25のソースは共通に接続され、外部電源電圧VCCextを印加される。比較結果により図3に示すような波形を持つ信号S_COMPがトランジスタ21のドレインから出力される。
なお、横軸は内部電圧Vccintと基準電圧Vrefとの差ΔVを示す。
【0022】
図4は本発明の第2の実施の形態による内部電圧供給回路の構成を示す回路図である。
【0023】
図4の内部電圧供給回路は、Nチャネルトランジスタ61を持つ図1に示したクランプ回路60の代わりに、Pチャネルトランジスタ64を使用したクランプ回路60aを採用している。他の構成は図1と同一である。
【0024】
クランプ回路60aはPチャネルトランジスタ64と抵抗62とPチャネルトランジスタ63とを含む。Pチャネルトランジスタ64のゲートとドレインとはノード4に共通に接続され、ソースには基準電圧Vrefが印加される。抵抗62はノード4と接地との間に接続され、ノード4にチャージされる電圧を放電する。Pチャネルトランジスタ63のゲートはノード4に、ソースは出力ノード1にそれぞれ接続され、ドレインは接地される。
【0025】
図1の場合と同様に、Pチャネルトランジスタ64はPチャネルトランジスタ63のゲート電位を制御し、ノード4にチャージされる電圧が常に基準電圧VrefからPチャネルトランジスタ64のスレッショルド電圧Vtp1を引いた電圧となるよう常に維持する。
【0026】
Pチャネルトランジスタ63のスレッショルド電圧がVtp2と仮定しよう。出力ノード1からの内部電圧VCCintがVref−Vtp1電圧より大きいと、Pチャネルトランジスタ63はターンオンされる。従って、内部電圧VCCintが瞬間的に上昇するとしても、クランプ回路60aにより内部電圧は{Vref−(Vtp2+Vtp1)}レベルに一定に維持される。
【0027】
図5は本発明の第3の実施の形態による内部電圧供給回路の構成を示す回路図である。図5の内部電圧供給回路は、Nチャネルトランジスタ61を持つ図1に示したクランプ回路60の代わりに、ダイオードを含むクランプ回路60bを採用している。他の構成は図1と同一である。
【0028】
クランプ回路60bはダイオード65と抵抗62とPチャネルトランジスタ63とを含む。ダイオード65のアノードには基準電圧Vrefが印加され、カソードはノード4に接続される。ノード4と接地との間に接続される抵抗はノード4にチャージされる電圧を放電する。Pチャネルトランジスタ63のゲートはノード4に接続され、ソースは出力ノード1に接続され、ドレインは接地される。
【0029】
図1の場合と同様に、ダイオード65はPチャネルトランジスタ63のゲート電位し、ノード4にチャージされる電圧は基準電圧Vrefからダイオードのスレッショルド電圧Vdiodeを引いた電圧レベルに一定に維持される。
Pチャネルトランジスタのスレッショルド電圧がVtp2と仮定しよう。出力ノード1からの内部電圧VCCintがVref−Vdiodeより大きいと、Pチャネルトランジスタ63はターンオンされる。従って、内部電圧VCCintが瞬間的に上昇するとしても、クランプ回路61bにより{Vref−(Vtp2+Vdiode)}に内部電圧が一定に維持される。
【0030】
以上、本発明による回路の構成及び動作を説明したが、本発明はこれらの実施の形態に限定されるものではなく、本発明の技術的思想を外さない範囲内で多様な変化及び変更ができることは言うまでもない。
【0031】
【発明の効果】
本発明による内部電圧供給回路では、内部電圧が瞬間的に上昇しても、クランプ回路を通じて基準電圧と同一電圧レベルまで放電される。その結果、本発明の内部電圧供給回路は内部電圧を一定にクランプさせる。
【0032】
又、一定な内部電圧が常に半導体装置の内部回路に供給されるので、内部供給電圧の上昇による半導体装置内部回路の電力消耗を減らすことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による内部電源供給回路を示す回路図。
【図2】図1に示された比較回路の一例を示す詳細回路図。
【図3】図1に示された比較回路の出力波形を示すグラフ。
【図4】本発明の第2の実施の形態による内部電源供給回路を示す回路図。
【図5】本発明の第3の実施の形態による内部電源供給回路を示す回路図。
【図6】従来及び本発明の内部電源供給回路の出力波形を比較して示すグラフ。
【図7】従来の内部電圧供給回路の一例を示す回路図。
【符号の説明】
20 比較回路
40 駆動回路
60、60a、60b クランプ回路
Claims (3)
- 内部電圧を出力するための出力ノードと、
前記内部電圧と基準電圧とを比較し、比較信号を発生する比較回路と、
前記比較信号に応答して前記出力ノードに電荷を供給する駆動回路と、
前記内部電圧が前記基準電圧より高いとき、前記内部電圧が前記基準電圧と同一になるまで前記出力ノードを放電させるクランプ回路と、を含む半導体装置の内部電圧供給回路であって、
前記クランプ回路は、Nチャネルトランジスタと、抵抗と、Pチャネルトランジスタとを含み、
前記Nチャネルトランジスタのゲートとソースとは相互接続され、前記基準電圧を共通に印加され、前記ソースはノードに接続され、
前記ノードと接地との間に接続される前記抵抗は、前記ノードにチャージされる電圧を放電するために用いられ、
前記Pチャネルトランジスタのゲートは前記ノードに接続され、ソースは前記出力ノードに、ドレインは接地に各々接続され、
前記Nチャネルトランジスタは前記Pチャネルトランジスタのゲート電位を制御するために使用され、
前記ノードにチャージされる電圧は、基準電圧からNチャネルトランジスタのスレッショルド電圧を引いた電圧レベルに常に維持され、
前記Nチャネルトランジスタのスレッショルド電圧が、前記Pチャネルトランジスタのスレッショルド電圧と同一又は低い、ことを特徴とする半導体装置の内部電圧供給回路。 - 内部電圧を出力するための出力ノードと、
前記内部電圧と基準電圧とを比較し、比較信号を発生する比較回路と、
前記比較信号に応答して前記出力ノードに電荷を供給する駆動回路と、
前記内部電圧が前記基準電圧より高いとき、前記内部電圧が前記基準電圧と同一になるまで前記出力ノードを放電させるクランプ回路とを、含む半導体装置の内部電圧供給回路であって、
前記クランプ回路は、第1Pチャネルトランジスタと抵抗と第2Pチャネルトランジスタとを含み、
前記第1Pチャネルトランジスタのゲートとドレインとは、ノードに共通に接続され、ソースには前記基準電圧が印加され、
前記抵抗は前記ノードと接地との間に接続され、前記ノードにチャージされる電圧を放電し、
第2Pチャネルトランジスタのゲートは前記ノードに、ソースは前記出力ノードにそれぞれ接続され、ドレインは接地され、
前記第1Pチャネルトランジスタは、前記第2Pチャネルトランジスタのゲート電位を制御し、前記ノードにチャージされる電圧が、基準電圧から第1Pチャネルトランジスタのスレッショルド電圧を引いた電圧となるように、常に維持され、
前記第1Pチャネルトランジスタのスレッショルド電圧が、前記第2Pチャネルトランジスタのスレッショルド電圧と同一又は低い、ことを特徴とする半導体装置の内部電圧供給回路。 - 内部電圧を出力するための出力ノードと、
前記内部電圧と基準電圧とを比較し、比較信号を発生する比較回路と、
前記比較信号に応答して前記出力ノードに電荷を供給する駆動回路と、
前記内部電圧が前記基準電圧より高いとき、前記内部電圧が前記基準電圧と同一になるまで前記出力ノードを放電させるクランプ回路とを、含む半導体装置の内部電圧供給回路であって、
前記クランプ回路は、ダイオードと抵抗とPチャネルトランジスタとを含み、
前記ダイオードのアノードには前記基準電圧が印加され、カソードはノードに接続され、
前記ノードと接地との間に接続される前記抵抗は、前記ノードにチャージされる電圧を放電し、
前記Pチャネルトランジスタのゲートは前記ノードに接続され、ソースは前記出力ノードに接続され、ドレインは接地され、
前記ダイオードは、前記Pチャネルトランジスタのゲート電位し、前記ノードにチャージされる電圧は、前記基準電圧からダイオードのスレッショルド電圧を引いた電圧レベルに一定に維持され、
前記ダイオードのスレッショルド電圧が、前記Pチャネルトランジスタのスレッショルド電圧と同一又は低い、ことを特徴とする半導体装置の内部電圧供給回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970009189A KR100240874B1 (ko) | 1997-03-18 | 1997-03-18 | 반도체장치의내부전압발생회로 |
KR1997P-9189 | 1997-03-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10283786A JPH10283786A (ja) | 1998-10-23 |
JP3919323B2 true JP3919323B2 (ja) | 2007-05-23 |
Family
ID=19500020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06704298A Expired - Fee Related JP3919323B2 (ja) | 1997-03-18 | 1998-03-17 | 半導体装置の内部電圧供給回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6111457A (ja) |
JP (1) | JP3919323B2 (ja) |
KR (1) | KR100240874B1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
KR100480555B1 (ko) * | 1997-06-17 | 2005-06-13 | 삼성전자주식회사 | 반도체메모리장치의승압전압클램프회로및승압전압클램프방법 |
KR100541695B1 (ko) * | 1998-08-14 | 2006-04-28 | 주식회사 하이닉스반도체 | 반도체 장치의 내부 전원전압 공급회로 |
US6242972B1 (en) * | 1999-10-27 | 2001-06-05 | Silicon Storage Technology, Inc. | Clamp circuit using PMOS-transistors with a weak temperature dependency |
KR100350768B1 (ko) * | 1999-12-30 | 2002-08-28 | 주식회사 하이닉스반도체 | 내부 전원전압 발생장치 |
KR20010081423A (ko) * | 2000-02-14 | 2001-08-29 | 윤종용 | 반도체 메모리 장치의 액티브 내부 전원전압 발생회로 |
FR2817360B1 (fr) * | 2000-11-30 | 2004-03-12 | St Microelectronics Sa | Circuit integre avec dispositif de regulation de la tension d'alimentation |
JP3846293B2 (ja) * | 2000-12-28 | 2006-11-15 | 日本電気株式会社 | 帰還型増幅回路及び駆動回路 |
KR100460458B1 (ko) * | 2002-07-26 | 2004-12-08 | 삼성전자주식회사 | 외부 전압 글리치에 안정적인 내부 전압 발생 회로 |
JP3759135B2 (ja) * | 2003-09-12 | 2006-03-22 | ローム株式会社 | 半導体装置および電子装置 |
KR100558477B1 (ko) | 2003-04-28 | 2006-03-07 | 삼성전자주식회사 | 반도체 장치의 내부 전압 발생회로 |
US20050068077A1 (en) * | 2003-09-30 | 2005-03-31 | Intel Corporation | Local bias generator for adaptive forward body bias |
US7026824B2 (en) * | 2003-10-31 | 2006-04-11 | Faraday Technology Corp. | Voltage reference generator with negative feedback |
KR100574489B1 (ko) * | 2004-04-12 | 2006-04-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생회로 |
US7158423B2 (en) * | 2004-06-22 | 2007-01-02 | Samsung ′Electronics Co., Ltd. | Semiconductor memory device and array internal power voltage generating method thereof |
JP4627651B2 (ja) * | 2004-09-30 | 2011-02-09 | シチズンホールディングス株式会社 | 定電圧発生回路 |
JP2008521115A (ja) * | 2004-11-16 | 2008-06-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 基準電圧をフィルタリングするための装置及びこの種の装置を備える携帯電話 |
DE102004058612A1 (de) * | 2004-12-04 | 2006-06-08 | Infineon Technologies Ag | Spannungsversorgungsschaltung, insbesondere für eine DRAM-Speicherschaltung sowie ein Verfahren zum Steuern einer Versorgungsquelle |
KR100941630B1 (ko) | 2008-04-24 | 2010-02-11 | 주식회사 하이닉스반도체 | 내부전압 제어회로 및 방법 |
US7911262B2 (en) * | 2009-03-29 | 2011-03-22 | Nanya Technology Corp. | External compensation for input current source |
KR101133590B1 (ko) * | 2011-07-11 | 2012-04-05 | (주)다빛다인 | 입력 버퍼 회로 |
JP2013239215A (ja) * | 2012-05-11 | 2013-11-28 | Toshiba Corp | 半導体記憶装置 |
CN104810050B (zh) * | 2014-01-27 | 2018-07-17 | 华邦电子股份有限公司 | 半导体存储装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970010284B1 (en) * | 1993-12-18 | 1997-06-23 | Samsung Electronics Co Ltd | Internal voltage generator of semiconductor integrated circuit |
US5880624A (en) * | 1994-07-08 | 1999-03-09 | Kabushiki Kaisha Toshiba | Constant potential generating circuit and semiconductor device using same |
JP2806324B2 (ja) * | 1995-08-25 | 1998-09-30 | 日本電気株式会社 | 内部降圧回路 |
-
1997
- 1997-03-18 KR KR1019970009189A patent/KR100240874B1/ko not_active IP Right Cessation
-
1998
- 1998-03-17 JP JP06704298A patent/JP3919323B2/ja not_active Expired - Fee Related
- 1998-03-18 US US09/044,382 patent/US6111457A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100240874B1 (ko) | 2000-01-15 |
US6111457A (en) | 2000-08-29 |
JPH10283786A (ja) | 1998-10-23 |
KR19980073724A (ko) | 1998-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3919323B2 (ja) | 半導体装置の内部電圧供給回路 | |
KR20030096009A (ko) | 스위치 소자 구동 장치 및 이를 이용한 dc/dc 컨버터 | |
US7180330B2 (en) | Output circuit | |
JP3702166B2 (ja) | チャージポンプ回路 | |
US6025707A (en) | Internal voltage generator | |
US20110057633A1 (en) | Load driving circuit | |
US5744922A (en) | Current regulator | |
KR950024349A (ko) | 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로 | |
US5083043A (en) | Voltage control circuit for a semiconductor apparatus capable of controlling an output voltage | |
US5786723A (en) | Voltage switching circuit for a semiconductor memory device | |
US4890051A (en) | CMOS input buffer stable for the variation of a power supplying voltage | |
US6380792B1 (en) | Semiconductor integrated circuit | |
KR19990060766A (ko) | 반도체메모리장치의내부전압발생회로 | |
US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
US6636451B2 (en) | Semiconductor memory device internal voltage generator and internal voltage generating method | |
US5670908A (en) | Circuit for controlling output voltage from charge pump | |
JP4420518B2 (ja) | 高電圧出力インバーター | |
KR20000022571A (ko) | 알씨 지연시간 안정화 회로 | |
US6650152B2 (en) | Intermediate voltage control circuit having reduced power consumption | |
US5530672A (en) | Integrated circuit for operation with plural supply voltages | |
JP4062405B2 (ja) | 電源電圧レベル検出器 | |
KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 | |
KR200141166Y1 (ko) | 고전압 발생회로 | |
US6147529A (en) | Voltage sensing circuit | |
JP3381083B2 (ja) | 不揮発性メモリの論理レベル変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |