JP4070658B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4070658B2
JP4070658B2 JP2003112433A JP2003112433A JP4070658B2 JP 4070658 B2 JP4070658 B2 JP 4070658B2 JP 2003112433 A JP2003112433 A JP 2003112433A JP 2003112433 A JP2003112433 A JP 2003112433A JP 4070658 B2 JP4070658 B2 JP 4070658B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
substrate
sealing resin
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003112433A
Other languages
English (en)
Other versions
JP2004319804A (ja
Inventor
光雄 梅本
一真 谷田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Rohm Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, Sanyo Electric Co Ltd filed Critical Rohm Co Ltd
Priority to JP2003112433A priority Critical patent/JP4070658B2/ja
Priority to TW093109190A priority patent/TWI233652B/zh
Priority to US10/824,639 priority patent/US7169639B2/en
Priority to KR1020040026241A priority patent/KR100585897B1/ko
Priority to CNB2004100346398A priority patent/CN1291469C/zh
Publication of JP2004319804A publication Critical patent/JP2004319804A/ja
Application granted granted Critical
Publication of JP4070658B2 publication Critical patent/JP4070658B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K13/00—Conveying record carriers from one station to another, e.g. from stack to punching mechanism
    • G06K13/02—Conveying record carriers from one station to another, e.g. from stack to punching mechanism the record carrier having longitudinal dimension comparable with transverse dimension, e.g. punched card
    • G06K13/08—Feeding or discharging cards
    • G06K13/12—Feeding or discharging cards from conveying arrangement to magazine
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関するものであり、特に微細電極を有する半導体装置の実装技術に関するものである。
【０００２】
【従来の技術】
従来より、フリップチップ技術の中で、封止樹脂を用いて半導体チップの封止と半導体チップと基板との電気的接続を同時に行う実装方法がある。
【０００３】
図３はそのような実装方法を説明するための断面図である。図３（ａ）に示すように、ステージ１上に基板２を載置する。基板２の表面には、導電パターンからなる第１の電極３が形成されている。そして、基板２の第１の電極３が形成されていない領域にエポキシ系の封止樹脂４を塗布する。封止樹脂４はフィラー５を含有している。フィラー５はシリコン粒子や金属粒子からなり、封止樹脂４と基板２との間に生じる熱膨張率の差や、封止樹脂４と半導体チップ２との間に生じる熱膨張率の差を小さくするため、あるいはこれらの熱膨張率の差によって生じる熱応力を緩和するために封止樹脂４中に混入される。
【０００４】
基板２の上方には、半導体チップ６が配置される。この半導体チップ６の表面には金バンプのような突起電極からなる第２の電極７が形成されている。半導体チップ６の裏面には、上下方向に可動に構成された可動板８が当接される。
【０００５】
そして、図３（ｂ）に示すように、第１の電極３に第２の電極７を位置合わせした状態で、可動板８を図３（ｂ）の矢印方向に下動させ、半導体チップ６の裏面全体に荷重を加え、これを押圧することにより、封止樹脂４を押し潰し、基板２と半導体チップ６の間の空間に充填すると共に、第１の電極３に第２の電極７を圧接する（すなわち機械的に接着すると共に電気的に接続する）。こうして、半導体チップ６の樹脂封止と、半導体チップ６と基板２との電気的接続を同時に行っていた。
【０００６】
【特許文献１】
特開２０００−２３６００２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述の方法で第１の電極３と第２の電極７とを圧接しようとする際に、封止樹脂４が横方向に広がるため、第１の電極３と第２の電極７の間に封止樹脂４そのものや、その封止樹脂４に含有されたフィラー５が挟まってしまう。そして、第１の電極３と第２の電極７の間に、封止樹脂４やフィラー５が挟まると、第１の電極３と第２の電極７との電気的接続不良を招くこととなる。
【０００８】
【課題を解決するための手段】
本発明は上記課題に鑑みてなされたものであり、半導体チップの電極と基板との電気的接続に高い信頼性を得られる半導体装置の製造方法を提供するものである。
【０００９】
そこで、本発明の主な特徴的な構成は、第１の電極が形成された基板を用意し、この基板上の第１の電極が形成されていない領域に封止樹脂を塗布する。そして、端部に第２の電極が形成された半導体チップを用意し、この半導体チップの表面を基板の表面と対向するように配置し、半導体チップの端部をその裏面から押圧することにより、第２の電極を第１の電極に圧接する。その後、半導体チップの中央部をその裏面から押圧することにより、封止樹脂を基板と半導体チップの間の空間に充填するというものである。
【００１０】
【発明の実施の形態】
本発明の第１の実施形態に係る半導体装置の製造方法について図１を参照しながら、工程の順を追って説明する。
【００１１】
図１（ａ）に示すように、ステージ１上に基板２を載置する。基板２の表面には第１の電極３が形成されている。基板２には半導体チップやその他の回路素子が実装される、ＰＣＢ基板のような実装基板や、半導体チップそのものが含まれる。また第１の電極３には、銅の導電パターンや金バンプのような突起電極が含まれる。
【００１２】
そして、基板２の第１の電極３が形成されていない領域、好ましくは第１の電極３に囲まれた領域の中央領域に、エポキシ系の封止樹脂４を塗布する。封止樹脂４の塗布量は、後述する工程で、基板２と半導体チップ６の間の空間を充填するのに十分な量である。封止樹脂４として、非導電性ペースト（non-conductive paste）や異方性ペースト（anistropic paste）を用いることができる。また、封止樹脂４の中には、シリコン粒子や金属粒子からなるフィラー５を含有させてもよい。
【００１３】
基板２の上方には、半導体チップ６が基板２に対向して配置される。半導体チップ６は、例えば１０ｍｍ角のサイズで、その厚さが５０μｍ程度の薄いシリコン・チップであり、可撓性を有するものである。この半導体チップ６の表面の端部には第２の電極７が形成されている。第２の電極７は半導体チップ６の入力回路や出力回路と接続された外部接続用電極であり、半導体チップ６の端部に沿って複数個が配置されている。
【００１４】
第２の電極７には、銅の導電パターンや金バンプのような突起電極が含まれるが、本実施形態では、第１の電極３に第２の電極７を圧接する方法をとるため、第１の電極３と第２の電極７の中、いずれか一方の電極が突起電極の構造を有している。もちろん、第１の電極３と第２の電極７の両方が突起電極であってもよい。
【００１５】
半導体チップ６の裏面には、上下方向に可動に構成された第１の可動板８ａ及び第２の可動板８ｂが当接される。第１の可動板８ａは半導体チップ６の端部に当接するために、中空の形状に成形されたセラミックや金属の板材からなる。そのサイズは１５ｍｍ角程度であり、中空部分は７ｍｍ〜８ｍｍ角程度が適当である。
【００１６】
第２の可動板８ｂは半導体チップ６の中央部に当接するために、第１の可動板８ａの中空部分に嵌合されるセラミックや金属の板材からなる。そして、第１の可動板８ａ及び第２の可動板８ｂにはそれぞれ、不図示の可動制御用ヘッドが接続され、それぞれが独立に可動制御されている。
【００１７】
そして、図１（ｂ）に示すように、第１の電極３に第２の電極７を位置合わせした状態で、第１の可動板８ａのみを図１（ｂ）の矢印方向に下動させ、半導体チップ６の端部に裏面から荷重を加え、これを押圧することにより、第１の電極３に第２の電極７を圧接する。このときの荷重圧力はこれらの電極の構造によっても異なるが、一方が金バンプの場合には、５×１０５パスカル程度が適当である。
【００１８】
この第１の可動板８ａによる押圧動作により、封止樹脂４は半導体チップ６の中央部によって押し潰されるが、半導体チップ６がその封止樹脂４からの抗力によって上方に撓み、その撓んだ空間に封止樹脂４の一部が逃げ込む。これにより、第１の電極３及び第２の電極７の方向へ広がろうとする封止樹脂４の動きが抑制され、封止樹脂４が第１の電極３と第２の電極７の間に挟まれる前に、第１の電極３に第２の電極７を圧接することが可能になる。
【００１９】
その後、図１（ｃ）に示すように、第２の可動板８ｂを図１（ｃ）の矢印方向に下動させ、半導体チップ６の中央部に裏面から荷重を加え、これを押圧することにより、封止樹脂４を更に押し潰し、圧接された第１の電極３及び第２の電極７を被覆するまで、基板２と半導体チップ６の間の空間に充填する。
【００２０】
この第１の実施形態によれば、封止樹脂４が第１の電極３と第２の電極７の間に挟まれることを防止し、第１の電極３と第２の電極７との良好な電気的接続を得ることができる。また、封止樹脂４がフィラー５を含有している場合には、フィラー５が第１の電極３と第２の電極７の間に挟まれることが防止されるため、フィラー５の含有量を自由に増加させることができ、封止樹脂４の熱膨張率を調整する幅が広がる。
【００２１】
次に、本発明の第２の実施形態に係る半導体装置の製造方法について図２を参照しながら、工程の順を追って説明する。図２（ａ）に示すように、ステージ１上に基板２を載置する。その上方に、半導体チップ６を基板２に対向して配置する。半導体チップ６の裏面には、上下方向に可動に構成された、中空部分を有する第１の可動板８ａが当接される。
【００２２】
次に、図２（ｂ）に示すように、第１の可動板ａの中空部分を介して、半導体チップ６の中央部分を不図示の吸引装置を用いて吸引しながら、第１の電極３に第２の電極７を位置合わせした状態で、第１の可動板８ａのみを図２（ｂ）の矢印方向に下動させ、半導体チップ６の端部に裏面から荷重を加え、これを押圧することにより、第１の電極３に第２の電極７を圧接する。このときの荷重圧力は第１の実施形態と同様に、これらの電極の構造によっても異なるが、一方が金バンプの場合には、５×１０５パスカル程度が適当である。
【００２３】
この第１の可動板８ａによる押圧動作により、封止樹脂４は半導体チップ６の中央部によって押し潰されるが、半導体チップ６の中央部分は吸引されているので、上方に撓み、その撓んだ空間に封止樹脂４の一部が逃げ込む。これにより、第１の電極３及び第２の電極７の方向へ広がろうとする封止樹脂４の動きが抑制され、封止樹脂４が第１の電極３と第２の電極７の間に挟まれる前に、第１の電極３に第２の電極７を圧接することが可能になる。
【００２４】
その後、図２（ｃ）に示すように、第１の可動板ａの中空部分を介して、半導体チップ６の中央部分を不図示の圧空装置を用いて、空気圧によりこれを押圧することにより、封止樹脂４を更に押し潰し、圧接された第１の電極３及び第２の電極７を被覆するまで、基板２と半導体チップ６の間の空間に充填する。
【００２５】
この第２の実施形態によれば、半導体チップ６の中央部分を吸引しながら、第１の電極３と第２の電極との圧接を行うようにしたので、封止樹脂４の粘度が低く、その抗力が十分でない場合であっても、半導体チップ６を上方に撓ませ、その撓んだ空間に封止樹脂４を逃がすことができる。したがって、封止樹脂４の材料の選択により、その粘度が低い場合であっても、封止樹脂４が第１の電極３と第２の電極７の間に挟まれることを防止し、第１の電極３と第２の電極７との良好な電気的接続を得ることができるのである。
【００２６】
なお、第２の実施形態において、半導体チップ６の裏面の中央部分を、吸引装置を用いて吸引することによって撓ませているが、この半導体チップ６の中央部分に可動板を接着し、その可動板を上動させてもよい。
【００２７】
【発明の効果】
本発明によれば、半導体チップの電極と基板との電気的接続に高い信頼性を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図２】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図３】従来の半導体装置の製造方法を説明するための断面図である。

Claims (4)

  1. 第１の電極が形成された基板を用意し、この基板の前記第１の電極が形成されていない領域に封止樹脂を塗布する工程と、
    端部に第２の電極が形成された可撓性を有する半導体チップを用意し、この半導体チップの表面を前記基板の表面と対向するように配置し、前記半導体チップの端部をその裏面から押圧することにより、前記第２の電極を前記第１の電極に圧接する工程と、その後、前記半導体チップの中央部をその裏面から押圧することにより、前記封止樹脂を前記基板と前記半導体チップの間の空間に充填する工程と、を有することを特徴とする半導体装置の製造方法。
  2. 第１の電極が形成された基板を用意し、この基板の前記第１の電極が形成されていない領域に封止樹脂を塗布する工程と、
    端部に第２の電極が形成された半導体チップを用意し、この半導体チップの表面を前記基板の表面と対向するように配置し、前記半導体チップの中央部をその裏面から吸引して撓ませながら、前記半導体チップの端部をその裏面から押圧することにより、前記第２の電極を前記第１の電極に圧接する工程と、
    その後、前記半導体チップの中央部をその裏面から押圧することにより、前記封止樹脂を前記基板と前記半導体チップの間の空間に充填する工程と、を有することを特徴とする半導体装置の製造方法。
  3. 前記封止樹脂は、フィラーが添加されていることを特徴とする請求項１又は請求項２記載の半導体装置の製造方法。
  4. 前記第１の電極と第２の電極の中、いずれかが突起電極であることを特徴とする請求項１又は請求項２記載の半導体装置の製造方法。
JP2003112433A 2003-04-17 2003-04-17 半導体装置の製造方法 Expired - Fee Related JP4070658B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003112433A JP4070658B2 (ja) 2003-04-17 2003-04-17 半導体装置の製造方法
TW093109190A TWI233652B (en) 2003-04-17 2004-04-02 Method for making semiconductor device
US10/824,639 US7169639B2 (en) 2003-04-17 2004-04-15 Semiconductor device manufacturing method
KR1020040026241A KR100585897B1 (ko) 2003-04-17 2004-04-16 반도체 장치의 제조 방법
CNB2004100346398A CN1291469C (zh) 2003-04-17 2004-04-19 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003112433A JP4070658B2 (ja) 2003-04-17 2003-04-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004319804A JP2004319804A (ja) 2004-11-11
JP4070658B2 true JP4070658B2 (ja) 2008-04-02

Family

ID=33472637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003112433A Expired - Fee Related JP4070658B2 (ja) 2003-04-17 2003-04-17 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7169639B2 (ja)
JP (1) JP4070658B2 (ja)
KR (1) KR100585897B1 (ja)
CN (1) CN1291469C (ja)
TW (1) TWI233652B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5326509B2 (ja) * 2008-11-10 2013-10-30 富士通株式会社 電子部品及び電子部品の製造方法
US20120168956A1 (en) * 2011-01-04 2012-07-05 International Business Machines Corporation Controlling density of particles within underfill surrounding solder bump contacts
JP6964421B2 (ja) 2017-03-23 2021-11-10 ローム株式会社 半導体発光装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294925A (ja) 1985-10-21 1987-05-01 Nec Corp 熱処理装置
JPH0482215A (ja) 1990-07-25 1992-03-16 Sumitomo Electric Ind Ltd ランプアニール装置
KR960012390A (ko) * 1994-09-02 1996-04-20 이헌조 반도체장치의 제조방법
US6432744B1 (en) 1997-11-20 2002-08-13 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
TW444307B (en) * 1998-12-02 2001-07-01 Seiko Epson Corp Anisotropic conductor film, method for packaging semiconductor chip, and semiconductor device
US6310328B1 (en) 1998-12-10 2001-10-30 Mattson Technologies, Inc. Rapid thermal processing chamber for processing multiple wafers
JP2000236002A (ja) 1999-02-15 2000-08-29 Matsushita Electric Works Ltd フリップチップ接続方法
JP2001093938A (ja) * 1999-09-20 2001-04-06 Nec Kansai Ltd 半導体装置及びその製造方法
US6534751B2 (en) 2000-02-28 2003-03-18 Kyocera Corporation Wafer heating apparatus and ceramic heater, and method for producing the same
US6970644B2 (en) 2000-12-21 2005-11-29 Mattson Technology, Inc. Heating configuration for use in thermal processing chambers
JP3922882B2 (ja) 2000-12-28 2007-05-30 東レエンジニアリング株式会社 チップの実装方法
JP2002270642A (ja) 2001-03-12 2002-09-20 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20050003576A1 (en) 2005-01-06
KR20040090911A (ko) 2004-10-27
TW200428547A (en) 2004-12-16
KR100585897B1 (ko) 2006-06-07
US7169639B2 (en) 2007-01-30
CN1538511A (zh) 2004-10-20
TWI233652B (en) 2005-06-01
CN1291469C (zh) 2006-12-20
JP2004319804A (ja) 2004-11-11

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
EP1172851A2 (en) Semiconductor device having heat spreader attached thereto and method of manufacturing the same
JPH1126631A (ja) 半導体装置とその製造方法
US20080185717A1 (en) Semiconductor device including bump electrodes
JPH06224198A (ja) フリップチップデバイス用ボール接合
JP4070658B2 (ja) 半導体装置の製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
US20030032277A1 (en) Semiconductor device, method of manufacturing the same, circuit board and electronic instrument
EP3416186A1 (en) Semiconductor substrate arrangement with a connection layer with regions of different porosity and method for producing the same
JP3618060B2 (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JP3785442B2 (ja) 半導体装置の製造方法
KR100720408B1 (ko) 이방성 도전필름을 이용한 플립칩 본딩장치 및 플립칩본딩방법
JP3914332B2 (ja) 半導体装置の製造方法
JP2003031617A (ja) 半導体装置の実装構造とその製造方法
JPH0433348A (ja) 半導体装置
JP4017955B2 (ja) 半導体素子の実装方法
JPH10256306A (ja) 回路板の製造法
JP2002299374A (ja) 半導体装置及びその製造方法
JP2000164619A (ja) 半導体装置及びその製造方法
JPH11224888A (ja) 半導体装置およびその製造方法
JP2000174165A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140125

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees