JP3910579B2 - 表示装置用駆動装置及びそれを用いた表示装置 - Google Patents

Description

本発明は、マトリクス型の液晶表示装置等の表示装置を駆動するのに適した表示装置用駆動装置、及びその駆動装置を用いた表示装置に関する。

ドット表示を実現するための液晶表示装置として、互いに直交するように配置された多数のストライプ状の行電極（走査電極：コモン電極）および列電極（信号電極：セグメント電極）が設けられたマトリクス型液晶表示装置が多く用いられている。

その液晶表示装置は、各走査電極に順次走査電圧を印加するとともに、走査電極に対する電圧印加と同時に複数の信号電極に対して信号電圧を印加することによって、画像が表示される。

各液晶素子は、全ての走査電極に対して１度ずつ電圧が印加し終わるまでの時間（１フレーム周期）における平均的な実効値電圧に応じた透過率に制御され、１フレーム周期毎に所望の画像を表示させることができる。

図８は、従来の液晶駆動装置の構成を示す図である。図８において、液晶表示装置を駆動するための駆動装置は、第１出力電圧Ｖ０、第２出力電圧Ｖ１、第３出力電圧Ｖ２、第４出力電圧Ｖ３、第５出力電圧Ｖ４、第６電圧Ｖ５（グランド電位）を生成して、液晶表示装置ＬＣＤに供給する。なお、本出願では、特に断らない場合には、各電圧は、グランド電位を基準とした電圧を言う。この液晶表示装置ＬＣＤは、表示パネル（ディスプレイ）及び、走査電極を順次走査する走査側駆動回路、走査電極の走査と同期して信号電極に信号電圧を印加する信号側駆動回路を含んでいる。

昇圧回路ＣＨＰは、例えばチャージポンプ回路により構成されており、電池電圧Ｖｃｃとクロック信号ｃｌｋが入力され、昇圧された電源電圧Ｖｄｄを得る。

この電源電圧Ｖｄｄを、電圧増幅器Ａ１に印加し、基準電圧Ｖｒｅｆを所定倍して第１バイアス電圧Ｖ０ｒを形成する。この第１バイアス電圧Ｖ０ｒを抵抗器Ｒ０〜Ｒ４で分圧して、第２バイアス電圧Ｖ１ｒ、第３バイアス電圧Ｖ２ｒ、第４バイアス電圧Ｖ３ｒ、第５バイアス電圧Ｖ４ｒを形成する。

電源電圧Ｖｄｄを駆動電源とする第１バッファ回路Ｂ０〜第５バッファ回路Ｂ４に、第１バイアス電圧Ｖ０ｒ〜第５バイアス電圧Ｖ４ｒがそれぞれ入力され、同じ電圧である第１出力電圧Ｖ０〜第５出力電圧Ｖ４が出力される。また、第６電圧Ｖ５は、グランド電位である。

これらの第１出力電圧Ｖ０〜第６電圧Ｖ５のうち、第１出力電圧Ｖ０、第２出力電圧Ｖ１、第５出力電圧Ｖ４、第６電圧Ｖ５が液晶表示装置の走査側駆動回路に供給される一方、第１出力電圧Ｖ０、第３出力電圧Ｖ２、第４出力電圧Ｖ３、第６電圧Ｖ５が液晶表示装置ＬＣＤの信号側駆動回路に供給される。これらの電圧は、液晶表示装置ＬＣＤの交流化信号（以下、フレーム周期毎の場合を例にして説明する）ＦＲに合わせて、選択されて用いられる。

図９は、液晶駆動波形の例を示すものであり、走査電極がｎ個、信号電極がｍ個の液晶表示パネルにおける、特定の走査電極ＣＯＭｊ、信号電極ＳＥＧｋへの駆動電圧の印加状態を表している。

奇数フレーム（ＦＲ：高（Ｈ）レベル）においては、走査電極ＣＯＭ１〜ＣＯＭｎが走査されて順次１つの走査電極ＣＯＭｊが選択され、選択されている走査電極ＣＯＭｊには第１出力電圧Ｖ０が印加される。選択されていない走査電極ＣＯＭ１〜ＣＯＭｎ（ただし、ＣＯＭｊは除く）には第５出力電圧Ｖ４が印加される。一方、信号電極ＳＥＧ１〜ＳＥＧｍには、選択されている走査電極に対応した表示信号に応じて第４出力電圧Ｖ３あるいは第６電圧Ｖ５が印加される。

また、偶数フレーム（ＦＲ：低（Ｌ）レベル）においては、走査電極ＣＯＭ１〜ＣＯＭｎが走査されて順次選択され、選択されている走査電極ＣＯＭｊには第６電圧Ｖ５が印加される。選択されていない走査電極ＣＯＭ１〜ＣＯＭｎには第２出力電圧Ｖ１が印加される。一方、信号電極ＳＥＧ１〜ＳＥＧｍには、選択されている走査電極に対応した表示信号に応じて第１出力電圧Ｖ０あるいは第３出力電圧Ｖ２が印加される。

このようにして交流化制御されつつ、表示信号に応じた画像が液晶表示装置ＬＣＤに表示される。

この液晶表示装置ＬＣＤの各表示素子は、コンデンサ素子として機能するから、例えばその信号電極に印加される信号電圧の変化に応じて、対応する走査電極の電圧がノイズ電圧状に変動するクロストークが発生し、表示品質を劣化させる原因となる。

この電圧変動への対策として、液晶装置を駆動するためのインピーダンス変換された各液晶駆動電圧を、一対の第１，第２の電圧ＮＶ，ＰＶが入力されるボルテージフォロア型の２つの差動増幅回路と、一方の差動増幅回路により駆動されるＮ型トランジスタの出力回路及び他方の差動増幅回路により駆動されるＰ型トランジスタの出力回路により得る液晶駆動用電源装置が特許文献１に示されている。

また、液晶表示素子を駆動するためのオペアンプ回路として充電用・放電用に別々の回路と、切り換えるためのスイッチ回路およびそのタイミングを発生させるためのタイミング回路を有して、その回路を充放電のタイミングにより切り換えるようにした液晶駆動用電源回路が特許文献２及び特許文献３に示されている。
ＷＯ００／４１０２８ 特開平９−２９２５９６ 特開平９−２０３８８５

しかし、特許文献１のものでは、２つの差動増幅回路に入力される一対の電圧ＮＶ，ＰＶを異なった値とし、それら電圧間にオフセットを持たせているから、両回路とも不動作状態となる不感帯が発生してしまう。また、出力回路の出力点で電圧を検出しているから、駆動回路のセレクタ（電圧選択スイッチ）での電圧降下の影響を大きく受けて、表示電極の電圧変動（ノイズ）を正確に検出することができない。

また、特許文献２及び特許文献３のものでは、充電用・放電用の回路を、切替タイミング信号に依って切り替えているから、そのタイミング信号を発生させるための回路手段が必要となる他、電圧変動に応じた切替制御を行うことができないといった問題を有している。

そこで、本発明は、マトリクス型の液晶表示装置等の表示装置を駆動するのに適した表示装置用駆動装置において、表示パネルの電極に近い場所での電圧を検出して、高レベル側への出力電流の駆動能力を大きくした出力回路と低レベル側への出力電流の駆動能力を大きくした出力回路とを不感帯を持たせることなく切り替えることにより、クロストークを低減し、表示品質を向上することを目的とする。

請求項１の表示装置用駆動装置は、表示用基準電圧から抵抗分圧して複数のバイアス電圧を発生する抵抗分圧回路と、前記複数のバイアス電圧をそれぞれインピーダンス変換して出力電圧として出力する複数のバッファ回路と、マトリクス型表示素子の走査側電極に印加する電圧を前記複数のバッファ回路の出力電圧から選択して印加する走査側駆動回路と、前記マトリクス型表示素子の信号側電極に印加する電圧を前記複数のバッファ回路の出力電圧から選択して印加する信号側駆動回路を備える表示装置用駆動装置において、
前記複数バッファ回路のうちの１つのバッファ回路（以下、高電圧側バッファ回路）は、
当該高電圧側バッファ回路へのバイアス電圧と当該高電圧側バッファ回路の出力電圧が入力され高レベル側への出力電流の駆動能力を大きくした第１出力回路と、この第１出力回路から出力するための第１出力スイッチと、当該高電圧側バッファ回路へのバイアス電圧と当該高電圧側バッファ回路の出力電圧が入力され低レベル側への出力電流の駆動能力を大きくした第２出力回路と、この第２出力回路から出力するための第２出力スイッチと、
当該高電圧側バッファ回路へのバイアス電圧と表示素子に非表示時に印加される電圧を検出した検出電圧とを比較し、その比較結果に応じて前記第１出力スイッチと前記第２出力スイッチとを切り替えるための第１電圧比較器を有し、
前記複数バッファ回路のうちの他の１つのバッファ回路（以下、低電圧側バッファ回路）は、
前記高電圧側バッファ回路のバイアス電圧よりも低いバイアス電圧と当該低電圧側バッファ回路の出力電圧が入力され高レベル側への出力電流の駆動能力を大きくした第３出力回路と、この第３出力回路から出力するための第３出力スイッチと、当該低電圧側バッファ回路へのバイアス電圧と当該低電圧側バッファ回路の出力電圧が入力され低レベル側への出力電流の駆動能力を大きくした第４出力回路と、この第４出力回路から出力するための第４出力スイッチと、
当該低電圧側バッファ回路へのバイアス電圧と前記検出電圧とを比較し、その比較結果に応じて前記第３出力スイッチと前記第４出力スイッチとを切り替えるための第２電圧比較器を有し、
前記検出電圧が検出される検出位置は、前記高電圧側バッファ回路の出力端に第１選択スイッチを介してつながるとともに、前記低電圧側バッファ回路の出力端に第２選択スイッチを介してつながっており、
前記第１選択スイッチと前記第２選択スイッチは交流化信号に応じていずれかが選択されることを特徴とする。

請求項２の表示装置用駆動装置は、請求項１の表示装置用駆動装置において、前記第１電圧比較器及び第２電圧比較器は、それぞれヒステリシス特性を有することを特徴とする。

請求項３の表示装置用駆動装置は、請求項２の表示装置用駆動装置において、前記第１電圧比較器は、前記検出電圧が、前記高電圧側バッファ回路へのバイアス電圧より少し高い電圧範囲でヒステリシス動作を行い、
前記第２電圧比較器は、前記検出電圧が、前記低電圧側バッファ回路へのバイアス電圧より少し低い電圧範囲でヒステリシス動作を行うことを特徴とする、請求項４記載の表示装置用駆動装置。

請求項４の表示装置は、請求項１乃至請求項３に記載された表示装置用駆動装置を用いたことを特徴とする。

本発明によれば、マトリクス型の液晶表示装置等の表示装置を駆動するのに適した表示装置用駆動装置において、複数バッファ回路のうちの少なくとも１つのバッファ回路は、高レベル側への出力電流の駆動能力を大きくした第１出力回路とこの第１出力回路から出力するための第１出力スイッチと、低レベル側への出力電流の駆動能力を大きくした第２出力回路とこの第２出力回路から出力するための第２出力スイッチとが、並列に接続されるとともに、第１，第２出力回路には同じバイアス電圧が入力されるから、第１，第２出力回路の動作に不感帯は発生しない。したがって、当該バッファ回路の出力電圧は、所定値に速やかに回復する。

また、そのバッファ回路へのバイアス電圧と当該バッファ回路の出力端側で検出された検出電圧（あるいは、表示素子にその非表示時に印加される電圧を検出した検出電圧）とを比較する電圧比較器を有し、その検出電圧に含まれるノイズ電圧成分を吸収するようにその比較結果に応じて第１出力スイッチと第２出力スイッチとを切り替えるから、出力電流を発生していない側の出力回路も常に所定の動作状態にある。したがって、第１，第２出力スイッチの切替後に直ちに適切な出力を発生することができる。

これにより、ノイズ発生源に近い位置を検出電圧の検出位置とするから、小さいノイズにも応答して、電圧変動（ノイズ）を速やかに吸収できる。したがって、表示パネルにおけるクロストークを低減し、表示品質を向上することができる。

また、電圧比較器にヒステリシス特性を持たせること、及び、高電圧側の第１電圧比較器は、検出電圧が、高電圧側バッファ回路へのバイアス電圧より少し高い電圧範囲でヒステリシス動作を行い、低電圧側の第２電圧比較器は、検出電圧が、低電圧側バッファ回路へのバイアス電圧より少し低い電圧範囲でヒステリシス動作を行うようにすることにより、電圧比較及びその比較に伴う出力回路の切替を安定して行うことができる。

また、高電圧側バッファ回路と低電圧側バッファ回路とに共通の検出電圧が使用できるから、電圧の異なる２つの比較器に対して検出電圧の帰還経路は１つのみでよい。また、この表示装置は、クロストークによるノイズが低減されるので、表示の品質が向上する。

以下、本発明の表示装置用駆動装置及びその駆動装置を用いた表示装置の実施例について、液晶表示装置を例に図を参照して説明する。図１は、本発明の実施例に係る液晶表示装置の概略の構成を示す図であり、マトリクスディスプレイ１０、走査側駆動回路２０、信号側駆動回路３０、電源回路４０、及び制御回路５０を備えている。なお、表示装置として、有機ＥＬ表示素子を用いた有機ＥＬ表示装置を用いることができる。

図２は、電源回路４０の構成図であり、図３.Ａ〜図３.Ｅは電源回路中の各バッファ回路の構成を示す図であり、図４.Ａ、図４.Ｂは、電源回路中の各電圧比較器の動作特性を示す図である。また、図７.Ａ、図７.Ｂは、アナログスイッチの具体構成例を示す図である。

図１において、ディスプレイ１０は、対向する２枚の基板上に互いに直交するように複数の信号電極（セグメント電極）Ｘ（Ｘ１〜Ｘｍ）及び複数の走査電極（コモン電極）Ｙ（Ｙ１〜Ｙｎ）を設けている。この信号電極Ｘ及び走査電極Ｙは、通常、それぞれ数百程度の多数の電極で構成される。これらの信号電極Ｘと走査電極Ｙとの間には、液晶表示素子が挟まれており、それらの各交点が表示画素となる。これらの各交点は静電容量で結合された構造であり、例えば単純マトリクスディスプレイを構成している。

電源回路４０は、表示装置に交流化制御を行う場合に必要な６種類の電圧Ｖ０〜Ｖ５を発生し、走査側駆動回路２０、信号側駆動回路３０にそれぞれ供給する。これらの電圧は、電圧Ｖ０から電圧Ｖ５に向けて順々に低くなる（或いは高くなる）ように、各々所定の値に設定されている。なお、発生する電圧は６種以上でも構わないし、また交流化制御を行わない場合には、必要な電圧数は少なくてよい。

制御回路５０は、表示データやクロック、各種の制御信号を形成し、走査側駆動回路２０、信号側駆動回路３０にそれぞれ供給する。表示データＤは、ディスプレイ１０の表示階調を制御するために、信号電極Ｘ１〜Ｘｍに印加する信号電圧のためのデータ（例えば、ＰＷＭデータ）である。この表示データＤは信号側駆動回路３０に供給される。

データシフトクロックＣＫは、表示データＤをシフトするクロックで、信号側駆動回路３０に供給される。走査クロックＬＰは、走査側駆動回路２０に供給されて走査電極Ｙを走査する走査信号となり、また信号側駆動回路３０に供給されて１ライン分の表示データＤをラッチするラッチ信号となる。交流化信号ＦＲは、交流化駆動のための反転信号であり、交流化を行わない場合には不要である。

スタート信号ＳＴは、走査を開始する信号であり、走査側駆動回路２０に供給される。

走査側駆動回路２０は、スタート信号ＳＴ、走査クロックＬＰ及び交流化信号ＦＲを受けて、走査電極Ｙ１〜Ｙｎに所定の走査電圧を発生しつつ、走査クロック間隔で順次走査する。

図２の電源回路４０の構成を説明する。電池等からの入力電圧Ｖｃｃとクロック信号ｃｌｋが昇圧回路ＣＨＰに入力され、昇圧された電源電圧Ｖｄｄを出力する。昇圧回路ＣＨＰは、例えばチャージポンプ回路により構成されており、その出力側には電源電圧Ｖｄｄを安定させるために平滑用コンデンサを接続している。

この電源電圧Ｖｄｄを、電圧増幅器Ａ１に印加し、基準電圧Ｖｒｅｆを所定倍して、表示用基準電圧を形成する。この表示用基準電圧が、第１バイアス電圧（第１基準電圧）Ｖ０ｒになる。この表示用基準電圧を抵抗器Ｒ０〜Ｒ４で分圧して、第１バイアス電圧（第１基準電圧）Ｖ０ｒと、第２バイアス電圧（第２基準電圧）Ｖ１ｒ、第３バイアス電圧（第３基準電圧）Ｖ２ｒ、第４バイアス電圧（第４基準電圧）Ｖ３ｒ、第５バイアス電圧（第５基準電圧）Ｖ４ｒを形成する。

第１バッファ回路Ｂ０〜第５バッファ回路Ｂ４に、第１基準電圧Ｖ０ｒ〜第５基準電圧Ｖ４ｒが入力され、同じ電圧である第１出力電圧Ｖ０〜第５出力電圧Ｖ４が出力される。これらバッファ回路Ｂ０〜Ｂ４の駆動電源として、各バッファ回路の出力電圧Ｖ０〜Ｖ４より高い電圧である電源電圧Ｖｄｄを用いるが、出力電圧Ｖ０〜Ｖ３を用いてもよい。第６電圧Ｖ５は、グランド電位である。

これらの第１出力電圧Ｖ０〜第６電圧Ｖ５のうち、第１出力電圧Ｖ０、第２出力電圧Ｖ１、第５出力電圧Ｖ４、第６電圧Ｖ５が液晶表示装置の走査側駆動回路２０に供給される一方、第１出力電圧Ｖ０、第３出力電圧Ｖ２、第４出力電圧Ｖ３、第６電圧Ｖ５が液晶表示装置ＬＣＤの信号側駆動回路３０に供給される。これらの電圧は、図９で説明したのと同様に液晶表示装置ＬＣＤの交流化信号ＦＲに合わせて、選択されて用いられる。

図３.Ａは、第１バッファ回路Ｂ０の構成を示す図である。第１バッファ回路Ｂ０は、電源電圧Ｖｄｄと第１出力電圧Ｖ０間にＰ型ＭＯＳトランジスタＱ０を設けるとともに、第１出力電圧Ｖ０とグランド間に微弱な電流（例えば、１μＡ程度）を流す定電流源Ｉ０を設けている。この定電流源Ｉ０は、バッファ回路動作を安定させるためのものであり、他のバッファ回路において用いられる定電流源も同様である。

そして、第１基準電圧Ｖ０ｒと第１出力電圧Ｖ０を入力し、Ｐ型ＭＯＳトランジスタＱ０への制御信号を出力する演算増幅器（以下、オペアンプ）ＯＰ０を有している。この第１バッファ回路Ｂ０からはＰ型ＭＯＳトランジスタＱ０を介して電流が流出するが、第１出力電圧Ｖ０が第１基準電圧Ｖ０ｒに等しくなるように、Ｐ型ＭＯＳトランジスタＱ０が制御される。この第１バッファ回路Ｂ０は、電源電圧ＶｄｄからＰ型ＭＯＳトランジスタＱ０を介して電流が流出するから、第１出力電圧Ｖ０に対して高レベル側への出力電流の駆動能力を大きくした出力回路となる。

図３.Ｂは、第２バッファ回路Ｂ１の構成を示す図である。第２バッファ回路Ｂ１は、例えば電源電圧Ｖｄｄと第２出力電圧Ｖ１間に、Ｐ型ＭＯＳトランジスタＱ１ｐと第１出力スイッチＳＷ１ｐとを直列に接続する。また、第２出力電圧Ｖ１とグランド間に、第２出力スイッチＳＷ１ｎとＮ型ＭＯＳトランジスタＱ１ｎとを直列に接続する。また、Ｐ型ＭＯＳトランジスタＱ１ｐの出力側（ドレイン側）とグランド間に微弱な電流を流す定電流源Ｉ１ｐを設け、電源電圧ＶｄｄとＮ型ＭＯＳトランジスタＱ１ｎの出力側（ドレイン側）間に微弱な電流を流す定電流源Ｉ１ｎを設けている。

第２基準電圧Ｖ１ｒと第２出力電圧Ｖ１を入力し、Ｐ型ＭＯＳトランジスタＱ１ｐへの制御信号を出力するオペアンプＯＰ１ｐと、第２基準電圧Ｖ１ｒと第２出力電圧Ｖ１を入力し、Ｎ型ＭＯＳトランジスタＱ１ｎへの制御信号を出力するオペアンプＯＰ１ｎとを有している。この第２バッファ回路Ｂ１からは、第１出力スイッチＳＷ１ｐがオンしているときにＰ型ＭＯＳトランジスタＱ１ｐを介して電流が流出し、また第２出力スイッチＳＷ１ｎがオンしているときにＮ型ＭＯＳトランジスタＱ１ｎを介して電流が流入する。このいずれの場合でも、第２出力電圧Ｖ１が第２基準電圧Ｖ１ｒに等しくなるように、常に、Ｐ型、Ｎ型ＭＯＳトランジスタＱ１ｐ、Ｑ１ｎが制御されている。

Ｐ型ＭＯＳトランジスタＱ１ｐ、オペアンプＯＰ１ｐを含む回路が、第２出力電圧Ｖ１に対して高レベル側への出力電流の駆動能力を大きくした第１出力回路Ｂ１ｐとなり、Ｎ型ＭＯＳトランジスタＱ１ｎ、オペアンプＯＰ１ｎを含む回路が、第２出力電圧Ｖ１に対して低レベル側への出力電流の駆動能力を大きくした第２出力回路Ｂ１ｎとなる。

このように、第２バッファ回路Ｂ１は、高レベル側への出力電流の駆動能力を大きくした第１出力回路Ｂ１ｐと第１出力スイッチＳＷ１ｐと、低レベル側への出力電流の駆動能力を大きくした第２出力回路Ｂ１ｎと第２出力スイッチＳＷ１ｎとが、並列に接続されるとともに、第１，第２出力回路Ｂ１ｐ，Ｂ１ｎには同じ基準電圧Ｖ１ｒが入力されるから、第１，第２出力回路Ｂ１ｐ，Ｂ１ｎの動作に不感帯は発生しない。

第１出力スイッチＳＷ１ｐと第２出力スイッチＳＷ１ｎは、後述する第１電圧比較器ＣＰ１の比較出力により、いずれかのスイッチがオンに、他のスイッチがオフに制御される。第１電圧比較器ＣＰ１はヒステリシス特性を有しており、第２出力電圧Ｖ１を低い値から上昇させる場合には第１出力スイッチＳＷ１ｐがオンされ、第２出力電圧Ｖ１を高い値から下降させる場合には第２出力スイッチＳＷ１ｎがオンされるように制御される。

第１電圧比較器ＣＰ１は、第２バッファ回路Ｂ１の内部にその一部として設けるようにしてもよい。

なお、第２バッファ回路Ｂ１及び第１電圧比較器ＣＰ１の電源としては、電源電圧Ｖｄｄに代えて、第２出力電圧Ｖ１よりも高い電圧である、第１出力電圧Ｖ０を用いてもよい。他のバッファ回路においても同様に、そのバッファ回路の出力電圧よりも高い出力電圧を、電源電圧Ｖｄｄに代えて、用いることができる。

図３.Ｃは、第３バッファ回路Ｂ２の構成を示す図である。第３バッファ回路Ｂ２は、第３出力電圧Ｖ２とグランド間にＮ型ＭＯＳトランジスタＱ２を設けるとともに、電源電圧Ｖｄｄと第３出力電圧Ｖ２間に微弱な電流を流す定電流源Ｉ２を設けている。そして、第３基準電圧Ｖ２ｒと第３出力電圧Ｖ２を入力し、Ｎ型ＭＯＳトランジスタＱ２への制御信号を出力するオペアンプＯＰ２を有している。

この第３バッファ回路Ｂ２にはＮ型ＭＯＳトランジスタＱ２を介して電流が流入するが、第３出力電圧Ｖ２が第３基準電圧Ｖ２ｒに等しくなるように、Ｎ型ＭＯＳトランジスタＱ２が制御される。この第３バッファ回路Ｂ２は、第３出力電圧Ｖ２からＮ型ＭＯＳトランジスタＱ２を介して電流が流入するから、第３出力電圧Ｖ２に対して低レベル側への出力電流の駆動能力を大きくした出力回路となる。

図３.Ｄは、第４バッファ回路Ｂ３の構成を示す図である。この第４バッファ回路Ｂ３は、図３.Ａの第１バッファ回路Ｂ０と同様な構成であり、基準電圧が第４基準電圧Ｖ３ｒになり、出力電圧が第４出力電圧Ｖ３になる。

図３.Ｅは、第５バッファ回路Ｂ４の構成を示す図である。この第５バッファ回路Ｂ４は、図３.Ｂの第２バッファ回路Ｂ１と同様な構成であり、基準電圧が第５基準電圧Ｖ４ｒになり、出力電圧が第５出力電圧Ｖ４になる。したがって、Ｐ型ＭＯＳトランジスタＱ４ｐ、オペアンプＯＰ４ｐを含む回路が、第５出力電圧Ｖ４に対して高レベル側への出力電流の駆動能力を大きくした第３出力回路Ｂ４ｐとなり、Ｎ型ＭＯＳトランジスタＱ４ｎ、オペアンプＯＰ４ｎを含む回路が、第５出力電圧Ｖ４に対して低レベル側への出力電流の駆動能力を大きくした第４出力回路Ｂ４ｎとなる。また、Ｐ型ＭＯＳトランジスタＱ４ｐの出力側（ドレイン側）とグランド間に微弱な電流を流す定電流源Ｉ４ｐを設け、電源電圧ＶｄｄとＮ型ＭＯＳトランジスタＱ４ｎの出力側（ドレイン側）間に微弱な電流を流す定電流源Ｉ４ｎを設けている。

第３出力スイッチＳＷ４ｐと第４出力スイッチＳＷ４ｎは、後述する第２電圧比較器ＣＰ４の比較出力により、いずれかのスイッチがオンに、他のスイッチがオフに制御される。第２電圧比較器ＣＰ４はヒステリシス特性を有しており、第５出力電圧Ｖ４を低い値から上昇させる場合には第３出力スイッチＳＷ４ｐがオンされ、第５出力電圧Ｖ４を高い値から下降させる場合には第４出力スイッチＳＷ４ｎがオンされるように制御される。

第２電圧比較器ＣＰ４は、第５バッファ回路Ｂ４の内部にその一部として設けるようにしてもよい。

第１電圧比較器ＣＰ１は、第２基準電圧Ｖ１ｒと、表示素子にその非表示時に印加される電圧である検出電圧Ｖｄｅｔ１・４とが入力され、それらの大きさを比較する。また、第２電圧比較器ＣＰ４は、第５基準電圧Ｖ４ｒと検出電圧Ｖｄｅｔ１・４とが入力され、それらの大きさを比較する。

ところで、走査側駆動回路２０において、交流化信号ＦＲのＨ／Ｌレベルに応じて、第２出力電圧Ｖ１と第５出力電圧Ｖ４とがアナログスイッチの切替によって選択されて、非表示時の各走査電極Ｙ１〜Ｙｎに印加される。この非表示の表示素子に印加されている電圧が検出電圧Ｖｄｅｔ１・４となる。検出電圧Ｖｄｅｔ１・４は、アナログスイッチの切替によって選択されて、走査電極Ｙ１〜Ｙｎに印加される電圧であり、走査電極Ｙ１〜Ｙｎの実際の電圧に近い電圧である。したがって、走査電極Ｙ１〜Ｙｎの電圧変動（ノイズ）を、アナログスイッチ等に依る電圧降下（減衰）に影響されることが少なく、より正確に示すものとなる。なお、検出電圧Ｖｄｅｔ１・４が得られる配線を、表示電極側の配線部という。

図４.Ａは、第１電圧比較器ＣＰ１の検出電圧Ｖｄｅｔ１・４に対する動作特性を示す図である。第１電圧比較器ＣＰ１の比較出力は、図４.Ａのように検出電圧Ｖｄｅｔ１・４が第２基準電圧Ｖ１ｒより少し大きい値（例、３ｍＶ）以下では、Ｌレベルである。これにより、常時は、第１出力スイッチＳＷ１ｐがオンしており、第１出力回路Ｂ１ｐによって第２出力電圧Ｖ１が出力されている。したがって、検出電圧Ｖｄｅｔ１・４が第５出力電圧Ｖ４から第２出力電圧Ｖ１に切り替わったときに、スイッチ切替時間なども要することなく、第１出力回路Ｂ１ｐから電流を流出させることができる。

また、検出電圧Ｖｄｅｔ１・４が第２基準電圧Ｖ１ｒよりある値（例、２０ｍＶ）以上では、第１電圧比較器ＣＰ１の比較出力はＨレベルである。これにより、検出電圧Ｖｄｅｔ１・４が所定値を越えたときに第２出力スイッチＳＷ１ｎがオンし、第２出力回路Ｂ１ｎに電流を流入させて、正極性のノイズを吸収する。

また、第１電圧比較器ＣＰ１は、第１，第２出力スイッチＳＷ１ｐ，ＳＷ１ｎの切替動作を安定して行わせるために、電圧幅が約２０ｍＶ程度のヒステリシス特性を持たせることが望ましい。このヒステリシス特性は、検出電圧Ｖｄｅｔ１・４が、第２基準電圧Ｖ１ｒより少し高い電圧範囲、「Ｖ１ｒ＋α（３ｍＶ）」から「Ｖ１ｒ＋β（２０ｍＶ）」、にあるように設定される。

図４.Ｂは、第２電圧比較器ＣＰ４の検出電圧Ｖｄｅｔ１・４に対する動作特性を示す図である。この検出電圧Ｖｄｅｔ１・４は、第１電圧比較器ＣＰ１に用いるものと同じものである。第２電圧比較器ＣＰ４の比較出力は、図４.Ｂのように検出電圧Ｖｄｅｔ１・４が第５基準電圧Ｖ４ｒより少し小さい値（例、３ｍＶ）以上では、Ｈレベルである。これにより、常時は、第４出力スイッチＳＷ４ｎがオンしており、第４出力回路Ｂ４ｎによって第５出力電圧Ｖ４が出力されている。したがって、検出電圧Ｖｄｅｔ１・４が第２出力電圧Ｖ１から第５出力電圧Ｖ４に切り替わったときに、スイッチ切替時間なども要することなく、第４出力回路Ｂ４ｎに電流を流入させることができる。

また、検出電圧Ｖｄｅｔ１・４が第５基準電圧Ｖ４ｒよりある値（例、２０ｍＶ）以下では、第２電圧比較器ＣＰ４の比較出力はＬレベルである。これにより、検出電圧Ｖｄｅｔ１・４が所定値より下がったときに第３出力スイッチＳＷ４ｐがオンし、第３出力回路Ｂ４ｐから電流を流出させて、負極性のノイズを吸収する。

また、第２電圧比較器ＣＰ４は、第３，第４出力スイッチＳＷ４ｐ，ＳＷ４ｎの切替動作を安定して行わせるために、ヒステリシス特性を持たせることが望ましい。このヒステリシス特性は、検出電圧Ｖｄｅｔ１・４が、第５基準電圧Ｖ４ｒより少し低い電圧範囲にあるように設定される。

図５は、信号側駆動回路３０の構成を示す図である。図５において、シフトレジスタ６１には、表示データＤがデータシフトクロックＣＫによるシフト動作によって順次入力される。ラッチ回路６２に、走査クロックＬＰによって１ライン分の表示データＤ（Ｄ１〜Ｄｍ）がラッチされる。

データ有りでオンされるデータ有りスイッチＳＷｘ１ａ〜ＳＷｘｍａ及びデータ無しでオンされるデータ無しスイッチＳＷｘ１ｂ〜ＳＷｘｍｂが、信号電極Ｘ１〜Ｘｍ毎に一対ずつ設けられている。ラッチされた表示データＤ（Ｄ１〜Ｄｍ）にしたがって、データ有りスイッチＳＷｘ１ａ〜ＳＷｘｍａあるいはデータ無しスイッチＳＷｘ１ｂ〜ＳＷｘｍｂがオンされる。

第１出力電圧Ｖ０がセグメント電圧選択スイッチＳＷｓ０を介して、また第６電圧Ｖ５がセグメント電圧選択スイッチＳＷｓ５を介してデータ有りスイッチＳＷｘ１ａ〜ＳＷｘｍａに供給される。第３出力電圧Ｖ２がセグメント電圧選択スイッチＳＷｓ２を介して、また第４出力電圧Ｖ３がセグメント電圧選択スイッチＳＷｓ３を介してデータ無しスイッチＳＷｘ１ｂ〜ＳＷｘｍｂに供給される。

選択スイッチＳＷｓ５と選択スイッチＳＷｓ３が、交流化信号ＦＲがＨレベルである奇数フレームで選択され、また、選択スイッチＳＷｓ０と選択スイッチＳＷｓ２が、交流化信号ＦＲがＬレベルである偶数フレームで選択される。したがって、図９の信号電極ＳＥＧｋのように、奇数フレームでは信号の有無に応じて第６電圧Ｖ５あるいは第４出力電圧Ｖ３が印加され、偶数フレームでは信号の有無に応じて第１出力電圧Ｖ０あるいは第３出力電圧Ｖ２が印加される。

図６は、走査側駆動回路２０の構成を示す図である。図６において、第１出力電圧Ｖ０がコモン電圧選択スイッチＳＷｃ０を介して、また第６電圧Ｖ５がコモン電圧選択スイッチＳＷｃ５を介して選択走査スイッチＳＷｙ１ａ〜ＳＷｙｎａに接続される。第２出力電圧Ｖ１がコモン電圧選択スイッチＳＷｃ１を介して、また第５出力電圧Ｖ４がコモン電圧選択スイッチＳＷｃ４を介して非選択走査スイッチＳＷｙ１ｂ〜ＳＷｙｎｂに接続される。

選択スイッチＳＷｃ０と選択スイッチＳＷｃ４が、交流化信号ＦＲがＨレベルである奇数フレームで選択され、また、選択スイッチＳＷｃ５と選択スイッチＳＷｃ１が、交流化信号ＦＲがＬレベルである偶数フレームで選択される。

選択走査スイッチＳＷｙ１ａ〜ＳＷｙｎａ及び非選択走査スイッチＳＷｙ１ｂ〜ＳＷｙｎｂは、走査電極Ｙ１〜Ｙｎ毎に一対ずつ設けられている。

スタート信号ＳＴと走査クロックＬＰを受ける走査回路７１は、スタート信号ＳＴを受けた後に走査クロックＬＰを受ける毎に、選択走査スイッチＳＷｙ１ａ〜ＳＷｙｎａを１つづつ順次オンさせていく。

したがって、図９の走査電極ＣＯＭｊのように、奇数フレームでは１つの走査電極のみが選択されて第１出力電圧Ｖ０にあり、他の走査電極は第５出力電圧Ｖ４が印加されている。偶数フレームでは１つの走査電極のみが選択されて第６電圧Ｖ５にあり、他の走査電極は第２出力電圧Ｖ１が印加されている。

この走査側駆動回路２０において、非選択走査スイッチＳＷｙ１ｂ〜ＳＷｙｎｂが接続される位置、即ち、コモン電圧選択スイッチＳＷｃ１あるいはコモン電圧選択スイッチＳＷｃ４によって第２出力電圧Ｖ１あるいは第５出力電圧Ｖ４が供給される位置が、検出電圧Ｖｄｅｔ１・４の検出位置である。

図７.Ａ及び図７.Ｂは、双方向に電流を流すスイッチとして用いるにより好適なアナログスイッチの構成を示す図である。

このアナログスイッチは、Ｐ型ＭＯＳトランジスタとＮ型トランジスタとの並列回路から成るＣＭＯＳトランジスタ５ａと、そのＣＭＯＳトランジスタ５ａの一方の入力端子に接続されたインバータ５ｂと、ＣＭＯＳトランジスタ５ａの他方およびインバータ５ｂの各入力端子に接続された制御信号Ｓ１の入力線とから構成されている。図７.Ａのアナログスイッチは、制御信号Ｓ１がＨレベルのときにオンし、Ｌレベルのときにオフする。図７.Ｂのアナログスイッチは、制御信号Ｓ１がＬレベルのときにオンし、Ｈレベルのときにオフする。

このアナログスイッチは、コモン電圧選択スイッチＳＷｃ０〜ＳＷｃ５、セグメント電圧選択スイッチＳＷｓ０〜ＳＷｓ５や、信号電極、走査電極を選択するスイッチとして用いられる。

なお、図２の電源回路４０における第１，第３出力スイッチＳＷ１ｐ、ＳＷ４ｐはＰ型ＭＯＳトランジスタによるスイッチ回路とし、第２，第４出力スイッチＳＷ１ｎ、ＳＷ４ｎはＮ型ＭＯＳトランジスタによるスイッチ回路としている。

以上のように構成されている、本発明の表示装置の動作を、各図を参照して説明する。

電源回路４０から第１出力電圧Ｖ０〜第６電圧Ｖ５が出力され、それぞれ所要の電圧が走査側駆動回路２０と信号側駆動回路３０に供給される。また、検出電圧Ｖｄｅｔ１・４が走査側駆動回路２０の検出位置から電源回路の第１，第２電圧比較器ＣＰ１、ＣＰ４に帰還される。

この状態で、制御回路５０から、スタート信号ＳＴ、表示データＤ、クロックＣＫ、走査クロックＬＰ、交流化信号ＦＲが、走査側駆動回路２０と信号側駆動回路３０に供給されると、走査電極Ｙ１〜Ｙｍの走査と信号電極Ｘ１〜Ｘｍへの信号の供給がおこなわれて、ディスプレイ１０に表示データＤ（Ｄ１〜Ｄｍ）にしたがった画像が表示される。

この表示動作中において、各走査電極及び信号電極には、それぞれ所定の出力電圧が印加されることが望ましいが、表示素子はコンデンサ素子として機能するから、例えばその信号電極に印加される信号電圧の変化に応じて、対応する走査電極の電圧がノイズ電圧状に変動する。

これをコモン電圧選択スイッチＳＷｃ１、ＳＷｃ４の走査電極側でみると、奇数フレームにおいては、第１出力電圧Ｖ０にあった走査電極が次の瞬間に第５出力電圧Ｖ４に変化するし、各信号電極の電圧が第４出力電圧Ｖ３と第６電圧Ｖ５に変化する。このような電圧の変化にしたがって、コモン電圧選択スイッチＳＷｃ１、ＳＷＣ４の走査電極側の電圧（この場合は、第５出力電圧Ｖ４）が所定の電圧に維持されずクロストークが発生し、表示品質を劣化させる。この状況は偶数フレームについても同様であって、コモン電圧選択スイッチＳＷｃ１、ＳＷｃ４の走査電極側の電圧（この場合は、第２出力電圧Ｖ１）が所定の電圧に維持されず変動する。即ち、クロストークが発生し、表示品質を劣化させる。

本発明では、走査電極側の電圧、即ち、第２出力電圧Ｖ１及び第５出力電圧Ｖ４の変動を、速やかに所定の電圧に維持して、クロストークを低減する。

そのための各構成については、各図の説明で既に述べた通りであるが、電圧比較のための検出電圧Ｖｄｅｔ１・４を走査電極Ｙ１〜Ｙｎのできるだけ近い位置、具体的にはコモン電圧選択スイッチＳＷｃ１、ＳＷｃ４の走査電極側を電圧検出位置とし、この検出電圧Ｖｄｅｔ１・４を第１，第２電圧比較器ＣＰ１、ＣＰ４へ帰還している。

これにより、電圧の変動分が特許文献１のようにコモン電圧選択スイッチＳＷｃ１、ＳＷｃ４で減衰されることなく検出できるから、より実際の変動電圧に近い電圧を検出することができる。したがって、小さいノイズにも電圧比較器ＣＰ１、ＣＰ４が速やかに反応し、出力電圧をより安定して出力できるようになる。

また、高電圧側のバッファ回路Ｂ１は、その基準電圧Ｖ１ｒとバッファ回路Ｂ１の出力端につながる検出位置の検出電圧Ｖｄｅｔ１・４とを比較する第１電圧比較器ＣＰ１を有している。その第１電圧比較器ＣＰ１は、検出電圧Ｖｄｅｔ１・４が、バッファ回路Ｂ１への基準電圧Ｖ１ｒより少し高い電圧範囲でヒステリシス動作を行う構成である。したがって、第６電圧Ｖ５にあった走査電極が次の瞬間に第２出力電圧Ｖ１に変化する場合に、第１，第２出力スイッチＳＷ１ｐ、ＳＷ１ｎの切替を伴わないから、速やかに応答することができる。しかも、その切替動作を安定して行うことができる。

同様に、低電圧側のバッファ回路Ｂ４は、その基準電圧Ｖ４ｒとバッファ回路Ｂ４の出力端につながる検出位置の検出電圧Ｖｄｅｔ１・４とを比較する第２電圧比較器ＣＰ４を有している。その第２電圧比較器ＣＰ４は、検出電圧Ｖｄｅｔ１・４が、バッファ回路Ｂ４への基準電圧Ｖ４ｒより少し低い電圧範囲でヒステリシス動作を行う構成である。したがって、第１出力電圧Ｖ０にあった走査電極が次の瞬間に第５出力電圧Ｖ４に変化する場合に、第３，第４出力スイッチＳＷ４ｐ、ＳＷ４ｎの切替を伴わないから、速やかに応答することができる。しかも、その切替動作を安定して行うことができる。

また、高電圧側バッファ回路Ｂ１における第１出力回路Ｂ１ｐと第２出力回路Ｂ１ｎ、及び低電圧側バッファ回路Ｂ４における第３出力回路Ｂ４ｐと第４出力回路Ｂ４ｎは常に動作状態にあるから、信号電極側の電圧変化（Ｖ３→Ｖ５，Ｖ５→Ｖ３及び、Ｖ０→Ｖ２，Ｖ２→Ｖ０）に伴う電圧変動も、速やかに抑制することができる。

また、検出電圧Ｖｄｅｔ１・４の検出位置を、コモン電圧選択スイッチＳＷｃ１、ＳＷＣ４の走査電極側としたことにより、比較電圧の異なる２つの電圧比較器ＣＰ１、ＣＰ４に対して共通の検出電圧が使用でき、検出電圧の帰還経路は１つのみでよい。

本発明の実施例に係る液晶表示装置の概略の構成を示す図 電源回路４０の構成図 電源回路中のバッファ回路の構成を示す図 電源回路中の他のバッファ回路の構成を示す図 電源回路中の他のバッファ回路の構成を示す図 電源回路中の他のバッファ回路の構成を示す図 電源回路中の他のバッファ回路の構成を示す図 電源回路中の第１各電圧比較器の動作特性を示す図 電源回路中の第２各電圧比較器の動作特性を示す図 信号側駆動回路の構成を示す図 走査側駆動回路の構成を示す図 アナログスイッチの具体構成例を示す図 アナログスイッチの他の具体構成例を示す図 液晶表示装置を駆動するための、従来の電源装置の構成を示す図 液晶表示パネルにおける駆動波形の例を示す図

符号の説明

１０ マトリクスディスプレイ
２０ 走査側駆動回路
３０ 信号側駆動回路
４０ 電源回路
５０ 制御回路
Ｖｄｄ 電源電圧
Ａ１ 電圧増幅器
Ｖ０ｒ〜Ｖ４ｒ 第１〜第５基準電圧
Ｖ０〜Ｖ４ 第１〜第５出力電圧
Ｖ５ 第６電圧
Ｂ０〜Ｂ４ 第１〜第５バッファ回路
Ｂ１ｐ、Ｂ１ｎ 第１、第２出力回路
ＳＷ１ｐ、ＳＷ１ｎ 第１、第２出力スイッチ
ＣＰ１ 第１電圧比較器
Ｂ４ｐ、Ｂ４ｎ 第３、第４出力回路
ＳＷ４ｐ、ＳＷ４ｎ 第３、第４出力スイッチ
ＣＰ４ 第２電圧比較器
Ｖｄｅｔ１・４ 検出電圧
ＯＰ０〜ＯＰ４ｎ 演算増幅器
Ｑ０〜Ｑ４ｎ ＭＯＳトランジスタ
Ｉ０、Ｉ２、Ｉ３ 定電流源
６１ シフトレジスタ
６２ ラッチ回路
７１ 走査回路
Ｘ１〜Ｘｍ 信号電極（セグメント電極）
Ｙ１〜Ｙｎ 走査電極（コモン電極）
ＳＷｘ１ａ〜ＳＷｘｍａ データ有りスイッチ
ＳＷｘ１ｂ〜ＳＷｘｍｂ データ無しスイッチ
ＳＷｓ０、ＳＷｓ２、ＳＷｓ３、ＳＷｓ５ セグメント電圧選択スイッチ
ＳＷｙ１ａ〜ＳＷｙｎａ 選択走査スイッチ
ＳＷｙ１ｂ〜ＳＷｙｎｂ 非選択走査スイッチ
ＳＷｃ０、ＳＷｃ１、ＳＷｃ４、ＳＷｃ５ コモン電圧選択スイッチ
ＦＲ 交流化信号
Ｄ、Ｄ１〜Ｄｍ 表示データ
ＬＰ 走査クロック

Claims (4)

1. 表示用基準電圧から抵抗分圧して複数のバイアス電圧を発生する抵抗分圧回路と、前記複数のバイアス電圧をそれぞれインピーダンス変換して出力電圧として出力する複数のバッファ回路と、マトリクス型表示素子の走査側電極に印加する電圧を前記複数のバッファ回路の出力電圧から選択して印加する走査側駆動回路と、前記マトリクス型表示素子の信号側電極に印加する電圧を前記複数のバッファ回路の出力電圧から選択して印加する信号側駆動回路を備える表示装置用駆動装置において、
   前記複数バッファ回路のうちの１つのバッファ回路（以下、高電圧側バッファ回路）は、
   当該高電圧側バッファ回路へのバイアス電圧と当該高電圧側バッファ回路の出力電圧が入力され高レベル側への出力電流の駆動能力を大きくした第１出力回路と、この第１出力回路から出力するための第１出力スイッチと、当該高電圧側バッファ回路へのバイアス電圧と当該高電圧側バッファ回路の出力電圧が入力され低レベル側への出力電流の駆動能力を大きくした第２出力回路と、この第２出力回路から出力するための第２出力スイッチと、
   当該高電圧側バッファ回路へのバイアス電圧と表示素子に非表示時に印加される電圧を検出した検出電圧とを比較し、その比較結果に応じて前記第１出力スイッチと前記第２出力スイッチとを切り替えるための第１電圧比較器を有し、
   前記複数バッファ回路のうちの他の１つのバッファ回路（以下、低電圧側バッファ回路）は、
   前記高電圧側バッファ回路のバイアス電圧よりも低いバイアス電圧と当該低電圧側バッファ回路の出力電圧が入力され高レベル側への出力電流の駆動能力を大きくした第３出力回路と、この第３出力回路から出力するための第３出力スイッチと、当該低電圧側バッファ回路へのバイアス電圧と当該低電圧側バッファ回路の出力電圧が入力され低レベル側への出力電流の駆動能力を大きくした第４出力回路と、この第４出力回路から出力するための第４出力スイッチと、
   当該低電圧側バッファ回路へのバイアス電圧と前記検出電圧とを比較し、その比較結果に応じて前記第３出力スイッチと前記第４出力スイッチとを切り替えるための第２電圧比較器を有し、
   前記検出電圧が検出される検出位置は、前記高電圧側バッファ回路の出力端に第１選択スイッチを介してつながるとともに、前記低電圧側バッファ回路の出力端に第２選択スイッチを介してつながっており、
   前記第１選択スイッチと前記第２選択スイッチは交流化信号に応じていずれかが選択されることを特徴とする、表示装置用駆動装置。
2. 前記第１電圧比較器及び第２電圧比較器は、それぞれヒステリシス特性を有することを特徴とする、請求項１記載の表示装置用駆動装置。
3. 前記第１電圧比較器は、前記検出電圧が、前記高電圧側バッファ回路へのバイアス電圧より少し高い電圧範囲でヒステリシス動作を行い、
   前記第２電圧比較器は、前記検出電圧が、前記低電圧側バッファ回路へのバイアス電圧より少し低い電圧範囲でヒステリシス動作を行うことを特徴とする、請求項２記載の表示装置用駆動装置。
4. 請求項１乃至請求項３に記載された表示装置用駆動装置を用いたことを特徴とする表示装置。

Images