JP3895086B2 - チップ型半導体発光装置 - Google Patents

チップ型半導体発光装置 Download PDF

Info

Publication number
JP3895086B2
JP3895086B2 JP34864899A JP34864899A JP3895086B2 JP 3895086 B2 JP3895086 B2 JP 3895086B2 JP 34864899 A JP34864899 A JP 34864899A JP 34864899 A JP34864899 A JP 34864899A JP 3895086 B2 JP3895086 B2 JP 3895086B2
Authority
JP
Japan
Prior art keywords
chip
layer
semiconductor light
emitting device
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34864899A
Other languages
English (en)
Other versions
JP2001168393A (ja
Inventor
慎二 磯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP34864899A priority Critical patent/JP3895086B2/ja
Priority to US09/731,889 priority patent/US6847116B2/en
Priority to TW090223985U priority patent/TW519306U/zh
Priority to KR1020000074670A priority patent/KR100665774B1/ko
Publication of JP2001168393A publication Critical patent/JP2001168393A/ja
Application granted granted Critical
Publication of JP3895086B2 publication Critical patent/JP3895086B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明はチップ型半導体発光装置に関し、特にたとえば基板上の電極に接続された半導体発光チップを電極の一部とともにモールドした、チップ型半導体発光装置に関する。
【０００２】
【従来の技術】
この種の従来のチップ型半導体発光装置を図４に示す。このチップ型半導体発光装置１は、基板２を含み、基板２の両端部には、一対の電極３および４が形成される。電極３および４は、それぞれ端子部３ａおよび４ａを含み、各端子部３ａおよび４ａの幅方向中央部には、突出部３ｂおよび４ｂが形成される。また、一方の突出部４ｂの先端にはパッド４ｃが形成される。電極３および４のそれぞれは、図４（Ｂ）に示すように、Ｃｕ（銅）層，Ｎｉ（ニッケル）層およびＡｕ（金）層の３層で構成される。このように、最上層にＡｕ層が形成されることにより、半田の被着性および金属線５との電気的接続性の向上が図られる。
【０００３】
そして、電極４のパッド４ｃには、半導体発光チップ（以下、「ＬＥＤチップ」と略称する）６がボンディングされて、その裏面電極が電極４と電気的に接続され、ＬＥＤチップ６の表面電極６ａと電極３の突出部３ｂとが金属線５でワイヤボンディングされる。さらに、突出部３ｂ，突出部４ｂ，パッド４ｃ，金属線５およびＬＥＤチップ６等が、透光性の合成樹脂からなるモールド７で封止される。
【０００４】
このようなチップ型半導体発光装置１は、基板２の裏面を回路基板の表面に接触させた状態で実装され、リフロー工程において、端子部３ａおよび４ａと回路基板の配線パターンとが半田８により電気的に接続される。
【０００５】
【発明が解決しようとする課題】
従来技術において、リフロー処理を繰り返して実施すると、図４（Ａ）に示すように、溶融された半田８が突出部３ｂおよび４ｂを伝わってモールド７内に侵入し、金属線５やＬＥＤチップ６に到達するおそれがあった。そして、半田８が金属線５やＬＥＤチップ６に到達すると、到達時の衝撃によってこれらが剥離または損傷され、チップ型半導体発光装置１が正常に動作しなくなるおそれがあった。
【０００６】
それゆえに、この発明の主たる目的は、半田によってモールド内の部品が剥離等されるのを防止できる、チップ型半導体発光装置を提供することである。
【０００７】
【課題を解決するための手段】
この発明は、一対の電極、一対の電極に電気的に接続される半導体発光チップ、半導体発光チップの全体および一対の電極のそれぞれの一部を封止するモールド、およびモールド内の電極に形成され、かつ、外側から内側へ向かって高くなる段差を備える、チップ型半導体発光装置である。
【０００８】
【作用】
リフロー処理時に溶融された半田が電極の表面を伝わってモールド内に侵入すると、この半田は、外側から内側へ向かって高くなる段差の壁に突き当たる。つまり、モールド内に侵入した半田の進行が、金属線やＬＥＤチップ等の手前で阻止される。
【０００９】
【発明の効果】
この発明によれば、段差によって半田の進行を阻止できるので、モールド内の部品が半田により剥離等されるのを防止できる。
【００１０】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【００１１】
【実施例】
図１に示すこの実施例のチップ型半導体発光装置１０は、携帯電話機やＰＨＳ等のような携帯用電子機器の照明等に適したものであり、絶縁性の基板１２を含む。基板１２は、ガラスクロスなどに耐熱性のＢＴ樹脂を含浸させたＢＴレジン等からなり、そのサイズ（縦×横×高さ）は、近年の小型化の要請に応じて、たとえば２．０ｍｍ×１．２５ｍｍ×０．８ｍｍ、または、１．６ｍｍ×０．８ｍｍ×０．８ｍｍ程度と小さく設定される。なお、発光装置１０は、１０ｃｍ×５ｃｍ程度の大きさの基板１２に多数の素子をマトリクス状に形成し、これを切断することにより得られる。
【００１２】
基板１２の両端部には、一対の電極１４および１６が形成される。電極１４および１６は、基板１２の下面から上面にわたって形成される端子部１４ａおよび１６ａを含み、端子部１４ａおよび１６ａのそれぞれの幅方向中央部から延びて突出部１４ｂおよび１６ｂが形成される。突出部１４ｂおよび１６ｂの長手方向中央部には、外側（端子部側）から内側（基板中央側）へ向かって高くなる段差１８が、それらの幅方向全長にわたって形成される。そして、一方の突出部１６ｂの先端にはパッド１６ｃが形成される。なお、このような電極１４および１６は、図１（ｃ）に示すように、Ｃｕ層，Ｎｉ層およびＡｕ層の３層からなり、段差１８は、Ｃｕ層の肉厚を外側（端子部側）から内側（基板中央側）へ向かって厚くすることによって形成される。最上層をＡｕ層としたのは、半田４０の被着性および金属線２２との電気的接続性を良好にするためである。
【００１３】
そして、パッド１６ｃには、ＬＥＤチップ２０がボンディングされて、その裏面電極と電極１６とが電気的に接続される。また、ＬＥＤチップ２０の表面電極２０ａと電極１４の突出部１４ｂとが金線等のような金属線２２でワイヤボンディングされる。
【００１４】
さらに、基板１２の上面には、透光性の合成樹脂からなるモールド２４が装着され、これによって、突出部１４ｂ，突出部１６ｂ，パッド１６ｃ，ＬＥＤチップ２０および金属線２２等が密封される。
【００１５】
以下には、図２に従って、電極１４および１６に段差１８を形成する方法を説明する。
【００１６】
まず、図２（Ａ）に示すように、表面に所定の厚み（１６〜２０μｍ程度）のＣｕ箔が形成された基板１２を準備し、Ｃｕ箔をパターンエッチングして、所定のパターン２６を形成する。
【００１７】
次に、図２（Ｂ）に示すように、パターン２６の表面に第１Ｃｕ層２８を所定の厚み（１０μｍ程度）で電界メッキにより形成する。
【００１８】
続いて、図２（Ｃ）に示すように、段差１８よりも手前の部分にレジスト３０を塗布し、第１Ｃｕ層２８の上に第２Ｃｕ層３２を所定の厚み（１０μｍ程度）で電界メッキにより形成する。
【００１９】
そして、図２（Ｄ）に示すように、レジスト３０を除去した後、第１Ｃｕ層２８および第２Ｃｕ層３２の上にＮｉ層３４およびＡｕ層３６を電界メッキにより順次形成する。ここで、Ｎｉ層３４の厚みは、５〜１０μｍ程度に設定され、Ａｕ層３６の厚みは、０．３〜０．５μｍ程度に設定される。
【００２０】
このように、段差１８は、Ｃｕ層の肉厚を外側から内側へ向かって厚くすることによって形成される。
【００２１】
発光装置１０は、図３に示すように、基板１２を回路基板３８の表面に直接載置した状態で実装され、リフロー工程において、端子部１４ａおよび１６ａと回路基板３８の配線パターンとが半田４０により電気的に接続される。リフロー処理時に、溶融された半田４０が電極１４および１６の表面を伝わってモールド２４内に侵入すると、半田４０が段差１８の壁に突き当たって、それ以上の進行が阻止される。
【００２２】
この発明によれば、段差１８によって半田４０の進行を阻止できるので、モールド２４内の部品（ＬＥＤチップ２０および金属線２２等）が半田４０によって剥離等されるのを防止できる。したがって、発光装置１０の誤動作を防止できる。
【００２３】
なお、上述の実施例では、Ｃｕ層，Ｎｉ層およびＡｕ層を電界メッキにより形成しているが、これらの層を無電界メッキ（化学メッキ）により形成してもよい。また、この場合には、Ｎｉ層とＡｕ層との間にＰｄ（パラジウム）層等のバリア層を形成してもよい。
【図面の簡単な説明】
【図１】この発明の一実施例を示す図解図である。
【図２】図１実施例における段差の形成方法を示す図解図である。
【図３】図１実施例において半田の侵入を阻止した状態を示す図解図である。
【図４】従来技術を示す図解図である。
【符号の説明】
１０ …チップ型半導体発光装置
１２ …基板
１４，１６ …電極
１８ …段差
２０ …半導体発光チップ
２２ …金属線
２４ …モールド

Claims (4)

  1. 一対の電極、
    前記一対の電極に電気的に接続される半導体発光チップ、
    前記半導体発光チップの全体および前記一対の電極のそれぞれの一部を封止するモールド、および
    前記モールド内の前記電極に形成され、かつ、外側から内側へ向かって高くなる段差を備える、チップ型半導体発光装置。
  2. 前記電極はＣｕ層を含み、前記段差は前記Ｃｕ層の肉厚を変化させることにより形成される、チップ型半導体発光装置。
  3. 前記電極の最上層はＡｕ層である、請求項１または２記載のチップ型半導体発光装置。
  4. 基板をさらに含み、前記一対の電極は前記基板に形成される、請求項１ないし３のいずれかに記載のチップ型半導体発光装置。
JP34864899A 1999-12-08 1999-12-08 チップ型半導体発光装置 Expired - Lifetime JP3895086B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP34864899A JP3895086B2 (ja) 1999-12-08 1999-12-08 チップ型半導体発光装置
US09/731,889 US6847116B2 (en) 1999-12-08 2000-12-07 Chip-type semiconductor light-emitting device
TW090223985U TW519306U (en) 1999-12-08 2000-12-08 Chip-type semiconductor light-emitting device
KR1020000074670A KR100665774B1 (ko) 1999-12-08 2000-12-08 칩형 반도체 발광장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34864899A JP3895086B2 (ja) 1999-12-08 1999-12-08 チップ型半導体発光装置

Publications (2)

Publication Number Publication Date
JP2001168393A JP2001168393A (ja) 2001-06-22
JP3895086B2 true JP3895086B2 (ja) 2007-03-22

Family

ID=18398425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34864899A Expired - Lifetime JP3895086B2 (ja) 1999-12-08 1999-12-08 チップ型半導体発光装置

Country Status (4)

Country Link
US (1) US6847116B2 (ja)
JP (1) JP3895086B2 (ja)
KR (1) KR100665774B1 (ja)
TW (1) TW519306U (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050056458A1 (en) * 2003-07-02 2005-03-17 Tsuyoshi Sugiura Mounting pad, package, device, and method of fabricating the device
EP1521312A3 (de) * 2003-09-30 2008-01-16 Osram Opto Semiconductors GmbH Optoelektronisches Bauelement mit einem metallisierten Träger
DE10347737A1 (de) * 2003-09-30 2005-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem metallisierten Träger
US7276782B2 (en) * 2003-10-31 2007-10-02 Harvatek Corporation Package structure for semiconductor
JP2005197329A (ja) * 2004-01-05 2005-07-21 Stanley Electric Co Ltd 表面実装型半導体装置及びそのリードフレーム構造
KR100691440B1 (ko) * 2005-11-15 2007-03-09 삼성전기주식회사 Ｌｅｄ 패키지
JP2008053290A (ja) * 2006-08-22 2008-03-06 Rohm Co Ltd 光半導体装置およびその製造方法
JP2008251936A (ja) * 2007-03-30 2008-10-16 Rohm Co Ltd 半導体発光装置
JP5202042B2 (ja) * 2008-03-10 2013-06-05 シチズン電子株式会社 Ｌｅｄランプ
JP5103245B2 (ja) * 2008-03-31 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
US8610156B2 (en) 2009-03-10 2013-12-17 Lg Innotek Co., Ltd. Light emitting device package
JPWO2010140604A1 (ja) * 2009-06-05 2012-11-22 先端フォトニクス株式会社 サブマウント、これを備えた光モジュール、及びサブマウントの製造方法
KR101028329B1 (ko) * 2010-04-28 2011-04-12 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
USD737784S1 (en) * 2014-07-30 2015-09-01 Kingbright Electronics Co., Ltd. LED component
USD758977S1 (en) * 2015-06-05 2016-06-14 Kingbright Electronics Co. Ltd. LED component
USD774475S1 (en) * 2016-02-19 2016-12-20 Kingbright Electronics Co. Ltd. LED component

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3935501A (en) * 1975-02-13 1976-01-27 Digital Components Corporation Micro-miniature light source assemblage and mounting means therefor
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
JPH065926A (ja) * 1992-06-18 1994-01-14 Rohm Co Ltd チップ形発光ダイオード
JP2501174B2 (ja) * 1993-07-09 1996-05-29 富士通株式会社 表面実装用端子の製造方法
JPH08321634A (ja) * 1995-05-26 1996-12-03 Stanley Electric Co Ltd 表面実装型発光ダイオード
JP3065509B2 (ja) * 1995-06-02 2000-07-17 スタンレー電気株式会社 表面実装型発光ダイオード
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
JPH10150223A (ja) * 1996-11-15 1998-06-02 Rohm Co Ltd チップ型発光素子
JP3871820B2 (ja) * 1998-10-23 2007-01-24 ローム株式会社 半導体発光素子

Also Published As

Publication number Publication date
TW519306U (en) 2003-01-21
JP2001168393A (ja) 2001-06-22
KR20010070283A (ko) 2001-07-25
US6847116B2 (en) 2005-01-25
US20010040239A1 (en) 2001-11-15
KR100665774B1 (ko) 2007-01-09

Similar Documents

Publication Publication Date Title
JP3895086B2 (ja) チップ型半導体発光装置
JP3784976B2 (ja) 半導体装置
US8736037B2 (en) Leadless integrated circuit package having standoff contacts and die attach pad
JP4359257B2 (ja) Ｂｇａパッケージおよびその製造方法
EP0536418B1 (en) Method of manufacturing a semiconductor device terminal structure
JP5942074B2 (ja) 配線基板
JPH10335337A (ja) 半導体装置及びその製造方法
KR20080045017A (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP3634709B2 (ja) 半導体モジュール
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP2004039988A (ja) 素子搭載用回路基板及び電子装置
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
KR100925666B1 (ko) 플립 칩 실장을 위한 솔더 형성 방법
KR100688697B1 (ko) 패키지 기판의 제조방법
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
JP3061177B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JP7430988B2 (ja) 電子装置
JP2004095864A (ja) 電子部品
JP3777687B2 (ja) チップキャリア
JPH10163371A (ja) Ｉｃパッケージ用配線基板およびその製造方法
JP2001291800A (ja) 電子部品用パッケージ
KR100338945B1 (ko) 웨이퍼 스케일 패키지 및 그 제조방법
JP4562314B2 (ja) 電子装置の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3895086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 7

EXPY Cancellation because of completion of term