KR100338945B1 - 웨이퍼 스케일 패키지 및 그 제조방법 - Google Patents

웨이퍼 스케일 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100338945B1
KR100338945B1 KR1019990057111A KR19990057111A KR100338945B1 KR 100338945 B1 KR100338945 B1 KR 100338945B1 KR 1019990057111 A KR1019990057111 A KR 1019990057111A KR 19990057111 A KR19990057111 A KR 19990057111A KR 100338945 B1 KR100338945 B1 KR 100338945B1
Authority
KR
South Korea
Prior art keywords
wafer
lead wires
bonded
lead wire
circuit board
Prior art date
Application number
KR1019990057111A
Other languages
English (en)
Other versions
KR20010055801A (ko
Inventor
차기본
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990057111A priority Critical patent/KR100338945B1/ko
Publication of KR20010055801A publication Critical patent/KR20010055801A/ko
Application granted granted Critical
Publication of KR100338945B1 publication Critical patent/KR100338945B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 웨이퍼 스케일 패키지 및 그 제조방법에 관한 것으로서, 본 발명은 복수개의 칩패드(53)가 형성된 웨이퍼(51)와, 상기 웨이퍼(51)의 상면에 부착된 소정 패턴의 금속막(57)이 형성된 절연테이프(55)와, 상기한 각각의 칩패드(53)와 절연테이프(55)의 금속막(57)에 양끝단이 본딩되고 중간의 팁 부분이 인쇄회로기판에의 실장시 상기 인쇄회로기판의 랜드에 접합되는 복수개의 리드와이어(59)와, 상기 리드와이어(59)들 사이의 공간을 메워 인접한 리드와이어(59)간의 절연이 이루어지도록 상기 리드와이어(59)가 본딩된 부위에 형성된 절연코팅층(61)과, 상기 리드와이어(59)의 강도 강화를 위해 리드와이어(59)의 팁 부분에 형성된 도금층(63)을 포함하여 구성됨으로써 상기 리드와이어(59) 사이에서 발생되는 상호간의 전기적 간섭이 방지되는 동시에 상기 리드와이어(59)의 강도가 강화되어 외부의 충격에 별 영향을 받지 않는 견고한 구조가 되고, 이로 인해 패키지의 품질 및 신뢰성이 향상되도록 한 것이다.

Description

웨이퍼 스케일 패키지 및 그 제조방법{WAFER SCALE PACKAGE AND THE MANUFACTURING METHOD}
본 발명은 웨이퍼 스케일 패키지 및 그 제조방법에 관한 것으로서, 특히 웨이퍼 상태에서의 일괄 생산이 가능한 웨이퍼 스케일 패키지 및 그 제조방법에 관한 것이다.
도 1은 종래 기술에 따른 웨이퍼 스케일 패키지를 제조하는 과정에서 웨이퍼에 리드와이어가 형성된 상태가 도시된 정면도이고, 도 2는 도 1의 A부 구조가 상세하게 도시된 단면도이다.
상기한 도 1 및 도 2를 참조하여 종래 기술에 따라 웨이퍼 스케일 패키지를 제조하는 과정을 설명하면 다음과 같다.
먼저, 복수개의 칩패드(3)가 형성된 웨이퍼(1)에 와이어 본딩을 수행하여 상기한 각각의 칩패드(3)에 일단이 본딩된 스프링 형태의 리드와이어(5)를 형성한다.
이때, 상기 리드와이어(5)는 와이어 본더에 의해 와이어가 칩패드(3)에 1차 본딩되어 스프링 형태로 형성된 후 상기한 와이어 본더의 자체 제어에 의해 끊어지는 방식으로 형성된다.
이후, 상기 리드와이어(5)의 강도 강화를 위해 리드와이어(5)의 표면에 도금을 실시하여 니켈(Ni), 구리(Cu), 은(Ag)과 같은 금속 재질의 도금막(7)을 형성한다.
상기와 같이 리드와이어(5)의 표면에 도금막(7)이 형성되면 웨이퍼(1)를 적정크기로 절단하는 소잉(Sawing) 공정을 실시하여 패키지를 완성한다.
그러나, 상기와 같은 종래의 웨이퍼 스케일 패키지 및 그 제조방법은 리드와이어(5)들이 개별적으로 노출되어 있는 구조이기 때문에 상기 리드와이어(5)의 강도가 약해 외부의 충격에 취약한 구조가 될 수밖에 없고, 이로 인해 패키지의 성능 및 신뢰성이 떨어지는 문제점이 있었다.
또한, 상기한 종래 기술은 리드와이어(5)들 사이에서 발생되는 상호간의 전기적 간섭을 방지할 수 있는 구조를 구비하고 있지 않기 때문에 상기 리드와이어(5)간에 전기적 자장에 의한 간섭이 발생되어 패키지의 작동불량이 유발되고, 특히 미세 피치의 리드와이어(5)를 갖는 구조에는 매우 부적합한 문제점이 있었다.
상기한 바와 같은 문제점을 감안하여 안출한 본 발명의 목적은, 리드와이어 사이에서 발생되는 상호간의 전기적 간섭이 방지되는 동시에 상기 리드와이어의 강도가 강화되어 외부의 충격에 별 영향을 받지 않는 견고한 구조가 되도록 하는 웨이퍼 스케일 패키지 및 그 제조방법을 제공함에 있다.
도 1은 종래 기술에 따른 웨이퍼 스케일 패키지를 제조하는 과정에서 웨이퍼에 리드와이어가 형성된 상태가 도시된 정면도,
도 2는 도 1의 A부 구조가 상세하게 도시된 단면도,
도 3은 본 발명에 따른 웨이퍼 스케일 패키지의 구조가 도시된 단면도,
도 4는 본 발명에 따른 웨이퍼 스케일 패키지가 인쇄회로기판에 실장된 상태가 도시된 단면도,
도 5는 본 발명에 따른 웨이퍼 스케일 패키지를 제조하는 과정이 순서대로 도시된 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
51 : 웨이퍼 53 : 칩패드
55 : 절연테이프 57 : 금속막
59 : 리드와이어 61 : 절연코팅층
63 : 도금층 71 : 인쇄회로기판
73 : 랜드
상기한 바와 같은 본 발명의 목적을 달성하기 위하여, 복수개의 칩패드가 형성된 웨이퍼와, 상기 웨이퍼의 상면에 부착된 소정 패턴의 금속막이 형성된 절연테이프와, 상기한 각각의 칩패드와 절연테이프의 금속막에 양끝단이 본딩되고 중간의 팁 부분이 인쇄회로기판에의 실장시 상기 인쇄회로기판의 랜드에 접합되는 복수개의 리드와이어와, 상기 리드와이어들 사이의 공간을 메워 인접한 리드와이어간의 절연이 이루어지도록 상기 리드와이어가 본딩된 부위에 형성된 절연코팅층을 포함한 것을 특징으로 하는 웨이퍼 스케일 패키지가 제공된다.
또한, 본 발명에 의하면, 웨이퍼의 상면에 소정 패턴의 금속막이 형성된 절연테이프를 부착하는 제 1과정과, 상기 웨이퍼의 칩패드와 절연테이프의 금속막에 각각 와이어 본딩을 수행하여 상기 칩패드와 절연테이프에 양끝단이 본딩된 리드와이어를 형성하는 제 2과정과, 상기 리드와이어들 사이의 공간이 메워져 인접한 리드와이어간의 절연이 이루어지도록 상기 리드와이어가 본딩된 부위에 절연물질을 코팅한 후 경화시켜 절연코팅층을 형성하는 제 3과정과, 상기 리드와이어 중간의 팁 부분이 인쇄회로기판에의 실장시 상기 인쇄회로기판의 랜드에 접합되도록 상기한 팁 부분에 형성된 절연코팅층을 제거하는 제 4과정과, 상기 웨이퍼를 적정 크기로 절단하여 패키지를 완성하는 제 5과정으로 이루어진 것을 특징으로 하는 웨이퍼 스케일 패키지의 제조방법이 제공된다.
이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
도 3은 본 발명에 따른 웨이퍼 스케일 패키지의 구조가 도시된 단면도이고, 도 4는 본 발명에 따른 웨이퍼 스케일 패키지가 인쇄회로기판에 실장된 상태가 도시된 단면도이고, 도 5는 본 발명에 따른 웨이퍼 스케일 패키지를 제조하는 과정이 순서대로 도시된 단면도이다.
상기한 도 3 및 도 4를 참조하면, 본 발명에 따른 웨이퍼 스케일 패키지는, 복수개의 칩패드(53)가 형성된 웨이퍼(51)와, 상기 웨이퍼(51)의 상면에 부착된 소정 패턴의 금속막(57)이 형성된 절연테이프(55)와, 상기한 각각의 칩패드(53)와 절연테이프(55)의 금속막(57)에 양끝단이 본딩되고 중간의 팁 부분이 인쇄회로기판(71)에의 실장시 상기 인쇄회로기판(71)의 랜드(73)에 접합되는 복수개의 리드와이어(59)와, 상기 리드와이어(59)들 사이의 공간을 메워 인접한 리드와이어(59)간의 절연이 이루어지도록 상기 리드와이어(59)가 본딩된 부위에 형성된 절연코팅층(61)과, 상기 리드와이어(59)의 강도 강화를 위해 리드와이어(59)의 팁 부분에 형성된 도금층(63)을 포함하여 구성된다.
또한, 상기 도금층(63)은 리드와이어(59)의 팁 부분에 형성되어 인쇄회로기판(71)에 대한 최종적인 접촉단자 역할을 하는 것으로서, 니켈(Ni), 구리(Cu), 틴(Tin)과 같은 금속 재질로 되어 있다.
상기와 같이 구성된 본 발명에 따른 웨이퍼 스케일 패키지를 제조하는 과정을 도 4를 참조하여 설명하면 다음과 같다.
먼저, 웨이퍼(51)의 상면에 소정 패턴의 절연테이프(55)를 부착한 후, 와이어 본더를 통해 상기 웨이퍼(51)의 칩패드(53)와 절연테이프(55)에 각각 와이어 본딩을 수행하여 상기 칩패드(53)와 절연테이프(55)에 양끝단이 본딩된 리드와이어(59)를 형성한다.
이때, 상기 절연테이프(55)의 상부에는 이후의 리드와이어(59)의 본딩이 용이하도록 금속막(57)이 형성된 상태이다.
상기와 같이 리드와이어(59)의 본딩 작업이 끝나면 상기 리드와이어(59)들 사이의 공간이 메워져 인접한 리드와이어(59)간의 절연이 이루어지도록 상기 리드와이어(59)가 본딩된 부위에 열경화성 절연물질을 코팅한다.
이때, 상기 절연테이프(55)가 절연물질에 대한 댐(Dam) 역할을 하게 되어 상기 절연물질은 원활하게 코팅되게 된다.
이후, 상기 절연물질이 코팅된 웨이퍼(51)를 오븐에 넣고 소정 온도에서 일정 시간동안 경화시킴으로써 절연코팅층(61)을 형성한다.
상기와 같이 리드와이어(59)가 본딩된 부위에 절연코팅층(61)이 형성되면 식각조(75)의 식각액(76)에 상기 리드와이어(59)의 팁 부분을 담그는 방식으로 상기 팁 부분에 형성된 절연코팅층(61)을 제거한다.
이후, 상기 리드와이어(59)의 팁 부분을 도금조(77)의 도금액(78)에 담그는 방식으로 상기 팁 부분에 니켈, 구리, 틴과 같은 금속 재질을 갖는 도금층(63)을 형성한다.
이때, 상기 도금층(63)은 리드와이어(59)의 강도 강화를 위한 것으로서, 결과적으로는 패키지의 실장시 인쇄회로기판(71)의 랜드(73)에 직접 접합되게 되어 최종적인 접촉단자 역할을 하게 된다.
또한, 상기 도금액(78)으로는 전기도금 및 무전해도금이 가능한 동시에 상기 절연코팅층(61)이 녹지 않을 수 있는 용액을 선택하여 사용한다.
상기한 바와 같이 리드와이어(59)의 팁 부분에 도금층(63)까지 모두 형성되면 웨이퍼(51)를 적정 크기로 절단하는 소잉(Sawing) 공정을 실시하여 패키지를 완성한 후, 이렇게 완성된 패키지를 인쇄회로기판(71)에 실장한다.
한편, 본 발명의 다른 실시 예에 의하면, 웨이퍼를 자르는 소잉 공정을 리드와이어(59)를 형성한 후 바로 실시하고, 그 후에 절연코팅층(61)과 도금층(63)을 각각 형성하는 방식으로 패키지를 제조할 수도 있다.
이상에서 설명한 바와 같이 본 발명에 따른 웨이퍼 스케일 패키지 및 그 제조방법은, 리드와이어(59)들 사이의 공간을 메우도록 형성된 절연코팅층(61)에 의해 리드와이어(59) 사이에서 발생되는 상호간의 전기적 간섭이 방지되어 이로 인한 패키지의 작동불량이 제거되고, 특히 미세 피치의 리드와이어(59)를 갖는 구조의 패키지에 아주 효과적인 이점이 있다.
또한, 본 발명은 리드와이어(59)가 본딩된 부위에 형성된 절연코팅층(61)과 중간의 팁 부분에 형성된 도금층(63)에 의해 상기 리드와이어(59)의 강도가 강화되어 외부의 충격에 별 영향을 받지 않는 견고한 구조를 가질 수 있게 되고, 이로 인해 패키지의 신뢰성이 향상되는 이점이 있다.

Claims (6)

  1. 복수개의 칩패드가 형성된 웨이퍼와, 상기 웨이퍼의 상면에 부착된 소정 패턴의 금속막이 형성된 절연테이프와, 상기한 각각의 칩패드와 절연테이프의 절연테이프에 양끝단이 본딩되고 중간의 팁 부분이 인쇄회로기판에의 실장시 상기 인쇄회로기판의 랜드에 접합되는 복수개의 리드와이어와, 상기 리드와이어들 사이의 공간을 메워 인접한 리드와이어간의 절연이 이루어지도록 상기 리드와이어가 본딩된 부위에 형성된 절연코팅층을 포함한 것을 특징으로 하는 웨이퍼 스케일 패키지.
  2. 삭제
  3. 제 1항에 있어서, 상기 리드와이어의 팁 부분에는 리드와이어의 강도가 강화되도록 도금층이 형성된 것을 특징으로 하는 웨이퍼 스케일 패키지.
  4. 웨이퍼의 상면에 소정 패턴의 금속막이 형성된 절연테이프를 부착하는 제 1과정과, 상기 웨이퍼의 칩패드와 절연테이프에 각각 와이어 본딩을 수행하여 상기 칩패드와 절연테이프의 금속막에 양끝단이 본딩된 리드와이어를 형성하는 제 2과정과, 상기 리드와이어들 사이의 공간이 메워져 인접한 리드와이어간의 절연이 이루어지도록 상기 리드와이어가 본딩된 부위에 절연물질을 코팅한 후 경화시켜 절연코팅층을 형성하는 제 3과정과, 상기 리드와이어 중간의 팁 부분이 인쇄회로기판에의 실장시 상기 인쇄회로기판의 랜드에 접합되도록 상기한 팁 부분에 형성된 절연코팅층을 제거하는 제 4과정과, 상기 웨이퍼를 적정 크기로 절단하여 패키지를 완성하는 제 5과정으로 이루어진 것을 특징으로 하는 웨이퍼 스케일 패키지의 제조방법.
  5. 삭제
  6. 제 3항에 있어서, 상기 제 4과정과 제 5과정의 사이에는 리드와이어의 강도 강화를 위해 상기 리드와이어의 팁 부분에 도금층을 형성하는 과정이 더 포함된 것을 특징으로 하는 웨이퍼 스케일 패키지의 제조방법.
KR1019990057111A 1999-12-13 1999-12-13 웨이퍼 스케일 패키지 및 그 제조방법 KR100338945B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990057111A KR100338945B1 (ko) 1999-12-13 1999-12-13 웨이퍼 스케일 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990057111A KR100338945B1 (ko) 1999-12-13 1999-12-13 웨이퍼 스케일 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010055801A KR20010055801A (ko) 2001-07-04
KR100338945B1 true KR100338945B1 (ko) 2002-05-31

Family

ID=19625366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990057111A KR100338945B1 (ko) 1999-12-13 1999-12-13 웨이퍼 스케일 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100338945B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039990A (ko) * 1997-11-15 1999-06-05 구본준 칩 사이즈 반도체 패키지의 제조방법
KR19990049144A (ko) * 1997-12-12 1999-07-05 구본준 칩 사이즈 반도체 패키지 및 그의 제조 방법
KR100214545B1 (ko) * 1996-12-28 1999-08-02 구본준 칩 사이즈 반도체 패키지의 제조 방법
KR20000059861A (ko) * 1999-03-09 2000-10-16 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214545B1 (ko) * 1996-12-28 1999-08-02 구본준 칩 사이즈 반도체 패키지의 제조 방법
KR19990039990A (ko) * 1997-11-15 1999-06-05 구본준 칩 사이즈 반도체 패키지의 제조방법
KR19990049144A (ko) * 1997-12-12 1999-07-05 구본준 칩 사이즈 반도체 패키지 및 그의 제조 방법
KR20000059861A (ko) * 1999-03-09 2000-10-16 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20010055801A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
JP5407474B2 (ja) 半導体素子基板の製造方法
US20040080054A1 (en) Wiring board, semiconductor device, and process for production of wiring board
CN110838400B (zh) 电子元件与电感器
JP2009514237A (ja) 金属立方形半導体デバイスおよび方法
KR20070078711A (ko) 배선 기판 및 반도체 장치
KR100373569B1 (ko) 반도체장치
JPH08321671A (ja) バンプ電極の構造およびその製造方法
KR19980018685A (ko) 반도체 장치 및 리드 프레임 제작 방법
CN107846773B (zh) 布线电路基板及其制造方法
US8110752B2 (en) Wiring substrate and method for manufacturing the same
JP3895086B2 (ja) チップ型半導体発光装置
CN101989593A (zh) 封装基板及其制法及封装结构
KR100338945B1 (ko) 웨이퍼 스케일 패키지 및 그 제조방법
CN107305849B (zh) 封装结构及其制作方法
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP3191617B2 (ja) リードフレーム及びこれを用いた半導体装置
KR101030032B1 (ko) 반도체 패키지 및 그 제조방법
CN100437958C (zh) 芯片封装结构及其制造方法
KR100386636B1 (ko) 반도체 패키지용 인쇄회로기판의 제조방법
JPS6153852B2 (ko)
KR100702938B1 (ko) 반도체 팩키지용 기판
JP4172571B2 (ja) チップインダクタ
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JP2004014568A (ja) 半導体装置
CN114005760A (zh) 一种半导体封装基板的制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100423

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee