JP3889662B2 - GaN系半導体発光素子の製造方法 - Google Patents
GaN系半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP3889662B2 JP3889662B2 JP2002135064A JP2002135064A JP3889662B2 JP 3889662 B2 JP3889662 B2 JP 3889662B2 JP 2002135064 A JP2002135064 A JP 2002135064A JP 2002135064 A JP2002135064 A JP 2002135064A JP 3889662 B2 JP3889662 B2 JP 3889662B2
- Authority
- JP
- Japan
- Prior art keywords
- gan
- substrate
- layer
- light
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
【発明の属する技術分野】
本発明は、GaN系半導体発光素子(以下、GaN系発光素子ともいう)に関するものである。
【0002】
【従来の技術】
従来のGaN系発光素子の最も代表的な構造は、結晶成長のための最初の出発基板としてサファイア基板を用い、該基板上にGaN系結晶層(n型層、p型層を含む)を順次成長させた素子構造となっている。
【0003】
しかし、サファイア基板は、基板自体の製作工程が複雑でありかつ高品質な基板が得られにくいために、コストが高く、また大面積の結晶基板が得られず、GaN系発光素子のコスト低減化を阻害している。
そこで本発明者らは、大面積で高品質でありかつ安価な結晶基板を用いることに着目し、この要件に合致した結晶基板として、Si基板に着目した。Si基板は、シリコンウエハとして知られるように、融液からの結晶引き上げ法で得られる高品質なバルク結晶から大量に生産できる、高品質でかつ安価な結晶基板である。
【0004】
しかし、格子定数の不整合や熱膨張係数の不整合のために、Si基板上には未だ高品質なGaN系結晶が成長し難い。転位などの結晶欠陥を多量に含んだ低品質のGaN系結晶からなる発光層では、強い光を発生させることができず、よってSi基板は高効率GaN系発光素子用の基板としては用いられていない。
またさらに、本発明者等がSi基板を用いてGaN系発光素子を実際に製作したところ、高品質なGaN系結晶が成長し難いという問題だけでなく、GaN系結晶が発する緑色〜紫外の短波長光がSi基板に吸収されるために、外部への光の取り出し量がさらに低くなっているということがわかった。
【0005】
【発明が解決しようとする課題】
本発明の課題は、上記問題を解決し、Si基板を用いながらも、改善された発光強度を有するGaN系発光素子、およびその製造方法を提供することである。
【0006】
【課題を解決するための手段】
本発明は以下の特徴を有するものである。
(1)GaN系結晶層からなる積層構造を備えたGaN系半導体発光素子の製造方法であって、
表面に凹凸が所定のパターンに形成された基板上にバッファ層を介してまたは直接的に該凹凸を覆うようにGaN系結晶を成長させて上記積層構造を形成したうえで、該基板だけを選択的に除去し得るエッチングにて該基板の少なくとも一部を除去することにより、上記バッファ層および/または積層構造を、上記パターンを反転させたパターンの凹凸を呈すように露出させ、それによって、凹凸の効果で光の進行方向がランダム化されるGaN系半導体発光素子を得ることを特徴とする、GaN系半導体発光素子の製造方法。
(2)GaN系結晶層からなる積層構造を備えたGaN系半導体発光素子の製造方法であって、
表面に凹凸が所定のパターンに形成された基板上にバッファ層を介してまたは直接的に該凹凸を覆うようにGaN系結晶を成長させて上記積層構造を形成したうえで、該基板だけを選択的に除去し得るエッチングにて該基板の少なくとも一部を除去することにより、上記バッファ層および/または積層構造を、上記パターンを反転させたパターンの凹凸を呈すように露出させ、更に、その露出面に反射コーティングを設け、それによって、凹凸の効果で光の進行方向がランダム化されるGaN系半導体発光素子を得ることを特徴とする、GaN系半導体発光素子の製造方法。
(3)上記積層構造の形成に際して、上記凹凸の凹部内にもGaN系結晶を成長させる、上記(1)または(2)記載の製造方法。
(4)上記積層構造の形成に際して、GaN系結晶を上記凹凸の凹部内に空洞が残らないように成長させる、上記(1)または(2)に記載の製造方法。
(5)上記基板がSi基板である、上記(1)または(2)に記載の製造方法。
【0014】
本明細書で用いている「上層」、「下面」などの上下方向を示す語句は、Si基板を下側とみなすことによって、各層の位置関係や光の進行方向を明確に示して説明するためのものであって、素子構造の絶対的な上下方向を限定するものではなく、素子の実装方向(実装時の姿勢)を限定するものでもない。また、当該GaN系発光素子は、発光ダイオード(LED)、半導体レーザ(LD)などであってよい。積層構造中のp型層、n型層は、どちらが下側(Si基板側)であってもよいが、高品質な結晶を得やすいことなどの製造上の理由から、n型の層を下側とする態様が好ましい。以下の説明では、GaN系LEDを例として挙げ、積層構造中のp/nの上下位置関係はn型が下側である場合を例として挙げるが、これらの態様に限定するものではない。
【0015】
【発明の実施の形態】
以下に、本発明によるGaN系発光素子の構成を、製造方法に言及しながら図を用いて説明する。
本発明によるGaN系発光素子は、図1(a)の素子構造の断面図、図1(b)の素子下面を見せた斜視図に示すように、Si基板1上にGaN系結晶層からなる積層構造Sを成長させてなる構造を有する。以下、Si基板を単に「基板」ともいう。積層構造Sは、p型層3と、n型層5と、これらの間に位置する発光層4とを有し、さらにn型電極(下部電極)P1、p型電極(上部電極)P2が設けられ、電流注入によって発光可能な発光素子構造となっている。Si基板1には開口mが設けられ、該開口の内部には、バッファ層及び/又は積層構造(図1の例ではバッファ層の下面)が露出する構成となっている。
【0016】
上記構成とすることによって、発光層から下方へ発せられた光のうち、開口(切り欠き)mに達した光Lは、Si基板で吸収されることなく、開口を通って外界に出て行くことが可能となり、発光出力が向上する。従って、基板側から光を取り出すべく基板を上側とする実装(所謂、フリップチップ実装、またはアップサイドダウン)によって、当該GaN系発光素子の有用性は顕著となる。また、後述するように、基板を下側とする実装(以下、「通常姿勢の実装」という)の場合であっても、開口によって露出した積層構造の界面を反射面として利用することによって、発光層から下方へ発せられた光を上方へ反射するように作用させることも可能であり、発光出力は向上する。
残存するSi基板は、フリップチップ実装であれば発光層から発せられた光のうちの一部の光の取出しを阻害する危惧が、また通常姿勢の実装であれば発光層から発せられた光の一部を吸収する危惧が若干はある。しかし、残存するSi基板と対向する部分にp電極を形成せず、Si基板が残存しない部分と対向する発光層部分を発光させることなどによってかかる危惧は容易に解消することができる。
【0017】
p型層、n型層、発光層の位置関係など、発光素子を構成するための積層構造内の基本的な層の配置構成、各層に用いるGaN系材料の組合わせなどは限定されず、従来公知のGaN系発光素子の積層構造部分を参照してよい。ただし、Si基板は半導体であるから、図1(a)のn型電極P1のように、電極を基板に形成することが可能である。
図1の例では、積層構造Sの構成は、下側から順に、GaN系n型コンタクト層3(n型クラッド層と兼用)、GaN系発光層4、GaN系p型コンタクト層6が気相成長によって積層されたものとなっている。コンタクト層やクラッド層などは、専用の層として設けてもよい。電極P1、P2は、電流注入が可能なように、基板を含めた素子構造全体のp型側、n型側に適宜設けてよい。
【0018】
本発明でいう「GaN系半導体」または単に「GaN系」とは、InXGaYAlZN(0≦X≦1、0≦Y≦1、0≦Z≦1、X+Y+Z=1)で示される化合物半導体であって、例えば、AlN、GaN、AlGaN、InGaN、InGaAlNなどが重要な化合物として挙げられる。
【0019】
積層構造における発光に係る構造は、ダブルヘテロ接合構造(クラッド層/発光層(活性層)/クラッド層)、量子井戸構造(単一量子井戸(SQW)構造、多重量子井戸(MQW)構造、SQW構造が積層されたものなどをも含む)など、あらゆる発光可能な構造であってよい。MQW構造は、高出力、高効率の点で特に好ましい構造である。発光層の材料としては、GaN(発光波長365nm)、InGaN(In組成、活性層・井戸層の幅の選択によって発光波長は制御できる)などが挙げられ、これにAl組成が加えられてもよい。
【0020】
本発明に利用し得るSi基板は、六方晶系のGaN系結晶を成長させるためには、3回対称性を有した(111)面が好ましく用いられる。
【0021】
Si基板上にGaN系結晶層からなる積層構造を成長させるに際しては、必要に応じてバッファ層を介在させてよい。好ましいバッファ層としては、GaN系低温成長バッファ層およびGaN系高温成長バッファ層が挙げられ、GaN低温成長バッファ層、AlN低温成長バッファ層、AlN/GaN超格子構造の低温成長バッファ層、AlN高温成長バッファ層、AlN/GaN超格子構造の高温成長バッファ層などが好ましいものとして挙げられる。
GaN系低温成長(高温成長)バッファ層の材料、形成方法、形成条件は、公知技術を参照すればよい。当該GaN系発光素子をフリップチップ実装し、開口から光を取り出す場合、バッファ層を除去しないのであれば、該バッファ層の材料は、発光層のGaN系材料よりも大きいバンドギャップのものを選択するのが好ましい。
【0022】
Si基板に設ける開口は、発光層から発せられた光を外界に通過させ得るものであればよい。ここでいう開口とは、図1に示すような、Si基板の下面中央部を除去して形成した穴の態様(Si基板の側面外周が途切れることなく残っている態様)だけでなく、図2(b)に示すような、Si基板の側面を一部除去した切り欠きのような態様を含むものである。
【0023】
開口の形状、大きさ、配置パターンなどの態様は限定されないが、外界へ通過する光量をより多くすること、および、基板の機械的強度を損なわないことを考慮してこれら態様を決定することが好ましい。また、基板の下面に形成される電極(下部電極)は、基板の下面のうち、開口の残部に形成されることになる。下部電極のパターンは、電流経路や電流量に直接関係し、発光層での発光に大きな影響を与える。従って、開口の態様は、下部電極のパターンをも考慮して決定することが好ましい。
【0024】
図2は、基板の下面(正方形のチップとしている)を見た図であって、開口にハッチングを施して該開口の態様を例示している。
図2(a)は、開口を、基板の下面中央の穴として形成した態様である。この態様は、開口が1つの大面積の通過口であり得ると共に、基板の機械的強度も確保され、好ましい態様である。開口形状は、素子分断されたベアチップの外周形状が通常方形であることから、同図のように方形状とすることが好ましいが、他の多角形、円形、楕円形など、任意の形状であってもよい。
また、図2(b)は、図2(a)の態様からさらに基板の側壁部を除去した態様であり、図2(c)は、開口を基板下面の中央には設けず、基板側部を切り欠いた態様を例示している。これらの態様は、電極面積は、図2(a)の態様に比べて小さいが、光が側方に広がりやすいという利点がある。
【0025】
開口形状によって残された基板下面の形状は、図2(a)〜(c)に示すような□型、U字型、H型の他、L型、X(または+)型、−型など、自由に設計してよいが、上記したように、光の通過口としての良否、基板としての機械的強度の良否、下部電極パターンとしての良否などを考慮することが好ましい。
【0026】
開口の面積は、素子外形の規模によって求められる機械的強度も異なるが、例えば、基板下面の外形が、一般的な発光素子のチップ外形に見られる一辺3mm〜200μm程度の場合には、該基板下面の面積の95%〜25%程度を占めるような大きさが好ましい。
より具体的な一例をあげると、図2(a)の態様では、基板下面の形状が1mm×1mmの方形の場合、開口形状は(0.9mm×0.9mm)〜(0.8mm×0.8mm)程度の方形が好ましい例である。
【0027】
ここで、開口の形成方法、素子構造全体の加工手順などを中心として、本発明の製造方法を説明する。
当該製造方法では、図3(a)に示すように、Si基板1上に、バッファ層を介してまたは直接的に、GaN系結晶層からなる上記積層構造Sを気相成長によって形成し、該工程の後に、図3(b)に示すように、Si基板に、該基板の下面の側から開口mを加工し、該開口内にバッファ層および/または積層構造を露出させる。同図の例では、バッファ層の下面が露出している。電極の加工時期は限定されないが、基板下面の下部電極については、基板の下面全面に電極を形成した後に、開口を加工する手順が容易であり、開口内への電極の入り込みも抑制される。図3では、電極は図示していない。
【0028】
開口の加工方法は限定されないが、開口パターンの加工精度の点から、フォトリソグラフィ技術をパターン形成に利用したエッチングが好ましい方法である。エッチング自体は、例えば、HCl等のガスを用いた気相エッチングや、リン酸、硫酸、KOH等のエッチング液を用いたウエットエッチング、Cl2、BCl3など気相−固相界面における化学的・物理的反応を利用したドライエッチングなどが挙げられる。
GaN系材料には影響を与えずSi基板だけを選択的にエッチングできるウエットエッチング方法は、開口深さを制御する必要が無いので好ましい。一方、Si基板のみならず意図的にバッファ層や積層構造の最下層の一部までも除去してもよく、その場合には、両材料系に対して無差別的にエッチング可能な物理的エッチング性の強いドライエッチング方法を採用すればよい。
【0029】
本発明では、Si基板上にGaN系結晶層からなる積層構造を気相成長させるに際し、図4、図5に模式的に示すように、Si基板1の表面に凹凸を形成し、該凹凸を覆うようにGaN系結晶層3を成長させて、該GaN系結晶層の転位密度を低減することを提案する。これによって、発光強度はさらに向上する。
【0030】
GaN系結晶が凹凸を覆って成長するとは、後述するように、凹部を空洞として残すように覆う成長、凹部内にもGaN系結晶が成長し空洞が残らないように覆う成長、これらの中間的な成長のいずれであってもよい。
Si基板上へのGaN系結晶成長にこのような成長手法を取り入れることによって、GaN系結晶の横方向(ラテラル)成長や、ファセット成長が可能になり、成長するGaN系結晶層の転位密度を有効に低減することができる。
【0031】
凹凸のパターンは、ドット状の凹部(または凸部)が配列されたパターン、直線状または曲線状の凹溝(または凸尾根)が一定間隔・不定の間隔で配列されたストライプ状や同心円状のパターンなどが挙げられる。凸尾根が格子状に交差したパターンは、ドット状(角穴状)の凹部が規則的に配列されたパターンとみることができる。凹凸の断面形状は、矩形(台形を含む)波状が好ましいが、三角波状、サインカーブ状などであってもよい。
【0032】
これら種々の凹凸態様の中でも、直線状の凹溝(または凸尾根)が一定間隔で配列された、ストライプ状の凹凸パターン(断面矩形波状)は、パターンの作製が容易でありながら、優れた転位密度低減効果を示すので好ましい。
【0033】
凹凸パターンをストライプ状とする場合、そのストライプの長手方向は任意であってよいが、これを覆って成長するGaN系結晶にとって〈11−20〉方向(以下、特に断らない限り、結晶方位は全て成長するGaN系結晶自体に関する方位である)とした場合、横方向成長が抑制され、{1−101}面などの斜めファセットが形成され易くなる。
この結果、図4(a)に示すように、凹部底面、凸部上面に、三角形断面を呈するGaN系結晶3aを成長させることができる。2はバッファ層である。GaN系結晶をいったん三角形断面を呈するように成長させた時点で、成長温度を上昇させるなど成長条件を変えることによって、図4(b)に示すように、上面が平坦化された結晶層3へと成長させることができる。この一連の操作によって、図4(a)の結晶内にあった転位(C軸方向に伝播する)は、ファセット面(三角形の斜面)で横方向に曲げられ、GaN系結晶層3の上面には転位密度の低い領域が生じ、発光層での高出力化に寄与する。以下、この成長法を「凹凸ファセット成長法」と呼ぶ。
【0034】
凹凸ファセット成長法を実施した後、図4(c)に示すように、Siだけを選択的に除去し得るエッチングにて基板の下面側から開口mを加工すると、開口内には、バッファ層2がGaN系結晶層3と共に凹凸(基板上面の凹凸を反転させたもの)を呈して現われることになる。
図4(c)の例では、開口内に現われた凹凸の表面はバッファ層2であって、一部にGaN系結晶層3が露出しているが、最初の基板凹凸へのバッファ層の形成状態によっては、開口内にバッファ層だけが露出する場合もある。また、バッファ層を介さない成長では、当然にGaN系結晶層3だけが凹凸を呈して露出する。従って、これらの露出態様から、「開口の内部には、バッファ層および/または積層構造が露出している」と言うことができる。開口内に露出したバッファ層は、エッチングによって除去してもよい。
【0035】
一方、基板表面の凹凸パターンをストライプ状とし、そのストライプの長手方向を〈1−100〉方向とした場合、図5(a)に示すように、GaN系結晶3aは、先ず、専ら凸部の上部から成長を開始し、ラテラル(横)方向(C軸に垂直な方向)に高速成長し、図5(b)に示すように、凹部を空洞として残した状態でGaN系結晶層3となる。該結晶層のうち凹部を覆う部位には、転位が伝播せず、高品質な部分が含まれる。以下、この成長法を「凹凸ラテラル成長法」と呼ぶ。
【0036】
ただし、ストライプの長手方向を〈1−100〉方向にした場合であっても、ファセット面が形成されやすい成長条件を選ぶ事により〈11−20〉方向の場合と同様の効果を得ることができる。また、凹凸の幅や段差の取り方によっては、凹部の内部にもGaN系結晶が成長し、十分な空洞が残らない場合もある。
【0037】
凹凸ラテラル成長を実施した後、図5(c)に示すように、Siだけを選択的に除去し得るエッチングにて基板の下面側から開口mを加工すると、図4(c)の場合と同様、開口内には、バッファ層2がGaN系結晶層3と共に現われることになる。この場合、上記の凹凸ファセット成長法の場合のような顕著な凹凸にはならないが、基板の凹凸上への成長段階において凹部内にGaN系結晶が少しは入り込むために、多少の凹凸を呈することになる。
【0038】
以上のように、Si基板の凹凸面への結晶成長によって、GaN系結晶の転位密度が低減され、リーク電流の抑制、発光効率の向上など、転位密度低減自体の効果によって発光素子の電気的・光学的特性がより改善される。
また、この場合に重要な点は、開口による光吸収低減効果、基板凹凸による転位密度の低減効果という個々の効果のみならず、開口加工によって凹凸面を露出させた結果、光取出し効率が著しく向上する効果がある。即ち、通常実装の場合は、界面が空気層(或いは反射防止膜、樹脂)と接するため反射率が向上する。また、全反射角の制限でLEDチップから脱出できなかった光が、凹凸の効果で光の進行方向がランダム化され、LEDチップの外部に取出され易くなる。フリップチップ実装の場合は、光の取出し面が凹凸上になるため、上記全反射角の制限が緩み、光取出し効率が向上する。
【0039】
凹凸の断面を矩形波状とする場合の好ましい寸法は次のとおりである。凹溝の幅は、1μm〜20μm、特に2μm〜5μmが好ましい。凸部の幅は、1μm〜20μm、特に2μm〜5μmが好ましい。凹凸の振幅(凹溝の深さ)は、凹部、凸部の内、広い方の20%以上の深さを確保することが好ましい。
【0040】
凹凸の加工方法としては、例えば、通常のフォトリソグラフィ技術を用いて、目的の凹凸の態様に応じてパターン化し、RIE技術等を使ってエッチング加工を施して目的の凹凸を得る方法などが例示される。
【0041】
GaN系結晶層の成長方法としては、HVPE法、MOVPE法、MBE法などが挙げられる。厚膜を作製する場合はHVPE法が好ましいが、薄膜を形成する場合はMOVPE法やMBE法が好ましい。
【0042】
当該GaN系発光素子を通常姿勢の実装用として光を上方側から取り出す場合には、図6(a)に示すように、開口内に露出したバッファ層および/または積層構造の表面に反射コーティングR1を施し、開口によって露出した界面を反射面として利用する態様が好ましい。これによって、発光層から下方に向かった光L1は、効率よく上方に反射され、素子としての出力がより向上する。
【0043】
反射コーティングは、発光層から発せられた光を反射させ得るものであればよく、例えば、SiO2/TiO2誘電体多層膜が挙げられる。また、反射コーティングの形成方法は、電子ビーム加熱真空蒸着法など、公知技術を参照してもよい。
【0044】
また、当該GaN系発光素子をフリップチップ実装用として出力光を基板側から取り出す場合には、発光層から上方に向かった光を下方へ反射する反射構造を設ける態様が好ましい。反射構造としては、図6(b)に示すように、上部電極P2を高反射特性を有するように形成し反射鏡として用いる態様や、積層構造内の発光層よりも上層側に多層のGaN系結晶層からなるブラッグ反射層構造を設ける態様などが挙げられる。またさらに、上記開口内に露出したGaN系結晶層等の表面に反射防止膜Q1を形成し、外部への光取り出し率をより高めてもよい。
これらの態様によって、発光層から上方に向かった光L1は下方に反射され、、さらに、開口内露出面での反射が抑制され、出力がより向上する。
【0045】
上記反射防止膜としては、当該発光素子をエポキシ樹脂で封止する態様の場合、発光波長(λp)でのp型GaNコンタクト層の屈折率をnG、エポキシ樹脂の屈折率をnRとすると、実効屈折率nがnGとnRの相乗平均となる材料からなり、かつt=λp/4nなる厚みの薄膜が好ましい。しかし、上記実効屈折率nに近い屈折率の材料で、上記厚みtに近い厚みの膜を形成すれば反射防止効果は十分得られる。また、反射防止膜の形成方法は、公知技術を参照してもよい。
【0046】
【実施例】
実施例1
本実施例では、フリップチップ実装用の発光素子として、図2(a)に示す開口形状、図4(c)に示す開口断面形状を有するGaN系発光素子を形成した。
Si(111)基板の面にフォトレジストによるストライプ状のパターニング(幅3μm、周期6μm、ストライプ方位:ストライプの長手方向が、その上に成長するGaN結晶にとって〈11−20〉方向)を行い、1.5μmの深さまで断面方形となるよう湿式エッチングし、表面がストライプ状パターンの凹凸となったSi基板を得た。
【0047】
フォトレジストを除去後、MOVPE装置に基板を装着し、水素雰囲気下で1100℃まで昇温し、サーマルクリーニングを行った。温度を350℃まで下げ、III族原料としてトリメチルアルミニウム(以下TMA)を、N原料としてアンモニアを流し、厚さ50nmのAlN低温成長バッファ層を成長させた。
【0048】
続いて温度を1000℃に昇温し、原料としてトリメチルガリウムとアンモニアを流し、n型GaNコンタクト層、n型AlGaNクラッド層を成長させた。結晶は、基板凸部の上面、凹部の底面から、断面三角形でファセット面を含む尾根状の結晶(ファセット構造)として発生した。ファセット構造を経由して凹部が空洞として残らないようにかつ上面が平坦となるように成長させた。
【0049】
続いて、InGaN井戸層/GaN障壁層からなるMQW構造、p型AlGaNクラッド層、p型GaNコンタクト層を順に形成し、発光波長400nmの紫外線LED用エピ基板とした。
【0050】
続いて、Si基板を適正な厚み(50μm〜100μm程度)まで研磨し、Si基板底面にはn型電極を、p型GaNコンタクト層表面にはp型電極(反射コーティングと兼用)を形成した。
【0051】
さらに、Si基板をエッチングして開口(内寸:200μm×200μm)を形成し、該開口内に露出したAlN低温成長バッファ層の表面に反射防止膜Q1を形成し、素子分離を行い、ベアチップ状態のLED素子とした。
【0052】
(評価)
上記で得られたLED素子をフリップチップ実装し、エポキシ樹脂で封止し、20mA通電にて波長400nmでの出力および駆動電圧を測定したところ、それぞれ18mWおよび3.8Vであった。
【0053】
また、上記と同じ条件で成長させたGaN系LEDのn型GaN層上面をカソードルミネッセンスで観察し、転位密度を測定したところ、2×108cm-2であった。
【0054】
実施例2
本実施例では、通常実装用の素子とすべく、p型GaNコンタクト層表面には透明p型電極(反射防止膜と兼用)を形成し、開口内に露出したAlN低温成長バッファ層の表面に反射コーティングを形成したこと以外は、上記実施例1と同様にして、GaN系LEDを実際に製作した。
実施例1と同様の条件でLEDを評価したところ、出力は16mW、駆動電圧は3.8Vであった。
【0055】
比較例1
本比較例では、Si基板の表面に凹凸を設けずに、上記実施例1と同様のGaN系結晶からなる素子構造を成長させて、フリップチップ実装用のGaN系発光素子を製作した。また、基板の下面には開口を設けず、基板の下面全面に透明電極を形成した。
実施例1と同様の条件でLEDを評価したところ、駆動電圧は3.8Vであったが、出力は5mWと低く、また、n型GaN層上面の転位密度は1×109cm-2であった。
【0056】
【発明の効果】
以上のように、Si基板に開口を設け、さらこれに組合わせてGaN系結晶の転位密度を低減させたことによって、Si基板を用いる場合でも、より高出力のGaN系半導体発光素子を提供することができるようになる。
【図面の簡単な説明】
【図1】本発明によるGaN系半導体発光素子の構造例を示す模式図であり、(a)は素子構造の断面図、(b)は素子下面を見せた斜視図である。
【図2】本発明によるGaN系半導体発光素子における基板の下面(正方形のチップとしている)を見た図であって、開口にハッチングを施して該開口の態様を例示している。
【図3】本発明によるGaN系半導体発光素子の製造方法の一例を模式的に示す断面図である。
【図4】本発明によるGaN系半導体発光素子の製造方法において、凹凸ファセット成長法によってGaN系結晶層を成長させる場合の構造を模式的に示す断面図である。
【図5】本発明によるGaN系半導体発光素子の製造方法において、凹凸ラテラル成長法によってGaN系結晶層を成長させる場合の構造を模式的に示す断面図である。
【図6】本発明によるGaN系半導体発光素子の別の構造例を模式的に示す断面図である。
【符号の説明】
1 Si基板
2 バッファ層
S GaN系結晶層からなる積層構造
P1 電極
P2 電極
m 開口
Claims (5)
- GaN系結晶層からなる積層構造を備えたGaN系半導体発光素子の製造方法であって、
表面に凹凸が所定のパターンに形成された基板上にバッファ層を介してまたは直接的に該凹凸を覆うようにGaN系結晶を成長させて上記積層構造を形成したうえで、該基板だけを選択的に除去し得るエッチングにて該基板の少なくとも一部を除去することにより、上記バッファ層および/または積層構造を、上記パターンを反転させたパターンの凹凸を呈すように露出させ、それによって、凹凸の効果で光の進行方向がランダム化されるGaN系半導体発光素子を得ることを特徴とする、GaN系半導体発光素子の製造方法。 - GaN系結晶層からなる積層構造を備えたGaN系半導体発光素子の製造方法であって、
表面に凹凸が所定のパターンに形成された基板上にバッファ層を介してまたは直接的に該凹凸を覆うようにGaN系結晶を成長させて上記積層構造を形成したうえで、該基板だけを選択的に除去し得るエッチングにて該基板の少なくとも一部を除去することにより、上記バッファ層および/または積層構造を、上記パターンを反転させたパターンの凹凸を呈すように露出させ、更に、その露出面に反射コーティングを設け、それによって、凹凸の効果で光の進行方向がランダム化されるGaN系半導体発光素子を得ることを特徴とする、GaN系半導体発光素子の製造方法。 - 上記積層構造の形成に際して、上記凹凸の凹部内にもGaN系結晶を成長させる、請求項1または2に記載の製造方法。
- 上記積層構造の形成に際して、GaN系結晶を上記凹凸の凹部内に空洞が残らないように成長させる、請求項1または2に記載の製造方法。
- 上記基板がSi基板である、請求項1または2に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002135064A JP3889662B2 (ja) | 2002-05-10 | 2002-05-10 | GaN系半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002135064A JP3889662B2 (ja) | 2002-05-10 | 2002-05-10 | GaN系半導体発光素子の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006227012A Division JP4000172B2 (ja) | 2006-08-23 | 2006-08-23 | GaN系半導体発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003332618A JP2003332618A (ja) | 2003-11-21 |
JP3889662B2 true JP3889662B2 (ja) | 2007-03-07 |
Family
ID=29697487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002135064A Expired - Fee Related JP3889662B2 (ja) | 2002-05-10 | 2002-05-10 | GaN系半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3889662B2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086839A (ja) * | 2001-09-07 | 2003-03-20 | Sharp Corp | 窒化物半導体発光素子およびその製造方法 |
DE60341314C5 (de) | 2003-12-09 | 2023-03-23 | The Regents Of The University Of California | Hocheffiziente leuchtdioden auf galliumnitridbasis mit oberflächenaufrauhung |
JP2005268601A (ja) * | 2004-03-19 | 2005-09-29 | Sumitomo Chemical Co Ltd | 化合物半導体発光素子 |
DE102005016592A1 (de) * | 2004-04-14 | 2005-11-24 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip |
KR20090016438A (ko) * | 2005-07-11 | 2009-02-13 | 젤코어 엘엘씨 | 광방출 효율이 향상된 레이저 리프트오프 led |
KR100640497B1 (ko) * | 2005-11-24 | 2006-11-01 | 삼성전기주식회사 | 수직 구조 질화갈륨계 발광다이오드 소자 |
JP2007184346A (ja) * | 2006-01-05 | 2007-07-19 | Kyocera Corp | 発光素子及びその製造方法 |
JP5189734B2 (ja) | 2006-01-24 | 2013-04-24 | ローム株式会社 | 窒化物半導体発光素子 |
JP2007235122A (ja) * | 2006-02-02 | 2007-09-13 | Matsushita Electric Ind Co Ltd | 半導体発光装置及びその製造方法 |
GB2467911B (en) | 2009-02-16 | 2013-06-05 | Rfmd Uk Ltd | A semiconductor structure and a method of manufacture thereof |
US8405068B2 (en) | 2009-07-22 | 2013-03-26 | Rfmd (Uk) Limited | Reflecting light emitting structure and method of manufacture thereof |
KR101662037B1 (ko) | 2009-12-02 | 2016-10-05 | 삼성전자 주식회사 | 발광 소자 및 그 제조 방법 |
US20120119184A1 (en) * | 2010-11-12 | 2012-05-17 | Kung-Hsieh Hsu | Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication |
KR101717669B1 (ko) * | 2010-12-13 | 2017-03-17 | 삼성전자주식회사 | 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치 |
US9093420B2 (en) | 2012-04-18 | 2015-07-28 | Rf Micro Devices, Inc. | Methods for fabricating high voltage field effect transistor finger terminations |
US9124221B2 (en) | 2012-07-16 | 2015-09-01 | Rf Micro Devices, Inc. | Wide bandwidth radio frequency amplier having dual gate transistors |
US9202874B2 (en) | 2012-08-24 | 2015-12-01 | Rf Micro Devices, Inc. | Gallium nitride (GaN) device with leakage current-based over-voltage protection |
US9917080B2 (en) | 2012-08-24 | 2018-03-13 | Qorvo US. Inc. | Semiconductor device with electrical overstress (EOS) protection |
US9147632B2 (en) | 2012-08-24 | 2015-09-29 | Rf Micro Devices, Inc. | Semiconductor device having improved heat dissipation |
US8988097B2 (en) | 2012-08-24 | 2015-03-24 | Rf Micro Devices, Inc. | Method for on-wafer high voltage testing of semiconductor devices |
US9142620B2 (en) | 2012-08-24 | 2015-09-22 | Rf Micro Devices, Inc. | Power device packaging having backmetals couple the plurality of bond pads to the die backside |
WO2014035794A1 (en) | 2012-08-27 | 2014-03-06 | Rf Micro Devices, Inc | Lateral semiconductor device with vertical breakdown region |
US9070761B2 (en) | 2012-08-27 | 2015-06-30 | Rf Micro Devices, Inc. | Field effect transistor (FET) having fingers with rippled edges |
US9325281B2 (en) | 2012-10-30 | 2016-04-26 | Rf Micro Devices, Inc. | Power amplifier controller |
US9455327B2 (en) | 2014-06-06 | 2016-09-27 | Qorvo Us, Inc. | Schottky gated transistor with interfacial layer |
US9536803B2 (en) | 2014-09-05 | 2017-01-03 | Qorvo Us, Inc. | Integrated power module with improved isolation and thermal conductivity |
US10062684B2 (en) | 2015-02-04 | 2018-08-28 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
US10615158B2 (en) | 2015-02-04 | 2020-04-07 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
JP6536859B2 (ja) * | 2017-06-22 | 2019-07-03 | サンケン電気株式会社 | 発光装置 |
-
2002
- 2002-05-10 JP JP2002135064A patent/JP3889662B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003332618A (ja) | 2003-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3889662B2 (ja) | GaN系半導体発光素子の製造方法 | |
KR100632760B1 (ko) | 반도체 발광 소자 | |
JP3595277B2 (ja) | GaN系半導体発光ダイオード | |
JP3346735B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
JP4288743B2 (ja) | 窒化物半導体の成長方法 | |
JP4626306B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP2008141187A (ja) | 窒化物半導体レーザ装置 | |
JP2009081374A (ja) | 半導体発光素子 | |
WO2002058120A1 (en) | Crystal film, crystal substrate, and semiconductor device | |
JP2002246698A (ja) | 窒化物半導体発光素子とその製法 | |
WO2002065556A1 (fr) | Element de source lumineuse a semi-conducteur a base de nitrure et son procede de realisation | |
JP2002009004A (ja) | 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法 | |
JPH11233893A (ja) | 半導体発光素子及びその製造方法 | |
JP4854133B2 (ja) | 窒化物半導体レーザ素子とこれを含む光学装置 | |
JP3896718B2 (ja) | 窒化物半導体 | |
JP4802314B2 (ja) | 窒化物半導体発光素子とその製造方法 | |
JP4000172B2 (ja) | GaN系半導体発光素子の製造方法 | |
JP3645994B2 (ja) | GaN系半導体発光素子 | |
JP4097343B2 (ja) | 窒化物半導体レーザ素子の製造方法 | |
JP2002008980A (ja) | 半導体層の成長方法および半導体発光素子の製造方法 | |
JP3819398B2 (ja) | 半導体発光素子およびその製造方法 | |
JP4623799B2 (ja) | 半導体発光素子の製法および半導体レーザ | |
JP3589185B2 (ja) | 窒化物半導体の成長方法と窒化物半導体基板 | |
JP2004146420A (ja) | 窒化物半導体レーザ素子、その製造方法及びそれを備えた半導体光学装置 | |
JP4656782B2 (ja) | 窒化物半導体レーザ素子とその半導体光学装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061130 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |