JP3889540B2

JP3889540B2 - 等化増幅器

Info

Publication number: JP3889540B2
Application number: JP37564199A
Authority: JP
Inventors: 剛小宮; 邦明本島
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-12-28
Filing date: 1999-12-28
Publication date: 2007-03-07
Anticipated expiration: 2019-12-28
Also published as: JP2001189632A

Description

【０００１】
【発明の属する技術分野】
本発明は、光伝送システムにおいて、光ファイバ伝送路の損失を補償するための等化増幅器に関する。
【０００２】
【従来の技術】
光伝送システムにおいて、信号光は光ファイバ伝送路を伝送するに連れて減衰するため、伝送路の終端で受光した信号の振幅は伝送路の距離によって異なる。この伝送路の損失を補償するため、通常、受光側に等化増幅器が設けられている。等化増幅器は、増幅した信号振幅から自動的に増幅器の利得を制御し、出力振幅を一定に保つ。
【０００３】
光受信器を小型化するため、光通信用の等化増幅器は集積化されている。等化増幅器内の各増幅器はＤＣ直結増幅器により構成されている。ＤＣ直結増幅器は、等化増幅器に要求される高い利得に対してＤＣオフセットを生じる。そのため、ＤＣオフセットをキャンセルするためのＤＣフィードバックループが必須となる。
【０００４】
図３は、従来の等化増幅器の構成を示すブロック図である。この等化増幅器は、前段アンプ１１、ＡＧＣ（ＡutomaticＧain Control）アンプ１２、後段アンプ１３、ピーク検波回路１４および差動アンプ１５から構成されている。図３において、ＩＮ１は信号入力端子、ＩＮ２はしきい値入力端子、ＩＮ３は基準電圧入力端子、ＯＵＴ１は正相データ出力端子、ＯＵＴ２は逆相データ出力端子である。この等化増幅器は、後段アンプ１３から出力される正相および逆相の出力データ信号の振幅を、ピーク検波回路１４にてピーク検波することによってＤＣフィードバック制御を行う構成となっている。
【０００５】
図３に示す等化増幅器の作用について説明する。光ファイバ伝送路を伝搬してきた信号光は、光受信器の図示しないフォトディテクタによって電気信号に変換される。その電気信号は図示しない前置増幅器により増幅され、デジタルデータ信号列に変換される。デジタルデータ信号列は、信号入力端子ＩＮ１を介して前段アンプ１１に入力される。また、前段アンプ１１には、しきい値入力端子ＩＮ２を介してしきい値電圧が入力される。
【０００６】
前段アンプ１１の出力信号は次段のＡＧＣアンプ１２によりさらに増幅される。ＡＧＣアンプ１２の出力信号は次段の後段アンプ１３によってさらに増幅される。後段アンプ１３からは、正相データ出力端子ＯＵＴ１および逆相データ出力端子ＯＵＴ２を介してそれぞれ正相の出力データ信号および逆相の出力データ信号が外部へ出力される。
【０００７】
また、後段アンプ１３の正相および逆相の出力データ信号はピーク検波回路１４にも入力される。ピーク検波回路１４では、入力信号のピーク検波により振幅のピーク値が検出される。ピーク検波回路１４の出力信号は差動アンプ１５に入力される。その入力信号は、差動アンプ１５において、基準電圧入力端子ＩＮ３から入力された基準電圧と比較される。そして、２つの電圧の差は差動アンプ１５において増幅される。その増幅された差信号はしきい値電圧としてしきい値入力端子ＩＮ２に入力される。
【０００８】
このようにしてＤＣフィードバックループが形成され、ピーク検波回路１４の出力信号と基準電圧とを比較した結果がしきい値入力端子ＩＮ２にフィードバックされることにより、正相データ出力端子ＯＵＴ１と逆相データ出力端子ＯＵＴ２でのＤＣオフセットがキャンセルされる。なお、等化増幅器は、同様な動作原理に基づいて、入力振幅にかかわわらずに出力振幅を一定にするＡＧＣ機能を有しているが、ＡＧＣ機能についての説明は省略する。
【０００９】
つぎに、ＤＣフィードバック機構について、図４〜図９を参照しながら詳細に説明する。図４は、ＤＣオフセットが制御されていない場合の後段アンプ１３の正相および逆相の出力データ信号の波形図である。図４において、Ｖｓは正相出力データ信号のスペース側の電圧値と逆相出力データ信号のスペース側の電圧値との差である。また、Ｖｍは正相出力データ信号のマーク側の電圧値と逆相出力データ信号のマーク側の電圧値との差である。図４に示すように、ＤＣオフセットが生じている場合には、正相出力データ信号のマーク側の電圧値と逆相出力データ信号のスペース側の電圧値とは一致しない。
【００１０】
図５は、ＤＣオフセットが制御されている場合の後段アンプ１３の正相および逆相の出力データ信号の波形図である。図５において、ＶＲは等化増幅器の設定出力振幅である。ＤＣオフセットが生じていない場合には、図５に示すように、正相出力データ信号のマーク側の電圧値と逆相出力データ信号のスペース側の電圧値とはほぼ一致することになる。したがって、ＤＣオフセットをキャンセルするためには、つぎの（１）式が成り立つようにしきい値入力端子ＩＮ２に入力されるしきい値電圧を制御する必要がある。
Ｖｓ＝Ｖｍ＝ＶＲ・・・（１）
【００１１】
ピーク検波回路１４を用いた場合、ＤＣフィードバック制御は、つぎのようにして実現される。図６は、フィードバック制御されていない場合の後段アンプ１３の正相および逆相の出力データ信号、並びにそれらの出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の各信号の波形図である。図７は、フィードバック制御されている場合の後段アンプ１３の正相および逆相の出力データ信号、並びにそれらの出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の各信号の波形図である。図８は、フィードバック制御されていない場合の後段アンプ１３の正相出力データ信号、および後段アンプ１３の逆相出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の信号の波形図である。図９は、フィードバック制御されている場合の後段アンプ１３の正相出力データ信号、および後段アンプ１３の逆相出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の信号の波形図である。
【００１２】
上記（１）式が成り立つようにするためには、図９から明らかなように、後段アンプ１３の正相出力データ信号のスペース側のピーク検波値ＶＮｓと、後段アンプ１３の逆相出力データ信号をレベルシフトした信号のスペース側のピーク検波値ＶＳＩｓとの差をなくす、すなわちつぎの（２）式が成り立つようにしきい値電圧を制御してしきい値入力端子ＩＮ２に入力させる。
ＶＮｓ−ＶＳＩｓ＝０・・・（２）
【００１３】
【発明が解決しようとする課題】
しかしながら、上述した従来の等化増幅器では、前段アンプ１１がリニアに動作している間はＤＣフィードバック動作が正常に働くが、前段アンプ１１が飽和するとしきい値電圧の変化に対するピーク検波値の変化量がほとんどなくなってしまう。そのため、ＤＣフィードバック動作が不安定となり、しきい値電圧が異常な電圧値に設定されてしまい、ＤＣフィードバック制御が正常に働かないという問題点がある。
【００１４】
本発明は、上記問題点を解決するためになされたもので、前段のアンプが飽和動作している状態においても、出力信号の振幅のピーク検波値に基づいて安定したしきい値電圧を発生させることができ、それによってＤＣフィードバック制御が正常に動作する等化増幅器を得ることを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる等化増幅器は、増幅対象である入力信号およびしきい値電圧が入力される前段アンプと、前記前段アンプから出力された正相のデータ信号および逆相のデータ信号が入力されるＡＧＣアンプと、前記ＡＧＣアンプから出力された正相のデータ信号および逆相のデータ信号が入力され、かつ増幅後の正相のデータ信号および逆相のデータ信号を外部へ出力する後段アンプと、前記前段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する第１のピーク検波回路と、前記後段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する第２のピーク検波回路と、前記第１のピーク検波回路から出力された信号、前記第２のピーク検波回路から出力された信号および基準電圧に基づいて前記しきい値電圧を制御するＤＣフィードバック制御回路と、を備え、前記ＤＣフィードバック制御回路は、前記第２のピーク検波回路から出力された信号および前記基準電圧が入力され、かつ前記第１のピーク検波回路から出力された信号に基づいて利得を制御可能な差動アンプを備えることを特徴とする。
【００１６】
この発明によれば、第１のピーク検波回路は、前段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出し、第２のピーク検波回路は、後段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する。そして、ＤＣフィードバック制御回路は、第１のピーク検波回路の出力信号、第２のピーク検波回路の出力信号および基準電圧に基づいて、前段アンプへ供給するしきい値電圧を制御する。
【００１７】
また、この発明によれば、前記ＤＣフィードバック制御回路は、前記第２のピーク検波回路から出力された信号および前記基準電圧が入力され、かつ前記第１のピーク検波回路から出力された信号に基づいて利得を制御可能な差動アンプを備えており、第１のピーク検波回路により検出された前段アンプの出力振幅によって差動アンプの利得が制御される。
【００１８】
そして、前記差動アンプは、前記第１のピーク検波回路の振幅検出の結果、前記前段アンプが利得飽和を起こしていない場合、利得を高くし、一方、前記前段アンプが利得飽和を起こしている場合、利得を低くする構成となっていてもよい。この場合、前段アンプが利得飽和を起こしていない場合には差動アンプの利得は高くなり、一方、前段アンプが利得飽和を起こしている場合には差動アンプの利得は低くなる。
【００２１】
【発明の実施の形態】
以下に、本発明にかかる等化増幅器の実施の形態について図面を参照しつつ詳細に説明する。
【００２２】
実施の形態１．
図１は、本発明の実施の形態１にかかる等化増幅器の構成を示すブロック図である。この等化増幅器は、前段アンプ２１、ＡＧＣアンプ２２、後段アンプ２３、第１のピーク検波回路２６、第２のピーク検波回路２４およびＤＣフィードバック制御回路３を備えている。ＤＣフィードバック制御回路３は可変利得増幅器である差動アンプ３１により構成されている。
【００２３】
前段アンプ２１の２個の入力端子はそれぞれ等化増幅器の信号入力端子ＩＮ１およびしきい値入力端子ＩＮ２に接続されている。前段アンプ２１の２個の出力端子はそれぞれＡＧＣアンプ２２の２個の入力端子に接続されているとともに、それぞれ第１のピーク検波回路２６の２個の入力端子に接続されている。ＡＧＣアンプ２２の２個の出力端子はそれぞれ後段アンプ２３の２個の入力端子に接続されている。
【００２４】
後段アンプ２３の２個の出力端子はそれぞれ等化増幅器の正相および逆相の出力端子ＯＵＴ１，ＯＵＴ２に接続されているとともに、それぞれ第２のピーク検波回路２４の２個の入力端子に接続されている。第２のピーク検波回路２４の出力端子および基準電圧入力端子ＩＮ３はそれぞれ差動アンプ３１の２個の入力端子に接続されている。差動アンプ３１の出力端子はしきい値入力端子ＩＮ２に接続されている。
【００２５】
第１のピーク検波回路２６は、前段アンプ２１の正相および逆相の出力信号の振幅をピーク検波し、それに基づいて前段アンプ２１が利得飽和を起こしているか否かを検出する。第１のピーク検波回路２６の検出結果に基づいて、差動アンプ３１の利得が制御される。すなわち、前段アンプ２１が利得飽和を起こしている場合、差動アンプ３１の利得は低くなる。一方、前段アンプ２１が利得飽和を起こしていない場合、差動アンプ３１の利得は高くなる。
【００２６】
つぎに、図１に示す等化増幅器の作用について説明するが、前段アンプ２１から後段アンプ２３へ至る電気信号の流れ、並びに第２のピーク検波回路２４および差動アンプ３１からなるＤＣフィードバックループの作用については従来例と同じであるので、重複する説明を省略する。また、等化増幅器のＡＧＣ機能についての説明も省略する。したがって、以下に、第１のピーク検波回路２６による差動アンプ３１の利得制御について説明する。
【００２７】
信号入力端子ＩＮ１から入力された信号の振幅が前段アンプ２１の利得飽和領域にある場合、第１のピーク検波回路２６により前段アンプ２１が利得飽和領域にあることが検出される。そして、第１のピーク検波回路２６により差動アンプ３１の利得は低くなる。それによって、ＤＣフィードバック制御が不安定になって異常な値のしきい値電圧が前段アンプ２１へ出力されるのが防止される。ここで、前段アンプ２１が利得飽和領域にある場合には等化増幅器の利得は低くなっているので、しきい値電圧値の制御に関して高い精度が要求されない。したがって、ＤＣフィードバックループの利得を低くすることについては何ら問題はない。
【００２８】
一方、信号入力端子ＩＮ１から入力された信号の振幅が前段アンプ２１の線形利得領域にある場合、第１のピーク検波回路２６により前段アンプ２１が線形利得領域にあることが検出される。そして、第１のピーク検波回路２６により差動アンプ３１の利得は高くなる。それによって、ＤＣフィードバック制御利得が高くなり、等化増幅器が高利得の場合においてもＤＣオフセットが正確にキャンセルされる。
【００２９】
上述したように、実施の形態１によれば、前段アンプ２１が線形利得領域にある場合、第１のピーク検波回路２６により差動アンプ３１の利得が高くなるため、ＤＣオフセットを確実にキャンセルすることができる。また、入力信号の振幅が大きくて前段アンプ２１が利得飽和領域にある場合には、第１のピーク検波回路２６により差動アンプ３１の利得が低くなるため、差動アンプ３１から適当なしきい値電圧が出力されることになる。したがって、前段アンプ２１が線形利得領域にあっても、あるいは利得飽和領域にあっても、ＤＣフィードバック制御は常に正常に動作するという効果を奏する。
【００３０】
実施の形態２．
図２は、本発明の実施の形態２にかかる等化増幅器の構成を示すブロック図である。実施の形態２が実施の形態１と異なるのは、ＤＣフィードバック制御回路３に代えて、差動アンプ４１および切り換えスイッチ４２よりなるＤＣフィードバック制御回路４を設けたことと、切り換えスイッチ４２に所定のしきい値電圧を入力させるようにしたことである。その他の構成は実施の形態１と同じであるので、実施の形態１と同一の構成については同じ符号を付して説明を省略する。以下に、実施の形態１と異なる構成についてのみ説明する。
【００３１】
差動アンプ４１の２個の入力端子には、それぞれ第２のピーク検波回路２４の出力端子および基準電圧入力端子ＩＮ３が接続されている。差動アンプ４１の出力端子は、切り換えスイッチ４２の一方の入力端子に接続されている。切り換えスイッチ４２のもう一方の入力端子にはしきい値電圧入力端子ＩＮ４が接続されている。しきい値電圧入力端子ＩＮ４には所定のしきい値電圧が印加される。切り換えスイッチ４２の出力端子は、しきい値入力端子ＩＮ２に接続されている。切り換えスイッチ４２の切り換え動作は、第１のピーク検波回路２６により制御される。
【００３２】
第１のピーク検波回路２６により前段アンプ２１が利得飽和を起こしていることが検出された場合、切り換えスイッチ４２はしきい値電圧入力端子ＩＮ４側が有効となるように切り換えられる。一方、第１のピーク検波回路２６により前段アンプ２１が利得飽和を起こしていないことが検出された場合、切り換えスイッチ４２は差動アンプ４１の出力側が有効となるように切り換えられる。
【００３３】
つぎに、図２に示す等化増幅器の作用について説明するが、前段アンプ２１から後段アンプ２３へ至る電気信号の流れ、並びに第２のピーク検波回路２４および差動アンプ４１からなるＤＣフィードバックループの作用については従来例と同じであるので、重複する説明を省略する。また、等化増幅器のＡＧＣ機能についての説明も省略する。したがって、以下に、第１のピーク検波回路２６による切り換えスイッチ４２の動作について説明する。
【００３４】
信号入力端子ＩＮ１から入力された信号の振幅が前段アンプ２１の利得飽和領域にある場合、第１のピーク検波回路２６により前段アンプ２１が利得飽和領域にあることが検出される。そして、切り換えスイッチ４２は、しきい値入力端子ＩＮ２にしきい値電圧入力端子ＩＮ４を接続するように切り換えられる。それによって、しきい値入力端子ＩＮ２を介して前段アンプ２１には所定のしきい値電圧が入力されることになる。
【００３５】
一方、信号入力端子ＩＮ１から入力された信号の振幅が前段アンプ２１の線形利得領域にある場合、第１のピーク検波回路２６により前段アンプ２１が線形利得領域にあることが検出される。そして、切り換えスイッチ４２は、しきい値入力端子ＩＮ２に差動アンプ４１の出力信号を供給するように切り換えられる。それによって、ＤＣフィードバックループが形成され、第２のピーク検波回路２４の出力信号と基準電圧とを比較した結果がしきい値入力端子ＩＮ２を介して前段アンプ２１にフィードバックされることになる。したがって、正相データ出力端子ＯＵＴ１と逆相データ出力端子ＯＵＴ２でのＤＣオフセットがキャンセルされる。
【００３６】
上述したように、実施の形態２によれば、前段アンプ２１が線形利得領域にある場合、切り換えスイッチ４２の切り換えによりＤＣフィードバックループが形成されるため、ＤＣオフセットをキャンセルすることができる。また、入力信号の振幅が大きくて前段アンプ２１が利得飽和領域にある場合には、切り換えスイッチ４２の切り換えにより前段アンプ２１に所定のしきい値電圧が入力される。したがって、前段アンプ２１が線形利得領域にあっても、あるいは利得飽和領域にあっても、ＤＣフィードバック制御は常に正常に動作するという効果を奏する。
【００３７】
以上において本発明は、上述した各実施の形態に限らず、種々設計変更可能であることはもちろんである。
【００３８】
【発明の効果】
以上、説明したとおり、本発明によれば、第１のピーク検波回路は、前段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出し、第２のピーク検波回路は、後段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する。また、ＤＣフィードバック制御回路は、第１のピーク検波回路の出力信号、第２のピーク検波回路の出力信号および基準電圧に基づいて、前段アンプへ供給するしきい値電圧を制御する。そして、ＤＣフィードバック制御回路を構成する差動アンプの利得は、第１のピーク検波回路により検出された前段アンプの出力振幅によって制御される。したがって、入力信号の振幅が大きくて前段アンプが利得飽和領域にあることが検出された場合、差動アンプの利得制御によって前段アンプに適当なしきい値電圧が供給されるので、ＤＣフィードバック制御が正常に動作するという効果を奏する。
【００４０】
また、本発明によれば、ＤＣフィードバック制御回路を構成する差動アンプの利得は、前段アンプが利得飽和を起こしていない場合には高くなり、一方、前段アンプが利得飽和を起こしている場合には低くなる。したがって、前段アンプが線形利得領域にあっても、あるいは利得飽和領域にあっても、差動アンプの利得制御によって前段アンプに適当なしきい値電圧が供給されるので、ＤＣフィードバック制御は常に正常に動作するという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる等化増幅器の構成を示すブロック図である。
【図２】本発明の実施の形態２にかかる等化増幅器の構成を示すブロック図である。
【図３】従来における等化増幅器の構成を示すブロック図である。
【図４】ＤＣオフセットが制御されていない場合の等化増幅器の正相および逆相の出力データ信号の波形図である。
【図５】ＤＣオフセットが制御されている場合の等化増幅器の正相および逆相の出力データ信号の波形図である。
【図６】フィードバック制御されていない場合の等化増幅器の正相および逆相の出力データ信号、並びにそれらの出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の各信号の波形図である。
【図７】フィードバック制御されている場合の等化増幅器の正相および逆相の出力データ信号、並びにそれらの出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の各信号の波形図である。
【図８】フィードバック制御されていない場合の等化増幅器の正相出力データ信号、および等化増幅器の逆相出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の信号の波形図である。
【図９】フィードバック制御されている場合の等化増幅器の正相出力データ信号、および等化増幅器の逆相出力データ信号を設定出力振幅ＶＲだけレベルシフトした場合の信号の波形図である。
【符号の説明】
ＩＮ１信号入力端子、ＩＮ２しきい値入力端子、ＩＮ３基準電圧入力端子、ＩＮ４原しきい値電圧入力端子、ＯＵＴ１正相の出力端子、ＯＵＴ２逆相の出力端子、２１前段アンプ、２２ＡＧＣアンプ、２３後段アンプ、２４第２のピーク検波回路、２６第１のピーク検波回路、３，４ＤＣフィードバック制御回路、３１利得制御可能な差動アンプ、４１差動アンプ、４２切り換えスイッチ。

Claims

増幅対象である入力信号およびしきい値電圧が入力される前段アンプと、
前記前段アンプから出力された正相のデータ信号および逆相のデータ信号が入力されるＡＧＣアンプと、
前記ＡＧＣアンプから出力された正相のデータ信号および逆相のデータ信号が入力され、かつ増幅後の正相のデータ信号および逆相のデータ信号を外部へ出力する後段アンプと、
前記前段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する第１のピーク検波回路と、
前記後段アンプから出力された正相のデータ信号および逆相のデータ信号の振幅を検出する第２のピーク検波回路と、
前記第１のピーク検波回路から出力された信号、前記第２のピーク検波回路から出力された信号および基準電圧に基づいて前記しきい値電圧を制御するＤＣフィードバック制御回路と、
を備え、
前記ＤＣフィードバック制御回路は、前記第２のピーク検波回路から出力された信号および前記基準電圧が入力され、かつ前記第１のピーク検波回路から出力された信号に基づいて利得を制御可能な差動アンプを備えることを特徴とする等化増幅器。
前記差動アンプは、前記第１のピーク検波回路の振幅検出の結果、前記前段アンプが利得飽和を起こしていない場合、利得を高くし、一方、前記前段アンプが利得飽和を起こしている場合、利得を低くすることを特徴とする請求項１に記載の等化増幅器。