KR100802518B1 - 이득 제어 기능을 갖는 트랜스임피던스 전치 증폭기 - Google Patents

이득 제어 기능을 갖는 트랜스임피던스 전치 증폭기 Download PDF

Info

Publication number
KR100802518B1
KR100802518B1 KR1020060055228A KR20060055228A KR100802518B1 KR 100802518 B1 KR100802518 B1 KR 100802518B1 KR 1020060055228 A KR1020060055228 A KR 1020060055228A KR 20060055228 A KR20060055228 A KR 20060055228A KR 100802518 B1 KR100802518 B1 KR 100802518B1
Authority
KR
South Korea
Prior art keywords
signal
buffer
peak detector
output
peak
Prior art date
Application number
KR1020060055228A
Other languages
English (en)
Other versions
KR20070061175A (ko
Inventor
홍선의
남은수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20070061175A publication Critical patent/KR20070061175A/ko
Application granted granted Critical
Publication of KR100802518B1 publication Critical patent/KR100802518B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/693—Arrangements for optimizing the preamplifier in the receiver
    • H04B10/6931—Automatic gain control of the preamplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 피크 검출부를 이용한 이득 제어를 통해 다이내믹 레인지를 향상시킬 수 있도록 설계된 광통신용 트랜스임피던스 전치 증폭기에 관한 것으로, 광 수신기로부터 받은 입력 전류 신호를 증폭하는 증폭회로부와, 상기 증폭회로부로부터 신호를 전달받는 제 1 버퍼회로부와, 상기 제 1 버퍼회로부로부터 신호를 전달받아 상기 증폭회로부의 입력단자에 귀환시키는 귀환저항 및 상기 귀환저항과 병렬 접속된 트랜지스터를 포함하는 귀환회로부와, 상기 제 1 버퍼회로부로부터 신호를 전달받는 제 2 버퍼회로부와, 상기 제 2 버퍼회로부로부터 출력되는 신호에서 양 또는 음의 피크 신호를 검출하여 소정 시간 동안 유지하는 피크 검출부와, 상기 소정 시간 동안 상기 피크 검출부의 출력 결과에 따라 상기 귀환회로부의 합성 저항값을 조절하는 전압 조절부를 포함하는 것을 특징으로 한다.
본 발명에서 제안된 트랜스임피던스 전치 증폭기는 트랜스임피던스 전치 증폭기의 다이내믹 레인지를 향상시키며 포토 다이오드로 입력되는 광신호에 민감하지 않은 것을 특징으로 한다.
전치 증폭기, 광 수신기, 이득 제어, 피크 검출부

Description

이득 제어 기능을 갖는 트랜스임피던스 전치 증폭기{Transimpedance pre-amplifier with function of gain control}
도 1은 종래의 트랜스임피던스 전치 증폭기 회로도,
도 2는 종래의 트랜스임티던스 전치 증폭기 회로도의 동작을 설명하기 위한 그래프,
도 3은 본 발명의 일 실시 예에 따른 트랜스임피던스 전치 증폭기 회로도,
도 4는 본 발명의 일 실시 예에 포함된 피크 검출부의 출력 그래프의 예시도,
도 5는 본 발명의 일 실시 예에 포함된 피크 검출부와 전압 조절부의 내부 구성을 도시한 회로도.
<도면의 주요부분에 대한 부호의 설명>
310 : 피크 검출부
312 : 양성 피크 검출기 314 : 음성 피크 검출기
322 : 제1 버퍼 324 : 제2 버퍼
326 : 차동 증폭기 328 : 비교기
320 : 전압 조절부 330 : 귀환 회로부
340 : 증폭 회로부 350 : 제1 증폭 회로부
360 : 제2 증폭 회로부
본 발명은 광통신 시스템에서 사용되는 트랜스임피던스 전치 증폭기에 관한 것으로, 더욱 상세하게는 피크 검출부를 이용한 이득 제어를 통해 다이내믹 레인지를 향상시킬 수 있도록 설계된 광통신용 트랜스임피던스 전치 증폭기에 관한 것이다.
일반적으로 직접변조 방식의 송신부를 갖는 광통신 시스템의 수신부는 포토 다이오드(Photo Diode), 트랜스임피던스 전치 증폭기(Transimpedance Pre-amplifier), 제한 증폭기(Limiting Amplifier), 판별회로(Decision Circuit) 및 클록재생회로(Clock Recovery Circuit) 등으로 구성된다. 이러한 광통신 시스템의 수신부에서 포토 다이오드의 광전류를 전기적 신호로 변환해주는 트랜스임피던스 전치 증폭기는 광신호에서 전자신호로 변환된 신호가 입력되는 첫 단(first stage)으로서 저잡음 특성과 신호 증폭 특성을 동시에 만족하여야하고, 트랜스임피던스 전치 증폭기 이후 전자회로의 특성을 결정하게 되므로 그 역할은 매우 중요하다.
기존의 트랜스임피던스 전치 증폭기에 관한 선행기술(미국 등록 특허 제 5363064호) 에는 이득 제어 기능을 갖춘 구조를 이용하여 주파수 대역과 다이내믹 레인지 개선을 목적으로 하는 발명이 개시되어 있다.
도 1은 상기 선행기술인 이득제어회로를 갖는 광통신용 전치 증폭기를 도시한 도면이다.
도 1을 참조하면, 상기 전치 증폭기는 크게 위상 반전 증폭기(100), 레벨 쉬프트 회로(110), 출력 버퍼 회로(120), 바이패스 회로(130)를 포함하며, 광신호를 검출하는 광 검출기(Photo Detector, PD), 입력단자 (VIN) 및 출력단자(VOUT)를 구비하고 있다.
상기 전치 증폭기에서는 상기 광 검출기를 통해 수신된 입력전류에 대한 출력전압 (VOUT)의 비율이 전치 증폭기의 효율을 나타내는 파라미터 (이하 트랜스임피던스)가 되도록 상기 광 검출기의 전류가 전압신호로 변환된다. 이러한 트랜스임피던스는 상기 바이패스 회로(130) 및 고정저항인 rF 저항의 합성저항과 거의 동일하다. 따라서, 트랜스임피던스는 상기 바이패스 회로(130)의 임피던스에 기초하여 제어될 수 있다.
상기 전치 증폭기의 구성요소를 간략히 살펴보면, 상기 광 검출기는 포토 다이오드등을 통해 구성되는데, 광신호를 받아 전류신호로 변환하며 이는 상기 Q1의 게이트로 입력된다.
상기 위상 반전 증폭기(100)는 Q1 및 QZL 로 지칭되는 두 개의 FET, 부하저항 ZL 및 바이어스 전압 VBB를 포함한다. 상기 Q1은 VIN 신호를 게이트를 통해 받아들이며, Q1의 소스는 전압 공급원 VSS에, 드레인은 부하저항 ZL을 통해 전압 공급원 VDD에 접속되어 있다. 또한, 상기 QZL 은 상기 부하저항 ZL과 병렬 접속되어 이득 제어 수단을 구성하는데, 상기 QZL의 소스와 드레인은 상기 ZL과 병렬 접속되어 있고, 게이트는 상기 바이어스 전압 VBB에 접속되어 있다.
한편, 상기 레벨 쉬프트 회로(110)는 Q1의 드레인, VDD, VSS 및 출력 버퍼회로(120)와 접속되어 있으며 바이패스 회로(130) 및 rF 저항의 병렬 접속 회로를 통해 입력단자에 접속되어 있다. 상기 레벨 쉬프트 회로(110)는 노드 X에서 나타나는 신호 SX를 입력으로 받아 적절한 바이어스 레벨로 쉬프트 시키고, 쉬프트된 신호를 피드백 저항 rF를 통해 상기 Q1의 게이트로 피드백한다.
또한, 상기 출력 버퍼회로(120)는 상기 레벨 쉬프트 회로(110)와 바이패스 회로(130)의 접속점 및 VDD, VSS 에 접속되어 있으며, 출력단자(VOUT)와 접속되어 있다. 상기 출력 버퍼회로(120)는 상기 레벨 쉬프트 회로(110)의 출력을 증폭시켜 VOUT을 출력한다.
또한, 상기 바이패스 회로(130)는 rF 저항과 병렬 접속되어 있으며, 상기 레벨 쉬프트 회로(110) 및 출력 버퍼 회로(120)의 접속점과 상기 Q1의 게이트에 접속되어 있다. 상기 바이패스 회로(130)로는 통상적으로 트랜지스터와 같은 스위칭 소자를 사용하는데 그 트랜지스터에 입력되는 전압에 따라 상기 바이패스 회로(130)의 저항이 조절된다. 예를 들어, 트랜지스터가 턴-온 되는 경우에는 저항값이 0이 지만 턴-오프 되는 경우에는 저항값이 무한대가 된다. 상기 바이패스 회로(130)의 저항과 rF 저항의 합성 저항은 유효 피드백 저항이 되며, 상기 바이패스 회로(130)의 저항이 변화함에 따라 유효 피드백 저항이 조절되는 것이다. 상기 바이패스 회로(130)로는 다이오드나 외부 제어신호에 의해 제어되는 트랜지스터 등을 사용할 수 있다. 한편 상기 유효 피드백 저항은 앞서 설명한 트랜스 임피던스가 된다.
도 2는 상기 전치 증폭기의 입력 전압 변화에 따른 유효 피드백 저항값의 변화를 도시한 그래프이다.
도 2를 참조하면서 도 1의 전치 증폭기의 동작을 설명하면, 상기 위상 반전 증폭기(100)는 상기 입력 전압 신호 VIN을 증폭하면서 위상 변환과 함께 상기 Q1의 드레인에서 SX 신호를 발생시킨다.
상기 입력 신호가 작은 진폭을 갖는다면, 상기 SX 역시 작은 진폭을 갖게 되며, 상기 레벨 쉬프트 회로(110)의 출력 신호 SR이 적어진다. 따라서, 상기 바이패스 회로(130)는 개방상태로 유지되고, 상기 유효 피드백 저항은 상기 피드백 저항 rF와 같게 된다. 상기 입력 신호가 매우 작은 진폭을 가질 때 매우 큰 피드백 저항 rF를 통해 충분히 큰 광 수신 감도가 얻어진다.
상기 입력 신호 VIN이 선정된 진폭전류 VINC를 초과하고 그래서 상기 레벨쉬프트회로(110)의 출력 SR 값이 상기 바이패스 회로(130)의 문턱 전압 값을 초과하게 되면, 상기 바이패스 회로(130)에 전류가 흐르면서 내부 저항은 감소하고 상기 유효저항은 상기 피드백 저항 rF보다 작아진다. 따라서, 매우 큰 입력 신호가 입력되더라도, 출력전압 VOUT은 포화 되지 않게 된다.
즉, 입력 전류신호의 진폭에 따라 바이패스 회로(130)4의 온-오프 여부가 결정되고, 이로 인해 유효 피드백 저항이 변화함으로써, 작은 전류신호에 대해서는 큰 트랜스임피던스 값을 갖게 하고, 큰 전류신호에 대해서는 작은 트랜스임피던스 값을 갖게 하여 전체적인 출력 값(VOUT)이 포화 되거나 출력되지 않는 현상을 방지하는 것이다.
이와 같은 전치 증폭기는 바이패스 회로(130)의 저항이 조절됨에 따라 전치 증폭기의 이득이 제어되는 기능을 갖게 된다. 결국, 상기 바이패스 회로(130)의 구성이나 그 제어 방법에 따라 상기 전치 증폭기의 이득이 제어되는 것이다.
다만, 상기 발명의 경우 포토 다이오드로 입력되는 광신호의 변화에 민감하지 못하다는 문제점이 있는바, 상기 증폭기의 출력 신호에 지터(jitter)특성이 발생하는 경우 이러한 특성이 다음 단으로 그대로 전달되는 문제점이 있다.
상술한 문제점을 해결하기 위해, 본 발명은 피크 검출부와 전압 조절부를 구비한 트랜스임피던스 전치 증폭기의 이득 제어를 통해 더욱 넓은 다이내믹 레인지 특성과 포토 다이오드로 입력되는 광신호에 민감하지 않은 트랜스임피던스 전치 증폭기를 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위해 본원 발명의 트랜스임피던스 전치 증폭기는, 광 수신기로부터 받은 입력 전류 신호를 증폭하는 증폭회로부와, 상기 증폭회로부로부터 신호를 전달받는 제 1 버퍼회로부와, 상기 제 1 버퍼회로부로부터 신호를 전달받아 상기 증폭회로부의 입력단자에 귀환시키는 귀환저항 및 상기 귀환저항과 병렬 접속된 트랜지스터를 포함하는 귀환회로부와, 상기 제 1 버퍼회로부로부터 신호를 전달받는 제 2 버퍼회로부와, 상기 제 2 버퍼회로부로부터 출력되는 신호에서 양 또는 음의 피크 신호를 검출하여 소정 시간 동안 유지하는 피크 검출부와, 상기 소정 시간 동안 상기 피크 검출부의 출력 결과에 따라 상기 귀환회로부의 합성 저항값을 조절하는 전압 조절부를 포함하며, 상기 전압 조절부는, 상기 피크 검출부로부터 검출된 양의 피크 신호를 증폭하는 제1 버퍼와, 상기 피크 검출부로부터 검출된 음의 피크 신호를 증폭하는 제2 버퍼와, 상기 제1 버퍼 및 제2 버퍼의 출력의 차이 값을 출력하는 차동 증폭기와, 상기 차동 증폭기의 출력과 선정된 기준 전압의 차이에 따라 출력 값을 변동하는 비교기를 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시 예에 대하여 첨부도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 일 실시 예에 따른 트랜스임피던스 전치 증폭기의 회로도이다.
도 3을 참조하면, 상기 트랜스임피던스 전치 증폭기는 크게 입력 단자(VIN), 출력 단자(VOUT), 피크 검출부(310), 전압 조절부(320), 귀환회로부(330), 증폭회로부(340) 및 제 1, 2 버퍼회로부(350, 360)로 구성되어 있다.
상기 입력 단자(VIN)는 전원(VPD)에 접속된 광 수신기에 접속되어 있으며, 광 수신기의 음극 전류에 대응하는 입력전류가 상기 입력 단자에 공급된다. 상기 입력 단자(VIN)는 소스 공통 FET(M1)의 게이트에 접속되며, 증폭회로부(340)를 구성하는 M1의 드레인은 M2의 게이트에 접속되어 있고, RD를 통해 VDD에 접속되어 있다.
상기 제1 버퍼회로부(350)를 구성하는 M2는 드레인 공통 FET로서 소스는 저항 또는 전류원 등을 통해 접지되고, 동시에 귀환회로부(330)의 저항 RF 와 FET 소자인 M4의 병렬접속점에 접속되어 있으며, 게이트는 M1의 드레인과 접속되어 있다.
제2 버퍼회로부(360)를 구성하는 M3는 M2와 같은 드레인 공통 FET로서 게이트는 귀환회로부의 RF와 M4의 병렬접속점과 M2의 소스에 접속되어 있으며, 소스는 저항 또는 전류원등을 통해 접지되어 있음과 동시에 피크 검출부(310) 및 출력단자(VOUT)에 접속되어 있다.
피크 검출부(310)는 M3의 소스 및 출력단자(VOUT)에 접속되어 있으며, 전압 조절부(320)를 통해 M4의 게이트에 접속되어 있다.
귀환회로부(330)는 M4와 RF저항의 병렬접속으로 구성되어 있으며, M4의 드레인은 M2의 소스와 M3의 게이트의 접속점과 접속되어 있으며, M4의 소스는 입력단자(VIN)에 접속되어 있고, M4의 게이트는 전압 조절부(330)를 통해 피크 검출부(310)와 접속되어 있다.
상기 설명한 회로의 동작을 살펴보면, M1은 증폭단이며, M2와 M3는 에미터 팔로워(emitter follower) 구조를 갖는 출력 버퍼이다. 상기 M1은 이미터 공통 BJT 트랜지스터로, M2와 M3는 컬렉터 공통 BJT 트랜지스터로 대체될 수 있음은 자명한 사실이다.
상기 피크 검출부(310)는 상기 제2 버퍼 회로부(360)를 통해 출력되는 신호의 값을 일정시간 유지시키며, 그 유지되는 시간 동안 전압 조절부(320)가 귀환 회로부(330)에 포함된 M4의 게이트 전압을 조절하게 한다. M4의 게이트 전압에 따라 온-오프가 결정되므로 귀환회로부(330)의 저항값이 전압 조절부(320)에 의해 조절된다. 즉, 입력에 아주 약한 전류 신호가 입력되었을 경우에는 상기 피크 검출부(310)에 입력되는 신호도 진폭이 낮은 신호가 입력되며, 이에 따라 전압 조절부도 상기 M4를 턴 온 시키지 않으므로 귀환회로부(330)의 합성저항은 RF 값과 같이 큰 저항을 갖게 된다. 즉 상기 전압 조절부(320)는 전체 트랜스임피던스 전치 증폭기의 이득이 증가하도록 조절한다. 입력전류가 커질 경우는 반대로 동작하도록 조절하여 귀환회로부(330)의 합성저항이 0에 가까워지는바, 전체 트랜스임피던스 전치 증폭기의 이득이 감소하도록 조절한다. 이로 인해 넓은 다이내믹 레인지를 갖는 트랜스임피던스 전치 증폭기 회로를 구성할 수 있다.
도 4는 피크 검출부를 통해 나타난 출력을 도시한 그래프이다.
참고로 피크 검출부로는 종래 기술("A BiCMOS Differential Amplifier and Timing Discriminator for the Receiver of a Laser Radar", TARMO RUOTSALAINEN, PASI PALOJA¨ RVI 및 JUHA KOSTAMOVAARA ,University of Oulu, Department of Electrical Engineering, Electronics Laboratory, Linnanmaa, 90570 Oulu, Finland, 1996년 8월 29일)등에 기재된 피크 검출부를 사용한다.
도 4를 참조하면, 제2 버퍼회로부(360)의 출력값을 입력 신호로 하는 A와 A에 대한 피크 검출부(310)의 출력 신호 B가 도시되어 있다. 상기 그래프를 통해 제2 버퍼회로부(360)의 출력을 알 수 있고, 아주 짧은 시간 동안의 피크값을 나타내는 입력 신호 A에 대해 그 출력 신호 B가 일정 시간 그 값을 유지하고 있으므로, 그 시간 동안 전압 조절부(320)가 전압을 조절할 수 있는 시간을 얻을 수 있어 전치 증폭기의 출력을 조절할 수 있게 된다.
도 5는 피크 검출부(310)의 내부 구성과 전압 조절부(320)의 내부 구성을 도시하고 있는 도면이다.
도 5를 참조하면, 상기 피크 검출부(310)는 양성 피크 검출기(312)와 음성 피크 검출기(314)를 포함하고, 상기 전압 조절부(320)는 제1 버퍼(322), 제2 버퍼(324), 차동증폭기(326) 및 비교기(328)를 포함하고 있다.
피크는 양의 값뿐만 아니라 음의 값에 대해서도 검출될 수 있으므로, 상기 피크 검출부(310)는 양성 피크 검출기(312)와 음성 피크 검출기(314)를 포함하고 있다.
상기 양성 피크 검출기(312)의 출력은 제1 버퍼(322)를 거쳐 차동 증폭기(326)의 (-) 단자로 입력되며, 음성 피크 검출기(314)의 출력은 제2 버퍼(324)를 거쳐 차동 증폭기의 (+)단자로 입력된다. 상기 차동 증폭기(326)는 (-)단자와 (+)단자에 입력된 두 신호의 차이를 증폭하여 비교기(328)로 전달한다.
상기 비교기(328)는 (-)단자로 입력되는 차동증폭기(326)의 출력값과 (+)단자로 입력되는 기준전압 VREF값을 비교한다. 예를 들어, 입력 전류 신호가 미약하여 양성 피크 검출기(312)의 출력과 음성 피크 검출기(314)의 출력에 큰 차이가 없다면, 차동 증폭기(326)의 출력 값은 0에 가까울 것이고, 비교기(328)에 입력되는 VREF값보다 작은 경우라면 비교기(328)의 출력 값 역시 0에 가까울 것이므로 상기 M4는 턴 오프되며 이에 따라 귀환회로부(330)의 합성저항은 RF 가 되어 트랜스 임피던스 값이 최대가 된다.
반대로, 입력 전류 신호 값이 커서 양성 피크 검출기(312)의 출력과 음성 피크 검출기(314)의 출력에 큰 차이가 있다면, 차동 증폭기(326)의 출력 값 역시 클 것이고, 비교기(328)에 입력되는 VREF값보다 큰 경우라면 비교기(328)의 출력 값은 상기 M4를 턴 온 시킬 것이므로, 귀환회로부(330)의 합성저항은 0이 되어 트랜스 임피던스 값이 최대가 된다. 한편, M4에 입력되는 전압에 따라 누설전류가 흐를 수 있으므로 귀환회로부(330)의 합성저항은 RF와 0 사이의 값을 가질 수 있다.
즉, 입력 전류신호의 진폭에 따라 전압 조절부(320)에서 적절한 전압을 출력하여 M4의 온-오프 여부를 결정하게 되고, 이로 인해 귀환회로부(330)의 합성저항이 변화함으로써, 작은 전류신호에 대해서는 큰 트랜스임피던스 값을 갖게 하고, 큰 전류신호에 대해서는 작은 트랜스임피던스 값을 갖게 하여 전체적인 출력 값(VOUT)이 포화 되거나 출력되지 않는 현상을 방지하는 것이다. 트랜스임피던스 전치 증폭기의 이득을 일정 시간 동안 유지하도록 하여 입력 신호에 덜 민감한 시스템을 설계할 수 있게 한다.
이상에서 설명한 본 발명에서 제안된 트랜스임피던스 전치 증폭기는 전치 증폭기의 다이내믹 레인지를 향상시키며 포토 다이오드로 입력되는 광신호에 민감하게 반응하지 않는 효과를 갖는다.

Claims (4)

  1. 광통신 시스템에 사용되는 트랜스임피턴스 전치 증폭기에 있어서,
    광 수신기로부터 받은 입력 전류 신호를 증폭하는 증폭회로부와,
    상기 증폭회로부로부터 신호를 전달받는 제 1 버퍼회로부와,
    상기 제 1 버퍼회로부로부터 신호를 전달받아 상기 증폭회로부의 입력단자에 귀환시키는 귀환저항 및 상기 귀환저항과 병렬 접속된 트랜지스터를 포함하는 귀환회로부와,
    상기 제 1 버퍼회로부로부터 신호를 전달받는 제 2 버퍼회로부와,
    상기 제 2 버퍼회로부로부터 출력되는 신호에서 양 또는 음의 피크 신호를 검출하여 소정 시간 동안 유지하는 피크 검출부와,
    상기 소정 시간 동안 상기 피크 검출부의 출력 결과에 따라 상기 귀환회로부의 합성 저항값을 조절하는 전압 조절부를 포함하며,
    상기 전압 조절부는,
    상기 피크 검출부로부터 검출된 양의 피크 신호를 증폭하는 제1 버퍼와,
    상기 피크 검출부로부터 검출된 음의 피크 신호를 증폭하는 제2 버퍼와,
    상기 제1 버퍼 및 제2 버퍼의 출력의 차이 값을 출력하는 차동 증폭기와,
    상기 차동 증폭기의 출력과 선정된 기준 전압의 차이에 따라 출력 값을 변동하는 비교기를 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기.
  2. 제1항에 있어서, 상기 증폭회로부는 소스 공통 FET 트랜지스터를 포함하며, 상기 제 1 및 제 2 버퍼회로부는 드레인 공통 FET 트랜지스터를 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기.
  3. 제1항에 있어서, 상기 피크 검출부는,
    상기 제 2 버퍼회로부로부터 출력되는 신호에서 양의 피크 신호를 검출하여 소정 시간 동안 유지하는 양성 피크 검출기와,
    상기 제 2 버퍼회로부로부터 출력되는 신호에서 음의 피크 신호를 검출하여 소정 시간 동안 유지하는 음성 피크 검출기
    를 포함하는 것을 특징으로 하는 트랜스임피던스 전치 증폭기.
  4. 삭제
KR1020060055228A 2005-12-08 2006-06-20 이득 제어 기능을 갖는 트랜스임피던스 전치 증폭기 KR100802518B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050119229 2005-12-08
KR20050119229 2005-12-08

Publications (2)

Publication Number Publication Date
KR20070061175A KR20070061175A (ko) 2007-06-13
KR100802518B1 true KR100802518B1 (ko) 2008-02-12

Family

ID=38357111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055228A KR100802518B1 (ko) 2005-12-08 2006-06-20 이득 제어 기능을 갖는 트랜스임피던스 전치 증폭기

Country Status (1)

Country Link
KR (1) KR100802518B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140184333A1 (en) * 2013-01-02 2014-07-03 Electronics And Telecommunications Research Institute Feedback amplifier
US9537458B2 (en) 2014-06-03 2017-01-03 Electronics And Telecommunications Research Institute Feedback amplifier

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130077432A (ko) 2011-12-29 2013-07-09 한국전자통신연구원 자동 이득 조절 귀환 증폭기

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084231A (ja) * 1996-05-24 1998-03-31 Toshiba Corp デジタル信号受信回路
JPH11196053A (ja) * 1998-01-05 1999-07-21 Nec Miyagi Ltd 光受信回路
JP2001189632A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp 等化増幅器
JP2002111595A (ja) * 2000-09-29 2002-04-12 Hitachi Shonan Denshi Co Ltd 光受信器
JP2003179451A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd Ａｇｃ回路及び光受信装置並びに光伝送システム
JP2004363678A (ja) * 2003-06-02 2004-12-24 Sony Corp 光信号受信装置および方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084231A (ja) * 1996-05-24 1998-03-31 Toshiba Corp デジタル信号受信回路
JPH11196053A (ja) * 1998-01-05 1999-07-21 Nec Miyagi Ltd 光受信回路
JP2001189632A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp 等化増幅器
JP2002111595A (ja) * 2000-09-29 2002-04-12 Hitachi Shonan Denshi Co Ltd 光受信器
JP2003179451A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd Ａｇｃ回路及び光受信装置並びに光伝送システム
JP2004363678A (ja) * 2003-06-02 2004-12-24 Sony Corp 光信号受信装置および方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140184333A1 (en) * 2013-01-02 2014-07-03 Electronics And Telecommunications Research Institute Feedback amplifier
US9178474B2 (en) 2013-01-02 2015-11-03 Electronics And Telecommunications Research Institute Feedback amplifier
US9537458B2 (en) 2014-06-03 2017-01-03 Electronics And Telecommunications Research Institute Feedback amplifier

Also Published As

Publication number Publication date
KR20070061175A (ko) 2007-06-13

Similar Documents

Publication Publication Date Title
US6084478A (en) Transimpedance amplifier with automatic gain control
US8841972B2 (en) Electronic device, fiber-optic communication system comprising the electronic device and method of operating the electronic device
US5363064A (en) Preamplifier for optical communication having a gain control circuit
EP0580089A1 (en) Receiver for optical signals, with a preamplifier providing dc-offset correction, and a dual mode transimpedance amplifier
US20050168281A1 (en) High-frequency power amplification electronic part and wireless communication system
US5734300A (en) Optical receiver preamplifier dynamic range enhancing circuit and method
WO2006098278A1 (ja) 光検出回路
US6359517B1 (en) Photodiode transimpedance circuit
US6879217B2 (en) Triode region MOSFET current source to bias a transimpedance amplifier
US5111324A (en) Optical receivers
US6952005B2 (en) Optical receiver circuit
US5679953A (en) Automatic threshold setting circuit
JP4113824B2 (ja) 光空間通信用受信回路
JP2003168933A (ja) 光受信回路
KR100802518B1 (ko) 이득 제어 기능을 갖는 트랜스임피던스 전치 증폭기
US7268628B2 (en) Preamplifier
JP3551642B2 (ja) 増幅回路
US7221229B2 (en) Receiver circuit having an optical reception device
US7466196B2 (en) Detector for automatic gain control
US20020057480A1 (en) Optical receiver for optical communications
US6714082B2 (en) Semiconductor amplifier circuit
KR100217529B1 (ko) 적외선 수신기 및 자동 문턱값 설정 회로
JPS62217738A (ja) 光受信回路
JP2004363678A (ja) 光信号受信装置および方法
KR20020014253A (ko) 바이어스 전압 조정이 가능한 전력 증폭 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110131

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20111208

Year of fee payment: 20