JP3888037B2

JP3888037B2 - 半導体装置

Info

Publication number: JP3888037B2
Application number: JP2000185175A
Authority: JP
Inventors: 陽一郎近藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-06-20
Filing date: 2000-06-20
Publication date: 2007-02-28
Anticipated expiration: 2020-06-20
Also published as: JP2002009231A

Description

【０００１】
【発明の属する技術分野】
本発明は、フレキシブル回路基板を用いた半導体装置に係り、特に安価で小型化、薄型化、軽量化が要求される３次元実装モジュールを構成する半導体装置に関する。
【０００２】
【従来の技術】
フレキシブル回路基板は、リジッド回路基板と違って柔らかく、変形可能な利点がある。これにより、ＩＣの高密度実装、モジュールのコンパクト化に有利である。すなわち、フレキシブル回路基板は、ＴＣＰ（Tape Carrier Package）やＣＯＦ（Chip On FlexibleまたはFilm）等に利用され、特に、各種メディア機器の小型化には必要不可欠である。
【０００３】
また、メディア機器の小型化、薄型化、軽量化の実現には、システムＬＳＩの技術も重要である。システムＬＳＩは、周辺回路のＬＳＩを取り込みながら１チップ化への技術を着実に進歩させている。しかし、システムＬＳＩの開発においては、長い開発期間と、異種プロセス混合によるチップコスト上昇を招くことになる。これにより、メディア機器が要望する短納期、低コストを満足できないのが現状である。
【０００４】
【発明が解決しようとする課題】
上述の理由により、３次元実装を主体とするシステム機能実装の要求が高まり、システムＬＳＩと実装技術の統合が重要になってきた。メディア機器産業では、周波数（高速化）と納期（短納期）で成長の度合いが決められる。このため、内蔵されるＬＳＩも、実装やパッケージ技術によって可能な限り接続長、配線長を短縮しなければならない。このような理由から、３次元実装モジュールは様々な工夫がなされ実用化の段階に入ってきている。
【０００５】
例えば、３次元実装モジュールは、従来、次のような構成が実用化、あるいは実用化段階にある。まず、（Ａ）として、ＴＣＰ（Tape Carrier Package）を積層し、チップ積層間の接続はＴＣＰのアウターリードで達成する。また、（Ｂ）として、ＴＣＰの積層間に配線用の枠体を配備して、チップ積層間の接続を達成する。その他、（Ｃ）として、チップレベルで積層し、チップ積層間を導電材で接続したもの等、様々な技術がある。
【０００６】
このような従来技術によれば、チップ積層間は、何らかのインタポーザを介して電気的に接続される必要がある。このようなインタポーザ間の接続構成は、上記（Ａ）や（Ｃ）のような、外部で接続する構成と、上記（Ｂ）のような、内部で接続する構成がある。いずれにしても、組み合わせるＩＣの大きさやＩＣ端子位置、配線設計など様々な制約がある。従って、３次元実装モジュールとして、ＩＣの種類、組み合わせの自由度の幅が狭く、制約により設計時間が多くかかってしまいメディア機器が要望する短納期、低コストを満足できない。
【０００７】
本発明は上記のような事情を考慮してなされたもので、ＩＣの種類、組み合わせ、配線の自由度が高く、かつ３次元への組立て容易性に優れた、短納期、低コスト、高信頼性のフレキシブル回路基板を用いた３次元実装モジュール構成の半導体装置を提供しようとするものである。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、第１領域及び第２領域を有し少なくともこの第１領域と第２領域が折り重ねられるように形成されたフレキシブル回路基板と、前記フレキシブル回路基板に設けられた外部端子部と、前記フレキシブル回路基板において、折り曲げ箇所に設けられる開口部と、前記フレキシブル回路基板の実装部に実装された複数の電子部品と、前記電子部品を保護するように設けられそれぞれ所定の外形枠を構成し、前記フレキシブル回路基板上に設けられた積層支持体とを具備し、前記第１領域は、前記実装部を含む領域であり、前記第２領域は、前記実装部を含まない領域であり、前記フレキシブル回路基板において前記第１領域が外側、前記第２領域が内側となるように折り曲げられ前記積層支持体を伴って前記電子部品が積層固定されていること、を特徴とする。
【０００９】
本発明に係る半導体装置によれば、フレキシブル回路基板において、第１領域に第２領域が折り重ねられるような形態を有し、配線領域の有効面積は広くなる。しかも、これら第１領域と第２領域を折り重ねる形態は、配線領域を実装部に隠す構成となる。これにより、前記積層支持体を伴う前記電子部品の積層形態はコンパクト化される。
【００１０】
【発明の実施の形態】
図１（ａ）〜（ｃ）は、それぞれ本発明の第１実施形態に係る半導体装置の構成を組み立て順に示す概観図である。図１（ａ）に示すように、フレキシブル回路基板１１は、主に実装部を含む第１領域１１１及び配線部を含む第２領域１１２を有する。フレキシブル回路基板１１は、ポリイミドのような自由に折り曲げることのできる柔らかい基材で構成されている。第１領域１１１及び第２領域１１２は、図示しないが保護膜下に所定の導電パターンが形成されている。
【００１１】
また、図示しないフレキシブル回路基板１１の裏面側にメイン基板への実装用の外部端子部が設けられている。例えばＢＧＡ（Ball Grid Array ）のようなアレイタイプの電極が考えられる。
【００１２】
フレキシブル回路基板１１において、第１領域１１１にはそれぞれ主に電子部品１２１，１２２がフェイスダウン実装されている。電子部品１２１，１２２は、メモリチップやシステムＬＳＩチップ、コントロールユニットその他様々考えられる。
【００１３】
このような電子部品１２１，１２２のフェイスダウン実装としては、例えば、上記各電子部品のバンプ電極とフレキシブル回路基板１１の所定の導電パターンとのハンダ付けが考えられる。また、ＡＣＦ（異方性導電フィルム）による接続も考えられる。すなわち、上記各電子部品のバンプ電極とフレキシブル回路基板１１の所定の導電パターンとの間にＡＣＦ（異方性導電フィルム）を介在させ加熱圧着する。これにより、ＡＣＦ中の導電粒子によって各電子部品１２１，１２２とフレキシブル回路基板１１の導電パターンとの必要な電気的接続が得られる。その他、ＡＣＰ（異方性導電ペースト）接合、絶縁樹脂の収縮力によって電気的接続を得るＮＣＰ接合、バンプによる金−金、金−錫などの金属共晶接合など、様々考えられる。また、場合によってはワイヤボンディング方式を用いるフェイスアップ実装も適用可能である。さらに、極薄のＩＣパッケージの実装も考えられ、電子部品の実装形態は別段限定されることはない。
【００１４】
図１（ｂ）に示すように、フレキシブル回路基板１１は、図１（ａ）に示した第１折り曲げ位置で折り曲げられる（矢印Ａ）。すなわち、第１領域１１１に第２領域１１２が折り重ねられる。このとき、第２領域１１２が第１領域１１１からはみ出ないように、第２領域１１２の方が第１領域１１１より小面積となっている。
【００１５】
また、フレキシブル回路基板１１には、折り曲げに応じた箇所に開口部１３が設けられている。開口部１３は、フレキシブル回路基板１１の折り曲げストレスを低下させる作用を期待して設けてある。特に図１（ａ）に示した第２折り曲げ位置、すなわち矢印Ｂ方向への折り曲げ時にはストレス緩和の効果は高い。
【００１６】
仮に開口部１３を設けないとすると、折り曲げの中心位置としてフレキシブル回路基板１１のストレスはかなり強くなり、その周囲でさえも導体の剥離や切断といった懸念がある。よって、開口部１３を設けないとしても配線パターンなど形成することは非常に困難である。従って、開口部１３を設けてフレキシブル回路基板１１の折り曲げ形態の信頼性を向上させる。
【００１７】
さらに、第２領域１１２の折り曲げ緩和部材として、挿入バー１５が配備される。挿入バー１５は、矢印Ｂ方向へのフレキシブル回路基板１１の折り曲げ形状において、その第２領域１１２が緩やかな湾曲を持つように挿入しておくものである。
【００１８】
挿入バー１５は、フレキシブル回路基板１１における信頼性が十分であれば、必ずしも配備を要するものではない。しかし、この挿入バー１５によって、第２領域１１２の折り曲げストレスは確実に低下し高信頼性に寄与する。この挿入バー１５によって、折り曲げの位置付けも決まりやすいという利点もある。
【００１９】
挿入バー１５は、フレキシブル回路基板１１と接触する一部分において両面テープなどで貼り付けられる構成となっている。あるいは、フレキシブル回路基板１１の折り曲げ形態が定まったら取外してもよい。これにより、製品の軽量化に寄与する。
【００２０】
図１（ｃ）に示すように、最終的にはフレキシブル回路基板１１は矢印Ｂ方向に折り曲げられ、コンパクト化される。すなわち、第１領域１１１が外側、第２領域１１２が内側となるように折り曲げられ電子部品１２１，１２２の積層形態が固定される。そのために、この例では、電子部品１２１，１２２を保護する積層支持体１４を伴って折り重ねられる（図１（ａ））。
【００２１】
再び図１（ａ）を参照すると、フレキシブル回路基板１１には、第１領域において電子部品１２１、１２２の積層支持体、いわゆるスペーサ１４（１４ａ，１４ｂ）が固着される。スペーサ１４は、上記電子部品１２１，１２２の積層を保護すべく、それぞれ所定の厚さの外形枠を有するものである。
【００２２】
スペーサ１４に関し、ここでは一体型を採用している。すなわち、実質的なスペーサとしての１４ａと１４ｂの間に極薄い領域１４１が存在する。この薄い領域１４１は、少なくとも図１（ｃ）に示すようなコンパクトな折り曲げ形態とするための、折り曲げ可能な領域を形成している。これにより、一体型のスペーサ１４としてフレキシブル回路基板１１の第１領域１１１上に固着されている。
【００２３】
このような一体型スペーサ１４は、例えば、リフロー耐熱性を考慮したポリイミド樹脂の成形品や、両面テープを複数貼り合わせた複合加工品等でなるコンビネーションテープで構成することが考えられる。また、一体型を構成するのでなければ金属製部材（例えばアルミ、ステンレス、銅等）も使用可能である。その場合、必要に応じて絶縁処理を施してもかまわない。
【００２４】
実質的なスペーサ（１４ａ，１４ｂ）は、実装される各電子部品（１２１，１２２）の積層が妨げとならない程度の厚みを有する。また、薄い領域１４１は、折り曲げ部を含むのでなるべく薄い方がよく、例えば０．１〜０．２ｍｍ程度の厚みにしておく。一体型のスペーサ１４としての取り扱いが困難でなければ、さらに薄くてもかまわない。
【００２５】
スペーサ１４が、上記ポリイミド樹脂の成形品であれば、両面テープや接着剤等の接着部材を介して図示しない裏面側がフレキシブル回路基板１１上に固着される。さらにスペーサ１４ａ，１４ｂの積層固定側に両面テープや接着剤等の接着部材を配する。これにより、図１（ｃ）に示すように、各電子部品１２１，１２２を積層したときに各々固定される。
【００２６】
スペーサ１４が、上記コンビネーションテープであれば、両面テープの接着部材を介して図示しない裏面側がフレキシブル回路基板１１上に固着される。さらにスペーサ１４ａ，１４ｂの積層固定側に両面テープの粘着性が予め確保される。これにより、電子部品１２１，１２２を積層したときに各々固定される。
【００２７】
なお、図示しないが、上記電子部品１２１，１２２に関係する小型の電子部品（周辺素子）も幾つか実装されることも考えられる。例えばチップコンデンサやチップ抵抗等である。さらにはクロック生成に必要なクリスタルも実装されることがある。これらの周辺素子も実装する上で適当な形に変えられたスペーサ１４によって保護される。
【００２８】
図２は、図１のＦ２−Ｆ２線に沿う断面図であり、図３は、図１のＦ３−Ｆ３線に沿う断面図である。図２、図３によれば、電子部品１２１，１２２がフレキシブル回路基板１１の実装部１１１において、前述した適当な方法でフェイスダウン実装されている。また、フレキシブル回路基板１１裏面には、アレイタイプの電極ＢＧＡが示されている。
【００２９】
また、図２によれば、スペーサ１４の形状の詳細、フレキシブル基板の折り曲げストレスを緩和する挿入バー１５が示されている。すなわち、挿入バー１５が設けられる側のスペーサ１４ａ，１４ｂの隣り合う一辺は、挿入バー１５が設けられる分、高さが削がれている。
【００３０】
図２、図３によれば、スペーサ１４は、所定箇所あるいは接触全面に接着部材（両面テープや接着剤等）ＡＤＨが配される。これにより、スペーサ１４を伴って電子部品１２１，１２２の積層形態が固定されている。
【００３１】
上記第１実施形態の構成によれば、フレキシブル回路基板１１において、実装部を含む第１領域１１１に配線部の第２領域１１２が折り重ねられるように二分されている。これにより、第２領域１１２のパターン配線有効面積を広く取ることができる。これにより、電子部品１２１，１２２として、より多端子のＩＣの搭載が期待できる。
【００３２】
しかも、これら第１領域１１１と第２領域１１２を折り重ねる形態は、配線部を実装部に隠す構成となる。これにより、スペーサ１４を伴う電子部品１２１，１２２の積層形態のコンパクト化が達成される。
【００３３】
また、フレキシブル回路基板１１は、ほぼ矩形で構成できる。従って、フレキシブル基材における共取り効率が非常に良い。これにより、フレキシブル基材が安価になり、製品コスト低下に寄与する。
【００３４】
さらに上述したように、フレキシブル回路基板１１の折り曲げに応じた箇所に開口部１３が設けられたり、フレキシブル回路基板１１の折り曲げを積極的に緩和するため挿入バー１５が設けられるなどの工夫がなされている。これにより、フレキシブル回路基板１１の局所的な折り曲げストレスは低下する。この結果、導体の剥離や切断といった不具合に対して、信頼性が一層向上する。
【００３５】
図４は、本発明の第２実施形態に係る半導体装置の構成を、前記図２に準じた断面図で示すものである。前記第１実施形態と同様の箇所には同一の符号を付す。この第２実施形態では、前記第１実施形態に比べて主に次の２点が異なっている。
【００３６】
第１に、外部端子部がアレイタイプの電極ＢＧＡに代えてコネクタ端子ＣＮＣＴとなっていることである。コネクタ端子ＣＮＣＴは前方に伸びているもので断面にはしていない。
【００３７】
第２に、スペーサ１４の所定部に嵌合用の鉤爪１４５及びそれが嵌め込まれる爪受け部１４６を設けたことである。これにより、スペーサ１４どうしの接合要所が鉤爪１４５及び爪受け部１４６によって固定される。
【００３８】
また、挿入バー（１５）を取り除いた様子を示している。すなわち、挿入バー（１５）に支持され折れ曲がったフレキシブル回路基板１１の第２領域１１２は、スペーサ１４に挟まれる領域Ｄで確実に押えられ、形が定まっている。必要なら領域Ｄを接着部材により固定してもよい。挿入バー（１５）を取り除けば、その分の軽量化が見込める。もちろん、前記図２のように、挿入バー１５を入れたままの構成であってもよい。
【００３９】
上記構成によれば、前記第１実施形態で示した効果に加えて、３次元モジュール製品としてリワーク性に優れた効果を有する。つまり、コネクタ端子ＣＮＣＴは容易に取り外しが可能であるし、鉤爪１４５及び爪受け部１４６は容易に取り外し可能な構造が作りやすい。ただし、コネクタ端子ＣＮＣＴの構成は、フレキシブル回路基板１１の展開形態が矩形にはならず、フレキシブル基材における共取り効率は落ちる。
【００４０】
なお、上記コネクタ端子ＣＮＣＴの構成は、前記第１実施形態の構成に採用してもよい。また、上記鉤爪１４５及び爪受け部１４６の構成は前記第１実施形態の構成に採用してもよい。また、スペーサ１４は一体型のものを示したが、これに限らず、セパレート型のものを用いてもよい。因みにスペーサ１４を一体型にすれば組み立て性の向上に寄与する。
【００４１】
図５は、本発明の第３実施形態に係る半導体装置の要部構成であり、電子部品のレイアウトの第１変形例である。前記第１実施形態では、第１領域１１１は実装部を含み、第２領域１１２は配線部のみで実装部を含まない構成であったが、これに限定されることはない。この第３実施形態のように、第２領域１１２に実装部を設定してもかまわない。素子（電子部品１２１，１２２）が互いに重なり合わないようにレイアウトすれば折り曲げ形態に支障はない。また、図示しないスペーサは、各素子（電子部品１２１，１２２）を保護するため最小限の高さを有していればよい。セパレート型を採用したり、また、フレキシブル回路基板１１全体領域に重なる一体型を採用してもよい（開口部１３は除く）。
【００４２】
図６は、本発明の第４実施形態に係る半導体装置の要部構成であり、電子部品のレイアウトの第２変形例である。上記第１変形例に習ってさらに複数の素子（ＩＣチップや周辺素子など）を互いに重なり合わないようレイアウトしている。このようにすれば折り曲げ形態に支障はない。また、図示しないスペーサは、各素子を保護するため最小限の高さを有していればよい。セパレート型を採用したり、また、フレキシブル回路基板１１全体領域に重なる一体型を採用してもよい（開口部１３は除く）。
【００４３】
以上、各実施形態によれば、本発明は３次元実装モジュールとして、ＩＣの種類、組み合わせ、配線の自由度が高く、かつ３次元への組立て容易性に優れた構成となる。複数の周辺素子まで実装できる点を考慮すれば、電気特性的にも最適なモジュール化が可能である。これにより、メディア機器の要望する、短納期、低コストのモジュール製品化が期待できる。
【００４４】
【発明の効果】
以上説明したように本発明の半導体装置によれば、フレキシブル回路基板において、第１領域に第２領域が二分され折り重ねられるように構成される。配線部の有効面積は広く、しかも、これら配線部を実装部に隠す構成が達成される。また、折り曲げストレスの緩和対策も容易に配備できる。これにより、スペーサを伴う電子部品の積層形態は高信頼性を伴ってコンパクト化される。
【００４５】
この結果、ＩＣの種類、組み合わせ、配線の自由度が高く、かつ３次元への組立て容易性に優れた、短納期、低コスト、高信頼性のフレキシブル回路基板を用いた３次元実装モジュール構成の半導体装置を提供することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、それぞれ本発明の第１実施形態に係る半導体装置の構成を組み立て順に示す概観図である。
【図２】図１のＦ２−Ｆ２線に沿う断面図である。
【図３】図１のＦ３−Ｆ３線に沿う断面図である。
【図４】本発明の第２実施形態に係る半導体装置の構成を、図２に準じた断面図で示すものである。
【図５】本発明の第３実施形態に係る半導体装置の要部構成であり、電子部品のレイアウトの第１変形例である。
【図６】本発明の第４実施形態に係る半導体装置の要部構成であり、電子部品のレイアウトの第２変形例である。
【符号の説明】
１１…フレキシブル回路基板
１１１…第１領域（実装部）
１１２…第２領域（配線部）
１２１，１２２…電子部品
１３…開口部
１４…スペーサ
１４１…スペーサの薄い領域
１４５…鉤爪
１４６…爪受け部
１５…挿入バー
ＡＤＨ…接着部材
ＢＧＡ…アレイタイプの電極
ＣＮＣＴ…コネクタ端子

Claims

第１領域及び第２領域を有し少なくともこの第１領域と第２領域が折り重ねられるように形成されたフレキシブル回路基板と、
前記フレキシブル回路基板に設けられた外部端子部と、
前記フレキシブル回路基板において、折り曲げ箇所に設けられる開口部と、
前記フレキシブル回路基板の実装部に実装された複数の電子部品と、
前記電子部品を保護するように設けられそれぞれ所定の外形枠を構成し、前記フレキシブル回路基板上に設けられた積層支持体とを具備し、
前記第１領域は、前記実装部を含む領域であり、
前記第２領域は、前記実装部を含まない領域であり、
前記フレキシブル回路基板において前記第１領域が外側、前記第２領域が内側となるように折り曲げられ前記積層支持体を伴って前記電子部品が積層固定されていること、
を特徴とする半導体装置。
前記フレキシブル回路基板の第２領域の折り曲げ緩和部材をさらに具備することを特徴とする請求項１記載の半導体装置。