JP3882471B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3882471B2 JP3882471B2 JP2000185170A JP2000185170A JP3882471B2 JP 3882471 B2 JP3882471 B2 JP 3882471B2 JP 2000185170 A JP2000185170 A JP 2000185170A JP 2000185170 A JP2000185170 A JP 2000185170A JP 3882471 B2 JP3882471 B2 JP 3882471B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- circuit board
- flexible circuit
- claw
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フレキシブル回路基板を用いた半導体装置に係り、特に安価で小型化、薄型化、軽量化が要求される３次元実装モジュールを構成する半導体装置に関する。
【０００２】
【従来の技術】
フレキシブル回路基板は、リジッド回路基板と違って柔らかく、変形可能な利点がある。従ってＩＣの高密度実装、モジュールのコンパクト化に有利である。すなわち、フレキシブル回路基板は、ＴＣＰ（Tape Carrier Package）やＣＯＦ（Chip On FlexibleまたはFilm）等に利用され、特に、各種メディア機器の小型化には必要不可欠である。
【０００３】
また、メディア機器の小型化、薄型化、軽量化の実現には、システムＬＳＩの技術も重要である。システムＬＳＩは、周辺回路のＬＳＩを取り込みながら１チップ化への技術を着実に進歩させている。しかし、システムＬＳＩの開発においては、長い開発期間と、異種プロセス混合によるチップコスト上昇を招くことになる。これにより、メディア機器が要望する短納期、低コストを満足できないのが現状である。
【０００４】
【発明が解決しようとする課題】
上述の理由により、３次元実装を主体とするシステム機能実装の要求が高まり、システムＬＳＩと実装技術の統合が重要になってきた。メディア機器産業では、周波数（高速化）と納期（短納期）で成長の度合いが決められる。このため、内蔵されるＬＳＩも、実装やパッケージ技術によって可能な限り接続長、配線長を短縮しなければならない。このような理由から、３次元実装モジュールは様々な工夫がなされ実用化の段階に入ってきている。
【０００５】
例えば、３次元実装モジュールは、従来、次のような構成が実用化、あるいは実用化段階にある。まず、（Ａ）として、ＴＣＰ（Tape Carrier Package）を積層し、チップ積層間の接続はＴＣＰのアウターリードで達成する。また、（Ｂ）として、ＴＣＰの積層間に配線用の枠体を配備して、チップ積層間の接続を達成する。その他、（Ｃ）として、チップレベルで積層し、チップ積層間を導電材で接続したもの等、様々な技術がある。
【０００６】
このような従来技術によれば、チップ積層間は、何らかのインタポーザを介して電気的に接続される必要がある。このようなインタポーザ間の接続構成は、上記（Ａ）や（Ｃ）のような、外部で接続する構成と、上記（Ｂ）のような、内部で接続する構成がある。いずれにしても、３次元実装モジュールの構造が達成されて初めてモジュール製品としての電気的動作が認められ、測定、検査等が可能となる。
【０００７】
そこで、３次元実装モジュールとして測定、検査等の結果、不良と判定された場合は、良品化のためのリペア（またはリワーク）作業をすることになる。すなわち、３次元実装モジュールでは、３次元への組立て段階において、共通電極と非共通電極の処理の仕方、リペア（またはリワーク）作業性を考慮した接続形態が重要である。この点において、上述の従来技術では時間及びコストが嵩むという問題がある。
【０００８】
本発明は上記のような事情を考慮してなされたもので、３次元への組立て段階における容易性、リペア（またはリワーク）作業性に優れたフレキシブル回路基板を用いた３次元実装モジュール構成の半導体装置を提供しようとするものである。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、ベース領域及びその周辺に連設された１つ以上の実装領域を有し、ベース領域上方に各実装領域が折り重ねられるように形成されたフレキシブル回路基板と、前記実装領域に対応して実装された電子部品と、前記電子部品を保護するように設けられそれぞれ所定の外形枠を有する第１領域と、前記第１領域よりも薄く、この第１領域と共に一体化し折り曲げ可能な第２領域と、を含む積層支持体と、前記積層支持体と前記フレキシブル回路基板が一体化するための接着部材と、前記積層支持体の前記第１領域上における所定箇所に設けられた鉤爪部と、前記フレキシブル回路基板の前記実装領域に対する裏面側の所定箇所に設けられた前記鉤爪部が固定される爪受け部とを具備し、前記フレキシブル回路基板が前記積層支持体と共に前記ベース領域上方に各実装領域折り重ねる際、前記第１領域がフレキシブル回路基板を介して重なり合う部分で前記鉤爪部と爪受け部が嵌合して固定されること、を特徴とする。
【００１０】
本発明の半導体装置によれば、フレキシブル回路基板に電子部品を実装した時点で、モジュール製品としての動作が可能になる。これにより、３次元実装モジュールとして組み立てられる以前に測定、検査等が実施できる。
【００１１】
さらに、３次元実装モジュールとして組み立てるための積層支持体は一体型であり、フレキシブル回路基板上に一括して装着される。その後は積層支持体を伴って実装領域が折り重ねられ固定される。すなわち、少ない工数で３次元実装モジュールを実現する。その際、予め設けられた鉤爪部と爪受け部の嵌合により積層の位置決めが容易になり、組み立て精度は向上する。
【００１２】
【発明の実施の形態】
図１は、本発明の第１実施形態に係る半導体装置の構成を示す概観図である。また、図２は、図１の構成の特徴的な組み立て形態を示す概観図である。図１に示すように、フレキシブル回路基板１１は、破線で示すような略四角形のベース領域１１０とその周辺に連設された実装領域１１１，１１２，１１３を有し、保護膜下に所定の導電パターン（図示せず）が形成されている。また、ベース領域１１０の周辺で上記実装領域が設けられない領域に外部端子部１１５が設けられている。外部端子部１１５は、ここではコネクタ端子である。
【００１３】
フレキシブル回路基板１１において、実装領域１１１，１１２，１１３にはそれぞれ主に電子部品１２１，１２２，１２３が各対応し、フェイスダウン実装されている。電子部品１２１，１２２，１２３は、メモリチップやシステムＬＳＩチップ、コントロールユニットその他様々考えられる。
【００１４】
このような電子部品１２１，１２２，１２３のフェイスダウン実装としては、例えば、上記各電子部品のバンプ電極とフレキシブル回路基板１１の所定の導電パターンとのハンダ付けが考えられる。また、ＡＣＦ（異方性導電フィルム）による接続も考えられる。すなわち、上記各電子部品のバンプ電極とフレキシブル回路基板１１の所定の導電パターンとの間にＡＣＦ（異方性導電フィルム）を介在させ加熱圧着する。これにより、ＡＣＦ中の導電粒子によって各電子部品１２１，１２２，１２３とフレキシブル回路基板１１の導電パターンとの必要な電気的接続が得られる。その他、ＡＣＰ（異方性導電ペースト）接合、絶縁樹脂の収縮力によって電気的接続を得るＮＣＰ接合、バンプによる金−金、金−錫などの金属共晶接合など、様々考えられる。また、場合によってはワイヤボンディング方式を用いるフェイスアップ実装も適用可能である。さらに、極薄のＩＣパッケージの実装も考えられ、電子部品の実装形態は別段限定されることはない。
【００１５】
一方、上記電子部品１２１，１２２，１２３に関係する小型の電子部品（周辺素子）も幾つか実装されている。例えば複数の電子部品１２４はチップコンデンサやチップ抵抗等、電子部品１２５は、クロック生成に必要なクリスタル等である。
【００１６】
フレキシブル回路基板１１は、ポリイミドのような自由に折り曲げることのできる柔らかい材料で構成されている。フレキシブル回路基板１１は、ベース領域１１０上方に各実装領域１１１〜１１３が予め決められた順番（ｆ１〜ｆ３）で折り重ねられるように構成されている。従って、各実装領域１１１〜１１３が折り重ねられるまでの折り曲げ距離を考慮し、距離ｄ１〜ｄ３は異ならせてある。
【００１７】
このフレキシブル回路基板１１には、一体型スペーサ１３が装着される。一体型スペーサ１３は、破線矢印で示すようにフレキシブル回路基板上に重なるように固着され、各実装領域１１１〜１１３が折り重ねられたときに各電子部品の積層を支持する。一体型スペーサ１３は、厚い領域１３１と薄い領域１３２を有する。
【００１８】
一体型スペーサ１３の厚い領域１３１は、電子部品１２１〜１２３、その他の電子部品１２４，１２５における積層保護のために設けられている。この厚い領域１３１は、例えば電子部品１２１〜１２３それぞれを取り囲む形態をとる。また、端の方に実装された小型の電子部品（１２５など）に対しては、周辺に部分的に沿うような形態をとってもよい。いずれにしてもこの厚い領域１３１は、ベース領域１１０上方に積み重ねられるため、ベース領域１１０上に合わせられるような外形枠を有することが好ましい。
【００１９】
一体型スペーサ１３の薄い領域１３２は、ベース領域１１０上に延在し、上記厚い領域１３１と一体化している。この薄い領域１３２は、少なくともベース領域１１０の周囲の折り曲げ可能な領域を形成している。また、電子部品（１２４）の実装が妨げられないよう開口部１３３が設けられることもある。
【００２０】
このような一体型スペーサ１３は、例えば、リフロー耐熱性を考慮したポリイミド樹脂の成形品などで構成することが考えられる。厚い領域１３１は、実装される各電子部品（１２１〜１２３その他）の積層が妨げとならない程度の厚みを有する。また、薄い領域１３２は、折り曲げ部を含むのでなるべく薄い方がよく、例えば０．１〜０．２ｍｍ程度の厚みにしておく。一体型スペーサ１３としての取り扱いが困難でなければ、さらに薄くてもかまわない。
【００２１】
一体型スペーサ１３は、図示しない裏面側が両面テープや接着剤等の接着部材を介してフレキシブル回路基板１１上に固着される。これにより、フレキシブル回路基板１１と一体化した構成をとる。
【００２２】
さらに、一体型スペーサ１３の厚い領域１３１上における所定箇所には、固定用の鉤爪部１３４が予め設けられている。鉤爪部１３４は、厚い領域１３１の外縁部付近において、任意の幅のものを設けることができる。この鉤爪部１３４は、ベース領域１１０上に最初に折り重ねられる厚い領域１３１上には設けられない。
【００２３】
さらに、フレキシブル回路基板１１の実装領域１１１，１１２に対する裏面側には鉤爪部１３４が嵌め込まれる爪受け部１４がそれぞれ設けられている。爪受け部１４の箇所に対応するフレキシブル回路基板１１では部分的な切り欠き部Ｃが設けられる。
【００２４】
図２には、実装領域１１１に対する裏面側の爪受け部１４が示されている。爪受け部１４の一つは実装領域１１１上における一体型スペーサ１３の厚い領域１３１の縁部に沿って設けられる。また、爪受け部１４はフレキシブル回路基板１１の裏面を貫通し（図１のＨ）、一体型スペーサ１３の厚い領域１３１の一部に入り込んで形成されるものもある。
【００２５】
すなわち、破線矢印に示すように、実装領域１１２上における鉤爪部１３４が嵌め込まれるように設けられている。図示しないが、実装領域１１２に対する裏面側にも、実装領域１１３上における鉤爪部１３４を嵌め込むための爪受け部１４が設けられている。このような爪受け部１４は、ベース領域１１０上方に最後に折り重ねられる実装領域１１３における厚い領域１３１では、特に用途がなければ設けなくてもよい。
【００２６】
上記鉤爪部１３４と爪受け部１４の嵌合形態により、厚い領域１３１の積層固定側（斜線）には、両面テープや接着剤等の接着部材を配さなくても支障ない。ただし、ベース領域１１０上に最初に折り重ねられる厚い領域１３１上には両面テープや接着剤等の接着部材を配する必要がある。
【００２７】
すなわち、各電子部品１２１〜１２３（その他の小型電子部品含む）を順に積層し、一体型スペーサ１３の厚い領域１３１がフレキシブル回路基板１１を介して重なり合う部分で上記鉤爪部１３４と爪受け部１４が嵌合して固定される。
【００２８】
図３は、図１の半導体装置の組み立て形態における特徴部分（鉤爪部）を含めて示す任意の側面及び断面を含む概略図である。組み立て状況を分かりやすくするため、正面から折り曲げたフレキシブル回路基板も透過させて表している。鉤爪部１３４と爪受け部１４の嵌合形態は一部断面で示し、かつ一点鎖線の円内に拡大図を表した。これにより、実装領域１１１，１１２，１１３が順にベース領域１１０上方に折り重ねられ、電子部品１２１，１２２，１２３その他周辺の電子部品１２４，１２５が３次元的に積み重ねられ固定された形態を示している。
【００２９】
一体型スペーサ１３は、例えば両面テープによってフレキシブル回路基板１１上に一体的に固着されている。厚い領域１３１の積層固定には上記鉤爪部１３４と爪受け部１４の嵌合形態が寄与している。これにより、電子部品１２１，１２２，１２３その他周辺の電子部品１２４，１２５は、各々厚い領域１３１に囲まれ保護される。
【００３０】
一体型スペーサ１３の薄い領域１３２は、フレキシブル回路基板１１の折り曲げ領域を支持し、特に急な角度がつきやすい折り曲げ端部領域２１，２２に対するフレキシブル回路基板１１の保護の役割も果たす。
【００３１】
さらに、鉤爪部１３４と爪受け部１４は、その嵌合によって、一体型スペーサ１３を伴ったフレキシブル回路基板１１における各実装領域の折り重ねの位置決めに寄与する。
【００３２】
上記第１実施形態によれば、フレキシブル回路基板１１に電子部品（１２１〜１２３その他）を実装した時点で、モジュール製品としての動作が可能になる。これにより、３次元実装モジュールとして組み立てられる以前に測定、検査等が実施できる。
【００３３】
さらに、３次元実装モジュールとして組み立てるための一体型スペーサ１３は、フレキシブル回路基板１１上に一括して装着できる。その後は一体型スペーサ１３を伴って実装領域１１１〜１１３が折り重ねられ固定される。その際、予め設けられた鉤爪部１３４と爪受け部１４の嵌合によって、位置決めが極めて容易になる。また、鉤爪部１３４と爪受け部１４の嵌合形態は、接着部材なしに固定でき、積層固定後の着脱も容易であるという利点もある。
【００３４】
このようなことから、３次元実装モジュールとして、組み立て性（組み立ての早さ、精度）は著しく向上し、加工工数の減少も達成することができる。これにより、リペア（またはリワーク）作業性に優れ、コスト削減にも寄与する。また、仮にスペーサがセパレートタイプであった場合と比較すれば、組み立て性が向上し、部品点数が減少する。この結果、コスト削減に寄与する。また、鉤爪部１３４と爪受け部１４の嵌合による位置決め精度の向上によって、より小さいクリアランスで製品設計が可能となる利点がある。これにより、よりコンパクトな３次元実装モジュールが実現できる。
【００３５】
本発明における３次元実装モジュールは、フレキシブル回路基板１１上に各電子部品（１２１〜１２３その他）を実装してフレキシブル回路基板１１、一体型スペーサ１３と共に折り重ねる形態である。これにより、ＩＣチップを積み重ねるスタックド・パッケージなどと比較して、ＩＣのサイズやパッド配置の制約が極めてゆるい。スタックド・パッケージでは、組み合わせるＩＣの大きさやＩＣ端子位置など様々な制約がある。これに対して本発明に係る３次元実装モジュールは、ＩＣの種類、組み合わせの自由度が広く、複数の周辺素子まで実装できる点を考慮すれば、電気特性的にも最適なモジュール化が可能である。
【００３６】
図４（ａ），（ｂ）は、それぞれ本発明の第２実施形態に係る半導体装置の構成であり、（ａ）は組み立て前の平面図、（ｂ）は組立後の３次元実装モジュールにおける特徴部分（鉤爪部）を含めて示す任意の側面及び断面を含む概略図である。組み立て状況を分かりやすくするため、正面から折り曲げたフレキシブル回路基板も透過させて表している。鉤爪部１３４と爪受け部１４の嵌合形態について一点鎖線の円内に一部断面の拡大図を表した。前記第２実施形態と同様の箇所には同一の符号を付して説明は省略する。
【００３７】
この第２実施形態においては、前記第１実施形態に比べて、フレキシブル回路基板４１が異なっている。図示のように、フレキシブル回路基板４１はベース領域１１０にも電子部品１２６が実装される形態となっている。これにより、一体型スペーサ１３は、その厚い領域１３１を、電子部品１２６に応じてベース領域１１０上にも設けている。
【００３８】
また、電子部品１２６上方に各電子部品１２１〜１２３が順に積層されるのでそれを考慮して、一体型スペーサ１３は、ベース領域１１０上の厚い領域１３１と各実装領域１１１〜１１３上の厚い領域１３１との間の距離ｄ１１〜ｄ１３を異ならせている。
【００３９】
さらに、実装領域１１１上に設けた一体型スペーサ１３の厚い領域１３１上には、所定箇所に鉤爪部１３４が配備されている。そして、ベース領域１１０上に設けた一体型スペーサ１３の厚い領域１３１上には、上記鉤爪部１３４と嵌合する爪受け部１４が設けられている。
【００４０】
これにより、フレキシブル回路基板４１は、一体型スペーサ１３（厚い領域１３１）と共に決められた順に折り重ねられる。すなわち、それぞれ鉤爪部１３４と爪受け部１４の嵌合を伴って各電子部品１２１〜１２５が前記第１実施形態のときと同様に積層固定される（図４（ｂ））。
【００４１】
図５（ａ），（ｂ）は、それぞれ本発明の第３実施形態に係る半導体装置の構成であり、（ａ）は組み立て前の平面図、（ｂ）は組立後の３次元実装モジュールにおける特徴部分（鉤爪部）を含めて示す任意の側面及び断面を含む概略図である。組み立て状況を分かりやすくするため、正面から折り曲げたフレキシブル回路基板も透過させて表している。鉤爪部１３４と爪受け部１４の嵌合形態について一点鎖線の円内に一部断面の拡大図を表した。前記第２実施形態と同様の箇所には同一の符号を付して説明は省略する。
【００４２】
この第３実施形態においては、前記第１実施形態に比べて、フレキシブル回路基板５１が異なっている。図示のように、フレキシブル回路基板５１のベース領域１１０の裏面において、破線のような外部端子部（例えばボール電極）５２が設けられている。すなわち、前記第１実施形態（図１）で示した外部端子部１１５を、コネクタ端子の代りにアレイタイプの電極（５２）とした構成となっている。
【００４３】
実装領域（１１１〜１１３）を配したフレキシブル回路基板５１の主表面において、図示しない外部端子に相当する導電パターンの端部は、ビアパターン（図示せず）を介して外部端子部（ボール電極）５２に接続されている。
【００４４】
また、電子部品１２５はクリスタルを示すが、いままでのシリンダタイプに代ってＳＭＤ（Surface Mount Device）タイプを適用している。ＳＭＤタイプなら３次元モジュールをメイン基板にハンダ実装する際に、リフロー可能で信頼性が高い。
【００４５】
一体型スペーサ１３は、その厚い領域１３１を、電子部品１２１〜１２５に応じて設けている。これにより、フレキシブル回路基板１１は、一体型スペーサ１３（厚い領域１３１）と共に決められた順に折り重ねられる。すなわち、厚い領域１３１におけるそれぞれの鉤爪部１３４と爪受け部１４の嵌合を伴って、各電子部品１２１〜１２５が前記第１実施形態のときと同様に積層固定される（図５（ｂ））。
【００４６】
なお、電子部品１２１〜１２５は必要に応じて予め熱硬化タイプなどの接着手段でフレキシブル回路基板５１に固定しておいてもよい。これは、３次元モジュールとして、メイン基板にリフローハンダ実装される際、例えばハンダ接合した電子部品１２４や１２５の落下防止に寄与する。このような接着手段は、温度条件や電子部品の質量に依存するため、必ずしも必要な条件ではない。いずれにしてもスペーサ１３に干渉しないように所定の電子部品が接着されることが望ましい。
【００４７】
また、上記構成は、ベース領域１１０の周辺である四辺全てに各実装領域が設けられることも十分考えられる。その場合も、厚い領域と薄い領域を含む一体型スペーサを伴い各電子部品が決められた順に積層され、前記第１実施形態のときと同様に固定される。
【００４８】
上記のような第２、第３実施形態は、共により高密度実装を追求した構成である。このような実施形態によっても、フレキシブル回路基板４１または５１に電子部品を実装した時点で、モジュール製品としての動作が可能になる。これにより、３次元実装モジュールとして組み立てられる以前に測定、検査等が実施できる。
【００４９】
また、３次元実装モジュールとして組み立てるための一体型スペーサ１３は、フレキシブル回路基板４１または５１上に一括して装着可能である。その後は一体型スペーサ１３を伴って各実装領域が折り重ねられ固定される。その際、予め設けられた鉤爪部１３４と爪受け部１４の嵌合によって、位置決めが極めて容易になる。鉤爪部１３４と爪受け部１４の嵌合形態は、接着部材なしに固定でき、積層固定後の着脱も容易である。
【００５０】
なお、鉤爪部１３４及び爪受け部１４の形、個数、設ける位置は限定されることはなく、位置決めまたは固定に必要な箇所に設ければよい。特に鉤爪部１３４及び爪受け部１４が一体型スペーサ１３の厚い領域１３１の縁部に設けられるときは１辺の縁部全体に沿って形成されてもよい。
【００５１】
以上の各実施形態によれば、一体型スペーサ及びこれに伴う鉤爪部と爪受け部の嵌合により、接着部材も少なくて済み、組み立て性（組み立ての早さ、精度）は著しく向上し、より小さいクリアランスで製品設計が可能となる。さらに、組み立て積層固定後の着脱も容易である。仮にスペーサがセパレートタイプであった場合に比べ、組み立て性の向上、部品点数の減少が達成され、コスト削減に寄与する。さらに、ＩＣの種類、組み合わせの自由度が広く、複数の周辺素子まで実装できる点を考慮すれば、電気特性的にも最適な３次元実装モジュールが実現可能である。
【００５２】
【発明の効果】
以上説明したように本発明の半導体装置によれば、折り重ねて３次元実装モジュールにするべくフレキシブル回路基板に電子部品を実装する。これにより、３次元実装モジュールへの組み立て以前に測定、検査等が実施可能である。
【００５３】
さらに、３次元実装モジュールとして組み立てるための積層支持体、すなわち一体型スペーサは、フレキシブル回路基板上に一括して装着される。その後はこのスペーサを伴って実装領域が折り重ねられ固定される。その際、予め設けられた鉤爪部と爪受け部の嵌合によって、位置決めが極めて容易になり、かつ組み立て積層固定後の着脱も容易になる。
【００５４】
以上の結果、高密度３次元実装モジュールへの組み立ての容易性、制御性が得られ、よりコンパクトで、リペア（またはリワーク）作業性に優れ、自由度が高くかつ電気特性的にも最適な、フレキシブル回路基板を用いた高信頼性の３次元実装モジュール構成の半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の構成を示す概観図である。
【図２】図１の構成の特徴的な組み立て形態を示す概観図である。
【図３】図１の半導体装置の組み立て形態における特徴部分（鉤爪部）を含めて示す任意の側面及び断面を含む概略図である。
【図４】（ａ），（ｂ）は、それぞれ本発明の第２実施形態に係る半導体装置の構成であり、（ａ）は組み立て前の平面図、（ｂ）は組立後の３次元実装モジュールにおける特徴部分（鉤爪部）を含めて示す任意の側面及び断面を含む概略図である。
【図５】（ａ），（ｂ）は、それぞれ本発明の第３実施形態に係る半導体装置の構成であり、（ａ）は組み立て前の平面図、（ｂ）は組立後の３次元実装モジュールにおける特徴部分（鉤爪部）を含めて示す任意の側面及び断面を含む概略図である。
【符号の説明】
１１，４１、５１…フレキシブル回路基板
１１０…ベース領域
１１１，１１２，１１３…実装領域
１１５，５２…外部端子部
１２１，１２２，１２３，１２４、１２５，１２６…電子部品
１３…一体型スペーサ
１３１…一体型スペーサの厚い領域
１３２…一体型スペーサの薄い領域
１３３…開口部
１３４…鉤爪部
１４…爪受け部
２１，２２…折り曲げ端部領域
【発明の属する技術分野】
本発明は、フレキシブル回路基板を用いた半導体装置に係り、特に安価で小型化、薄型化、軽量化が要求される３次元実装モジュールを構成する半導体装置に関する。
【０００２】
【従来の技術】
フレキシブル回路基板は、リジッド回路基板と違って柔らかく、変形可能な利点がある。従ってＩＣの高密度実装、モジュールのコンパクト化に有利である。すなわち、フレキシブル回路基板は、ＴＣＰ（Tape Carrier Package）やＣＯＦ（Chip On FlexibleまたはFilm）等に利用され、特に、各種メディア機器の小型化には必要不可欠である。
【０００３】
また、メディア機器の小型化、薄型化、軽量化の実現には、システムＬＳＩの技術も重要である。システムＬＳＩは、周辺回路のＬＳＩを取り込みながら１チップ化への技術を着実に進歩させている。しかし、システムＬＳＩの開発においては、長い開発期間と、異種プロセス混合によるチップコスト上昇を招くことになる。これにより、メディア機器が要望する短納期、低コストを満足できないのが現状である。
【０００４】
【発明が解決しようとする課題】
上述の理由により、３次元実装を主体とするシステム機能実装の要求が高まり、システムＬＳＩと実装技術の統合が重要になってきた。メディア機器産業では、周波数（高速化）と納期（短納期）で成長の度合いが決められる。このため、内蔵されるＬＳＩも、実装やパッケージ技術によって可能な限り接続長、配線長を短縮しなければならない。このような理由から、３次元実装モジュールは様々な工夫がなされ実用化の段階に入ってきている。
【０００５】
例えば、３次元実装モジュールは、従来、次のような構成が実用化、あるいは実用化段階にある。まず、（Ａ）として、ＴＣＰ（Tape Carrier Package）を積層し、チップ積層間の接続はＴＣＰのアウターリードで達成する。また、（Ｂ）として、ＴＣＰの積層間に配線用の枠体を配備して、チップ積層間の接続を達成する。その他、（Ｃ）として、チップレベルで積層し、チップ積層間を導電材で接続したもの等、様々な技術がある。
【０００６】
このような従来技術によれば、チップ積層間は、何らかのインタポーザを介して電気的に接続される必要がある。このようなインタポーザ間の接続構成は、上記（Ａ）や（Ｃ）のような、外部で接続する構成と、上記（Ｂ）のような、内部で接続する構成がある。いずれにしても、３次元実装モジュールの構造が達成されて初めてモジュール製品としての電気的動作が認められ、測定、検査等が可能となる。
【０００７】
そこで、３次元実装モジュールとして測定、検査等の結果、不良と判定された場合は、良品化のためのリペア（またはリワーク）作業をすることになる。すなわち、３次元実装モジュールでは、３次元への組立て段階において、共通電極と非共通電極の処理の仕方、リペア（またはリワーク）作業性を考慮した接続形態が重要である。この点において、上述の従来技術では時間及びコストが嵩むという問題がある。
【０００８】
本発明は上記のような事情を考慮してなされたもので、３次元への組立て段階における容易性、リペア（またはリワーク）作業性に優れたフレキシブル回路基板を用いた３次元実装モジュール構成の半導体装置を提供しようとするものである。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、ベース領域及びその周辺に連設された１つ以上の実装領域を有し、ベース領域上方に各実装領域が折り重ねられるように形成されたフレキシブル回路基板と、前記実装領域に対応して実装された電子部品と、前記電子部品を保護するように設けられそれぞれ所定の外形枠を有する第１領域と、前記第１領域よりも薄く、この第１領域と共に一体化し折り曲げ可能な第２領域と、を含む積層支持体と、前記積層支持体と前記フレキシブル回路基板が一体化するための接着部材と、前記積層支持体の前記第１領域上における所定箇所に設けられた鉤爪部と、前記フレキシブル回路基板の前記実装領域に対する裏面側の所定箇所に設けられた前記鉤爪部が固定される爪受け部とを具備し、前記フレキシブル回路基板が前記積層支持体と共に前記ベース領域上方に各実装領域折り重ねる際、前記第１領域がフレキシブル回路基板を介して重なり合う部分で前記鉤爪部と爪受け部が嵌合して固定されること、を特徴とする。
【００１０】
本発明の半導体装置によれば、フレキシブル回路基板に電子部品を実装した時点で、モジュール製品としての動作が可能になる。これにより、３次元実装モジュールとして組み立てられる以前に測定、検査等が実施できる。
【００１１】
さらに、３次元実装モジュールとして組み立てるための積層支持体は一体型であり、フレキシブル回路基板上に一括して装着される。その後は積層支持体を伴って実装領域が折り重ねられ固定される。すなわち、少ない工数で３次元実装モジュールを実現する。その際、予め設けられた鉤爪部と爪受け部の嵌合により積層の位置決めが容易になり、組み立て精度は向上する。
【００１２】
【発明の実施の形態】
図１は、本発明の第１実施形態に係る半導体装置の構成を示す概観図である。また、図２は、図１の構成の特徴的な組み立て形態を示す概観図である。図１に示すように、フレキシブル回路基板１１は、破線で示すような略四角形のベース領域１１０とその周辺に連設された実装領域１１１，１１２，１１３を有し、保護膜下に所定の導電パターン（図示せず）が形成されている。また、ベース領域１１０の周辺で上記実装領域が設けられない領域に外部端子部１１５が設けられている。外部端子部１１５は、ここではコネクタ端子である。
【００１３】
フレキシブル回路基板１１において、実装領域１１１，１１２，１１３にはそれぞれ主に電子部品１２１，１２２，１２３が各対応し、フェイスダウン実装されている。電子部品１２１，１２２，１２３は、メモリチップやシステムＬＳＩチップ、コントロールユニットその他様々考えられる。
【００１４】
このような電子部品１２１，１２２，１２３のフェイスダウン実装としては、例えば、上記各電子部品のバンプ電極とフレキシブル回路基板１１の所定の導電パターンとのハンダ付けが考えられる。また、ＡＣＦ（異方性導電フィルム）による接続も考えられる。すなわち、上記各電子部品のバンプ電極とフレキシブル回路基板１１の所定の導電パターンとの間にＡＣＦ（異方性導電フィルム）を介在させ加熱圧着する。これにより、ＡＣＦ中の導電粒子によって各電子部品１２１，１２２，１２３とフレキシブル回路基板１１の導電パターンとの必要な電気的接続が得られる。その他、ＡＣＰ（異方性導電ペースト）接合、絶縁樹脂の収縮力によって電気的接続を得るＮＣＰ接合、バンプによる金−金、金−錫などの金属共晶接合など、様々考えられる。また、場合によってはワイヤボンディング方式を用いるフェイスアップ実装も適用可能である。さらに、極薄のＩＣパッケージの実装も考えられ、電子部品の実装形態は別段限定されることはない。
【００１５】
一方、上記電子部品１２１，１２２，１２３に関係する小型の電子部品（周辺素子）も幾つか実装されている。例えば複数の電子部品１２４はチップコンデンサやチップ抵抗等、電子部品１２５は、クロック生成に必要なクリスタル等である。
【００１６】
フレキシブル回路基板１１は、ポリイミドのような自由に折り曲げることのできる柔らかい材料で構成されている。フレキシブル回路基板１１は、ベース領域１１０上方に各実装領域１１１〜１１３が予め決められた順番（ｆ１〜ｆ３）で折り重ねられるように構成されている。従って、各実装領域１１１〜１１３が折り重ねられるまでの折り曲げ距離を考慮し、距離ｄ１〜ｄ３は異ならせてある。
【００１７】
このフレキシブル回路基板１１には、一体型スペーサ１３が装着される。一体型スペーサ１３は、破線矢印で示すようにフレキシブル回路基板上に重なるように固着され、各実装領域１１１〜１１３が折り重ねられたときに各電子部品の積層を支持する。一体型スペーサ１３は、厚い領域１３１と薄い領域１３２を有する。
【００１８】
一体型スペーサ１３の厚い領域１３１は、電子部品１２１〜１２３、その他の電子部品１２４，１２５における積層保護のために設けられている。この厚い領域１３１は、例えば電子部品１２１〜１２３それぞれを取り囲む形態をとる。また、端の方に実装された小型の電子部品（１２５など）に対しては、周辺に部分的に沿うような形態をとってもよい。いずれにしてもこの厚い領域１３１は、ベース領域１１０上方に積み重ねられるため、ベース領域１１０上に合わせられるような外形枠を有することが好ましい。
【００１９】
一体型スペーサ１３の薄い領域１３２は、ベース領域１１０上に延在し、上記厚い領域１３１と一体化している。この薄い領域１３２は、少なくともベース領域１１０の周囲の折り曲げ可能な領域を形成している。また、電子部品（１２４）の実装が妨げられないよう開口部１３３が設けられることもある。
【００２０】
このような一体型スペーサ１３は、例えば、リフロー耐熱性を考慮したポリイミド樹脂の成形品などで構成することが考えられる。厚い領域１３１は、実装される各電子部品（１２１〜１２３その他）の積層が妨げとならない程度の厚みを有する。また、薄い領域１３２は、折り曲げ部を含むのでなるべく薄い方がよく、例えば０．１〜０．２ｍｍ程度の厚みにしておく。一体型スペーサ１３としての取り扱いが困難でなければ、さらに薄くてもかまわない。
【００２１】
一体型スペーサ１３は、図示しない裏面側が両面テープや接着剤等の接着部材を介してフレキシブル回路基板１１上に固着される。これにより、フレキシブル回路基板１１と一体化した構成をとる。
【００２２】
さらに、一体型スペーサ１３の厚い領域１３１上における所定箇所には、固定用の鉤爪部１３４が予め設けられている。鉤爪部１３４は、厚い領域１３１の外縁部付近において、任意の幅のものを設けることができる。この鉤爪部１３４は、ベース領域１１０上に最初に折り重ねられる厚い領域１３１上には設けられない。
【００２３】
さらに、フレキシブル回路基板１１の実装領域１１１，１１２に対する裏面側には鉤爪部１３４が嵌め込まれる爪受け部１４がそれぞれ設けられている。爪受け部１４の箇所に対応するフレキシブル回路基板１１では部分的な切り欠き部Ｃが設けられる。
【００２４】
図２には、実装領域１１１に対する裏面側の爪受け部１４が示されている。爪受け部１４の一つは実装領域１１１上における一体型スペーサ１３の厚い領域１３１の縁部に沿って設けられる。また、爪受け部１４はフレキシブル回路基板１１の裏面を貫通し（図１のＨ）、一体型スペーサ１３の厚い領域１３１の一部に入り込んで形成されるものもある。
【００２５】
すなわち、破線矢印に示すように、実装領域１１２上における鉤爪部１３４が嵌め込まれるように設けられている。図示しないが、実装領域１１２に対する裏面側にも、実装領域１１３上における鉤爪部１３４を嵌め込むための爪受け部１４が設けられている。このような爪受け部１４は、ベース領域１１０上方に最後に折り重ねられる実装領域１１３における厚い領域１３１では、特に用途がなければ設けなくてもよい。
【００２６】
上記鉤爪部１３４と爪受け部１４の嵌合形態により、厚い領域１３１の積層固定側（斜線）には、両面テープや接着剤等の接着部材を配さなくても支障ない。ただし、ベース領域１１０上に最初に折り重ねられる厚い領域１３１上には両面テープや接着剤等の接着部材を配する必要がある。
【００２７】
すなわち、各電子部品１２１〜１２３（その他の小型電子部品含む）を順に積層し、一体型スペーサ１３の厚い領域１３１がフレキシブル回路基板１１を介して重なり合う部分で上記鉤爪部１３４と爪受け部１４が嵌合して固定される。
【００２８】
図３は、図１の半導体装置の組み立て形態における特徴部分（鉤爪部）を含めて示す任意の側面及び断面を含む概略図である。組み立て状況を分かりやすくするため、正面から折り曲げたフレキシブル回路基板も透過させて表している。鉤爪部１３４と爪受け部１４の嵌合形態は一部断面で示し、かつ一点鎖線の円内に拡大図を表した。これにより、実装領域１１１，１１２，１１３が順にベース領域１１０上方に折り重ねられ、電子部品１２１，１２２，１２３その他周辺の電子部品１２４，１２５が３次元的に積み重ねられ固定された形態を示している。
【００２９】
一体型スペーサ１３は、例えば両面テープによってフレキシブル回路基板１１上に一体的に固着されている。厚い領域１３１の積層固定には上記鉤爪部１３４と爪受け部１４の嵌合形態が寄与している。これにより、電子部品１２１，１２２，１２３その他周辺の電子部品１２４，１２５は、各々厚い領域１３１に囲まれ保護される。
【００３０】
一体型スペーサ１３の薄い領域１３２は、フレキシブル回路基板１１の折り曲げ領域を支持し、特に急な角度がつきやすい折り曲げ端部領域２１，２２に対するフレキシブル回路基板１１の保護の役割も果たす。
【００３１】
さらに、鉤爪部１３４と爪受け部１４は、その嵌合によって、一体型スペーサ１３を伴ったフレキシブル回路基板１１における各実装領域の折り重ねの位置決めに寄与する。
【００３２】
上記第１実施形態によれば、フレキシブル回路基板１１に電子部品（１２１〜１２３その他）を実装した時点で、モジュール製品としての動作が可能になる。これにより、３次元実装モジュールとして組み立てられる以前に測定、検査等が実施できる。
【００３３】
さらに、３次元実装モジュールとして組み立てるための一体型スペーサ１３は、フレキシブル回路基板１１上に一括して装着できる。その後は一体型スペーサ１３を伴って実装領域１１１〜１１３が折り重ねられ固定される。その際、予め設けられた鉤爪部１３４と爪受け部１４の嵌合によって、位置決めが極めて容易になる。また、鉤爪部１３４と爪受け部１４の嵌合形態は、接着部材なしに固定でき、積層固定後の着脱も容易であるという利点もある。
【００３４】
このようなことから、３次元実装モジュールとして、組み立て性（組み立ての早さ、精度）は著しく向上し、加工工数の減少も達成することができる。これにより、リペア（またはリワーク）作業性に優れ、コスト削減にも寄与する。また、仮にスペーサがセパレートタイプであった場合と比較すれば、組み立て性が向上し、部品点数が減少する。この結果、コスト削減に寄与する。また、鉤爪部１３４と爪受け部１４の嵌合による位置決め精度の向上によって、より小さいクリアランスで製品設計が可能となる利点がある。これにより、よりコンパクトな３次元実装モジュールが実現できる。
【００３５】
本発明における３次元実装モジュールは、フレキシブル回路基板１１上に各電子部品（１２１〜１２３その他）を実装してフレキシブル回路基板１１、一体型スペーサ１３と共に折り重ねる形態である。これにより、ＩＣチップを積み重ねるスタックド・パッケージなどと比較して、ＩＣのサイズやパッド配置の制約が極めてゆるい。スタックド・パッケージでは、組み合わせるＩＣの大きさやＩＣ端子位置など様々な制約がある。これに対して本発明に係る３次元実装モジュールは、ＩＣの種類、組み合わせの自由度が広く、複数の周辺素子まで実装できる点を考慮すれば、電気特性的にも最適なモジュール化が可能である。
【００３６】
図４（ａ），（ｂ）は、それぞれ本発明の第２実施形態に係る半導体装置の構成であり、（ａ）は組み立て前の平面図、（ｂ）は組立後の３次元実装モジュールにおける特徴部分（鉤爪部）を含めて示す任意の側面及び断面を含む概略図である。組み立て状況を分かりやすくするため、正面から折り曲げたフレキシブル回路基板も透過させて表している。鉤爪部１３４と爪受け部１４の嵌合形態について一点鎖線の円内に一部断面の拡大図を表した。前記第２実施形態と同様の箇所には同一の符号を付して説明は省略する。
【００３７】
この第２実施形態においては、前記第１実施形態に比べて、フレキシブル回路基板４１が異なっている。図示のように、フレキシブル回路基板４１はベース領域１１０にも電子部品１２６が実装される形態となっている。これにより、一体型スペーサ１３は、その厚い領域１３１を、電子部品１２６に応じてベース領域１１０上にも設けている。
【００３８】
また、電子部品１２６上方に各電子部品１２１〜１２３が順に積層されるのでそれを考慮して、一体型スペーサ１３は、ベース領域１１０上の厚い領域１３１と各実装領域１１１〜１１３上の厚い領域１３１との間の距離ｄ１１〜ｄ１３を異ならせている。
【００３９】
さらに、実装領域１１１上に設けた一体型スペーサ１３の厚い領域１３１上には、所定箇所に鉤爪部１３４が配備されている。そして、ベース領域１１０上に設けた一体型スペーサ１３の厚い領域１３１上には、上記鉤爪部１３４と嵌合する爪受け部１４が設けられている。
【００４０】
これにより、フレキシブル回路基板４１は、一体型スペーサ１３（厚い領域１３１）と共に決められた順に折り重ねられる。すなわち、それぞれ鉤爪部１３４と爪受け部１４の嵌合を伴って各電子部品１２１〜１２５が前記第１実施形態のときと同様に積層固定される（図４（ｂ））。
【００４１】
図５（ａ），（ｂ）は、それぞれ本発明の第３実施形態に係る半導体装置の構成であり、（ａ）は組み立て前の平面図、（ｂ）は組立後の３次元実装モジュールにおける特徴部分（鉤爪部）を含めて示す任意の側面及び断面を含む概略図である。組み立て状況を分かりやすくするため、正面から折り曲げたフレキシブル回路基板も透過させて表している。鉤爪部１３４と爪受け部１４の嵌合形態について一点鎖線の円内に一部断面の拡大図を表した。前記第２実施形態と同様の箇所には同一の符号を付して説明は省略する。
【００４２】
この第３実施形態においては、前記第１実施形態に比べて、フレキシブル回路基板５１が異なっている。図示のように、フレキシブル回路基板５１のベース領域１１０の裏面において、破線のような外部端子部（例えばボール電極）５２が設けられている。すなわち、前記第１実施形態（図１）で示した外部端子部１１５を、コネクタ端子の代りにアレイタイプの電極（５２）とした構成となっている。
【００４３】
実装領域（１１１〜１１３）を配したフレキシブル回路基板５１の主表面において、図示しない外部端子に相当する導電パターンの端部は、ビアパターン（図示せず）を介して外部端子部（ボール電極）５２に接続されている。
【００４４】
また、電子部品１２５はクリスタルを示すが、いままでのシリンダタイプに代ってＳＭＤ（Surface Mount Device）タイプを適用している。ＳＭＤタイプなら３次元モジュールをメイン基板にハンダ実装する際に、リフロー可能で信頼性が高い。
【００４５】
一体型スペーサ１３は、その厚い領域１３１を、電子部品１２１〜１２５に応じて設けている。これにより、フレキシブル回路基板１１は、一体型スペーサ１３（厚い領域１３１）と共に決められた順に折り重ねられる。すなわち、厚い領域１３１におけるそれぞれの鉤爪部１３４と爪受け部１４の嵌合を伴って、各電子部品１２１〜１２５が前記第１実施形態のときと同様に積層固定される（図５（ｂ））。
【００４６】
なお、電子部品１２１〜１２５は必要に応じて予め熱硬化タイプなどの接着手段でフレキシブル回路基板５１に固定しておいてもよい。これは、３次元モジュールとして、メイン基板にリフローハンダ実装される際、例えばハンダ接合した電子部品１２４や１２５の落下防止に寄与する。このような接着手段は、温度条件や電子部品の質量に依存するため、必ずしも必要な条件ではない。いずれにしてもスペーサ１３に干渉しないように所定の電子部品が接着されることが望ましい。
【００４７】
また、上記構成は、ベース領域１１０の周辺である四辺全てに各実装領域が設けられることも十分考えられる。その場合も、厚い領域と薄い領域を含む一体型スペーサを伴い各電子部品が決められた順に積層され、前記第１実施形態のときと同様に固定される。
【００４８】
上記のような第２、第３実施形態は、共により高密度実装を追求した構成である。このような実施形態によっても、フレキシブル回路基板４１または５１に電子部品を実装した時点で、モジュール製品としての動作が可能になる。これにより、３次元実装モジュールとして組み立てられる以前に測定、検査等が実施できる。
【００４９】
また、３次元実装モジュールとして組み立てるための一体型スペーサ１３は、フレキシブル回路基板４１または５１上に一括して装着可能である。その後は一体型スペーサ１３を伴って各実装領域が折り重ねられ固定される。その際、予め設けられた鉤爪部１３４と爪受け部１４の嵌合によって、位置決めが極めて容易になる。鉤爪部１３４と爪受け部１４の嵌合形態は、接着部材なしに固定でき、積層固定後の着脱も容易である。
【００５０】
なお、鉤爪部１３４及び爪受け部１４の形、個数、設ける位置は限定されることはなく、位置決めまたは固定に必要な箇所に設ければよい。特に鉤爪部１３４及び爪受け部１４が一体型スペーサ１３の厚い領域１３１の縁部に設けられるときは１辺の縁部全体に沿って形成されてもよい。
【００５１】
以上の各実施形態によれば、一体型スペーサ及びこれに伴う鉤爪部と爪受け部の嵌合により、接着部材も少なくて済み、組み立て性（組み立ての早さ、精度）は著しく向上し、より小さいクリアランスで製品設計が可能となる。さらに、組み立て積層固定後の着脱も容易である。仮にスペーサがセパレートタイプであった場合に比べ、組み立て性の向上、部品点数の減少が達成され、コスト削減に寄与する。さらに、ＩＣの種類、組み合わせの自由度が広く、複数の周辺素子まで実装できる点を考慮すれば、電気特性的にも最適な３次元実装モジュールが実現可能である。
【００５２】
【発明の効果】
以上説明したように本発明の半導体装置によれば、折り重ねて３次元実装モジュールにするべくフレキシブル回路基板に電子部品を実装する。これにより、３次元実装モジュールへの組み立て以前に測定、検査等が実施可能である。
【００５３】
さらに、３次元実装モジュールとして組み立てるための積層支持体、すなわち一体型スペーサは、フレキシブル回路基板上に一括して装着される。その後はこのスペーサを伴って実装領域が折り重ねられ固定される。その際、予め設けられた鉤爪部と爪受け部の嵌合によって、位置決めが極めて容易になり、かつ組み立て積層固定後の着脱も容易になる。
【００５４】
以上の結果、高密度３次元実装モジュールへの組み立ての容易性、制御性が得られ、よりコンパクトで、リペア（またはリワーク）作業性に優れ、自由度が高くかつ電気特性的にも最適な、フレキシブル回路基板を用いた高信頼性の３次元実装モジュール構成の半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の構成を示す概観図である。
【図２】図１の構成の特徴的な組み立て形態を示す概観図である。
【図３】図１の半導体装置の組み立て形態における特徴部分（鉤爪部）を含めて示す任意の側面及び断面を含む概略図である。
【図４】（ａ），（ｂ）は、それぞれ本発明の第２実施形態に係る半導体装置の構成であり、（ａ）は組み立て前の平面図、（ｂ）は組立後の３次元実装モジュールにおける特徴部分（鉤爪部）を含めて示す任意の側面及び断面を含む概略図である。
【図５】（ａ），（ｂ）は、それぞれ本発明の第３実施形態に係る半導体装置の構成であり、（ａ）は組み立て前の平面図、（ｂ）は組立後の３次元実装モジュールにおける特徴部分（鉤爪部）を含めて示す任意の側面及び断面を含む概略図である。
【符号の説明】
１１，４１、５１…フレキシブル回路基板
１１０…ベース領域
１１１，１１２，１１３…実装領域
１１５，５２…外部端子部
１２１，１２２，１２３，１２４、１２５，１２６…電子部品
１３…一体型スペーサ
１３１…一体型スペーサの厚い領域
１３２…一体型スペーサの薄い領域
１３３…開口部
１３４…鉤爪部
１４…爪受け部
２１，２２…折り曲げ端部領域
Claims (6)
- ベース領域及びその周辺に連設された１つ以上の実装領域を有し、ベース領域上方に各実装領域が折り重ねられるように形成されたフレキシブル回路基板と、
前記実装領域に対応して実装された電子部品と、
前記電子部品を保護するように設けられそれぞれ所定の外形枠を有する第１領域と、前記第１領域よりも薄く、この第１領域と共に一体化し折り曲げ可能な第２領域と、を含む積層支持体と、
前記積層支持体と前記フレキシブル回路基板が一体化するための接着部材と、
前記積層支持体の前記第１領域上における所定箇所に設けられた鉤爪部と、
前記フレキシブル回路基板の前記実装領域に対する裏面側の所定箇所に設けられた前記鉤爪部が固定される爪受け部とを具備し、
前記フレキシブル回路基板が前記積層支持体と共に前記ベース領域上方に各実装領域を折り重ねる際、前記第１領域がフレキシブル回路基板を介して重なり合う部分で前記鉤爪部と爪受け部が嵌合して固定されること、
を特徴とする半導体装置。 - 前記フレキシブル回路基板は、前記ベース領域の周辺に連設された外部端子領域をさらに含むことを特徴とする請求項１記載の半導体装置。
- 前記フレキシブル回路基板は、前記ベース領域下方側の面に設けられた外部端子領域をさらに含むことを特徴とする請求項１記載の半導体装置。
- 前記積層支持体は、その第１領域に関して前記電子部品の周辺を取り囲むような構成であることを特徴とする請求項１〜３いずれか一つに記載の半導体装置。
- 前記積層支持体は、その第１領域に関して前記電子部品の周辺に部分的に沿うような構成であることを特徴とする請求項１〜３いずれか一つに記載の半導体装置。
- 前記ベース領域にも電子部品が実装される形態をさらに具備し、前記ベース領域に実装される電子部品に対応した前記積層支持体の前記第１領域と前記第１領域上に前記鉤爪部と嵌合する爪受け部が設けられることを特徴とする請求項１〜５いずれか一つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185170A JP3882471B2 (ja) | 2000-06-20 | 2000-06-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185170A JP3882471B2 (ja) | 2000-06-20 | 2000-06-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009234A JP2002009234A (ja) | 2002-01-11 |
| JP3882471B2 true JP3882471B2 (ja) | 2007-02-14 |
Family
ID=18685523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000185170A Expired - Fee Related JP3882471B2 (ja) | 2000-06-20 | 2000-06-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3882471B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4692254B2 (ja) * | 2005-12-02 | 2011-06-01 | ソニー株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
| ES2881235T3 (es) | 2016-10-06 | 2021-11-29 | Possehl Electronics Deutschland Gmbh | Carcasa para un componente electrónico primario que tiene un segundo componente electrónico integrado con la tapa o fondo de la carcasa |
-
2000
- 2000-06-20 JP JP2000185170A patent/JP3882471B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002009234A (ja) | 2002-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3855594B2 (ja) | 半導体装置 | |
| JP2001308260A (ja) | 半導体装置 | |
| US6867496B1 (en) | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument | |
| US6486544B1 (en) | Semiconductor device and method manufacturing the same, circuit board, and electronic instrument | |
| JP2008109378A (ja) | 光学デバイスモジュールとその製造方法および光学デバイスユニットとその製造方法 | |
| JP2003133518A (ja) | 半導体モジュール | |
| JP3925615B2 (ja) | 半導体モジュール | |
| JP3888037B2 (ja) | 半導体装置 | |
| JP2002009229A (ja) | 半導体装置 | |
| JP2002009228A (ja) | 半導体装置 | |
| WO2000019515A1 (fr) | Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique | |
| JP3882471B2 (ja) | 半導体装置 | |
| JP3377757B2 (ja) | 液晶パネル駆動用集積回路パッケージおよび液晶パネルモジュール | |
| JP2005210409A (ja) | カメラモジュール | |
| JPS63240825A (ja) | 内視鏡 | |
| JP2007036086A (ja) | 半導体装置及び液晶モジュール | |
| JP4016587B2 (ja) | 電子部品及びその製造方法 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| US20240142232A1 (en) | Electronic Component, Sensor Module, And Method For Manufacturing Electronic Component | |
| JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
| JP2002009226A (ja) | 半導体装置 | |
| JP2004031432A (ja) | 半導体装置 | |
| JPH08307777A (ja) | 電子内視鏡用固体撮像装置 | |
| JP2002009230A (ja) | 半導体装置 | |
| JP4247623B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |