JP3887348B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3887348B2 JP3887348B2 JP2003139271A JP2003139271A JP3887348B2 JP 3887348 B2 JP3887348 B2 JP 3887348B2 JP 2003139271 A JP2003139271 A JP 2003139271A JP 2003139271 A JP2003139271 A JP 2003139271A JP 3887348 B2 JP3887348 B2 JP 3887348B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- memory device
- semiconductor memory
- length
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 238000009792 diffusion process Methods 0.000 claims description 103
- 239000012535 impurity Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000000470 constituent Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
- G06F3/1201—Dedicated interfaces to print systems
- G06F3/1278—Dedicated interfaces to print systems specifically adapted to adopt a particular infrastructure
- G06F3/1284—Local printer device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、半導体記憶装置に関し、例えばメモリセルに強誘電体材料を用いた半導体記憶装置に関する。
【0002】
【従来の技術】
図8、図9は、メモリセルに強誘電体を用いた半導体記憶装置(以下、強誘電体メモリ)の回路図、断面図をそれぞれ示している。図8、図9に示すように、セルトランジスタTのソースおよびドレイン端子を強誘電体キャパシタCの両端に接続したものをユニットセルUとし、複数のユニットセルUが直列に接続されている。複数のユニットセルUによりセルブロックCBが構成され、セルブロックCBは選択トランジスタSTを介してビット線BLに接続される。このような構造の強誘電体メモリは、TC並列ユニット直列接続型強誘電体メモリと呼ばれる。セルブロックCBのうちで、選択トランジスタSTと反対側の端部のユニットセルUと接続された配線はプレート線PLと呼ばれる。
【0003】
この出願の発明に関連する先行技術文献情報としては次のものがある。
【0004】
【特許文献1】
特開平10-255483号公報
【0005】
【特許文献2】
特開平8-36888号公報
【0006】
【発明が解決しようとする課題】
図10は、強誘電体メモリのデータ読み出し電圧とビット線容量との関係を示している。図10に示すように、ビット線容量を最適化することにより最大の読み出し電圧を得られる。しかしながら、現在、実際に作製されている強誘電体メモリでは、ビット線容量が最適値より大きいため、読み出し電圧は最大値より小さい値となっている。このため、読み出しデータがノイズ等に影響される可能性が高くなる。
【0007】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、ビット線容量を低下可能な半導体記憶装置を提供しようとするものである。
【0008】
【課題を解決するための手段】
本発明の第1の視点による半導体記憶装置は、強誘電体キャパシタと前記強誘電体キャパシタに並列に接続されたセルトランジスタとを有するユニットが複数個直列に接続されたセルブロックと、前記セルブロックの端部と接続された選択トランジスタと、を有する半導体記憶装置であって、半導体基板と、前記半導体基板の表面に第1方向に沿って相互に離間して形成され、且つ第1面積を有し、且つ前記セルトランジスタのソース/ドレイン拡散層を構成する、複数の第1不純物拡散層と、前記半導体基板の表面に、端部の前記第1不純物拡散層と離間して形成され、且つ前記第1面積より小さい第2面積を有し、且つ前記選択トランジスタのソース/ドレイン拡散層の一方を構成する、第2不純物拡散層と、前記複数の第1不純物拡散層の相互間の前記半導体基板上にゲート絶縁膜を介して第2方向に沿って配設され、且つ前記セルトランジスタのゲートを構成する、複数の第1ゲート電極と、前記端部の前記第1不純物拡散層と前記第2不純物拡散層の間の前記半導体基板上にゲート絶縁膜を介して第2方向に沿って配設され、且つ前記選択トランジスタのゲートを構成する、第2ゲート電極と、ビット線と前記第2不純物拡散層とを接続するコンタクトと、を具備することを特徴とする。
【0009】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【0010】
【発明の実施の形態】
本発明者等は、本発明の開発の過程において、図8、9を参照して述べたような強誘電体メモリにおいてビット線容量を減少させる方法について研究した。その結果、本発明者等は、以下に述べるような知見を得た。
【0011】
ビット線容量が増大する原因の1つとして、選択トランジスタSTの寄生容量が挙げられる。図8に示すようなセルブロックCBは、ビット線BLに複数個接続されており、したがって、ビット線BLと接続された選択トランジスタSTも複数個存在する。よって、各選択トランジスタSTの寄生容量を減ずることにより、ビット線BLの寄生容量を大きく低下させることが可能である。
【0012】
選択トランジスタSTの寄生容量として、図9のソース/ドレイン拡散層SDと基板subとの間の接合容量、およびソース/ドレイン拡散層SDとゲート電極BSとの間のゲート酸化膜に形成される容量が存在する。ソース/ドレイン拡散層SDの面積を小さくすることにより、これら容量を減少させることができる。
【0013】
図11は、図8、図9の強誘電体メモリの平面構造の一部を示している。ソース/ドレイン拡散層SDの幅Wtrを小さくすることにより、選択トランジスタSTのソース/ドレイン拡散層SDの面積を小さくすることができる。しかしながら、この方法によると、同時にセルトランジスタTのソース/ドレイン拡散層SDの幅も小さくなってしまう。この結果、各セルトランジスタTの抵抗値が増大し、プレート線PLとビット線BLとの間の抵抗値は大幅に増大する。抵抗値の増大により、データの読み出しおよび書き込み速度が著しく低下する。
【0014】
以下に、このような知見に基づいて構成された本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【0015】
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体記憶装置の平面構造を概略的に示している。図2は、図1のII−II線に沿った断面構造を概略的に示している。図1において、図の簡略化のため、一部の要素は省略されている。
【0016】
図1、図2に示すように、半導体基板subの表面に、複数のソース/ドレイン拡散層SDa(第1不純物拡散層)が形成される。ソース/ドレイン拡散層SDaは相互に離間し、第1方向(図1の横方向)に沿って形成される。ソース/ドレイン拡散層SDaは、第1方向において第1長さL1を有し、後述するゲート電極の延在方向(第2方向)において第3長さL3を有する。また、ソース/ドレイン拡散層SDaは、第1面積を有する。
【0017】
半導体基板subの表面にソース/ドレイン拡散層SDb(第2不純物拡散層)が形成される。ソース/ドレイン拡散層SDbは、端部のソース/ドレイン拡散層SDaと離間した位置に形成され、その一端がソース/ドレイン拡散層SDaと対向する。ソース/ドレイン拡散層SDbは、第1方向において第1長さより小さい第2長さL2を有し、第2方向において、ソース/ドレイン拡散層SDaと同じ第3長さL3を有する。また、ソース/ドレイン拡散層SDbは、第2面積を有する。
【0018】
ソース/ドレイン拡散層SDbの他端には、複数のソース/ドレイン拡散層SDaが、第1方向に沿って相互に離間して形成される。これら、第1方向に沿って順次形成された複数のソース/ドレイン拡散層SDa、SDbからなる構造が、第2方向において相互に離間して複数個設けられる。
【0019】
ソース/ドレイン拡散層SDaの相互間の半導体基板sub上には、ゲート絶縁膜(図示せぬ)を介してゲート電極WL(第1ゲート電極)が設けられる。ゲート電極WLは、第2方向に延在する。ゲート電極WLと、このゲート電極WLの両側のソース/ドレイン拡散層SDaと、によりセルトランジスタTが構成される。
【0020】
各セルトランジスタTの一方のソース/ドレイン拡散層SDaは、コンタクトP1を介して配線層M1と接続されている。配線層M1は、強誘電体キャパシタCと接続されている。強誘電体キャパシタCは、強誘電体膜と、この強誘電体膜を挟む上部(第1)電極、下部(第2)電極から構成され、上部電極が配線層M1と接続される。下部電極は、配線層M2と接続される。配線層M2は、コンタクトP2を介して、セルトランジスタTのもう一方のソース/ドレイン拡散層SDaと接続される。セルトランジスタTと強誘電体キャパシタCとが並列に接続されたユニットセルUが、図8に示すように複数個直列接続され、セルブロックCBが構成される。
【0021】
ソース/ドレイン拡散層SDaと、ソース/ドレイン拡散層SDbとの間の半導体基板sub上には、ゲート絶縁膜(図示せぬ)を介してゲート電極BS(第2ゲート電極)が設けられる。ゲート電極BSは、第2方向に延在する。このゲート電極BSと、ゲート電極BSの両側のソース/ドレイン拡散層SDa、SDbとにより、選択トランジスタSTが構成される。
【0022】
ソース/ドレイン拡散層SDbは、ビット線コンタクトBCを介してビット線BLと接続される。ビット線BLは、ユニットセルUの上方で第1方向に延在する。
【0023】
本発明の第1実施形態に係る半導体記憶装置によれば、選択トランジスタSTを構成し、且つビット線コンタクトBCと接続されるソース/ドレイン拡散層SDbが、セルトランジスタTを構成するソース/ドレイン拡散層SDaより小さい面積を有する。このため、ソース/ドレイン拡散層SDbと半導体基板subとの境界部の面積が減少し、この部分での寄生容量が減少する。したがって、選択トランジスタSTと接続されたビット線BLの容量が減少する。この結果、読み出し電圧が、図10の最適値に近づき、データの読み出しの誤差、ノイズによる影響を低下できる。
【0024】
また、第1実施形態に係る半導体記憶装置によれば、セルトランジスタTを構成するソース/ドレイン拡散層SDaの面積を減少させずに、選択トランジスタSTを構成するソース/ドレイン拡散層SDbの面積を減少させている。このため、セルトランジスタTの抵抗値を増加させることなく、ビット線BLの容量を低下することが可能である。すなわち、データの読み出しおよび書き込みスピードを低下させることなく、読み出し電圧を増加させることができる。
【0025】
なお、ソース/ドレイン拡散層SDbの面積が減少することにより、選択トランジスタSTの抵抗値も若干増加する。しかしながら、選択トランジスタSTの反対の端部の配線(プレート線PL)からビット線BLまでの抵抗値は、セルトランジスタTの抵抗値によりほぼ決定される。すなわち、選択トランジスタSTの抵抗値が多少増加したとしても、プレート線PLからビット線BLまでの抵抗値に大きな影響は無い。
【0026】
(第2実施形態)
第2実施形態では、ソース/ドレイン拡散層SDbの第2方向の長さを小さくすることにより、ソース/ドレイン拡散層SDbの面積を減少させている。
【0027】
図3は、本発明の第2実施形態に係る半導体記憶装置の平面構造を概略的に示している。図3において、図1と同様に、ソース/ドレイン拡散層SDa、SDb、ゲート電極WL、BS、ビット線コンタクトBC、ビット線BLのみが示されている。断面構造については、図2のソース/ドレイン拡散層SDbが、ソース/ドレイン拡散層SDaと同じ幅を有した構造と同じである。換言すれば、図9と同じ構造である。
【0028】
図3に示すように、ソース/ドレイン拡散層SDbは、ビット線コンタクトBCと接続される第1部分SDb1(第1領域)と、ゲート電極BS近傍において第2方向に延在する第2部分SDb2(第2領域)とを有する。第1部分SDb1は、第2方向において、第3長さL3より短い第4長さL4を有する。第2部分SDb2は、第2方向において、第3長さL3を有する。
【0029】
第4長さL4は、小さければ小さいほど、ソース/ドレイン拡散層SDbの面積は減少する。しかしながら、あまりに小さ過ぎると、ビット線コンタクトBC用のコンタクトホールを形成する際に、マスクの位置ずれによりコンタクトホールが第1部分SDb1上に形成されない場合が生じる。一方で、ビット線コンタクトBCの全体が、第1部分SDb1上に位置しなければならないわけではない。このため、肝要なことは、長さL4の値として、ビット線コンタクトBCと第1部分SDb1とが適切に電気的に接続される範囲で最小値を選択することである。
【0030】
また、第1部分SDb1がソース/ドレイン拡散層SDbを占める割合が大きければ大きいほど、ソース/ドレイン拡散層SDbの面積が減少する。この結果、後述する効果がより高まる。
【0031】
本発明の第2実施形態に係る半導体記憶装置によれば、第1実施形態と同様に、ソース/ドレイン拡散層SDbの面積が、ソース/ドレイン拡散層SDaより小さい面積を有する。このため、第1実施形態と同様の効果を得られる。
【0032】
また、第1実施形態と同様に、選択トランジスタSTの抵抗値が増加したとしても、プレート線からビット線BLまでの抵抗値に大きな影響は無い。
【0033】
なお、第1実施形態のように、ソース/ドレイン拡散層SDbの第1方向における長さを、第2長さL2とすることもできる。この結果、ソース/ドレイン拡散層SDbの面積がさらに減少し、上記効果がさらに高まる。
【0034】
(第3実施形態)
第3実施形態では、ソース/ドレイン拡散層SDa、SDbがゲート電極BSと対向する部分の面積が、セルトランジスタTのそれより小さい構成を有する。
【0035】
図4は、本発明の第3実施形態に係る半導体記憶装置の平面構造を概略的に示している。図4において、図1と同様に、ソース/ドレイン拡散層SDa、SDb、ゲート電極WL、BS、ビット線コンタクトBC、ビット線BLのみが示されている。断面構造については、図9と同じである。
【0036】
図4に示すように、ソース/ドレイン拡散層SDbは、第2方向において、第4長さL4を有する。ソース/ドレイン拡散層SDbの両端は、ゲート電極BSに達する。
【0037】
端部のセルトランジスタTのソース/ドレイン拡散層(選択トランジスタSTとセルトランジスタTとにより共有されるソース/ドレイン拡散層)SDaは、第1部分SDa1と第2部分SDa2とを有する。第1部分SDa1はゲート電極WL側に位置する。第2部分SDa2(第3領域)はゲート電極BS側に位置し、ゲート電極BSに達する。
【0038】
第1部分SDa1は、第2方向において、他のセルトランジスタTのソース/ドレイン拡散層SDaと同じ第3長さL3を有する。第2部分SDa2は第2方向において、第3長さより小さい第5長さL5を有する。第5長さL5は、例えば選択トランジスタSTのソース/ドレイン拡散層SDbと同じ第4長さL4とすることができる。
【0039】
本発明の第3実施形態に係る半導体記憶装置によれば、第1実施形態と同様に、ソース/ドレイン拡散層SDbの面積が、ソース/ドレイン拡散層SDaより小さい面積を有する。このため、第1実施形態と同様の効果を得られる。
【0040】
また、第3実施形態に係る半導体記憶装置によれば、ソース/ドレイン拡散層SDbは、第2方向において第4長さを有し、ソース/ドレイン拡散層SDaの第2部分SDa2は、第2方向において、第5長さL5を有する。そして、第4長さL4、第5長さL5は、セルトランジスタTの第3長さL3より小さい。換言すれば、選択トランジスタSTのソース/ドレイン拡散層(ソース/ドレイン拡散層SDb)がゲート電極BSと対向する面積が、セルトランジスタTのそれより小さい。このため、選択トランジスタSTにおいて、ソース/ドレイン拡散層SDbとゲート電極BSとの間の寄生容量を低下することができる。よって、ビット線BLの容量を低下することができる。
【0041】
また、第1実施形態と同様に、選択トランジスタSTの抵抗値が増加したとしても、プレート線PLからビット線BLまでの抵抗値に大きな影響は無い。
【0042】
なお、第1実施形態のように、ソース/ドレイン拡散層SDbの第1方向における長さを、第2長さL2とすることもできる。この結果、ソース/ドレイン拡散層SDbの面積がさらに減少し、第1実施形態に記載した効果がさらに高まる。
【0043】
(第4実施形態)
第4実施形態は、第3実施形態の構成に加え、選択トランジスタSTのチャネル領域に形成された不純物領域を有する。
【0044】
図5は、本発明の第4実施形態に係る半導体記憶装置の平面構造を概略的に示している。図5において、図1と同様に、ソース/ドレイン拡散層SDa、SDb、ゲート電極WL、WS、ビット線コンタクトBC、ビット線BLのみが示されている。断面構造については、図9と同じである。
【0045】
図5に示すように、ソース/ドレイン拡散層SDaの第2部分SDa2、およびソース/ドレイン拡散層SDb、の近傍の半導体基板subの表面に不純物領域IRが形成される。不純物領域IRは、少なくとも、選択トランジスタSTのチャネル領域に形成されていれば良い。換言すれば、ソース/ドレイン拡散層SDaの第2部分SDa2とソース/ドレイン拡散層SDbとの間の半導体基板sub表面に形成される。不純物領域IRは、例えば、ゲート電極WL、BSの形成前に、半導体基板subの表面にイオン注入を行うことにより形成される。不純物領域IRに注入されるイオンとして、選択トランジスタSTの閾値電圧を低下させる機能を有する、ヒ素、リン、アンチモン等が用いられる。選択トランジスタSTの閾値電圧を低下させることは、従来と同様の電圧を印加した際に、選択トランジスタSTを流れる電流の量を増加させることを意味する。
【0046】
本発明の第4実施形態に係る半導体記憶装置によれば、第3実施形態と同様の効果を得られる。さらに、第4実施形態に係る半導体記憶装置によれば、ソース/ドレイン拡散層SDaの第2部分SDa2とソース/ドレイン拡散層SDbとの間の半導体基板sub表面に不純物領域IRが形成される。この結果、選択トランジスタSTの閾値電圧が低下する。閾値電圧の低下により、従来と同様の電圧をゲート電極BSに印加した場合に選択トランジスタSTを流れる電流量が増加する。よって、選択トランジスタSTの抵抗値が増大したことにより電流量が減少した分が相殺され、この結果、データの読み出しおよび書き込みスピードの低下を防ぐことができる。
【0047】
なお、第1実施形態のように、ソース/ドレイン拡散層SDbの第1方向における長さを、第2長さL2とすることもできる。この結果、ソース/ドレイン拡散層SDbの面積がさらに減少し、第1実施形態に記載した効果がさらに高まる。
【0048】
(第5実施形態)
第5実施形態は、選択トランジスタSTのゲート電極BSに、セルトランジスタTのゲート電極WLに印加される電圧より大きい電圧が印加される。
【0049】
図6は、本発明の第5実施形態に係る半導体記憶装置を概略的に示している。図6は、第3実施形態(図4)の構成に加え、ゲート電極WLに電圧を供給する制御部CONT1、およびBSに電圧を供給する制御部CONT2を有する。従来、セルトランジスタTおよび選択トランジスタSTには、同じオン電圧が印加される。これに対して、第5実施形態では、図7に示すように、選択トランジスタSTには、セルトランジスタTに印加される電圧より大きい電圧が印加される。
【0050】
本発明の第5実施形態に係る半導体記憶装置によれば、第3実施形態と同様の効果を得られる。さらに、第5実施形態に係る半導体記憶装置によれば、選択トランジスタSTには、セルトランジスタTより大きいオン電圧が印加される。このため、選択トランジスタSTには、セルトランジスタTと同じオン電圧を印加した場合より大きな電流が流れる。よって、選択トランジスタSTの抵抗値が増大したことにより電流量が減少した分が相殺され、この結果、データの読み出しおよび書き込みスピードの低下を防ぐことができる。
【0051】
なお、第1実施形態のように、ソース/ドレイン拡散層SDbの第1方向における長さを、第2長さL2とすることもできる。この結果、ソース/ドレイン拡散層SDbの面積がさらに減少し、第1実施形態に記載した効果がさらに高まる。
【0052】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【0053】
【発明の効果】
以上、詳述したように本発明によれば、ビット線の寄生容量を低下可能な半導体記憶装置を提供できる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態に係る半導体記憶装置の平面構造を概略的に示す図。
【図2】 図1のII−II線に沿った断面構造を概略的に示す図。
【図3】 本発明の第2実施形態に係る半導体記憶装置の平面構造を概略的に示す図。
【図4】 本発明の第3実施形態に係る半導体記憶装置の平面構造を概略的に示す図。
【図5】 本発明の第4実施形態に係る半導体記憶装置の平面構造を概略的に示す図。
【図6】 本発明の第5実施形態に係る半導体記憶装置を概略的に示す図。
【図7】 ゲート電極に印加される電圧を示す図。
【図8】 半導体記憶装置の回路図。
【図9】 従来の半導体記憶装置の断面構造を示す図。
【図10】 強誘電体メモリのデータ読み出し電圧とビット線容量との関係を示す図。
【図11】 従来の半導体記憶装置の平面構造を示す図。
【符号の説明】
sub…半導体基板、SDa、SDb…ソース/ドレイン拡散層、WL、BS…ゲート電極、T…セルトランジスタ、P1、P2…コンタクト、M1、M2…配線層、C…強誘電体キャパシタ、ST…選択トランジスタ、BL…ビット線、BC…ビット線コンタクト、L1…第1長さ、L2…第2長さ、L3…第3長さ、L4…第4長さ、SDa1、SDb1…第1部分、SDa2、SDb2…第2部分、IR…不純物領域、CONT1、CONT2…制御部。
Claims (10)
- 強誘電体キャパシタと前記強誘電体キャパシタに並列に接続されたセルトランジスタとを有するユニットが複数個直列に接続されたセルブロックと、前記セルブロックの端部と接続された選択トランジスタと、を有する半導体記憶装置であって、
半導体基板と、
前記半導体基板の表面に第1方向に沿って相互に離間して形成され、且つ第1面積を有し、且つ前記セルトランジスタのソース/ドレイン拡散層を構成する、複数の第1不純物拡散層と、
前記半導体基板の表面に、端部の前記第1不純物拡散層と離間して形成され、且つ前記第1面積より小さい第2面積を有し、且つ前記選択トランジスタのソース/ドレイン拡散層の一方を構成する、第2不純物拡散層と、
前記複数の第1不純物拡散層の相互間の前記半導体基板上にゲート絶縁膜を介して第2方向に沿って配設され、且つ前記セルトランジスタのゲートを構成する、複数の第1ゲート電極と、
前記端部の前記第1不純物拡散層と前記第2不純物拡散層の間の前記半導体基板上にゲート絶縁膜を介して第2方向に沿って配設され、且つ前記選択トランジスタのゲートを構成する、第2ゲート電極と、
ビット線と前記第2不純物拡散層とを電気的に接続するコンタクトと、
を具備することを特徴とする半導体記憶装置。 - 両端が前記第1ゲート電極の両側の前記第1不純物拡散層とそれぞれ接続され、且つ強誘電体膜と、前記強誘電体膜を挟む第1、第2電極と、を有する複数の強誘電体キャパシタをさらに具備することを特徴とする請求項1に記載の半導体記憶装置。
- 前記第1不純物拡散層は、前記第1方向において第1長さを有し、
前記第2不純物拡散層は、前記第1方向において前記第1長さより小さい第2長さを有する、
ことを特徴とする請求項1または2に記載の半導体記憶装置。 - 前記第1不純物拡散層は、前記第2方向において第3長さを有し、
前記第2不純物拡散層は、前記コンタクトと電気的に接続される第1領域を有し、
前記第1領域は、前記第2方向において前記第3長さより小さい第4長さを有する、
ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体記憶装置。 - 前記第2不純物拡散層は、前記第2ゲート電極の第2方向に沿った位置に延在する第2領域を有し、
前記第2領域は、前記第3長さを有する、
ことを特徴とする請求項4に記載の半導体記憶装置。 - 前記第1領域は、前記第2ゲート電極に達することを特徴とする請求項4に記載の半導体記憶装置。
- 前記端部の第1不純物拡散層は、前記第2ゲート電極の第2方向に沿った位置に延在する第3領域を有し、
前記第3領域は、前記第3長さより小さい第5長さを有する、
ことを特徴とする請求項6に記載の半導体記憶装置。 - 前記第5長さは前記第4長さと同じであることを特徴とする請求項7に記載の半導体記憶装置。
- 前記第1領域と前記第3領域との間の前記半導体基板の表面に形成された、前記選択トランジスタの閾値を調整するための不純物領域をさらに具備することを特徴とする請求項7に記載の半導体記憶装置。
- 前記第1ゲート電極に前記セルトランジスタを導通させるための第1電圧を印加し、且つ前記第2ゲート電極に前記選択トランジスタを導通させるための前記第1電圧より大きい第2電圧を印加する、制御部をさらに具備することを特徴とする請求項7に記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003139271A JP3887348B2 (ja) | 2003-05-16 | 2003-05-16 | 半導体記憶装置 |
US10/624,483 US7138674B2 (en) | 2003-05-16 | 2003-07-23 | Semiconductor memory device |
KR1020040034098A KR100610713B1 (ko) | 2003-05-16 | 2004-05-14 | 반도체 메모리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003139271A JP3887348B2 (ja) | 2003-05-16 | 2003-05-16 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004342926A JP2004342926A (ja) | 2004-12-02 |
JP3887348B2 true JP3887348B2 (ja) | 2007-02-28 |
Family
ID=33528412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003139271A Expired - Fee Related JP3887348B2 (ja) | 2003-05-16 | 2003-05-16 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7138674B2 (ja) |
JP (1) | JP3887348B2 (ja) |
KR (1) | KR100610713B1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4901515B2 (ja) * | 2007-02-07 | 2012-03-21 | 株式会社東芝 | 強誘電体半導体記憶装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5430671A (en) | 1993-04-09 | 1995-07-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device |
JPH07335738A (ja) | 1994-06-06 | 1995-12-22 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3243939B2 (ja) | 1994-07-22 | 2002-01-07 | 松下電器産業株式会社 | 半導体メモリ装置およびその容量値決定方法 |
JP3186485B2 (ja) | 1995-01-04 | 2001-07-11 | 日本電気株式会社 | 強誘電体メモリ装置およびその動作制御方法 |
US6320782B1 (en) * | 1996-06-10 | 2001-11-20 | Kabushiki Kaisha Toshiba | Semiconductor memory device and various systems mounting them |
JP3766181B2 (ja) | 1996-06-10 | 2006-04-12 | 株式会社東芝 | 半導体記憶装置とそれを搭載したシステム |
TW340265B (en) | 1996-06-10 | 1998-09-11 | Toshiba Co Ltd | Semiconductor memory device and the system carrying this device |
JP4299913B2 (ja) | 1998-04-13 | 2009-07-22 | 株式会社東芝 | 半導体記憶装置 |
DE10057806B4 (de) * | 2000-11-22 | 2007-10-11 | Infineon Technologies Ag | Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung |
JP3793021B2 (ja) | 2000-12-27 | 2006-07-05 | 株式会社東芝 | 不揮発性多値記憶装置 |
-
2003
- 2003-05-16 JP JP2003139271A patent/JP3887348B2/ja not_active Expired - Fee Related
- 2003-07-23 US US10/624,483 patent/US7138674B2/en not_active Expired - Fee Related
-
2004
- 2004-05-14 KR KR1020040034098A patent/KR100610713B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US7138674B2 (en) | 2006-11-21 |
JP2004342926A (ja) | 2004-12-02 |
KR20040099142A (ko) | 2004-11-26 |
KR100610713B1 (ko) | 2006-08-10 |
US20050243599A1 (en) | 2005-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5392237A (en) | Semiconductor memory device with EEPROM in trench with polysilicon/metal contacting to source and drain in virtual ground type array | |
KR100675281B1 (ko) | 디커플링 캐패시터를 갖는 반도체 소자 및 그 제조방법 | |
JP2755613B2 (ja) | 半導体装置 | |
US7932153B2 (en) | Semiconductor device and method for fabricating the same | |
JPH09116119A (ja) | 不揮発性半導体記憶装置 | |
KR20050067003A (ko) | 반도체 기억장치 | |
JP3465397B2 (ja) | 半導体不揮発性メモリ装置 | |
JP3887348B2 (ja) | 半導体記憶装置 | |
JP3177771B2 (ja) | Sramセル及びその製造方法 | |
JP2859481B2 (ja) | 不揮発性メモリ装置 | |
KR0169510B1 (ko) | 불휘발성 반도체 기억 장치 및 그의 제조 방법 | |
JP2617972B2 (ja) | 半導体集積回路装置の製造方法 | |
JP3194871B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP3002009B2 (ja) | 半導体装置 | |
JP2793722B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
KR930001733B1 (ko) | 반도체 기억장치 | |
JPH10242435A (ja) | 半導体メモリ装置 | |
JP2002353344A (ja) | 不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法 | |
JPS60254768A (ja) | 半導体記憶装置 | |
JP2605082B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2601858B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2504508B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JP2005129596A (ja) | 不揮発性半導体記憶装置 | |
JPH06224391A (ja) | メモリセル | |
JPH0613564A (ja) | 半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |