JP3883641B2 - Contact structure and active matrix display device - Google Patents

Contact structure and active matrix display device Download PDF

Info

Publication number
JP3883641B2
JP3883641B2 JP09460697A JP9460697A JP3883641B2 JP 3883641 B2 JP3883641 B2 JP 3883641B2 JP 09460697 A JP09460697 A JP 09460697A JP 9460697 A JP9460697 A JP 9460697A JP 3883641 B2 JP3883641 B2 JP 3883641B2
Authority
JP
Japan
Prior art keywords
conductive film
film
conductive
substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP09460697A
Other languages
Japanese (ja)
Other versions
JPH10268335A (en
Inventor
吉晴 平形
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14114918&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3883641(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority to JP09460697A priority Critical patent/JP3883641B2/en
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to US09/046,685 priority patent/US5982471A/en
Publication of JPH10268335A publication Critical patent/JPH10268335A/en
Priority to US09/361,218 priority patent/US6177974B1/en
Priority to US09/734,177 priority patent/US6404480B2/en
Priority to US10/125,394 priority patent/US7443478B2/en
Priority to US10/453,684 priority patent/US7561242B2/en
Priority to US11/199,125 priority patent/US7616273B2/en
Priority to US11/199,135 priority patent/US7697102B2/en
Publication of JP3883641B2 publication Critical patent/JP3883641B2/en
Application granted granted Critical
Priority to US12/257,521 priority patent/US9217901B2/en
Priority to US12/257,514 priority patent/US8908138B2/en
Priority to US12/480,716 priority patent/US7760316B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13392—Gaskets; Spacers; Sealing of cells spacers dispersed on the cell substrate, e.g. spherical particles, microfibres
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13396—Spacers having different sizes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明が属する技術分野】
本発明は対向する基板にそれぞれ形成された配線を導電性スペーサを介して電気的に接続するためのコンタクト構造に関する。特に、本発明は、液晶表示装置等の電気光学装置のコモンコンタクトに応用されるコンタクト構造に関する。
【０００２】
【従来の技術】
近年、モバイルコンピュータや携帯電話（ＰＨＳを含む）等の携帯情報端末機器（携帯機器）の表示部に液晶表示装置が広く使用されている。また液晶表示装置として、薄膜トランジスタをスイッチング素子に使用したアクティブマトリクス型の液晶表示装置が広く知られている。
【０００３】
液晶表示装置は２枚の基板に液晶を封入し、２枚の基板にそれぞれ形成された電極により電界を形成し、その電界強度を制御することにより表示を行っている。アクティブマトリクス型液晶表示装置においては、２枚の基板のうち、一方の基板は画素電極に電圧供給を制御するための薄膜トランジスタ（ＴＦＴ）が形成されるため、ＴＦＴ基板と呼ばれ、他方の基板は画素電極に対向する対向電極が形成されるため、対向基板と呼ばれている。
【０００４】
アクティブマトリクス型表示装置においては、ＴＦＴ基板上の画素電極と対向基板上の対向電極間で電界を発生して、表示を実現している。ＴＦＴ基板上の画素電極の電位は薄膜トランジスタにより制御されて変動するが、対向基板上の対向電極は一定のコモン電位に固定される。対向電極をコモン電位に固定するために、対向電極は、ＴＦＴ基板上に形成されたコモンコンタクトを介して取出し端子に接続され、この取出し端子は基板外部の電源に接続される。このような接続構成により、対向電極の電位は電源によりコモン電位に固定される。
【０００５】
以下に、図１２〜図１４を用いて、従来のアクティブマトリクス型表示装置のコモンコンタクトの構造を簡単に説明する。
【０００６】
図１２はＴＦＴ基板１０の上面図であり、基板１１上には、画素電極、画素電極に接続された薄膜トランジスタがマトリクス状に配置された画素領域１２と、薄膜トランジスタのＯＮ／ＯＦＦのタイミングを制御するための走査線駆動回路１３と、画素電極に画像データを供給するための信号線駆動回路１４が設けられている。更に、外部から電力や制御信号を供給するための取出し端子１５が設けられ、対向電極との接続部となるコモンコンタクト部１６ａ〜１６ｄが設けられている。
【０００７】
図１３は画素領域１２及びコモンコンタクト部１６の断面構成図である。図１３に示すように、ＴＦＴ基板１０の画素領域１２には、基板１０上に薄膜トランジスタ１７が形成され、薄膜トランジスタ１７上には層間絶縁膜１８が形成され、層間絶縁膜１８上には、薄膜トランジスタ１７のドレイン電極に接続された画素電極１９が形成されている。
【０００８】
コモンコンタクト部１６において、内部配線２１が薄膜トランジスタ１７のソース・ドレイン電極の出発膜をパターニングして形成されている。層間絶縁膜１８には矩形状の開口部が形成され、この開口部において内部配線２１に接続される導電性パッド２２が形成されている。画素電極１９と導電性パッド２２は同じ出発膜からパターニングされている。
【０００９】
図１４は従来例のコモンコンタクト部１６の上面図であり、導電性パッド２２の内側の点線の領域が層間絶縁膜１８に形成された開口部に相当する。
【００１０】
図１３に示すように、対向基板２３表面には透明導電膜でなる対向電極２４が形成され、対向電極２４は画素領域１２において画素電極１９に対向し、コモンコンタクト部１６において導電性パッド２２と対向する。
【００１１】
そして、基板１１と２３の間隔を保持するため、画素領域１２には球状の絶縁性のスペーサ２５が配置され、コモンコンタクト部１６には球状の導電性スペーサ２６が配置される。導電性スペーサ２６により対向電極２４はＴＦＴ基板の導電性パッド２２に電気的に接続される。導電性パッド２２は内部配線２１に電気的に接続され、内部配線２１は取出し端子１５に電気的に接続されている。このような接続構成により、対向基板２３側の対向電極２４は、ＴＦＴ基板１０側の取出し端子１５に接続されている。
【００１２】
【発明が解決しようとする課題】
従来の液晶表示装置においては、図１３に示すように、コモンコンタクト部１６には層間絶縁膜１８に開口部が形成されるため、（コモンコンタクト部のセルギャップＧc ）≒（画素領域のセルギャップＧp ）＋（層間絶縁膜１８の膜厚ｔ）の関係がある。
【００１３】
画素領域１２のセルギャップＧpはスペーサ２５により規定される。スペーサ２５には規格品が用いられるため、スペーサ２５の径が同じであれば、画素領域１２のセルギャップＧp は基板ごとにほぼ同じになる。しかしながら、コモンコンタクト部のセルギャップＧc が基板ごとにばらつくことを避けることは、困難である。
【００１４】
コモンコンタクト部のセルギャップＧc は、上記の関係からセルギャップＧpが一定なため、層間絶縁膜１８の膜厚ｔのみに依存する。よって、基板ごとにセルギャップＧc を一定にするには層間絶縁膜１８の膜厚ｔをばらつかないようにする必要があるが、この層間絶縁膜１８の膜厚ｔは、基板ごとに同じ膜厚ｔになるように成膜しても、基板ごとにその膜厚ｔがばらつくことは避けられない。
【００１５】
また、液晶表示装置のコモンコンタクト部は通常２〜４個形成されるが、同一基板でも層間絶縁膜１８の膜厚ｔが場所ごとに異なる場合があり、このような場合には、同一基板であってもコモンコンタクト部ごとに膜厚ｔが異なるおそれもある。
【００１６】
このような層間絶縁膜１８の膜厚ｔのばらつきのため、コモンコンタクト部のセルギャップＧc は基板ごと、あるいはコモンコンタクト部ごとにばらついてしまう。更に、このセルギャップＧc のばらつきにより、画素領域のセルギャップＧpのばらつきを生じてしまう。
【００１７】
このコモンコンタクト部のセルギャップＧc のばらつきが画素領域のセルギャップＧp に与える影響は、画素領域１２の面積がコモンコンタクト部の面積より相対的に狭くなる程顕在化することになる。特に、プロジェクターなどに用いる投射用ディスプレイは、１〜２inch 程度の極めて高精細な小型ディスプレイであるため、上述の画素領域のセルギャップＧp のばらつきの問題が顕在化してしまう。
【００１８】
また、導電性スペーサ２６も規格品が用いられるが、その径は画素領域１２のスペーサ２５の径と設計時の層間絶縁膜１８の膜厚で決定される。しかしながら、層間絶縁膜１８の膜厚が設計値よりも非常に厚くなった場合、コモンコンタクト部のセルギャップＧc が非常に大きくなるため、導電性スペーサ２６により、対向電極を導電性パッドに良好に接続することができなくなってしまう。このような場合には、対向電極の電位をコモン電位に固定できなくなり、表示が行えなくなる。
【００１９】
本発明の目的は、上記の問題点を解消し、層間絶縁膜の膜厚がばらついても、基板ごとの基板間隔のばらつきをなくし、かつ導電性スペーサが原因となる接触不良の発生を減少することを可能にしたコンタクト構造を提供することにある。
【００２０】
【課題を解決するための手段】
上述した問題点を解消するために、本発明のコンタクト構造の構成は、
対向する第１の基板と第２の基板にそれぞれ形成された導電膜を接続するためのコンタクト構造であって、
前記第１の基板に形成された第１の導電膜と、
前記第１の導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の導電膜と、
前記第２の基板に形成された第３の導電膜と、
前記第１の基板と前記第２の基板間に挟まれている複数の球状の導電性スペーサと、
を有し、
前記絶縁膜には、前記第１の導電膜に達する開口部が形成され、
前記開口部において、前記第１の導電膜と前記第２の導電膜とが接続され、
前記導電性スペーサは、前記絶縁膜上において前記第２の導電膜と前記第３の導電膜の双方に接しており、
前記開口部は、１つの前記導電性スペーサが占める面積よりも広く、前記導電性スペーサが自由に移動できる面積を有することを特徴とする。
【００２１】
更に、本発明の他の構成は、
対向する第１の基板と第２の基板にそれぞれ形成された導電膜を接続するためのコンタクト構造であって、
前記第１の基板に形成された第１の導電膜と、
前記第１の導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の導電膜と、
前記第２の基板に形成された第３の導電膜と、
シール材に混入された状態で、前記第１の基板と前記第２の基板間に挟まれている複数の球状の導電性スペーサと、
を有し、
前記絶縁膜には、前記第１の導電膜に達する開口部が形成され、
前記開口部において、前記第１の導電膜と前記第２の導電膜とが接続され、
前記導電性スペーサは、前記絶縁膜上において前記第２の導電膜と前記第３の導電膜の双方に接しており、
前記開口部は、１つの前記導電性スペーサが占める面積よりも広く、前記導電性スペーサが自由に移動できる面積を有することを特徴とする。
更に、本発明の他の構成は、
対向する第１の基板と第２の基板にそれぞれ形成された導電膜を接続するためのコンタクト構造であって、
前記第１の基板に形成された第１の導電膜と、
前記第１の導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の導電膜と、
前記第２の基板に形成された第３の導電膜と、
前記第１の基板と前記第２の基板間に挟まれている異方性導電膜と、
を有し、
前記絶縁膜には、前記第１の導電膜に達する開口部が形成され、
前記開口部において、前記第１の導電膜と前記第２の導電膜とが接続され、
前記異方性導電膜は複数の球状の導電性スペーサがシール材に混入されてなり、前記導電性スペーサの少なくとも１つは、前記絶縁膜上において前記第２の導電膜と前記第３の導電膜の双方に接しており、
前記開口部は、１つの前記導電性スペーサが占める面積よりも広く、前記導電性スペーサが自由に移動できる面積を有することを特徴とする。
【００２２】
更に、本発明に係るアクティブマトリクス型表示装置の構成は、
対向する第１及び第２の基板を有し、複数の球状の導電性スペーサにより前記第１の基板に形成された導電膜と前記第２の基板に形成された導電膜とを接続するためのコモンコンタクト部を備えたアクティブマトリクス型表示装置であって、
前記第１の基板に形成された第１の導電膜と、
前記第１の導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の導電膜と、
前記第２の基板に形成された第３の導電膜と、
を有し、
前記コモンコンタクト部において、前記絶縁膜には前記第１の導電膜に達する開口部が形成され、前記開口部において前記第１の導電膜と前記第２の導電膜とが接続され、前記導電性スペーサは前記絶縁膜上において前記第２の導電膜と前記第３の導電膜の双方に接しており、
前記開口部は、１つの前記導電性スペーサが占める面積よりも広く、前記導電性スペーサが自由に移動できる面積を有することを特徴とする。
【００２３】
更に、本発明の他の構成は、
対向する第１及び第２の基板を有し、複数の球状の導電性スペーサにより前記第１の基板に形成された導電膜と前記第２の基板に形成された導電膜とを接続するためのコモンコンタクト部とを備えたアクティブマトリクス型表示装置であって、
前記第１の基板に形成された第１の導電膜と、
前記第１の導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の導電膜と、
前記第２の基板に形成された第３の導電膜と、
を有し、
前記コモンコンタクト部において、前記絶縁膜には前記第１の導電膜に達する開口部が形成され、前記開口部において前記第１の導電膜と前記第２の導電膜とが接続され、前記導電性スペーサは、シール材に混入された状態で、前記絶縁膜上において前記第２の導電膜と前記第３の導電膜の双方に接しており、
前記開口部は、１つの前記導電性スペーサが占める面積よりも広く、前記導電性スペーサが自由に移動できる面積を有することを特徴とする。
【００２４】
更に、本発明の他の構成は、
対向する第１及び第２の基板を有し、複数の球状の導電性スペーサがシール材に混入されてなる異方性導電膜により、前記第１の基板に形成された導電膜と前記第２の基板に形成された導電膜とを接続するためのコモンコンタクト部とを備えたアクティブマトリクス型表示装置であって、
前記第１の基板上に形成された第１の導電膜と、
前記第１の導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の導電膜と、
前記第２の基板に形成された第３の導電膜と、
を有し、
前記コモンコンタクト部において、前記絶縁膜には前記第１の導電膜に達する開口部が形成され、前記開口部において前記第１の導電膜と前記第２の導電膜とが接続され、前記異方性導電膜中の導電性スペーサの少なくとも１つは、前記絶縁膜上において前記第２の導電膜と前記第３の導電膜の双方に接しており、
前記開口部は、１つの前記導電性スペーサが占める面積よりも広く、前記導電性スペーサが自由に移動できる面積を有することを特徴とする。
【００２５】
【発明の実施の形態】
図１、図２を用いて本発明の実施の形態を説明する。
【００２６】
［実施形態１］ 図１は本実施の形態のコモンコンタクト部の断面構成図であり、図２はＴＦＴ基板側の上面図である。また、図２（Ａ）に示す領域１２０の断面拡大図が図１に相当する。
【００２７】
図１３に示すように、従来例では画素領域１２のスペーサは画素電極１９を介して、層間絶縁膜１８上に配置されるが、コモンコンタクト部１６の導電性パッド２２の下層には層間絶縁膜１８が存在しない。層間絶縁膜１８が存在しないことが、コモンコンタクト部のセルギャップＧc が層間絶縁膜１８の膜厚に依存することの原因である。
【００２８】
そこで、本実施形態においては、コモンコンタクト部にも導電性パッドの下層に絶縁体を存在させ、絶縁体上に導電性スペーサを配置することにより、コモンコンタクト部のセルギャップＧc が層間絶縁膜１８の膜厚に依存しないようにするものであり、本実施形態では、層間絶縁膜１８を選択的に残存するように開口部を形成することを特徴とする。
【００２９】
本実施形態において、第１の基板１０１には第１の導電膜１０３と、第１の導電膜１０３を覆う絶縁膜１０４と、絶縁膜１０４を選択的に残存して開口され第１の導電膜１０３を露出する開口部１１１と、残存された前記絶縁膜１０４ａと開口部１１１とを覆う第２の導電膜１０５がそれぞれ形成される。
【００３０】
第２の基板１０２上には第３の導電膜１０６が形成され、第１の基板１０１と第２の基板１０２との間には、導電性スペーサ１０７が挟持されている。
【００３１】
図２（Ａ）に示す従来の開口部１１０においては、絶縁膜１０４はすべて除去されていたが、本実施形態では、絶縁膜１０４ａを選択的に残存させて開口部１１０を形成する。この開口部１１０により第１の導電膜１０３が露出され、ここで第１の導電膜１０３と第２の導電膜１０５とが接続される。
【００３２】
また、第１の基板１０１側において、残存された絶縁膜１０４ａが最も第２の基板１０２に接近しているため、図１に示すように、この残存された絶縁膜１０４ａ上において、導電性スペーサ１０７により、第１の基板上の第２の導電膜１０５と第２の基板１０２上の第３の導電膜１０６が電気的に接続される。
【００３３】
更に、開口部１１０では残存された絶縁膜１０４ａが最も第２の基板に接近しているため、第２の導電膜１０５と第３の導電膜１０６を電気的に接続している導電性スペーサ１０７により、基板間隔Ｇが保持される。よって、この基板間隔Ｇは導電性スペーサ１０７の大きさのみに依存することになる。従って、導電性スペーサ１０７の大きさが同じであれば、絶縁膜１０４の厚さｔが基板ごとに異なっても、その基板間隔Ｇは基板ごとに同じにすることができる。
【００３４】
また、本実施形態において、開口部１１１の面積は１つの導電性スペーサが占める面積よりも十分に広く、導電性スペーサが自由に移動できるような余裕を持たせることが好ましい。この理由は開口部１１１に存在する導電性スペーサ１０７がギャップの保持には寄与しないようにするためである。もし、この領域に導電性スペーサが自由に移動できるような余裕がないと、ここで導電性スペーサ１０７が複数個積み重なってしまい、基板間隔Ｇを基板全体で均一にすることができなくなる。
【００３５】
更に、本実施形態において、残存された絶縁膜１０４ａ表面の面積は１つの導電性スペーサ１０７が占めるよりも十分に広く、導電性スペーサ１０７が確実に配置されるような空間であることが好ましい。これは、絶縁膜１０４ａ上に導電性スペーサ１０７が確実に配置されないと、第１の基板と第２の基板間で電気的な接続を取ることができず、更にギャップを保持することもできなくなるからである。
【００３６】
また、本実施形態において、図２（Ａ）に示すように開口部１１１を形成したが、図２（Ｂ）に示すように、残存された絶縁膜１０４ａと開口部１１１の関係を逆にすることもできる。なお、図２（Ａ）で点線で示す領域１２０の拡大断面図が図１に相当する。
【００３７】
［実施形態２］ 図１、図２（Ａ）を用いて本発明の実施の形態を説明する。図１は本実施の形態のコモンコンタクト部の断面構成図であり、図２（Ａ）はＴＦＴ基板側の上面図である。図２（Ａ）で点線で示す領域１２０の拡大断面図が図１に相当する。
【００３８】
本実施形態も実施形態１と同様に、コモンコンタクト部にも導電性パッドの下層に絶縁体を存在させ、絶縁体上に導電性スペーサを配置することにより、コモンコンタクト部のセルギャップＧc が層間絶縁膜１８の膜厚に依存しないするものである。そこで、本実施形態では、層間絶縁膜１８を選択的に残存するように開口部を形成することを特徴とする。
【００３９】
即ち、本実施形態においては、導電性パッド２２の下層に絶縁体を形成し、この絶縁体上に導電性スペーサを配置することにより、コモンコンタクト部のセルギャップＧc が層間絶縁膜１８の膜厚に依存しないようにした。
【００４０】
図１に示すように、第１の基板１０１には、第１の導電膜１０３と、第１の導電膜１０３を覆う絶縁膜１０４と、絶縁膜１０４に形成された第１の導電膜１０３を露出する開口部１１１と、開口部１１１より露出された第１の導電膜１０３表面に選択的に形成された絶縁膜１０４ａと、開口部１１１を覆う第２の導電膜１０５が形成されている。
【００４１】
第２の基板１０２上には第３の導電膜１０６が形成され、第１の基板１０１と第２の基板１０２との間には導電性スペーサ１０７が配置されている。
【００４２】
図２（Ａ）はＴＦＴ基板側の上面図であり、第２の導電膜１０５が形成されていない状態を示す。図２（Ａ）において、点線で示す開口部１１０は従来例の層間絶縁膜１８に形成されたコモンコンタクト用の開口部に相当する。本実施形態では、この開口部１１０に、第１の導電膜１０３が露出される部分を残すように、選択的に絶縁膜１０４ａを形成する。
【００４３】
開口部１１０において、絶縁膜１０４ａが形成されない領域では、第１の導電膜１０３が露出され、その上に形成される第２の導電膜１０５と接続される。
【００４４】
また、第１の基板１０１側において、開口部１１０では絶縁膜１０４ａが最も第２の基板に接近しているため、図１に示すように、この絶縁膜１０４ａ上において、導電性スペーサ１０７により、第１の基板１０１上の第２の導電膜１０５と第２の基板１０２上の第３の導電膜１０６が電気的に接続される。
【００４５】
更に、開口部１１０では絶縁膜１０４ａが最も第２の基板１０２に接近しているため、第２の導電膜１０５と第３の導電膜１０６を電気的に接続している導電性スペーサ１０７により、基板間隔Ｇが保持される。よって、この基板間隔Ｇは導電性スペーサ１０７の大きさのみに依存することになる。従って、導電性スペーサ１０７の大きさが同じであれば、絶縁膜１０４の厚さｔが基板ごとに異なっても、その基板間隔Ｇを基板ごとに同じにすることができる。
【００４６】
本実施形態において、絶縁膜１０４ａが形成されない領域の面積は１つの導電性スペーサ１０７が占めるよりも十分に広く、導電性スペーサ１０７が自由に移動できるような余裕を持たせることが好ましい。この理由は絶縁膜１０４ａが形成されない領域に存在する導電性スペーサ１０７がギャップの保持には寄与しないようにするためである。もし、この領域に導電性スペーサが自由に移動できるような余裕がないと、ここで導電性スペーサ１０７が複数個積み重なってしまい、基板間隔Ｇを基板全体で均一にすることができなくなってしまう。
【００４７】
更に、本実施形態において、絶縁膜１０４ａの表面の面積は１つの導電性スペーサ１０７が占めるよりも十分に広く、導電性スペーサ１０７が確実に配置されるような空間であることが好ましい。これは、絶縁膜１０４ａ上に導電性スペーサ１０７が確実に配置されないと、第１と第２の基板間で電気的な接続を取ることができず、更にギャップを保持することができなくなるからである。
【００４８】
また、本実施形態において、図２（Ａ）に示すように絶縁膜１０４ａを形成したが、図２（Ｂ）に示すように、絶縁膜１０４ａを形成する領域と、第１の導電膜１０３を露出させる領域の関係を逆にすることもできる。
【００４９】
【実施例】
〔実施例１〕 本実施例では本発明を反射型液晶表示装置のコモンコンタクト部に応用した例を示す。図３は本実施例のＴＦＴ基板の上面図であり、図４は対向基板の上面図である。
【００５０】
図３に示すように、ＴＦＴ基板２００において、基板２０１上には、画素電極、画素電極に接続された薄膜トランジスタがマトリクス状に配置された画素領域２０２と、薄膜トランジスタのＯＮ／ＯＦＦのタイミングを制御するための走査線駆動回路２０３と、画素電極に画像データを供給するための信号線駆動回路２０４が設けられている。更に、外部から電力や制御信号を供給するための取出し端子２０５が設けられ、対向電極との接続部となるコモンコンタクト部２０６ａ〜２０６ｄが設けられている。
【００５１】
図４に示すように、対向基板２５０は、基板上に透光性導電膜からなる対向電極２５２が形成されている構造を有する。中央部の矩形の領域２５３はＴＦＴ基板２００の画素領域２０２と対向する領域であり、４隅の領域２５４ａ〜２５４ｄはＴＦＴ基板２００のコンタクト部２０６ａ〜２０６ｄと電気的に接続される領域である。
【００５２】
そして、図３に示すように、ＴＦＴ基板２００のコモンコンタクト部２０６ａ〜２０６ｄにはそれぞれ導電性パッドが形成されている。これら導電性パッドは内部配線２０７ａ〜２０７ｃによって電気的に接続されている。また、内部配線２０７ａ、２０７ｂは取出し端子２０５に延在し、コモン端子２０５ａ、２０５ｂに電気的に接続されている。
【００５３】
以下、ＴＦＴ基板の画素領域２０２、及びコモンコンタクト部２０６を作製する工程を図５を用いて説明する。
【００５４】
まず、絶縁表面を有する基板２０１を用意する。本実施例ではガラス基板上に下地膜として酸化珪素膜を形成した。基板２０１の上には結晶性珪素膜でなる活性層３０２を形成する。なお、本実施例では１つの薄膜トランジスタのみを図示しているが、実際には、画素領域２０２には１００万個以上の薄膜トランジスタが形成される。
【００５５】
本実施例では非晶質珪素膜を熱結晶化させて結晶性珪素膜を得ている。そして、その結晶性珪素膜を通常のフォトリソ工程でパターニングして活性層３０２を得る。なお、本実施例では結晶化の際に結晶化を助長する触媒元素（ニッケル）を添加している。この技術については特開平7-130652号公報に詳細に記載されている。
【００５６】
次に、１５０ｎｍの厚さの酸化珪素膜３０３を形成し、その上に0.2wt%のスカンジウムを含有させたアルミニウム膜（図示せず）を成膜し、レジストマスク３０４を用いてアルミニウム膜をパターニングし、ゲイト電極の原型となる島状パターン３０５を形成した（図５（Ａ））。
【００５７】
本実施例では、ここで特開平7-135318号公報に記載された陽極酸化技術を利用する。なお、詳細は同公報を参考にすると良い。
【００５８】
まず、上記島状パターン３０５上にパターニングで使用したレジストマスク３０４を残したまま、３％のシュウ酸水溶液中で陽極酸化を行う。この時、白金電極を陰極として２〜３ｍＶの化成電流を流し、到達電圧は８Ｖとする。この結果、上面にレジストマスク３０４が存在しているため、多孔質状の陽極酸化膜３０６が島状パターン３０５の側面に形成される（図５（Ｂ））。
【００５９】
その後、レジストマスク３０４を除去した後に３％の酒石酸のエチレングリコール溶液をアンモニア水で中和した溶液中で陽極酸化を行う。この時、化成電流は５〜６ｍＶとし、到達電圧は１００Ｖとすれば良い。こうして、緻密な陽極酸化膜３０７が形成される。
【００６０】
そして、上記陽極酸化工程によって、島状パターン３０５の陽極酸化されない部分がゲイト電極３０８として画定する。なお、コモンコンタクト部２０６ｃ、２０６ｄを接続する内部配線２０７ｃも、上記アルミニウム膜を出発膜として、ゲイト電極３０８の形成と同時に形成されている。
【００６１】
次に、ゲイト電極３０８及びその周囲の陽極酸化膜３０６、３０７をマスクとして酸化珪素膜３０３をエッチングし、ゲイト絶縁膜３０９を形成する。エッチングはＣＦ_(4) ガスを用いたドライエッチング法を採用した（図５（Ｃ））。
【００６２】
ゲイト絶縁膜３０９を形成した後、多孔質状の陽極酸化膜３０６をアルミ混酸を用いたウェットエッチングにより、除去した。
【００６３】
次に、イオン注入法またはプラズマドーピング法により一導電性を付与する不純物イオンを添加する。画素領域にＮ型薄膜トランジスタを配置するならばＰ（リン）イオンを、Ｐ型薄膜トランジスタを配置するならばＢ（ボロン）イオンを添加すれば良い。
【００６４】
本実施例では、上記不純物イオンの添加工程をイオン注入法を用いて、２度に分けて行った。１度目は８０ｋｅＶの高加速電圧で行い、ゲイト絶縁膜３０９の端部（突出部）の下に不純物イオンのピークがくるように調節した。そして、２度目は５ｋｅＶの低加速電圧で行い、ゲイト絶縁膜３０９の端部（突出部）の下に不純物イオンが添加されないように、加速電圧を調節した。
【００６５】
こうして薄膜トランジスタのソース領域３１０、ドレイン領域３１１、低濃度不純物領域３１２、３１３、チャネル形成領域３１４が形成される。なお、ドレイン領域３１１側の低濃度不純物領域３１３はＬＤＤ領域とも呼ばれる（図５（Ｄ））。
【００６６】
この時、ソース、ドレイン領域３１０、３１１は 300〜500 Ω／□のシート抵抗が得られる程度に不純物イオンを添加することが好ましい。また、低濃度不純物領域３１２、３１３は薄膜トランジスタの性能に合わせて最適化を行う必要がある。不純物イオンの添加工程が終了したら熱処理を行い、不純物イオンの活性化を行った。
【００６７】
次に、第１の層間絶縁膜３１５として酸化珪素膜を１μｍの厚さに形成した。第１の層間絶縁膜３１５の膜厚を１μｍと膜厚にしたのは第１の層間絶縁膜３１５の表面をできるだけ平坦にするためであり、膜厚にすることで、ゲイト電極３０８による突出を緩和できる。
【００６８】
第１の層間絶縁膜３１５として、酸化珪素膜の他に窒化珪素膜、酸化窒化珪素膜を形成しても良い。或いは、これら絶縁膜の多層膜としても良い。
【００６９】
そして、第１の層間絶縁膜３１５に、ソース、ドレイン領域３１０、３１１に対するコンタクトホールと、コモンコンタクト部２０６ｃ、２０６ｄに内部配線２０７ｃに対するコンタクトホールをそれぞれ形成した後、ソース、ドレイン電極３１６、３１７や内部配線３１８の出発膜となる導電膜を形成する。
【００７０】
ここでは、導電膜としてチタン（Ｔｉ）膜、アルミニウム（Ａｌ）膜、チタン（Ｔｉ）膜の多層膜を、スパッタリング法で形成した。なお、チタン（Ｔｉ）膜の膜厚はそれぞれ１００ｎｍとし、アルミニウム膜の膜厚は３００ｎｍとした。この多層膜をパターニングして、ソース電極３１６、ドレイン電極３１７及び内部配線３１８をそれぞれ形成した（図５（Ｅ））。
【００７１】
図５の内部配線３１８は図３の内部配線２０７ａ、２０７ｂに対応する。内部配線２０７ａ、２０７ｂはコモンコンタクト部２０６ｂ、２０６ｃにおいて、ゲイト電極３０８と同一工程を経て形成された内部配線２０７ｃに接続される。
【００７２】
次に、第２の層間絶縁膜３１９として有機性樹脂膜を１〜２μｍの厚さに形成する。有機性樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等を用いることができる。有機樹脂膜を用いるのは第２の層間絶縁膜３１９の表面を平坦にするためである。第２の層間絶縁膜３１９の表面を平坦にすることは、セルギャップの均一にするのに重要である。本実施例では、第２の層間絶縁膜３１９としてポリイミドを１μｍの膜厚に形成した。
【００７３】
次に、第２の層間絶縁膜３１９にドレイン電極３１７、内部配線３１８それぞれに対するコンタクトホール３２０、３２１を開口した。内部配線３１８のコンタクトホール３２１は、図２（Ａ）に示す開口部１１１のように、１．１ｍｍ×１．１ｍｍの矩形状の領域１１０内に、１００μｍ×１００μｍの矩形状の開口を、１００μｍの間隔で５×５のマトリクス状に形成した。またコンタクトホール３２１の他に、取出し端子２０５部において内部配線３１８（２０７ａ、２０７ｂ）とコモン端子２０５ａ、２０５ｂとを接続するためのコンタクトホールも形成される（図５（Ｆ））。
【００７４】
後述するが、本実施例では、導電性スペーサの直径を３．５μｍとするため、開口部を１００μｍ×１００μｍとし、ここに配置される導電性スペーサが移動できるような十分なゆとりを与え、開口部で導電性スペーサが積み重ならないようにした。
【００７５】
また、コモンコンタクト部において、層間絶縁膜３１９の残存している領域の面積も導電性スペーサが移動できるような十分な広い領域としているため、この領域に導電性スペーサを確実に配置することができる。よって、この領域に配置された導電性スペーサにより、セルギャップの保持、電気的接続を確実に行うことができる。
【００７６】
そして、後に画素電極３２２、導電性パッド３２３となる金属薄膜を１００ｎｍ〜４００ｎｍの厚さに形成する。本実施例では金属薄膜として１ｗｔ％のチタンを添加したアルミニウム膜を３００ｎｍの厚さに、スパッタ法で形成した。しかる後、金属薄膜をパターニングして、画素電極３２２、導電性パッド３２３をそれぞれ形成した。導電性パッド３２３は、コンタクトホール３２１を覆うように１．１ｍｍ×１．１ｍｍの矩形状に形成した。更に、取出し端子２０５もパターニングされる。以上によりＴＦＴ基板が完成する（図５（Ｇ））。
【００７７】
他方、図６に示すように対向基板２５０においては、透光性基板２５１上にＩＴＯ膜でなる対向電極２５２を形成した。基板２５１には、ガラスや石英基板を用いることができる。
【００７８】
次にＴＦＴ基板２００と対向基板２５０を貼り合わる。この貼り合わせ工程は公知のセル組み法に従って行えば良い。
【００７９】
まず、ＴＦＴ基板２００、対向基板２５０のいずれか一方の基板に、シール材を塗布する。本実施例では対向基板２５０側にシール材を塗布した。シール材には紫外線・熱硬化型の樹脂材料を用い、シールディスペンサー装置により、液晶注入口を残して、基板周囲にシール材を線状に塗布した。また、図４に示す領域２５４ａ〜２５４ｄには、球状の導電性スペーサ４０１を３．０ｗｔ％混入したシール材を塗布した。導電性スペーサが混入されたシール材は異方性導電膜として機能する。
【００８０】
導電性スペーサ４０１は樹脂材料でなる球体に導電膜が被覆されたものが一般的に使用されており、本実施例では金（Ａｕ）で被覆された、導電性スペーサ４０１を使用した。導電性スペーサ４０１の直径はセルギャップよりも０．２μｍ〜１μｍ程大きくすればよい。本実施例では、セルギャップを３μｍとするため、直径３．５μｍの導電性スペーサ４０１を使用した。シール材を塗布した後、仮焼成する。
【００８１】
次に、ＴＦＴ基板２００、対向基板２５０のいずれか一方の基板に、セルギャップを維持するためのスペーサ４０２を散布する。本実施例では、スペーサ４０２を対向基板２５０側に散布した。また、セルギャップを３μｍとするため、スペーサ４０２は直径３μｍのポリマ系材料でなる球状のスペーサを用いた。
【００８２】
次に、ＴＦＴ基板２００と対向基板２５０とを対向し、画素領域のセルギャップがスペーサ４０２の直径となるまでプレスした。プレスした状態で十数秒紫外線を照射してシール材を紫外硬化させ、セルギャップを固定し、しかる後加圧しながら加熱してシール材の接着強度を向上させる。
【００８３】
そして、液晶を封入し、封入口を封止することでセル組立工程が完了する。図６に示すように、対向基板２５０の対向電極２５２は導電性スペーサ４０１によりＴＦＴ基板２００の導電性パッド３２３に電気的に接続され、ＴＦＴ基板側において、導電性パッド３２３は内部配線３１８を介してコモン端子に接続されている。このような接続構造により、対向基板２５０側の対向電極２５２をＴＦＴ基板側の配線によって、外部の電源と接続することが可能になる。なお、図６のコモンコンタクト部の拡大図が図１に対応する。
【００８４】
本実施例では、セルギャップを３μｍとするために、画素領域に散布されるスペーサ４０２の直径を３μｍとし、導電性スペーサ４０１の直径を３．５μｍとした。導電性スペーサの直径をスペーサ４０２の直径（セルギャップ）よりも大きくするのは、対向電極２５２と導電性パッド３２３の接続を確実にするためである。基板貼り合わせ工程のプレス工程において、導電性スペーサ４０１はセルギャップよりも直径が大きいため、押しつぶされる。押しつぶされることにより、対向電極２５２、導電性パッド３２３との接触面積が大きくなり、電気的な接続が確実になるとともに、セルギャップを画素領域と同じに維持することができる。
【００８５】
また、本実施例では、内部配線３１８をソース、ドレイン電極３１６、３１７の出発膜で構成したが、内部配線３１８は画素電極３２２よりも下層の配線であればよい。例えば、第２の層間絶縁膜３１９内にチタン等の導電膜でなるブラックマトリクスを形成した場合、この導電膜で内部配線３１８を形成することができる。
【００８６】
また、本実施例ではセルギャップを均一にするため、その表面に画素電極３２２が形成される第２の層間絶縁膜３１９の表面が平坦であることが重要であると共に、内部配線３１８が形成される第１の層間絶縁膜３１５の表面の平坦性も重要になる。
【００８７】
表面が平坦な層間絶縁膜を得る方法として、層間絶縁膜の厚膜化による方法、有機性樹脂膜を用いたレベリングによる方法、機械的な研磨による方法、エッチバック技術による方法などが挙げられる。本実施例では、第１の層間絶縁膜３１５の平坦化に厚膜化による方法を採用し、第２の層間絶縁膜３１９の平坦化に有機性樹脂膜を用いたレベリングによる方法を採用したが、他の手法を用いて平坦化しても良い。
【００８８】
本実施例の液晶表示装置において、液晶層に二色性色素を分散させたり、ＴＦＴ基板、対向基板に配向膜を設けたり、対向基板にカラーフィルタを設けたりすることも可能である。その様な液晶層の種類、配向膜、カラーフィルタの有無等は、駆動方法、液晶の種類等により実施者が適宜決定すれば良い。
【００８９】
例えば、対向基板２５０の側にカラーフィルタを設けた場合、カラーフィルタはコモンコンタクト部には形成されないので、対向基板において、画素領域とコモンコンタクト部に段差が生ずる。この段差を補正するため、導電性スペーサの直径をカラーフィルタの厚さ程度大きくする必要がある。
【００９０】
また、本実施例は反射型の液晶表示装置の例を示したが、透過型の液晶表示装置とすることもでき、この場合には、画素電極及び導電性パッドの出発膜を透光性を有するＩＴＯ膜等で形成すればよい。
【００９１】
本実施例では代表的なトップゲイト型薄膜トランジスタであるコプレナー型薄膜トランジスタを一例として記載したが、ボトムゲイト型薄膜トランジスタであっても構わない。また、薄膜トランジスタ以外にも、薄膜ダイオード、ＭＩＭ素子、バリスタ素子等を用いることができる。
【００９２】
〔実施例２〕 本実施例は、実施例１のコモンコンタクト部の変形例である。図７は本実施例のアクティブマトリクス型表示装置の断面構成図である。図７において、ＴＦＴ基板の構成は図６と同じであり、符号の記載を一部省略した。また図７において図６と同一の符号は同一の部材を示す。また、図７に示すコモンコンタクト部の拡大図を図９に示す。
【００９３】
図６に示す実施例１において、対向電極２５２は透明導電膜であるＩＴＯ膜で構成されているため、対向電極２５２と導電性スペーサ４０１間の電気抵抗は、金属膜と比較して大きくなる。本実施例はこの電気抵抗を低減することを目的とする。
【００９４】
このため、対向基板２５０側に金属膜を形成し、パターニングして、コモンコンタクト部２５４ａ〜２５４ｄに導電膜でなる接続パッド５０１をそれぞれ形成する。接続パッド５０１を形成することで、対向電極２５２と導電性スペーサ４０１間の抵抗値を下げることができる。だだし、接続パッド５０１を構成する導電膜は対向電極２５２に使用される導電膜よりも電気抵抗が低いことが重要である。
【００９５】
また、対向基板側のブラックマトリクスをクロム等の導電膜で形成した場合には、接続パッド５０１をこの導電膜で形成することができ、導電膜をパターニングしてブラックマトリクスを形成する際に、接続パッド５０１を形成すればよい。
【００９６】
〔実施例３〕 本実施例は実施例２の変形例であり、図８は本実施例のアクティブマトリクス型表示装置の断面構成図である。図８において、ＴＦＴ基板の構成は図６と同じであり、符号の記載を一部省略した。なお、図８において図６と同一の符号は同一の部材を示す。また、図８のコモンコンタクト部の拡大図が図１０に対応する。
【００９７】
実施例１においては、対向基板２５１、対向電極２５２双方とも透光性を有するため、基板を貼り合わせた状態で、対向基板２５１側からコモンコンタクト部に導電性スペーサ４０１の分布の様子を視認することができた。しかし、実施例２では金属膜でなる接続パッド５０１を形成したため、導電性スペーサ４０１の分布の様子を視認することができない。
【００９８】
本実施例では、抵抗値を下げるための接続パッドを設けた状態で、導電性スペーサ４０１の分布の様子を視認することを可能することを目的とする。このため、接続パッド６０１に選択的に開口部を設け、この開口部を介して導電性スペーサ４０１が見えるようにした。
【００９９】
図１１は、本実施例のコンタクト部の上面図であり、対向基板側から見た状態を示す。また、図１０は、図１１の点線で囲まれた領域６００のコモンコンタクト部の断面構成図に対応する。図１１に示すように導電性パッド６０１には開口部６０２が形成される。開口部６０２では対向基板２５１と対向電極２５２だけが存在し、双方とも透光性を有するため、開口部６０２から導電性スペーサ４０１の分布の様子を確認することが可能になる。
【０１００】
開口部６０２はセルギャップを維持するため、導電性スペーサ４０１が対向電極と接しない箇所である、ＴＦＴ基板の第２の層間絶縁膜に開口されたコンタクトホール３２１に対峙する箇所に形成するとよい。更に、その面積を第２の層間絶縁膜の開口部よりも若干、数％〜３０％程度大きく形成すると良い。なお、開口部６０２の数や配置、形状等は図１１に限定されるものではなく、実施者が適宜に設定することができる。
【０１０１】
接続パッド６０１の開口部６０２を第２の層間絶縁膜の開口部よりも若干大きく形成するのは、電気的な接続に寄与している、第２の層間絶縁膜３１９上の導電性パッド３２３を視認できるようにするためである。
【０１０２】
実施例２、３においては、コモンコンタクト部のセルギャップを均一することと、導電性スペーサ４０１と対向電極２５２の接続抵抗を下げることを同時に実現するための構成を示したが、導電性スペーサ４０１と対向電極２５２の抵抗値を下げることを主要な目的とする場合であれば、ＴＦＴ基板側のコモンコンタクト部の構造を図１３に示すような、従来のコモンコンタクト部の構成としてもよい。この場合、図１３のコモンコンタクト部１６において、基板２３と対向電極２４の間に、実施例２、３で示した接続パッド５０１、６０１を形成すればよい。
【０１０３】
上述した実施例１〜３においては、本発明をアクティブマトリクス型液晶表示装置に応用した例を示したが、本発明のコンタクト構造は、対向する基板にそれぞれ形成された配線を導電性スペーサを介して電気的に接続するようなコンタクト構造を有する装置に応用可能であり、例えば、異なるシリコンウェハに形成されたＩＣ等を接続することも可能である。
【０１０４】
【発明の効果】
本発明のコモンコンタクト構造により、層間絶縁膜の膜厚がばらついても、基板ごとの基板間隔のばらつきをなくし、かつ導電性スペーサが原因となる接触不良の発生を減少することが可能になる。
【０１０５】
即ち、本発明においては、基板間隔は導電性スペーサの大きさのみに依存することになるため、導電性スペーサの大きさが同じであれば、第１の導電膜と第２の導電膜とを絶縁している絶縁膜の厚さが基板ごとに異なっても、その対向する基板の間隔を基板ごとに同じにすることができる。
【図面の簡単な説明】
【図１】 本実施形態のコモンコンタクト部の断面構成図。
【図２】 本実施形態のコモンコンタクト部の上面図。
【図３】 実施例１の液晶表示装置のＴＦＴ基板の上面図。
【図４】 実施例１の液晶表示装置の対向基板の上面図。
【図５】 実施例１のＴＦＴ基板の作製工程を示す図。
【図６】 実施例１の画素領域、コモンコンタクト部の断面構成図。
【図７】 実施例２の画素領域、コモンコンタクト部の断面構成図。
【図８】 実施例３の画素領域、コモンコンタクト部の断面構成図。
【図９】 実施例２のコモンコンタクト部の拡大構成図。
【図１０】 実施例３のコモンコンタクト部の断面構成図。
【図１１】 実施例３のコンタクト部の上面図。
【図１２】 従来例のＴＦＴ基板の上面図。
【図１３】 従来例の画素領域、コモンコンタクト部の断面構成図。
【図１４】 従来例のコモンコンタクト部の上面図。
【符号の説明】
１０１ 第１の基板
１０２ 第２の基板
１０３ 第１の導電膜
１０４ 絶縁膜
１０５ 第２の導電膜
１０６ 第３の導電膜
１０７ 導電性スペーサ
２００ ＴＦＴ基板
２０５ 取出し端子
２０６ コモンコンタクト部
２０７ 内部配線
２５０ 対向基板
２５２ 対向電極
３１５ 第１の層間絶縁膜
３１８ 内部配線
３１９ 第２の層間絶縁膜
３２２ 画素電極
３２３ 導電性パッド
４０１ 導電性スペーサ
４０２ スペーサ
５０１、６０１ 接続パッド[0001]
[Technical field to which the invention belongs]
  The present invention relates to a contact structure for electrically connecting wirings formed on opposing substrates via conductive spacers. In particular, the present invention relates to a contact structure applied to a common contact of an electro-optical device such as a liquid crystal display device.
[0002]
[Prior art]
  In recent years, liquid crystal display devices have been widely used in display units of portable information terminal devices (mobile devices) such as mobile computers and mobile phones (including PHS).TheYes. As a liquid crystal display device, an active matrix liquid crystal display device using a thin film transistor as a switching element is widely known.
[0003]
  In a liquid crystal display device, liquid crystal is sealed in two substrates, an electric field is formed by electrodes respectively formed on the two substrates, and display is performed by controlling the electric field strength. In an active matrix liquid crystal display device, one of two substrates is called a TFT substrate because a thin film transistor (TFT) for controlling voltage supply is formed on a pixel electrode, and the other substrate is called Since a counter electrode facing the pixel electrode is formed, it is called a counter substrate.
[0004]
  In an active matrix display device, display is realized by generating an electric field between a pixel electrode on a TFT substrate and a counter electrode on a counter substrate. The potential of the pixel electrode on the TFT substrate is controlled by a thin film transistor.TheHowever, the counter electrode on the counter substrate is fixed at a constant common potential. In order to fix the counter electrode at a common potential, the counter electrode is connected to an extraction terminal via a common contact formed on the TFT substrate, and the extraction terminal is connected to a power supply outside the substrate. With such a connection configuration, the potential of the counter electrode is fixed to the common potential by the power supply.
[0005]
  The structure of the common contact of the conventional active matrix display device will be briefly described below with reference to FIGS.
[0006]
  FIG. 12 is a top view of the TFT substrate 10. On the substrate 11, the pixel region 12 in which pixel electrodes and thin film transistors connected to the pixel electrodes are arranged in a matrix and the ON / OFF timing of the thin film transistors are controlled. There are provided a scanning line driving circuit 13 and a signal line driving circuit 14 for supplying image data to the pixel electrodes. Furthermore, an extraction terminal 15 for supplying electric power and a control signal from the outside is provided, and common contact portions 16a to 16d serving as connection portions with the counter electrode are provided.
[0007]
  FIG. 13 shows the pixel area.12And common contact16FIG. As shown in FIG. 13, in the pixel region 12 of the TFT substrate 10, a thin film transistor 17 is formed on the substrate 10, an interlayer insulating film 18 is formed on the thin film transistor 17, and a thin film transistor 17 is formed on the interlayer insulating film 18. A pixel electrode 19 connected to the drain electrode is formed.
[0008]
  In the common contact portion 16, the internal wiring 21 is formed by patterning the starting film of the source / drain electrode of the thin film transistor 17. A rectangular opening is formed in the interlayer insulating film 18, and a conductive pad 22 connected to the internal wiring 21 is formed in the opening. The pixel electrode 19 and the conductive pad 22 are patterned from the same starting film.
[0009]
  FIG. 14 is a top view of the conventional common contact portion 16, and the dotted line region inside the conductive pad 22 corresponds to the opening formed in the interlayer insulating film 18.
[0010]
  As shown in FIG. 13, a counter electrode 24 made of a transparent conductive film is formed on the surface of the counter substrate 23.TheThe counter electrode 24 faces the pixel electrode 19 in the pixel region 12, and faces the conductive pad 22 in the common contact portion 16.
[0011]
  In order to maintain the distance between the substrates 11 and 23, a spherical insulating spacer 25 is disposed in the pixel region 12, and a spherical conductive spacer 26 is disposed in the common contact portion 16. The counter electrode 24 is electrically connected to the conductive pad 22 of the TFT substrate by the conductive spacer 26. The conductive pad 22 is electrically connected to the internal wiring 21, and the internal wiring 21 is an extraction terminal.15Is electrically connected. With such a connection configuration, the counter electrode 24 on the counter substrate 23 side is connected to the extraction terminal on the TFT substrate 10 side.15It is connected to the.
[0012]
[Problems to be solved by the invention]
  In the conventional liquid crystal display device, as shown in FIG. 13, since an opening is formed in the interlayer insulating film 18 in the common contact portion 16, (cell gap Gc in the common contact portion) ≈ (cell gap in the pixel region) Gp) + (film thickness t of interlayer insulating film 18).
[0013]
  The cell gap Gp of the pixel region 12 is defined by the spacer 25. Since a standard product is used for the spacer 25, if the diameter of the spacer 25 is the same, the cell gap Gp of the pixel region 12 is substantially the same for each substrate. However, it is difficult to avoid the cell gap Gc of the common contact portion varying from substrate to substrate.
[0014]
  The cell gap Gc of the common contact portion depends only on the film thickness t of the interlayer insulating film 18 because the cell gap Gp is constant from the above relationship. Therefore, in order to make the cell gap Gc constant for each substrate, it is necessary to prevent the film thickness t of the interlayer insulating film 18 from varying. The film thickness t of the interlayer insulating film 18 is the same film for each substrate. Even if the film is formed to have a thickness t, it is inevitable that the film thickness t varies from substrate to substrate.
[0015]
  The common contact portion of the liquid crystal display device is usually 2-4.PiecesAlthough formed, the film thickness t of the interlayer insulating film 18 may vary from place to place even in the same substrate. In such a case, the film thickness t may vary from common contact portion to the same substrate. is there.
[0016]
  The film thickness t of such an interlayer insulating film 18ofVariationofTherefore, the cell gap Gc of the common contact portion varies from substrate to substrate or from common contact portion. Further, the variation in the cell gap Gc causes the variation in the cell gap Gp in the pixel region.
[0017]
  The influence of the variation in the cell gap Gc in the common contact portion on the cell gap Gp in the pixel region becomes more apparent as the area of the pixel region 12 becomes relatively smaller than the area of the common contact portion. In particular, a projection display used for a projector or the like is an extremely high-definition small-sized display of about 1 to 2 inches, so that the problem of variation in the cell gap Gp in the pixel region becomes apparent.
[0018]
  A standard product is also used for the conductive spacer 26, and the diameter is determined by the diameter of the spacer 25 in the pixel region 12 and the thickness of the interlayer insulating film 18 at the time of design. However, when the film thickness of the interlayer insulating film 18 is much larger than the design value, the cell gap Gc of the common contact portion becomes very large, and therefore the conductive spacer 26 makes the counter electrode a conductive pad. It becomes impossible to connect. In such a case, the potential of the counter electrode cannot be fixed to the common potential, and display cannot be performed.
[0019]
  The object of the present invention is to eliminate the above-described problems, eliminate variations in the distance between substrates from one substrate to another even when the film thickness of the interlayer insulating film varies, and provide conductivity.sexIt is an object of the present invention to provide a contact structure that can reduce the occurrence of contact failure caused by a spacer.
[0020]
[Means for Solving the Problems]
  In order to solve the above-described problems, the structure of the contact structure of the present invention is as follows.
  A contact structure for connecting conductive films respectively formed on the first substrate and the second substrate facing each other,
  A first conductive film formed on the first substrate;
  An insulating film formed on the first conductive film;
  A second conductive film formed on the insulating film;
  A third conductive film formed on the second substrate;
  Sandwiched between the first substrate and the second substrateMultiple sphericalA conductive spacer;
Have
  The insulating film reaches the first conductive film.DoAn opening is formed,
  In the opening, the first conductive film and the second conductive film are connected,
  The conductive spacer is in contact with both the second conductive film and the third conductive film on the insulating film.And
  The opening is larger than an area occupied by one conductive spacer, and has an area where the conductive spacer can freely move.It is characterized by that.
[0021]
  Furthermore, another configuration of the present invention is as follows:
  A contact structure for connecting conductive films respectively formed on the first substrate and the second substrate facing each other,
  A first conductive film formed on the first substrate;
  An insulating film formed on the first conductive film;
  A second conductive film formed on the insulating film;
  A third conductive film formed on the second substrate;
  It is sandwiched between the first substrate and the second substrate in a state of being mixed in the sealing material.Multiple sphericalA conductive spacer;
Have
  An opening reaching the first conductive film is formed in the insulating film,
  In the opening, the first conductive film and the second conductive film are connected,
  The conductive spacer is in contact with both the second conductive film and the third conductive film on the insulating film.And
  The opening is larger than an area occupied by one conductive spacer, and has an area where the conductive spacer can freely move.It is characterized by that.
  Furthermore, another configuration of the present invention is as follows:
  Opposing firstofA contact structure for connecting conductive films respectively formed on the substrate and the second substrate,
  A first conductive film formed on the first substrate;
  An insulating film formed on the first conductive film;
  A second conductive film formed on the insulating film;
  A third conductive film formed on the second substrate;
  An anisotropic conductive film sandwiched between the first substrate and the second substrate;
Have
  An opening reaching the first conductive film is formed in the insulating film,
  In the opening, the first conductive film and the second conductive film are connected,
  The anisotropic conductive film has a plurality ofSphericalConductive spacers are mixed in a sealing material, and at least one of the conductive spacers is in contact with both the second conductive film and the third conductive film on the insulating film.And
  The opening is larger than an area occupied by one conductive spacer, and has an area where the conductive spacer can freely move.It is characterized by that.
[0022]
  Furthermore, the present inventionActive matrix display device according toThe configuration of
  Having opposing first and second substrates;Multiple sphericalAn active matrix display device comprising a common contact portion for connecting a conductive film formed on the first substrate and a conductive film formed on the second substrate by a conductive spacer,
  A first conductive film formed on the first substrate;
  An insulating film formed on the first conductive film;
  A second conductive film formed on the insulating film;
  A third conductive film formed on the second substrate;
Have
  In the common contact portion, the insulating film reaches the first conductive film.DoAn opening is formed, the first conductive film and the second conductive film are connected in the opening, and the conductive spacer is formed on the insulating film with the second conductive film and the third conductive film. On both sides of the membraneAnd
  The opening is larger than an area occupied by one conductive spacer, and has an area where the conductive spacer can freely move.It is characterized by that.
[0023]
  Furthermore, another configuration of the present invention is as follows:
  Having opposing first and second substrates;Multiple sphericalAn active matrix display device comprising a conductive film formed on the first substrate by a conductive spacer and a common contact portion for connecting the conductive film formed on the second substrate,
  A first conductive film formed on the first substrate;
  An insulating film formed on the first conductive film;
  A second conductive film formed on the insulating film;
  A third conductive film formed on the second substrate;
Have
  In the common contact portion, an opening reaching the first conductive film is formed in the insulating film, and the first conductive film and the second conductive film are connected in the opening, and the conductive film The spacer is in contact with both the second conductive film and the third conductive film on the insulating film in a state of being mixed in the sealing material.And
  The opening is larger than an area occupied by one conductive spacer, and has an area where the conductive spacer can freely move.It is characterized by that.
[0024]
  Furthermore, another configuration of the present invention is as follows:
A plurality of opposing first and second substrates;SphericalA common contact portion for connecting the conductive film formed on the first substrate and the conductive film formed on the second substrate by an anisotropic conductive film in which a conductive spacer is mixed in a sealing material. An active matrix display device comprising:
  A first conductive film formed on the first substrate;
  An insulating film formed on the first conductive film;
  A second conductive film formed on the insulating film;
  A third conductive film formed on the second substrate;
Have
  In the common contact portion, an opening reaching the first conductive film is formed in the insulating film, and the first conductive film and the second conductive film are connected to each other in the opening. At least one of the conductive spacers in the conductive film is in contact with both the second conductive film and the third conductive film on the insulating film.And
  The opening is larger than an area occupied by one conductive spacer, and has an area where the conductive spacer can freely move.It is characterized by that.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
  An embodiment of the present invention will be described with reference to FIGS.
[0026]
  [ActualForm1] FIG. 1 is a cross-sectional configuration diagram of a common contact portion of the present embodiment, and FIG. 2 is a top view on the TFT substrate side. In addition, FIG.(A)A sectional enlarged view of the region 120 shown in FIG.
[0027]
  As shown in FIG. 13, in the conventional example, the pixel region12The spacer is disposed on the interlayer insulating film 18 via the pixel electrode 19, but the interlayer insulating film 18 does not exist below the conductive pad 22 of the common contact portion 16. The absence of the interlayer insulating film 18 indicates that the cell contact of the common contact portion is not.TsuThis is because the gap Gc depends on the film thickness of the interlayer insulating film 18.
[0028]
  Therefore, in the present embodiment, an insulator is also present in the lower layer of the conductive pad in the common contact portion, and a conductive spacer is disposed on the insulator, so that the cell contact of the common contact portion is arranged.TsuGc does not depend on the thickness of the interlayer insulating film 18likeIn this embodiment, the interlayer insulating film18An opening is formed so as to selectively remain.
[0029]
  In this embodiment, the first substrate 101 has a first conductive film 103, an insulating film 104 covering the first conductive film 103, and the insulating film 104 is selectively left open so that the first conductive film is opened.103And the second conductive film 105 covering the remaining insulating film 104a and the opening 111, respectively.ShapeMade.
[0030]
  A third conductive film 106 is formed over the second substrate 102, and a conductive spacer 107 is sandwiched between the first substrate 101 and the second substrate 102.
[0031]
  In the conventional opening 110 shown in FIG.TheHowever, in this embodiment, the insulating film 104a is selectively left.LetAperture110Form. This opening110Thus, the first conductive film 103 is exposed, and the first conductive film 103 and the second conductive film 105 are connected here.
[0032]
  Further, since the remaining insulating film 104a is closest to the second substrate 102 on the first substrate 101 side, a conductive spacer is formed on the remaining insulating film 104a as shown in FIG. By 107, the second conductive film 105 on the first substrate and the third conductive film 106 on the second substrate 102 are electrically connected.
[0033]
  Further, since the remaining insulating film 104 a is closest to the second substrate in the opening 110, the conductive spacer 107 that electrically connects the second conductive film 105 and the third conductive film 106. Thus, the substrate gap G is maintained. Therefore, this substrate interval G depends only on the size of the conductive spacer 107. Therefore, if the size of the conductive spacer 107 is the same, even if the thickness t of the insulating film 104 is different for each substrate, the substrate gap G can be the same for each substrate.
[0034]
  In the present embodiment, the area of the opening 111 is preferably sufficiently larger than the area occupied by one conductive spacer, and it is preferable to have a margin that allows the conductive spacer to move freely. The reason for this is to prevent the conductive spacer 107 present in the opening 111 from contributing to maintaining the gap. If there is no room for the conductive spacers to move freely in this region, a plurality of conductive spacers 107 are stacked here, and the substrate interval G cannot be made uniform over the entire substrate.
[0035]
  Furthermore, in the present embodiment, the area of the remaining insulating film 104a surface is preferably sufficiently larger than one conductive spacer 107 to occupy and is a space where the conductive spacer 107 is surely disposed. This is because if the conductive spacer 107 is not reliably disposed on the insulating film 104a, it is impossible to establish an electrical connection between the first substrate and the second substrate, and further it is impossible to maintain a gap. Because.
[0036]
  In this embodiment, the opening 111 is formed as shown in FIG. 2A. However, as shown in FIG. 2B, the relationship between the remaining insulating film 104a and the opening 111 is reversed. You can also. Note that FIG.A1) is an enlarged cross-sectional view of a region 120 indicated by a dotted line in FIG.
[0037]
  Embodiment Mode 2 An embodiment mode of the present invention is described with reference to FIGS. 1 and 2A. FIG. 1 is a cross-sectional configuration diagram of the common contact portion of the present embodiment, and FIG. 2A is a top view on the TFT substrate side. An enlarged cross-sectional view of a region 120 indicated by a dotted line in FIG. 2A corresponds to FIG.
[0038]
  RealOutIn the same manner as in the first embodiment, the common contact portion is also provided with an insulator below the conductive pad, and a conductive spacer is disposed on the insulator, so that the cell contact of the common contact portion is arranged.TsuThe value Gc does not depend on the thickness of the interlayer insulating film 18. Therefore, in this embodiment, the interlayer insulating film18An opening is formed so as to selectively remain.
[0039]
  In other words, in the present embodiment, an insulator is formed below the conductive pad 22 and a conductive spacer is disposed on the insulator, so that the cell gap of the common contact portion is formed.TsuThe gap Gc is made independent of the thickness of the interlayer insulating film 18.
[0040]
  As shown in FIG. 1, the first substrate 101 includes a first conductive film 103, an insulating film 104 covering the first conductive film 103, and a first conductive film 103 formed on the insulating film 104. Exposed opening111And the opening111More exposed first conductive film103Insulation selectively formed on the surfacefilm104a and opening111A second conductive film 105 is formed to cover the film.
[0041]
  A third conductive film 106 is formed over the second substrate 102, and a conductive spacer 107 is disposed between the first substrate 101 and the second substrate 102.
[0042]
  FIG. 2A is a top view on the TFT substrate side and shows a state where the second conductive film 105 is not formed. In FIG. 2A, an opening 110 indicated by a dotted line corresponds to an opening for a common contact formed in the interlayer insulating film 18 of the conventional example. In the present embodiment, the opening 110 has a first conductive film.103Selectively insulate so that the exposed part remainsfilm104a is formed.
[0043]
  Insulation at opening 110filmIn the region where 104a is not formed, the first conductive film 103 is exposed and connected to the second conductive film 105 formed thereon.
[0044]
  Also, the first substrate101On the side, insulation at the opening 110filmSince 104a is closest to the second substrate, as shown in FIG.filmThe conductive film 107 electrically connects the second conductive film 105 over the first substrate 101 and the third conductive film 106 over the second substrate 102 over 104a.
[0045]
  Furthermore, the opening 110 is insulated.filmSince 104 a is closest to the second substrate 102, the substrate gap G is held by the conductive spacer 107 that electrically connects the second conductive film 105 and the third conductive film 106. Therefore, this substrate interval G depends only on the size of the conductive spacer 107. Therefore, if the conductive spacers 107 have the same size, the substrate gap G can be made the same for each substrate even if the thickness t of the insulating film 104 is different for each substrate.
[0046]
  In this embodiment, insulationfilmThe area of the region where 104a is not formed is preferably sufficiently larger than one conductive spacer 107 to occupy, and it is preferable to have a margin that allows the conductive spacer 107 to move freely. The reason for this is insulationfilmThis is to prevent the conductive spacer 107 existing in the region where the 104a is not formed from contributing to maintaining the gap. If there is no room for the conductive spacers to move freely in this region, a plurality of conductive spacers 107 are stacked here, and the substrate interval G cannot be made uniform over the entire substrate.
[0047]
  Furthermore, in this embodiment, insulationfilm104aofThe surface area is sufficiently larger than one conductive spacer 107 to occupy and is preferably a space where the conductive spacer 107 is surely arranged. This is insulationfilmThis is because if the conductive spacer 107 is not securely disposed on the 104a, electrical connection cannot be established between the first and second substrates, and further, the gap cannot be maintained.
[0048]
  Further, in this embodiment, as shown in FIG.film104a is formed, but as shown in FIG.filmThe relationship between the region where 104a is formed and the region where the first conductive film 103 is exposed can be reversed.
[0049]
【Example】
  [Embodiment 1] This embodiment shows an example in which the present invention is applied to a common contact portion of a reflective liquid crystal display device. FIG. 3 is a top view of the TFT substrate of this embodiment, and FIG. 4 is a top view of the counter substrate.
[0050]
  As shown in FIG. 3, in the TFT substrate 200, on the substrate 201, a pixel region 202 in which thin film transistors connected to the pixel electrode and the pixel electrode are arranged in a matrix, and ON / OFF timing of the thin film transistor are controlled. A scanning line driving circuit 203 for supplying image data to the pixel electrode and a signal line driving circuit 204 for supplying image data are provided. Further, an extraction terminal 205 for supplying electric power and a control signal from the outside is provided, and common contact portions 206a to 206d serving as connection portions with the counter electrode are provided.
[0051]
  As shown in FIG. 4, the counter substrate 250 has a structure in which a counter electrode 252 made of a light-transmitting conductive film is formed on the substrate. A rectangular region 253 at the center is a region facing the pixel region 202 of the TFT substrate 200, and regions 254 a to 254 d at the four corners are regions electrically connected to the contact portions 206 a to 206 d of the TFT substrate 200.
[0052]
  As shown in FIG. 3, conductive pads are formed on the common contact portions 206a to 206d of the TFT substrate 200, respectively. These conductive pads are electrically connected by internal wirings 207a to 207c.InIt is connected. The internal wirings 207a and 207b extend to the extraction terminal 205 and are electrically connected to the common terminals 205a and 205b.
[0053]
  Hereinafter, a process of manufacturing the pixel region 202 and the common contact portion 206 of the TFT substrate will be described with reference to FIGS.
[0054]
  First, a substrate 201 having an insulating surface is prepared. In this embodiment, a silicon oxide film is formed as a base film on a glass substrate. An active layer 302 made of a crystalline silicon film is formed on the substrate 201. Note that although only one thin film transistor is illustrated in this embodiment, in reality, one million or more thin film transistors are formed in the pixel region 202.
[0055]
  In this embodiment, an amorphous silicon film is thermally crystallized to obtain a crystalline silicon film. Then, the crystalline silicon film is patterned by a normal photolithography process to obtain an active layer 302. In this embodiment, a catalyst element (nickel) that promotes crystallization is added during crystallization. This technique is described in detail in Japanese Patent Application Laid-Open No. 7-130652.
[0056]
  Next, a 150 nm thick silicon oxide film 303 is formed, an aluminum film (not shown) containing scandium of 0.2 wt% is formed thereon, and the aluminum film is patterned using the resist mask 304. Then, an island pattern 305 was formed as a prototype of the gate electrode (FIG. 5A).
[0057]
  In this embodiment, the anodic oxidation technique described in JP-A-7-135318 is used here. For details, refer to the publication.
[0058]
  First, anodic oxidation is performed in a 3% oxalic acid aqueous solution while leaving the resist mask 304 used for patterning on the island pattern 305. At this time, a formation current of 2 to 3 mV is passed using the platinum electrode as a cathode, and the ultimate voltage is 8V. As a result, since the resist mask 304 exists on the upper surface, a porous anodic oxide film 306 is formed on the side surface of the island pattern 305 (FIG. 5B).
[0059]
  Thereafter, after removing the resist mask 304, anodization is performed in a solution obtained by neutralizing an ethylene glycol solution of 3% tartaric acid with aqueous ammonia. At this time, the formation current may be 5 to 6 mV, and the ultimate voltage may be 100V. Thus, a dense anodic oxide film 307 is formed.
[0060]
  Then, the portion of the island pattern 305 that is not anodized is defined as the gate electrode 308 by the anodizing step. Note that the internal wiring 207c that connects the common contact portions 206c and 206d is also formed simultaneously with the formation of the gate electrode 308 using the aluminum film as a starting film.
[0061]
  Next, the silicon oxide film 303 using the gate electrode 308 and the surrounding anodic oxide films 306 and 307 as a mask.DThe gate insulating film 309 is formed by etching. Etching employed a dry etching method using CF_ (4) gas (FIG. 5C).
[0062]
  After forming the gate insulating film 309, a porous anodic oxide film306Was removed by wet etching using aluminum mixed acid.
[0063]
  Next, impurity ions imparting one conductivity are added by an ion implantation method or a plasma doping method. If an N-type thin film transistor is arranged in the pixel region, P (phosphorus) ions may be added, and if a P-type thin film transistor is arranged, B (boron) ions may be added.
[0064]
  In this example, the impurity ion addition step was performed twice using an ion implantation method. The first time was performed at a high acceleration voltage of 80 keV, and adjustment was made so that the peak of impurity ions was located under the end (protrusion) of the gate insulating film 309. The second time was performed at a low acceleration voltage of 5 keV, and the acceleration voltage was adjusted so that impurity ions were not added under the end portion (projecting portion) of the gate insulating film 309.
[0065]
  Thus, the source region 310, the drain region 311, the low concentration impurity regions 312, 313, and the channel formation region 314 of the thin film transistor are formed. Note that the low-concentration impurity region 313 on the drain region 311 side is also referred to as an LDD region (FIG. 5D).
[0066]
  At this time, the source and drain regions 310 and 311 are preferably doped with impurity ions to such an extent that a sheet resistance of 300 to 500 Ω / □ can be obtained. The low concentration impurity regions 312 and 313 need to be optimized in accordance with the performance of the thin film transistor. After the impurity ion addition step was completed, heat treatment was performed to activate the impurity ions.
[0067]
  Next, a silicon oxide film having a thickness of 1 μm was formed as the first interlayer insulating film 315.FirstInterlayer insulation film315The film thickness of 1 μm is set so as to make the surface of the first interlayer insulating film 315 as flat as possible. By making the film thickness, the protrusion due to the gate electrode 308 can be reduced.
[0068]
  As the first interlayer insulating film 315, a silicon nitride film or a silicon oxynitride film may be formed in addition to the silicon oxide film. Alternatively, a multilayer film of these insulating films may be used.
[0069]
  Then, after forming contact holes for the source and drain regions 310 and 311 in the first interlayer insulating film 315 and contact holes for the internal wiring 207c in the common contact portions 206c and 206d, the source and drain electrodes 316 and 317, A conductive film to be a starting film for the internal wiring 318 is formed.
[0070]
  Here, a multilayer film of a titanium (Ti) film, an aluminum (Al) film, and a titanium (Ti) film was formed by a sputtering method as the conductive film. The thickness of the titanium (Ti) film was 100 nm, and the thickness of the aluminum film was 300 nm. The multilayer film was patterned to form a source electrode 316, a drain electrode 317, and an internal wiring 318 (FIG. 5E).
[0071]
  The internal wiring 318 in FIG. 5 corresponds to the internal wirings 207a and 207b in FIG. The internal wirings 207a and 207b are common contact portions 206.b, 206cThe gate electrode 308 is connected to the internal wiring 207 c formed through the same process.
[0072]
  Next, an organic resin film is formed to a thickness of 1 to 2 μm as the second interlayer insulating film 319. As the organic resin film, polyimide, polyamide, polyimide amide, acrylic, or the like can be used. The organic resin film is used in order to flatten the surface of the second interlayer insulating film 319. Flattening the surface of the second interlayer insulating film 319 is important for making the cell gap uniform. In this embodiment, polyimide is formed to a thickness of 1 μm as the second interlayer insulating film 319.
[0073]
  Next, contact holes 320 and 321 for the drain electrode 317 and the internal wiring 318 were opened in the second interlayer insulating film 319. The contact hole 321 of the internal wiring 318 has a rectangular opening of 100 μm × 100 μm in a rectangular region 110 of 1.1 mm × 1.1 mm, like the opening 111 shown in FIG. The matrix was formed in a 5 × 5 matrix at intervals of In addition to the contact hole 321, a contact hole for connecting the internal wiring 318 (207a, 207b) and the common terminals 205a, 205b is formed in the lead-out terminal 205 portion.(Fig. 5 (F)).
[0074]
  As will be described later, in this embodiment, since the diameter of the conductive spacer is set to 3.5 μm, the opening is set to 100 μm × 100 μm, and a sufficient clearance is provided so that the conductive spacer disposed therein can move. The conductive spacers were not stacked on the part.
[0075]
  In addition, since the area of the region where the interlayer insulating film 319 remains in the common contact portion is a sufficiently wide region that allows the conductive spacer to move, the conductive spacer can be reliably disposed in this region. . Therefore, the cell gap can be held and the electrical connection can be reliably performed by the conductive spacer disposed in this region.
[0076]
  Then, a metal thin film that will later become the pixel electrode 322 and the conductive pad 323 is formed to a thickness of 100 nm to 400 nm. In this embodiment, an aluminum film to which 1 wt% titanium is added as a metal thin film is formed to a thickness of 300 nm by sputtering. After that, put the metal thin filmNThus, a pixel electrode 322 and a conductive pad 323 were formed. The conductive pad 323 was formed in a 1.1 mm × 1.1 mm rectangular shape so as to cover the contact hole 321. Further, the extraction terminal 205 is also patterned. Thus, the TFT substrate is completed (FIG. 5G).
[0077]
  On the other hand, as shown in FIG. 6, in the counter substrate 250, the counter electrode 252 made of an ITO film was formed on the translucent substrate 251. As the substrate 251, a glass or a quartz substrate can be used.
[0078]
  Next, the TFT substrate 200 and the counter substrate 250 are bonded together. This bonding process is knownNoThis can be done in accordance with the Le method.
[0079]
  First, a sealing material is applied to one of the TFT substrate 200 and the counter substrate 250. In this embodiment, a sealing material is applied to the counter substrate 250 side. An ultraviolet / thermosetting resin material was used as the sealing material, and the sealing material was applied linearly around the substrate with the seal dispenser device leaving the liquid crystal injection port. Further, a sealing material in which 3.0 wt% of the spherical conductive spacer 401 is applied is applied to the regions 254a to 254d shown in FIG. The sealing material mixed with the conductive spacer functions as an anisotropic conductive film.
[0080]
  As the conductive spacer 401, a sphere made of a resin material coated with a conductive film is generally used. In this embodiment, the conductive spacer 401 covered with gold (Au) is used. The diameter of the conductive spacer 401 may be about 0.2 μm to 1 μm larger than the cell gap. In this example, a conductive spacer 401 having a diameter of 3.5 μm was used in order to set the cell gap to 3 μm. After applying the sealing material, it is temporarily fired.
[0081]
  Next, spacers 402 for maintaining the cell gap are dispersed on one of the TFT substrate 200 and the counter substrate 250. In this embodiment, the spacers 402 are dispersed on the counter substrate 250 side. In order to set the cell gap to 3 μm, the spacer 402 is a spherical spacer made of a polymer material having a diameter of 3 μm.
[0082]
  Next, the TFT substrate 200 and the counter substrate 250 were opposed to each other and pressed until the cell gap in the pixel region became the diameter of the spacer 402. In the pressed state, the sealing material is irradiated with ultraviolet rays for 10 seconds or more to cure the sealing material, fix the cell gap, and then heat while applying pressure to improve the adhesive strength of the sealing material.
[0083]
  Then, liquid crystal is sealed, and the cell opening is sealed to seal the cell assembly.StandingThe process is complete. As shown in FIG. 6, the counter electrode 252 of the counter substrate 250 is electrically connected to the conductive pad 323 of the TFT substrate 200 by the conductive spacer 401, and the conductive pad 323 connects the internal wiring 318 on the TFT substrate side.ThroughConnected to the common terminal. With such a connection structure, the counter electrode 252 on the counter substrate 250 side can be connected to an external power source by wiring on the TFT substrate side. An enlarged view of the common contact portion in FIG. 6 corresponds to FIG.
[0084]
  In this embodiment, in order to set the cell gap to 3 μm, the diameter of the spacer 402 dispersed in the pixel region is 3 μm, and the diameter of the conductive spacer 401 is 3.5 μm. The diameter of the conductive spacer is larger than the diameter (cell gap) of the spacer 402 because the counter electrode 252 and the conductive pad are used.323This is to ensure the connection. In the pressing step of the substrate bonding step, the conductive spacer 401 is crushed because it has a diameter larger than the cell gap. By being crushed, the counter electrode 252 and the conductive pad323The contact area becomes large, electrical connection is ensured, and the cell gap can be kept the same as the pixel region.
[0085]
  In this embodiment, the internal wiring 318 is formed by the starting films of the source and drain electrodes 316 and 317, but the internal wiring 318 may be a wiring below the pixel electrode 322. For example, the second interlayer insulating film319When a black matrix made of a conductive film such as titanium is formed therein, the internal wiring 318 can be formed using this conductive film.
[0086]
  In this embodiment, in order to make the cell gap uniform, it is important that the surface of the second interlayer insulating film 319 on which the pixel electrode 322 is formed is flat, and the internal wiring 318 is formed. The flatness of the surface of the first interlayer insulating film 315 is also important.
[0087]
  Examples of a method for obtaining an interlayer insulating film having a flat surface include a method by increasing the thickness of the interlayer insulating film, a method by leveling using an organic resin film, a method by mechanical polishing, and a method by an etch back technique. In this embodiment, the first interlayer insulating film 315 is planarized.ThickeningAdopt the method according to2Interlayer insulation film319Although the leveling method using an organic resin film is employed for the planarization, other methods may be used for planarization.
[0088]
  In the liquid crystal display device of this embodiment, a dichroic dye is dispersed in the liquid crystal layer, an alignment film is provided on the TFT substrate and the counter substrate, or a color film is formed on the counter substrate.TIt is also possible to provide it. Such types of liquid crystal layer, alignment film, color fillOfThe presence / absence and the like may be appropriately determined by the practitioner depending on the driving method, the type of liquid crystal, and the like.
[0089]
  For example, when a color filter is provided on the counter substrate 250 side, the color filter is not formed in the common contact portion, so that a step is generated between the pixel region and the common contact portion in the counter substrate. In order to correct this step, it is necessary to increase the diameter of the conductive spacer by about the thickness of the color filter.
[0090]
  In addition, although the present embodiment shows an example of a reflective liquid crystal display device, a transmissive liquid crystal display device can also be used. In this case, a starting film of a pixel electrode and a conductive pad is used.ThroughWhat is necessary is just to form with the ITO film | membrane etc. which have optical property.
[0091]
  In this embodiment, a coplanar thin film transistor which is a typical top gate thin film transistor is described as an example, but a bottom gate thin film transistor may be used. In addition to the thin film transistor, a thin film diode, an MIM element, a varistor element, or the like can be used.
[0092]
  [Example 2] This implementationAn example is5 is a modification of the common contact portion of the first embodiment. FIG. 7 is a cross-sectional configuration diagram of the active matrix display device of this embodiment. In FIG. 7, the configuration of the TFT substrate is the same as that in FIG. In FIG. 7, the same reference numerals as those in FIG. 6 denote the same members. FIG. 9 shows an enlarged view of the common contact portion shown in FIG.
[0093]
  In Example 1 shown in FIG. 6, since the counter electrode 252 is made of an ITO film that is a transparent conductive film, the electrical resistance between the counter electrode 252 and the conductive spacer 401 is larger than that of the metal film. The present embodiment aims to reduce this electrical resistance.
[0094]
  For this reason, a metal film is formed on the counter substrate 250 side and patterned to form connection pads 501 made of conductive films on the common contact portions 254a to 254d, respectively. By forming the connection pad 501, the resistance value between the counter electrode 252 and the conductive spacer 401 can be reduced. However, it is important that the conductive film constituting the connection pad 501 has a lower electrical resistance than the conductive film used for the counter electrode 252.
[0095]
  In addition, when the black matrix on the counter substrate side is formed of a conductive film such as chromium, the connection pad 501 can be formed of this conductive film, and when the black matrix is formed by patterning the conductive film, the connection pad 501 can be formed. A pad 501 may be formed.
[0096]
  Example 3 This example is a modification of Example 2, and FIG. 8 is a cross-sectional configuration diagram of an active matrix display device of this example. In FIG. 8, the configuration of the TFT substrate is the same as that in FIG. 6, and some of the reference numerals are omitted. In FIG. 8, the same reference numerals as those in FIG. 6 denote the same members. Moreover, the enlarged view of the common contact part of FIG. 8 corresponds to FIG.
[0097]
  In Example 1, since both the counter substrate 251 and the counter electrode 252 have translucency, the counter substrate is bonded to the substrate.251The distribution of the conductive spacers 401 could be visually recognized from the side to the common contact portion. However, since the connection pad 501 made of a metal film is formed in the second embodiment, the state of distribution of the conductive spacer 401 cannot be visually recognized.
[0098]
  The object of the present embodiment is to make it possible to visually recognize the distribution of the conductive spacer 401 in a state where a connection pad for lowering the resistance value is provided. Therefore, an opening is selectively provided in the connection pad 601 so that the conductive spacer 401 can be seen through the opening.
[0099]
  FIG. 11 is a top view of the contact portion of the present embodiment and shows a state viewed from the counter substrate side. 10 corresponds to a cross-sectional configuration diagram of a common contact portion in a region 600 surrounded by a dotted line in FIG. As shown in FIG. 11, an opening 602 is formed in the conductive pad 601. Since only the counter substrate 251 and the counter electrode 252 exist in the opening portion 602, and both have translucency, it is possible to check the distribution of the conductive spacer 401 from the opening portion 602.
[0100]
  In order to maintain the cell gap, the opening 602 is preferably formed at a position facing the contact hole 321 opened in the second interlayer insulating film of the TFT substrate, where the conductive spacer 401 is not in contact with the counter electrode. Further, the area is reduced to the second interlayer insulating film.ofIt may be formed slightly larger than the opening by several% to 30%. Note that the number, arrangement, shape, and the like of the openings 602 are not limited to those in FIG.
[0101]
  The reason why the opening 602 of the connection pad 601 is formed slightly larger than the opening of the second interlayer insulating film is that the second interlayer insulating film contributing to electrical connection319Top conductive pad323This is to make it visible.
[0102]
  In the second and third embodiments, the configuration for simultaneously realizing the uniform cell gap of the common contact portion and lowering the connection resistance between the conductive spacer 401 and the counter electrode 252 is shown. If the main purpose is to reduce the resistance value of the counter electrode 252, the structure of the common contact portion on the TFT substrate side may be a conventional common contact portion as shown in FIG. In this case, the connection pads 501 and 601 shown in the second and third embodiments may be formed between the substrate 23 and the counter electrode 24 in the common contact portion 16 of FIG.
[0103]
  In Examples 1 to 3 described above, the present invention is an active matrix type liquid.CrystalAlthough an example of application to a display device has been shown, the contact structure of the present invention can be applied to a device having a contact structure in which wirings formed on opposing substrates are electrically connected via a conductive spacer. For example, it is possible to connect ICs or the like formed on different silicon wafers.
[0104]
【The invention's effect】
  Due to the common contact structure of the present invention, even if the film thickness of the interlayer insulating film varies, it is possible to eliminate variations in the distance between the substrates and to conductsexIt is possible to reduce the occurrence of contact failure caused by the spacer.
[0105]
  That is, in the present invention, since the substrate interval depends only on the size of the conductive spacer, if the size of the conductive spacer is the same, the first conductive film and the second conductive film are connected. Even when the thickness of the insulating film that is insulated differs from one substrate to another, the distance between the opposing substrates can be the same for each substrate.
[Brief description of the drawings]
FIG. 1 is a cross-sectional configuration diagram of a common contact portion of the present embodiment.
FIG. 2 is a top view of a common contact portion of the present embodiment.
3 is a top view of a TFT substrate of the liquid crystal display device according to Embodiment 1. FIG.
4 is a top view of a counter substrate of the liquid crystal display device according to Embodiment 1. FIG.
5 is a diagram showing manufacturing steps of a TFT substrate of Example 1. FIG.
6 is a cross-sectional configuration diagram of a pixel region and a common contact portion according to Embodiment 1. FIG.
7 is a cross-sectional configuration diagram of a pixel region and a common contact portion in Embodiment 2. FIG.
8 is a cross-sectional configuration diagram of a pixel region and a common contact portion in Embodiment 3. FIG.
FIG. 9 is an enlarged configuration diagram of a common contact portion according to the second embodiment.
10 is a cross-sectional configuration of a common contact portion in Example 3. FIG.Figure.
11 is a top view of a contact portion according to Embodiment 3. FIG.
FIG. 12 is a top view of a conventional TFT substrate.
FIG. 13 is a cross-sectional configuration diagram of a pixel region and a common contact portion of a conventional example.
FIG. 14 is a top view of a conventional common contact portion.
[Explanation of symbols]
101 first substrate
102 second substrate
103 first conductive film
104 Insulating film
105 Second conductive film
106 third conductive film
107 Conductive spacer
200 TFT substrate
205 Extraction terminal
206 Common contact part
207 Internal wiring
250 Counter substrate
252 Counter electrode
315 First interlayer insulating film
318 Internal wiring
319 Second interlayer insulating film
322 Pixel electrode
323 conductive pad
401 Conductive spacer
402 Spacer
501, 601 connection pad

Claims (29)

対向する第１の基板と第２の基板にそれぞれ形成された導電膜を接続するためのコンタクト構造であって、
前記第１の基板に形成された第１の導電膜と、
前記第１の導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の導電膜と、
前記第２の基板に形成された第３の導電膜と、
前記第１の基板と前記第２の基板間に挟まれている複数の球状の導電性スペーサと、
を有し、
前記絶縁膜には、前記第１の導電膜に達する開口部が形成され、
前記開口部において、前記第１の導電膜と前記第２の導電膜とが接続され、
前記導電性スペーサは、前記絶縁膜上において前記第２の導電膜と前記第３の導電膜の双方に接しており、
前記開口部は、１つの前記導電性スペーサが占める面積よりも広く、前記導電性スペーサが自由に移動できる面積を有することを特徴とするコンタクト構造。A contact structure for connecting conductive films respectively formed on the first substrate and the second substrate facing each other,
A first conductive film formed on the first substrate;
An insulating film formed on the first conductive film;
A second conductive film formed on the insulating film;
A third conductive film formed on the second substrate;
A plurality of spherical conductive spacers sandwiched between the first substrate and the second substrate;
Have
Wherein the insulating film has an opening that reaches the first conductive film is formed,
In the opening, the first conductive film and the second conductive film are connected,
The conductive spacer is in contact with both the second conductive film and the third conductive film on the insulating film ,
The opening is wider than the area occupied by one of said electrically conductive spacers, contact structures characterized by Rukoto which have a surface area of the conductive spacers can move freely. 対向する第１の基板と第２の基板にそれぞれ形成された導電膜を接続するためのコンタクト構造であって、
前記第１の基板に形成された第１の導電膜と、
前記第１の導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の導電膜と、
前記第２の基板に形成された第３の導電膜と、
シール材に混入された状態で、前記第１の基板と前記第２の基板間に挟まれている複数の球状の導電性スペーサと、
を有し、
前記絶縁膜には、前記第１の導電膜に達する開口部が形成され、
前記開口部において、前記第１の導電膜と前記第２の導電膜とが接続され、
前記導電性スペーサは、前記絶縁膜上において前記第２の導電膜と前記第３の導電膜の双方に接しており、
前記開口部は、１つの前記導電性スペーサが占める面積よりも広く、前記導電性スペーサが自由に移動できる面積を有することを特徴とするコンタクト構造。A contact structure for connecting conductive films respectively formed on the first substrate and the second substrate facing each other,
A first conductive film formed on the first substrate;
An insulating film formed on the first conductive film;
A second conductive film formed on the insulating film;
A third conductive film formed on the second substrate;
A plurality of spherical conductive spacers sandwiched between the first substrate and the second substrate in a state of being mixed in a sealing material;
Have
An opening reaching the first conductive film is formed in the insulating film,
In the opening, the first conductive film and the second conductive film are connected,
The conductive spacer is in contact with both the second conductive film and the third conductive film on the insulating film ,
The opening is wider than the area occupied by one of said electrically conductive spacers, contact structures characterized by Rukoto which have a surface area of the conductive spacers can move freely. 対向する第１の基板と第２の基板にそれぞれ形成された導電膜を接続するためのコンタクト構造であって、
前記第１の基板に形成された第１の導電膜と、
前記第１の導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の導電膜と、
前記第２の基板に形成された第３の導電膜と、
前記第１の基板と前記第２の基板間に挟まれている異方性導電膜と、
を有し、
前記絶縁膜には、前記第１の導電膜に達する開口部が形成され、
前記開口部において、前記第１の導電膜と前記第２の導電膜とが接続され、
前記異方性導電膜は複数の球状の導電性スペーサがシール材に混入されてなり、前記導電性スペーサの少なくとも１つは、前記絶縁膜上において前記第２の導電膜と前記第３の導電膜の双方に接しており、
前記開口部は、１つの前記導電性スペーサが占める面積よりも広く、前記導電性スペーサが自由に移動できる面積を有することを特徴とするコンタクト構造。A contact structure for connecting the first substrate and the conductive films formed on a second substrate facing,
A first conductive film formed on the first substrate;
An insulating film formed on the first conductive film;
A second conductive film formed on the insulating film;
A third conductive film formed on the second substrate;
An anisotropic conductive film sandwiched between the first substrate and the second substrate;
Have
An opening reaching the first conductive film is formed in the insulating film,
In the opening, the first conductive film and the second conductive film are connected,
The anisotropic conductive film includes a plurality of spherical conductive spacers mixed in a sealing material, and at least one of the conductive spacers includes the second conductive film and the third conductive film on the insulating film. Touching both sides of the membrane ,
The opening is wider than the area occupied by one of said electrically conductive spacers, contact structures characterized by Rukoto which have a surface area of the conductive spacers can move freely. 請求項１乃至３のいずれか一項において、前記第１の導電膜は、チタン膜、アルミニウム膜、チタン膜でなる多層膜であることを特徴とするコンタクト構造。In any one of claims 1 to 3, wherein the first conductive film, a contact structure which is a multilayer film made of a titanium film, an aluminum film, a titanium film. 請求項１乃至４のいずれか一項において、前記第２の導電膜は透光性を有することを特徴とするコンタクト構造。In any one of claims 1 to 4, wherein the second conductive film contact structure, characterized in that a light-transmitting. 請求項１乃至４のいずれか一項において、前記第２の導電膜はＩＴＯ膜であることを特徴とするコンタクト構造。Contact structure, characterized in that in any one of claims 1 to 4, wherein the second conductive film is an ITO film. 請求項１乃至６のいずれか一項において、前記第３の導電膜は透明導電膜であることを特徴とするコンタクト構造。Contact structure, characterized in that in any one of claims 1 to 6, wherein the third conductive film is a transparent conductive film. 請求項１乃至６のいずれか一項において、前記第３の導電膜はＩＴＯ膜であることを特徴とするコンタクト構造。Contact structure, characterized in that in any one of claims 1 to 6, wherein the third conductive film is an ITO film. 請求項１乃至８のいずれか一項において、前記第２の基板と前記第３の導電膜の間には、前記第３の導電膜に接する第４の導電膜を有することを特徴とするコンタクト構造。In any one of claims 1 to 8, wherein between the second substrate and the third conductive film, a contact, characterized in that a fourth conductive film in contact with the third conductive film Construction. 請求項９において、前記第２の基板及び前記第３の導電膜は透光性を有し、前記第４の導電膜には少なくとも１つの開口部が形成されていることを特徴とするコンタクト構造。10. The contact structure according to claim 9 , wherein the second substrate and the third conductive film have a light-transmitting property, and at least one opening is formed in the fourth conductive film. . 請求項９又は１０において、前記第４の導電膜は前記第３の導電膜よりも電気抵抗が低いことを特徴とするコンタクト構造。According to claim 9 or 10, wherein the fourth conductive film contact structure, characterized in that the electrical resistance is lower than the third conductive film. 請求項９又は１０において、前記第４の導電膜はクロム膜であることを特徴とするコンタクト構造。According to claim 9 or 10, a contact structure wherein the fourth conductive film is chromium film. 対向する第１及び第２の基板を有し、複数の球状の導電性スペーサにより前記第１の基板に形成された導電膜と前記第２の基板に形成された導電膜とを接続するためのコモンコンタクト部を備えたアクティブマトリクス型表示装置であって、
前記第１の基板に形成された第１の導電膜と、
前記第１の導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の導電膜と、
前記第２の基板に形成された第３の導電膜と、
を有し、
前記コモンコンタクト部において、前記絶縁膜には前記第１の導電膜に達する開口部が形成され、前記開口部において前記第１の導電膜と前記第２の導電膜とが接続され、前記導電性スペーサは前記絶縁膜上において前記第２の導電膜と前記第３の導電膜の双方に接しており、
前記開口部は、１つの前記導電性スペーサが占める面積よりも広く、前記導電性スペーサが自由に移動できる面積を有することを特徴とするアクティブマトリクス型表示装置。A first conductive film formed on the first substrate and connected to the conductive film formed on the second substrate by a plurality of spherical conductive spacers; An active matrix display device having a common contact portion,
A first conductive film formed on the first substrate;
An insulating film formed on the first conductive film;
A second conductive film formed on the insulating film;
A third conductive film formed on the second substrate;
Have
In the common contact portion, the insulating film opening reaches the first conductive film is formed in the opening and the first conductive film and the second conductive film is connected to the conductive The conductive spacer is in contact with both the second conductive film and the third conductive film on the insulating film ,
The opening is wider than the area occupied by one of said electrically conductive spacers, active matrix display device according to claim Rukoto which have a surface area of the conductive spacers can move freely. 対向する第１及び第２の基板を有し、複数の球状の導電性スペーサにより前記第１の基板に形成された導電膜と前記第２の基板に形成された導電膜とを接続するためのコモンコンタクト部とを備えたアクティブマトリクス型表示装置であって、
前記第１の基板に形成された第１の導電膜と、
前記第１の導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の導電膜と、
前記第２の基板に形成された第３の導電膜と、
を有し、
前記コモンコンタクト部において、前記絶縁膜には前記第１の導電膜に達する開口部が形成され、前記開口部において前記第１の導電膜と前記第２の導電膜とが接続され、前記導電性スペーサは、シール材に混入された状態で、前記絶縁膜上において前記第２の導電膜と前記第３の導電膜の双方に接しており、
前記開口部は、１つの前記導電性スペーサが占める面積よりも広く、前記導電性スペーサが自由に移動できる面積を有することを特徴とするアクティブマトリクス型表示装置。A first conductive film formed on the first substrate and connected to the conductive film formed on the second substrate by a plurality of spherical conductive spacers; An active matrix display device having a common contact portion,
A first conductive film formed on the first substrate;
An insulating film formed on the first conductive film;
A second conductive film formed on the insulating film;
A third conductive film formed on the second substrate;
Have
In the common contact portion, an opening reaching the first conductive film is formed in the insulating film, and the first conductive film and the second conductive film are connected in the opening, and the conductive film The spacer is in contact with both the second conductive film and the third conductive film on the insulating film in a state of being mixed in a sealing material ,
The opening is wider than the area occupied by one of said electrically conductive spacers, active matrix display device according to claim Rukoto which have a surface area of the conductive spacers can move freely. 対向する第１及び第２の基板を有し、複数の球状の導電性スペーサがシール材に混入されてなる異方性導電膜により、前記第１の基板に形成された導電膜と前記第２の基板に形成された導電膜とを接続するためのコモンコンタクト部とを備えたアクティブマトリクス型表示装置であって、
前記第１の基板上に形成された第１の導電膜と、
前記第１の導電膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の導電膜と、
前記第２の基板に形成された第３の導電膜と、
を有し、
前記コモンコンタクト部において、前記絶縁膜には前記第１の導電膜に達する開口部が形成され、前記開口部において前記第１の導電膜と前記第２の導電膜とが接続され、前記異方性導電膜中の導電性スペーサの少なくとも１つは、前記絶縁膜上において前記第２の導電膜と前記第３の導電膜の双方に接しており、
前記開口部は、１つの前記導電性スペーサが占める面積よりも広く、前記導電性スペーサが自由に移動できる面積を有することを特徴とするアクティブマトリクス型表示装置。A conductive film formed on the first substrate by the anisotropic conductive film having first and second substrates facing each other and a plurality of spherical conductive spacers mixed in a sealant, and the second An active matrix display device comprising a common contact portion for connecting a conductive film formed on the substrate of
A first conductive film formed on the first substrate;
An insulating film formed on the first conductive film;
A second conductive film formed on the insulating film;
A third conductive film formed on the second substrate;
Have
In the common contact portion, an opening reaching the first conductive film is formed in the insulating film, and the first conductive film and the second conductive film are connected to each other in the opening. at least one of the conductive spacers in Seishirubedenmaku is in contact with both of the third conductive film and the second conductive film on said insulating film,
The opening is wider than the area occupied by one of said electrically conductive spacers, active matrix display device according to claim Rukoto which have a surface area of the conductive spacers can move freely. 請求項１３乃至１５のいずれか一項において、前記第１の導電膜は、チタン膜、アルミニウム膜、チタン膜でなる多層膜であることを特徴とするアクティブマトリクス型表示装置。 16. The active matrix display device according to claim 13 , wherein the first conductive film is a multilayer film including a titanium film, an aluminum film, and a titanium film. 請求項１３乃至１６のいずれか一項において、前記第２の導電膜は透光性を有することを特徴とするアクティブマトリクス型表示装置。According to any one of claims 13 to 16, wherein the second conductive film is an active matrix display device characterized by having a light-transmitting property. 請求項１３乃至１６のいずれか一項において、前記第２の導電膜はＩＴＯ膜であることを特徴とするアクティブマトリクス型表示装置。According to any one of claims 13 to 16, an active matrix display device, wherein the second conductive film is an ITO film. 請求項１３乃至１８のいずれか一項において、前記第３の導電膜は透明導電膜であることを特徴とするアクティブマトリクス型表示装置。According to any one of claims 13 to 18, an active matrix display device, wherein the third conductive film is a transparent conductive film. 請求項１３乃至１８のいずれか一項において、前記第３の導電膜はＩＴＯ膜であることを特徴とするアクティブマトリクス型表示装置。According to any one of claims 13 to 18, an active matrix display device, wherein the third conductive film is an ITO film. 請求項１３乃至２０のいずれか一項において、前記第２の基板と前記第３の導電膜の間には、前記第３の導電膜に接する第４の導電膜を有することを特徴とするアクティブマトリクス型表示装置。According to any one of claims 13 to 20, wherein between said second substrate a third conductive film, an active, characterized in that it comprises a fourth conductive film in contact with the third conductive film Matrix type display device. 請求項２１において、前記第２の基板及び前記第３の導電膜は透光性を有し、前記第４の導電膜には少なくとも１つの開口部が形成されていることを特徴とするアクティブマトリクス型表示装置。23. The active matrix according to claim 21 , wherein the second substrate and the third conductive film have a light-transmitting property, and the fourth conductive film has at least one opening. Type display device. 請求項２１又は２２において、前記第４の導電膜は前記第３の導電膜よりも電気抵抗が低いことを特徴とするアクティブマトリクス型表示装置。According to claim 21 or 22, wherein the fourth conductive film is an active matrix display device, wherein the electrical resistance is lower than the third conductive film. 請求項２１又は２２において、前記第４の導電膜はクロム膜であることを特徴とするアクティブマトリクス型表示装置。According to claim 21 or 22, an active matrix display device, wherein the fourth conductive film is chromium film. 請求項１３乃至２４のいずれか一項において、前記第１の導電膜は酸化珪素膜上に形成されていることを特徴とするアクティブマトリクス型表示装置。According to any one of claims 13 to 24, wherein the first conductive film is an active matrix display device characterized by being formed on the silicon oxide film. 請求項１３乃至２４のいずれか一項において、前記第１の導電膜は窒化珪素膜上に形成されていることを特徴とするアクティブマトリクス型表示装置。According to any one of claims 13 to 24, wherein the first conductive film is an active matrix display device characterized by being formed on the silicon nitride film. 請求項１３乃至２４のいずれか一項において、前記第１の導電膜は酸化窒化珪素膜上に形成されていることを特徴とするアクティブマトリクス型表示装置。According to any one of claims 13 to 24, wherein the first conductive film is an active matrix display device characterized by being formed on the silicon oxynitride film. 請求項１３乃至２７のいずれか一項において、前記絶縁膜は有機樹脂膜であることを特徴とするアクティブマトリクス型表示装置。According to any one of claims 13 to 27, an active matrix display device, wherein the insulating film is an organic resin film. 請求項２８において、前記有機樹脂膜は、ポリイミド、ポリアミド、アクリルのいずれかであることを特徴とするアクティブマトリクス型表示装置。29. The active matrix display device according to claim 28 , wherein the organic resin film is any one of polyimide, polyamide, and acrylic.
JP09460697A 1997-03-27 1997-03-27 Contact structure and active matrix display device Expired - Lifetime JP3883641B2 (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP09460697A JP3883641B2 (en) 1997-03-27 1997-03-27 Contact structure and active matrix display device
US09/046,685 US5982471A (en) 1997-03-27 1998-03-24 Liquid crystal display contact structure having conducting spacers and plural conducting films
US09/361,218 US6177974B1 (en) 1997-03-27 1999-07-27 Contact structure
US09/734,177 US6404480B2 (en) 1997-03-27 2000-12-12 Contact structure
US10/125,394 US7443478B2 (en) 1997-03-27 2002-04-19 Contact structure
US10/453,684 US7561242B2 (en) 1997-03-27 2003-06-04 Contact structure
US11/199,125 US7616273B2 (en) 1997-03-27 2005-08-09 Contact structure
US11/199,135 US7697102B2 (en) 1997-03-27 2005-08-09 Contact structure
US12/257,521 US9217901B2 (en) 1997-03-27 2008-10-24 Contact structure
US12/257,514 US8908138B2 (en) 1997-03-27 2008-10-24 Contact structure
US12/480,716 US7760316B2 (en) 1997-03-27 2009-06-09 Contact structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09460697A JP3883641B2 (en) 1997-03-27 1997-03-27 Contact structure and active matrix display device

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2004100298A Division JP3884024B2 (en) 2004-03-30 2004-03-30 Active matrix display device
JP2004100297A Division JP4005045B2 (en) 2004-03-30 2004-03-30 Contact structure and active matrix display device
JP2006001931A Division JP4112587B2 (en) 2006-01-07 2006-01-07 Display device

Publications (2)

Publication Number Publication Date
JPH10268335A JPH10268335A (en) 1998-10-09
JP3883641B2 true JP3883641B2 (en) 2007-02-21

Family

ID=14114918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09460697A Expired - Lifetime JP3883641B2 (en) 1997-03-27 1997-03-27 Contact structure and active matrix display device

Country Status (2)

Country Link
US (10) US5982471A (en)
JP (1) JP3883641B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704994B2 (en) 2010-12-10 2014-04-22 Samsung Display Co., Ltd. Liquid crystal display
CN105023907A (en) * 2014-05-02 2015-11-04 乐金显示有限公司 Display device and method of fabricating the same

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298447B1 (en) * 1996-06-25 2007-11-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display panel
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JP3883641B2 (en) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 Contact structure and active matrix display device
JP3176565B2 (en) * 1997-07-14 2001-06-18 三菱電機株式会社 Liquid crystal display
JP4128653B2 (en) * 1997-10-06 2008-07-30 東芝松下ディスプレイテクノロジー株式会社 Liquid crystal display
US6122033A (en) * 1998-04-06 2000-09-19 National Semiconductor Corporation Fusible seal for LCD devices and methods for making same
JP4168488B2 (en) * 1998-08-28 2008-10-22 ソニー株式会社 Liquid crystal display
JP3161528B2 (en) * 1998-09-07 2001-04-25 日本電気株式会社 LCD panel
TW535025B (en) * 1998-12-03 2003-06-01 Hitachi Ltd Liquid crystal display device
US6603528B1 (en) * 1998-12-11 2003-08-05 Canon Kabushiki Kaisha Liquid crystal device
US6335779B1 (en) * 1999-01-27 2002-01-01 Mistubishi Denki Kaubshiki Kaisha Liquid crystal display apparatus and method for producing TFT using therefor
JP4298131B2 (en) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 Method for manufacturing liquid crystal display device
US6275277B1 (en) * 1999-05-17 2001-08-14 Colorado Microdisplay, Inc. Micro liquid crystal displays having a circular cover glass and a viewing area free of spacers
EP2500941A3 (en) * 1999-06-02 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP3916349B2 (en) * 1999-06-15 2007-05-16 株式会社アドバンスト・ディスプレイ Liquid crystal display
US6836301B1 (en) 1999-06-15 2004-12-28 Advanced Display Inc. Liquid crystal display device
JP4666723B2 (en) 1999-07-06 2011-04-06 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
KR100326880B1 (en) * 1999-09-21 2002-03-13 구본준, 론 위라하디락사 Liquid Crystal Display Device
JP2001100217A (en) * 1999-09-29 2001-04-13 Nec Corp Color liquid crystal display device and method for manufacturing the same
US7002659B1 (en) * 1999-11-30 2006-02-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal panel and liquid crystal projector
JP4558118B2 (en) * 1999-12-17 2010-10-06 株式会社半導体エネルギー研究所 Liquid crystal display device and manufacturing method thereof
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
KR100385082B1 (en) * 2000-07-27 2003-05-22 삼성전자주식회사 a liquid crystal display and a manufacturing method thereof
JP3494172B2 (en) * 2000-11-17 2004-02-03 セイコーエプソン株式会社 Electro-optical device and projection display device
KR100482469B1 (en) * 2000-11-25 2005-04-14 비오이 하이디스 테크놀로지 주식회사 Method for fabricating liquid crystal display for preventing cross talk
JP4831716B2 (en) * 2001-03-15 2011-12-07 Ｎｌｔテクノロジー株式会社 Active matrix liquid crystal display device
US6495771B2 (en) * 2001-03-29 2002-12-17 International Business Machines Corporation Compliant multi-layered circuit board for PBGA applications
KR20020080867A (en) * 2001-04-18 2002-10-26 주식회사 현대 디스플레이 테크놀로지 Method for manufacturing color filter substrate
JP2002318387A (en) * 2001-04-23 2002-10-31 Advanced Display Inc Liquid crystal display device
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003140188A (en) * 2001-11-07 2003-05-14 Hitachi Ltd Liquid crystal display device
JP2004198567A (en) * 2002-12-17 2004-07-15 Fujitsu Display Technologies Corp Substrate for liquid crystal display device, and liquid crystal display device equipped with the same
US6900876B2 (en) * 2003-02-13 2005-05-31 Eastman Kodak Company Process and structures for selective deposition of liquid-crystal emulsion
US7243461B2 (en) * 2003-03-19 2007-07-17 Rogers Jr Lloyd W Hinge mechanism for a sliding door
TW591287B (en) * 2003-04-10 2004-06-11 Au Optronics Corp Liquid crystal display with an uniform common voltage and method thereof
KR20050026300A (en) * 2003-09-09 2005-03-15 삼성전자주식회사 Thin film transistor array panel and display device including the panel
JP2005275144A (en) * 2004-03-25 2005-10-06 Sharp Corp Liquid crystal display device
US20080013032A1 (en) * 2004-03-31 2008-01-17 Citizen Watch Co., Ltd. Liquid crystal device
JP4155227B2 (en) * 2004-05-07 2008-09-24 セイコーエプソン株式会社 Liquid crystal display device and electronic device
JP4092309B2 (en) * 2004-06-03 2008-05-28 シャープ株式会社 Liquid crystal display
DE102005059789B4 (en) * 2004-12-23 2010-07-22 Lg Display Co., Ltd. Liquid crystal display device
JP4761782B2 (en) * 2005-01-27 2011-08-31 東芝モバイルディスプレイ株式会社 Liquid crystal display device and manufacturing method thereof
US7683993B2 (en) * 2005-02-25 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US20060274253A1 (en) * 2005-06-03 2006-12-07 Wintek Corporation Conductive spacers for liquid crystal displays
KR101157978B1 (en) * 2005-06-30 2012-06-25 엘지디스플레이 주식회사 Method of Fabricating Liquid Crystal Display Panel
JP2007053355A (en) * 2005-07-22 2007-03-01 Semiconductor Energy Lab Co Ltd Semiconductor device
WO2007011061A1 (en) 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100742376B1 (en) * 2005-09-30 2007-07-24 삼성에스디아이 주식회사 Pad area and Method for fabricating the same
JP4651580B2 (en) * 2006-05-31 2011-03-16 株式会社 日立ディスプレイズ Liquid crystal display device
JP4820226B2 (en) * 2006-07-18 2011-11-24 パナソニック液晶ディスプレイ株式会社 Liquid crystal display
JP4923866B2 (en) * 2006-08-30 2012-04-25 ソニー株式会社 Liquid crystal display device and video display device
JP5125140B2 (en) * 2007-02-21 2013-01-23 セイコーエプソン株式会社 Reflective liquid crystal device and electronic apparatus
JP2009003437A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Liquid crystal display and manufacturing method therefor
CN101681579B (en) * 2007-06-15 2014-10-29 株式会社半导体能源研究所 Display device
CN101387800B (en) * 2007-09-13 2010-11-10 北京京东方光电科技有限公司 TFT LCD structure and method for manufacturing same
JP2009069725A (en) * 2007-09-18 2009-04-02 Epson Imaging Devices Corp Liquid crystal panel
JP4968214B2 (en) * 2007-09-28 2012-07-04 カシオ計算機株式会社 Liquid crystal display
US8979828B2 (en) 2008-07-21 2015-03-17 The Spectranetics Corporation Tapered liquid light guide
US9421065B2 (en) 2008-04-02 2016-08-23 The Spectranetics Corporation Liquid light-guide catheter with optically diverging tip
JP2009251461A (en) * 2008-04-09 2009-10-29 Toshiba Mobile Display Co Ltd Liquid crystal display device
KR101296906B1 (en) * 2008-06-26 2013-08-14 엘지디스플레이 주식회사 Manufacturing Method for Display
TWI372282B (en) * 2008-08-25 2012-09-11 Au Optronics Corp Liquid crystal display panel and manufacturing method thereof
CN103985718B (en) * 2008-09-19 2019-03-22 株式会社半导体能源研究所 Display device
KR102187427B1 (en) * 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR101681882B1 (en) * 2008-09-19 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
JP5192052B2 (en) * 2008-11-26 2013-05-08 シャープ株式会社 Display device
RU2465656C1 (en) * 2008-12-05 2012-10-27 Шарп Кабусики Кайся Substrate for display device and display device
TWI397740B (en) * 2009-03-13 2013-06-01 Century Display Shenxhen Co Can avoid the accumulation of vacuum bubble in the corner area of ​​the display panel
WO2011046032A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic apparatus having the same
JP5730529B2 (en) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 Semiconductor device
WO2011052258A1 (en) * 2009-10-27 2011-05-05 シャープ株式会社 Display panel and display apparatus
CN102576172B (en) * 2009-10-30 2016-01-27 株式会社半导体能源研究所 Liquid crystal display, its driving method and comprise the electronic apparatus of this liquid crystal display
KR20230174763A (en) * 2009-11-13 2023-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device including the same
CN105739209B (en) 2009-11-30 2022-05-27 株式会社半导体能源研究所 Liquid crystal display device, method for driving the same
KR102257564B1 (en) 2009-12-18 2021-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driving method of display device and display device
WO2011089842A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
CN102714026B (en) 2010-01-24 2016-09-14 株式会社半导体能源研究所 Display device
US8563372B2 (en) * 2010-02-11 2013-10-22 Cree, Inc. Methods of forming contact structures including alternating metal and silicon layers and related devices
US9548206B2 (en) 2010-02-11 2017-01-17 Cree, Inc. Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
US9214352B2 (en) 2010-02-11 2015-12-15 Cree, Inc. Ohmic contact to semiconductor device
WO2011104941A1 (en) * 2010-02-23 2011-09-01 シャープ株式会社 Display panel and display device
KR101862811B1 (en) 2010-02-26 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and driving method thereof
KR101845480B1 (en) 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US8477459B1 (en) 2010-10-29 2013-07-02 Western Digital Technologies, Inc. Disk drive head gimbal assembly having a flexure tail with dual conductive layers and features to facilitate bonding
US8467153B1 (en) 2010-10-29 2013-06-18 Western Digital Technologies, Inc. Disk drive head gimbal assembly having a flexure tail with folded bond pads
US8320084B1 (en) 2010-10-29 2012-11-27 Western Digital Technologies, Inc. Disk drive head gimbal assembly having a flexure tail with features to facilitate bonding
US9633680B2 (en) 2010-10-29 2017-04-25 Western Digital Technologies, Inc. Head suspension having a flexure tail with a covered conductive layer and structural layer bond pads
US8295014B1 (en) 2010-10-29 2012-10-23 Western Digital Technologies, Inc. Disk drive head gimbal assembly having a flexure tail with transverse flying leads
US8325446B1 (en) 2010-10-29 2012-12-04 Western Digital Technologies, Inc. Disk drive head gimbal assembly having a flexure tail with features to facilitate bonding
US8295013B1 (en) 2010-10-29 2012-10-23 Western Digital Technologies, Inc. Disk drive head stack assembly having a flexible printed circuit with heat transfer limiting features
JP5708133B2 (en) * 2011-03-29 2015-04-30 セイコーエプソン株式会社 Liquid crystal device and projection display device
EP2696929A1 (en) 2011-04-11 2014-02-19 The Spectranetics Corporation Needle and guidewire holder
KR20130000938A (en) * 2011-06-24 2013-01-03 삼성디스플레이 주식회사 Liquid crystal display device and method of manufacturing a liquid crystal display device
US8760812B1 (en) 2011-12-20 2014-06-24 Western Digital Technologies, Inc. Disk drive head gimbal assembly having a jumper in a flexible printed circuit overlap region
US8665566B1 (en) 2011-12-20 2014-03-04 Western Digital Technologies, Inc. Suspension tail design for a head gimbal assembly of a hard disk drive
KR20140136975A (en) 2012-03-13 2014-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and method for driving the same
KR102082794B1 (en) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of driving display device, and display device
US9890255B2 (en) 2012-12-31 2018-02-13 Cheil Industries, Inc. Modified hydrogenated polysiloxazane, composition comprising same for forming silica-based insulation layer, method for preparing composition for forming
KR101998713B1 (en) * 2013-03-12 2019-07-11 삼성디스플레이 주식회사 Display device
US9335950B2 (en) 2013-03-15 2016-05-10 Western Digital Technologies, Inc. Multiple stream compression and formatting of data for data storage systems
US9448738B2 (en) 2013-03-15 2016-09-20 Western Digital Technologies, Inc. Compression and formatting of data for data storage systems
TWI611582B (en) 2013-04-10 2018-01-11 半導體能源研究所股份有限公司 Semiconductor device and manufacturing method thereof
WO2014174891A1 (en) * 2013-04-25 2014-10-30 シャープ株式会社 Display device
TWI618058B (en) 2013-05-16 2018-03-11 半導體能源研究所股份有限公司 Semiconductor device
US9274978B2 (en) 2013-06-10 2016-03-01 Western Digital Technologies, Inc. Migration of encrypted data for data storage systems
KR102100880B1 (en) * 2013-06-26 2020-04-14 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device
US9330695B1 (en) 2013-12-10 2016-05-03 Western Digital Technologies, Inc. Disk drive head suspension tail with a noble metal layer disposed on a plurality of structural backing islands
KR20150084142A (en) * 2014-01-13 2015-07-22 삼성디스플레이 주식회사 Thin film transistor, method of manufacturing the thin film transistor and falt panel display device having the thin film transistor
US9653611B2 (en) 2014-03-07 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8934199B1 (en) 2014-03-31 2015-01-13 Western Digital Technologies, Inc. Disk drive head suspension tail with bond pad edge alignment features
TWI735206B (en) 2014-04-10 2021-08-01 日商半導體能源研究所股份有限公司 Memory device and semiconductor device
CN103885221B (en) * 2014-04-14 2017-05-03 深圳市华星光电技术有限公司 Large board electrified circuit and manufacturing method of large board electrified circuit
WO2015170220A1 (en) 2014-05-09 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
JP6681117B2 (en) 2015-03-13 2020-04-15 株式会社半導体エネルギー研究所 Semiconductor device
US9524738B1 (en) 2015-06-25 2016-12-20 Western Digital Technologies, Inc. Disk drive head gimbal assembly having a flexure tail with a dielectric layer that has regions of lesser thickness
US9741400B2 (en) 2015-11-05 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, and method for operating the semiconductor device
TWI559826B (en) 2015-12-14 2016-11-21 財團法人工業技術研究院 Bonding structure and flexible device
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
JP6822853B2 (en) 2016-01-21 2021-01-27 株式会社半導体エネルギー研究所 Storage device and driving method of storage device
JP6855840B2 (en) * 2017-02-28 2021-04-07 株式会社Ｊｖｃケンウッド Reflective liquid crystal display element and its manufacturing method
US20220216288A1 (en) * 2019-03-28 2022-07-07 Sharp Kabushiki Kaisha Display device

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50109696A (en) 1974-02-04 1975-08-28
US3954325A (en) * 1974-05-28 1976-05-04 Ceramic Systems Multilayer ceramic-based liquid crystal display
DE2823845B1 (en) * 1978-05-31 1978-12-14 Siemens Ag Display device for the presentation of variable and fixed information
JPS58100383A (en) 1981-12-08 1983-06-15 株式会社東芝 Socket for semiconductor device
JPS58182685A (en) * 1982-04-20 1983-10-25 セイコーエプソン株式会社 Vertical energization agent for display panel
US4640583A (en) * 1983-07-22 1987-02-03 Kabushiki Kaisha Seiko Epson Display panel having an inner and an outer seal and process for the production thereof
DE3688700T2 (en) * 1985-12-18 1993-11-11 Canon Kk Liquid crystal device.
JPS62204232A (en) 1986-03-05 1987-09-08 Hitachi Ltd Liquid crystal display element
JPS62218937A (en) 1986-03-20 1987-09-26 Matsushita Electric Ind Co Ltd Liquid crystal display pannel
JPH0822015B2 (en) 1986-06-10 1996-03-04 三洋電機株式会社 Edit copy system
JPS6319876A (en) 1986-07-11 1988-01-27 Fuji Xerox Co Ltd Thin film transistor device
NL8701347A (en) * 1987-06-10 1989-01-02 Philips Nv LIQUID CRYSTAL DISPLAY AND METHOD FOR MANUFACTURING SUCH DISPLAY.
JP2620240B2 (en) * 1987-06-10 1997-06-11 株式会社日立製作所 Liquid crystal display
JP2682827B2 (en) 1987-09-25 1997-11-26 株式会社日立製作所 Liquid crystal display
US5229644A (en) * 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
US4778258A (en) * 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
JPH0242761A (en) 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd Manufacture of active matrix substrate
JPH02921A (en) 1988-06-02 1990-01-05 Fujitsu Ltd Liquid crystal display panel
JP2911480B2 (en) 1989-05-18 1999-06-23 オプトレックス株式会社 Electro-optical cell, manufacturing method thereof, and liquid crystal cell
JP2851310B2 (en) 1989-07-27 1999-01-27 株式会社日立製作所 Liquid crystal display
JP3009438B2 (en) * 1989-08-14 2000-02-14 株式会社日立製作所 Liquid crystal display
US5130833A (en) * 1989-09-01 1992-07-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal device and manufacturing method therefor
JPH0483227A (en) 1990-07-26 1992-03-17 Matsushita Electric Ind Co Ltd Liquid crystal display element and its manufacture
JPH0495928A (en) 1990-08-08 1992-03-27 Hitachi Ltd Liquid crystal display device
EP0503089B1 (en) * 1990-09-29 1995-08-09 Sekisui Fine Chemical Co., Ltd. A fine sphere, a spherical spacer for a liquid crystal display element and a liquid crystal display element using the same
JPH04194910A (en) 1990-11-28 1992-07-14 Fujitsu Ltd Liquid crystal display panel
JPH04319919A (en) 1991-04-19 1992-11-10 Nippondenso Co Ltd Liquid crystal display
JP3277548B2 (en) 1991-05-08 2002-04-22 セイコーエプソン株式会社 Display board
JPH04350626A (en) 1991-05-28 1992-12-04 Citizen Watch Co Ltd Structure of liquid crystal display panel
JPH0566410A (en) 1991-09-06 1993-03-19 Toshiba Corp Liquid crystal display device
JP2780543B2 (en) * 1991-11-06 1998-07-30 日本電気株式会社 Liquid crystal display substrate and liquid crystal display device
US5427962A (en) 1991-11-15 1995-06-27 Casio Computer Co., Ltd. Method of making a thin film transistor
JPH05243333A (en) 1992-02-26 1993-09-21 Nec Corp Thin film field-effect transistor substrate
JPH05241183A (en) 1992-02-26 1993-09-21 Canon Inc Liquid crystal display body
JP3205373B2 (en) * 1992-03-12 2001-09-04 株式会社日立製作所 Liquid crystal display
JPH05323365A (en) * 1992-05-19 1993-12-07 Casio Comput Co Ltd Active matrix liquid crystal display device
US5418398A (en) * 1992-05-29 1995-05-23 Sgs-Thomson Microelectronics, Inc. Conductive structures in integrated circuits
JPH05341315A (en) * 1992-06-08 1993-12-24 Hitachi Ltd Thin-film transistor substrate, liquid crystal display panel and liquid crystal display device
EP0603420B1 (en) * 1992-07-15 2001-06-13 Kabushiki Kaisha Toshiba Liquid crystal display
JPH06148678A (en) 1992-11-06 1994-05-27 Seiko Epson Corp Liquid crystal display device
JPH06175115A (en) 1992-12-11 1994-06-24 Fujitsu Ltd Liquid crystal display panel and its production
JP3175362B2 (en) 1992-12-17 2001-06-11 セイコーエプソン株式会社 Liquid crystal display
DE69332142T2 (en) * 1992-12-25 2003-03-06 Sony Corp Active matrix substrate
JPH06250221A (en) 1993-03-01 1994-09-09 Hitachi Ltd Production of liquid crystal display substrate
JPH081500B2 (en) 1993-03-23 1996-01-10 インターナショナル・ビジネス・マシーンズ・コーポレイション Liquid crystal display
JP3208909B2 (en) 1993-04-06 2001-09-17 セイコーエプソン株式会社 Liquid crystal display
JPH06308510A (en) 1993-04-27 1994-11-04 Sharp Corp Liquid crystal display panel
JP3184853B2 (en) 1993-06-24 2001-07-09 株式会社日立製作所 Liquid crystal display
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5477073A (en) 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
JP2886066B2 (en) * 1993-11-16 1999-04-26 株式会社フロンテック Thin film transistor substrate and method of manufacturing the same
DE4339721C1 (en) 1993-11-22 1995-02-02 Lueder Ernst Method for producing a matrix of thin-film transistors
US5418393A (en) 1993-11-29 1995-05-23 Motorola, Inc. Thin-film transistor with fully gated channel region
JPH07199209A (en) 1993-12-31 1995-08-04 Casio Comput Co Ltd Liquid crystal display device
JPH07248506A (en) 1994-03-09 1995-09-26 Hitachi Ltd Liquid crystal display device
US5640216A (en) * 1994-04-13 1997-06-17 Hitachi, Ltd. Liquid crystal display device having video signal driving circuit mounted on one side and housing
JPH07294944A (en) 1994-04-26 1995-11-10 Casio Comput Co Ltd Liquid crystal display device and its production
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
JPH07301815A (en) 1994-05-02 1995-11-14 Casio Comput Co Ltd Liquid crystal display device and its production
JPH07311385A (en) 1994-05-16 1995-11-28 Citizen Watch Co Ltd Liquid crystal display device and its production
JPH07321328A (en) 1994-05-27 1995-12-08 Hitachi Ltd Thin film transistor drive liquid display unit and its manufacturing method
JP2555987B2 (en) * 1994-06-23 1996-11-20 日本電気株式会社 Active matrix substrate
JPH0822015A (en) 1994-07-05 1996-01-23 Mitsubishi Electric Corp Liquid crystal display panel and its production
JP3263250B2 (en) 1994-08-24 2002-03-04 株式会社東芝 Liquid crystal display
JP3002099B2 (en) 1994-10-13 2000-01-24 株式会社フロンテック Thin film transistor and liquid crystal display device using the same
JP3086606B2 (en) * 1994-11-14 2000-09-11 シャープ株式会社 Liquid crystal display
US5684555A (en) * 1994-12-19 1997-11-04 Kabushiki Kaisha Toshiba Liquid crystal display panel
JPH08179348A (en) 1994-12-22 1996-07-12 Casio Comput Co Ltd Liquid crystal element and its production
JPH08201847A (en) 1995-01-25 1996-08-09 Hitachi Ltd Liquid crystal display device
JP3406727B2 (en) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 Display device
JP3014291B2 (en) * 1995-03-10 2000-02-28 インターナショナル・ビジネス・マシーンズ・コーポレイション Liquid crystal display panel, liquid crystal display device, and method of manufacturing liquid crystal display panel
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3579492B2 (en) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 Method for manufacturing display device
FR2732124B1 (en) * 1995-03-24 1997-04-30 Asulab Sa ELECTRICAL CELL OF THE TYPE COMPRISING TWO PARALLEL BLADES OR SUBSTRATES, PARTICULARLY IN PLASTIC MATERIAL, SPACED FROM ONE ANOTHER BY A SEALING FRAME
JPH08328031A (en) * 1995-06-02 1996-12-13 Sharp Corp Full-color liquid crystal display device and its production
JP3613294B2 (en) 1995-07-24 2005-01-26 富士通ディスプレイテクノロジーズ株式会社 LCD panel
CN1125358C (en) 1995-08-03 2003-10-22 松下电器产业株式会社 Optical device and method of manufacturing it
KR100338480B1 (en) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 Liquid crystal display and method for fabricating the same
US5650358A (en) 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
KR100412933B1 (en) 1995-09-14 2004-03-22 가부시끼가이샤 히다치 세이사꾸쇼 Active matrix type liquid crystal display
US5835177A (en) 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JPH09120079A (en) * 1995-10-26 1997-05-06 Hitachi Ltd Liquid crystal display device
KR100190041B1 (en) * 1995-12-28 1999-06-01 윤종용 Method of fabricating liquid crystal display device
JP3647542B2 (en) * 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 Liquid crystal display
JPH09244055A (en) 1996-03-14 1997-09-19 Hitachi Ltd Liquid crystal display device
KR100188110B1 (en) * 1996-04-10 1999-06-01 김광호 Lcd device
KR100205382B1 (en) * 1996-07-22 1999-07-01 구자홍 Liquid crystal display device
KR100232678B1 (en) 1996-12-18 1999-12-01 구본준 A structure and a method of ridged bump
TW542933B (en) * 1996-12-19 2003-07-21 Sharp Kk Liquid crystal display device and process for producing the same
KR100307385B1 (en) 1997-03-05 2001-12-15 구본준, 론 위라하디락사 Structure of lcd and manufacturing method of lcd
JP3883641B2 (en) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 Contact structure and active matrix display device
JP3370563B2 (en) * 1997-07-09 2003-01-27 シャープ株式会社 Driving method of nonvolatile semiconductor memory device
US5973352A (en) * 1997-08-20 1999-10-26 Micron Technology, Inc. Ultra high density flash memory having vertically stacked devices
GB9807331D0 (en) * 1998-04-07 1998-06-03 Cerestar Holding Bv Gelatin replacement by wheat fiber gel and starch
US6063666A (en) * 1998-06-16 2000-05-16 Advanced Micro Devices, Inc. RTCVD oxide and N2 O anneal for top oxide of ONO film
JP2000056323A (en) * 1998-08-12 2000-02-25 Hitachi Ltd Liquid crystal display device
US5977579A (en) * 1998-12-03 1999-11-02 Micron Technology, Inc. Trench dram cell with vertical device and buried word lines

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704994B2 (en) 2010-12-10 2014-04-22 Samsung Display Co., Ltd. Liquid crystal display
CN105023907A (en) * 2014-05-02 2015-11-04 乐金显示有限公司 Display device and method of fabricating the same

Also Published As

Publication number Publication date
US20050270470A1 (en) 2005-12-08
US7760316B2 (en) 2010-07-20
US20090244423A1 (en) 2009-10-01
US6404480B2 (en) 2002-06-11
US6177974B1 (en) 2001-01-23
US7697102B2 (en) 2010-04-13
US7443478B2 (en) 2008-10-28
US20090050890A1 (en) 2009-02-26
US20030210357A1 (en) 2003-11-13
US8908138B2 (en) 2014-12-09
JPH10268335A (en) 1998-10-09
US7561242B2 (en) 2009-07-14
US20020109815A1 (en) 2002-08-15
US20050270469A1 (en) 2005-12-08
US5982471A (en) 1999-11-09
US7616273B2 (en) 2009-11-10
US20010000440A1 (en) 2001-04-26
US9217901B2 (en) 2015-12-22
US20090061569A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP3883641B2 (en) Contact structure and active matrix display device
JP4014710B2 (en) Liquid crystal display
JP3856889B2 (en) Reflective display device and electronic device
JP3072326B2 (en) Semiconductor single crystal thin film substrate light valve device and method of manufacturing the same
JP3934236B2 (en) Semiconductor device and manufacturing method thereof
JP4005045B2 (en) Contact structure and active matrix display device
JP3884024B2 (en) Active matrix display device
CN114879416B (en) Display panel and display device
JP4112587B2 (en) Display device
JP4801682B2 (en) Display device
JP3961556B2 (en) Liquid crystal display
JP5272101B2 (en) Display device
JP5194143B2 (en) Display device
JP5025810B2 (en) Display device
JP4202454B2 (en) Semiconductor device and manufacturing method thereof
JP3113914B2 (en) Semiconductor single crystal thin film substrate light valve device
JP2005227355A (en) Electrooptic device, method for manufacturing electrooptic device, and electronic appliance
JP2004103732A (en) Method for manufacturing substrate and electrooptic apparatus, and electrooptic apparatus and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term