JP4202454B2

JP4202454B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP4202454B2
Application number: JP34435097A
Authority: JP
Inventors: 久大谷; 智史村上
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1997-11-27
Filing date: 1997-11-27
Publication date: 2008-12-24
Anticipated expiration: 2017-11-27
Also published as: JPH11163364A

Description

【０００１】
【発明が属する技術分野】
本願発明は薄膜を用いた半導体装置において、導電性薄膜相互の電気的接続をとるための接続配線の構成に関する。
【０００２】
特に、アクティブマトリクス型液晶表示装置（以下、ＡＭＬＣＤと呼ぶ）の画素領域において、スイッチング素子と画素電極とを電気的に接続するための接続配線の構成に関する。
【０００３】
なお、本明細書中において、半導体装置とは半導体特性を利用して機能する全ての装置の総称であり、ＡＭＬＣＤに代表される電気光学装置やマイクロプロセッサ等の半導体回路も半導体装置の範疇に含む。さらに、その様な電気光学装置や半導体回路を構造に含む電子機器も半導体装置の範疇に含むものとする。
【０００４】
【従来の技術】
近年、安価なガラス基板上にＴＦＴを作製する技術が急速に発達してきている。その理由は、ＡＭＬＣＤ（Active Matrix Liquid Crystal Display）の需要が高まったことにある。
【０００５】
ＡＭＬＣＤはマトリクス状に配置された数十〜数百万個もの各画素のそれぞれにスイッチング素子として薄膜トランジスタ（ＴＦＴ）を配置し、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００６】
各画素電極と対向電極との間には液晶が挟み込まれ、一種のコンデンサを形成している。従って、ＴＦＴによりこのコンデンサへの電荷の出入りを制御することで液晶の電気光学特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うことができる。
【０００７】
この様な液晶を用いた表示装置に特有の現象としてディスクリネーションと呼ばれる現象がある。液晶は画素電極と対向電極との間にある規則性をもった配向性をもって配列しているが、電極表面の凹凸に起因するラビング不良によって配向性が乱れる場合がある。この場合、その部分では正常な光シャッタとしての機能が失われ、光漏れなどの表示不良を起こす。
【０００８】
これまではディスクリネーションを防止するためにＴＦＴを平坦化膜で覆う構成などの工夫が施されたが、現状では必ずしも抜本的な解決策とはなっていない。なぜならば、如何に平坦化膜を利用しても最終的に形成される画素電極のコンタクト部の段差は平坦化が不可能だからである。
【０００９】
【発明が解決しようとする課題】
本願発明は上記問題点を鑑みてなされたものであり、完全に平坦な導電層を形成するためのコンタクト部の構成に関する技術を提供する。
【００１０】
特にＡＭＬＣＤの画素電極を完全に平坦化し、コンタクト部の段差に起因するディスクリネーションの発生を防止することを目的とする。そして、必要なブラックマスクの面積を低減することで有効画素面積を拡大し、高精細かつ高コントラストのＡＭＬＣＤを実現する。
【００１１】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
異なる層に形成された二層の導電層と、当該二層の導電層に挟まれた絶縁層とを有する半導体装置であって、
前記二層の導電層は前記絶縁層に設けられた開孔部を埋め込む様に形成された埋め込み導電層を介して互いに電気的に接続された構造を有し、
前記埋め込み導電層は導電性材料を分散させた有機樹脂膜または無機膜であることを特徴とする。
【００１２】
また、他の発明の構成は、
異なる層に形成された二層の導電層と、当該二層の導電層に挟まれた絶縁層とを有する半導体装置であって、
前記二層の導電層は前記絶縁層に設けられた開孔部を埋め込む様に形成された埋め込み導電層を介して互いに電気的に接続された構造を有し、
前記埋め込み導電層は導電性材料を分散させた有機樹脂膜または無機膜であり、
前記開孔部の形状と当該開孔部に埋め込まれた前記埋め込み導電層の形状とが概略一致していることを特徴とする。
【００１３】
また、他の発明の構成は、
異なる層に形成された二層の導電層と、当該二層の導電層に挟まれた絶縁層とを有する半導体装置であって、
前記二層の導電層は前記絶縁層に設けられた開孔部を埋め込む様に形成された埋め込み導電層を介して互いに電気的に接続された構造を有し、
前記埋め込み導電層は導電性材料を分散させた有機樹脂膜または無機膜であり、
前記埋め込み導電層によって形成された平坦面上に前記二層の導電層の一方が形成されていることを特徴とする。
【００１４】
また、他の発明の構成は、
第１の導電層を形成する工程と、
前記第１の導電層上に絶縁層を形成する工程と、
前記絶縁層に開孔部を形成し、当該開孔部の底部において前記第１の導電層を露呈させる工程と、
前記絶縁層及び開孔部を覆って埋め込み導電層を形成する工程と、
前記埋め込み導電層をエッチング又は研磨し、前記開孔部のみが当該埋め込み導電層で充填された状態とする工程と、
前記絶縁層及び前記埋め込み導電層上に第２の導電層を形成する工程と、
を含むことを特徴とする。
【００１５】
また、他の発明の構成は、
第１の導電層を形成する工程と、
前記第１の導電層上に絶縁層を形成する工程と、
前記絶縁層に開孔部を形成し、当該開孔部の底部において前記第１の導電層を露呈させる工程と、
前記絶縁層及び開孔部を覆って埋め込み導電層を形成する工程と、
前記埋め込み導電層上に第２の導電層を形成する工程と、
前記第２の導電層を所望の形状にパターニングする工程と、
前記第２の導電層をマスクとして自己整合的に前記埋め込み導電層をエッチングする工程と、
を含むことを特徴とする。
【００１６】
上記構成において、埋め込み導電層としては導電性を持たせる材料（導電性材料）を分散させた有機樹脂膜または無機膜が用いられる。
【００１７】
有機樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミド、エポキシ系材料、ポリビニルアルコール（ＰＶＡ）系材料などを用いることができる。
【００１８】
また、無機膜としては、ＳＯＧ（Spin on Glass ）と呼ばれる溶液塗布系の二酸化珪素膜を用いることができる。具体的には東京応化工業株式会社のＯＣＤ（Ohka Coatimg Diffusin source）や一般的なシリケートガラス（ＰＳＧ、ＢＳＧ、ＢＰＳＧ）などが挙げられる。
【００１９】
導電性を持たせる材料としては、カーボン系材料（グラファイトなど）、酸化亜鉛、アルミニウムフレーク、ニッケルフレークなどを用いることが可能である。特に、汎用性の高いグラファイトが取扱いの面からみても好ましい。ただし、絶縁層に設けられた開孔部内に入らない形状又は粒径であるものは使えない。
【００２０】
従って、導電性を持たせる材料としては、絶縁層に設けられた開孔部の開孔幅の少なくとも 1/2以下（好ましくは1/10以下、さらに好ましくは1/100 以下）の粒径を有する微粒子を用いることが望ましい。例えば１μｍφの開孔部（コンタクトホール）によって配線間を接続する場合には、埋め込み導電層に分散させる材料の粒径は0.5 μｍ以下（好ましくは 0.1μｍ以下、さらに好ましくは0.01μｍ以下）とすれば良い。
【００２１】
【発明の実施の形態】
本願発明の実施形態について、図１を用いて説明する。図１（Ａ）において、１００は下地膜であり、絶縁層、半導体層又は導電層の如何なる場合もありうる。その上には第１の導電層１０１がパターン形成されている。
【００２２】
第１の導電層１０１は絶縁層（層間絶縁層）１０２によって覆われる。絶縁層１０１としては、酸化珪素、窒化珪素、酸化窒化珪素等の珪素を含む絶縁膜や有機樹脂膜を単層又は積層で用いる。ここでは有機樹脂膜を単層で設けた場合を例にとって説明する。
【００２３】
絶縁層１０２を形成したら、エッチングにより開孔部（コンタクトホール）１０３を形成する。エッチングの方法はウェットエッチング法でもドライエッチング法でも良い。また、開孔部１０３の断面形状をテーパー状にすることで、次に成膜する薄膜のカバレッジを改善することも有効である。
【００２４】
こうして開孔部１０３を形成したら、埋め込み導電層１０４を形成する。埋め込み導電層１０４としてはカーボン系材料を分散させた有機樹脂膜又は無機膜を用いる。この様な膜は溶媒中にカーボン系材料を分散させた溶液を絶縁層１０２上へ塗布し、スピンドライにより余分な溶液を飛ばして薄膜を形成する。この様な技術はスピンコート法とも呼ばれる。
【００２５】
スピンコート法により埋め込み絶縁層１０４を形成したら、必要に応じて焼成（キュア）工程を施して余分な溶媒を飛ばし、膜質を向上させる。キュア工程の条件は様々であるが、 300℃30min 程度のベーク（熱処理）が必要である。
【００２６】
この様な溶液塗布系の薄膜の利点は、成膜が非常に簡易であること、膜厚を容易に厚くできること、である。また、成膜段階では溶液であるため、微細な凹凸の被覆形状が非常に良好であり、コンタクトホール等の微細な開孔部の埋め込みには非常に適している。本願発明は、その様な溶液塗布系材料の被覆性の良さに着目した技術である。
【００２７】
また、溶液塗布系材料の別の利点として、着色が容易である点が挙げられる。例えば、カーボン系材料を分散させて黒色にした有機樹脂膜はブラックマスクとして利用されている。
【００２８】
本発明者は、カーボン系材料を分散させた有機樹脂膜のうち、カーボン系材料としてグラファイトを用いたものは低抵抗な膜になることに注目し、溶液塗布系材料の被覆性の良さと組み合わせて、コンタクトホール内の埋め込み導電層として活用することを見出したのである。
【００２９】
埋め込み導電層１０４を形成したら、図１（Ａ）の状態が得られる。この状態が得られたら、次に、ドライエッチング法により埋め込み導電層１０４をエッチバック処理して開孔部１０３のみを充填する様な状態とする。（図１（Ｂ））
【００３０】
なお、このエッチバック工程では絶縁層１０２と埋め込み絶縁層１０４とのエッチング選択比に注意する必要がある。図１（Ａ）では絶縁層１０２として有機樹脂膜を用いているので、埋め込み絶縁層１０４と同程度でエッチバックされ、段差が生じることはない。
【００３１】
しかしながら、絶縁層１０２が酸化珪素膜である場合には酸化珪素膜が露呈した時点でエッチバック処理を止めないと、開孔部において埋め込み導電層１０４のみがエッチングされ、開孔部にて段差を生じてしまう。
【００３２】
以上のことから、絶縁層１０２と埋め込み導電層１０４とはできるだけエッチング選択比が等しくなる様な条件とすることが望ましい。これはエッチング条件で最適化しても良いし、絶縁層１０２と埋め込み導電層１０４とのそれぞれに同一の材料を用いても良い。
【００３３】
また、膜厚を容易に厚くできるという点も本願発明では重要な要素である。図１（Ａ）において埋め込み絶縁層１０４の膜厚は、少なくとも絶縁層１０２の膜厚と同等かそれ以上としなければならない。従って、ＣＶＤ法やスパッタ法等ではスループットが非常に悪くなるため実用的でない。
【００３４】
こうして図１（Ｂ）の状態を得たら、次に第２の導電層１０５をパターン形成する。この様にして、絶縁層１０２で絶縁分離された異なる二層の導電層（第１の導電層１０１と第２の導電層１０５）とが、埋め込み導電層１０４を介して電気的に接続された状態を得る。この時、第２の導電層１０５はコンタクト部１０６においても完全に平坦性を維持することができる。
【００３５】
以上の構成でなる本願発明について、以下に記載する実施例でもって詳細な説明を行なうこととする。
【００３６】
【実施例】
〔実施例１〕
本実施例では、反射型モードで駆動するアクティブマトリクス型液晶表示装置（ＡＭＬＣＤ）の画素マトリクス回路を構成する単位画素（単位絵素）の作製方法について図２を用いて説明する。
【００３７】
まず、絶縁表面を有する基板として石英基板２０１を用意する。本実施例では後に 900〜1100℃の熱処理が行われるので耐熱性の高い材料を用いる必要がある。他にも下地膜を設けた結晶化ガラス（ガラスセラミクス）や熱酸化膜を設けたシリコン基板等を用いることもできる。
【００３８】
その上に65nm厚の非晶質珪素膜２０２を形成し、この非晶質珪素膜２０２を特開平８−７８３２９号公報記載の技術を用いて結晶化する。同公報記載の技術は結晶化を助長する触媒元素を用いて選択的な結晶化を行う技術である。
【００３９】
ここでは非晶質珪素膜２０２に対して選択的に触媒元素（本実施例ではニッケル）を添加するためにマスク絶縁膜２０３を形成する。また、マスク絶縁膜２０３には開口部２０４が設けられている。
【００４０】
そして、重量換算で10ppm のニッケルを含有したニッケル酢酸塩溶液をスピンコート法により塗布し、触媒元素含有層２０５を形成する。
【００４１】
こうして図２（Ａ）の状態が得られたら、450 ℃１時間の水素出し工程の後、570 ℃14時間の加熱処理を窒素雰囲気中で施し、横成長領域２０６を得る。こうして結晶化工程が終了したら、マスク絶縁膜２０３をそのままマスクとしてリンの添加工程を行う。この工程によりリン添加領域２０７が形成される。
【００４２】
こうして図２（Ｂ）の状態が得られたら、次に 600℃12時間の加熱処理を行い、横成長領域２０６に残留していたニッケルをリン添加領域２０７にゲッタリングさせる。こうしてニッケル濃度が 5×10¹⁷atoms/cm³ 以下にまで低減された領域（被ゲッタリング領域と呼ぶ）２０８が得られる。（図２（Ｃ））
【００４３】
次に、パターニングにより被ゲッタリング領域２０８のみで構成される活性層２０９、２１０を形成する。そして、 120nm厚のゲイト絶縁膜２１１を形成する。ゲイト絶縁膜２１１としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜或いはそれらの積層膜で構成される。
【００４４】
こうしてゲイト絶縁膜２１１を形成したら、酸素雰囲気中において 950℃30分の加熱処理を行い、活性層／ゲイト絶縁膜界面に熱酸化膜を形成する。こうすることで界面特性を大幅に向上させることができる。
【００４５】
なお、熱酸化工程では活性層２０９、２１０が酸化されて薄膜化される。本実施例では最終的な活性層膜厚が50nmとなる様に調節する。即ち、出発膜（非晶質珪素膜）が65nmであったので、15nmの酸化が行われ、30nmの熱酸化膜が形成されることになる（ゲイト絶縁膜２１１はトータルで 150nm厚となる) 。
【００４６】
次に、0.2wt%のスカンジウムを含有させたアルミニウム膜（図示せず）を成膜し、パターニングによりゲイト電極の原型となる島状パターンを形成する。島状パターンを形成したら、特開平７−１３５３１８号公報に記載された技術を利用する。なお、詳細は同公報を参考にすると良い。
【００４７】
まず、上記島状パターン上にパターニングで使用したレジストマスクを残したまま、３％のシュウ酸水溶液中で陽極酸化を行う。この時、白金電極を陰極として２〜３ｍＶの化成電流を流し、到達電圧は８Ｖとする。こうして、多孔性陽極酸化膜２１２、２１３が形成される。
【００４８】
その後、レジストマスクを除去した後に３％の酒石酸のエチレングリコール溶液をアンモニア水で中和した溶液中で陽極酸化を行う。この時、化成電流は５〜６ｍＶとし、到達電圧は１００Ｖとすれば良い。こうして、緻密な無孔性陽極酸化膜２１４、２１５が形成される。
【００４９】
そして、上記工程によってゲイト電極２１６、２１７が確定する。なお、画素マトリクス回路ではゲイト電極の形成と同時に１ライン毎に各ゲイト電極を接続するゲイト線も形成されている。（図３（Ａ））
【００５０】
次に、ゲイト電極２１６、２１７をマスクとしてゲイト絶縁膜２１１をエッチングする。エッチングはＣＦ₄ ガスを用いたドライエッチング法により行う。これにより２１８、２１９で示される様な形状のゲイト絶縁膜が形成される。
【００５１】
そして、この状態で一導電性を付与する不純物イオンをイオン注入法またはプラズマドーピング法により添加する。この場合、画素マトリクス回路をＮ型ＴＦＴで構成するならばＰ（リン）イオンを、Ｐ型ＴＦＴで構成するならばＢ（ボロン）イオンを添加すれば良い。
【００５２】
なお、上記不純物イオンの添加工程は２度に分けて行う。１度目は８０ｋｅＶ程度の高加速電圧で行い、ゲイト絶縁膜２１８、２１９の端部（突出部）の下に不純物イオンのピークがくる様に調節する。そして、２度目は５ｋｅＶ程度の低加速電圧で行い、ゲイト絶縁膜２１８、２１９の端部（突出部）の下には不純物イオンが添加されない様に調節する。
【００５３】
こうしてＴＦＴのソース領域２２０、２２１、ドレイン領域２２２、２２３、低濃度不純物領域（ＬＤＤ領域とも呼ばれる）２２４、２２５、チャネル形成領域２２６、２２７が形成される。（図３（Ｂ））
【００５４】
この時、ソース／ドレイン領域は 300〜500 Ω／□のシート抵抗が得られる程度に不純物イオンを添加することが好ましい。また、低濃度不純物領域はＴＦＴの性能に合わせて最適化を行う必要がある。また、不純物イオンの添加工程が終了したら熱処理を行い、不純物イオンの活性化を行う。
【００５５】
次に、第１の層間絶縁膜２２８として酸化珪素膜を 400nmの厚さに形成し、その上にソース電極２２９、２３０、ドレイン電極２３１、２３２を形成する。なお、本実施例ではドレイン電極２２８を画素内に広げて形成する。
【００５６】
これは、ドレイン電極を補助容量の下部電極として用いるため、可能な限り大きい容量を確保するための工夫である。本実施例は反射型の例であるため、後に画素電極が配置される領域の下も開口率を気にせず自由に使える。
【００５７】
こうして図３（Ｃ）の状態が得られたら、ソース／ドレイン電極を覆って50nm厚の窒化珪素膜２３３を形成する。そして、その上に第１の金属膜（本実施例ではチタン）を形成する。本実施例では窒化珪素膜２３３を誘電体としてドレイン電極２３１と第１の金属膜２３４との間で補助容量を形成している。
【００５８】
その次に第２の層間絶縁膜２３５として１μｍ厚のアクリル樹脂膜を形成する。勿論、アクリル以外にもポリイミド等の有機性樹脂膜を用いても良い。そして、第２の層間絶縁膜２３５の上に第２の金属膜２３６を形成する。
【００５９】
第２の金属膜２３６はブラックマスクとしての機能も持っているが、主に電界遮蔽膜として役割を果たす。即ち、ソース／ドレイン配線から生じる電界が後に形成する画素電極に影響するのを防ぐ効果を持つ。
【００６０】
こうして図３（Ｄ）の状態が得られたら、第３の層間絶縁膜２３７として再び１μｍ厚のアクリル樹脂膜を設け、それに対して開孔部２３８、２３９を形成する。そして、第３の層間絶縁膜２３７及び開孔部２３８、２３９を被覆する様にして埋め込み導電層２４０を形成する。（図４（Ａ））
【００６１】
埋め込み導電層２４０としては、本実施例ではグラファイトを分散させたアクリル膜を使用する。また、分散媒中に分散するグラファイトはフレーク状になっているので開孔部２３８、２３９の内部にまで十分に入り込む。
【００６２】
次に、酸素ガスを用いたドライエッチング法によりエッチバック処理を行い、開孔部２３８、２３９が埋め込み導電層２４１、２４２で充填された状態を実現する。（図４（Ｂ））
【００６３】
そして、埋め込み導電層２４１、２４２によって完全に平坦化された第３の層間絶縁膜２３７上にアルミニウムを主成分とする材料でなる画素電極２４３、２４４を形成する。この時、コンタクトホール（開孔部）の内部は埋め込み導電層２４１、２４２で充填されているので、段差を生じることなくドレイン電極との電気的な接続が実現される。
【００６４】
この後は、画素電極２４３、２４４上に配向膜（図示せず）を形成すれば液晶表示装置の一方の基板であるアクティブマトリクス基板が完成する。その後は公知の手段によって対向基板を用意し、セル組み工程を施してアクティブマトリクス型液晶表示装置が完成する。
【００６５】
〔実施例２〕
実施例１では、第３の層間絶縁膜２３７としてアクリル樹脂膜を用い、埋め込み導電層の主成分溶媒もアクリルとする例を示したが、主成分溶媒としてポリイミド等の有機性樹脂を用いても構わない。
【００６６】
また、第３の層間絶縁膜として酸化珪素膜を用いる場合、埋め込み導電層の主成分溶媒としてＳＯＧと呼ばれる溶液塗布系酸化珪素膜を用いることは有効である。この場合も溶液中にグラファイト等のカーボン系材料を分散させてスピンコート法により成膜を行えば良い。
【００６７】
また、第３の層間絶縁膜と埋め込み導電層とが異なる材料で構成されていても良い。その場合、エッチバック処理後に開孔部において段差が生じない様な工夫を施す必要はある。
【００６８】
〔実施例３〕
実施例１、２では、埋め込み導電層に対してエッチバック処理を行って開孔部の充填を行っているが、エッチバック処理の代わりに研磨処理を行うことも可能である。代表的にはＣＭＰ（ケミカルメカニカルポリッシング）と呼ばれる技術を採用することもできる。
【００６９】
この技術を用いる場合には発塵に注意する必要があるが、この技術を用いれば第３の層間絶縁膜と埋め込み導電層が異なる材料で構成されている様な場合においても優れた平坦性を確保することができる。
【００７０】
〔実施例４〕
本実施例では、実施例１とは異なる構成で反射型のＡＭＬＣＤを作製する技術について図５を用いて説明する。
【００７１】
まず、実施例１の作製工程に従って図５（Ａ）の状態を得る。図５（Ａ）において、２３７は第３の層間絶縁膜、２４０は埋め込み導電層である。
【００７２】
次に、埋め込み導電層２４０上にアルミニウムを主成分とする材料でなる画素電極５０１、５０２を形成する。この時、画素電極５０１、５０２は開孔部５０３、５０４によって物理的に絶縁されている。（図５（Ｂ））
【００７３】
次に、画素電極５０１、５０２をマスクとして埋め込み導電層２４０をエッチングし、画素電極と同一形状にパターニングされた埋め込み導電層５０５、５０６を形成する。これにより埋め込み導電層５０５、５０６も物理的に絶縁されるので、画素電極の一部として機能することになる。
【００７４】
なお、本実施例の構成とすると、画素電極５０１、５０２を絶縁分離する開孔部（５０３、５０４に相当）は１μｍ以上の深さとなるが、この部分はソース電極（ソース配線）の上方であるので遮光され、問題とはならない。さらに、この部分はディスクリネーションを集中させるので、画素内の必要な領域にディスクリネーションが広がるのを防ぐ効果（ピン止め効果）も期待できる。
【００７５】
〔実施例５〕
実施例１〜４ではトップゲイト構造（ここではプレーナ型）のＴＦＴを例にとって説明したが、本願発明はボトムゲイト構造（代表的には逆スタガ型）のＴＦＴに対しても容易に適用することができる。
【００７６】
また、本願発明はＴＦＴに限らず、単結晶シリコンウェハ上に形成されたＭＯＳＦＥＴの配線接続にも活用することが可能である。
【００７７】
以上の様に、本願発明は異なる層に形成された配線同士を接続する必要性の生じる構造であれば、如何なる構造のデバイス素子に対しても適用することが可能である。
【００７８】
〔実施例６〕
実施例１〜５では反射型モードで駆動するＡＭＬＣＤを例にとって説明しているが、透過型モードで駆動するＡＭＬＣＤに本願発明を適用することも可能である。その場合、実施例４に示した構成は画素全面を遮光してしまうので不可能であるが、実施例１に示した構成（開孔部のみに埋め込み導電層を充填する構成）ならば十分に適用可能である。
【００７９】
透過型ＡＭＬＣＤを作製する場合には、画素電極として透明導電膜（代表的にはＩＴＯ膜、酸化スズ等）を用いれば良い。
【００８０】
また、透過型ＬＣＤを作製する場合、画素電極（透明導電膜）と活性層とを直接接続させようとすると、コンタクト部からの光漏れが問題となりうる。この様な場合においても埋め込み導電層が開孔部に充填されていれば、それが開孔部を遮光するので光漏れを防ぐことができる。
【００８１】
〔実施例７〕
本実施例では実施例１〜６に示した構成のアクティブマトリクス基板（素子形成側基板）を用いてＡＭＬＣＤを構成した場合の例について説明する。ここで本実施例のＡＭＬＣＤの外観を図６に示す。
【００８２】
図６（Ａ）において、６０１はアクティブマトリクス基板であり、画素マトリクス回路６０２、ソース側駆動回路６０３、ゲイト側駆動回路６０４が形成されている。駆動回路はＮ型ＴＦＴとＰ型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路で構成することが好ましい。また、６０５は対向基板である。
【００８３】
図６（Ａ）に示すＡＭＬＣＤはアクティブマトリクス基板６０１と対向基板６０５とが端面を揃えて貼り合わされている。ただし、ある一部だけは対向基板６０５を取り除き、露出したアクティブマトリクス基板に対してＦＰＣ（フレキシブル・プリント・サーキット）６０６を接続してある。このＦＰＣ６０６によって外部信号を回路内部へと伝達する。
【００８４】
また、ＦＰＣ６０６を取り付ける面を利用してＩＣチップ６０７、６０８が取り付けられている。これらのＩＣチップはビデオ信号の処理回路、タイミングパルス発生回路、γ補正回路、メモリ回路、演算回路など、様々な回路をシリコン基板上に形成して構成される。図６（Ａ）では２個取り付けられているが、１個でも良いし、さらに複数個であっても良い。
【００８５】
また、図６（Ｂ）の様な構成もとりうる。図６（Ｂ）において図６（Ａ）と同一の部分は同じ符号を付してある。ここでは図６（Ａ）でＩＣチップが行っていた信号処理を、同一基板上にＴＦＴでもって形成されたロジック回路６０９によって行う例を示している。この場合、ロジック回路６０９も駆動回路６０３、６０４と同様にＣＭＯＳ回路を基本として構成される。
【００８６】
また、本実施例のＡＭＬＣＤはブラックマスクをアクティブマトリクス基板に設ける構成（ＢＭ on ＴＦＴ）を採用するが、それに加えて対向側にブラックマスクを設ける構成とすることも可能である。
【００８７】
また、カラーフィルターを用いてカラー表示を行っても良いし、ＥＣＢ（電界制御複屈折）モード、ＧＨ（ゲストホスト）モードなどで液晶を駆動し、カラーフィルターを用いない構成としても良い。
【００８８】
また、特開昭8-15686 号公報に記載された技術の様に、マイクロレンズアレイを用いる構成にしても良い。
【００８９】
〔実施例８〕
本願発明の構成は、ＡＭＬＣＤ以外にも他の様々な電気光学装置や半導体回路に適用することができる。
【００９０】
ＡＭＬＣＤ以外の電気光学装置としてはＥＬ（エレクトロルミネッセンス）表示装置やイメージセンサ等を挙げることができる。
【００９１】
また、半導体回路としては、ＩＣチップで構成されるマイクロプロセッサの様な演算処理回路、携帯機器の入出力信号を扱う高周波モジュール（ＭＭＩＣなど）が挙げられる。
【００９２】
この様に本願発明は多層配線技術を必要とする全ての半導体装置に対して適用することが可能である。
【００９３】
〔実施例９〕
実施例７に示したＡＭＬＣＤは、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、アクティブマトリクス型液晶表示装置を搭載した製品と定義する。
【００９４】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図７に示す。
【００９５】
図７（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は表示装置２００４等に適用することができる。
【００９６】
図７（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２に適用することができる。
【００９７】
図７（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５等に適用できる。
【００９８】
図７（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【００９９】
図７（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１００】
図７（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１０１】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【０１０２】
【発明の効果】
本願発明はＡＭＬＣＤの画素マトリクス回路を構成する各画素において、完全に平坦な画素電極を実現するための技術である。本願発明の構成は、特に画素電極全面が有効表示領域となる反射型ＡＭＬＣＤに対して有効である。
【０１０３】
本願発明を実施することで画素電極上に発生するディスクリネーションが効果的に防止され、有効表示領域が大幅に拡大する。従って、より高精細なＬＣＤディスプレイにおいても高いコントラストを実現することが可能となる。
【図面の簡単な説明】
【図１】配線の接続構造の構成を示す図。
【図２】画素マトリクス回路の作製工程を示す図。
【図３】画素マトリクス回路の作製工程を示す図。
【図４】画素マトリクス回路の作製工程を示す図。
【図５】画素マトリクス回路の作製工程を示す図。
【図６】電気光学装置の構成を示す図。
【図７】電子機器の構成を示す図。[0001]
[Technical field to which the invention belongs]
The present invention relates to a configuration of connection wiring for electrically connecting thin conductive films in a semiconductor device using a thin film.
[0002]
In particular, the present invention relates to a configuration of a connection wiring for electrically connecting a switching element and a pixel electrode in a pixel region of an active matrix liquid crystal display device (hereinafter referred to as AMLCD).
[0003]
Note that in this specification, a semiconductor device is a general term for all devices that function by utilizing semiconductor characteristics, and includes a semiconductor circuit such as an electro-optical device typified by AMLCD or a microprocessor in the category of the semiconductor device. . Further, an electronic apparatus including such an electro-optical device or a semiconductor circuit in its structure is also included in the category of the semiconductor device.
[0004]
[Prior art]
In recent years, a technique for manufacturing a TFT on an inexpensive glass substrate has been rapidly developed. The reason is that the demand for AMLCD (Active Matrix Liquid Crystal Display) has increased.
[0005]
In AMLCD, a thin film transistor (TFT) is arranged as a switching element in each of dozens to several millions of pixels arranged in a matrix, and charges entering and exiting each pixel electrode are controlled by a switching function of the TFT. .
[0006]
Liquid crystal is sandwiched between each pixel electrode and the counter electrode to form a kind of capacitor. Therefore, by controlling the flow of electric charges into and out of this capacitor by the TFT, the electro-optical characteristics of the liquid crystal can be changed, and the light transmitted through the liquid crystal panel can be controlled to display an image.
[0007]
As a phenomenon peculiar to such a display device using liquid crystal, there is a phenomenon called disclination. The liquid crystal is arranged with a regular orientation between the pixel electrode and the counter electrode, but the orientation may be disturbed due to a rubbing failure caused by unevenness on the electrode surface. In this case, the function as a normal optical shutter is lost in that portion, and display defects such as light leakage occur.
[0008]
Until now, in order to prevent disclination, a device such as a structure in which the TFT is covered with a planarizing film has been devised, but at present, this is not necessarily a drastic solution. This is because the step of the contact portion of the pixel electrode finally formed cannot be flattened no matter how the flattening film is used.
[0009]
[Problems to be solved by the invention]
The present invention has been made in view of the above problems, and provides a technique related to the configuration of a contact portion for forming a completely flat conductive layer.
[0010]
In particular, the object of the invention is to completely flatten the pixel electrode of AMLCD and prevent the occurrence of disclination due to the step of the contact portion. Then, the effective pixel area is expanded by reducing the area of the necessary black mask, and an AMLCD with high definition and high contrast is realized.
[0011]
[Means for Solving the Problems]
The configuration of the invention disclosed in this specification is as follows.
A semiconductor device having two conductive layers formed in different layers and an insulating layer sandwiched between the two conductive layers,
The two conductive layers have a structure in which they are electrically connected to each other via a buried conductive layer formed so as to embed an opening provided in the insulating layer,
The buried conductive layer is an organic resin film or an inorganic film in which a conductive material is dispersed.
[0012]
In addition, the configuration of other inventions is as follows:
A semiconductor device having two conductive layers formed in different layers and an insulating layer sandwiched between the two conductive layers,
The two conductive layers have a structure in which they are electrically connected to each other via a buried conductive layer formed so as to embed an opening provided in the insulating layer,
The embedded conductive layer is an organic resin film or an inorganic film in which a conductive material is dispersed,
The shape of the opening portion and the shape of the embedded conductive layer embedded in the opening portion substantially coincide with each other.
[0013]
In addition, the configuration of other inventions is as follows:
A semiconductor device having two conductive layers formed in different layers and an insulating layer sandwiched between the two conductive layers,
The two conductive layers have a structure in which they are electrically connected to each other via a buried conductive layer formed so as to embed an opening provided in the insulating layer,
The embedded conductive layer is an organic resin film or an inorganic film in which a conductive material is dispersed,
One of the two conductive layers is formed on a flat surface formed by the buried conductive layer.
[0014]
In addition, the configuration of other inventions is as follows:
Forming a first conductive layer;
Forming an insulating layer on the first conductive layer;
Forming an opening in the insulating layer and exposing the first conductive layer at the bottom of the opening;
Forming a buried conductive layer covering the insulating layer and the opening;
Etching or polishing the buried conductive layer, and filling only the buried conductive layer with the buried conductive layer; and
Forming a second conductive layer on the insulating layer and the buried conductive layer;
It is characterized by including.
[0015]
In addition, the configuration of other inventions is as follows:
Forming a first conductive layer;
Forming an insulating layer on the first conductive layer;
Forming an opening in the insulating layer and exposing the first conductive layer at the bottom of the opening;
Forming a buried conductive layer covering the insulating layer and the opening;
Forming a second conductive layer on the buried conductive layer;
Patterning the second conductive layer into a desired shape;
Etching the buried conductive layer in a self-aligning manner using the second conductive layer as a mask;
It is characterized by including.
[0016]
In the above structure, an organic resin film or an inorganic film in which a conductive material (conductive material) is dispersed is used as the embedded conductive layer.
[0017]
As the organic resin film, polyimide, acrylic, polyamide, polyimide amide, epoxy-based material, polyvinyl alcohol (PVA) -based material, or the like can be used.
[0018]
As the inorganic film, a solution-coated silicon dioxide film called SOG (Spin on Glass) can be used. Specific examples include Oka (Ohka Coatimg Diffusin source) of Tokyo Ohka Kogyo Co., Ltd. and general silicate glass (PSG, BSG, BPSG).
[0019]
As a material for imparting conductivity, carbon-based materials (such as graphite), zinc oxide, aluminum flakes, nickel flakes, and the like can be used. In particular, highly versatile graphite is preferable from the viewpoint of handling. However, those having a shape or particle size that does not enter the apertures provided in the insulating layer cannot be used.
[0020]
Therefore, as a material for imparting conductivity, the particle size should be at least 1/2 or less (preferably 1/10 or less, more preferably 1/100 or less) of the opening width of the opening provided in the insulating layer. It is desirable to use fine particles. For example, when wirings are connected by 1 μmφ openings (contact holes), the particle size of the material dispersed in the buried conductive layer should be 0.5 μm or less (preferably 0.1 μm or less, more preferably 0.01 μm or less). It ’s fine.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described with reference to FIG. In FIG. 1A, reference numeral 100 denotes a base film, which can be any of an insulating layer, a semiconductor layer, and a conductive layer. A first conductive layer 101 is patterned thereon.
[0022]
The first conductive layer 101 is covered with an insulating layer (interlayer insulating layer) 102. As the insulating layer 101, an insulating film containing silicon such as silicon oxide, silicon nitride, or silicon oxynitride or an organic resin film is used as a single layer or a stacked layer. Here, a case where the organic resin film is provided as a single layer will be described as an example.
[0023]
After the insulating layer 102 is formed, an opening (contact hole) 103 is formed by etching. The etching method may be a wet etching method or a dry etching method. It is also effective to improve the coverage of a thin film to be formed next by making the cross-sectional shape of the opening 103 a tapered shape.
[0024]
When the opening 103 is formed in this way, a buried conductive layer 104 is formed. As the embedded conductive layer 104, an organic resin film or an inorganic film in which a carbon-based material is dispersed is used. For such a film, a solution in which a carbon-based material is dispersed in a solvent is applied onto the insulating layer 102, and the excess solution is removed by spin drying to form a thin film. Such a technique is also called a spin coating method.
[0025]
After the buried insulating layer 104 is formed by spin coating, a baking (curing) step is performed as necessary to remove excess solvent and improve the film quality. There are various conditions for the curing process, but baking (heat treatment) at 300 ° C for about 30 minutes is required.
[0026]
The advantage of such a solution coating thin film is that the film formation is very simple and the film thickness can be easily increased. In addition, since it is a solution at the film formation stage, the coating shape of fine irregularities is very good, and it is very suitable for embedding fine apertures such as contact holes. The present invention is a technique that focuses on the good coverage of such a solution coating material.
[0027]
Another advantage of the solution coating material is that it can be easily colored. For example, an organic resin film that is blackened by dispersing a carbon-based material is used as a black mask.
[0028]
The present inventor noted that among organic resin films in which carbon-based materials are dispersed, those using graphite as carbon-based materials are low-resistance films, combined with the good coverage of solution-coated materials. Thus, it has been found to be used as a buried conductive layer in a contact hole.
[0029]
When the buried conductive layer 104 is formed, the state of FIG. Once this state is obtained, the buried conductive layer 104 is then etched back by dry etching so that only the opening 103 is filled. (Fig. 1 (B))
[0030]
In this etch-back process, attention must be paid to the etching selection ratio between the insulating layer 102 and the buried insulating layer 104. In FIG. 1A, since an organic resin film is used as the insulating layer 102, etching back is performed to the same extent as the embedded insulating layer 104, and no step is generated.
[0031]
However, when the insulating layer 102 is a silicon oxide film, if the etch-back process is not stopped when the silicon oxide film is exposed, only the buried conductive layer 104 is etched in the opening, and a step is formed in the opening. It will occur.
[0032]
In view of the above, it is desirable that the insulating layer 102 and the buried conductive layer 104 have the same etching selectivity as possible. This may be optimized by etching conditions, or the same material may be used for each of the insulating layer 102 and the buried conductive layer 104.
[0033]
In addition, it is an important factor in the present invention that the film thickness can be easily increased. In FIG. 1A, the thickness of the embedded insulating layer 104 must be at least equal to or greater than the thickness of the insulating layer 102. Therefore, the CVD method and the sputtering method are not practical because the throughput is very poor.
[0034]
After obtaining the state of FIG. 1B in this way, the second conductive layer 105 is then patterned. In this way, two different conductive layers (the first conductive layer 101 and the second conductive layer 105) that are insulated and separated by the insulating layer 102 are electrically connected through the embedded conductive layer 104. Get state. At this time, the flatness of the second conductive layer 105 can be maintained even in the contact portion 106.
[0035]
The present invention having the above-described configuration will be described in detail with the embodiments described below.
[0036]
【Example】
[Example 1]
In this embodiment, a manufacturing method of a unit pixel (unit picture element) constituting a pixel matrix circuit of an active matrix liquid crystal display device (AMLCD) driven in a reflection mode will be described with reference to FIGS.
[0037]
First, a quartz substrate 201 is prepared as a substrate having an insulating surface. In this embodiment, since heat treatment at 900 to 1100 ° C. is performed later, it is necessary to use a material having high heat resistance. In addition, a crystallized glass (glass ceramic) provided with a base film, a silicon substrate provided with a thermal oxide film, or the like can be used.
[0038]
An amorphous silicon film 202 having a thickness of 65 nm is formed thereon, and this amorphous silicon film 202 is crystallized using the technique described in Japanese Patent Laid-Open No. 8-78329. The technique described in this publication is a technique for performing selective crystallization using a catalyst element that promotes crystallization.
[0039]
Here, a mask insulating film 203 is formed in order to selectively add a catalytic element (nickel in this embodiment) to the amorphous silicon film 202. The mask insulating film 203 is provided with an opening 204.
[0040]
Then, a nickel acetate solution containing 10 ppm of nickel by weight is applied by a spin coating method to form the catalyst element-containing layer 205.
[0041]
When the state of FIG. 2A is obtained in this way, after the hydrogen desorption step at 450 ° C. for 1 hour, heat treatment at 570 ° C. for 14 hours is performed in a nitrogen atmosphere to obtain the lateral growth region 206. After the crystallization process is completed in this way, a phosphorus addition process is performed using the mask insulating film 203 as a mask. By this step, a phosphorus added region 207 is formed.
[0042]
2B is obtained, heat treatment is performed at 600 ° C. for 12 hours, and nickel remaining in the lateral growth region 206 is gettered to the phosphorus addition region 207. Thus, a region (referred to as a gettering region) 208 in which the nickel concentration is reduced to 5 × 10 ¹⁷ atoms / cm ³ or less is obtained. (Fig. 2 (C))
[0043]
Next, active layers 209 and 210 including only the gettering region 208 are formed by patterning. Then, a gate insulating film 211 having a thickness of 120 nm is formed. The gate insulating film 211 is composed of a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a laminated film thereof.
[0044]
When the gate insulating film 211 is thus formed, a heat treatment is performed at 950 ° C. for 30 minutes in an oxygen atmosphere to form a thermal oxide film at the active layer / gate insulating film interface. By doing so, the interface characteristics can be greatly improved.
[0045]
In the thermal oxidation process, the active layers 209 and 210 are oxidized and thinned. In this embodiment, the final active layer thickness is adjusted to 50 nm. That is, since the starting film (amorphous silicon film) was 65 nm, 15 nm oxidation was performed, and a 30 nm thermal oxide film was formed (the gate insulating film 211 has a total thickness of 150 nm). .
[0046]
Next, an aluminum film (not shown) containing 0.2 wt% scandium is formed, and an island-like pattern serving as a prototype of the gate electrode is formed by patterning. Once the island pattern is formed, the technique described in JP-A-7-135318 is used. For details, refer to the publication.
[0047]
First, anodization is performed in a 3% oxalic acid aqueous solution while leaving the resist mask used for patterning on the island pattern. At this time, a formation current of 2 to 3 mV is passed using the platinum electrode as a cathode, and the ultimate voltage is 8V. Thus, porous anodic oxide films 212 and 213 are formed.
[0048]
Thereafter, after removing the resist mask, anodization is performed in a solution obtained by neutralizing an ethylene glycol solution of 3% tartaric acid with aqueous ammonia. At this time, the formation current may be 5 to 6 mV, and the ultimate voltage may be 100V. In this way, dense non-porous anodic oxide films 214 and 215 are formed.
[0049]
Then, the gate electrodes 216 and 217 are determined by the above process. In the pixel matrix circuit, gate lines for connecting the gate electrodes are formed for each line simultaneously with the formation of the gate electrodes. (Fig. 3 (A))
[0050]
Next, the gate insulating film 211 is etched using the gate electrodes 216 and 217 as a mask. The etching is performed by dry etching using CF ₄ gas. As a result, gate insulating films having shapes as indicated by 218 and 219 are formed.
[0051]
In this state, impurity ions imparting one conductivity are added by an ion implantation method or a plasma doping method. In this case, P (phosphorus) ions may be added if the pixel matrix circuit is composed of N-type TFTs, and B (boron) ions may be added if it is composed of P-type TFTs.
[0052]
Note that the impurity ion addition step is performed in two steps. The first is performed at a high acceleration voltage of about 80 keV, and is adjusted so that the peak of impurity ions comes under the ends (protrusions) of the gate insulating films 218 and 219. Then, the second time is performed with a low acceleration voltage of about 5 keV, and adjustment is performed so that impurity ions are not added below the end portions (protruding portions) of the gate insulating films 218 and 219.
[0053]
Thus, TFT source regions 220 and 221, drain regions 222 and 223, low-concentration impurity regions (also referred to as LDD regions) 224 and 225, and channel formation regions 226 and 227 are formed. (Fig. 3 (B))
[0054]
At this time, it is preferable to add impurity ions to the source / drain region to such an extent that a sheet resistance of 300 to 500 Ω / □ can be obtained. Further, the low concentration impurity region needs to be optimized in accordance with the performance of the TFT. Further, after the impurity ion addition step is completed, heat treatment is performed to activate the impurity ions.
[0055]
Next, a silicon oxide film having a thickness of 400 nm is formed as the first interlayer insulating film 228, and source electrodes 229 and 230 and drain electrodes 231 and 232 are formed thereon. In this embodiment, the drain electrode 228 is formed so as to be extended in the pixel.
[0056]
This is a device for securing as large a capacity as possible because the drain electrode is used as the lower electrode of the auxiliary capacity. Since this embodiment is an example of a reflection type, it can be used freely under the area where the pixel electrode is disposed later without worrying about the aperture ratio.
[0057]
When the state of FIG. 3C is thus obtained, a silicon nitride film 233 having a thickness of 50 nm is formed so as to cover the source / drain electrodes. Then, a first metal film (titanium in this embodiment) is formed thereon. In this embodiment, an auxiliary capacitor is formed between the drain electrode 231 and the first metal film 234 using the silicon nitride film 233 as a dielectric.
[0058]
Next, an acrylic resin film having a thickness of 1 μm is formed as the second interlayer insulating film 235. Of course, in addition to acrylic, an organic resin film such as polyimide may be used. Then, a second metal film 236 is formed on the second interlayer insulating film 235.
[0059]
The second metal film 236 also has a function as a black mask, but mainly serves as an electric field shielding film. That is, it has an effect of preventing the electric field generated from the source / drain wiring from affecting the pixel electrode to be formed later.
[0060]
When the state of FIG. 3D is obtained in this way, an acrylic resin film having a thickness of 1 μm is again provided as the third interlayer insulating film 237, and openings 238 and 239 are formed therefor. Then, a buried conductive layer 240 is formed so as to cover the third interlayer insulating film 237 and the opening portions 238 and 239. (Fig. 4 (A))
[0061]
And a conductive layer 240 embedded, in the present embodiment uses an acrylic film containing dispersed graphite. Further, the graphite dispersed in the dispersion medium is in the form of flakes, so that it sufficiently penetrates into the apertures 238 and 239.
[0062]
Next, an etch back process is performed by a dry etching method using oxygen gas to realize a state in which the opening portions 238 and 239 are filled with the buried conductive layers 241 and 242. (Fig. 4 (B))
[0063]
Then, pixel electrodes 243 and 244 made of a material containing aluminum as a main component are formed on the third interlayer insulating film 237 completely planarized by the buried conductive layers 241 and 242. At this time, since the inside of the contact hole (opening portion) is filled with the buried conductive layers 241 and 242, electrical connection with the drain electrode is realized without causing a step.
[0064]
Thereafter, if an alignment film (not shown) is formed on the pixel electrodes 243 and 244, an active matrix substrate which is one substrate of the liquid crystal display device is completed. Thereafter, a counter substrate is prepared by a known means, and a cell assembling process is performed to complete an active matrix type liquid crystal display device.
[0065]
[Example 2]
In the first embodiment, an acrylic resin film is used as the third interlayer insulating film 237, and the main component solvent of the embedded conductive layer is also acrylic. However, an organic resin such as polyimide may be used as the main component solvent. I do not care.
[0066]
Further, when a silicon oxide film is used as the third interlayer insulating film, it is effective to use a solution-coated silicon oxide film called SOG as a main component solvent of the buried conductive layer. In this case as well, a carbon-based material such as graphite may be dispersed in the solution and film formation may be performed by a spin coating method.
[0067]
Further, the third interlayer insulating film and the buried conductive layer may be made of different materials. In that case, it is necessary to devise such that a step does not occur in the opening after the etch-back process.
[0068]
Example 3
In the first and second embodiments, the embedded conductive layer is etched back to fill the opening, but a polishing process can be performed instead of the etch back process. Typically, a technique called CMP (Chemical Mechanical Polishing) may be employed.
[0069]
When this technology is used, it is necessary to pay attention to dust generation. However, if this technology is used, excellent flatness can be obtained even when the third interlayer insulating film and the buried conductive layer are made of different materials. Can be secured.
[0070]
Example 4
In this embodiment, a technique for manufacturing a reflective AMLCD with a configuration different from that of Embodiment 1 will be described with reference to FIGS.
[0071]
First, the state shown in FIG. 5A is obtained in accordance with the manufacturing process of Example 1. In FIG. 5A, 237 is a third interlayer insulating film, and 240 is a buried conductive layer.
[0072]
Next, pixel electrodes 501 and 502 made of a material containing aluminum as a main component are formed on the buried conductive layer 240. At this time, the pixel electrodes 501 and 502 are physically insulated by the opening portions 503 and 504. (Fig. 5 (B))
[0073]
Next, the embedded conductive layer 240 is etched using the pixel electrodes 501 and 502 as a mask to form embedded conductive layers 505 and 506 patterned in the same shape as the pixel electrode. As a result, the buried conductive layers 505 and 506 are also physically insulated and function as part of the pixel electrode.
[0074]
In the configuration of this embodiment, the opening portions (corresponding to 503 and 504) for insulating and separating the pixel electrodes 501 and 502 have a depth of 1 μm or more, but this portion is located above the source electrode (source wiring). There is no problem because it is shielded from light. Further, since this portion concentrates the disclination, an effect of preventing the disclination from spreading in a necessary area in the pixel (pinning effect) can be expected.
[0075]
Example 5
In the first to fourth embodiments, the description has been given by taking the top gate structure (planar type here) TFT as an example. However, the present invention can be easily applied to the bottom gate structure (typically reverse stagger type) TFT. Can do.
[0076]
The present invention is not limited to TFTs, and can be used for wiring connection of MOSFETs formed on a single crystal silicon wafer.
[0077]
As described above, the present invention can be applied to a device element having any structure as long as it is necessary to connect wirings formed in different layers.
[0078]
Example 6
In the first to fifth embodiments, the AMLCD driven in the reflective mode is described as an example. However, the present invention can also be applied to the AMLCD driven in the transmissive mode. In that case, the configuration shown in the fourth embodiment is impossible because the entire pixel is shielded from light, but the configuration shown in the first embodiment (a configuration in which only the opening portion is filled with a buried conductive layer) is sufficient. Applicable.
[0079]
When a transmissive AMLCD is manufactured, a transparent conductive film (typically an ITO film, tin oxide, or the like) may be used as a pixel electrode.
[0080]
In the case of manufacturing a transmissive LCD, light leakage from the contact portion may be a problem if the pixel electrode (transparent conductive film) and the active layer are directly connected. Even in such a case, if the embedded conductive layer is filled in the opening, it shields the opening and thus prevents light leakage.
[0081]
Example 7
In this example, an example in which an AMLCD is configured using an active matrix substrate (element formation side substrate) having the configuration shown in Examples 1 to 6 will be described. Here, the appearance of the AMLCD of this embodiment is shown in FIG.
[0082]
In FIG. 6A, reference numeral 601 denotes an active matrix substrate on which a pixel matrix circuit 602, a source side driver circuit 603, and a gate side driver circuit 604 are formed. The drive circuit is preferably composed of a CMOS circuit in which an N-type TFT and a P-type TFT are complementarily combined. Reference numeral 605 denotes a counter substrate.
[0083]
In the AMLCD shown in FIG. 6A, an active matrix substrate 601 and a counter substrate 605 are bonded with their end surfaces aligned. However, a part of the counter substrate 605 is removed, and an FPC (flexible printed circuit) 606 is connected to the exposed active matrix substrate. The FPC 606 transmits an external signal into the circuit.
[0084]
Further, IC chips 607 and 608 are attached using a surface to which the FPC 606 is attached. These IC chips are configured by forming various circuits on a silicon substrate, such as a video signal processing circuit, a timing pulse generation circuit, a γ correction circuit, a memory circuit, and an arithmetic circuit. Although two pieces are attached in FIG. 6A, one piece or a plurality of pieces may be provided.
[0085]
Further, a configuration as shown in FIG. 6B, the same portions as those in FIG. 6A are denoted by the same reference numerals. Here, an example is shown in which the signal processing performed by the IC chip in FIG. 6A is performed by a logic circuit 609 formed with TFTs over the same substrate. In this case, the logic circuit 609 is also configured based on a CMOS circuit, like the drive circuits 603 and 604.
[0086]
In addition, the AMLCD of this embodiment employs a configuration in which a black mask is provided on an active matrix substrate (BM on TFT), but in addition, a configuration in which a black mask is provided on the opposite side is also possible.
[0087]
Further, color display may be performed using a color filter, or the liquid crystal may be driven in an ECB (electric field control birefringence) mode, a GH (guest host) mode, or the like, and the color filter may not be used.
[0088]
Further, a configuration using a microlens array may be used as in the technique described in Japanese Patent Laid-Open No. 8-15686.
[0089]
Example 8
The configuration of the present invention can be applied to various other electro-optical devices and semiconductor circuits besides AMLCD.
[0090]
Examples of electro-optical devices other than AMLCDs include EL (electroluminescence) display devices and image sensors.
[0091]
Further, examples of the semiconductor circuit include an arithmetic processing circuit such as a microprocessor constituted by an IC chip, and a high-frequency module (such as MMIC) that handles input / output signals of portable devices.
[0092]
Thus, the present invention can be applied to all semiconductor devices that require multilayer wiring technology.
[0093]
Example 9
The AMLCD shown in the seventh embodiment is used as a display for various electronic devices. Note that the electronic device described in this embodiment is defined as a product on which an active matrix liquid crystal display device is mounted.
[0094]
Examples of such electronic devices include a video camera, a still camera, a projector, a projection TV, a head mounted display, a car navigation, a personal computer (including a notebook type), a portable information terminal (a mobile computer, a mobile phone, etc.). . An example of them is shown in FIG.
[0095]
FIG. 7A illustrates a mobile phone which includes a main body 2001, an audio output unit 2002, an audio input unit 2003, a display device 2004, an operation switch 2005, and an antenna 2006. The present invention can be applied to the display device 2004 and the like.
[0096]
FIG. 7B illustrates a video camera, which includes a main body 2101, a display device 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 2106. The present invention can be applied to the display device 2102.
[0097]
FIG. 7C illustrates a mobile computer, which includes a main body 2201, a camera unit 2202, an image receiving unit 2203, operation switches 2204, and a display device 2205. The present invention can be applied to the display device 2205 and the like.
[0098]
FIG. 7D illustrates a head mounted display which includes a main body 2301, a display device 2302, and a band portion 2303. The present invention can be applied to the display device 2302.
[0099]
FIG. 7E illustrates a rear projector, which includes a main body 2401, a light source 2402, a display device 2403, a polarizing beam splitter 2404, reflectors 2405 and 2406, and a screen 2407. The present invention can be applied to the display device 2403.
[0100]
FIG. 7F illustrates a front projector, which includes a main body 2501, a light source 2502, a display device 2503, an optical system 2504, and a screen 2505. The present invention can be applied to the display device 2503.
[0101]
As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields. In addition, it can also be used for electric billboards, advertising announcement displays, and the like.
[0102]
【The invention's effect】
The present invention is a technique for realizing a completely flat pixel electrode in each pixel constituting an AMLCD pixel matrix circuit. The configuration of the present invention is particularly effective for a reflective AMLCD in which the entire surface of the pixel electrode is an effective display area.
[0103]
By implementing the present invention, the disclination generated on the pixel electrode is effectively prevented, and the effective display area is greatly expanded. Therefore, high contrast can be realized even in a higher-definition LCD display.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a wiring connection structure.
FIG. 2 is a diagram showing a manufacturing process of a pixel matrix circuit.
FIGS. 3A and 3B are diagrams illustrating a manufacturing process of a pixel matrix circuit. FIGS.
FIGS. 4A and 4B are diagrams illustrating a manufacturing process of a pixel matrix circuit. FIGS.
FIGS. 5A and 5B are diagrams illustrating a manufacturing process of a pixel matrix circuit. FIGS.
FIG. 6 is a diagram illustrating a configuration of an electro-optical device.
FIG 7 illustrates a structure of an electronic device.

Claims

薄膜トランジスタと、
前記薄膜トランジスタ上に、前記薄膜トランジスタのドレイン電極の一部を露呈する開孔部を有する層間絶縁膜と、
前記開孔部を埋め込む様に形成された導電性材料を分散させた有機樹脂膜または無機膜と、
前記層間絶縁膜及び前記有機樹脂膜または前記無機膜上に接して形成されたアルミニウムを主成分とする材料でなる画素電極とを有し、
前記層間絶縁膜の上面と前記有機樹脂膜または前記無機膜の上面は同一平面をなすことを特徴とする半導体装置。A thin film transistor;
On the thin film transistor, an interlayer insulating film having an opening that exposes a part of the drain electrode of the thin film transistor;
An organic resin film or an inorganic film in which a conductive material formed so as to embed the opening is dispersed;
A pixel electrode made of a material mainly composed of aluminum formed in contact with the interlayer insulating film and the organic resin film or the inorganic film;
The upper surface of the upper surface of the interlayer insulating film wherein the organic resin film or the inorganic layer is a semiconductor device characterized by coplanar.

薄膜トランジスタと、
前記薄膜トランジスタ上に、前記薄膜トランジスタのドレイン電極の一部を露呈する開孔部を有する層間絶縁膜と、
前記開孔部を埋め込む様に形成された導電性材料を分散させた有機樹脂膜または無機膜と、
前記有機樹脂膜または前記無機膜上に接して形成されたアルミニウムを主成分とする材料でなる画素電極とを有し、
前記有機樹脂膜または前記無機膜は、前記画素電極と同一形状にパターニングされたことを特徴とする半導体装置。A thin film transistor;
On the thin film transistor, an interlayer insulating film having an opening that exposes a part of the drain electrode of the thin film transistor;
An organic resin film or an inorganic film in which a conductive material formed so as to embed the opening is dispersed;
A pixel electrode made of a material mainly composed of aluminum formed in contact with the organic resin film or the inorganic film;
The organic resin film or the inorganic film is patterned in the same shape as the pixel electrode.

請求項１または請求項２において、
前記層間絶縁膜は、単層または積層で設けられた有機樹脂膜であることを特徴とする半導体装置。In claim 1 or claim 2,
The semiconductor device according to claim 1, wherein the interlayer insulating film is an organic resin film provided as a single layer or a stacked layer.

薄膜トランジスタと、
前記薄膜トランジスタ上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成されたドレイン電極と、
前記ドレイン電極を覆う窒化珪素膜と、
前記窒化珪素膜上に形成された第１の金属膜と、
前記第１の金属膜上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成された第３の層間絶縁膜と、
前記窒化珪素膜、前記第２の層間絶縁膜及び前記第３の層間絶縁膜に設けられた前記ドレイン電極の一部を露呈する開孔部と、
前記開孔部を埋め込む様に形成された導電性材料を分散させた有機樹脂膜または無機膜と、
前記第３の層間絶縁膜及び前記有機樹脂膜または前記無機膜上に接して形成されたアルミニウムを主成分とする材料でなる画素電極とを有し、
前記第１の金属膜は、前記窒化珪素膜を誘電体として前記ドレイン電極との間で補助容量を形成し、
前記第３の層間絶縁膜の上面と前記有機樹脂膜または前記無機膜の上面は同一平面をなすことを特徴とする半導体装置。A thin film transistor;
A first interlayer insulating film formed on the thin film transistor;
A drain electrode formed on the first interlayer insulating film;
A silicon nitride film covering the drain electrode;
A first metal film formed on the silicon nitride film;
A second interlayer insulating film formed on the first metal film;
A third interlayer insulating film formed on the second interlayer insulating film;
An opening that exposes a portion of the drain electrode provided in the silicon nitride film, the second interlayer insulating film, and the third interlayer insulating film;
An organic resin film or an inorganic film in which a conductive material formed so as to embed the opening is dispersed;
A pixel electrode made of a material mainly composed of aluminum formed on and in contact with the third interlayer insulating film and the organic resin film or the inorganic film;
The first metal film forms an auxiliary capacitance with the drain electrode using the silicon nitride film as a dielectric,
The upper surface of the third interlayer insulating film and the upper surface of the organic resin film or the inorganic film are flush with each other.

薄膜トランジスタと、
前記薄膜トランジスタ上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成されたドレイン電極と、
前記ドレイン電極を覆う窒化珪素膜と、
前記窒化珪素膜上に形成された第１の金属膜と、
前記第１の金属膜上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成された第３の層間絶縁膜と、
前記窒化珪素膜、前記第２の層間絶縁膜及び前記第３の層間絶縁膜に設けられた前記ドレイン電極の一部を露呈する開孔部と、
前記開孔部を埋め込む様に形成された導電性材料を分散させた有機樹脂膜または無機膜と、
前記有機樹脂膜または前記無機膜上に接して形成されたアルミニウムを主成分とする材料でなる画素電極とを有し、
前記第１の金属膜は、前記窒化珪素膜を誘電体として前記ドレイン電極との間で補助容量を形成し、
前記有機樹脂膜または前記無機膜は、前記画素電極と同一形状にパターニングされたことを特徴とする半導体装置。A thin film transistor;
A first interlayer insulating film formed on the thin film transistor;
A drain electrode formed on the first interlayer insulating film;
A silicon nitride film covering the drain electrode;
A first metal film formed on the silicon nitride film;
A second interlayer insulating film formed on the first metal film;
A third interlayer insulating film formed on the second interlayer insulating film;
An opening that exposes a portion of the drain electrode provided in the silicon nitride film, the second interlayer insulating film, and the third interlayer insulating film;
An organic resin film or an inorganic film in which a conductive material formed so as to embed the opening is dispersed;
A pixel electrode made of a material mainly composed of aluminum formed in contact with the organic resin film or the inorganic film;
The first metal film forms an auxiliary capacitance with the drain electrode using the silicon nitride film as a dielectric,
The organic resin film or the inorganic film, wherein a patterned in the pixel electrode and the same shape.

請求項４または請求項５において、
前記第２の層間絶縁膜及び前記第３の層間絶縁膜は、有機樹脂膜であることを特徴とする半導体装置。In claim 4 or claim 5,
The semiconductor device, wherein the second interlayer insulating film and the third interlayer insulating film are organic resin films.

請求項１乃至請求項６のいずれか一項において、
前記導電性材料とはカーボン系材料、酸化亜鉛、アルミニウムフレーク、又はニッケルフレークであることを特徴とする半導体装置。In any one of Claims 1 thru | or 6,
The semiconductor device, wherein the conductive material is a carbon-based material, zinc oxide, aluminum flakes, or nickel flakes.

請求項７において、
前記カーボン系材料は、グラファイトであることを特徴とする半導体装置。In claim 7,
The semiconductor device, wherein the carbon-based material is graphite.

請求項１乃至請求項８のいずれか一項において、
前記導電性材料の粒径は、前記開孔部の開孔幅の１／２以下であることを特徴とする半導体装置。In any one of Claims 1 thru | or 8,
The semiconductor device according to claim 1, wherein a particle size of the conductive material is ½ or less of an opening width of the opening portion.

請求項請求項１乃至請求項９のいずれか一項において、
前記開孔部の断面形状はテーパー状であることを特徴とする半導体装置。In any one of Claims 1 to 9,
A cross-sectional shape of the opening is a taper shape.

請求項１乃至請求項１０のいずれか一項において、
前記半導体装置は、液晶表示装置に利用されることを特徴とする半導体装置。In any one of Claims 1 to 10,
The semiconductor device is used for a liquid crystal display device.

請求項１乃至請求項１０のいずれか一項において、
前記半導体装置は、ＥＬ表示装置に利用されることを特徴とする半導体装置。In any one of Claims 1 to 10,
The semiconductor device is used for an EL display device.

請求項１１に記載された液晶表示装置を搭載した、ビデオカメラ、スチルカメラ、リア型プロジェクター、フロント型プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、又は携帯情報端末。 A video camera, a still camera, a rear projector, a front projector, a head mounted display, a car navigation system, a personal computer, or a portable information terminal equipped with the liquid crystal display device according to claim 11 .

薄膜トランジスタを形成し、
前記薄膜トランジスタ上に層間絶縁膜を形成し、
前記層間絶縁膜に、前記薄膜トランジスタのドレイン電極の一部を露呈するように開孔部を形成し、
前記層間絶縁膜及び前記開孔部を覆って導電性材料を分散させた有機樹脂膜または無機膜をスピンコート法により形成し、
前記有機樹脂膜または前記無機膜をエッチング又は研磨し、前記層間絶縁膜と前記有機樹脂膜または前記無機膜の上面が同一平面になるように、前記開孔部のみを前記有機樹脂膜または前記無機膜で充填し、
前記層間絶縁膜及び前記有機樹脂膜または前記無機膜上に接して画素電極を形成することを特徴とする半導体装置の作製方法。Forming a thin film transistor,
Forming an interlayer insulating film on the thin film transistor;
Forming an opening in the interlayer insulating film so as to expose a part of the drain electrode of the thin film transistor;
An organic resin film or an inorganic film in which a conductive material is dispersed covering the interlayer insulating film and the opening is formed by a spin coating method,
Etching or polishing the organic resin film or the inorganic film so that only the opening portion is the organic resin film or the inorganic so that the upper surface of the interlayer insulating film and the organic resin film or the inorganic film are flush with each other. Filled with membrane,
A pixel electrode is formed in contact with the interlayer insulating film and the organic resin film or the inorganic film.

薄膜トランジスタ上に第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜上にドレイン電極を形成し、
前記ドレイン電極上に窒化珪素膜を形成し、
前記窒化珪素膜上に第１の金属膜を形成し、
前記第１の金属膜上に第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜上に第３の層間絶縁膜を形成し、
前記窒化珪素膜、前記第２の層間絶縁膜及び前記第３の層間絶縁膜に前記ドレイン電極の一部が露呈するように開孔部を形成し、
前記第３の層間絶縁膜及び前記開孔部を覆って導電性材料を分散させた有機樹脂膜または無機膜をスピンコート法により形成し、
前記有機樹脂膜または前記無機膜をエッチング又は研磨し、前記第３の層間絶縁膜と前記有機樹脂膜または前記無機膜の上面が同一平面になるように、前記開孔部のみを前記有機樹脂膜または前記無機膜で充填し、
前記第３の層間絶縁膜及び前記有機樹脂膜または前記無機膜上に接して画素電極を形成することを特徴とする半導体装置の作製方法。Forming a first interlayer insulating film on the thin film transistor;
Forming a drain electrode on the first interlayer insulating film;
Forming a silicon nitride film on the drain electrode;
Forming a first metal film on the silicon nitride film;
Forming a second interlayer insulating film on the first metal film;
Forming a third interlayer insulating film on the second interlayer insulating film;
The silicon nitride film, a portion of the drain electrode to form an opening so as to be exposed to the second interlayer insulating film and the third interlayer insulating film,
An organic resin film or an inorganic film in which a conductive material is dispersed to cover the third interlayer insulating film and the opening is formed by a spin coat method,
The organic resin film or the inorganic film is etched or polished, and the organic resin film is formed only on the opening portion so that the upper surface of the third interlayer insulating film and the organic resin film or the inorganic film are flush with each other. Or filled with the inorganic film,
8. A method for manufacturing a semiconductor device, comprising forming a pixel electrode in contact with the third interlayer insulating film and the organic resin film or the inorganic film.

薄膜トランジスタを形成し、
前記薄膜トランジスタ上に層間絶縁膜を形成し、
前記層間絶縁膜に、前記薄膜トランジスタのドレイン電極の一部を露呈するように開孔部を形成し、
前記層間絶縁膜及び前記開孔部を覆って導電性材料を分散させた有機樹脂膜または無機膜をスピンコート法により形成し、
前記有機樹脂膜または前記無機膜上に接して画素電極を形成し、
前記画素電極をマスクとして前記有機樹脂膜または前記無機膜をエッチングすることを特徴とする半導体装置の作製方法。Forming a thin film transistor,
Forming an interlayer insulating film on the thin film transistor;
Forming an opening in the interlayer insulating film so as to expose a part of the drain electrode of the thin film transistor;
An organic resin film or an inorganic film in which a conductive material is dispersed covering the interlayer insulating film and the opening is formed by a spin coating method,
Forming a pixel electrode in contact with the organic resin film or the inorganic film ;
A method for manufacturing a semiconductor device, wherein the organic resin film or the inorganic film is etched using the pixel electrode as a mask.

薄膜トランジスタ上に第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜上にドレイン電極を形成し、
前記ドレイン電極上に窒化珪素膜を形成し、
前記窒化珪素膜上に第１の金属膜を形成し、
前記第１の金属膜上に第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜上に第３の層間絶縁膜を形成し、
前記窒化珪素膜、前記第２及び前記第３の層間絶縁膜に前記ドレイン電極の一部が露呈するように開孔部を形成し、
前記第３の層間絶縁膜及び前記開孔部を覆って導電性材料を分散させた有機樹脂膜または無機膜をスピンコート法により形成し、
前記有機樹脂膜または前記無機膜上に接して画素電極を形成し、
前記画素電極をマスクとして前記有機樹脂膜または前記無機膜をエッチングすることを特徴とする半導体装置の作製方法。Forming a first interlayer insulating film on the thin film transistor;
Forming a drain electrode on the first interlayer insulating film;
Forming a silicon nitride film on the drain electrode;
Forming a first metal film on the silicon nitride film;
Forming a second interlayer insulating film on the first metal film;
Forming a third interlayer insulating film on the second interlayer insulating film;
The silicon nitride film, a portion of the drain electrode to form an opening so as to be exposed to the second and the third interlayer insulating film,
An organic resin film or an inorganic film in which a conductive material is dispersed to cover the third interlayer insulating film and the opening is formed by a spin coat method,
Forming a pixel electrode in contact with the organic resin film or the inorganic film ;
A method for manufacturing a semiconductor device, wherein the organic resin film or the inorganic film is etched using the pixel electrode as a mask.

請求項１４乃至請求項１７のいずれか一項において、
前記導電性材料とはカーボン系材料、酸化亜鉛、アルミニウムフレーク、またはニッケルフレークであることを特徴とする半導体装置の作製方法。In any one of Claim 14 thru | or Claim 17 ,
The method for manufacturing a semiconductor device, wherein the conductive material is a carbon-based material, zinc oxide, aluminum flakes, or nickel flakes.

請求項１８において、
前記カーボン系材料は、グラファイトであることを特徴とする半導体装置の作製方法。In claim 18 ,
The method for manufacturing a semiconductor device, wherein the carbon-based material is graphite.