JP3882967B2 - 回路板の製造法 - Google Patents
回路板の製造法 Download PDFInfo
- Publication number
- JP3882967B2 JP3882967B2 JP4513998A JP4513998A JP3882967B2 JP 3882967 B2 JP3882967 B2 JP 3882967B2 JP 4513998 A JP4513998 A JP 4513998A JP 4513998 A JP4513998 A JP 4513998A JP 3882967 B2 JP3882967 B2 JP 3882967B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- connection terminal
- connection
- melting point
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体チップの接続用電極と半導体実装用基板上の対応する接続用電極とを対向するように位置決めし、異方導電性接着剤等の接着剤で接着固定すると共に、両者の電極同士を電気的に接続する半導体装置などの電子部品装置に関する。
【0002】
【従来の技術】
半導体実装分野では、低コスト化・高精化に対応した新しい実装形態としてICチップを直接プリント基板やフレキシブル配線板に搭載するフリップチップ実装が注目されている。フリップチップ実装方式としては、チップの端子にはんだバンプを設け、はんだ接続を行う方式や導電性接着剤を介して電気的接続を行う方式が知られている。これらの方式では、接続するチップと基板の熱膨張係数差に基づくストレスが、各種環境下に曝した場合、接続界面で発生し接続信頼性が低下するという問題がある。このため、接続界面のストレスを緩和する目的で一般にエポキシ樹脂系のアンダフィル材をチップ/基板の間隙に注入する方式が検討されている。しかし、このアンダフィルの注入工程は、プロセスを煩雑化し、生産性、コストの面で不利になるという問題がある。このような問題を解決すべく最近では、チップと基板の間にあらかじめ接着剤や異方導電性と封止機能を有する異方導電性接着剤を介在し、加熱加圧してチップと基板をフリップチップ実装する方式が、プロセス簡易性という観点から注目されている。
【0003】
【発明が解決しようとする課題】
しかしながら、接着剤や異方導電接着剤を用いる方式は、少なくとも1つの回路部材の接続端子に金めっきバンプやワイヤバンプなどの突起電極を形成する必要があるが、突起電極はその高さにばらつきが生じやすく、接続後、低い突起電極の接続部では充分な電気的接触ができず導通不良を生じやすいという問題があった。
本発明は、例えば半導体チップを基板と接着剤や異方導電接着剤等で接着固定すると共に両者の電極どうしを電気的に接続することにより得られる回路板のように、接続端子を有する回路部材どうしを優れた接続信頼性で接続する回路板の製造法を提供するものである。
【0004】
【課題を解決するための手段】
本発明は、第一の接続端子を有する第一の回路部材と、第二の接続端子を有する第二の回路部材とを、第一の接続端子と第二の接続端子を対向して配置し、前記対向配置した第一の接続端子と第二の接続端子の間に導電粒子が分散されている接着剤を介在させ、加熱、加圧して前記対向配置した第一の接続端子と第二の接続端子を電気的に接続させた回路板であって、前記第一の接続端子が低融点金属からなる突起電極で、かつ、前記第一の回路部材が半導体チップであり、前記突起電極が、融点が250℃以下の前記低融点金属を溶融した低融点金属溶融槽中に電極形成面を有する半導体素子を浸漬し、前記電極形成面に対し垂直方向に超音波エネルギーを加えることにより高さ5〜40ミクロンに形成され、前記突起電極を融かすことなく第二の接続端子を有する第二の回路部材とを電気的に接続させることを特徴とする回路板の製造法に関する。
また、電極形成面が、アルミ電極であると好ましく、電極形成面のアルミ電極の膜厚が1μm以上であると好ましい。
【0005】
【発明の実施の形態】
本発明において用いられる回路部材として半導体チップ、抵抗体チップ、コンデンサチップ等のチップ部品、プリント基板、ポリイミドやポリエステルを基材としたフレキシル配線板等の基板等が用いられる。これらの回路部材には接続端子が通常多数(場合によっては単数でも良い)設けられており、前記回路部材の少なくとも1組をそれらの回路部材に設けられた接続端子の少なくとも一部を対向配置し、対向配置した接続端子間に接着剤を介在させ、加熱・加圧することにより、対向配置した接続端子どうしは、直接接触によりまたは異方導電接着剤の導電粒子を介して電気的に接続する。
【0006】
チップや基板の電極パッド上には、はんだなどの低融点金属からなる突起電極を形成する。
本発明において用いられる突起電極は、融点250℃以下の低融点金属を溶融させこの金属溶融槽に半導体素子を浸漬し同時に電極形成面に対し垂直方向に超音波エネルギーを加えることにより高さが5〜40ミクロンの突起状の電極を形成する。フェイスダウンボンディング方式により半導体チップを実装基板に電気的に接続する場合、半導体チップ上へのバンプ形成に際し次の2点を考慮しなければならない。すなわち(1)半導体チップ電極金属材料のはんだへの溶出防止、(2)半導体チップ電極金属材料とはんだとの濡れ性の確保である。
本発明では半導体チップに設けた接続電極と実装基板表面に設けた導体回路のチップ搭載用電極が接着剤を介して直接機械的に接し電気的な接続を得ており、両者を接続させるためにバンプ金属を融かすことはしない。このため半導体チップのアルミ電極の膜厚が1μm以上で、しかもこのアルミ膜上へのバンプ形成温度が250℃以下であれば従来使われていたアンダバンプメタルがなくとも前記(1)の要求を満たすことができる。また半導体チップと実装基板とは接着剤により両者は対向する面全体で接合しており、突起電極部のみに内部応力が集中することはないので接続部の信頼性は高い。融点250℃以下の低融点金属としては、インジウム、錫、鉛/錫はんだ、錫/銀はんだ、錫/銀/ビスマスはんだなどがある。
また前記(2)に対しては低融点金属の溶融槽中に半導体素子を浸漬し同時に超音波エネルギーを加えることにより行う。超音波は半導体ウエハなどの表面洗浄法として使われている。この超音波エネルギーを利用して、低融点金属の熔融槽に半導体素子を浸漬し同時に電極形成面に対し垂直方向に超音波エネルギーを加えることにより半導体アルミ電極部表面の酸化物を除去すると共にアルミ電極表面に低融点金属をバンプ状に形成するものである。加える超音波の振動数は通常洗浄につかわれている10〜80kHzである。また振幅は1〜10μmである。超音波を加えている時間はバンプを形成しようとしている金属にもよるが必要以上に長い時間はアルミ電極の溶出にもつながるので良くなく0.1〜10秒が適当である。
超音波エネルギーは電極形成面に対し垂直方向であれば、表面、裏面どちらから加えてもよい。
【0007】
図1は本発明の電子部品装置を説明するための断面図、図2は従来法による半導体チップの接続電極断面図、図3は本発明による半導体チップの接続電極断面図、図4は本発明の一実施例を説明するためのはんだ槽、ホーン、半導体ウエハの位置関係を示す側面図である。
図面において、1は半導体チップ、2は半導体接続電極、3は絶縁保護膜、4は低融点金属電極、5は実装基板、6は電極端子、7は接着剤、8はアンダバンプメタル、9ははんだバンプ、10は金バンプ(金ワイヤ)、21は溶解はんだ噴流部、22ははんだ槽、23はホーン、24は治具、25はホルダー、26はウエハ、27は溶融はんだを示す。
本発明において用いられる接着剤としては、エポキシ樹脂とイミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミンの塩、ジシアンジアミド等の潜在性硬化剤の混合物が用いられ、回路部材の熱膨張係数差に基づくストレスを緩和するためには、接着後の40℃での弾性率が50〜2000MPaの接着樹脂組成物が好ましい。例えば、接続時の良好な流動性や高接続信頼性を得られる接着樹脂組成物として、エポキシ樹脂とイミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミンの塩、ジシアンジアミド等の潜在性硬化剤の混合物に、接着後の40℃での弾性率が50〜2000MPaになるようにアクリルゴムを配合した接着剤があげられる。接着フィルム硬化物の弾性率は、例えば、レオロジ(株)製レオスペクトラDVE−4(引っぱりモード、周波数10Hz、5℃/minで昇温)を使用して測定できる。
【0008】
本発明の接着剤に用いるアクリルゴムとしては、アクリル酸、アクリル酸エステル、メタクリル酸エステルまたはアクリロニトリルのうち少なくともひとつをモノマー成分とした重合体または共重合体があげられ、中でもグリシジルエーテル基を含有するグリシジルアクリレートやグリシジルメタクリレートを含む共重合体系アクリルゴムが好適に用いられる。
これらアクリルゴムの分子量は、接着剤の凝集力を高める点から20万以上が好ましい。アクリルゴムの接着剤中の配合量は、15wt%以下であると接着後の40℃での弾性率が2000MPaを越えてしまい、また40wt%以上になると低弾性率化は図れるが接続時の溶融粘度が高くなり接続電極界間、または接続電極と導電粒子界面の溶融接着剤の排除性が低下するため、接続電極間または接続電極と導電粒子間の電気的導通を確保できなくなる。このため、アクリル配合量としては15〜40wt%が好ましい。接着剤に配合されたこれらのアクリルゴムは、ゴム成分に起因する誘電正接のピーク温度が40〜60℃付近にあるため、接着剤の低弾性率化を図ることができる。また、接着剤にはフィルム形成性をより容易にするためにフェノキシ樹脂などの熱可塑性樹脂を配合することもできる。特に、フェノキシ樹脂は、エポキシ樹脂と構造が類似しているため、エポキシ樹脂との相溶性、接着性に優れるなどの特徴を有するので好ましい。フィルム形成は、これら少なくともエポキシ樹脂、アクリルゴム、フェノキシ樹脂、潜在性硬化剤からなる接着組成物と導電粒子を有機溶剤に溶解あるいは分散により液状化して、剥離性基材上に塗布し、硬化剤の活性温度以下で溶剤を除去することにより行われれる。この時用いる溶剤は、芳香族炭化水素系と含酸素系の混合溶剤が材料の溶解性を向上させるため好ましい。
【0009】
本発明の接着剤には、熱膨張係数を低減する目的で無機質充填材を配合できる。無機質充填材としては、特に限定するものではなく、例えば、溶融シリカ、結晶質シリカ、ケイ酸カルシウム、アルミナ、炭酸カルシウム等の粉体があげられる。無機充填材の配合量は、接着樹脂組成物に対して10〜90重量%であり、熱膨張係数を低下させるには配合量が大きいほど効果的であるが、多量に配合すると接着性や接続部での接着剤の排除性低下に基づく導通不良が発生するため、20〜60重量%が好ましい。また、その平均粒径は、接続部での導通不良を防止する目的でミクロン以下にするのが好ましい。また、接続時の樹脂の流動性の低下及びチップのパッシベーション膜のダメージを防ぐ目的で球状フィラを用いることが望ましい。
本発明の接着剤には、チップのバンプや回路電極の高さばらつきを吸収するために、異方導電性を積極的に付与する目的で導電粒子を分散することもできる。本発明において導電粒子は例えばAu、Ni、Ag、Cu、Wやはんだなどの金属粒子またはこれらの金属粒子表面に金やパラジウムなどの薄膜をめっきや蒸着によって形成した金属粒子であり、ポリスチレン等の高分子の球状の核材にNi、Cu、Au、はんだ等の導電層を設けた導電粒子を用いることができる。粒径は基板の電極の最小の間隔よりも小さいことが必要で、電極の高さばらつきがある場合、高さばらつきよりも大きいことが好ましく、かつ無機質充填材の平均粒径より大きいことが好ましく、1μm〜10μmが好ましい。また、接着剤に分散される導電粒子量は、0.1〜30体積%であり、好ましくは0.1〜20体積%である。
【0010】
【実施例】
実施例1
ポリイミド接着剤をポリイミドフィルムの両面に塗布した厚さ0.07mmのポリイミドボンディングシート1に、アウター接続部2を形成する。次に厚さ0.018mmの銅箔を接着後、インナ接続部3とアウター接続部2までの展開配線4を通常のエッチング法で形成する。さらに露出している配線に無電解ニッケルめっき(膜厚;5μm)、無電解金めっき(膜厚:0.8μm)を順次施す。つぎに打ち抜き金型を用いてフレーム状に打ち抜き、複数組のインナー接続部、展開配線、アウター接続部を形成した実装基板を準備する。
半導体チップのアルミ電極部にはんだバンプ(錫60/鉛40)を形成するには下記の手順を行った。ウエハ工程を終了した半導体ウエハ(φ150mm)をステンレス製の治具に取付け(共振できるように周辺部だけを保持)、この治具全体を240℃のはんだ浴槽にフラックス無しで浸漬させた。超音波ソルダリング装置には高さ50mm、幅170mmの開口部をもつホーンがはんだ液面下10〜60mmの位置に槽壁面を貫通し取付けてあり、このホーンから振動数20kHz、振幅2μmの超音波を金属溶液中に任意の時間放射できる。半導体ウエハはこのホーンから15mm離れた位置を降下速度及び上昇速度とも50mm/秒で移動する。降下時及び引き上げ時に半導体ウエハははんだ浴槽中にてそれぞれ1秒づつ合計2秒超音波を照射される。この結果90μm□のアルミ電極部上には高さ15μmのはんだバンプが形成される。はんだバンプの付着量は超音波の照射時間に依存し、合計1秒では不足であり、逆に10秒に長くするとはんだが過剰に付着しバンプ同志が繋がってしまった。
この後半導体チップの突起電極と実装基板とを接着後の40℃における弾性率が1500MPaの接着剤フィルムにより接続した。まず、接着剤フィルムを転写した後、半導体チップの突起電極と実装基板の半導体チップ搭載用回路との位置合わせを行い、半導体チップを180℃、20kgf/チップの温度及び圧力により20秒間加熱圧着して異方導電フィルムを硬化させた。これによって、接着フィルムを介して半導体チップの突起電極と実装基板の半導体チップ搭載用回路とが電気的に接続されると同時に半導体チップと実装基板間は接着剤フィルムの硬化によって、この接続状態が保持される。このようにして得た半導体チップと実装基板を接続した部材を(ー55℃、30分)/(125℃、30分)の条件で繰り返す冷熱サイクル試験を行い、この冷熱サイクル試験1000回後の半導体チップの突起電極と実装基板の半導体搭載用回路の接続抵抗を測定したところ50mΩ以下であった。
【0011】
実施例2
ガラスクロス・エポキシ樹脂両面銅張り積層板MCLーEー679(日立化成工業(株)製)の表面銅箔を既存のサブトラクト法で内層回路加工、内層接着加工を施す。ついで該内層回路表面に先にドリル加工を施したガラスクロスを含まない銅箔付きエポキシ接着フィルムMCF−3000E(日立化成工業(株)製商品名)を170℃、40kgf/cm2、60分プレス積層接着し、スルーホール孔明け、無電解銅めっき、サブトラクト法による外層回路加工及び無電解ニッケル/金めっきを施し実装基板を得た。
半導体チップのバンプは上記実施例1によりチップ表面にはんだバンプを形成した後、はんだバンプの高さをかせぐためにはんだフラックスをバインダとして0.3mmのはんだボールを付着させ240℃の炉でリフローしてはんだバンプ高さ35μmをえた。
この後半導体チップの突起電極と実装基板とを接着後の40℃における弾性率が1500MPaの接着剤フィルムにより接続した。まず、接着剤フィルムを転写した後、半導体チップの突起電極と実装基板の半導体チップ搭載用回路との位置合わせを行い、半導体チップを180℃、10kgf/チップの温度及び圧力により20秒間加熱圧着して異方導電フィルムを硬化させた。これによって、接着フィルムを介して半導体チップの突起電極と実装基板の半導体チップ搭載用回路とが電気的に接続されると同時に半導体チップと実装基板間は接着剤フィルムの硬化によって、この接続状態が保持される。
このようにして得た半導体チップと実装基板を接続した部材を(ー55℃、30分)/(125℃、30分)の条件で繰り返す冷熱サイクル試験を行い、この冷熱サイクル試験1000回後の半導体チップの突起電極と実装基板の半導体搭載用回路の接続抵抗を測定したところ50mΩ以下であった。
【0012】
実施例3
実施例1において半導体チップのアルミ電極部へのバンプ形成だけを、はんだバンプ(錫60/鉛40)の代わりにインジウムを用いて行った。即ちインジウムを溶融させた210℃の浴槽中でホーンから振動数20kHz、振幅2.5μmの超音波を半導体ウエハに照射する。半導体ウエハはこのホーンから5mm離れた位置を降下速度及び上昇速度とも50mm/秒で移動する。降下時及び引き上げ時に半導体ウエハははんだ浴槽中にてそれぞれ1秒づつ合計2秒超音波を照射され、この結果アルミ電極部上には高さ13μmのはんだバンプが形成される。このあとの、半導体チップの突起電極と実装基板との接続方法、このようにして得た半導体チップと実装基板を接続した部材を(ー55℃、30分)/(125℃、30分)の条件で繰り返す冷熱サイクル試験の結果は上記実施例1と同じである。
【0013】
【発明の効果】
本発明により、接続端子どうしの接続信頼性に優れる回路板を得ることができる。特に、金めっきバンプやワイヤボンド方式で得られるボールバンプは、その高さにばらつきがあり、接続不良を生じやすいが、本発明の回路板では、突起電極に低融点金属を用いているため、高さばらつきがあっても接続中の加熱によって突起電極が容易に変形できるため、高さばらつきが吸収できる他、電極どうしの接触面積の確保が容易となり接続信頼性の向上が図れる。
また回路部材の接続電極上に低コストに金属バンプを形成することができ、この結果この半導体チップを用いたフェイスダウンボンディング方式の電子部品装置をコストパフォーマンスが高くしかも信頼性が高く作る事ができる。
【図面の簡単な説明】
【図1】本発明の電子部品装置を説明するための断面図。
【図2】従来法による半導体チップの接続電極断面図。
【図3】本発明による半導体チップの接続電極断面図。
【図4】本発明の一実施例を説明するためのはんだ槽、ホーン、半導体ウエハの位置関係を示す側面図。
【符号の説明】
1.半導体チップ
2.半導体接続電極
3.絶縁保護膜
4.低融点金属電極
5.実装基板
6.電極端子
7.接着剤
8.アンダバンプメタル
9.はんだバンプ
10.金バンプ(金ワイヤ)
21.溶解はんだ噴流部
22.はんだ槽
23.ホーン
24.治具
25.ホルダー
26.ウエハ
27.溶融はんだ
Claims (2)
- 第一の接続端子を有する第一の回路部材と、第二の接続端子を有する第二の回路部材とを、第一の接続端子と第二の接続端子を対向して配置し、前記対向配置した第一の接続端子と第二の接続端子の間に導電粒子が分散されている接着剤を介在させ、加熱、加圧して前記対向配置した第一の接続端子と第二の接続端子を電気的に接続させた回路板であって、前記第一の接続端子が低融点金属からなる突起電極で、かつ、前記第一の回路部材が半導体チップであり、前記突起電極が、融点が250℃以下の前記低融点金属を溶融した低融点金属溶融槽中に電極形成面を有する半導体素子を浸漬し、前記電極形成面に対し垂直方向に超音波エネルギーを加えることにより高さ5〜40ミクロンに形成され、前記突起電極を融かすことなく第二の接続端子を有する第二の回路部材とを電気的に接続させることを特徴とする回路板の製造法。
- 電極形成面が、アルミ電極である請求項1に記載の回路板の製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4513998A JP3882967B2 (ja) | 1998-02-26 | 1998-02-26 | 回路板の製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4513998A JP3882967B2 (ja) | 1998-02-26 | 1998-02-26 | 回路板の製造法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11243115A JPH11243115A (ja) | 1999-09-07 |
JP3882967B2 true JP3882967B2 (ja) | 2007-02-21 |
Family
ID=12710959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4513998A Expired - Fee Related JP3882967B2 (ja) | 1998-02-26 | 1998-02-26 | 回路板の製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3882967B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4659262B2 (ja) * | 2001-05-01 | 2011-03-30 | 富士通セミコンダクター株式会社 | 電子部品の実装方法及びペースト材料 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04297044A (ja) * | 1991-03-26 | 1992-10-21 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH11224886A (ja) * | 1998-02-05 | 1999-08-17 | Nippon Seiki Kk | 半導体素子の実装構造 |
-
1998
- 1998-02-26 JP JP4513998A patent/JP3882967B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11243115A (ja) | 1999-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3342703B2 (ja) | 回路接続用フィルム状接着剤及び回路板 | |
KR100290993B1 (ko) | 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 | |
US8273457B2 (en) | Adhesive for bonding circuit members, circuit board and process for its production | |
JP4178565B2 (ja) | 回路部材接続用接着剤 | |
JP4151081B2 (ja) | 回路部材接続用接着剤 | |
JP2007113012A (ja) | 回路部材接続用接着剤 | |
JP4514840B2 (ja) | 回路部材接続用接着剤 | |
JP4440352B2 (ja) | 回路部材接続用接着剤 | |
JP4928378B2 (ja) | 回路部材接続用接着剤 | |
JP3882967B2 (ja) | 回路板の製造法 | |
JP3183272B2 (ja) | 半導体装置およびその製造方法 | |
JP3835584B2 (ja) | 電子部品装置 | |
JP4815648B2 (ja) | 回路接続用フィルム状接着剤 | |
JP3801341B2 (ja) | 電子部品装置 | |
JPH10163254A (ja) | 回路板 | |
JP2919976B2 (ja) | 半導体装置、半導体搭載用配線基板および半導体装置の製造方法 | |
JPH0575250A (ja) | 電気的接続方法 | |
JP3835583B2 (ja) | 電子部品装置 | |
JP4032532B2 (ja) | 回路部材の実装方法 | |
JP4123544B2 (ja) | 回路板 | |
JP4492692B2 (ja) | 回路部材接続用接着フィルム | |
JP3925746B2 (ja) | 回路板 | |
JP4123543B2 (ja) | 回路板 | |
JP5378261B2 (ja) | 回路部材接続用接着剤 | |
JP2007107008A (ja) | フィルム状接着剤及び積層体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |