JP3872827B2 - 高耐圧半導体素子 - Google Patents
高耐圧半導体素子 Download PDFInfo
- Publication number
- JP3872827B2 JP3872827B2 JP08556995A JP8556995A JP3872827B2 JP 3872827 B2 JP3872827 B2 JP 3872827B2 JP 08556995 A JP08556995 A JP 08556995A JP 8556995 A JP8556995 A JP 8556995A JP 3872827 B2 JP3872827 B2 JP 3872827B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor layer
- voltage diode
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、高耐圧半導体素子に関わり、特にプレーナ型の高耐圧半導体素子に関する。
【０００２】
【従来の技術】
従来より、種々の高耐圧半導体素子が使用されている。図８に従来の高耐圧半導体素子の一例としてプレーナ型の高耐圧ダイオードの断面図を示す。
図中、７１は高抵抗のｎ型カソード層を示しており、このｎ型カソード層７１の表面にはｐ型アノード層７７が選択的に拡散形成されている。一方、ｎ型カソード層７１の裏面には高濃度のｎ型カソード層７５が拡散形成されている。
【０００３】
ｐ型アノード層７７の表面には高濃度のｐ型コンタクト層７６が拡散形成されており、ｐ型アノード層７７はこのｐ型コンタクト層７６を介してアノード電極８０に低抵抗接触している。一方、ｎ型カソード層７５にはカソード電極８２が低抵抗接触している。
【０００４】
ｎ型カソード層７１の表面での空乏層の広がりを防止するために、ｎ型カソード層７１の表面には高濃度のｎ型ストッパ層７４が拡散形成されている。また、ｎ型ストッパ層７４には電極８１が設けられている。
【０００５】
さらに、逆電圧印加時にｐ型アノード層７７の端部に形成される高電界を緩和するために、アノード電極８０によりフィールドプレートが形成されている。すなわち、アノード電極８０は絶縁膜７９を介してｐ型アノード層７７の端部を越えてｎ型ベース層７１上にまで延在している。
【０００６】
しかしながら、この種の高耐圧ダイオードにあっては以下のような問題があった。すなわち、逆電圧印加時にアノード電極８０の端部下の絶縁膜７９には高電界が発生し、ｎ型カソード層７１から絶縁膜７９にホットキャリアが飛び込み、これにより絶縁膜７９とｎ型カソード層７１との界面の界面準位密度が変動し、経時的に耐圧が低下するという問題があった。
【０００７】
図３５、図３６に従来の高耐圧ダイオードの接合終端領域を示す。これらは基本的には同じであるが、図３６の高耐圧ダイオードには低濃度のｐ型リサーフ層９９が形成されている点が異なる。
【０００８】
図３５、図３６において、９１は高抵抗のｎ型カソード層を示しており、このｎ型カソード層９１の表面にはｐ型アノード層９２が選択的に拡散形成されている。
【０００９】
ｐ型アノード層９２の表面には高濃度のｐ型コンタクト層９４が拡散形成されており、ｐ型アノード層９２はこのｐ型コンタクト層９４を介してアノード電極９７に低抵抗接触している。
【００１０】
また、耐圧を確保するために以下のような接合終端構造が形成されている。
まず、ｎ型カソード層９１の表面には高濃度のｎ型ストッパ層９３が拡散形成されている。このｎ型ストッパ層９３は空乏層の広がりを防止するためのものである。また、ｎ型ストッパ層９３には電極９６が設けられている。
【００１１】
さらに、ｐ型アノード層９２の端部の高電界を緩和するために、アノード電極９７によりフィールドプレートが形成されている。すなわち、アノード電極９７は絶縁膜９５を介してｐ型アノード層９２の端部を越えてｎ型ベース層９１上にまで延在している。
【００１２】
ｎ型カソード層９１、ｎ型リサーフ層９９、ｎ型ストッパ層９３の表面形状はほぼ矩形状である。
これら従来の接合終端領域においては、ｐ型アノード層９２の表面形状の四辺とｎ型ストッパー層９３の表面形状の四辺との間の距離Ｌ１は、ｐ型アノード層９２の表面形状の四隅とｎ型ストッパー層９３の表面形状の四隅との距離Ｌ２と同じであった。
【００１３】
同様に、ｐ型アノード層９２の表面形状の四辺とｐ型リサーフ層９９の表面形状の四辺との間の距離は、ｐ型アノード層９２の表面形状の四隅とｐ型リサーフ層９９の表面形状の四隅との間の距離は同じであった。
【００１４】
このため、図３５の場合、ｐ型アノード層９２の表面形状の四隅の曲率半径Ｒ１は、ストッパー層９３の表面形状の内側の四隅の曲率半径Ｒ３よりも小さく、逆電圧印加時に、ｐ型アノード層９２の四隅で電界集中が起こり、耐圧が低下するという問題があった。
【００１５】
さらに、図３６の場合には、ｐ型リサーフ層９９の表面形状の四隅の曲率半径Ｒ２が曲率半径Ｒ３よりも小さく、逆電圧印加時に、ｐ型アノード層９２の四隅の他に、ストッパー層９３の四隅でも電界集中が起こり、耐圧が低下するという問題があった。
【００１６】
【発明が解決しようとする課題】
上述の如く、従来の高耐圧ダイオードにあっては、アノード電極の端部下の絶縁膜に高電界が発生し、ｎ型カソード層から絶縁膜にホットキャリアが飛び込んで、耐圧が経時的に低下するという問題があった。
【００１７】
また、従来の高耐圧ダイオードの接合終端構造にあっては、逆電圧印加時に、接合終端領域の特定の層の四隅で電界集中が起こり、耐圧が低下するという問題があった。
本発明は、上記事情を考慮してなされたもので、その目的とするところは、従来よりも耐圧特性が優れた高耐圧半導体素子を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る高耐圧半導体素子（請求項１）は、高抵抗の第１導電型半導体層と、この第１導電型半導体層の表面に選択的に形成された第２導電型半導体層と、この第２導電型半導体層の表面に接触するとともに、その端部が前記第２導電型半導体層の端部を越えて前記第１導電型半導体層上にまで延在し、絶縁膜により前記第１導電型半導体層と絶縁された第１の主電極と、前記第１の主電極の端部下の前記第１導電型半導体層の表面に接触するとともに、前記絶縁膜により前記第１の主電極と絶縁された高抵抗半導体膜と、前記第１導電型半導体層に設けられた第２の主電極とを備えていることを特徴とする。
【００１９】
ここで、高抵抗半導体膜としては、例えば、ＳＩＰＯＳ等の半絶縁性半導体膜があげられる。
本発明に係る他の高耐圧半導体素子（請求項２）は、高抵抗の第１導電型半導体層と、この第１導電型半導体層の表面に選択的に形成された第１の第２導電型半導体層と、前記第１導電型半導体層の表面に前記第１の第２導電型半導体層に接して形成され、前記第１の第２導電型半導体層よりも低濃度の第２の第２導電型半導体層と、前記第１の第２導電型半導体層の表面に接触するとともに、その端部が前記第１の第２導電型半導体層の端部を越えて前記第２の第２導電型半導体層上にまで延在し、絶縁膜により前記第２の第２導電型半導体層と絶縁された第１の主電極と、前記第１の主電極の端部下の前記第２の第２導電型半導体層の表面に接触するとともに、前記絶縁膜により前記第１の主電極と絶縁された高抵抗半導体膜と、前記第１導電型半導体層に設けられた第２の主電極とを備えていることを特徴とする。
【００２１】
【作用】
本発明に係る高耐圧半導体素子（請求項１、請求項２）によれば、第１の主電極の端部下の絶縁膜に高電界が発生したときには高抵抗半導体膜にホットキャリアが飛び込み、高電界が消滅したときには高抵抗半導体膜中のホットキャリが第１導電型半導体層に放出される。したがって、絶縁膜にはホットキャリアは飛び込まないので、界面準位密度は変動せず、耐圧の経時劣化は改善される。
【００２３】
【実施例】
以下、図面を参照しながら実施例を説明する。なお、以下の実施例では第１導電型をｎ型、第２導電型をｐ型としている。
（第１の実施例）
図１は、本発明の第１の実施例に係る高耐圧ダイオードの素子構造を示す断面図である。図中、１は高抵抗のｎ型カソード層を示しており、このｎ型カソード層１の表面にはｐ型アノード層７が選択的に拡散形成されている。一方、ｎ型カソード層１の裏面には高濃度のｎ型カソード層５が拡散形成されている。
【００２４】
ｐ型アノード層７の表面には高濃度のｐ型コンタクト層６が拡散形成されており、ｐ型アノード層７はこのｐ型コンタクト層６を介してアノード電極１０に低抵抗接触している。一方、ｎ型カソード層５にはカソード電極２が低抵抗接触している。
【００２５】
ｎ型カソード層１の表面での空乏層の広がりを防止するために、ｎ型カソード層１の表面には高濃度のｎ型ストッパ層４が拡散形成されている。また、ｎ型ストッパ層４にはストッパ電極１１が設けられている。このストッパ電極１１はｎ型ストッパ層４の端部におけるリーク電流の発生を防止するためのものである。
【００２６】
また、ｐ型アノード層７の端部の高電界を緩和するために、アノード電極１０によりフィールドプレートが形成されている。すなわち、アノード電極１０は熱酸化膜９およびＣＶＤ酸化膜１２を介してｐ型アノード層７の端部を越えてｎ型カソード層１上にまで延在している。
【００２７】
さらに、アノード電極１０の端部下には、熱酸化膜９およびＣＶＤ酸化膜１２によりアノード電極１０と絶縁され、かつｎ型カソード層１の表面と接触した高抵抗半導体膜８が設けられている。
【００２８】
本実施例によれば、逆電圧電荷時にアノード電極１０の端部下の熱酸化膜９およびＣＶＤ酸化膜１２に高電界が発生したときに、高抵抗半導体膜８にホットキャリアが飛び込み、その後、高電界が消滅したときに高抵抗半導体膜８中のホットキャリがｎ型アノード層１に放出される。このように本実施例では酸化膜９，１２にホットキャリアは飛び込まないので、界面準位密度は変動せず、耐圧の経時劣化は防止される。
（第２の実施例）
図２は、本発明の第２の実施例に係る高耐圧ダイオードの素子構造を示す断面図である。なお、以下の図において、前出した図と対応する部分には前出した図と同一符号を付してあり、詳細な説明は省略する。
【００２９】
本実施例の高耐圧ダイオードが第１の実施例のそれと異なる点は、ｐ型アノード層７の外周部に低濃度のｐ型リサーフ層３が設けられていることにある。ｐ型リサーフ層３はｐ型アノード層７に接して形成されている。
【００３０】
本実施例でも、第１の実施例と同様に、高抵抗半導体膜８により耐圧の経時劣化を防止でき、また、ｐ型リサーフ層３により耐圧がさらに高くなる。
（第３の実施例）
図３は、本発明の第３の実施例に係る高耐圧ダイオードの素子構造を示す断面図である。
【００３１】
本実施例の高耐圧ダイオードが第１の実施例のそれと異なる点は、ＣＶＤ酸化膜１２上に高抵抗半導体膜１３が設けられていることにある。すなわち、本実施例によれば、高抵抗半導体膜１３により抵抗性フィールドプレートが形成されている。
【００３２】
本実施例でも、第１の実施例と同様に、高抵抗半導体膜８により耐圧の経時劣化を防止でき、また、高抵抗半導体膜１３（抵抗性フィールドプレート）により耐圧がさらに高くなる。
（第４の実施例）
図４は、本発明の第４の実施例に係る高耐圧ダイオードの素子構造を示す断面図である。
【００３３】
本実施例の高耐圧ダイオードが第３の実施例のそれと異なる点は、ｐ型アノード層７の外周部に低濃度のｐ型リサーフ層３が設けられていることにある。ｐ型リサーフ層３はｐ型アノード層７に接して形成されている。
【００３４】
本実施例でも、第３の実施例と同様に、高抵抗半導体膜８により耐圧の経時劣化を防止でき、また、ｐ型リサーフ層３により耐圧がさらに高くなる。
（第５の実施例）
図５は、本発明の第５の実施例に係る高耐圧ダイオードの素子構造を示す断面図である。
【００３５】
本実施例の高耐圧ダイオードが第２の実施例のそれと異なる点は、複数の高抵抗半導体膜８ａ，８ｂ，８ｃが設けられていることにある。
すなわち、本実施例では、第２実施例の高抵抗半導体膜８に相当する高抵抗半導体膜８ｂの他に、電界が高くホットキャリアの飛び込みが起こり易い他の領域にも高抵抗半導体膜８ａ，８ｃが設けられている。
【００３６】
具体的には、高抵抗半導体膜８ａはｐ型カソード層７の端部に設けられ、高抵抗半導体膜８ｃはｐ型リサーフ層７の端部に設けられている。
本実施例によれば、付加された高抵抗半導体膜８ａ，８ｃによりホットキャリアの飛び込みによる界面準位密度の変動がより起こり難くなるので、耐圧の経時劣化をより効果的に抑制できるようになる。
（第６の実施例）
図６は、本発明の第６の実施例に係る高耐圧ダイオードの素子構造を示す断面図である。
【００３７】
本実施例の高耐圧ダイオードが第５の実施例のそれと異なる点は、高抵抗半導体膜８ａおよび高抵抗半導体膜８ｂの代わりに、ｐ型アノード層７の端部からアノード電極１０の端部下まで連続的に一体的に形成された高抵抗半導体膜８ａｂを用いたことにある。言い換えれば、本実施例では、高抵抗半導体膜８ａと高抵抗半導体膜８ｂとを一体的に形成した高抵抗半導体膜８ａｂを用いている。このような高抵抗半導体膜８ａｂを用いても第５の実施例と同様な効果が得られる。
【００３８】
一般に、ｐ型アノード層７の端部とアノード電極１０の端部との間の距離は、３０〜４０μｍ程度しか離れていないのに対し、ｐ型アノード層７の端部とｐ型リサーフ層３の端部との間の距離は数１００μｍ離れている。したがって、高抵抗半導体膜８ａｂと高抵抗半導体膜８ｃとの間の距離は大きいものとなり、露光工程における合せ余裕等のプロセスマージンが広くなるので、高抵抗半導体膜８ａｂおよび高抵抗半導体膜８ｃの形成は容易なものとなる。
【００３９】
なお、高抵抗半導体膜８ａｂと高抵抗半導体膜８ｃとまでを一体的に形成することは好ましくない。これは以下の理由になる。高抵抗半導体膜としては、例えば、ＳＩＰＯＳ（酸素ドープポリシリコン）膜が有効である。
【００４０】
しかし、ＳＩＰＯＳ膜を接合終端領域の広い面積にわたって形成した場合において、素子に高い上昇率でもって逆方向電圧を印加すると、大きなリーク電流が流れる。
【００４１】
図３７はそのことを示す図であり、図１の高耐圧ダイオードにおいて、高抵抗半導体膜８をｐ型アノード層７からｎ型ストッパ層４までの領域にわたって形成し、高い上昇率でもって逆方向電圧Ｖを印加した場合の電流の時間変化を示している。図３７に示すように、高い上昇率でもって逆方向電圧Ｖを印加すると、大きな漏れ電流Ｉｂが流れる。なお、変位電流Ｉａは素子構造に関係なく流れる小さな電流である。
【００４２】
このため、複数の素子が直列接続されてなる電力用半導体装置において上記現象が発生すると、素子間の電圧分担のバランスが崩れ、特定の素子に過電圧が印加され、素子破壊という問題が生じる。
【００４３】
したがって、本実施例の高耐圧ダイオードを複数個直列接続するとともに、高抵抗半導体膜８ａｂと高抵抗半導体膜８ｃとを一体的に形成すると、特定の高耐圧ダイオードに過電圧が印加され、素子破壊が生じる。よって、高抵抗半導体膜８ａｂと高抵抗半導体膜８ｃとを一体的に形成することは好ましくない。
（第７の実施例）
図７は、本発明の第７の実施例に係るＩＧＢＴの素子構造を示す断面図である。
【００４４】
高抵抗のｎ型ベース層１４の表面にはｐ型ベース層１５が選択的に拡散形成されている。このｐ型ベース層１５の表面には高濃度のｎ型ソース層１６が選択的に拡散形成されている。また、ｐ型ベース層１５とｎ型ソース層１６との間には高濃度のｐ型コンタクト層６が形成されている。このｐ型コンタクト層６はＩＧＢＴがラッチアップするのを防止するための高濃度拡散層である。
【００４５】
ｎ型ソース層１６とｎ型ベース層１４との間のｐ型ベース層１５上には絶縁膜９（ゲート絶縁膜）を介してゲート電極１９が配設されている。また、ｎ型ソース層１６、ｐ型ベース層１５およびｐ型コンタクト層６にコンタクトするようにソース電極１０S が配設されている。
【００４６】
また、ｎ型ベース層１４の表面には接合終端構造としてｐ型リング層２０が形成され、このｐ型リング層２０の外側にはｐ型リサーフ層３がｐ型リング層２０に接して形成され、さらにその外側にはｎ型ストッパ層４が形成されている。そして、ソース電極１０S の端部下には、ＣＶＤ酸化膜１２によりソース電極１０S と絶縁され、かつｐ型リサーフ層３の表面に接触した高抵抗半導体膜８が設けられている。
【００４７】
一方、ｎ型ベース層１４の裏面には高濃度のｎ型バッファ層１７、高濃度のｐ型ドレイン層１８が順次拡散形成され、このｐ型ドレイン層１８にはドレイン電極２D が設けられている。
【００４８】
本実施例によれば、ソース電極１０S の端部下には、熱酸化膜９およびＣＶＤ酸化膜１２によりソース電極１０S と絶縁され、かつｐ型リサーフ層３の表面に接触した高抵抗半導体膜８が設けられている。したがって、これまで述べてきた実施例と同様の効果が得られる。
（第８の実施例）
図９は、本発明の第８の実施例に係る高耐圧ダイオードを示す図である。
【００４９】
図中、２１は高抵抗のｎ型カソード層を示しており、このｎ型カソード層２１の表面にはｐ型アノード層２２が選択的に拡散形成されている。ｐ型アノード層２２の表面形状はほぼ矩形状で、その四隅は円弧状に形成されている。
【００５０】
ｐ型アノード層２２の表面には高濃度のｐ型コンタクト層２４が拡散形成されており、ｐ型アノード層２２はこのｐ型コンタクト層２４を介してアノード電極２７に低抵抗接触している。
【００５１】
また、耐圧を得るために以下のような接合終端構造が形成されている。
まず、ｎ型カソード層２１の表面には空乏層の広がりを防止するための高濃度のｎ型ストッパ層２３が拡散形成されている。このｎ型ストッパ層２３の表面形状の内側の輪郭はほぼ矩形状である。また、ｎ型ストッパ層２３にはストッパ電極２６が設けられている。このストッパ電極２６はｎ型ストッパ層２３の端部におけるリーク電流の発生を防止する機能を有する。
【００５２】
さらに、ｐ型アノード層２２の端部の高電界を緩和するために、アノード電極２７によりフィールドプレートが形成されている。すなわち、アノード電極２７は絶縁膜２５を介してｐ型アノード層２２の端部を越えてｎ型カソード層２１上にまで延在している。
【００５３】
本実施例の接合終端領域においては、ｐ型アノード層２２の表面形状の四辺とｎ型ストッパ層２３の表面形状の内側の四辺との間の距離Ｌ１よりも、ｐ型アノード層２２の表面形状の四隅とｎ型ストッパ層２３の表面形状の内側の四隅との間の距離Ｌ２のほうが長くなっている。
【００５４】
図３８は、ｐ型アノード層２２の表面形状の外側とｎ型ストッパ層２３の内側との距離（アノード・ストッパ間距離（距離Ｌ１または距離Ｌ２））と耐圧との関係を示す特性図である。図３８からアノード・ストッパ間距離が長くなるほど電界がなだらかに分布して耐圧が向上することが分かる。
【００５５】
これにより、例えば、ｎ型ストッパ層２３の表面形状の内側の四隅の曲率半径Ｒ３を曲率半径Ｒ１と同じ大きさにすれば、特定の四隅に電界が集中することがなくなり、従来よりも耐圧が高くなる。
（第９の実施例）
図１０は、本発明の第９の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００５６】
本実施例の高耐圧ダイオードが第８の実施例のそれと異なる点は、ｐ型アノード層２２の表面形状の四隅およびｎ型ストッパ層２３の表面形状の内側の四隅の部分を直線にすることによりＬ２＞Ｌ１として、これら四隅での電界集中を抑制して耐圧を改善していることにある。
（第１０の実施例）
図１１は、本発明の第１０の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００５７】
本実施例の高耐圧ダイオードが第８の実施例のそれと異なる点は、四隅の部分を折れ線にすることによりＬ２＞Ｌ１として、四隅での電界集中を抑制していることにある。本実施例では、折れ線の数を二つとしたが三つ以上でも良い。
（第１１の実施例）
図１２は、本発明の第１１の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００５８】
本実施例の高耐圧ダイオードが第８の実施例のそれと異なる点は、ｎ型ストッパ層２３の表面形状の内側の辺の部分を隅に行くほど外側に広げ、隅に近づくほどＬ１を大きくすることにより、辺の部分でも電界集中を緩和して耐圧を改善していることにある。
（第１２の実施例）
図１３は、本発明の第１２の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。図１３（ａ）、図１３（ｂ）は、それぞれ、図９（ｃ），図９（ｄ）の断面図に相当する。
【００５９】
本実施例の高耐圧ダイオードが第８〜第１１の実施例のそれと異なる点は、ｐ型アノード層２２、ｎ型カソード層２１、ｎ型ストッパー層２３にわたる領域上に絶縁膜２５を介して抵抗性フィールドプレートとしての高抵抗半導体膜２８を設けることにより、さらに電界の集中を緩和したことにある。高抵抗半導体膜２８の両端部はそれぞれアノード電極２７、ストッパ電極２６に接続している。なお、高抵抗半導体膜２８、絶縁膜２５以外の素子構造は第８〜第１１の実施例のいずれでも良い。
（第１３の実施例）
図１４は、本発明の第１３の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。
【００６０】
本実施例の高耐圧ダイオードが第１２の実施例のそれと異なる点は、高抵抗半導体膜２５、絶縁膜２８の位置関係が反対になっていることにある。すなわち、本実施例では、ｐ型アノード層２２、ｎ型カソード層２１、ｎ型ストッパー層２３の表面に直接接触するように高抵抗半導体膜２８を設けている。
（第１４の実施例）
図１５は、本発明の第１４の実施例に係る高耐圧ダイオードを示す図である。
【００６１】
本実施例の高耐圧ダイオードが第８の実施例のそれと異なる点は、ｎ型カソード層２１の表面に、ｐ型アノード層２２を囲む低濃度のｐ型リサーフ層２９をｐ型アノード層２２に接して形成したことにある。
【００６２】
また、このｐ型リサーフ層２９の表面形状はほぼ矩形状の枠状であり、ｐ型アノード層２２の表面形状の四辺とｐ型リサーフ層２９の表面形状の四辺との間の距離Ｌ３よりも、ｐ型アノード層の表面形状の四隅とｐ型リサーフ層２９の表面形状の四隅との間の距離Ｌ４のほうが長くなっている。
【００６３】
図３９はｐ型アノード層２３の表面形状の四辺とｐ型リサーフ層２９の表面形状の四辺との間の距離（アノード・リサーフ間距離（距離Ｌ３または距離Ｌ４））と耐圧との関係を示す特性図である。図３９からアノード・リサーフ間距離が長くなるほど電界がなだらかに分布して耐圧が向上することが分かる。
【００６４】
これにより、例えば、ｐ型リサーフ層２９の表面形状の曲率半径Ｒ２を曲率半径Ｒ１と同じ大きさにできる。また、第８の実施例と同様に曲率半径Ｒ３は曲率半径Ｒ１と同じ大きさにできる。したがって、特定の四隅に電界が集中することがなくなり、従来よりも耐圧が高くなる。
（第１５の実施例）
図１６は、本発明の第１５の実施例に係る高耐圧ダイオードの平面図である。
【００６５】
本実施例の高耐圧ダイオードが第１４の実施例のそれと異なる点は、ｐ型アノード層２２の表面形状の四隅、ｎ型ストッパ層２３の表面形状の内側の四隅およびｐ型リサーフ層２９の外側の四隅の部分を直線にすることによりＬ４＞Ｌ３として、これら四隅での電界集中を抑制して、耐圧を高めていることにある。
（第１６の実施例）
図１７は、本発明の第１６の実施例に係る高耐圧ダイオードの平面図である。
【００６６】
本実施例の高耐圧ダイオードが第１４の実施例のそれと異なる点は、四隅の部分を折れ線にすることによりＬ４＞Ｌ３として、四隅での電界集中を抑制していることにある。本実施例では、折れ線の数を二つとしたが三つ以上でも良い。
（第１７の実施例）
図１８は、本発明の第１７の実施例に係る高耐圧ダイオードの平面図である。
【００６７】
本実施例の高耐圧ダイオードが第１４の実施例のそれと異なる点は、ｐ型リサーフ層２９とｎ型ストッパ層２３の辺の部分を隅に行くほど外側に広げ、隅に近付くほどＬ１，Ｌ２を大きくすることにより、辺の部分での電界集中を緩和して耐圧を改善していることにある。
（第１８の実施例）
図１９は、本発明の第１８の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。図１９（ａ）、図１９（ｂ）は、それぞれ、図１５（ｃ），図１５（ｄ）の断面図に相当する。
【００６８】
本実施例の高耐圧ダイオードが第１４〜第１７の実施例のそれと異なる点は、ｐ型アノード層２２、ｐ型リサーフ層２９、ｎ型カソード層２１、ｎ型ストッパー層２３にわたる領域上に絶縁膜２５を介して抵抗性フィールドプレートとしての高抵抗半導体膜２８を設けることにより、さらに電界の集中を緩和したことにある。高抵抗半導体膜２８の両端部はそれぞれアノード電極２７、ストッパ電極２６に接続している。なお、高抵抗半導体膜２８、絶縁膜２５以外の素子構造は第１４〜第１７の実施例のいずれでも良い。
（第１９の実施例）
図２０は、本発明の第１９の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。
【００６９】
本実施例の高耐圧ダイオードが第１８の実施例のそれと異なる点は、高抵抗半導体膜２８、絶縁膜２５の位置関係が反対になっていることにある。すなわち、本実施例では、ｐ型アノード層２２、ｐ型リサーフ層２９、ｎ型カソード層２１、ｎ型ストッパー層２３の表面に直接接触するように高抵抗半導体膜２８を設けている。
（第２０の実施例）
図２１は、本発明の第２０の実施例に係る高耐圧ダイオードを示す図である。
【００７０】
本実施例の高耐圧ダイオードが第８の実施例のそれと異なる点は、ｎ型カソード層２１の表面にｐ型アノード層２２を囲むｐ型リング層３０を形成したとにある。
【００７１】
ｐ型リング層３０はｐ型アノード層２２には接していない。また、ｐ型リング層３０の表面にはｐ型コンタクト層２４が選択的に形成され、ｐ型リング層３０はこのｐ型コンタクト層２４を介してアノード電極２７に低抵抗接触している。
【００７２】
ｐ型リング層３０の表面形状はほぼ矩形状の枠状であり、ｐ型リング層３０の表面形状の外側の四辺とｎ型ストッパ層２３の表面形状の内側の四辺との間の距離Ｌ５よりも、ｐ型リング層３０の表面形状の外側の四隅とｎ型ストッパ層２３の表面形状の内側の四隅との間の距離Ｌ６のほうが長くなっている。
【００７３】
これにより、ｐ型リング層３０の表面形状の外側の四隅の曲率半径Ｒ４を曲率半径Ｒ３と同じ大きさにできる。また、第１４の実施例と同様に、曲率半径Ｒ３と曲率半径Ｒ２と曲率半径Ｒ１とは同じ大きさである。したがって、特定の四隅に電界が集中することがなくなり、従来よりも耐圧が高くなる。
（第２１の実施例）
図２２は、本発明の第２１の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００７４】
本実施例の高耐圧ダイオードが第２０の実施例のそれと異なる点は、ｐ型アノード層２２の表面形状の四隅、ｐ型リング層３０の表面形状の四隅、ｎ型ストッパ層２３の表面形状の内側の四隅の部分を直線にすることによりＬ６＞Ｌ５として、これら四隅での電界集中を抑制して耐圧を改善していることにある。
（第２２の実施例）
図２３は、本発明の第２２の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００７５】
本実施例の高耐圧ダイオードが第２０の実施例のそれと異なる点は、四隅の部分を折れ線にすることによりＬ６＞Ｌ５として、四隅での電界集中を抑制していることにある。本実施例では、折れ線の数を二つとしたが三つ以上でも良い。
（第２３の実施例）
図２４は、本発明の第２３の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００７６】
本実施例の高耐圧ダイオードが第２０の実施例のそれと異なる点は、ｐ型リング層３０、ｎ型ストッパ層２３の辺の部分を隅に行くほど外側に広げ、隅に近づくほどＬ５を大きくすることにより、辺の部分でも電界集中を緩和して耐圧を改善していることにある。
（第２４の実施例）
図２５は、本発明の第２４の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。図２５（ａ）、図２５（ｂ）は、それぞれ、図２１（ｃ），図２１（ｄ）の断面図に相当する。
【００７７】
本実施例の高耐圧ダイオードが第２０〜第２３の実施例のそれと異なる点は、ｐ型リング層３０、ｎ型カソード層２１、ｎ型ストッパー層２３にわたる領域上に絶縁膜２５を介して抵抗性フィールドプレートとしての高抵抗半導体膜２８を設けることにより、さらに電界の集中を緩和したことにある。高抵抗半導体膜２８の両端部はそれぞれアノード電極２７、ストッパ電極２６に接続している。なお、高抵抗半導体膜２８、絶縁膜２５以外の素子構造は第２０〜第２３の実施例のいずれでも良い。
（第２５の実施例）
図２６は、本発明の第２５の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。
【００７８】
本実施例の高耐圧ダイオードが第２４の実施例のそれと異なる点は、高抵抗半導体膜２８、絶縁膜２５の位置関係が反対になっていることにある。すなわち、本実施例では、ｐ型リング層３０、ｎ型カソード層２１、ｎ型ストッパー層２３の表面に直接接触するように高抵抗半導体膜２８を設けている。
（第２６の実施例）
図２７は、本発明の第２６の実施例に係る高耐圧ダイオードを示す図である。
【００７９】
本実施例の高耐圧ダイオードが第２０の実施例のそれと異なる点は、ｎ型カソード層２１の表面に、ｐ型リング層３０を囲む低濃度のｐ型リサーフ層２９をｐ型リング層３０に接して形成したとにある。
【００８０】
また、このｐ型リサーフ層２９の表面形状はほぼ矩形状の枠状であり、ｐ型リング層３０の表面形状の外側の四辺とｐ型リサーフ層２９の表面形状の外側の四辺との間の距離Ｌ７よりも、ｐ型リング層３０の表面形状の外側の四隅とｐ型リサーフ層２９の表面形状の外側の隅との間の距離Ｌ８のほうが長くなっている。
【００８１】
これにより、ｐ型リサーフ層２９の表面形状の四隅の曲率半径Ｒ５を曲率半径Ｒ４と同じ大きさにできる。また、第２０の実施例と同様に、曲率半径Ｒ４と曲率半径Ｒ３と曲率半径Ｒ２と曲率半径Ｒ１とは同じ大きさである。したがって、特定の四隅に電界が集中することがなくなり、従来よりも耐圧が高くなる。
（第２７の実施例）
図２８は、本発明の第２７の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００８２】
本実施例の高耐圧ダイオードが第２６の実施例のそれと異なる点は、ｐ型アノード層２２の表面形状の四隅、ｐ型リング層３０の表面形状の四隅、ｐ型リサーフ層２９の表面形状の外側の四隅およびｎ型ストッパ層２３の表面形状の内側の四隅の部分を直線にすることによりＬ８＞Ｌ７として、これら四隅での電界集中を抑制して耐圧を改善していることにある。
（第２８の実施例）
図２９は、本発明の第２８の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００８３】
本実施例の高耐圧ダイオードが第２６の実施例のそれと異なる点は、四隅の部分を折れ線にすることによりＬ８＞Ｌ７として、四隅での電界集中を抑制していることにある。本実施例では、折れ線の数を二つとしたが三つ以上でも良い。
（第２９の実施例）
図３０は、本発明の第２９の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００８４】
本実施例の高耐圧ダイオードが第２６の実施例のそれと異なる点は、ｐ型リング層３０、ｐ型リサーフ層２９、ｎ型ストッパ層２３の辺の部分を隅に行くほど外側に広げることにより、隅に近づくほどＬ７を大きくすることにより、辺の部分でも電界集中を緩和して耐圧を改善していることにある。
（第３０の実施例）
図３１は、本発明の第３０の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。図３１（ａ）、図３１（ｂ）は、それぞれ、図２７（ｃ），図２７（ｄ）の断面図に相当する。
【００８５】
本実施例の高耐圧ダイオードが第２６〜第２９の実施例のそれと異なる点は、ｐ型リング層３０、ｐ型リサーフ層２９、ｎ型カソード層２１、ｎ型ストッパー層２３にわたる領域上に絶縁膜２５を介して抵抗性フィールドプレートとしての高抵抗半導体膜２８を設けることにより、さらに電界の集中を緩和したことにある。高抵抗半導体膜２８の両端部はそれぞれアノード電極２７、ストッパ電極２６に接続している。なお、高抵抗半導体膜２８、絶縁膜２５以外の素子構造は第２６〜第２９の実施例のいずれでも良い。
（第３１の実施例）
図３２は、本発明の第３１の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。
【００８６】
本実施例の高耐圧ダイオードが第３０の実施例のそれと異なる点は、高抵抗半導体膜２８、絶縁膜２５の位置関係が反対になっていることにある。すなわち、本実施例では、ｐ型リング層３０、ｐ型リサーフ層２９、ｎ型カソード層２１、ｎ型ストッパー層２３に直接接触するように高抵抗半導体膜２８を設けている。
（第３２の実施例）
図３３は、本発明の第３２の実施例に係る高耐圧ダイオードの平面図である。
【００８７】
本実施例の高耐圧ダイオードが図１５に示した第１４の実施例のそれと異なる点は、曲率半径Ｒ２，Ｒ３の円弧の中心が内側にずれていることにある。曲率半径Ｒ１，Ｒ２，Ｒ３は同じである。本実施例でも、第１４の実施例と同様に、四隅の電界集中が緩和され、耐圧が高くなる。
（第３３の実施例）
図３４は、本発明の第３３の実施例に係る高耐圧ダイオードの平面図である。
【００８８】
本実施例の高耐圧ダイオードが図１５に示した第１４の実施例のそれと異なる点は、ｎ型ストッパ層２３の表面形状の内側の輪郭が矩形状になっていることにある。
【００８９】
なお、本発明は上述した実施例に限定されるものではなく、例えば、上記実施例では、全ての曲率半径を等しくする場合について説明したが、従来の場合には全ての曲率半径が異なっていたので、少なくとも二つの曲率半径を等しくするだけでも、従来よりも高い耐圧が得られる。
【００９０】
また、上記実施例を種々組み合わせても良い。さらに、上記実施例では主として高耐圧ダイオードの場合について説明したが、本発明の他の高耐圧半導体素子にも適用できる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００９１】
【発明の効果】
以上詳述したように本発明（請求項１、請求項２）によれば、絶縁膜中にホットキャリが飛び込まなくなるので、耐圧の経時劣化を防止できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る高耐圧ダイオードの素子構造を示す断面図
【図２】本発明の第２の実施例に係る高耐圧ダイオードの素子構造を示す断面図
【図３】本発明の第３の実施例に係る高耐圧ダイオードの素子構造を示す断面図
【図４】本発明の第４の実施例に係る高耐圧ダイオードの素子構造を示す断面図
【図５】本発明の第５の実施例に係る高耐圧ダイオードの素子構造を示す断面図
【図６】本発明の第６の実施例に係る高耐圧ダイオードの素子構造を示す断面図
【図７】本発明の第７の実施例に係るＩＧＢＴの素子構造を示す断面図
【図８】従来の高耐圧ダイオードの素子構造を示す断面図
【図９】本発明の第８の実施例に係る高耐圧ダイオードを示す図
【図１０】本発明の第９の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図１１】本発明の第１０の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図１２】本発明の第１１の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図１３】本発明の第１２の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図１４】本発明の第１３の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図１５】本発明の第１４の実施例に係る高耐圧ダイオードを示す図
【図１６】本発明の第１５の実施例に係る高耐圧ダイオードの平面図
【図１７】本発明の第１６の実施例に係る高耐圧ダイオードの平面図
【図１８】本発明の第１７の実施例に係る高耐圧ダイオードの平面図
【図１９】本発明の第１８の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図２０】本発明の第１９の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図２１】本発明の第２０の実施例に係る高耐圧ダイオードを示す図
【図２２】本発明の第２１の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図２３】本発明の第２２の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図２４】本発明の第２３の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図２５】本発明の第２４の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図２６】本発明の第２５の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図２７】本発明の第２６の実施例に係る高耐圧ダイオードを示す図
【図２８】本発明の第２７の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図２９】本発明の第２８の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図３０】本発明の第２９の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図３１】本発明の第３０の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図３２】本発明の第３１の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図３３】本発明の第３２の実施例に係る高耐圧ダイオードの平面図
【図３４】本発明の第３３の実施例に係る高耐圧ダイオードの平面図
【図３５】従来の高耐圧ダイオードの接合終端領域を示す図
【図３６】従来の他の高耐圧ダイオードの接合終端領域を示す図
【図３７】高い上昇率でもって逆方向電圧を印加した場合の電流の時間変化を示す図
【図３８】アノード・ストッパ間距離と耐圧との関係を示す特性図
【図３９】アノード・リサーフ間距離と耐圧との関係を示す特性図
【符号の説明】
１…高抵抗のｎ型カソード層（高抵抗の第１導電型半導体層）
２…カソード電極（第２の主電極）
３…ｐ型リサーフ層（第２の第２導電型半導体層）
４…ｎ型ストッパ層
５…高濃度のｎ型カソード層
６…ｐ型コンタクト層
７…ｐ型アノード層（第２導電型半導体層、第１の第２導電型半導体層）
８…高抵抗半導体膜
９…熱酸化膜
１０…アノード電極（第１の主電極）
１１…ストッパ電極
１２…ＣＶＤ酸化膜
１３…高抵抗半導体膜
１４…ｎ型ベース層
１５…ｐ型ベース層
１６…ｎ型ソース層
１７…ｎ型バッファ層
１８…ｐ型ドレイン層
１９…ゲート電極
２０…ｐ型リング層
２１…ｎ型カソード層（第１の第１導電型半導体層）
２２…ｐ型アノード層（第２導電型半導体層）
２３…ｎ型ストッパ層（第２の第１導電型半導体層）
２４…ｐ型コンタクト層
２５…絶縁膜
２６…ストッパ電極
２７…アノード電極
２８…高抵抗半導体膜
２９…ｐ型リサーフ層
３０…ｐ型ガードリング層
【産業上の利用分野】
本発明は、高耐圧半導体素子に関わり、特にプレーナ型の高耐圧半導体素子に関する。
【０００２】
【従来の技術】
従来より、種々の高耐圧半導体素子が使用されている。図８に従来の高耐圧半導体素子の一例としてプレーナ型の高耐圧ダイオードの断面図を示す。
図中、７１は高抵抗のｎ型カソード層を示しており、このｎ型カソード層７１の表面にはｐ型アノード層７７が選択的に拡散形成されている。一方、ｎ型カソード層７１の裏面には高濃度のｎ型カソード層７５が拡散形成されている。
【０００３】
ｐ型アノード層７７の表面には高濃度のｐ型コンタクト層７６が拡散形成されており、ｐ型アノード層７７はこのｐ型コンタクト層７６を介してアノード電極８０に低抵抗接触している。一方、ｎ型カソード層７５にはカソード電極８２が低抵抗接触している。
【０００４】
ｎ型カソード層７１の表面での空乏層の広がりを防止するために、ｎ型カソード層７１の表面には高濃度のｎ型ストッパ層７４が拡散形成されている。また、ｎ型ストッパ層７４には電極８１が設けられている。
【０００５】
さらに、逆電圧印加時にｐ型アノード層７７の端部に形成される高電界を緩和するために、アノード電極８０によりフィールドプレートが形成されている。すなわち、アノード電極８０は絶縁膜７９を介してｐ型アノード層７７の端部を越えてｎ型ベース層７１上にまで延在している。
【０００６】
しかしながら、この種の高耐圧ダイオードにあっては以下のような問題があった。すなわち、逆電圧印加時にアノード電極８０の端部下の絶縁膜７９には高電界が発生し、ｎ型カソード層７１から絶縁膜７９にホットキャリアが飛び込み、これにより絶縁膜７９とｎ型カソード層７１との界面の界面準位密度が変動し、経時的に耐圧が低下するという問題があった。
【０００７】
図３５、図３６に従来の高耐圧ダイオードの接合終端領域を示す。これらは基本的には同じであるが、図３６の高耐圧ダイオードには低濃度のｐ型リサーフ層９９が形成されている点が異なる。
【０００８】
図３５、図３６において、９１は高抵抗のｎ型カソード層を示しており、このｎ型カソード層９１の表面にはｐ型アノード層９２が選択的に拡散形成されている。
【０００９】
ｐ型アノード層９２の表面には高濃度のｐ型コンタクト層９４が拡散形成されており、ｐ型アノード層９２はこのｐ型コンタクト層９４を介してアノード電極９７に低抵抗接触している。
【００１０】
また、耐圧を確保するために以下のような接合終端構造が形成されている。
まず、ｎ型カソード層９１の表面には高濃度のｎ型ストッパ層９３が拡散形成されている。このｎ型ストッパ層９３は空乏層の広がりを防止するためのものである。また、ｎ型ストッパ層９３には電極９６が設けられている。
【００１１】
さらに、ｐ型アノード層９２の端部の高電界を緩和するために、アノード電極９７によりフィールドプレートが形成されている。すなわち、アノード電極９７は絶縁膜９５を介してｐ型アノード層９２の端部を越えてｎ型ベース層９１上にまで延在している。
【００１２】
ｎ型カソード層９１、ｎ型リサーフ層９９、ｎ型ストッパ層９３の表面形状はほぼ矩形状である。
これら従来の接合終端領域においては、ｐ型アノード層９２の表面形状の四辺とｎ型ストッパー層９３の表面形状の四辺との間の距離Ｌ１は、ｐ型アノード層９２の表面形状の四隅とｎ型ストッパー層９３の表面形状の四隅との距離Ｌ２と同じであった。
【００１３】
同様に、ｐ型アノード層９２の表面形状の四辺とｐ型リサーフ層９９の表面形状の四辺との間の距離は、ｐ型アノード層９２の表面形状の四隅とｐ型リサーフ層９９の表面形状の四隅との間の距離は同じであった。
【００１４】
このため、図３５の場合、ｐ型アノード層９２の表面形状の四隅の曲率半径Ｒ１は、ストッパー層９３の表面形状の内側の四隅の曲率半径Ｒ３よりも小さく、逆電圧印加時に、ｐ型アノード層９２の四隅で電界集中が起こり、耐圧が低下するという問題があった。
【００１５】
さらに、図３６の場合には、ｐ型リサーフ層９９の表面形状の四隅の曲率半径Ｒ２が曲率半径Ｒ３よりも小さく、逆電圧印加時に、ｐ型アノード層９２の四隅の他に、ストッパー層９３の四隅でも電界集中が起こり、耐圧が低下するという問題があった。
【００１６】
【発明が解決しようとする課題】
上述の如く、従来の高耐圧ダイオードにあっては、アノード電極の端部下の絶縁膜に高電界が発生し、ｎ型カソード層から絶縁膜にホットキャリアが飛び込んで、耐圧が経時的に低下するという問題があった。
【００１７】
また、従来の高耐圧ダイオードの接合終端構造にあっては、逆電圧印加時に、接合終端領域の特定の層の四隅で電界集中が起こり、耐圧が低下するという問題があった。
本発明は、上記事情を考慮してなされたもので、その目的とするところは、従来よりも耐圧特性が優れた高耐圧半導体素子を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る高耐圧半導体素子（請求項１）は、高抵抗の第１導電型半導体層と、この第１導電型半導体層の表面に選択的に形成された第２導電型半導体層と、この第２導電型半導体層の表面に接触するとともに、その端部が前記第２導電型半導体層の端部を越えて前記第１導電型半導体層上にまで延在し、絶縁膜により前記第１導電型半導体層と絶縁された第１の主電極と、前記第１の主電極の端部下の前記第１導電型半導体層の表面に接触するとともに、前記絶縁膜により前記第１の主電極と絶縁された高抵抗半導体膜と、前記第１導電型半導体層に設けられた第２の主電極とを備えていることを特徴とする。
【００１９】
ここで、高抵抗半導体膜としては、例えば、ＳＩＰＯＳ等の半絶縁性半導体膜があげられる。
本発明に係る他の高耐圧半導体素子（請求項２）は、高抵抗の第１導電型半導体層と、この第１導電型半導体層の表面に選択的に形成された第１の第２導電型半導体層と、前記第１導電型半導体層の表面に前記第１の第２導電型半導体層に接して形成され、前記第１の第２導電型半導体層よりも低濃度の第２の第２導電型半導体層と、前記第１の第２導電型半導体層の表面に接触するとともに、その端部が前記第１の第２導電型半導体層の端部を越えて前記第２の第２導電型半導体層上にまで延在し、絶縁膜により前記第２の第２導電型半導体層と絶縁された第１の主電極と、前記第１の主電極の端部下の前記第２の第２導電型半導体層の表面に接触するとともに、前記絶縁膜により前記第１の主電極と絶縁された高抵抗半導体膜と、前記第１導電型半導体層に設けられた第２の主電極とを備えていることを特徴とする。
【００２１】
【作用】
本発明に係る高耐圧半導体素子（請求項１、請求項２）によれば、第１の主電極の端部下の絶縁膜に高電界が発生したときには高抵抗半導体膜にホットキャリアが飛び込み、高電界が消滅したときには高抵抗半導体膜中のホットキャリが第１導電型半導体層に放出される。したがって、絶縁膜にはホットキャリアは飛び込まないので、界面準位密度は変動せず、耐圧の経時劣化は改善される。
【００２３】
【実施例】
以下、図面を参照しながら実施例を説明する。なお、以下の実施例では第１導電型をｎ型、第２導電型をｐ型としている。
（第１の実施例）
図１は、本発明の第１の実施例に係る高耐圧ダイオードの素子構造を示す断面図である。図中、１は高抵抗のｎ型カソード層を示しており、このｎ型カソード層１の表面にはｐ型アノード層７が選択的に拡散形成されている。一方、ｎ型カソード層１の裏面には高濃度のｎ型カソード層５が拡散形成されている。
【００２４】
ｐ型アノード層７の表面には高濃度のｐ型コンタクト層６が拡散形成されており、ｐ型アノード層７はこのｐ型コンタクト層６を介してアノード電極１０に低抵抗接触している。一方、ｎ型カソード層５にはカソード電極２が低抵抗接触している。
【００２５】
ｎ型カソード層１の表面での空乏層の広がりを防止するために、ｎ型カソード層１の表面には高濃度のｎ型ストッパ層４が拡散形成されている。また、ｎ型ストッパ層４にはストッパ電極１１が設けられている。このストッパ電極１１はｎ型ストッパ層４の端部におけるリーク電流の発生を防止するためのものである。
【００２６】
また、ｐ型アノード層７の端部の高電界を緩和するために、アノード電極１０によりフィールドプレートが形成されている。すなわち、アノード電極１０は熱酸化膜９およびＣＶＤ酸化膜１２を介してｐ型アノード層７の端部を越えてｎ型カソード層１上にまで延在している。
【００２７】
さらに、アノード電極１０の端部下には、熱酸化膜９およびＣＶＤ酸化膜１２によりアノード電極１０と絶縁され、かつｎ型カソード層１の表面と接触した高抵抗半導体膜８が設けられている。
【００２８】
本実施例によれば、逆電圧電荷時にアノード電極１０の端部下の熱酸化膜９およびＣＶＤ酸化膜１２に高電界が発生したときに、高抵抗半導体膜８にホットキャリアが飛び込み、その後、高電界が消滅したときに高抵抗半導体膜８中のホットキャリがｎ型アノード層１に放出される。このように本実施例では酸化膜９，１２にホットキャリアは飛び込まないので、界面準位密度は変動せず、耐圧の経時劣化は防止される。
（第２の実施例）
図２は、本発明の第２の実施例に係る高耐圧ダイオードの素子構造を示す断面図である。なお、以下の図において、前出した図と対応する部分には前出した図と同一符号を付してあり、詳細な説明は省略する。
【００２９】
本実施例の高耐圧ダイオードが第１の実施例のそれと異なる点は、ｐ型アノード層７の外周部に低濃度のｐ型リサーフ層３が設けられていることにある。ｐ型リサーフ層３はｐ型アノード層７に接して形成されている。
【００３０】
本実施例でも、第１の実施例と同様に、高抵抗半導体膜８により耐圧の経時劣化を防止でき、また、ｐ型リサーフ層３により耐圧がさらに高くなる。
（第３の実施例）
図３は、本発明の第３の実施例に係る高耐圧ダイオードの素子構造を示す断面図である。
【００３１】
本実施例の高耐圧ダイオードが第１の実施例のそれと異なる点は、ＣＶＤ酸化膜１２上に高抵抗半導体膜１３が設けられていることにある。すなわち、本実施例によれば、高抵抗半導体膜１３により抵抗性フィールドプレートが形成されている。
【００３２】
本実施例でも、第１の実施例と同様に、高抵抗半導体膜８により耐圧の経時劣化を防止でき、また、高抵抗半導体膜１３（抵抗性フィールドプレート）により耐圧がさらに高くなる。
（第４の実施例）
図４は、本発明の第４の実施例に係る高耐圧ダイオードの素子構造を示す断面図である。
【００３３】
本実施例の高耐圧ダイオードが第３の実施例のそれと異なる点は、ｐ型アノード層７の外周部に低濃度のｐ型リサーフ層３が設けられていることにある。ｐ型リサーフ層３はｐ型アノード層７に接して形成されている。
【００３４】
本実施例でも、第３の実施例と同様に、高抵抗半導体膜８により耐圧の経時劣化を防止でき、また、ｐ型リサーフ層３により耐圧がさらに高くなる。
（第５の実施例）
図５は、本発明の第５の実施例に係る高耐圧ダイオードの素子構造を示す断面図である。
【００３５】
本実施例の高耐圧ダイオードが第２の実施例のそれと異なる点は、複数の高抵抗半導体膜８ａ，８ｂ，８ｃが設けられていることにある。
すなわち、本実施例では、第２実施例の高抵抗半導体膜８に相当する高抵抗半導体膜８ｂの他に、電界が高くホットキャリアの飛び込みが起こり易い他の領域にも高抵抗半導体膜８ａ，８ｃが設けられている。
【００３６】
具体的には、高抵抗半導体膜８ａはｐ型カソード層７の端部に設けられ、高抵抗半導体膜８ｃはｐ型リサーフ層７の端部に設けられている。
本実施例によれば、付加された高抵抗半導体膜８ａ，８ｃによりホットキャリアの飛び込みによる界面準位密度の変動がより起こり難くなるので、耐圧の経時劣化をより効果的に抑制できるようになる。
（第６の実施例）
図６は、本発明の第６の実施例に係る高耐圧ダイオードの素子構造を示す断面図である。
【００３７】
本実施例の高耐圧ダイオードが第５の実施例のそれと異なる点は、高抵抗半導体膜８ａおよび高抵抗半導体膜８ｂの代わりに、ｐ型アノード層７の端部からアノード電極１０の端部下まで連続的に一体的に形成された高抵抗半導体膜８ａｂを用いたことにある。言い換えれば、本実施例では、高抵抗半導体膜８ａと高抵抗半導体膜８ｂとを一体的に形成した高抵抗半導体膜８ａｂを用いている。このような高抵抗半導体膜８ａｂを用いても第５の実施例と同様な効果が得られる。
【００３８】
一般に、ｐ型アノード層７の端部とアノード電極１０の端部との間の距離は、３０〜４０μｍ程度しか離れていないのに対し、ｐ型アノード層７の端部とｐ型リサーフ層３の端部との間の距離は数１００μｍ離れている。したがって、高抵抗半導体膜８ａｂと高抵抗半導体膜８ｃとの間の距離は大きいものとなり、露光工程における合せ余裕等のプロセスマージンが広くなるので、高抵抗半導体膜８ａｂおよび高抵抗半導体膜８ｃの形成は容易なものとなる。
【００３９】
なお、高抵抗半導体膜８ａｂと高抵抗半導体膜８ｃとまでを一体的に形成することは好ましくない。これは以下の理由になる。高抵抗半導体膜としては、例えば、ＳＩＰＯＳ（酸素ドープポリシリコン）膜が有効である。
【００４０】
しかし、ＳＩＰＯＳ膜を接合終端領域の広い面積にわたって形成した場合において、素子に高い上昇率でもって逆方向電圧を印加すると、大きなリーク電流が流れる。
【００４１】
図３７はそのことを示す図であり、図１の高耐圧ダイオードにおいて、高抵抗半導体膜８をｐ型アノード層７からｎ型ストッパ層４までの領域にわたって形成し、高い上昇率でもって逆方向電圧Ｖを印加した場合の電流の時間変化を示している。図３７に示すように、高い上昇率でもって逆方向電圧Ｖを印加すると、大きな漏れ電流Ｉｂが流れる。なお、変位電流Ｉａは素子構造に関係なく流れる小さな電流である。
【００４２】
このため、複数の素子が直列接続されてなる電力用半導体装置において上記現象が発生すると、素子間の電圧分担のバランスが崩れ、特定の素子に過電圧が印加され、素子破壊という問題が生じる。
【００４３】
したがって、本実施例の高耐圧ダイオードを複数個直列接続するとともに、高抵抗半導体膜８ａｂと高抵抗半導体膜８ｃとを一体的に形成すると、特定の高耐圧ダイオードに過電圧が印加され、素子破壊が生じる。よって、高抵抗半導体膜８ａｂと高抵抗半導体膜８ｃとを一体的に形成することは好ましくない。
（第７の実施例）
図７は、本発明の第７の実施例に係るＩＧＢＴの素子構造を示す断面図である。
【００４４】
高抵抗のｎ型ベース層１４の表面にはｐ型ベース層１５が選択的に拡散形成されている。このｐ型ベース層１５の表面には高濃度のｎ型ソース層１６が選択的に拡散形成されている。また、ｐ型ベース層１５とｎ型ソース層１６との間には高濃度のｐ型コンタクト層６が形成されている。このｐ型コンタクト層６はＩＧＢＴがラッチアップするのを防止するための高濃度拡散層である。
【００４５】
ｎ型ソース層１６とｎ型ベース層１４との間のｐ型ベース層１５上には絶縁膜９（ゲート絶縁膜）を介してゲート電極１９が配設されている。また、ｎ型ソース層１６、ｐ型ベース層１５およびｐ型コンタクト層６にコンタクトするようにソース電極１０S が配設されている。
【００４６】
また、ｎ型ベース層１４の表面には接合終端構造としてｐ型リング層２０が形成され、このｐ型リング層２０の外側にはｐ型リサーフ層３がｐ型リング層２０に接して形成され、さらにその外側にはｎ型ストッパ層４が形成されている。そして、ソース電極１０S の端部下には、ＣＶＤ酸化膜１２によりソース電極１０S と絶縁され、かつｐ型リサーフ層３の表面に接触した高抵抗半導体膜８が設けられている。
【００４７】
一方、ｎ型ベース層１４の裏面には高濃度のｎ型バッファ層１７、高濃度のｐ型ドレイン層１８が順次拡散形成され、このｐ型ドレイン層１８にはドレイン電極２D が設けられている。
【００４８】
本実施例によれば、ソース電極１０S の端部下には、熱酸化膜９およびＣＶＤ酸化膜１２によりソース電極１０S と絶縁され、かつｐ型リサーフ層３の表面に接触した高抵抗半導体膜８が設けられている。したがって、これまで述べてきた実施例と同様の効果が得られる。
（第８の実施例）
図９は、本発明の第８の実施例に係る高耐圧ダイオードを示す図である。
【００４９】
図中、２１は高抵抗のｎ型カソード層を示しており、このｎ型カソード層２１の表面にはｐ型アノード層２２が選択的に拡散形成されている。ｐ型アノード層２２の表面形状はほぼ矩形状で、その四隅は円弧状に形成されている。
【００５０】
ｐ型アノード層２２の表面には高濃度のｐ型コンタクト層２４が拡散形成されており、ｐ型アノード層２２はこのｐ型コンタクト層２４を介してアノード電極２７に低抵抗接触している。
【００５１】
また、耐圧を得るために以下のような接合終端構造が形成されている。
まず、ｎ型カソード層２１の表面には空乏層の広がりを防止するための高濃度のｎ型ストッパ層２３が拡散形成されている。このｎ型ストッパ層２３の表面形状の内側の輪郭はほぼ矩形状である。また、ｎ型ストッパ層２３にはストッパ電極２６が設けられている。このストッパ電極２６はｎ型ストッパ層２３の端部におけるリーク電流の発生を防止する機能を有する。
【００５２】
さらに、ｐ型アノード層２２の端部の高電界を緩和するために、アノード電極２７によりフィールドプレートが形成されている。すなわち、アノード電極２７は絶縁膜２５を介してｐ型アノード層２２の端部を越えてｎ型カソード層２１上にまで延在している。
【００５３】
本実施例の接合終端領域においては、ｐ型アノード層２２の表面形状の四辺とｎ型ストッパ層２３の表面形状の内側の四辺との間の距離Ｌ１よりも、ｐ型アノード層２２の表面形状の四隅とｎ型ストッパ層２３の表面形状の内側の四隅との間の距離Ｌ２のほうが長くなっている。
【００５４】
図３８は、ｐ型アノード層２２の表面形状の外側とｎ型ストッパ層２３の内側との距離（アノード・ストッパ間距離（距離Ｌ１または距離Ｌ２））と耐圧との関係を示す特性図である。図３８からアノード・ストッパ間距離が長くなるほど電界がなだらかに分布して耐圧が向上することが分かる。
【００５５】
これにより、例えば、ｎ型ストッパ層２３の表面形状の内側の四隅の曲率半径Ｒ３を曲率半径Ｒ１と同じ大きさにすれば、特定の四隅に電界が集中することがなくなり、従来よりも耐圧が高くなる。
（第９の実施例）
図１０は、本発明の第９の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００５６】
本実施例の高耐圧ダイオードが第８の実施例のそれと異なる点は、ｐ型アノード層２２の表面形状の四隅およびｎ型ストッパ層２３の表面形状の内側の四隅の部分を直線にすることによりＬ２＞Ｌ１として、これら四隅での電界集中を抑制して耐圧を改善していることにある。
（第１０の実施例）
図１１は、本発明の第１０の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００５７】
本実施例の高耐圧ダイオードが第８の実施例のそれと異なる点は、四隅の部分を折れ線にすることによりＬ２＞Ｌ１として、四隅での電界集中を抑制していることにある。本実施例では、折れ線の数を二つとしたが三つ以上でも良い。
（第１１の実施例）
図１２は、本発明の第１１の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００５８】
本実施例の高耐圧ダイオードが第８の実施例のそれと異なる点は、ｎ型ストッパ層２３の表面形状の内側の辺の部分を隅に行くほど外側に広げ、隅に近づくほどＬ１を大きくすることにより、辺の部分でも電界集中を緩和して耐圧を改善していることにある。
（第１２の実施例）
図１３は、本発明の第１２の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。図１３（ａ）、図１３（ｂ）は、それぞれ、図９（ｃ），図９（ｄ）の断面図に相当する。
【００５９】
本実施例の高耐圧ダイオードが第８〜第１１の実施例のそれと異なる点は、ｐ型アノード層２２、ｎ型カソード層２１、ｎ型ストッパー層２３にわたる領域上に絶縁膜２５を介して抵抗性フィールドプレートとしての高抵抗半導体膜２８を設けることにより、さらに電界の集中を緩和したことにある。高抵抗半導体膜２８の両端部はそれぞれアノード電極２７、ストッパ電極２６に接続している。なお、高抵抗半導体膜２８、絶縁膜２５以外の素子構造は第８〜第１１の実施例のいずれでも良い。
（第１３の実施例）
図１４は、本発明の第１３の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。
【００６０】
本実施例の高耐圧ダイオードが第１２の実施例のそれと異なる点は、高抵抗半導体膜２５、絶縁膜２８の位置関係が反対になっていることにある。すなわち、本実施例では、ｐ型アノード層２２、ｎ型カソード層２１、ｎ型ストッパー層２３の表面に直接接触するように高抵抗半導体膜２８を設けている。
（第１４の実施例）
図１５は、本発明の第１４の実施例に係る高耐圧ダイオードを示す図である。
【００６１】
本実施例の高耐圧ダイオードが第８の実施例のそれと異なる点は、ｎ型カソード層２１の表面に、ｐ型アノード層２２を囲む低濃度のｐ型リサーフ層２９をｐ型アノード層２２に接して形成したことにある。
【００６２】
また、このｐ型リサーフ層２９の表面形状はほぼ矩形状の枠状であり、ｐ型アノード層２２の表面形状の四辺とｐ型リサーフ層２９の表面形状の四辺との間の距離Ｌ３よりも、ｐ型アノード層の表面形状の四隅とｐ型リサーフ層２９の表面形状の四隅との間の距離Ｌ４のほうが長くなっている。
【００６３】
図３９はｐ型アノード層２３の表面形状の四辺とｐ型リサーフ層２９の表面形状の四辺との間の距離（アノード・リサーフ間距離（距離Ｌ３または距離Ｌ４））と耐圧との関係を示す特性図である。図３９からアノード・リサーフ間距離が長くなるほど電界がなだらかに分布して耐圧が向上することが分かる。
【００６４】
これにより、例えば、ｐ型リサーフ層２９の表面形状の曲率半径Ｒ２を曲率半径Ｒ１と同じ大きさにできる。また、第８の実施例と同様に曲率半径Ｒ３は曲率半径Ｒ１と同じ大きさにできる。したがって、特定の四隅に電界が集中することがなくなり、従来よりも耐圧が高くなる。
（第１５の実施例）
図１６は、本発明の第１５の実施例に係る高耐圧ダイオードの平面図である。
【００６５】
本実施例の高耐圧ダイオードが第１４の実施例のそれと異なる点は、ｐ型アノード層２２の表面形状の四隅、ｎ型ストッパ層２３の表面形状の内側の四隅およびｐ型リサーフ層２９の外側の四隅の部分を直線にすることによりＬ４＞Ｌ３として、これら四隅での電界集中を抑制して、耐圧を高めていることにある。
（第１６の実施例）
図１７は、本発明の第１６の実施例に係る高耐圧ダイオードの平面図である。
【００６６】
本実施例の高耐圧ダイオードが第１４の実施例のそれと異なる点は、四隅の部分を折れ線にすることによりＬ４＞Ｌ３として、四隅での電界集中を抑制していることにある。本実施例では、折れ線の数を二つとしたが三つ以上でも良い。
（第１７の実施例）
図１８は、本発明の第１７の実施例に係る高耐圧ダイオードの平面図である。
【００６７】
本実施例の高耐圧ダイオードが第１４の実施例のそれと異なる点は、ｐ型リサーフ層２９とｎ型ストッパ層２３の辺の部分を隅に行くほど外側に広げ、隅に近付くほどＬ１，Ｌ２を大きくすることにより、辺の部分での電界集中を緩和して耐圧を改善していることにある。
（第１８の実施例）
図１９は、本発明の第１８の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。図１９（ａ）、図１９（ｂ）は、それぞれ、図１５（ｃ），図１５（ｄ）の断面図に相当する。
【００６８】
本実施例の高耐圧ダイオードが第１４〜第１７の実施例のそれと異なる点は、ｐ型アノード層２２、ｐ型リサーフ層２９、ｎ型カソード層２１、ｎ型ストッパー層２３にわたる領域上に絶縁膜２５を介して抵抗性フィールドプレートとしての高抵抗半導体膜２８を設けることにより、さらに電界の集中を緩和したことにある。高抵抗半導体膜２８の両端部はそれぞれアノード電極２７、ストッパ電極２６に接続している。なお、高抵抗半導体膜２８、絶縁膜２５以外の素子構造は第１４〜第１７の実施例のいずれでも良い。
（第１９の実施例）
図２０は、本発明の第１９の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。
【００６９】
本実施例の高耐圧ダイオードが第１８の実施例のそれと異なる点は、高抵抗半導体膜２８、絶縁膜２５の位置関係が反対になっていることにある。すなわち、本実施例では、ｐ型アノード層２２、ｐ型リサーフ層２９、ｎ型カソード層２１、ｎ型ストッパー層２３の表面に直接接触するように高抵抗半導体膜２８を設けている。
（第２０の実施例）
図２１は、本発明の第２０の実施例に係る高耐圧ダイオードを示す図である。
【００７０】
本実施例の高耐圧ダイオードが第８の実施例のそれと異なる点は、ｎ型カソード層２１の表面にｐ型アノード層２２を囲むｐ型リング層３０を形成したとにある。
【００７１】
ｐ型リング層３０はｐ型アノード層２２には接していない。また、ｐ型リング層３０の表面にはｐ型コンタクト層２４が選択的に形成され、ｐ型リング層３０はこのｐ型コンタクト層２４を介してアノード電極２７に低抵抗接触している。
【００７２】
ｐ型リング層３０の表面形状はほぼ矩形状の枠状であり、ｐ型リング層３０の表面形状の外側の四辺とｎ型ストッパ層２３の表面形状の内側の四辺との間の距離Ｌ５よりも、ｐ型リング層３０の表面形状の外側の四隅とｎ型ストッパ層２３の表面形状の内側の四隅との間の距離Ｌ６のほうが長くなっている。
【００７３】
これにより、ｐ型リング層３０の表面形状の外側の四隅の曲率半径Ｒ４を曲率半径Ｒ３と同じ大きさにできる。また、第１４の実施例と同様に、曲率半径Ｒ３と曲率半径Ｒ２と曲率半径Ｒ１とは同じ大きさである。したがって、特定の四隅に電界が集中することがなくなり、従来よりも耐圧が高くなる。
（第２１の実施例）
図２２は、本発明の第２１の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００７４】
本実施例の高耐圧ダイオードが第２０の実施例のそれと異なる点は、ｐ型アノード層２２の表面形状の四隅、ｐ型リング層３０の表面形状の四隅、ｎ型ストッパ層２３の表面形状の内側の四隅の部分を直線にすることによりＬ６＞Ｌ５として、これら四隅での電界集中を抑制して耐圧を改善していることにある。
（第２２の実施例）
図２３は、本発明の第２２の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００７５】
本実施例の高耐圧ダイオードが第２０の実施例のそれと異なる点は、四隅の部分を折れ線にすることによりＬ６＞Ｌ５として、四隅での電界集中を抑制していることにある。本実施例では、折れ線の数を二つとしたが三つ以上でも良い。
（第２３の実施例）
図２４は、本発明の第２３の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００７６】
本実施例の高耐圧ダイオードが第２０の実施例のそれと異なる点は、ｐ型リング層３０、ｎ型ストッパ層２３の辺の部分を隅に行くほど外側に広げ、隅に近づくほどＬ５を大きくすることにより、辺の部分でも電界集中を緩和して耐圧を改善していることにある。
（第２４の実施例）
図２５は、本発明の第２４の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。図２５（ａ）、図２５（ｂ）は、それぞれ、図２１（ｃ），図２１（ｄ）の断面図に相当する。
【００７７】
本実施例の高耐圧ダイオードが第２０〜第２３の実施例のそれと異なる点は、ｐ型リング層３０、ｎ型カソード層２１、ｎ型ストッパー層２３にわたる領域上に絶縁膜２５を介して抵抗性フィールドプレートとしての高抵抗半導体膜２８を設けることにより、さらに電界の集中を緩和したことにある。高抵抗半導体膜２８の両端部はそれぞれアノード電極２７、ストッパ電極２６に接続している。なお、高抵抗半導体膜２８、絶縁膜２５以外の素子構造は第２０〜第２３の実施例のいずれでも良い。
（第２５の実施例）
図２６は、本発明の第２５の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。
【００７８】
本実施例の高耐圧ダイオードが第２４の実施例のそれと異なる点は、高抵抗半導体膜２８、絶縁膜２５の位置関係が反対になっていることにある。すなわち、本実施例では、ｐ型リング層３０、ｎ型カソード層２１、ｎ型ストッパー層２３の表面に直接接触するように高抵抗半導体膜２８を設けている。
（第２６の実施例）
図２７は、本発明の第２６の実施例に係る高耐圧ダイオードを示す図である。
【００７９】
本実施例の高耐圧ダイオードが第２０の実施例のそれと異なる点は、ｎ型カソード層２１の表面に、ｐ型リング層３０を囲む低濃度のｐ型リサーフ層２９をｐ型リング層３０に接して形成したとにある。
【００８０】
また、このｐ型リサーフ層２９の表面形状はほぼ矩形状の枠状であり、ｐ型リング層３０の表面形状の外側の四辺とｐ型リサーフ層２９の表面形状の外側の四辺との間の距離Ｌ７よりも、ｐ型リング層３０の表面形状の外側の四隅とｐ型リサーフ層２９の表面形状の外側の隅との間の距離Ｌ８のほうが長くなっている。
【００８１】
これにより、ｐ型リサーフ層２９の表面形状の四隅の曲率半径Ｒ５を曲率半径Ｒ４と同じ大きさにできる。また、第２０の実施例と同様に、曲率半径Ｒ４と曲率半径Ｒ３と曲率半径Ｒ２と曲率半径Ｒ１とは同じ大きさである。したがって、特定の四隅に電界が集中することがなくなり、従来よりも耐圧が高くなる。
（第２７の実施例）
図２８は、本発明の第２７の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００８２】
本実施例の高耐圧ダイオードが第２６の実施例のそれと異なる点は、ｐ型アノード層２２の表面形状の四隅、ｐ型リング層３０の表面形状の四隅、ｐ型リサーフ層２９の表面形状の外側の四隅およびｎ型ストッパ層２３の表面形状の内側の四隅の部分を直線にすることによりＬ８＞Ｌ７として、これら四隅での電界集中を抑制して耐圧を改善していることにある。
（第２８の実施例）
図２９は、本発明の第２８の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００８３】
本実施例の高耐圧ダイオードが第２６の実施例のそれと異なる点は、四隅の部分を折れ線にすることによりＬ８＞Ｌ７として、四隅での電界集中を抑制していることにある。本実施例では、折れ線の数を二つとしたが三つ以上でも良い。
（第２９の実施例）
図３０は、本発明の第２９の実施例に係る高耐圧ダイオードの接合終端領域の平面図である。
【００８４】
本実施例の高耐圧ダイオードが第２６の実施例のそれと異なる点は、ｐ型リング層３０、ｐ型リサーフ層２９、ｎ型ストッパ層２３の辺の部分を隅に行くほど外側に広げることにより、隅に近づくほどＬ７を大きくすることにより、辺の部分でも電界集中を緩和して耐圧を改善していることにある。
（第３０の実施例）
図３１は、本発明の第３０の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。図３１（ａ）、図３１（ｂ）は、それぞれ、図２７（ｃ），図２７（ｄ）の断面図に相当する。
【００８５】
本実施例の高耐圧ダイオードが第２６〜第２９の実施例のそれと異なる点は、ｐ型リング層３０、ｐ型リサーフ層２９、ｎ型カソード層２１、ｎ型ストッパー層２３にわたる領域上に絶縁膜２５を介して抵抗性フィールドプレートとしての高抵抗半導体膜２８を設けることにより、さらに電界の集中を緩和したことにある。高抵抗半導体膜２８の両端部はそれぞれアノード電極２７、ストッパ電極２６に接続している。なお、高抵抗半導体膜２８、絶縁膜２５以外の素子構造は第２６〜第２９の実施例のいずれでも良い。
（第３１の実施例）
図３２は、本発明の第３１の実施例に係る高耐圧ダイオードの接合終端領域の断面図である。
【００８６】
本実施例の高耐圧ダイオードが第３０の実施例のそれと異なる点は、高抵抗半導体膜２８、絶縁膜２５の位置関係が反対になっていることにある。すなわち、本実施例では、ｐ型リング層３０、ｐ型リサーフ層２９、ｎ型カソード層２１、ｎ型ストッパー層２３に直接接触するように高抵抗半導体膜２８を設けている。
（第３２の実施例）
図３３は、本発明の第３２の実施例に係る高耐圧ダイオードの平面図である。
【００８７】
本実施例の高耐圧ダイオードが図１５に示した第１４の実施例のそれと異なる点は、曲率半径Ｒ２，Ｒ３の円弧の中心が内側にずれていることにある。曲率半径Ｒ１，Ｒ２，Ｒ３は同じである。本実施例でも、第１４の実施例と同様に、四隅の電界集中が緩和され、耐圧が高くなる。
（第３３の実施例）
図３４は、本発明の第３３の実施例に係る高耐圧ダイオードの平面図である。
【００８８】
本実施例の高耐圧ダイオードが図１５に示した第１４の実施例のそれと異なる点は、ｎ型ストッパ層２３の表面形状の内側の輪郭が矩形状になっていることにある。
【００８９】
なお、本発明は上述した実施例に限定されるものではなく、例えば、上記実施例では、全ての曲率半径を等しくする場合について説明したが、従来の場合には全ての曲率半径が異なっていたので、少なくとも二つの曲率半径を等しくするだけでも、従来よりも高い耐圧が得られる。
【００９０】
また、上記実施例を種々組み合わせても良い。さらに、上記実施例では主として高耐圧ダイオードの場合について説明したが、本発明の他の高耐圧半導体素子にも適用できる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００９１】
【発明の効果】
以上詳述したように本発明（請求項１、請求項２）によれば、絶縁膜中にホットキャリが飛び込まなくなるので、耐圧の経時劣化を防止できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る高耐圧ダイオードの素子構造を示す断面図
【図２】本発明の第２の実施例に係る高耐圧ダイオードの素子構造を示す断面図
【図３】本発明の第３の実施例に係る高耐圧ダイオードの素子構造を示す断面図
【図４】本発明の第４の実施例に係る高耐圧ダイオードの素子構造を示す断面図
【図５】本発明の第５の実施例に係る高耐圧ダイオードの素子構造を示す断面図
【図６】本発明の第６の実施例に係る高耐圧ダイオードの素子構造を示す断面図
【図７】本発明の第７の実施例に係るＩＧＢＴの素子構造を示す断面図
【図８】従来の高耐圧ダイオードの素子構造を示す断面図
【図９】本発明の第８の実施例に係る高耐圧ダイオードを示す図
【図１０】本発明の第９の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図１１】本発明の第１０の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図１２】本発明の第１１の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図１３】本発明の第１２の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図１４】本発明の第１３の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図１５】本発明の第１４の実施例に係る高耐圧ダイオードを示す図
【図１６】本発明の第１５の実施例に係る高耐圧ダイオードの平面図
【図１７】本発明の第１６の実施例に係る高耐圧ダイオードの平面図
【図１８】本発明の第１７の実施例に係る高耐圧ダイオードの平面図
【図１９】本発明の第１８の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図２０】本発明の第１９の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図２１】本発明の第２０の実施例に係る高耐圧ダイオードを示す図
【図２２】本発明の第２１の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図２３】本発明の第２２の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図２４】本発明の第２３の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図２５】本発明の第２４の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図２６】本発明の第２５の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図２７】本発明の第２６の実施例に係る高耐圧ダイオードを示す図
【図２８】本発明の第２７の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図２９】本発明の第２８の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図３０】本発明の第２９の実施例に係る高耐圧ダイオードの接合終端領域の平面図
【図３１】本発明の第３０の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図３２】本発明の第３１の実施例に係る高耐圧ダイオードの接合終端領域の断面図
【図３３】本発明の第３２の実施例に係る高耐圧ダイオードの平面図
【図３４】本発明の第３３の実施例に係る高耐圧ダイオードの平面図
【図３５】従来の高耐圧ダイオードの接合終端領域を示す図
【図３６】従来の他の高耐圧ダイオードの接合終端領域を示す図
【図３７】高い上昇率でもって逆方向電圧を印加した場合の電流の時間変化を示す図
【図３８】アノード・ストッパ間距離と耐圧との関係を示す特性図
【図３９】アノード・リサーフ間距離と耐圧との関係を示す特性図
【符号の説明】
１…高抵抗のｎ型カソード層（高抵抗の第１導電型半導体層）
２…カソード電極（第２の主電極）
３…ｐ型リサーフ層（第２の第２導電型半導体層）
４…ｎ型ストッパ層
５…高濃度のｎ型カソード層
６…ｐ型コンタクト層
７…ｐ型アノード層（第２導電型半導体層、第１の第２導電型半導体層）
８…高抵抗半導体膜
９…熱酸化膜
１０…アノード電極（第１の主電極）
１１…ストッパ電極
１２…ＣＶＤ酸化膜
１３…高抵抗半導体膜
１４…ｎ型ベース層
１５…ｐ型ベース層
１６…ｎ型ソース層
１７…ｎ型バッファ層
１８…ｐ型ドレイン層
１９…ゲート電極
２０…ｐ型リング層
２１…ｎ型カソード層（第１の第１導電型半導体層）
２２…ｐ型アノード層（第２導電型半導体層）
２３…ｎ型ストッパ層（第２の第１導電型半導体層）
２４…ｐ型コンタクト層
２５…絶縁膜
２６…ストッパ電極
２７…アノード電極
２８…高抵抗半導体膜
２９…ｐ型リサーフ層
３０…ｐ型ガードリング層
Claims (3)
- 高抵抗の第１導電型半導体層と、
この第１導電型半導体層の表面に選択的に形成された第２導電型半導体層と、
この第２導電型半導体層の表面に接触するとともに、その端部が前記第２導電型半導体層の端部を越えて前記第１導電型半導体層上にまで延在し、絶縁膜により前記第１導電型半導体層と絶縁された第１の主電極と、
前記第１の主電極の端部下の前記第１導電型半導体層の表面に接触するとともに、前記絶縁膜により前記第１の主電極と絶縁された高抵抗半導体膜と、
前記第１導電型半導体層に設けられた第２の主電極と
を具備してなることを特徴とする高耐圧半導体素子。 - 高抵抗の第１導電型半導体層と、
この第１導電型半導体層の表面に選択的に形成された第１の第２導電型半導体層と、
前記第１導電型半導体層の表面に前記第１の第２導電型半導体層に接して形成され、前記第１の第２導電型半導体層よりも低濃度の第２の第２導電型半導体層と、
前記第１の第２導電型半導体層の表面に接触するとともに、その端部が前記第１の第２導電型半導体層の端部を越えて前記第２の第２導電型半導体層上にまで延在し、絶縁膜により前記第２の第２導電型半導体層と絶縁された第１の主電極と、
前記第１の主電極の端部下の前記第２の第２導電型半導体層の表面に接触するとともに、前記絶縁膜により前記第１の主電極と絶縁された高抵抗半導体膜と、
前記第１導電型半導体層に設けられた第２の主電極と
を具備してなることを特徴とする高耐圧半導体素子。 - 前記第２の第２導電型半導体層の端部表面に接触するとともに、前記第１の主電極と絶縁された第２の高抵抗半導体層をさらに備えていることを特徴とする請求項２に記載の高耐圧半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08556995A JP3872827B2 (ja) | 1995-04-11 | 1995-04-11 | 高耐圧半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08556995A JP3872827B2 (ja) | 1995-04-11 | 1995-04-11 | 高耐圧半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288524A JPH08288524A (ja) | 1996-11-01 |
| JP3872827B2 true JP3872827B2 (ja) | 2007-01-24 |
Family
ID=13862449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08556995A Expired - Fee Related JP3872827B2 (ja) | 1995-04-11 | 1995-04-11 | 高耐圧半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3872827B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL2021436A (en) * | 2017-08-31 | 2019-03-07 | Shindengen Electric Mfg | SEMICONDUCTOR DEVICE |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3973934B2 (ja) * | 2002-03-15 | 2007-09-12 | 株式会社東芝 | 高耐圧半導体装置 |
| JP4696451B2 (ja) * | 2004-01-22 | 2011-06-08 | 富士電機システムズ株式会社 | 半導体装置 |
| JP2007042836A (ja) * | 2005-08-03 | 2007-02-15 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JP5150195B2 (ja) | 2007-10-16 | 2013-02-20 | 株式会社東芝 | 縦型半導体装置 |
| JP5818238B2 (ja) * | 2010-10-06 | 2015-11-18 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| US8803277B2 (en) * | 2011-02-10 | 2014-08-12 | Cree, Inc. | Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same |
| JP5799176B2 (ja) * | 2012-09-28 | 2015-10-21 | 株式会社日立製作所 | 炭化珪素半導体装置およびその製造方法 |
| EP3352219B1 (en) * | 2015-09-17 | 2020-11-25 | Sony Semiconductor Solutions Corporation | Solid-state imaging element, electronic device and method for manufacturing solid-state imaging element |
| JP7150539B2 (ja) * | 2018-09-15 | 2022-10-11 | 株式会社東芝 | 半導体装置 |
-
1995
- 1995-04-11 JP JP08556995A patent/JP3872827B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL2021436A (en) * | 2017-08-31 | 2019-03-07 | Shindengen Electric Mfg | SEMICONDUCTOR DEVICE |
| US11152465B2 (en) | 2017-08-31 | 2021-10-19 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device comprising surface semiconductor region for increased breakdown strength |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08288524A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3751463B2 (ja) | 高耐圧半導体素子 | |
| US6667515B2 (en) | High breakdown voltage semiconductor device | |
| EP0671769A2 (en) | Insulated gate field effect transistor | |
| US20040173801A1 (en) | Schottky diode having overcurrent protection and low reverse current | |
| JP4017258B2 (ja) | 半導体装置 | |
| JPH08306937A (ja) | 高耐圧半導体装置 | |
| JP3765950B2 (ja) | 半導体モジュール用の高電圧耐性を有する縁部構造体 | |
| JP6029411B2 (ja) | 半導体装置 | |
| JPH04233232A (ja) | 半導体装置 | |
| JP2015118989A (ja) | 半導体装置 | |
| JP3872827B2 (ja) | 高耐圧半導体素子 | |
| JP2000077682A (ja) | ショットキーダイオード | |
| US20180047855A1 (en) | Power semiconductor element and power semiconductor module using same | |
| US10056501B2 (en) | Power diode with improved reverse-recovery immunity | |
| JPH10321879A (ja) | 炭化けい素ダイオード | |
| JP2001044431A (ja) | 半導体装置 | |
| JP3793841B2 (ja) | 接合型ｆｅｔ半導体装置 | |
| US10777549B2 (en) | Semiconductor device | |
| JPS6182477A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH0766433A (ja) | 半導体整流素子 | |
| JPS62176168A (ja) | 縦型ｍｏｓトランジスタ | |
| JP2002525872A (ja) | フィールド形成領域を有する半導体構成素子 | |
| JPH0465552B2 (ja) | ||
| JP3686285B2 (ja) | ショットキーダイオードおよびそれを用いた電力変換装置 | |
| JP6179468B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |