JP3857661B2 - 情報処理装置、プログラム、及び記録媒体 - Google Patents
情報処理装置、プログラム、及び記録媒体 Download PDFInfo
- Publication number
- JP3857661B2 JP3857661B2 JP2003068272A JP2003068272A JP3857661B2 JP 3857661 B2 JP3857661 B2 JP 3857661B2 JP 2003068272 A JP2003068272 A JP 2003068272A JP 2003068272 A JP2003068272 A JP 2003068272A JP 3857661 B2 JP3857661 B2 JP 3857661B2
- Authority
- JP
- Japan
- Prior art keywords
- operation mode
- information processing
- processing apparatus
- input
- power saving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0837—Cache consistency protocols with software control, e.g. non-cacheable data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
- G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/62—Details of cache specific to multiprocessor cache arrangements
- G06F2212/621—Coherency control relating to peripheral accessing, e.g. from DMA or I/O device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Power Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置、プログラム、記録媒体、及び制御回路に関する。特に本発明は、省電力機能を有する情報処理装置、プログラム、記録媒体、及び制御回路に関する。
【０００２】
【従来の技術】
近年、携帯式情報処理端末等のバッテリーによる駆動時間を長くする省電力技術が注目されている。例えば、従来、計算の処理量に応じて、消費電力を切り替える技術が用いられている（非特許文献１。）。
【０００３】
【非特許文献１】
コンパックコンピュータコーポレーション、外４社、「ＡＣＰＩ仕様２．０ａ版」、英題“Ａｄｖａｎｃｅｄ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ Ｉｎｔｅｒｆａｃｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｒｅｖｉｓｉｏｎ ２．０ａ”、２００２年３月３１日
【０００４】
【発明が解決しようとする課題】
従来、ＡＣＰＩの機能を有する情報処理端末は、プロセッサのキャッシュメモリの内容をメインメモリの内容と一致させる一貫性制御を行う通常動作モードと、この一貫性制御を行わず通常動作モードより消費電力を減少させる省電力動作モードとを有している。しかしながら、情報処理端末は、入出力デバイスがメインメモリをアクセスするバスマスタ転送を行う場合には、メインメモリ及びキャッシュメモリの一貫性がとれなくなるので、省電力動作モードに設定することができない。このため、常に通常動作モードにより動作する情報処理装置が提案されているが、消費電力が大きいという問題がある。また、省電力動作モードに設定される直前にキャッシュメモリをフラッシュする方法も提案されているが、キャッシュメモリをフラッシュする処理が遅い（例えば、あるプロセッサでは８０から４００マイクロ秒要する）等の問題があった。
そこで本発明は、上記の課題を解決することのできる情報処理装置、プログラム、記録媒体、及び制御回路を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００５】
【課題を解決するための手段】
即ち、本発明の第１の形態によると、プロセッサのキャッシュメモリの内容をメインメモリの内容と一致させる一貫性制御を行う通常動作モードと、一貫性制御を行わず通常動作モードより消費電力を減少させる省電力動作モードとを有し、省電力動作モードにおいて入出力デバイスがメインメモリをアクセスした場合に通常動作モードに切り替える情報処理装置であって、メインメモリのうち、当該情報処理装置の入出力デバイスがアクセスする領域であるデバイス用領域を、通常動作モードにおいても一貫性制御を行わないノンキャッシャブル属性に設定する属性設定部と、省電力動作モードにおいて、入出力デバイスがデバイス用領域のアクセスを要求した場合に、当該情報処理装置の動作モードを省電力動作モードに保持した状態で入出力デバイスにデバイス用領域をアクセスさせる動作モード設定部とを備える情報処理装置、当該情報処理装置を動作させるプログラム、プログラムを記録した記録媒体を提供する。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【０００６】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、情報処理装置１０の機能ブロック図を示す。情報処理装置１０は、消費電力が互いに異なる複数の動作モードを有し、デバイスがメモリにアクセスする場合であっても消費電力の低い動作モードを保持することを目的とする。情報処理装置１０は、プロセッサ１１０と、メインメモリ１２０と、システムコントローラ１３０と、バスアービター１３５と、それぞれが入出力デバイスの一例であるＰＣＩバスマスタデバイス１４０ａ〜ｃと、通信インターフェイス１５０と、ハードディスクドライブ１６０と、フロッピー（登録商標）ディスクドライブ１７０と、ＣＤ−ＲＯＭドライブ１８０とを備える。情報処理装置１０は、更に、メインメモリ１２０に格納されプロセッサ１１０により実行されるデバイスドライバ３００と、オペレーティングシステム２００とを備える。
【０００７】
プロセッサ１１０は、メインメモリ１２０に格納されたプログラムに基づき、情報処理装置１０の各部を制御する。また、プロセッサ１１０は、メインメモリ１２０から読み出したデータを格納するキャッシュメモリ３５０を有しており、キャッシュメモリ３５０の内容をメインメモリ１２０の内容と一致させる一貫性制御を行う。
【０００８】
メインメモリ１２０は、格納しているデータをプロセッサ１１０又はＰＣＩバスマスタデバイス１４０ａ〜ｃに出力する。また、メインメモリ１２０は、プロセッサ１１０又はＰＣＩバスマスタデバイス１４０ａ〜ｃから受け取ったデータを格納する。また、メインメモリ１２０は、ハードディスクドライブ１６０、フロッピー（登録商標）ディスクドライブ１７０、又はＣＤ−ＲＯＭドライブ１８０から、プロセッサ１１０を介してプログラム及びデータを受け取り、格納する。
【０００９】
システムコントローラ１３０は、プロセッサ１１０及びメインメモリ１２０が接続されたホストバスと、ＰＣＩバスマスタデバイス１４０ａ〜ｃ及び通信インターフェイス１５０が接続されたＰＣＩバスと、ハードディスクドライブ１６０と、フロッピー（登録商標）ディスクドライブ１７０と、ＣＤ−ＲＯＭドライブ１８０とを接続する。また、システムコントローラ１３０は、バスアービター１３５を有する。バスアービター１３５は、メインメモリ１２０をアクセスするべく出力するメモリアクセス要求信号を、複数の入出力デバイスのそれぞれ、例えば、ＰＣＩバスマスタデバイス１４０ａ〜ｃから受け取る。そして、バスアービター１３５は、ＰＣＩバスマスタデバイス１４０ａ〜ｃのうち何れかに、メインメモリ１２０をアクセスさせる。
【００１０】
ＰＣＩバスマスタデバイス１４０ａは、外部との入出力を制御する装置であり、一例としては、ＵＳＢマウスを制御する装置である。そして、ＰＣＩバスマスタデバイス１４０ａは、デバイスドライバ３００からの指示に応じて入出力の制御を行う。また、ＰＣＩバスマスタデバイス１４０ａは、必要に応じてメインメモリ１２０にアクセスする。ＰＣＩバスマスタデバイス１４０ｂ及びＰＣＩバスマスタデバイス１４０ｃは、それぞれ、ＰＣＩバスマスタデバイス１４０ａと略同一であるので説明を省略する。
【００１１】
通信インターフェイス１５０は、ネットワークを介して他の装置と通信する。ハードディスクドライブ１６０は、情報処理装置１０が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ１８０は、ＣＤ−ＲＯＭ１９５からプログラム又はデータを読み取り、システムコントローラ１３０を介してメインメモリ１２０に提供する。フロッピー（登録商標）ディスクドライブ１７０は、フロッピー（登録商標）ディスク１９０からプログラム又はデータを読み取り、システムコントローラ１３０を介してメインメモリ１２０に提供する。
【００１２】
オペレーティングシステム２００は、情報処理装置１０の処理状態に応じて情報処理装置１０の動作モードを切り替えるアイドルハンドラ２２０と、メインメモリ１２０を管理するメモリマネージャ２１０とを有する。より詳細には、情報処理装置１０は、キャッシュメモリ３５０の内容をメインメモリ１２０の内容と一致させる一貫性制御を行う通常動作モードと、この一貫性制御を行わず通常動作モードより消費電力を減少させる省電力動作モードとを有しており、アイドルハンドラ２２０は、これらの動作モードを切り替える。例えば、アイドルハンドラ２２０は、省電力動作モードにおいて、ＰＣＩバスマスタデバイス１４０ａ〜ｃの何れかがメインメモリ１２０にアクセスするべく出力するアクセス要求信号を受け取ると、通常動作モードに切り替える。一方、アイドルハンドラ２２０は、通常動作モードにおいて、予め定められた期間内にプロセッサ１１０が演算を行わなかった場合に、省電力動作モードに切り替える。また、アイドルハンドラ２２０は、動作モード設定部３２０からの指示に応じて、例えばバスアービター１３５内のレジスタの値を変更することにより、動作モードを切り替える条件を変更する。
【００１３】
ここで通常動作モードとは、例えば、非特許文献１に記載された、Ｃ０プロセッサパワーステート、Ｃ１プロセッサパワーステート、又はＣ２プロセッサパワーステート等の一貫性制御を行う動作モードである。また、省電力動作モードとは、例えば、非特許文献１に記載のＣ３プロセッサパワーステート又はＣ４プロセッサパワーステート等の一貫性制御を行わない動作モードである。
【００１４】
メモリマネージャ２１０は、ＰＣＩバスマスタデバイス１４０ａがアクセスする領域であるデバイス用領域を確保する領域確保指示を属性設定部３１０から受け取ると、メインメモリ１２０内の領域をＰＣＩバスマスタデバイス１４０ａに対応付けて割り当てる。また、メモリマネージャ２１０は、当該デバイス用領域を、通常動作モードにおいても一貫性制御を行わないノンキャッシャブル属性に設定する属性設定指示を属性設定部３１０から受け取ると、メインメモリ１２０中の領域を、ノンキャッシャブル属性に設定する。一例としては、メモリマネージャ２１０は、デバイス用領域における、ページテーブルエントリのキャッシュ属性を無効にすることにより、デバイス用領域をノンキャッシャブル属性に設定する。また、メモリマネージャ２１０は、通常動作モードにおいて一貫性制御を行う必要があるキャッシャブル属性に設定する属性設定指示を受け取ると、メインメモリ１２０中の領域を、キャッシャブル属性に設定してもよい。
【００１５】
デバイスドライバ３００は、本発明に係るプログラムの一例であり、属性設定部３１０と、動作モード設定部３２０とを有する。属性設定部３１０は、利用者からの指示に応じて、例えば、ＰＣＩバスマスタデバイス１４０ａが情報処理装置１０に新たに接続された場合に、領域確保指示をメモリマネージャ２１０に送る。そして、属性設定部３１０は、デバイス用領域をノンキャッシャブル属性に設定する旨の属性設定指示をメモリマネージャ２１０に送ることにより、デバイス用領域をノンキャッシャブル属性に設定する。これを受けて、動作モード設定部３２０は、動作モードを切り替える条件を変更する条件変更指示、具体的には、ＰＣＩバスマスタデバイス１４０ａがデバイス用領域のアクセスを要求した場合であっても動作モードを省電力動作モードに保持した状態とする旨の指示をアイドルハンドラ２２０に送る。この結果、動作モード設定部３２０は、動作モードを省電力動作モードに保持した状態でＰＣＩバスマスタデバイス１４０ａにデバイス用領域をアクセスさせることができる。
【００１６】
このように、情報処理装置１０は、メインメモリ１２０のうち、ＰＣＩバスマスタデバイス１４０ａがアクセスする領域であるデバイス用領域を、ノンキャッシャブル属性に設定することにより、キャッシュ一貫性制御を行う必要がない状態としておく。そして、情報処理装置１０は、ＰＣＩバスマスタデバイス１４０ａがデバイス用領域のアクセスを要求した場合には、動作モードを省電力モードに保持した状態とする。これにより、情報処理装置１０は、メインメモリ１２０及びキャッシュメモリ３５０の内容の一貫性を保ちつつ、消費電力を低減することができる。
【００１７】
なお、情報処理装置１０に提供されるプログラムは、フロッピー（登録商標）ディスク１９０、ＣＤ−ＲＯＭ１９５、ＤＶＤやＰＤ等の光学記録媒体、ＭＤ等の光磁気記録媒体、テープ媒体、又はＩＣカード等の半導体メモリ等の記録媒体に格納されて利用者によって提供される。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワーク及び通信インターフェイス１５０を介してプログラムを情報処理装置１０に提供してもよい。
【００１８】
また、以上に示したプログラムは、属性設定モジュール、動作モード設定モジュール、メモリマネージャモジュール、及びアイドルハンドラモジュールを有する。これらのモジュールが情報処理装置１０に働きかけて行わせる動作は、図１から図６において説明する情報処理装置１０における、対応する部材の動作と同一であるから、ここでの説明を省略する。
【００１９】
図２は、バスアービター１３５のブロック図を示す。本図を用いて、バスアービター１３５が入出力デバイス毎に動作モードの切り替え条件を設定する方法を説明する。バスアービター１３５は、ＰＣＩバスマスタデバイス１４０ａ〜ｃのホストバスを用いた通信を調停する調停回路４００と、動作モードの切り替えを制御する制御回路４１０と、ＰＣＩバスマスタデバイス１４０ａ〜ｃの何れかから受け取ったアクセス要求信号をプロセッサ１１０に出力する論理和回路４２０とを有する。調停回路４００は、ＰＣＩバスマスタデバイス１４０ａ〜ｃのそれぞれからアクセス要求信号の一例であるリクエスト信号を受け取ると、ＰＣＩバスマスタデバイス１４０ａ〜ｃの何れかに対して、ホストバスを用いた通信を許可するグラント信号を出力する。この結果、グラント信号を受けたＰＣＩバスマスタデバイス１４０は、メインメモリ１２０にアクセスすることができる。また、調停回路４００は、ホストバスを用いた通信を許可したＰＣＩバスマスタデバイス１４０から受け取ったリクエスト信号をマスク部４４０ａ〜ｃの何れかに出力する。論理和回路４２０は、制御回路４１０から受け取ったリクエスト信号の論理和を、例えば、バスマスタステータスとして、制御用ＬＳＩを介してプロセッサ１１０に通知する。
【００２０】
制御回路４１０は、ＰＣＩバスマスタデバイス１４０ａ〜ｃのそれぞれに対応付けられた複数のマスクデータのそれぞれを格納するレジスタ部４３０ａ〜ｃと、アクセス要求信号をマスクするマスク部４４０ａ〜ｃと、マスクされた信号をプロセッサ１１０に入力する入力部４５０ａ〜ｃとを有する。レジスタ部４３０ａは、ＰＣＩバスマスタデバイス１４０ａに対応付けられており、ＰＣＩバスマスタデバイス１４０ａから受けたアクセス要求信号を無効にするか否かを設定するマスクデータを格納している。レジスタ部４３０ｂ及びレジスタ部４３０ｃについては、それぞれＰＣＩバスマスタデバイス１４０ｂ及びＰＣＩバスマスタデバイス１４０ｃに対応付けられていることの他は、レジスタ部４３０ａと略同一であるので説明を省略する。
【００２１】
マスク部４４０ａ〜ｃは、アクセス要求信号を入出力デバイス毎に調停回路４００から取得し、当該アクセス要求信号をマスクして入力部４５０ａ〜ｃに出力する。具体的には、マスク部４４０ａは、ＰＣＩバスマスタデバイス１４０ａからのアクセス要求信号を調停回路４００から取得し、当該アクセス要求信号を、ＰＣＩバスマスタデバイス１４０ａに対応付けてレジスタ部４３０ａに格納されたマスクデータによりマスクし、入力部４５０ａに出力する。同様に、マスク部４４０ｂ及びマスク部４４０ｃについては、それぞれ、ＰＣＩバスマスタデバイス１４０ｂ及びＰＣＩバスマスタデバイス１４０ｂと、レジスタ部４３０ｂ及びレジスタ部４３０ｃと、入力部４５０ｂ及び入力部４５０ｃに対応付けられていることの他は、マスク部４４０ａと略同一であるので、説明を省略する。
【００２２】
入力部４５０ａ〜ｃは、マスク部４４０ａ〜ｃによりマスクされた信号を、プロセッサ１１０により動作するアイドルハンドラ２２０に入力することにより、情報処理装置１０の動作モードを切り替えさせる。
【００２３】
これにより、動作モード設定部３２０は、デバイス用領域をアクセスする入出力デバイスであるＰＣＩバスマスタデバイス１４０ａに対応付けて、アクセス要求信号を無効にするマスクデータをレジスタ部４３０ａに格納することにより、当該情報処理装置１０の動作モードを省電力動作モードのまま保持することができる。
一方、動作モード設定部３２０は、ＰＣＩバスマスタデバイス１４０ｂに対応付けて、アクセス要求信号をイネーブルするマスクデータをレジスタ部４３０ｂに格納する。これにより、ＰＣＩバスマスタデバイス１４０ａとは異なる他のデバイス、例えば、ＰＣＩバスマスタデバイス１４０ｂが、メインメモリ１２０のうち、通常モードにおいて一貫性制御を行う必要があるキャッシャブル属性に設定された領域をアクセスする場合に、動作モード設定部３２０は、情報処理装置１０の動作モードを通常動作モードに変更させることができる。
【００２４】
なお、キャッシャブル属性とは、メモリ上の領域に設定され、プロセッサ１１０が通常モードにおいて一貫性制御を行う必要がある旨を示す属性である。例えば、ＰＣＩバスマスタデバイス１４０ｂ等が、キャッシャブル属性の設定された領域に対して、書き込みを行った場合には、プロセッサ１１０は、まず、当該領域のデータがキャッシュメモリ３５０に格納されているか否かを判断する。そして、プロセッサ１１０は、当該領域のデータがキャッシュメモリ３５０に格納されている場合には、キャッシュメモリ３５０中のデータを無効とする一貫性制御を行う。即ち、キャッシャブル属性とは、メモリ上の領域に設定され、当該領域のデータがキャッシュメモリ３５０に格納され、かつ当該データに書き込みが行われた場合に、プロセッサ１１０により一貫性制御が行われる旨を示す。
また、本図の構成に代えて、調停回路４００は、シリアル入力により、アクセス要求信号を入出力デバイスから順次受け取ってもよい。この場合、マスク部４４０ａ〜ｃは、受け取られた当該アクセス要求信号を順次マスクし、入力部４５０ａ〜ｃを介して論理和回路４２０に送ってもよい。
【００２５】
図３は、デバイスドライバ３００のフローチャートを示す。属性設定部３１０は、メモリマネージャ２１０に領域確保指示を送ることにより、ＰＣＩバスマスタデバイス１４０ａがアクセスする領域であるデバイス用領域を確保する（Ｓ３００）。そして、属性設定部３１０は、属性設定指示をメモリマネージャ２１０に送ることにより、デバイス用領域をノンキャッシャブル属性に設定する（Ｓ３１０）。続いて、動作モード設定部３２０は、アイドルハンドラ２２０に条件変更指示を送ることにより、ＰＣＩバスマスタデバイス１４０ａからプロセッサ１１０に対するアクセス要求信号を無効にする（Ｓ３２０）。
【００２６】
続いて、動作モード設定部３２０は、ＰＣＩバスマスタデバイス１４０ａに、バスマスタ転送を行わせる、即ち、デバイス用領域をアクセスさせる（Ｓ３３０）。バスマスタ転送を終えると、属性設定部３１０は、属性設定指示をメモリマネージャ２１０に送ることにより、デバイス用領域をキャッシャブル属性に設定する（Ｓ３４０）。
【００２７】
図４は、オペレーティングシステム２００のフローチャートを示す。アイドルハンドラ２２０は、例えば、予め定められた期間内にプロセッサ１１０が演算を行っていなかった場合に、本図で示した処理を行う。アイドルハンドラ２２０は、ＰＣＩバスマスタデバイス１４０ａからメインメモリ１２０へのアクセスであるバスマスタ転送が行われている場合に（Ｓ４００：ＹＥＳ）、処理を終了する。一方、バスマスタ転送が行われていない場合に（Ｓ４００：ＮＯ）、アイドルハンドラ２２０は、ホストバスを用いた通信の調停を無効にする（Ｓ４１０）。この結果、プロセッサ１１０のみがホストバスを用いた通信を行える状態となり、アイドルハンドラ２２０は、ＰＣＩバスマスタデバイス１４０ａ〜ｃがホストバスを用いて行う通信を停止することができる。設定方法の一例としては、アイドルハンドラ２２０は、ＡＣＰＩ（Ａｄｖａｎｃｅｄ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ Ｉｎｔｅｒｆａｃｅ）規格に準拠したシステムにおけるＡＲＢ＿ＤＩＳビットをセットする。これに代えて、アイドルハンドラ２２０は、オペレーティングシステム２０のＡＰＩを呼び出すことにより、ホストバスを用いた通信の調停を無効にしてもよい。
【００２８】
続いて、アイドルハンドラ２２０は、動作モード設定部３２０からの条件変更指示に応じて、プロセッサ１１０に対するインタラプト信号の入力と、ＰＣＩバスマスタデバイス１４０ａ〜ｃがメインメモリ１２０へのアクセスを要求するアクセス要求リクエスト（例えば、バスマスタリクエスト）とを、Ｃ３プロセッサパワーステートからＣ０プロセッサパワーステートへ切り替える条件として設定する（Ｓ４２０）。一例としては、アイドルハンドラ２２０は、ＡＣＰＩ規格に準拠したシステムにおけるＢＭ＿ＲＬＤビットをセットすることにより、プロセッサパワーステートを切り替えるイベントを設定する。そして、アイドルハンドラ２２０は、動作モードを、Ｃ３プロセッサパワーステートに切り替える（Ｓ４３０）。
【００２９】
アイドルハンドラ２２０は、インタラプト又はバスマスタリクエストを受けた場合に、動作モードを、Ｃ０プロセッサパワーステートに切り替える（Ｓ４４０）。そして、アイドルハンドラ２２０は、ホストバスを用いた通信の調停をイネーブルする（Ｓ４５０）。
【００３０】
このように、本実施形態によると、情報処理装置１０は、動作モードを省電力動作モードに保持した状態で、予め設定したデバイス、例えば、ＰＣＩバスマスタデバイス１４０ａに、デバイス用領域をアクセスさせる。これにより、情報処理装置１０は、消費電力を低減することができる。
一方、ＰＣＩバスマスタデバイス１４０ａとは異なる他のデバイス、例えば、ＰＣＩバスマスタデバイス１４０ｂが、メインメモリ１２０のうち、通常モードにおいて一貫性制御を行う必要があるキャッシャブル属性に設定された領域をアクセスする場合に、動作モード設定部３２０は、動作モードを通常動作モードに変更させることができる。これにより、情報処理装置１０は、ＰＣＩバスマスタデバイス１４０ｂがアクセスするメインメモリ１２０上のデータと、キャッシュメモリ３５０のデータとの一貫性制御を行うことができる。
【００３１】
図５は、変形例におけるデバイスドライバ３００のフローチャートを示す。本例における情報処理装置１０のバスアービター１３５は、図２におけるバスアービター１３５と異なり、制御回路４１０を有しなくともよい。その他の構成について、本例における情報処理装置１０は、図１及び図２における情報処理装置１０と略同一であるので、相違点のみを説明する。
【００３２】
属性設定部３１０は、メモリマネージャ２１０に領域確保指示を送ることにより、ＰＣＩバスマスタデバイス１４０ａ〜ｃがアクセスする領域であるデバイス用領域を確保する（Ｓ５００）。そして、属性設定部３１０は、属性設定指示をメモリマネージャ２１０に送ることにより、デバイス用領域をノンキャッシャブル属性に設定する（Ｓ５１０）。
【００３３】
続いて、動作モード設定部３２０は、ＰＣＩバスマスタデバイス１４０ａ〜ｃに、バスマスタ転送、即ち、デバイス用領域へのアクセスを行わせる（Ｓ５２０）。バスマスタ転送を終えると、属性設定部３１０は、属性設定指示をメモリマネージャ２１０に送ることにより、デバイス用領域をキャッシャブル属性に設定してもよい（Ｓ５３０）。
【００３４】
図６は、変形例におけるオペレーティングシステム２００のフローチャートを示す。アイドルハンドラ２２０は、例えば、予め定められた期間内にプロセッサ１１０が演算を行っていなかった場合に、本図で示した処理を行う。アイドルハンドラ２２０は、ホストバスを用いた通信の調停をイネーブルする（Ｓ６００）。既にイネーブルされた状態である場合には、アイドルハンドラ２２０は、本ステップにおいて特に何らの処理を行わなくともよい。設定方法の一例としては、アイドルハンドラ２２０は、ＡＣＰＩ規格に準拠したシステムにおけるＡＲＢ＿ＤＩＳビットをクリアすることにより、ホストバスを用いた通信の調停をイネーブルする。
【００３５】
続いて、アイドルハンドラ２２０は、動作モード設定部３２０からの条件変更指示に応じて、プロセッサ１１０に対するインタラプト信号の入力を、Ｃ３プロセッサパワーステートからＣ０プロセッサパワーステートへ切り替える条件として設定する（Ｓ６１０）。一例としては、アイドルハンドラ２２０は、ＡＣＰＩ規格に準拠したシステムにおけるＢＭ＿ＲＬＤビットをクリアすることにより、インタラプト信号の入力のみを、Ｃ３プロセッサパワーステートからＣ０プロセッサパワーステートへ切り替えるイベントとして設定する。即ち、これにより、動作モード設定部３２０は、ＰＣＩバスマスタデバイス１４０ａ〜ｃの何れからのアクセス要求信号をも無効にすることができる。そして、アイドルハンドラ２２０は、動作モードを、Ｃ３プロセッサパワーステートに切り替える（Ｓ６２０）。その後、アイドルハンドラ２２０は、インタラプトを受けた場合に、動作モードを、Ｃ０プロセッサパワーステートに切り替える（Ｓ６３０）。
【００３６】
このように、本例によると、動作モード設定部３２０は、ＰＣＩバスマスタデバイス１４０ａ〜ｃの何れからのアクセス要求信号をも無効にすることにより、情報処理装置１０の動作モードを省電力動作モードに保持した状態で全ての入出力デバイスにデバイス用領域をアクセスさせることができる。この場合、情報処理装置１０は、プロセッサ１２０が当該デバイス用領域にアクセスする頻度が低い場合には、メモリアクセスの効率をほとんど低下させない。また、情報処理装置１０は、入出力デバイスからのアクセスに関わらず、動作モードを省電力動作モードに保つことができるので、消費電力を低減することができる。
【００３７】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。例えば、情報処理装置１０は、利用者からのポリシー設定に応じて、実施形態及び変形例に示したそれぞれの処理を切り替えてもよい。具体的には、情報処理装置１０は、消費電力をできるだけ抑えるポリシーが設定されている場合には、変形例に示した処理を行い、処理速度及び消費電力のバランスを保つポリシーが設定されている場合には、実施形態に示した処理を行ってもよい。
【００４３】
【発明の効果】
上記説明から明らかなように、本発明によれば消費電力を低減することができる。
【図面の簡単な説明】
【図１】図１は、情報処理装置１０の機能ブロック図を示す。
【図２】図２は、バスアービター１３５のブロック図を示す。
【図３】図３は、デバイスドライバ３００のフローチャートを示す。
【図４】図４は、オペレーティングシステム２００のフローチャートを示す。
【図５】図５は、変形例におけるデバイスドライバ３００のフローチャートを示す。
【図６】図６は、変形例におけるオペレーティングシステム２００のフローチャートを示す。
【符号の説明】
１０ 情報処理装置
１１０ プロセッサ
１２０ メインメモリ
１３０ システムコントローラ
１３５ バスアービター
１４０ ＰＣＩバスマスタデバイス
１５０ 通信インターフェイス
１６０ ハードディスクドライブ
１７０ フロッピー（登録商標）ディスクドライブ
１８０ ＣＤ−ＲＯＭドライブ
１９０ フロッピー（登録商標）ディスク
１９５ ＣＤ−ＲＯＭ
２００ オペレーティングシステム
２１０ メモリマネージャ
２２０ アイドルハンドラ
３００ デバイスドライバ
３１０ 属性設定部
３２０ 動作モード設定部
３５０ キャッシュメモリ
４００ 調停回路
４１０ 制御回路
４２０ 論理和回路
４３０ レジスタ部
４４０ マスク部
４５０ 入力部
【発明の属する技術分野】
本発明は、情報処理装置、プログラム、記録媒体、及び制御回路に関する。特に本発明は、省電力機能を有する情報処理装置、プログラム、記録媒体、及び制御回路に関する。
【０００２】
【従来の技術】
近年、携帯式情報処理端末等のバッテリーによる駆動時間を長くする省電力技術が注目されている。例えば、従来、計算の処理量に応じて、消費電力を切り替える技術が用いられている（非特許文献１。）。
【０００３】
【非特許文献１】
コンパックコンピュータコーポレーション、外４社、「ＡＣＰＩ仕様２．０ａ版」、英題“Ａｄｖａｎｃｅｄ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ Ｉｎｔｅｒｆａｃｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｒｅｖｉｓｉｏｎ ２．０ａ”、２００２年３月３１日
【０００４】
【発明が解決しようとする課題】
従来、ＡＣＰＩの機能を有する情報処理端末は、プロセッサのキャッシュメモリの内容をメインメモリの内容と一致させる一貫性制御を行う通常動作モードと、この一貫性制御を行わず通常動作モードより消費電力を減少させる省電力動作モードとを有している。しかしながら、情報処理端末は、入出力デバイスがメインメモリをアクセスするバスマスタ転送を行う場合には、メインメモリ及びキャッシュメモリの一貫性がとれなくなるので、省電力動作モードに設定することができない。このため、常に通常動作モードにより動作する情報処理装置が提案されているが、消費電力が大きいという問題がある。また、省電力動作モードに設定される直前にキャッシュメモリをフラッシュする方法も提案されているが、キャッシュメモリをフラッシュする処理が遅い（例えば、あるプロセッサでは８０から４００マイクロ秒要する）等の問題があった。
そこで本発明は、上記の課題を解決することのできる情報処理装置、プログラム、記録媒体、及び制御回路を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００５】
【課題を解決するための手段】
即ち、本発明の第１の形態によると、プロセッサのキャッシュメモリの内容をメインメモリの内容と一致させる一貫性制御を行う通常動作モードと、一貫性制御を行わず通常動作モードより消費電力を減少させる省電力動作モードとを有し、省電力動作モードにおいて入出力デバイスがメインメモリをアクセスした場合に通常動作モードに切り替える情報処理装置であって、メインメモリのうち、当該情報処理装置の入出力デバイスがアクセスする領域であるデバイス用領域を、通常動作モードにおいても一貫性制御を行わないノンキャッシャブル属性に設定する属性設定部と、省電力動作モードにおいて、入出力デバイスがデバイス用領域のアクセスを要求した場合に、当該情報処理装置の動作モードを省電力動作モードに保持した状態で入出力デバイスにデバイス用領域をアクセスさせる動作モード設定部とを備える情報処理装置、当該情報処理装置を動作させるプログラム、プログラムを記録した記録媒体を提供する。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【０００６】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、情報処理装置１０の機能ブロック図を示す。情報処理装置１０は、消費電力が互いに異なる複数の動作モードを有し、デバイスがメモリにアクセスする場合であっても消費電力の低い動作モードを保持することを目的とする。情報処理装置１０は、プロセッサ１１０と、メインメモリ１２０と、システムコントローラ１３０と、バスアービター１３５と、それぞれが入出力デバイスの一例であるＰＣＩバスマスタデバイス１４０ａ〜ｃと、通信インターフェイス１５０と、ハードディスクドライブ１６０と、フロッピー（登録商標）ディスクドライブ１７０と、ＣＤ−ＲＯＭドライブ１８０とを備える。情報処理装置１０は、更に、メインメモリ１２０に格納されプロセッサ１１０により実行されるデバイスドライバ３００と、オペレーティングシステム２００とを備える。
【０００７】
プロセッサ１１０は、メインメモリ１２０に格納されたプログラムに基づき、情報処理装置１０の各部を制御する。また、プロセッサ１１０は、メインメモリ１２０から読み出したデータを格納するキャッシュメモリ３５０を有しており、キャッシュメモリ３５０の内容をメインメモリ１２０の内容と一致させる一貫性制御を行う。
【０００８】
メインメモリ１２０は、格納しているデータをプロセッサ１１０又はＰＣＩバスマスタデバイス１４０ａ〜ｃに出力する。また、メインメモリ１２０は、プロセッサ１１０又はＰＣＩバスマスタデバイス１４０ａ〜ｃから受け取ったデータを格納する。また、メインメモリ１２０は、ハードディスクドライブ１６０、フロッピー（登録商標）ディスクドライブ１７０、又はＣＤ−ＲＯＭドライブ１８０から、プロセッサ１１０を介してプログラム及びデータを受け取り、格納する。
【０００９】
システムコントローラ１３０は、プロセッサ１１０及びメインメモリ１２０が接続されたホストバスと、ＰＣＩバスマスタデバイス１４０ａ〜ｃ及び通信インターフェイス１５０が接続されたＰＣＩバスと、ハードディスクドライブ１６０と、フロッピー（登録商標）ディスクドライブ１７０と、ＣＤ−ＲＯＭドライブ１８０とを接続する。また、システムコントローラ１３０は、バスアービター１３５を有する。バスアービター１３５は、メインメモリ１２０をアクセスするべく出力するメモリアクセス要求信号を、複数の入出力デバイスのそれぞれ、例えば、ＰＣＩバスマスタデバイス１４０ａ〜ｃから受け取る。そして、バスアービター１３５は、ＰＣＩバスマスタデバイス１４０ａ〜ｃのうち何れかに、メインメモリ１２０をアクセスさせる。
【００１０】
ＰＣＩバスマスタデバイス１４０ａは、外部との入出力を制御する装置であり、一例としては、ＵＳＢマウスを制御する装置である。そして、ＰＣＩバスマスタデバイス１４０ａは、デバイスドライバ３００からの指示に応じて入出力の制御を行う。また、ＰＣＩバスマスタデバイス１４０ａは、必要に応じてメインメモリ１２０にアクセスする。ＰＣＩバスマスタデバイス１４０ｂ及びＰＣＩバスマスタデバイス１４０ｃは、それぞれ、ＰＣＩバスマスタデバイス１４０ａと略同一であるので説明を省略する。
【００１１】
通信インターフェイス１５０は、ネットワークを介して他の装置と通信する。ハードディスクドライブ１６０は、情報処理装置１０が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ１８０は、ＣＤ−ＲＯＭ１９５からプログラム又はデータを読み取り、システムコントローラ１３０を介してメインメモリ１２０に提供する。フロッピー（登録商標）ディスクドライブ１７０は、フロッピー（登録商標）ディスク１９０からプログラム又はデータを読み取り、システムコントローラ１３０を介してメインメモリ１２０に提供する。
【００１２】
オペレーティングシステム２００は、情報処理装置１０の処理状態に応じて情報処理装置１０の動作モードを切り替えるアイドルハンドラ２２０と、メインメモリ１２０を管理するメモリマネージャ２１０とを有する。より詳細には、情報処理装置１０は、キャッシュメモリ３５０の内容をメインメモリ１２０の内容と一致させる一貫性制御を行う通常動作モードと、この一貫性制御を行わず通常動作モードより消費電力を減少させる省電力動作モードとを有しており、アイドルハンドラ２２０は、これらの動作モードを切り替える。例えば、アイドルハンドラ２２０は、省電力動作モードにおいて、ＰＣＩバスマスタデバイス１４０ａ〜ｃの何れかがメインメモリ１２０にアクセスするべく出力するアクセス要求信号を受け取ると、通常動作モードに切り替える。一方、アイドルハンドラ２２０は、通常動作モードにおいて、予め定められた期間内にプロセッサ１１０が演算を行わなかった場合に、省電力動作モードに切り替える。また、アイドルハンドラ２２０は、動作モード設定部３２０からの指示に応じて、例えばバスアービター１３５内のレジスタの値を変更することにより、動作モードを切り替える条件を変更する。
【００１３】
ここで通常動作モードとは、例えば、非特許文献１に記載された、Ｃ０プロセッサパワーステート、Ｃ１プロセッサパワーステート、又はＣ２プロセッサパワーステート等の一貫性制御を行う動作モードである。また、省電力動作モードとは、例えば、非特許文献１に記載のＣ３プロセッサパワーステート又はＣ４プロセッサパワーステート等の一貫性制御を行わない動作モードである。
【００１４】
メモリマネージャ２１０は、ＰＣＩバスマスタデバイス１４０ａがアクセスする領域であるデバイス用領域を確保する領域確保指示を属性設定部３１０から受け取ると、メインメモリ１２０内の領域をＰＣＩバスマスタデバイス１４０ａに対応付けて割り当てる。また、メモリマネージャ２１０は、当該デバイス用領域を、通常動作モードにおいても一貫性制御を行わないノンキャッシャブル属性に設定する属性設定指示を属性設定部３１０から受け取ると、メインメモリ１２０中の領域を、ノンキャッシャブル属性に設定する。一例としては、メモリマネージャ２１０は、デバイス用領域における、ページテーブルエントリのキャッシュ属性を無効にすることにより、デバイス用領域をノンキャッシャブル属性に設定する。また、メモリマネージャ２１０は、通常動作モードにおいて一貫性制御を行う必要があるキャッシャブル属性に設定する属性設定指示を受け取ると、メインメモリ１２０中の領域を、キャッシャブル属性に設定してもよい。
【００１５】
デバイスドライバ３００は、本発明に係るプログラムの一例であり、属性設定部３１０と、動作モード設定部３２０とを有する。属性設定部３１０は、利用者からの指示に応じて、例えば、ＰＣＩバスマスタデバイス１４０ａが情報処理装置１０に新たに接続された場合に、領域確保指示をメモリマネージャ２１０に送る。そして、属性設定部３１０は、デバイス用領域をノンキャッシャブル属性に設定する旨の属性設定指示をメモリマネージャ２１０に送ることにより、デバイス用領域をノンキャッシャブル属性に設定する。これを受けて、動作モード設定部３２０は、動作モードを切り替える条件を変更する条件変更指示、具体的には、ＰＣＩバスマスタデバイス１４０ａがデバイス用領域のアクセスを要求した場合であっても動作モードを省電力動作モードに保持した状態とする旨の指示をアイドルハンドラ２２０に送る。この結果、動作モード設定部３２０は、動作モードを省電力動作モードに保持した状態でＰＣＩバスマスタデバイス１４０ａにデバイス用領域をアクセスさせることができる。
【００１６】
このように、情報処理装置１０は、メインメモリ１２０のうち、ＰＣＩバスマスタデバイス１４０ａがアクセスする領域であるデバイス用領域を、ノンキャッシャブル属性に設定することにより、キャッシュ一貫性制御を行う必要がない状態としておく。そして、情報処理装置１０は、ＰＣＩバスマスタデバイス１４０ａがデバイス用領域のアクセスを要求した場合には、動作モードを省電力モードに保持した状態とする。これにより、情報処理装置１０は、メインメモリ１２０及びキャッシュメモリ３５０の内容の一貫性を保ちつつ、消費電力を低減することができる。
【００１７】
なお、情報処理装置１０に提供されるプログラムは、フロッピー（登録商標）ディスク１９０、ＣＤ−ＲＯＭ１９５、ＤＶＤやＰＤ等の光学記録媒体、ＭＤ等の光磁気記録媒体、テープ媒体、又はＩＣカード等の半導体メモリ等の記録媒体に格納されて利用者によって提供される。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワーク及び通信インターフェイス１５０を介してプログラムを情報処理装置１０に提供してもよい。
【００１８】
また、以上に示したプログラムは、属性設定モジュール、動作モード設定モジュール、メモリマネージャモジュール、及びアイドルハンドラモジュールを有する。これらのモジュールが情報処理装置１０に働きかけて行わせる動作は、図１から図６において説明する情報処理装置１０における、対応する部材の動作と同一であるから、ここでの説明を省略する。
【００１９】
図２は、バスアービター１３５のブロック図を示す。本図を用いて、バスアービター１３５が入出力デバイス毎に動作モードの切り替え条件を設定する方法を説明する。バスアービター１３５は、ＰＣＩバスマスタデバイス１４０ａ〜ｃのホストバスを用いた通信を調停する調停回路４００と、動作モードの切り替えを制御する制御回路４１０と、ＰＣＩバスマスタデバイス１４０ａ〜ｃの何れかから受け取ったアクセス要求信号をプロセッサ１１０に出力する論理和回路４２０とを有する。調停回路４００は、ＰＣＩバスマスタデバイス１４０ａ〜ｃのそれぞれからアクセス要求信号の一例であるリクエスト信号を受け取ると、ＰＣＩバスマスタデバイス１４０ａ〜ｃの何れかに対して、ホストバスを用いた通信を許可するグラント信号を出力する。この結果、グラント信号を受けたＰＣＩバスマスタデバイス１４０は、メインメモリ１２０にアクセスすることができる。また、調停回路４００は、ホストバスを用いた通信を許可したＰＣＩバスマスタデバイス１４０から受け取ったリクエスト信号をマスク部４４０ａ〜ｃの何れかに出力する。論理和回路４２０は、制御回路４１０から受け取ったリクエスト信号の論理和を、例えば、バスマスタステータスとして、制御用ＬＳＩを介してプロセッサ１１０に通知する。
【００２０】
制御回路４１０は、ＰＣＩバスマスタデバイス１４０ａ〜ｃのそれぞれに対応付けられた複数のマスクデータのそれぞれを格納するレジスタ部４３０ａ〜ｃと、アクセス要求信号をマスクするマスク部４４０ａ〜ｃと、マスクされた信号をプロセッサ１１０に入力する入力部４５０ａ〜ｃとを有する。レジスタ部４３０ａは、ＰＣＩバスマスタデバイス１４０ａに対応付けられており、ＰＣＩバスマスタデバイス１４０ａから受けたアクセス要求信号を無効にするか否かを設定するマスクデータを格納している。レジスタ部４３０ｂ及びレジスタ部４３０ｃについては、それぞれＰＣＩバスマスタデバイス１４０ｂ及びＰＣＩバスマスタデバイス１４０ｃに対応付けられていることの他は、レジスタ部４３０ａと略同一であるので説明を省略する。
【００２１】
マスク部４４０ａ〜ｃは、アクセス要求信号を入出力デバイス毎に調停回路４００から取得し、当該アクセス要求信号をマスクして入力部４５０ａ〜ｃに出力する。具体的には、マスク部４４０ａは、ＰＣＩバスマスタデバイス１４０ａからのアクセス要求信号を調停回路４００から取得し、当該アクセス要求信号を、ＰＣＩバスマスタデバイス１４０ａに対応付けてレジスタ部４３０ａに格納されたマスクデータによりマスクし、入力部４５０ａに出力する。同様に、マスク部４４０ｂ及びマスク部４４０ｃについては、それぞれ、ＰＣＩバスマスタデバイス１４０ｂ及びＰＣＩバスマスタデバイス１４０ｂと、レジスタ部４３０ｂ及びレジスタ部４３０ｃと、入力部４５０ｂ及び入力部４５０ｃに対応付けられていることの他は、マスク部４４０ａと略同一であるので、説明を省略する。
【００２２】
入力部４５０ａ〜ｃは、マスク部４４０ａ〜ｃによりマスクされた信号を、プロセッサ１１０により動作するアイドルハンドラ２２０に入力することにより、情報処理装置１０の動作モードを切り替えさせる。
【００２３】
これにより、動作モード設定部３２０は、デバイス用領域をアクセスする入出力デバイスであるＰＣＩバスマスタデバイス１４０ａに対応付けて、アクセス要求信号を無効にするマスクデータをレジスタ部４３０ａに格納することにより、当該情報処理装置１０の動作モードを省電力動作モードのまま保持することができる。
一方、動作モード設定部３２０は、ＰＣＩバスマスタデバイス１４０ｂに対応付けて、アクセス要求信号をイネーブルするマスクデータをレジスタ部４３０ｂに格納する。これにより、ＰＣＩバスマスタデバイス１４０ａとは異なる他のデバイス、例えば、ＰＣＩバスマスタデバイス１４０ｂが、メインメモリ１２０のうち、通常モードにおいて一貫性制御を行う必要があるキャッシャブル属性に設定された領域をアクセスする場合に、動作モード設定部３２０は、情報処理装置１０の動作モードを通常動作モードに変更させることができる。
【００２４】
なお、キャッシャブル属性とは、メモリ上の領域に設定され、プロセッサ１１０が通常モードにおいて一貫性制御を行う必要がある旨を示す属性である。例えば、ＰＣＩバスマスタデバイス１４０ｂ等が、キャッシャブル属性の設定された領域に対して、書き込みを行った場合には、プロセッサ１１０は、まず、当該領域のデータがキャッシュメモリ３５０に格納されているか否かを判断する。そして、プロセッサ１１０は、当該領域のデータがキャッシュメモリ３５０に格納されている場合には、キャッシュメモリ３５０中のデータを無効とする一貫性制御を行う。即ち、キャッシャブル属性とは、メモリ上の領域に設定され、当該領域のデータがキャッシュメモリ３５０に格納され、かつ当該データに書き込みが行われた場合に、プロセッサ１１０により一貫性制御が行われる旨を示す。
また、本図の構成に代えて、調停回路４００は、シリアル入力により、アクセス要求信号を入出力デバイスから順次受け取ってもよい。この場合、マスク部４４０ａ〜ｃは、受け取られた当該アクセス要求信号を順次マスクし、入力部４５０ａ〜ｃを介して論理和回路４２０に送ってもよい。
【００２５】
図３は、デバイスドライバ３００のフローチャートを示す。属性設定部３１０は、メモリマネージャ２１０に領域確保指示を送ることにより、ＰＣＩバスマスタデバイス１４０ａがアクセスする領域であるデバイス用領域を確保する（Ｓ３００）。そして、属性設定部３１０は、属性設定指示をメモリマネージャ２１０に送ることにより、デバイス用領域をノンキャッシャブル属性に設定する（Ｓ３１０）。続いて、動作モード設定部３２０は、アイドルハンドラ２２０に条件変更指示を送ることにより、ＰＣＩバスマスタデバイス１４０ａからプロセッサ１１０に対するアクセス要求信号を無効にする（Ｓ３２０）。
【００２６】
続いて、動作モード設定部３２０は、ＰＣＩバスマスタデバイス１４０ａに、バスマスタ転送を行わせる、即ち、デバイス用領域をアクセスさせる（Ｓ３３０）。バスマスタ転送を終えると、属性設定部３１０は、属性設定指示をメモリマネージャ２１０に送ることにより、デバイス用領域をキャッシャブル属性に設定する（Ｓ３４０）。
【００２７】
図４は、オペレーティングシステム２００のフローチャートを示す。アイドルハンドラ２２０は、例えば、予め定められた期間内にプロセッサ１１０が演算を行っていなかった場合に、本図で示した処理を行う。アイドルハンドラ２２０は、ＰＣＩバスマスタデバイス１４０ａからメインメモリ１２０へのアクセスであるバスマスタ転送が行われている場合に（Ｓ４００：ＹＥＳ）、処理を終了する。一方、バスマスタ転送が行われていない場合に（Ｓ４００：ＮＯ）、アイドルハンドラ２２０は、ホストバスを用いた通信の調停を無効にする（Ｓ４１０）。この結果、プロセッサ１１０のみがホストバスを用いた通信を行える状態となり、アイドルハンドラ２２０は、ＰＣＩバスマスタデバイス１４０ａ〜ｃがホストバスを用いて行う通信を停止することができる。設定方法の一例としては、アイドルハンドラ２２０は、ＡＣＰＩ（Ａｄｖａｎｃｅｄ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ Ｉｎｔｅｒｆａｃｅ）規格に準拠したシステムにおけるＡＲＢ＿ＤＩＳビットをセットする。これに代えて、アイドルハンドラ２２０は、オペレーティングシステム２０のＡＰＩを呼び出すことにより、ホストバスを用いた通信の調停を無効にしてもよい。
【００２８】
続いて、アイドルハンドラ２２０は、動作モード設定部３２０からの条件変更指示に応じて、プロセッサ１１０に対するインタラプト信号の入力と、ＰＣＩバスマスタデバイス１４０ａ〜ｃがメインメモリ１２０へのアクセスを要求するアクセス要求リクエスト（例えば、バスマスタリクエスト）とを、Ｃ３プロセッサパワーステートからＣ０プロセッサパワーステートへ切り替える条件として設定する（Ｓ４２０）。一例としては、アイドルハンドラ２２０は、ＡＣＰＩ規格に準拠したシステムにおけるＢＭ＿ＲＬＤビットをセットすることにより、プロセッサパワーステートを切り替えるイベントを設定する。そして、アイドルハンドラ２２０は、動作モードを、Ｃ３プロセッサパワーステートに切り替える（Ｓ４３０）。
【００２９】
アイドルハンドラ２２０は、インタラプト又はバスマスタリクエストを受けた場合に、動作モードを、Ｃ０プロセッサパワーステートに切り替える（Ｓ４４０）。そして、アイドルハンドラ２２０は、ホストバスを用いた通信の調停をイネーブルする（Ｓ４５０）。
【００３０】
このように、本実施形態によると、情報処理装置１０は、動作モードを省電力動作モードに保持した状態で、予め設定したデバイス、例えば、ＰＣＩバスマスタデバイス１４０ａに、デバイス用領域をアクセスさせる。これにより、情報処理装置１０は、消費電力を低減することができる。
一方、ＰＣＩバスマスタデバイス１４０ａとは異なる他のデバイス、例えば、ＰＣＩバスマスタデバイス１４０ｂが、メインメモリ１２０のうち、通常モードにおいて一貫性制御を行う必要があるキャッシャブル属性に設定された領域をアクセスする場合に、動作モード設定部３２０は、動作モードを通常動作モードに変更させることができる。これにより、情報処理装置１０は、ＰＣＩバスマスタデバイス１４０ｂがアクセスするメインメモリ１２０上のデータと、キャッシュメモリ３５０のデータとの一貫性制御を行うことができる。
【００３１】
図５は、変形例におけるデバイスドライバ３００のフローチャートを示す。本例における情報処理装置１０のバスアービター１３５は、図２におけるバスアービター１３５と異なり、制御回路４１０を有しなくともよい。その他の構成について、本例における情報処理装置１０は、図１及び図２における情報処理装置１０と略同一であるので、相違点のみを説明する。
【００３２】
属性設定部３１０は、メモリマネージャ２１０に領域確保指示を送ることにより、ＰＣＩバスマスタデバイス１４０ａ〜ｃがアクセスする領域であるデバイス用領域を確保する（Ｓ５００）。そして、属性設定部３１０は、属性設定指示をメモリマネージャ２１０に送ることにより、デバイス用領域をノンキャッシャブル属性に設定する（Ｓ５１０）。
【００３３】
続いて、動作モード設定部３２０は、ＰＣＩバスマスタデバイス１４０ａ〜ｃに、バスマスタ転送、即ち、デバイス用領域へのアクセスを行わせる（Ｓ５２０）。バスマスタ転送を終えると、属性設定部３１０は、属性設定指示をメモリマネージャ２１０に送ることにより、デバイス用領域をキャッシャブル属性に設定してもよい（Ｓ５３０）。
【００３４】
図６は、変形例におけるオペレーティングシステム２００のフローチャートを示す。アイドルハンドラ２２０は、例えば、予め定められた期間内にプロセッサ１１０が演算を行っていなかった場合に、本図で示した処理を行う。アイドルハンドラ２２０は、ホストバスを用いた通信の調停をイネーブルする（Ｓ６００）。既にイネーブルされた状態である場合には、アイドルハンドラ２２０は、本ステップにおいて特に何らの処理を行わなくともよい。設定方法の一例としては、アイドルハンドラ２２０は、ＡＣＰＩ規格に準拠したシステムにおけるＡＲＢ＿ＤＩＳビットをクリアすることにより、ホストバスを用いた通信の調停をイネーブルする。
【００３５】
続いて、アイドルハンドラ２２０は、動作モード設定部３２０からの条件変更指示に応じて、プロセッサ１１０に対するインタラプト信号の入力を、Ｃ３プロセッサパワーステートからＣ０プロセッサパワーステートへ切り替える条件として設定する（Ｓ６１０）。一例としては、アイドルハンドラ２２０は、ＡＣＰＩ規格に準拠したシステムにおけるＢＭ＿ＲＬＤビットをクリアすることにより、インタラプト信号の入力のみを、Ｃ３プロセッサパワーステートからＣ０プロセッサパワーステートへ切り替えるイベントとして設定する。即ち、これにより、動作モード設定部３２０は、ＰＣＩバスマスタデバイス１４０ａ〜ｃの何れからのアクセス要求信号をも無効にすることができる。そして、アイドルハンドラ２２０は、動作モードを、Ｃ３プロセッサパワーステートに切り替える（Ｓ６２０）。その後、アイドルハンドラ２２０は、インタラプトを受けた場合に、動作モードを、Ｃ０プロセッサパワーステートに切り替える（Ｓ６３０）。
【００３６】
このように、本例によると、動作モード設定部３２０は、ＰＣＩバスマスタデバイス１４０ａ〜ｃの何れからのアクセス要求信号をも無効にすることにより、情報処理装置１０の動作モードを省電力動作モードに保持した状態で全ての入出力デバイスにデバイス用領域をアクセスさせることができる。この場合、情報処理装置１０は、プロセッサ１２０が当該デバイス用領域にアクセスする頻度が低い場合には、メモリアクセスの効率をほとんど低下させない。また、情報処理装置１０は、入出力デバイスからのアクセスに関わらず、動作モードを省電力動作モードに保つことができるので、消費電力を低減することができる。
【００３７】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。例えば、情報処理装置１０は、利用者からのポリシー設定に応じて、実施形態及び変形例に示したそれぞれの処理を切り替えてもよい。具体的には、情報処理装置１０は、消費電力をできるだけ抑えるポリシーが設定されている場合には、変形例に示した処理を行い、処理速度及び消費電力のバランスを保つポリシーが設定されている場合には、実施形態に示した処理を行ってもよい。
【００４３】
【発明の効果】
上記説明から明らかなように、本発明によれば消費電力を低減することができる。
【図面の簡単な説明】
【図１】図１は、情報処理装置１０の機能ブロック図を示す。
【図２】図２は、バスアービター１３５のブロック図を示す。
【図３】図３は、デバイスドライバ３００のフローチャートを示す。
【図４】図４は、オペレーティングシステム２００のフローチャートを示す。
【図５】図５は、変形例におけるデバイスドライバ３００のフローチャートを示す。
【図６】図６は、変形例におけるオペレーティングシステム２００のフローチャートを示す。
【符号の説明】
１０ 情報処理装置
１１０ プロセッサ
１２０ メインメモリ
１３０ システムコントローラ
１３５ バスアービター
１４０ ＰＣＩバスマスタデバイス
１５０ 通信インターフェイス
１６０ ハードディスクドライブ
１７０ フロッピー（登録商標）ディスクドライブ
１８０ ＣＤ−ＲＯＭドライブ
１９０ フロッピー（登録商標）ディスク
１９５ ＣＤ−ＲＯＭ
２００ オペレーティングシステム
２１０ メモリマネージャ
２２０ アイドルハンドラ
３００ デバイスドライバ
３１０ 属性設定部
３２０ 動作モード設定部
３５０ キャッシュメモリ
４００ 調停回路
４１０ 制御回路
４２０ 論理和回路
４３０ レジスタ部
４４０ マスク部
４５０ 入力部
Claims (8)
- プロセッサのキャッシュメモリの内容をメインメモリの内容と一致させる一貫性制御を行う通常動作モードと、前記一貫性制御を行わず前記通常動作モードより消費電力を減少させる省電力動作モードとを有し、前記省電力動作モードにおいて入出力デバイスがメインメモリをアクセスした場合に前記通常動作モードに切り替える情報処理装置であって、
前記メインメモリのうち、当該情報処理装置の複数の入出力デバイスがアクセスする領域であるデバイス用領域を、前記複数の入出力デバイスのそれぞれに対応付けて、前記通常動作モードにおいても前記一貫性制御を行わないノンキャッシャブル属性または前記一貫性制御を行うキャッシャブル属性に設定する属性設定部と、
前記省電力動作モードにおいて、前記入出力デバイスが前記ノンキャッシャブル属性に設定されたデバイス用領域に対するアクセスを要求した場合に、当該情報処理装置の動作モードを前記省電力動作モードに保持した状態で前記入出力デバイスに前記デバイス用領域をアクセスさせる動作モード設定部と
を備える情報処理装置。 - 前記入出力デバイスとは異なるデバイスが、前記メインメモリのうち、前記キャッシャブル属性に設定されたデバイス領域をアクセスする場合に、前記動作モード設定部は、当該情報処理装置の動作モードを前記通常動作モードに変更させる請求項１記載の情報処理装置。
- 前記プロセッサは、前記省電力動作モードにおいて前記入出力デバイスが前記メインメモリにアクセスするために出力するアクセス要求信号を受け取ると、当該情報処理装置の動作モードを前記通常動作モードに切り替え、
前記動作モード設定部は、前記アクセス要求信号を無効にすることにより、当該情報処理装置の動作モードを前記省電力動作モードに保持した状態で前記入出力デバイスに前記デバイス用領域をアクセスさせる請求項１記載の情報処理装置。 - 前記複数の入出力デバイスのそれぞれに対応付けて、当該入出力デバイスから受けた前記アクセス要求信号を無効にするか否かを設定する複数のマスクデータのそれぞれを格納するレジスタ部と、
前記アクセス要求信号を入出力デバイス毎に取得し、当該入出力デバイスに対応付けて前記レジスタ部に格納されたマスクデータにより当該アクセス要求信号をマスクするマスク部と、
前記マスク部によりマスクされた信号を前記プロセッサに入力することにより、当該情報処理装置の動作モードを切り替えさせる入力部と
を更に備え、
前記動作モード設定部は、前記デバイス用領域をアクセスする前記入出力デバイスに対応付けて、前記アクセス要求信号を無効にするマスクデータを前記レジスタ部に格納することにより、当該情報処理装置の動作モードを前記省電力動作モードに保持した状態で前記入出力デバイスに前記デバイス用領域をアクセスさせる請求項３記載の情報処理装置。 - プロセッサのキャッシュメモリの内容をメインメモリの内容と一致させる一貫性制御を行う通常動作モードと、前記一貫性制御を行わず前記通常動作モードより消費電力を減少させる省電力動作モードとを有し、前記省電力動作モードにおいて入出力デバイスがメインメモリをアクセスした場合に前記通常動作モードに切り替える情報処理装置として、コンピュータを機能させるプログラムであって、
前記コンピュータを、
前記メインメモリのうち、当該情報処理装置の複数の入出力デバイスがアクセスする領域であるデバイス用領域を、前記複数の入出力デバイスのそれぞれに対応付けて、前記通常動作モードにおいても前記一貫性制御を行わないノンキャッシャブル属性または前記一貫性制御を行うキャッシャブル属性に設定する属性設定部と、
前記省電力動作モードにおいて、前記入出力デバイスが前記ノンキャッシャブル属性に設定されたデバイス用領域に対するアクセスを要求した場合に、当該情報処理装置の動作モードを前記省電力動作モードに保持した状態で前記入出力デバイスに前記デバイス用領域をアクセスさせる動作モード設定部と
して機能させるプログラム。 - 前記プロセッサは、前記省電力動作モードにおいて前記入出力デバイスが前記メインメモリにアクセスするために出力するアクセス要求信号を受け取ると、当該情報処理装置の動作モードを前記通常動作モードに切り替え、
前記動作モード設定部は、前記アクセス要求信号を無効にすることにより、当該情報処理装置の動作モードを前記省電力動作モードに保持した状態で前記入出力デバイスに前記デバイス用領域をアクセスさせる請求項５記載のプログラム。 - 請求項５又は請求項６に記載のプログラムを記録した記録媒体。
- プロセッサのキャッシュメモリの内容をメインメモリの内容と一致させる一貫性制御を行う通常動作モードと、前記一貫性制御を行わず前記通常動作モードより消費電力を減少させる省電力動作モードとを有する情報処理装置であって、
前記メインメモリのうち、当該情報処理装置の入出力デバイスがアクセスする領域であるデバイス用領域を、前記通常動作モードにおいても前記一貫性制御を行わないノンキャッシャブル属性に設定する属性設定部と、
前記省電力動作モードにおいて、前記入出力デバイスが前記ノンキャッシャブル属性に設定されたデバイス用領域に対するアクセスを要求した場合に、当該情報処理装置の動作モードを前記省電力動作モードに保持した状態で前記入出力デバイスに前記デバイス用領域をアクセスさせる動作モード設定部と
を備える情報処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003068272A JP3857661B2 (ja) | 2003-03-13 | 2003-03-13 | 情報処理装置、プログラム、及び記録媒体 |
| US10/730,672 US7254727B2 (en) | 2003-03-13 | 2003-12-08 | Information processor with suppressed cache coherence in low power mode |
| CNB2004100080695A CN1251052C (zh) | 2003-03-13 | 2004-03-09 | 信息处理器、控制电路和控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003068272A JP3857661B2 (ja) | 2003-03-13 | 2003-03-13 | 情報処理装置、プログラム、及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004280269A JP2004280269A (ja) | 2004-10-07 |
| JP3857661B2 true JP3857661B2 (ja) | 2006-12-13 |
Family
ID=33285662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003068272A Expired - Fee Related JP3857661B2 (ja) | 2003-03-13 | 2003-03-13 | 情報処理装置、プログラム、及び記録媒体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7254727B2 (ja) |
| JP (1) | JP3857661B2 (ja) |
| CN (1) | CN1251052C (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040250035A1 (en) * | 2003-06-06 | 2004-12-09 | Atkinson Lee W. | Method and apparatus for affecting computer system |
| JP4477380B2 (ja) * | 2004-03-02 | 2010-06-09 | Ｎｅｃエレクトロニクス株式会社 | マルチレイヤシステム及びクロック制御方法 |
| JP4189882B2 (ja) * | 2004-05-11 | 2008-12-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記録媒体、情報処理装置、制御方法、及びプログラム |
| NL1026846C2 (nl) * | 2004-08-17 | 2006-02-20 | Jakob Roelof Van Den Berg | Desktop-pc. |
| US7523327B2 (en) * | 2005-03-05 | 2009-04-21 | Intel Corporation | System and method of coherent data transfer during processor idle states |
| US20070050549A1 (en) * | 2005-08-31 | 2007-03-01 | Verdun Gary J | Method and system for managing cacheability of data blocks to improve processor power management |
| CN101356511B (zh) * | 2005-11-15 | 2012-01-11 | 太阳微***有限公司 | 通过dram存取的功率转换 |
| TW200732905A (en) * | 2006-02-24 | 2007-09-01 | Via Tech Inc | Power-saving method and system of the central processing unit |
| US7941683B2 (en) * | 2007-05-02 | 2011-05-10 | Advanced Micro Devices, Inc. | Data processing device with low-power cache access mode |
| JP2008305195A (ja) * | 2007-06-07 | 2008-12-18 | Toshiba Corp | 電子機器および電源供給方法 |
| CN101068276B (zh) * | 2007-06-25 | 2012-12-19 | 中兴通讯股份有限公司 | 降低能耗的方法和*** |
| JP4967087B2 (ja) * | 2007-11-01 | 2012-07-04 | エヌイーシーコンピュータテクノ株式会社 | ノードコントローラ、分散共有メモリ型情報処理装置、キャッシュコヒーレンシ制御方法 |
| US8166326B2 (en) * | 2007-11-08 | 2012-04-24 | International Business Machines Corporation | Managing power consumption in a computer |
| US20090132842A1 (en) * | 2007-11-15 | 2009-05-21 | International Business Machines Corporation | Managing Computer Power Consumption In A Computer Equipment Rack |
| US8041521B2 (en) * | 2007-11-28 | 2011-10-18 | International Business Machines Corporation | Estimating power consumption of computing components configured in a computing system |
| TWI484328B (zh) * | 2008-05-30 | 2015-05-11 | Via Tech Inc | 進階組態與電源介面的操作方法及應用該方法之電腦系統 |
| US8103884B2 (en) | 2008-06-25 | 2012-01-24 | International Business Machines Corporation | Managing power consumption of a computer |
| US8041976B2 (en) * | 2008-10-01 | 2011-10-18 | International Business Machines Corporation | Power management for clusters of computers |
| US8514215B2 (en) * | 2008-11-12 | 2013-08-20 | International Business Machines Corporation | Dynamically managing power consumption of a computer with graphics adapter configurations |
| US20100332877A1 (en) * | 2009-06-30 | 2010-12-30 | Yarch Mark A | Method and apparatus for reducing power consumption |
| US8880956B2 (en) * | 2011-06-01 | 2014-11-04 | International Business Machines Corporation | Facilitating processing in a communications environment using stop signaling |
| US8787155B2 (en) | 2011-06-01 | 2014-07-22 | International Business Machines Corporation | Sideband error signaling |
| CN103873540B (zh) * | 2012-12-15 | 2018-04-06 | 李祥明 | 一种低能耗的远程存储***及其设计方法 |
| US10152421B2 (en) * | 2015-11-23 | 2018-12-11 | Intel Corporation | Instruction and logic for cache control operations |
| US9940159B1 (en) * | 2016-06-09 | 2018-04-10 | Parallels IP Holdings GmbH | Facilitating hibernation mode transitions for virtual machines |
| CN106293534A (zh) * | 2016-08-12 | 2017-01-04 | 深圳市金泰克半导体有限公司 | 一种具有多种工作模式的固态硬盘及其实现方法 |
| JP7010070B2 (ja) * | 2018-03-08 | 2022-01-26 | 富士フイルムビジネスイノベーション株式会社 | 情報処理装置および半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6015771A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | ベクトルプロセッサ |
| US5157774A (en) * | 1987-09-28 | 1992-10-20 | Compaq Computer Corporation | System for fast selection of non-cacheable address ranges using programmed array logic |
| US5125084A (en) * | 1988-05-26 | 1992-06-23 | Ibm Corporation | Control of pipelined operation in a microcomputer system employing dynamic bus sizing with 80386 processor and 82385 cache controller |
| US5210850A (en) * | 1990-06-15 | 1993-05-11 | Compaq Computer Corporation | Memory address space determination using programmable limit registers with single-ended comparators |
| GB2260631B (en) * | 1991-10-17 | 1995-06-28 | Intel Corp | Microprocessor 2X core design |
| US6014751A (en) * | 1997-05-05 | 2000-01-11 | Intel Corporation | Method and apparatus for maintaining cache coherency in an integrated circuit operating in a low power state |
-
2003
- 2003-03-13 JP JP2003068272A patent/JP3857661B2/ja not_active Expired - Fee Related
- 2003-12-08 US US10/730,672 patent/US7254727B2/en active Active
-
2004
- 2004-03-09 CN CNB2004100080695A patent/CN1251052C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20050060591A1 (en) | 2005-03-17 |
| CN1530797A (zh) | 2004-09-22 |
| US7254727B2 (en) | 2007-08-07 |
| JP2004280269A (ja) | 2004-10-07 |
| CN1251052C (zh) | 2006-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3857661B2 (ja) | 情報処理装置、プログラム、及び記録媒体 | |
| JP3580630B2 (ja) | 消費電力を管理するシステム及び電源を管理する方法 | |
| US7340621B2 (en) | Power conservation techniques for a digital computer | |
| US6918012B2 (en) | Streamlined cache coherency protocol system and method for a multiple processor single chip device | |
| US8209480B2 (en) | DRAM selective self refresh | |
| CN112272816A (zh) | 存储器***或子***中的预取信令 | |
| JP2017519294A (ja) | フラッシュメモリベースストレージデバイスのマルチホスト電力コントローラ（ｍｈｐｃ） | |
| CN115509959A (zh) | 处理***、控制方法、芯片及计算机可读存储介质 | |
| US10853255B2 (en) | Apparatus and method of optimizing memory transactions to persistent memory using an architectural data mover | |
| JP3935873B2 (ja) | プリフェッチ・バッファを用いたメモリ電力管理 | |
| US6473810B1 (en) | Circuits, systems, and methods for efficient wake up of peripheral component interconnect controller | |
| KR100699268B1 (ko) | 하드 디스크 드라이브의 플래쉬 메모리를 메인 ＆비디오메모리로 사용 할 수 있는 컴퓨터 | |
| CN115087961B (zh) | 用于相干及非相干存储器请求的仲裁方案 | |
| EP1570335B1 (en) | An apparatus and method for address bus power control | |
| US6665753B1 (en) | Performance enhancement implementation through buffer management/bridge settings | |
| US20040250035A1 (en) | Method and apparatus for affecting computer system | |
| JP2021515305A (ja) | スコアボードの保存及び復元 | |
| EP1635247B1 (en) | Power saving inhibiting factor identification system, information processing device, power saving inhibiting factor identification method, program, and recording medium | |
| US12001329B2 (en) | System and method for storage class memory tiering | |
| US20230093218A1 (en) | Data storage method and system, and processor | |
| WO2024093491A9 (zh) | 一种性能调控方法及电子设备 | |
| KR20240063991A (ko) | 어드레스 선형화를 사용하여 저장 복원 레이턴시를 감소시키는 디바이스 및 방법 | |
| CN113138657A (zh) | 一种降低cache访问功耗的方法和电路 | |
| JPH05158782A (ja) | 記憶装置 | |
| JPH02307123A (ja) | 計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20050928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051108 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |