JP3855495B2 - 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器 - Google Patents
半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器 Download PDFInfo
- Publication number
- JP3855495B2 JP3855495B2 JP29565498A JP29565498A JP3855495B2 JP 3855495 B2 JP3855495 B2 JP 3855495B2 JP 29565498 A JP29565498 A JP 29565498A JP 29565498 A JP29565498 A JP 29565498A JP 3855495 B2 JP3855495 B2 JP 3855495B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- bump
- substrate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器に関する。
【０００２】
【背景技術】
半導体装置に形成されたバンプを回路基板の配線に接続して、半導体装置をフェースダウンの状態で回路基板に実装するフリップチップ実装は、チップの能動面に設けられたバンプを直接回路基板の配線に接続するものである。したがって、他の半導体装置実装法であるワイヤボンディング実装やＴＡＢ(Tape Automated Bonding) 実装に比べ、チップの実装面積を大幅に小さくできる。しかも、浮遊容量やインピーダンスが小さく、接続の信頼性が高いなど多くの利点を持つため、半導体装置の実装方法として多用されてきている。
【０００３】
【発明が解決しようとする課題】
ところで、半導体装置の高集積化にともなって、チップ能動面の単位面積あたりに設けられるバンプ数は増加の一途を辿っている。それに対応して、個々のバンプの面積が減少し、回路基板の配線とバンプとの接続における電気抵抗の増加や、接続信頼性の低下などの問題が発生している。このような問題は、分散配置された導電粒子を用いた異方性導電膜によって、バンプと回路基板の配線とを接続する場合には、バンプに対応する位置に確実に導電粒子が存在する必要があるため、特に起こりやすい。
【０００４】
また、通常、チップの周縁部分に１列に設けられているバンプを、その面積を確保するために、接続されるパッドとともにチップの内方に向けて延在させることが考えられる。しかし、パッドを延在させると、半導体装置のパッドが設けられている層においてパッドに要する面積が増加してしまうため、その層において配線や回路などに利用できる領域が減少してしまう。
【０００５】
本発明は、上記のような問題点に鑑みてなされたものであって、その目的は、フリップチップ実装が行われる半導体装置において、バンプが接続されるパッドの占める面積の割合を増加させることなく、十分なバンプの面積を確保することができる半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明の半導体装置は、導半導体基板上に設けられ集積回路に接続されたパッドと、前記パッドに対応した位置に開口部を有する絶縁膜と、前記半導体基板の一辺に隣接して設けられており、前記開口部を介して前記パッドに接続されたバンプと、を有する半導体装置であって、前記バンプは、前記一辺とほぼ直交する方向のうちの一方向においては、前記パッドに対応する領域をこえて形成され、前記一方向の反対方向においては前記パッドに対応する領域をこえないよう形成されてなることを特徴とする。
【０００７】
本発明によれば、バンプがパッドの領域を超えた絶縁膜上まで、半導体基板の隣接する一辺とほぼ直交する方向に、延在して形成されているため、チップの各辺の単位長さあたりに形成できるバンプ数を減少させることなく、バンプとして十分な面積を確保することができる。しかも、パッドは、バンプとほぼ同様な面積とする必要がないため、この半導体装置はパッドが設けられている層において、パッドに要する面積を増加させる必要がなく、その層において配線や回路などに利用できる領域を減少させることがない。
【０００８】
（２）半導体基板に設けられ集積回路に接続された複数のパッドと、前記複数のパッドの各々に対応した位置に開口部を有する絶縁膜と、前記開口部を介して前記複数のパッドに接続された複数のバンプと、を有する半導体装置であって、 前記複数のパッドは、前記半導体基板の一辺に隣接して列をなして形成されており、前記複数のバンプの各々は、前記列とほぼ直交する方向のうち、前記半導体基板の一辺から離れる方向においては接続された前記パッドに対応する領域をこえて形成され、前記半導体基板の一辺に向かう方向においては接続されたパッドに対応する領域をこえないよう形成されてなることを特徴とする。
【０００９】
本発明によれば、バンプがパッドの領域を超えた絶縁膜上までパッド列とほぼ直交する方向に延在して形成されているため、チップの各辺の単位長さあたりに形成できるバンプ数を減少させることなく、バンプとして十分な面積を確保することができる。しかも、パッドをバンプとほぼ同様な面積とする必要がないため、この半導体装置はパッドが設けられている層において、パッドに要する面積を増加させる必要がなく、その層において配線や回路などに利用できる領域を減少させることがない。
【００１０】
（３）配線が形成された基板に上記のうちいずれかに記載の半導体装置が実装されてなり、前記配線と前記バンプとが導電粒子を含む接着剤によって接続されてなることを特徴とする。
【００１１】
本発明によれば、前述したように、半導体装置が十分な面積のバンプを備えているため、バンプと基板の配線とが確実かつ低抵抗で電気的に接続された、信頼性の高い半導体実装基板が得られる。
【００１２】
（４） さらに好ましくは、本発明の半導体実装基板は、
前記基板と前記半導体装置との間に配置された異方性導電膜によって、前記基板の配線と前記半導体装置のバンプとが電気的に接続されたことを特徴とする。
【００１３】
なお、本明細書において、異方性導電膜には、シート状に形成された接着剤中に導電粒子が分散されて形成されたものだけではなく、液状またはペースト状の接着剤中に導電粒子が分散されて形成された異方性導電接着剤も含むものとする。また、接着剤は、例えば、熱硬化性、熱可塑性、紫外線硬化性の樹脂で形成されている。
【００１４】
本発明においても半導体装置が十分な面積のバンプを備えているため、バンプと基板の配線とが異方性導電膜によって確実に電気的に接続された、信頼性の高い半導体実装基板が得られる。
【００１５】
（５）本発明の液晶表示装置は、上記のうちいずれかに記載の半導体装置が実装されてなり、前記配線と前記バンプとが導電粒子を含む接着剤によって接続されてなることを特徴とする。
【００１６】
本発明によれば、半導体装置と配線基板とが高い信頼性で接続された半導体実装基板を用いているため、信頼性の高い液晶表示装置が得られる。
【００１７】
（６） 本発明の電子機器は、前述の液晶表示装置を表示手段として有することを特徴とする。
【００１８】
本発明によれば、上述のしたように高い信頼性を持つ液晶表示装置を表示手段に持つ電子機器が得られる。
【００１９】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面を参照しながら、さらに具体的に説明する。
【００２０】
＜半導体装置＞
図１は、本実施形態の半導体装置１０の能動面側を示す模式的な平面図である。この図に示すように、半導体装置１０の能動面側には周縁部に複数のバンプ３６が列をなして形成されている。これらのバンプ３６は、例えば、１００〜３０μｍ程度の適切なピッチで形成され、個々のバンプ３６は幅１５〜７０μｍ、長さ３０〜１５０μｍ程度の適切な形状に形成されている。なお、半導体装置１０を異方性導電膜を用いて基板の配線と接続する場合には、各バンプ３６において配線との接続面積が４０００μｍ２程度以上となるようにバンプ３６を形成することが好ましい。
【００２１】
図２は、バンプ３６の長さ方向すなわち図１に示した線Ａ−ａに沿った位置における半導体装置１０の模式的な部分断面図である。この図に示すように、半導体装置１０は、集積回路１８が形成された半導体基板１４と、集積回路１８の表面側に形成されたパッド３２と、パッド３２上の開口部２４を除いてパッド３２および集積回路１８を覆う絶縁膜２２と、絶縁膜２２の開口部２４を介してパッド３２に接続されたバンプ３６とを備えている。
【００２２】
パッド３２は、バンプ３６と同様に、半導体装置１０の能動面側の周縁部に複数が列をなして形成されている。複数のパッド３２のそれぞれは、集積回路１８が形成された半導体基板１４の上に設けられ、集積回路１８に接続（図示せず）されている。パッド３２は、アルミニウム、銅、またはタンタルなどで形成されている。
【００２３】
絶縁膜２２は、集積回路１８を覆い、各パッド３２に対応した位置に開口部２４を備えている。絶縁膜２２は、酸化シリコン、窒化シリコン、窒化チタン、またはポリイミド樹脂などで形成されている。
【００２４】
複数のバンプ３６のぞれぞれは、絶縁膜２２の開口部２４を介して、いずれかのパッド３２に接続されている。バンプ３６は、図２に示したように、パッド３２に対応する領域を超えた絶縁膜２２上まで、半導体基板１４の隣接する一辺とほぼ直交する方向である半導体基板１４の中央部に向かう方向に、延在して形成されている。すなわち、図１および図２から明らかなように、バンプ３６は、複数のバンプ３６がなす列の方向（複数のパッド３２がなす列の方向でもある）とほぼ直交する方向に延在して、パッド３２に対応する領域を超えた絶縁膜２２上まで形成されている。なお、バンプ３６は、金、銀、銅、プラチナ、またはパラジュームなどで形成されている。
【００２５】
このように、本実施形態の半導体装置１０は、バンプ３６が、パッド３２の領域を超えた絶縁膜２２上まで、半導体基板１４の隣接する一辺とほぼ直交する方向、すなわちそのパッド３２を含むパッド列３４とほぼ直交する方向に延在して形成されているため、半導体装置１０の各辺の単位長さあたりに形成できるバンプ３６の数を減少させることなく、バンプ３６として十分な面積を確保することができる。しかも、パッド３２は、バンプ３６とほぼ同様な面積とする必要がないため、この半導体装置１０はパッド３２が設けられている層において、パッド３２に要する面積を増加させる必要がなく、その層において配線や回路などに利用できる領域を減少させることがない。
【００２６】
＜半導体装置の製造方法＞
本実施形態の半導体装置１０は、例えば以下のようにして形成される。なお、図３は、図２の線Ｂ−ｂに沿った位置における詳細な断面図であり、バンプ３６を上にして描いたものである。
【００２７】
まず、集積回路１８が形成された半導体基板１４上に、例えば、アルミニウムをスパッタリングし、フォトリソグラフィーおよびエッチングによって、所定の形状のパッド３２を形成する。
【００２８】
次に、集積回路１８およびパッド３２を覆う絶縁膜２２を、例えば、高密度プラズマＣＶＤによる酸化シリコン膜２６の形成、および／またはスパッタリングによる窒化チタン膜２７の形成などにより形成する。
【００２９】
そして、フォトリソグラフイーおよびエッチングによってパッド３２の上方に位置する絶縁膜２２に開口部２４を形成する。
【００３０】
次いで、チタンタングステン（ＴｉＷ）や金（Ａｕ）などからなり、バンプ３６の底部となるＵＢＭ（アッパーバリアメタル）３８をスパッタリングする。
【００３１】
そして、例えばポリイミドからなるレジスト４４を全面に塗布し、アッシャーなどを用いてバンプ３６が形成される部分のレジスト４４を取り除く。
【００３２】
次に、金めっき装置を用いて金めっきを行うことによって、前工程においてレジスト４４が取り除かれた部分にバンプ３６の主要部を構成するめっき部３７を形成する。図４および図５は、この状態を平面図および断面図として示している。なお、図４において破線で囲んだ領域は、その下方にパッド３２が位置することを示している。
【００３３】
そして、全てのレジスト４４を剥離装置およびアッシャーを用いて取り除く。
【００３４】
次いで、ＵＢＭ３８をメッキ部３７をマスクにしてエッチングすることによって、メッキ部３７およびＵＢＭ３８からなるバンプ３６を備えた半導体装置１０が、図３に示したように完成する。
【００３５】
＜半導体実装基板および液晶表示装置＞
図６は、液晶パネル７２を構成する一方の基板７４に、本実施形態の半導体装置１０を実装して液晶表示装置７０を形成した状態を示す模式的な断面図である。この図に示すように半導体装置１０は、能動面側に設けられたバンプ３６を、基板７４の配線７６に異方性導電膜５６によって接続されて、フリップチップ実装されている。また、この基板７４はガラス基板であり、その上に半導体装置１０が実装されており、ＣＯＧ（チップ・オン・グラス）の半導体実装基板５０となっている。
【００３６】
なお、本実施形態の半導体装置１０を可撓性を持つプラスチック基板上に実装してＣＯＦ（チップ・オン・ＦＰＣ）の半導体実装基板とすることもできるし、通常の硬質基板上に実装してＣＯＢ（チップ・オン・ボード）の半導体実装基板とすることもできる。例えば、図７に示すように、可撓性を持つプラスチック基板６５に本実施形態の半導体装置１０を実装して駆動回路としての半導体実装基板６４を形成し、液晶パネル６６に接続して液晶表示装置６７を形成することもできる。
【００３７】
本実施形態の半導体実装基板５０，６４は、半導体装置１０が十分な面積のバンプ３６を備えているため、バンプ３６と基板７４、６５の配線７６，６８とが確実かつ低抵抗で電気的に接続され、信頼性の高い半導体実装基板５０，６４となる。
【００３８】
また、異方性導電膜５６を用いて半導体装置１０と基板７６，６５とを接続する場合には、異方性導電膜５６の導電粒子５８が半導体装置１０のバンプ３６と基板７６，６５の配線との間に確実に介在する必要がある。本実施形態の半導体実装基板５０，６４は、半導体装置１０が十分な面積のバンプ３６を備えているため、バンプ３６と基板７４，６５との配線が異方性導電膜５６によって確実に電気的に接続された、信頼性の高い半導体実装基板５０，６４となる。
【００３９】
さらに、本実施形態の液晶表示装置７０，６７は、半導体装置１０と基板７４，６５とが高い信頼性で接続された半導体実装基板５０，６４を用いているため、信頼性の高い液晶表示装置７０，６７となる。
【００４０】
＜液晶表示装置を備えた電子機器＞
図８（Ａ）、（Ｂ）、および（Ｃ）は、本実施形態の液晶表示装置７０を表示部として用いた電子機器の例を示す外観図である。図８（Ａ）は、携帯電話機８８であり、その前面上方に液晶表示装置７０を備えている。図８（Ｂ）は、腕時計９２であり、本体の前面中央に液晶表示装置７０を用いた表示部が設けられている。図８（Ｃ）は、携帯情報機器９６であり、液晶表示装置７０からなる表示部と入力部９８とを備えている。
【００４１】
なお、本実施形態の液晶表示装置７０が組み込まれる電子機器としては、携帯電話機、時計、および携帯情報機器に限らず、ノート型パソコン、電子手帳、ページャ、電卓、ＰＯＳ端末、ＩＣカード、ミニディスクプレーヤなど様々な電子機器が考えられる。
【００４２】
本実施形態の電子機器は、上述のしたように高い信頼性を持つ液晶表示装置７０を表示手段として備える電子機器となる。
【００４３】
以上、本発明の実施形態を説明したが、本発明は前述した各実施形態に限定されるものではなく、本発明の要旨の範囲内または特許請求の範囲の均等範囲内で各種の変形実施が可能である。
【００４４】
例えば、上記実施形態では、半導体装置が異方性導電膜によって配線基板の配線に接続されてフリップチップ実装された例を示したが、本発明の半導体装置は導電性ペーストによる接合、バンプ圧接による接合、低融点バンプ接合、導電粒子による接合によってフリップチップ実装されてもよい。
【００４５】
また、上記実施形態においては、バンプを、アッパー・バリア・メタル（ＵＢＭ）のスパッタリング、および金めっきにより形成する例を示したが、バンプはスタッド・バンプを例えば２つ連ねて形成してもよい。
【００４６】
さらに、上記実施形態においては、パッドが半導体装置の周縁部に形成され、バンプが半導体装置の周縁部から中心部に向けて延在して形成された例を示した。しかし、パッドが半導体装置の中心部寄りに形成され、バンプが半導体装置の周縁部に向けて延在して形成されるようにしてもよい。
【図面の簡単な説明】
【図１】半導体装置の能動面側を示す模式的な平面図である。
【図２】図１の線Ａ−ａに沿った位置における断面図である。
【図３】図２の線Ｂ−ｂに沿った位置における詳細な断面図である。
【図４】半導体装置製造工程において、バンプをめっきした直後の状態を示す模式的な平面図である。
【図５】図４の線Ｃ−ｃに沿った位置における模式的な断面図である。
【図６】実施形態の半導体装置を液晶パネルを構成する基板上に実装した状態を示す模式的な断面図である。
【図７】実施形態の半導体装置を可撓性プラスチック基板に実装して駆動回路を形成し、液晶パネルに接続して液晶表示装置を形成した状態を示す斜視図である。
【図８】（Ａ）、（Ｂ）、および（Ｃ）は、実施形態の液晶表示装置を表示部として用いた電子機器の例を示す外観図である。
【符号の説明】
１０ 半導体装置
１４ 半導体基板
１８ 集積回路
２２ 絶縁膜
２４ 開口部
３２ パッド
５０，６４ 半導体実装基板
５６ 異方性導電膜
６６，７２ 液晶パネル
６７，７０ 液晶表示装置
【発明の属する技術分野】
本発明は、半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器に関する。
【０００２】
【背景技術】
半導体装置に形成されたバンプを回路基板の配線に接続して、半導体装置をフェースダウンの状態で回路基板に実装するフリップチップ実装は、チップの能動面に設けられたバンプを直接回路基板の配線に接続するものである。したがって、他の半導体装置実装法であるワイヤボンディング実装やＴＡＢ(Tape Automated Bonding) 実装に比べ、チップの実装面積を大幅に小さくできる。しかも、浮遊容量やインピーダンスが小さく、接続の信頼性が高いなど多くの利点を持つため、半導体装置の実装方法として多用されてきている。
【０００３】
【発明が解決しようとする課題】
ところで、半導体装置の高集積化にともなって、チップ能動面の単位面積あたりに設けられるバンプ数は増加の一途を辿っている。それに対応して、個々のバンプの面積が減少し、回路基板の配線とバンプとの接続における電気抵抗の増加や、接続信頼性の低下などの問題が発生している。このような問題は、分散配置された導電粒子を用いた異方性導電膜によって、バンプと回路基板の配線とを接続する場合には、バンプに対応する位置に確実に導電粒子が存在する必要があるため、特に起こりやすい。
【０００４】
また、通常、チップの周縁部分に１列に設けられているバンプを、その面積を確保するために、接続されるパッドとともにチップの内方に向けて延在させることが考えられる。しかし、パッドを延在させると、半導体装置のパッドが設けられている層においてパッドに要する面積が増加してしまうため、その層において配線や回路などに利用できる領域が減少してしまう。
【０００５】
本発明は、上記のような問題点に鑑みてなされたものであって、その目的は、フリップチップ実装が行われる半導体装置において、バンプが接続されるパッドの占める面積の割合を増加させることなく、十分なバンプの面積を確保することができる半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明の半導体装置は、導半導体基板上に設けられ集積回路に接続されたパッドと、前記パッドに対応した位置に開口部を有する絶縁膜と、前記半導体基板の一辺に隣接して設けられており、前記開口部を介して前記パッドに接続されたバンプと、を有する半導体装置であって、前記バンプは、前記一辺とほぼ直交する方向のうちの一方向においては、前記パッドに対応する領域をこえて形成され、前記一方向の反対方向においては前記パッドに対応する領域をこえないよう形成されてなることを特徴とする。
【０００７】
本発明によれば、バンプがパッドの領域を超えた絶縁膜上まで、半導体基板の隣接する一辺とほぼ直交する方向に、延在して形成されているため、チップの各辺の単位長さあたりに形成できるバンプ数を減少させることなく、バンプとして十分な面積を確保することができる。しかも、パッドは、バンプとほぼ同様な面積とする必要がないため、この半導体装置はパッドが設けられている層において、パッドに要する面積を増加させる必要がなく、その層において配線や回路などに利用できる領域を減少させることがない。
【０００８】
（２）半導体基板に設けられ集積回路に接続された複数のパッドと、前記複数のパッドの各々に対応した位置に開口部を有する絶縁膜と、前記開口部を介して前記複数のパッドに接続された複数のバンプと、を有する半導体装置であって、 前記複数のパッドは、前記半導体基板の一辺に隣接して列をなして形成されており、前記複数のバンプの各々は、前記列とほぼ直交する方向のうち、前記半導体基板の一辺から離れる方向においては接続された前記パッドに対応する領域をこえて形成され、前記半導体基板の一辺に向かう方向においては接続されたパッドに対応する領域をこえないよう形成されてなることを特徴とする。
【０００９】
本発明によれば、バンプがパッドの領域を超えた絶縁膜上までパッド列とほぼ直交する方向に延在して形成されているため、チップの各辺の単位長さあたりに形成できるバンプ数を減少させることなく、バンプとして十分な面積を確保することができる。しかも、パッドをバンプとほぼ同様な面積とする必要がないため、この半導体装置はパッドが設けられている層において、パッドに要する面積を増加させる必要がなく、その層において配線や回路などに利用できる領域を減少させることがない。
【００１０】
（３）配線が形成された基板に上記のうちいずれかに記載の半導体装置が実装されてなり、前記配線と前記バンプとが導電粒子を含む接着剤によって接続されてなることを特徴とする。
【００１１】
本発明によれば、前述したように、半導体装置が十分な面積のバンプを備えているため、バンプと基板の配線とが確実かつ低抵抗で電気的に接続された、信頼性の高い半導体実装基板が得られる。
【００１２】
（４） さらに好ましくは、本発明の半導体実装基板は、
前記基板と前記半導体装置との間に配置された異方性導電膜によって、前記基板の配線と前記半導体装置のバンプとが電気的に接続されたことを特徴とする。
【００１３】
なお、本明細書において、異方性導電膜には、シート状に形成された接着剤中に導電粒子が分散されて形成されたものだけではなく、液状またはペースト状の接着剤中に導電粒子が分散されて形成された異方性導電接着剤も含むものとする。また、接着剤は、例えば、熱硬化性、熱可塑性、紫外線硬化性の樹脂で形成されている。
【００１４】
本発明においても半導体装置が十分な面積のバンプを備えているため、バンプと基板の配線とが異方性導電膜によって確実に電気的に接続された、信頼性の高い半導体実装基板が得られる。
【００１５】
（５）本発明の液晶表示装置は、上記のうちいずれかに記載の半導体装置が実装されてなり、前記配線と前記バンプとが導電粒子を含む接着剤によって接続されてなることを特徴とする。
【００１６】
本発明によれば、半導体装置と配線基板とが高い信頼性で接続された半導体実装基板を用いているため、信頼性の高い液晶表示装置が得られる。
【００１７】
（６） 本発明の電子機器は、前述の液晶表示装置を表示手段として有することを特徴とする。
【００１８】
本発明によれば、上述のしたように高い信頼性を持つ液晶表示装置を表示手段に持つ電子機器が得られる。
【００１９】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面を参照しながら、さらに具体的に説明する。
【００２０】
＜半導体装置＞
図１は、本実施形態の半導体装置１０の能動面側を示す模式的な平面図である。この図に示すように、半導体装置１０の能動面側には周縁部に複数のバンプ３６が列をなして形成されている。これらのバンプ３６は、例えば、１００〜３０μｍ程度の適切なピッチで形成され、個々のバンプ３６は幅１５〜７０μｍ、長さ３０〜１５０μｍ程度の適切な形状に形成されている。なお、半導体装置１０を異方性導電膜を用いて基板の配線と接続する場合には、各バンプ３６において配線との接続面積が４０００μｍ２程度以上となるようにバンプ３６を形成することが好ましい。
【００２１】
図２は、バンプ３６の長さ方向すなわち図１に示した線Ａ−ａに沿った位置における半導体装置１０の模式的な部分断面図である。この図に示すように、半導体装置１０は、集積回路１８が形成された半導体基板１４と、集積回路１８の表面側に形成されたパッド３２と、パッド３２上の開口部２４を除いてパッド３２および集積回路１８を覆う絶縁膜２２と、絶縁膜２２の開口部２４を介してパッド３２に接続されたバンプ３６とを備えている。
【００２２】
パッド３２は、バンプ３６と同様に、半導体装置１０の能動面側の周縁部に複数が列をなして形成されている。複数のパッド３２のそれぞれは、集積回路１８が形成された半導体基板１４の上に設けられ、集積回路１８に接続（図示せず）されている。パッド３２は、アルミニウム、銅、またはタンタルなどで形成されている。
【００２３】
絶縁膜２２は、集積回路１８を覆い、各パッド３２に対応した位置に開口部２４を備えている。絶縁膜２２は、酸化シリコン、窒化シリコン、窒化チタン、またはポリイミド樹脂などで形成されている。
【００２４】
複数のバンプ３６のぞれぞれは、絶縁膜２２の開口部２４を介して、いずれかのパッド３２に接続されている。バンプ３６は、図２に示したように、パッド３２に対応する領域を超えた絶縁膜２２上まで、半導体基板１４の隣接する一辺とほぼ直交する方向である半導体基板１４の中央部に向かう方向に、延在して形成されている。すなわち、図１および図２から明らかなように、バンプ３６は、複数のバンプ３６がなす列の方向（複数のパッド３２がなす列の方向でもある）とほぼ直交する方向に延在して、パッド３２に対応する領域を超えた絶縁膜２２上まで形成されている。なお、バンプ３６は、金、銀、銅、プラチナ、またはパラジュームなどで形成されている。
【００２５】
このように、本実施形態の半導体装置１０は、バンプ３６が、パッド３２の領域を超えた絶縁膜２２上まで、半導体基板１４の隣接する一辺とほぼ直交する方向、すなわちそのパッド３２を含むパッド列３４とほぼ直交する方向に延在して形成されているため、半導体装置１０の各辺の単位長さあたりに形成できるバンプ３６の数を減少させることなく、バンプ３６として十分な面積を確保することができる。しかも、パッド３２は、バンプ３６とほぼ同様な面積とする必要がないため、この半導体装置１０はパッド３２が設けられている層において、パッド３２に要する面積を増加させる必要がなく、その層において配線や回路などに利用できる領域を減少させることがない。
【００２６】
＜半導体装置の製造方法＞
本実施形態の半導体装置１０は、例えば以下のようにして形成される。なお、図３は、図２の線Ｂ−ｂに沿った位置における詳細な断面図であり、バンプ３６を上にして描いたものである。
【００２７】
まず、集積回路１８が形成された半導体基板１４上に、例えば、アルミニウムをスパッタリングし、フォトリソグラフィーおよびエッチングによって、所定の形状のパッド３２を形成する。
【００２８】
次に、集積回路１８およびパッド３２を覆う絶縁膜２２を、例えば、高密度プラズマＣＶＤによる酸化シリコン膜２６の形成、および／またはスパッタリングによる窒化チタン膜２７の形成などにより形成する。
【００２９】
そして、フォトリソグラフイーおよびエッチングによってパッド３２の上方に位置する絶縁膜２２に開口部２４を形成する。
【００３０】
次いで、チタンタングステン（ＴｉＷ）や金（Ａｕ）などからなり、バンプ３６の底部となるＵＢＭ（アッパーバリアメタル）３８をスパッタリングする。
【００３１】
そして、例えばポリイミドからなるレジスト４４を全面に塗布し、アッシャーなどを用いてバンプ３６が形成される部分のレジスト４４を取り除く。
【００３２】
次に、金めっき装置を用いて金めっきを行うことによって、前工程においてレジスト４４が取り除かれた部分にバンプ３６の主要部を構成するめっき部３７を形成する。図４および図５は、この状態を平面図および断面図として示している。なお、図４において破線で囲んだ領域は、その下方にパッド３２が位置することを示している。
【００３３】
そして、全てのレジスト４４を剥離装置およびアッシャーを用いて取り除く。
【００３４】
次いで、ＵＢＭ３８をメッキ部３７をマスクにしてエッチングすることによって、メッキ部３７およびＵＢＭ３８からなるバンプ３６を備えた半導体装置１０が、図３に示したように完成する。
【００３５】
＜半導体実装基板および液晶表示装置＞
図６は、液晶パネル７２を構成する一方の基板７４に、本実施形態の半導体装置１０を実装して液晶表示装置７０を形成した状態を示す模式的な断面図である。この図に示すように半導体装置１０は、能動面側に設けられたバンプ３６を、基板７４の配線７６に異方性導電膜５６によって接続されて、フリップチップ実装されている。また、この基板７４はガラス基板であり、その上に半導体装置１０が実装されており、ＣＯＧ（チップ・オン・グラス）の半導体実装基板５０となっている。
【００３６】
なお、本実施形態の半導体装置１０を可撓性を持つプラスチック基板上に実装してＣＯＦ（チップ・オン・ＦＰＣ）の半導体実装基板とすることもできるし、通常の硬質基板上に実装してＣＯＢ（チップ・オン・ボード）の半導体実装基板とすることもできる。例えば、図７に示すように、可撓性を持つプラスチック基板６５に本実施形態の半導体装置１０を実装して駆動回路としての半導体実装基板６４を形成し、液晶パネル６６に接続して液晶表示装置６７を形成することもできる。
【００３７】
本実施形態の半導体実装基板５０，６４は、半導体装置１０が十分な面積のバンプ３６を備えているため、バンプ３６と基板７４、６５の配線７６，６８とが確実かつ低抵抗で電気的に接続され、信頼性の高い半導体実装基板５０，６４となる。
【００３８】
また、異方性導電膜５６を用いて半導体装置１０と基板７６，６５とを接続する場合には、異方性導電膜５６の導電粒子５８が半導体装置１０のバンプ３６と基板７６，６５の配線との間に確実に介在する必要がある。本実施形態の半導体実装基板５０，６４は、半導体装置１０が十分な面積のバンプ３６を備えているため、バンプ３６と基板７４，６５との配線が異方性導電膜５６によって確実に電気的に接続された、信頼性の高い半導体実装基板５０，６４となる。
【００３９】
さらに、本実施形態の液晶表示装置７０，６７は、半導体装置１０と基板７４，６５とが高い信頼性で接続された半導体実装基板５０，６４を用いているため、信頼性の高い液晶表示装置７０，６７となる。
【００４０】
＜液晶表示装置を備えた電子機器＞
図８（Ａ）、（Ｂ）、および（Ｃ）は、本実施形態の液晶表示装置７０を表示部として用いた電子機器の例を示す外観図である。図８（Ａ）は、携帯電話機８８であり、その前面上方に液晶表示装置７０を備えている。図８（Ｂ）は、腕時計９２であり、本体の前面中央に液晶表示装置７０を用いた表示部が設けられている。図８（Ｃ）は、携帯情報機器９６であり、液晶表示装置７０からなる表示部と入力部９８とを備えている。
【００４１】
なお、本実施形態の液晶表示装置７０が組み込まれる電子機器としては、携帯電話機、時計、および携帯情報機器に限らず、ノート型パソコン、電子手帳、ページャ、電卓、ＰＯＳ端末、ＩＣカード、ミニディスクプレーヤなど様々な電子機器が考えられる。
【００４２】
本実施形態の電子機器は、上述のしたように高い信頼性を持つ液晶表示装置７０を表示手段として備える電子機器となる。
【００４３】
以上、本発明の実施形態を説明したが、本発明は前述した各実施形態に限定されるものではなく、本発明の要旨の範囲内または特許請求の範囲の均等範囲内で各種の変形実施が可能である。
【００４４】
例えば、上記実施形態では、半導体装置が異方性導電膜によって配線基板の配線に接続されてフリップチップ実装された例を示したが、本発明の半導体装置は導電性ペーストによる接合、バンプ圧接による接合、低融点バンプ接合、導電粒子による接合によってフリップチップ実装されてもよい。
【００４５】
また、上記実施形態においては、バンプを、アッパー・バリア・メタル（ＵＢＭ）のスパッタリング、および金めっきにより形成する例を示したが、バンプはスタッド・バンプを例えば２つ連ねて形成してもよい。
【００４６】
さらに、上記実施形態においては、パッドが半導体装置の周縁部に形成され、バンプが半導体装置の周縁部から中心部に向けて延在して形成された例を示した。しかし、パッドが半導体装置の中心部寄りに形成され、バンプが半導体装置の周縁部に向けて延在して形成されるようにしてもよい。
【図面の簡単な説明】
【図１】半導体装置の能動面側を示す模式的な平面図である。
【図２】図１の線Ａ−ａに沿った位置における断面図である。
【図３】図２の線Ｂ−ｂに沿った位置における詳細な断面図である。
【図４】半導体装置製造工程において、バンプをめっきした直後の状態を示す模式的な平面図である。
【図５】図４の線Ｃ−ｃに沿った位置における模式的な断面図である。
【図６】実施形態の半導体装置を液晶パネルを構成する基板上に実装した状態を示す模式的な断面図である。
【図７】実施形態の半導体装置を可撓性プラスチック基板に実装して駆動回路を形成し、液晶パネルに接続して液晶表示装置を形成した状態を示す斜視図である。
【図８】（Ａ）、（Ｂ）、および（Ｃ）は、実施形態の液晶表示装置を表示部として用いた電子機器の例を示す外観図である。
【符号の説明】
１０ 半導体装置
１４ 半導体基板
１８ 集積回路
２２ 絶縁膜
２４ 開口部
３２ パッド
５０，６４ 半導体実装基板
５６ 異方性導電膜
６６，７２ 液晶パネル
６７，７０ 液晶表示装置
Claims (6)
- 半導体基板上に設けられ集積回路に接続された複数のパッドと、前記複数のパッドの各々に対応した位置に開口部を有する絶縁膜と、前記開口部を介して前記複数のパッドに接続された複数のバンプと、を有する半導体装置であって、
前記複数のパッドは、前記半導体基板の一辺に隣接して列をなして形成されており、
前記複数のバンプの各々は、前記列とほぼ直交する方向のうち、前記半導体基板の一辺から離れる方向においては接続された前記パッドに対応する領域をこえて形成され、前記半導体基板の一辺に向かう方向においては接続されたパッドに対応する領域をこえないよう形成されてなることを特徴とする半導体装置。 - 請求項１に記載の半導体装置であって、前記バンプは、アッパーバリアメタル、及びめっき部を有することを特徴とする半導体装置。
- 請求項１に記載の半導体装置であって、前記バンプは、スタッドバンプを連ねて形成されてなることを特徴とする半導体装置。
- 配線が形成された基板に、請求項１乃至３のうちいずれかに記載の半導体装置が実装されてなり、前記配線と前記バンプとが導電粒子を含む接着剤によって接続されてなることを特徴とする半導体実装基板。
- 配線が形成された基板に、請求項１乃至３のうちいずれかに記載の半導体装置が実装されてなり、前記配線と前記バンプとが導電粒子を含む接着剤によって接続されてなることを特徴とする液晶表示装置。
- 請求項５に記載の液晶表示装置を表示手段として有することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29565498A JP3855495B2 (ja) | 1998-10-16 | 1998-10-16 | 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29565498A JP3855495B2 (ja) | 1998-10-16 | 1998-10-16 | 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124249A JP2000124249A (ja) | 2000-04-28 |
| JP3855495B2 true JP3855495B2 (ja) | 2006-12-13 |
Family
ID=17823450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29565498A Expired - Fee Related JP3855495B2 (ja) | 1998-10-16 | 1998-10-16 | 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3855495B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002201456A (ja) * | 2000-12-28 | 2002-07-19 | Hitachi Chem Co Ltd | 接着剤組成物、それを用いた回路端子の接続方法及び回路端子の接続構造 |
| JP4696360B2 (ja) * | 2000-12-28 | 2011-06-08 | 日立化成工業株式会社 | 接着剤組成物、それを用いた回路端子の接続方法及び回路端子の接続構造 |
| CN1317761C (zh) * | 2003-06-18 | 2007-05-23 | 财团法人工业技术研究院 | 覆晶封装接合结构及其制造方法 |
| JP4708148B2 (ja) | 2005-10-07 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| RU2009102251A (ru) * | 2006-06-26 | 2010-08-10 | Конинклейке Филипс Электроникс, Н.В. (Nl) | Соединение методом перевернутого кристалла при помощи небольшого отверстия в пассивирующем слое |
| JP4585564B2 (ja) * | 2007-12-13 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5259674B2 (ja) * | 2010-10-18 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1998
- 1998-10-16 JP JP29565498A patent/JP3855495B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000124249A (ja) | 2000-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546346B1 (ko) | 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조 | |
| US7888799B2 (en) | Semiconductor device, circuit substrate, electro-optic device and electronic appliance | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| JP3569511B2 (ja) | 半導体装置の実装構造、その実装方法および液晶表示パネル | |
| US7403256B2 (en) | Flat panel display and drive chip thereof | |
| TWI381464B (zh) | The bump structure and its making method | |
| US20090001567A1 (en) | IC chip with finger-like bumps | |
| US20070218614A1 (en) | Semiconductor Device and Method of Manufacturing The Same, Electronic Device and Method of Manufacturing The Same, and Electronic Instrument | |
| US6437253B1 (en) | Terminal structure to which an electronic component is to be bonded | |
| CN100477189C (zh) | 半导体装置及制造方法、电子部件、电路基板及电子设备 | |
| JP4651367B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3855495B2 (ja) | 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器 | |
| JPH0432541B2 (ja) | ||
| KR100632472B1 (ko) | 측벽이 비도전성인 미세 피치 범프 구조를 가지는미세전자소자칩, 이의 패키지, 이를 포함하는액정디스플레이장치 및 이의 제조방법 | |
| JP4554983B2 (ja) | 液晶表示装置 | |
| KR100225398B1 (ko) | 반도체 범프의 본딩구조 및 방법 | |
| JP3736639B2 (ja) | 半導体装置及び電子デバイス並びにそれらの製造方法 | |
| US20070080453A1 (en) | Semiconductor chip having a bump with conductive particles and method of manufacturing the same | |
| JPH10233401A (ja) | 半導体装置 | |
| JP2004207296A (ja) | 半導体装置及びその製造方法 | |
| JP2002196703A (ja) | 半導体素子の実装構造及びその構造を有する液晶表示装置 | |
| KR0171099B1 (ko) | 반도체 기판 범프 및 그 제조방법 | |
| JP4280907B2 (ja) | 半導体装置及びその製造方法 | |
| KR100715969B1 (ko) | 금속리드를 갖는 반도체 칩과 그 제조 방법 | |
| JP2002151533A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |