JP3854640B2 - 半導体素子製造方法 - Google Patents

Description

技術分野
本発明は半導体素子製造方法に係り、特に露光方法において紫外光による縮小投影露光法と電子ビーム描画方法を混用して使用する際の合わせを向上する半導体素子製造方法に関する。
背景技術
半導体素子の高集積化に伴い、微細化が進んでいる。特に、最近の大規模集積回路（ＬＳＩ）では素子の配線の寸法やホールと呼ばれる素子の層間を導通する穴の寸法が0.3μｍ以下になってきている。このため、半導体素子製造工程及び製造装置も高集積化・微細化に対応していく必要がある。
半導体素子製造工程の中でも、これまで主として紫外線を光源とした縮小投影露光法が使用されていた露光工程では、光源の短波長化により解像性の向上を図ることで微細化に対応してきた。ところが、0.3μｍ以下の寸法に対しては光源の短波長化も限界に近づいている。そこで、位相シフトマスクや変形照明法などを使用して従来の解像限界を越えようとする技術も開発されている。しかし、0.2μｍレベルのホールパタンに対しては、現状の光露光技術では解像が困難である。
一方、電子ビームを利用した露光方法の量産レベルでの使用が検討されている。電子ビーム露光は、解像性に優れ、0.2μｍレベルのホールパタンの形成が容易である。しかし、従来の電子ビームによる露光法は、スポットビームや可変成形ビームを使用したいわゆる一筆書きの露光方法である。このため、縮小投影露光装置を使用した光露光に比べスループットが1/10以下であり、単位時間当たりのウエーハ露光枚数が少なかった。この理由により、ＬＳＩ量産製造での使用は一般的ではなかった。しかし、最近では電子ビーム描画においても一括転写法やブロック露光法といった５μｍ角程度の範囲を一度に露光する方式が開発され、ウエーハ処理時間の向上が図られた。このため量産製造での使用が検討されている。
そこで、半導体製造工程の露光工程において、ｉ線、KrFエキシマレーザなどを光源とした従来からの縮小投影露光法と電子ビーム露光を混用して層ごとに使い分け、半導体の高集積化、微細化に対応する方法の検討が行われている。特に、光での解像が困難となってきホール層は、他の配線層などに比べ、電子ビーム露光での描画ショット数が少ないため、スループットが高い。このため、電子ビーム露光法をホール層で使用することは生産性の面からも有効であると考えられている。
半導体製造工程中で露光工程は複数あり、ウエーハ上で露光工程ごとにパタンが重ねられて半導体素子を形成していく。この露光層間での上下のパタンの相対位置が規定されている。この相対位置の精度は合わせ精度と呼ばれ、すでに露光、エッチングされた下地パタンを基準として、今回露光されたパタンの下地基準層からのずれ量で定義されている。露光工程の光、電子ビームの混用を行った場合、パタンの解像性の問題が解決できても、各層のパタン同士の合わせ（アライメント）精度は、寸法の微細化に従って厳しくなることに変わりはない。通常、この合わせ精度は最小寸法の1/3程度が必要であり、パタン最小寸法0.2μｍの工程では合わせ精度は0.07μｍ以下となる。この合わせ精度は露光工程に依存しているため、合わせ技術は露光技術の重要な要素である。露光時の合わせ方法では、前層で露光され、エッチングされた合わせ用マークの位置を検出し、露光すべきチップの位置シフト、回転、倍率などを下地パタンに合わせて露光を行っている。この合わせ方式は大きく分けて、ウエーハ内各々のチップごとにあるマークを検出し、各チップ毎に露光するチップアライメント方式と、ウエーハ内の所定の数のマークのみを検出し、ウエーハ全体のチップの配列情報を決定する統計処理アライメント方式がある。
光と電子ビーム混用露光に関し、合わせ精度を明記した例として特開昭62-14927号公報がある。この例では、光縮小投影露光装置で露光した時に生じるレンズ歪みを求め、電子ビーム描画装置で露光する際に補正するものである。また、特開62-229830号公報では光縮小投影露光装置でテストパタンを露光した時に生じるレンズ歪みを電子ビーム描画装置で測定し、その測定値を記憶し、実際のパターン描画時に電子ビーム描画装置で補正し、合わせ精度の向上を図ろうとするものである。これらの例では、いずれも光を使用した縮小投影露光でパタンを電子ビームで露光する際に補正しようとするものであった。
発明の開示
合わせ精度は、基準となる層、露光した層それぞれでの露光後のパタン位置の設計位置からの誤差が加算されたものであり、設計位置からの誤差とは露光されたパタンのウエーハ面内での位置ずれ誤差に等しい。上述した従来技術では、光による基準層露光時のレンズ歪みによる位置ずれ誤差のみを検出し、その後の電子ビーム描画時に補正している。このため、補正でータの領域も光縮小投影装置の１回の転写領域である20ｍｍ角を単位とし、電子ビーム描画装置では光縮小投影露光装置の転写の繰り返しに合わせて、補正を行なっていた。ところが実際には、１）電子ビーム描画装置起因での位置ずれ誤差がある。２）光縮小投影露光装置でもレンズ歪み以外の位置ずれ誤差がある。よって、電子ビーム描画装置、光縮小投影露光装置、それぞれの位置ずれ誤差を個別に考慮した補正を行わない限り、合わせ精度は向上できない。特に、アライメント方法に統計処理アライメント法を用いた場合、アライメントマーク位置以外での位置ずれ誤差は補正できないので、合わせ精度が低下することは避けられない。この装置固有に生じる位置ずれ誤差は、ウエーハ面に対して比較的ゆっくりとした変化を持つことに特徴があり、ウエーハ面内1ｍｍの位置変化に対して位置ずれ誤差の変化量は±0.05μｍである。
この位置ずれ誤差の内容は、偶然誤差と系統誤差に分類できる。ここで、偶然誤差は、露光装置の短時間での安定性と関連がある。また、系統誤差は再現性がある誤差であり、誤差には明確な原因がある。パタン位置ずれ誤差の内で系統誤差が露光装置に依存して異なる要因は、次の３点が代表的である。
１）ウエーハ保持面の違いによるウエーハのたわみ。
２）ステージ上干渉計のミラー形状、非直交、非直線性。
３）ステッパのレンズ歪み。
次に上で述べた３点の系統誤差による位置ずれ誤差の要因について説明する。
第４図に示すように、ウエーハは露光装置のステージ上でウエーハ保持体９の吸着面に倣って吸着保持された状態で露光される。このウエーハ保持体９はウエーハチャックと呼ばれる。ウエーハ保持体９は、大気圧との圧力差による真空吸着する方法と、ウエーハと電極間に誘電体膜を挟んで電圧を印加し静電吸着する方法とがある。縮小投影露光法の露光装置（ステッパ）では真空吸着を使用している例が多く、電子ビーム描画装置などの真空中で露光が行われる装置では静電吸着を利用している。しかし、いずれの方法でも吸着面は機械加工面であるため、理想的な平面とすることはできない。このため、ウエーハは反りを持った形状で露光されることになる。この反りによって、第４図に示すように被露光面であるウエーハ表面の位置が変化する。この位置変化量は式１で示される。

例えば、ウエーハ厚さｔが600μｍ、点Ｐにおいて図中ｘ正方向へ向かって１ｍｍで0.1μｍだけ下がる傾斜（式（１）での微分値は1.0×10^-4）がウエーハのそりで生じるとき、ウエーハ表面の位置変化Δｘは0.03μｍとなる。現状の光ステッパだけの露光工程から、光ステッパ、電子ビーム露光装置を混用した露光工程となった場合、異なる吸着面での露光が必ず行なわれる。このため、露光装置が異なった場合には、上の例で示したウエーハのそりもウエーハ内位置に依存して異なる。そこで、同一ウエーハでも、光ステッパ上でのパタン位置ずれ誤差と電子ビーム描画装置上での位置ずれ誤差は異なる値である。また、電子ビーム描画装置では、パレットと呼ばれる板状の移動可能な物体に静電チャックが備えられている。この場合、パレットがウエーハ保持体となっている。このパレットが１台の装置に複数枚備えられている。このため、パレットが異なる場合でも、パタン位置ずれ誤差が異なるという問題が生じる。
つぎに、ステージ上の干渉計ミラーによるパタン位置ずれ誤差を説明する。露光装置ではウエーハが載っているステージ31を移動させながら露光していく。このステージは基本的にはＸ、Ｙの直交２軸方向での移動をする。この時の移動量は、第５図に示すようにステージの移動方向に平行な面をもつ２つのミラー32上で反射したレーザ光33と、基準ミラー面34で反射したレーザ光とを干渉させ、ステージ移動距離を干渉計35により求めている。この干渉計の分解能は、0.001μｍから0.01μｍ程度と非常に精密である。また、ミラー面はウエーハの直径以上が必要であるため、200ｍｍ以上の長さがある。いま、合わせ精度は0.05μｍ程度を対象としているが、露光装置のミラーの形状を200ｍｍ以上にわたって直交度あるいはたわみによる非直線性を0.05μｍ以下に保証することは、機械加工、組立誤差の点から極めて困難である。しかし、この２つのミラーの形状誤差は、第５図に示す直線パタン36の露光の例でも分かる様に、位置ずれ誤差になる。
さらに、縮小投影露光装置では光学レンズによってマスク上のパタンを投影しているため、たとえマスク上のパタンが理想的に誤差なしで作製されていても、露光面ではレンズの収差による歪みが生じる。レンズ歪みは電子ビーム描画装置にはない位置ずれ誤差なので、光と電子ビームを混用する際には、そのまま合わせ誤差となる。この量は現状の露光領域22ｍｍ角のステッパでは0.04μｍ以上である。
以上、ステッパ、電子ビーム混用露光ではそれぞれの装置あるいはウエーハ保持体ごとにパタン位置ずれ誤差の系統誤差が異なることは明白である。さらに実際の露光後の位置ずれ誤差には、上述した系統誤差分の他に偶然誤差分が加わり、描画後の合わせ誤差の分布は、さらに複雑なものになる。このため、系統誤差を原因別に評価し、分離・補正することは困難である。
このパタン位置ずれ誤差による合わせ精度低下の過程を説明する。ここではステッパで露光されたパタンを下地層の基準として、その上層に電子ビーム描画装置で、露光する工程を想定する。アライメントはスループットが高い統計処理アライメント方式により行なう。この統計処理アライメントは、ウエーハ内の５点から50点以内のマーク位置を検出し、その位置データから、ウエーハ内のすべての露光位置を決定する方式である。第11図(a)を用いて、統計処理アライメントの例を示す。第11図（a）に示す様な、ウエーハ内下地層で作製されたマーク55を検出し、これら検出データの座標（Ｘi，Ｙj）（1≦i≦Ｎ、1≦j≦Ｎ、i，jは整数）の設計データ座標（Ｘdi，Ｙdj）からの差（ΔＸi，ΔＹj）（1≦i≦Ｎ、1≦j≦Ｎ、i，jは整数）を作製し、式２から式３に示す未定係数a0からa3、b0からb3を最小二乗法によって求め、設計座標から露光時のパタン位置座標を表わす式４から式５を決定する。
ΔＸi＝Ｘi-Ｘdi＝a0+a1・Ｘi+a2・Ｙj+a3・Ｘi・Ｙ （２）
ΔＹj＝Ｙi-Ｙdi＝b0+b1・Ｘi+b2・Ｙj+b3・Ｘi・Ｙ （３）
Ｘ＝ΔＸ-Ｘd＝a0+a1・Ｘi+a2・Ｙ+a3・Ｘ・Ｙ+ （４）
Ｙ＝ΔＹ+Ｙd＝b0+b1・Ｘ+b2・Ｙ+a3・Ｘ・Ｙ+Ｙd （５）
そして、露光時にはこの式４と式５により、各パタン設計座標から露光位置座標（Ｘ，Ｙ）が計算され、露光を行なう。しかし、このマーク検出データ座標は、下地マークを作製した際のパタン位置ずれ誤差と、マーク検出時の電子ビーム描画装置のパタン位置ずれ誤差の２つが加算された状態である。このため、第11図（b）に破線で示す様に式４と式５によるウエーハ面内の座標は、配列誤差を含んでいる。さらにマーク検出された以外の点でのパタン位置ずれ誤差は、式４と５とは無関係に存在する。以上の説明から、この状態で露光されたパタンの合わせ精度が、低下することは明らかである。
特に、パタン最小寸法の0.2μｍの工程に適用されるステッパ、電子ビーム露光装置がそれぞれ自分自身で作製したマークを基準にアライメントを行なって露光する時の合わせ精度が使用の0.07μｍ以下になっていても、上述した理由により混用して露光する際には、合わせ精度の仕様は満足できない。
以上、説明したように本発明の目的は、光を用いた縮小投影露光法と電子ビームを用いた露光法を混用して半導体素子を製造した場合に起きるウエーハ面内パタン位置ずれ誤差の装置ごとのパタン位置ずれ誤差の違いを無くし、合わせ精度の向上が可能となる半導体素子製造方法を提供することにある。特に、本発明は実際の半導体製造工程で多く行なわれる光縮小投影露光装置で露光したパタンを基準として、その上層に電子ビーム描画装置でパタンを露光する際に有効な手段を提供する。
上記課題は以下の手段により解決できる。
光による縮小投影露光では、１回の露光で通常10ｍｍから20ｍｍ角程度の範囲を露光する。このときの１回の露光では回転、倍率が補正できるだけである。しかし、電子ビーム描画装置ではショットとよばれる１回の露光は大きくとも5μｍ角程度であり、すべてのショットは１回毎に偏向器で位置決めされる。このため、ショット毎にビーム照射位置の補正が可能である。そこで、本発明では露光装置ごとあるいは電子ビーム描画装置のウエーハ保持体毎にウエーハ面内でのパタン位置ずれ誤差を測定し、その正負の符号を逆転した値をその点での補正データとして記憶しておき、電子ビームでの露光時に補正をすることによって装置起因のパタン位置ずれ誤差を低下させるという手段を用いる。この結果、合わせ精度の向上が可能となる。
本発明の方法を実現するには、次の手順が必要である。先ず、光ステッパ、電子ビーム描画装置を含んだ工程中の全ての露光装置で、予め備えておいた２点のマーク位置56を基準に、ウエーハ面内に一定間隔で多数のパタンを露光する（第６図(a)）。この予め備えてあるマーク56は、露光とその後の座標測定の際にウエーハの回転とシフトを合わせるための基準であるが、このマークの位置関係は明確である必要はない。そして、１台の座標測定機により、それぞれの露光装置で作製されたパタン位置をすべて測定する。そして、各露光装置で作製されたパタン位置の測定値とパタン設計座標をあてはめ、位置からのずれ量を求める。座標測定機で測定した時のパターン設計でータからのずれ量が位置ずれ誤差である。このとき、各露光装置と座標測定機間でのウエーハの回転は、予め備えておいた２点のマーク位置の位置により、保証される。そして、ある点での位置ずれ誤差をその周囲の点で平滑化し、平滑化された各点での誤差値の正負の符号を逆転することで補正データとし、これを記憶しておく。そして、基準である下地層のパタン形成に使用されたステッパでの補正データを電子ビーム描画装置に転送する。電子ビーム描画装置では、露光に先立ちアライメント動作を行なう。アライメント動作で検出されるマーク位置は、実際の位置にステッパ起因の位置誤差と電子ビーム起因の位置誤差が加算された値となっている。そこで、検出されたマーク位置に対して、ステッパのパタン位置ずれ誤差の補正値と電子ビーム描画装置のパタン位置ずれ誤差の補正値を加算する。加算後のデータは露光装置起因の位置ずれ誤差を含まないため、各点間の配列は設計データによる位置になる。そこで、この加算後のマーク位置に対して、式（２）から（５）を使用して露光すべき全てのパタンの位置を決定する。そして、実際の電子ビームによる露光時には、すべての露光パタンに対してステッパ、電子ビーム描画装置の補正データ分だけ差し引き、各露光パタン位置を電子ビーム描画装置上での実際の下地パタンの位置に合わせて露光する。
以上説明した方法を施すことによって、ステッパによる縮小投影露光と電子ビーム描画装置を半導体製造工程で混用した場合でも、0.2μｍ以下のパタンでも解像性、合わせ精度を満足する露光方法を提供できる。さらに、課題では、合わせ誤差の要因を３つ示したが、これらは代表的なものであり本発明の方法はこれ以外の合わせ精度低下の原因となる系統誤差をすべてが補正可能である。
【図面の簡単な説明】
第１図は、本発明の半導体素子製造方法を示す。
第２図は、パタン位置ずれの測定データの形式の例を示す。
第３図は、ある点とその周囲でのパタン位置ずれの測定データ形式の例を示す。
第４図は、チャック面の形状によるウエーハ内の位置ずれの説明図。
第５図は、露光装置ＸＹステージと干渉計ミラー起因で位置ずれが生じることを示す図。
第６図は、ウエーハ内位置ずれ測定のためのパタン位置と位置ずれ誤差の分布を示す図。
第７図は、本発明の方法による統計処理アライメント時の位置ずれ補正の方法を示す図。
第８図は、本発明の半導体製造方法を実現する電子ビーム描画装置の構成を示す。
第９図は、本発明の半導体製造方法を実現する電子ビーム描画装置内の制御装置を示す。
第１０図は、本発明の半導体素子製造方法を示す。
第１１図は、統計処理アライメント時のウエーハ面内マーク座標位置を説明するための図。
発明実施するための最良の形態
本発明では、ステッパによる縮小投影露光と電子ビーム描画装置を半導体製造工程で混用した場合でも、0.2μｍ以下のパタンでも解像性、合わせ精度を満足する露光方法を提供することを目的としている。
以下、図面を用いて具体的に本発明の半導体製造方法を説明する。
第１図は本発明の半導体製造方法のフローを示した図である。まず、半導体製造工程で使用されている光縮小投影露光装置（ステッパ）、電子ビーム描画装置の双方で、位置ずれ測定のパタンを露光する（第１図：工程(a)）。このときには、第６図(a)に示す予め備えておいた２点のマーク位置56を基準に、露光装置の座標でパタンを露光する。露光されるパタンの設計上での配置は第６図(a)に示されている。このパタンは、ウエーハ面内で位置ずれが測定可能なマーク51を一定間隔で格子状に配置している。第６図(a)のウエーハ５内に直線が交差するすべて点に、マーク51を配置している。このとき、ステッパでの露光にはパタンの原図であるマスクが必要である。このマスク内のパタンの位置誤差が系統誤差として、露光後の測定に重畳されてしまう。しかし、マスク内パタンの位置ずれ精度は、120ｍｍ角の領域にパタンがある0.2μｍパタン用マスク全面で0.04μｍ程度であり、かつステッパで1/5に縮小転写されるので、合わせ精度の0.07μｍに比べ小さく無視できる。
そして、それぞれの露光装置で露光されたウエーハを現像し、さらにはエッチングした後、基準となる１台の座標測定機で、ウエーハを１枚づつかつ全てのマーク位置の座標測定を行う（第１図：工程(b)）。このときの座標測定では、第６図(a)に示す２点のマーク位置56によって、ウエーハの回転、位置を合わせている。この測定結果から位置ずれ誤差が求められる。この位置ずれ誤差の分布の例を第６図(b)に示す。第６図(b)では、ウエーハ内にあるＮｘ×Ｎｙ点のマークの測定結果の例をパタン設計時の位置からのずれとして太線で示している。第２図は、この測定結果をウエーハ内にあるＮｘ×Ｎｙ点のマーク設計座標（Ｘl、Ｙｍ）（１≦l≦Ｎｘ，１≦ｍ≦Ｎｙ：l、ｍは整数）に応じて位置ずれ誤差を（ΔＸlｍ、ΔＹlｍ）として示している。
この測定結果には、ウエーハにマークを露光したときの装置のもつ位置ずれ誤差と、座標測定機のもつ位置ずれ誤差が加算されている。しかし、本発明で問題としている位置ずれの値に比べ、位置測定精度が一桁高い性能を持つ測定機を使用しているため、問題にはならない。
また、Ｎｘ×Ｎｙ点での位置ずれ測定データ（ΔＸlｍ、ΔＹlｍ）には、露光装置のパタン位置ずれ誤差の系統誤差と偶然誤差の双方の成分を含んでいる。本発明は、このうち系統誤差を補正してステッパ、電子ビーム描画装置混用の露光での合わせ精度の向上を図ることを目的としている。このため、系統誤差を補正するデータには偶然誤差を含めないことが望ましい。そこで、第３図と式６と式７に示す方法によって、位置ずれ補正データの平滑化を行い、偶然誤差の低減を行なう。なぜなら、偶然誤差は、周囲の測定データ間でもばらつきがある。しかし、系統誤差は、装置固有のくせに起因し、パタン位置依存で再現性がある。このため、周囲のデータでの変化は、小さい。そこで、周囲のデータと平滑化することで、偶然誤差の影響を低減し、系統誤差のみを取り出すことが可能となる。

この第３図の例では、座標（Ｘl、Ｙｍ）での位置ずれデータ（ΔＸＳlｍ、ΔＹＳlｍ）に対してその点と周囲の８点での位置ずれ測定データを用いて、平滑化を行い、平滑化位置ずれデータ（ΔＸＳlｍ、ΔＹＳlｍ）を作成している（第１図：工程(c)）。
そして、式８と９に示す様に、この平滑化位置ずれデータ（ΔＸＳlｍ、ΔＹＳlｍ）の正負の符号を反転させ、座標（Ｘl、Ｙｍ）における位置ずれ補正データ（ΔＸＣlｍ、ΔＹＣlｍ）とする（第１図：工程(d)）。工程(c)と工程(d)は、座標測定機から位置ずれデータの転送を受けた各露光装置内の計算機、あるいは各露光装置とデータ転送可能な計算機によって計算される。
△ＸＣlｍ=-ΔＸＳl,m………… (8)
△ＹＣlｍ=-ΔＹＳl,m………… (9)
この各点の座標（Ｘl、Ｙｍ）とこれらに対応する位置ずれ補正データ（ΔＸＣlｍ、ΔＹＣlｍ）を製造工程内の各露光装置で記憶する、あるいは工程を管理していて各露光装置間とデータの通信が可能なコンピュータへ転送し、記憶する。（第１図：工程(e)）
次にステッパで作製されたマークパタンを基準に、その上層に電子ビーム描画装置でパタンを露光する際の本発明の合わせ精度のための補正方法と効果について述べる。
先ず、ステッパの位置ずれ補正データＳa（Ｘl、Ｙｍ、ΔＸＣalｍ、ΔＹＣal）（１≦l≦Ｎｘ，１≦ｍ≦Ｎy：l、ｍは整数）と、今回の露光で使用する電子ビーム描画装置の位置ずれ補正データＳb（Ｘl、Ｙｍ、ΔＸＣblｍ、ΔＹＣblｍ）を電子ビーム描画装置の制御計算機へ転送する。
露光工程では、アライメント時間がかからない統計処理アライメントを使用する。すなわち、第７図(a)に示すような例では、ステッパで露光されパターン化された９つのアライメントマーク55の位置を検出する(第１図:工程(f))。このときに、電子ビーム描面装置で検出されたマーク位置(Ａ"〜Ｉ")の座標(Ｘa"、Ｙa")〜(Ｘi"、Ｙi")は、第７図(b)に示すようにパタン設計値から決まるマーク位置(Ａ〜Ｉ)の座標(Ｘa，Ｙa)〜（Ｘi，Ｙi）とは異なっている。なぜならマークを作製した時のステッパでの生じる位置ずれと、今回の露光で使用する電子ビーム描面装置で生じる位置ずれの両方を含んでいるからである。そこで、電子ビーム描画装置では位置ずれ補正データＳb(ΔＸＣblｍ、ΔＹＣblｍ)、及びステッパの位置ずれ補正データＳa(ΔＸＣalｍ、ΔＹＣal)の中から、測定されたマーク位置に対応する値を読みだし、各々のマーク位置に対して、それぞれの位置ずれ補正値を加算する(第１図：工程(g))。この位置ずれ補正値を加算する様子を第７図(c)に示す。ここで、点Ｐ"が点(Ａ"〜Ｉ")を代表し、点Ｐがパタン設計時のマーク位置(Ａ〜Ｉ)を代表している。そして、点Ｐでの電子ビーム描画装置での位置ずれ補正値(ΔＸＣbp"、ΔＹＣbp")を破線のベクトルとして表示している。よって点P'は、電子ビーム描画装置で生じる位置ずれ量を補正した位置である。さらに、マークを作製した時のステッパで生じる位置ずれ補正値(ΔＸＣap'、ΔＹＣap')を実線のベクトルとして表示している。このような補正を行うことで、理論的には点Ａ"〜Ｉ"はパタン設計時のマーク位置ずれ(Ａ〜Ｉ)に戻すことができる。実際には、検出マーク位置にステッパ、電子ビーム描画装置双方の位置ずれ補正値を加算した座標する。そして、この２つの装置の位置ずれ誤差を加算した位置座標で、式２から式５を使い、最小二乗近似による近似多項式を作成し、露光時のウエーハ面内座標を表す式を算出する。
そして、式４と式５によって、ウェーハ面内に露光すべき半導体素子チップの中心位置、回転、倍率等が決定される。このとき決定されたパタン配置は、図12中点線で示されているようにステッパ、電子ビーム描画装置固有の位置ずれを含まない設計データに近い配置となる。上述した一連の動作は、電子ビーム描画装置の制御計算機で行なわれる。
この動作の後、電子ビームでの露光となる。図12中点線で示した配置にパタンを露光するのではなく、全てのパタンの描画位置で電子ビーム描画装置での位置ずれ補正値（ΔＸＣbp"、ΔＹＣbp"）とステッパで生じる位置ずれ補正値（ΔＸＣap'、ΔＹＣap'）を差し引く。こにょうに差し引くことで図12で黒丸で示した例の様に、その点での電子ビーム、ステッパで生じる位置ずれに対応した位置に描画を行なうことができる。
このときの描画装置内での描画位置の補正の方法を第８図により説明する。第８図で示した描画装置では計算機内の主記憶装置に描画パタンデータ、位置ずれ補正データ等が記憶されている。この描画装置は、ステージが連続移動しながら描画を行なう方式である。このため描画装置内の制御回路の一つである追従絶対校正部は、レーザ干渉計からのステージ座標データと図形分解部からデータから、リアルタイムで計算ブランキング、成形偏向量、主偏向量、副偏向量を計算出力する。描画に先立ち、計算機の主記憶装置内に記憶されている位置ずれ補正データの中から、ステッパの位置ずれ補正データＳa（ΔＸＣalｍ、ΔＹＣalｍ）と、今回の露光で使用する電子ビーム描画装置の位置ずれ補正データＳb（ΔＸＣblｍ、ΔＹＣblｍ）のそれぞれのデータの正負の符号を逆にして、加算を行ない、位置ずれ補正データメモリに転送する。描画ではまず、描画パタンデータをパタンメモリに転送し、復元・図形分解部を経て偏向中心座標データと各ショット毎の描画パタンデータに変換する。この描画データが追従絶対校正データへ送られる。第９図は追従絶対校正部の詳細な構成を示している。本発明の位置ずれ補正方法では、この追従制御部内の位置ずれ補正メモリへ次のステージ座標（追従座標データ）を送り、そのステージ座標に応じた、位置ずれ補正データ（ΔＸＣlｍ、ΔＹＣlｍ）を出力する。位置ずれ補正データ（ΔＸＣlｍ、ΔＹＣlｍ）は、ステージ座標がＸl+1、Ｙｍ+1のどちらかを越えない間は、同じデータを出力する。出力された位置ずれ補正データは追従制御部でステージ追従量に加算され追従補正量となる。さらに追従補正量は副偏向器の偏向量に加算され、位置ずれ補正のされたビームの照射位置となる。
次に、本発明の製造方法を実際の半導体デバイス生産に適用した例を示す。
第１０図（ａ）〜第１０図（ｄ）は、本発明の半導体素子製造方法を用いた実際の素子製造過程を示す素子の断面図である。Ｎマイナスシリコン基板１１５に通常の方法でＰウエル層１１６、Ｐ層１１７、フィールド酸化膜１１８、多結晶シリコン／シリコン酸化膜ゲート１１９、Ｐ高濃度拡散層１２０、Ｎ高濃度拡散層１２１、などを縮小投影露光装置を使用した光露光により形成した（第１図０Ａ）。このとき、次層露光時の合わせ用マーク１００も同時に形成している。次にリンガラス（ＰＳＧ）の絶縁膜１２２を被着した。その上にレジスト１２３を塗布し、電子ビーム描画装置を用いて合わせ用マーク１００を基準として上述した方法でアライメントを行い、ホールパタン１２４を露光、形成した（第１０図Ｂ）。このとき、次層露光時の合わせ用マーク用パタン１０１も同時に形成している。次にレジストをマスクにして絶縁膜１２２をドライエッチングしてコンタクトホール１２５を形成した（第１０図Ｃ）。このとき、このとき、次層露光時の合わせ用マーク１０２も同時に形成される。次に、Ｗ／ＴｉＮ薄膜をデポし、その上にレジストを塗布した後、縮小投影露光装置を使用した光露光により合わせ用マーク１０２を基準として露光を行い、レジストパタンを形成し、続くドライエッチングによりＷ／ＴｉＮ電極配線１２６を形成した。このとき次層露光時の合わせ用マーク用パタン１０３も同時に形成している。次に層間絶縁膜１２７を形成した。次に、レジストを塗布し、電子ビーム描画装置を用いて合わせ用マーク１０３を基準として露光を行いホールパタン１２８を形成した。ホールパタン１２８の中はＷプラグで埋め込み、Ａｌ第２配線１２９を連結した（第１０図Ｄ）。以降のパッシベーション工程は従来法を用いた。なお、本実施例では主な製造工程のみを説明したが、コンタクトホール形成の露光工程で電子ビーム描画装置を用いたこと以外は、従来から行われている光露光を用いる場合と同じ工程を用いた。また、縮小投影露光装置は合わせ精度を少しでも向上させるため、常に同じものを使用した。以上の工程によりＣＭＯＳＬＳＩを高歩留まりで製造することができた。本発明の露光方法で半導体装置を製作した結果、寸法0.25μｍホールパタンが解像良く露光でき、合わせ精度も0.07μｍ以下であった。この結果製品の良品歩留まりが大幅に向上した。
本発明の方法を使用して露光する場合、特に統計処理アライメント法を用いた合わせ露光では、電子ビーム描画装置で検出されるマーク位置から、ステッパ、電子ビーム描画装置起因の位置ずれ誤差を取り除き、アライメントを行なうことで、このため、電子ビーム描画装置起因の位置ずれ誤差がこのため、アライメントが行われていない位置での位置ずれが、そのまま露光され、合わせ精度を低下させていた。しかし、上述した本発明の方法を用い露光装置ごとのウエーハ面内での位置ずれを正確に把握し、電子ビーム描画装置で補正することによって、ステッパと電子ビーム露光装置を混用した半導体製造工程でも、合わせ精度の向上が達成できた。

Claims (7)

1. 光源からの光をマスクに照射ししマスクからのパタンを基板に露光する第１の露光工程と、電子ビームで該パタンを基板に露光する第２の露光工程とを繰り返すことにより上記基板上に半導体回路パタンを形成する半導体装置の製造方法において、
   上記第１の露光工程で形成された露光層のパタンの所定の座標位置を測定し、当該測定された座標位置と前記第１の露光工程で形成されるべき露光層のパタンの設計位置とを比較し第１の誤差量を予め求める第１の測定工程と、
   上記第２の露光工程で形成された露光層のパタンの所定の座標位置を測定し、当該測定された座標位置と前記第２の露光工程で形成されるべき露光層のパタンの設計位置とを比較し第２の誤差量を求める第２の測定工程と、
   上記基板上に更に上記第１の露光工程を実行することにより第１の露光層を形成する第１のパタン形成工程と、
   上記第１の誤差量と第２の誤差量を上記電子ビームの露光データに補正し、上記第１の露光層上に上記第２の露光工程を実行することによりパタンを描画して第２の露光層を形成する第２のパタン形成工程とを備えることを特徴とする半導体製造方法。
2. 上記半導体素子製造方法において、第１と第２の誤差量を記憶することを特徴とする特許請求項第１項記載の半導体製造方法。
3. 上記半導体素子製造方法において、電子ビームで露光の工程で、記憶データを用い、測定された座標位置を記憶する下地パタンでの位置ずれと露光を行う際に生じる位置ずれを合わせて考慮した補正を行い、露光することを特徴とする特許請求項第１項記載の半導体素子製造方法。
4. 上記補正において、露光装置あるいは露光装置内のウエーハ保持体ごとのウエーハ内パターン位置ずれを予め複数点で測定し、各点での位置ずれ量をその点での位置ずれデータとその点の周囲の位置ずれデータにより平滑化を行い位置補正量とし、記憶することを特徴とする特許請求項第１項及び請求項第２項記載の半導体素子製造方法。
5. 上記補正において、各点での位置ずれ量をその点での位置ずれデータとその点の周囲の位置ずれデータにより平滑化する方法が、加算平均であることを特徴とする特許請求項第１項から請求項第４項記載の半導体素子製造方法。
6. 上記半導体素子製造方法において、露光装置間あるいは露光装置と座標測定機でパターンの位置ずれデータが転送可能なことを特徴とした特許請求項第１項から請求項第４項記載の半導体素子製造方法。
7. 特許請求項第１項から第５項記載の方法を可能にする半導体素子製造装置。

Images