JP3853152B2 - 電子部品の実装構造 - Google Patents
電子部品の実装構造 Download PDFInfo
- Publication number
- JP3853152B2 JP3853152B2 JP2000357058A JP2000357058A JP3853152B2 JP 3853152 B2 JP3853152 B2 JP 3853152B2 JP 2000357058 A JP2000357058 A JP 2000357058A JP 2000357058 A JP2000357058 A JP 2000357058A JP 3853152 B2 JP3853152 B2 JP 3853152B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electrodes
- electronic component
- mounting structure
- terminal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の属する技術分野】
本発明は、等価直列インタクタンス(ESL)を大幅に低減して電源電圧の振動を抑制した電子部品の実装構造に係り、特に積層セラミックコンデンサをデカップリングコンデンサとして用いた回路に好適なものである。
【0002】
【従来の技術】
近年、LSIなどの集積回路に供給用の電源においては低電圧化が進む一方で負荷電流は増大している。
従って、負荷電流の急激な変化に対して電源電圧の変動を許容値内に抑えることが非常に困難になった為、図15に示すように、デカップリングコンデンサと呼ばれる例えば2端子構造の積層セラミックコンデンサ100が電源102に接続されるようになった。そして、負荷電流の過渡的な変動時にこの積層セラミックコンデンサ100からCPU等のLSI104に電流を供給して、電源電圧の変動を抑えるようにしている。
【0003】
【発明が解決しようとする課題】
しかし、今日のCPUの動作周波数の一層の高周波数化に伴って、負荷電流は高速でより大きなものとなっており、図15に示す積層セラミックコンデンサ100自身が有している等価直列インタクタンス(ESL)が、電源電圧の変動に大きく影響するようになった。
【0004】
つまり、従来の積層セラミックコンデンサ100ではESLが高いことから、図16に示す負荷電流iの変動に伴って、上記と同様に電源電圧Vの変動が大きくなり易かった。
これは、負荷電流の過渡時におけるESLによる電圧変動が、下記の式1で近似されるので、ESLの低減が電源電圧の安定化に繋がるからである。
dV=ESL・di/dt…式1
ここで、dVは過渡時の電圧変動(V)であり、iは電流変動量(A)であり、tは変動時間(秒)である。
【0005】
以上より、コンデンサの実装コストを下げつつESLを低減する為に、複数のコンデンサを並列した形の多端子化したアレイ構造が採用される傾向にあった。そして、この低ESL化が図られた多端子型コンデンサ110を電源102とLSI104との間に配置したものの等価回路を図17に示す。
この等価回路のごとく隣り合った端子電極の極性が相互に同じとなるように、LSI104の一端側にそれぞれ同一側面に配置された4つの端子電極118が接続されると共に、LSI104の他端側にそれぞれ同一側面に配置された4つの端子電極120が接続されている。これに伴って、隣り合う4つの内部電極114間の極性が相互に同一となり、同じく隣り合う4つの内部電極116間の極性が相互に同一となっている。
【0006】
この為、端子電極118、120から流れ込む例えば高周波電流によってそれぞれ磁束が発生し、隣り合う内部電極114同士で大きなESLが生じると共に、内部電極116同士で大きなESLが生じるだけでなく、このコンデンサの周辺の配線で大きなESLが生じるようになっていた。
本発明は上記事実を考慮し、ESLを大幅に低減して電源電圧の振動を抑制し得る電子部品の実装構造を提供することを目的とする。
【0007】
【課題を解決するための手段】
請求項1による電子部品の実装構造は、複数の端子電極が同一面内に並んで配置された電子部品が、被接続部材及び電源とこれらの端子電極で接続される電子部品の実装構造であって、
これら端子電極の何れかと接続される引出部をそれぞれ一つ備えた内部電極が、電子部品内の同一面上に複数配置され、
隣り合う端子電極同士が異極性とされるように、
これら端子電極の少なくとも一つの端子電極が、被接続部材及び電源の一端側に接続され、
被接続部材の一端側に接続された端子電極と隣合って同一面内に配置された端子電極が、被接続部材及び電源の他端側に接続されて、
電子部品内の同一面上で隣り合う内部電極同士が異極性となることを特徴とする。
【0008】
請求項1に係る電子部品の実装構造によれば、同一面内に複数の端子電極が並んで配置された電子部品が、これらの端子電極で被接続部材及び電源と接続される形となっている。また、電子部品内の同一面上には、これら端子電極の何れかと接続される引出部をそれぞれ一つ備えた内部電極が複数配置されている。但し、隣り合う端子電極同士が異極性とされるように、これら端子電極の少なくとも一つの端子電極が、被接続部材及び電源の一端側に接続されていると共に、被接続部材及び電源の一端側に接続されたこの端子電極と隣合って同一面内に配置された端子電極が、被接続部材及び電源の他端側に接続されていて、電子部品内の同一面上で隣り合う内部電極同士が異極性となっている。
そして、上記複数の端子電極に繋がる電子部品内の内部電極が、例えば相互に対向しつつ並列に配置されるコンデンサの電極とされている。
【0009】
従って、電子部品の同一面内で隣り合う端子電極同士が、被接続部材及び電源の相互に異なる端部の電極に接続される形となるので、電源から被接続部材への通電の際に、隣り合う端子電極の極性が相互に異なって例えば交互に正負極に順次なる形で、電流が流れるようになる。
この結果、電子部品内に例えば相互に逆向きに流れる高周波電流によって、複数の端子電極及び端子電極に繋がる内部電極だけでなく、これら端子電極の周辺の配線でそれぞれ発生する磁束が互いに打ち消し合うように相殺されることになる。これに伴って、電子部品自体や周辺の配線自体が持つ寄生インダクタンスを少なくでき、等価直列インダクタンスを低減する効果が生じるようになる。
以上より、本請求項に係る電子部品の実装構造によれば、デカップリングコンデンサとして好適なように電子部品等の大幅な低ESL化が図られて、電源電圧の振動を抑制できるようになる。また、本請求項では、電子部品内の同一面上に内部電極が複数配置されていることから、端子電極が増えるのに伴って素子数が増える結果として、より一層低ESL化が図られるようにもなる。
【0010】
請求項2に係る電子部品の実装構造によれば、請求項1の電子部品の実装構造と同様の構成の他に、複数の端子電極が並んで配置される面を少なくとも二以上有するという構成を有している。
従って、請求項1と同様の作用が電子部品の少なくとも二以上の面で生じるので、電子部品の小型化を図りつつ、より一層大幅な低ESL化が図られて電源電圧の振動をより確実に抑制できるようになる。
【0011】
請求項3に係る電子部品の実装構造によれば、請求項1及び請求項2の電子部品の実装構造と同様の構成の他に、引出部が内部電極より細幅に形成され、この引出部を介して複数の端子電極が内部電極に一つづつ個々に接続されるという構成を有している。
【0012】
請求項4による電子部品の実装構造は、二種類の端子電極が同一面内に相互に隣り合って並んで配置された電子部品が、被接続部材及び電源とこれらの端子電極で接続される電子部品の実装構造であって、
これら端子電極の何れかと接続される引出部をそれぞれ一つ備えた内部電極が、電子部品内の同一面上に複数配置され、
隣り合う端子電極同士が異極性とされるように、
二種類の端子電極の内の一方の種類の端子電極が被接続部材及び電源の一端側に接続され、
他方の種類の端子電極が被接続部材及び電源の他端側に接続されて、
電子部品内の同一面上で隣り合う内部電極同士が異極性となることを特徴とする。
【0013】
請求項4に係る電子部品の実装構造によれば、同一面内に相互に隣り合って二種類の端子電極が並んで配置された電子部品が被接続部材及び電源とこれらの端子電極で接続される形となっている。また、電子部品内の同一面上には、これら端子電極の何れかと接続される引出部をそれぞれ一つ備えた内部電極が複数配置されている。但し、隣り合う端子電極同士が異極性とされるように、二種類の端子電極の内の一方の種類の端子電極が被接続部材及び電源の一端側に接続されていると共に、他方の種類の端子電極が被接続部材及び電源の他端側に接続されていて、電子部品内の同一面上で隣り合う内部電極同士が異極性となっている。
そして、上記二種類の端子電極に繋がる電子部品内の二種類の内部電極が、例えば相互に対向しつつ並列に配置されるコンデンサの電極とされている。
【0014】
従って、請求項1と同様に、電子部品の同一面内で隣り合う端子電極同士が、被接続部材及び電源の相互に異なる端部の電極に接続される形となるので、隣り合う端子電極の極性が相互に異なるのに伴って、電子部品内に相互に逆向きに例えば高周波電流が流れて、複数の端子電極及び端子電極に繋がる内部電極だけでなく、これら端子電極の周辺の配線でそれぞれ発生する磁束が、互いに打ち消し合うように相殺され、等価直列インダクタンスを低減する効果が生じるようになる。
以上より、本請求項に係る電子部品の実装構造によれば、請求項1と同様に、デカップリングコンデンサとして好適なように電子部品等の大幅な低ESL化が図られて、電源電圧の振動を抑制できるようになる。また、本請求項では、電子部品内の同一面上に内部電極が複数配置されていることから、請求項1と同様に端子電極が増えるのに伴って素子数が増える結果として、より一層低ESL化が図られるようにもなる。
【0015】
請求項5に係る電子部品の実装構造によれば、請求項4の電子部品の実装構造と同様の構成の他に、二種類の端子電極が並んで配置される面が少なくとも二以上有するという構成を有している。
従って、請求項4と同様の作用が電子部品の少なくとも二以上の面で生じるので、請求項2と同様に、電子部品の小型化を図りつつ、より一層大幅な低ESL化が図られて電源電圧の振動をより確実に抑制できるようになる。
【0016】
請求項6に係る電子部品の実装構造によれば、請求項4及び請求項5の電子部品の実装構造と同様の構成の他に、引出部が内部電極より細幅に形成され、この引出部を介して複数の端子電極が内部電極に一つづつ個々に接続されるという構成を有している。
【0017】
【発明の実施の形態】
以下、本発明に係る電子部品の実装構造の実施の形態を図面に基づき説明する。
本発明の一実施の形態に適用される電子部品であるアレイ型の多端子型積層コンデンサ10を図2から図4に示す。これらの図に示すように、セラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体12を主要部として、多端子型積層コンデンサ10が構成されている。
【0018】
この誘電体素体12内の所定の高さ位置には、誘電体素体12の手前側と奥側との間でそれぞれ細長く延びる内部電極21、内部電極23、内部電極25及び内部電極27が左側から順に配置されている。また、誘電体素体12内において誘電体層とされるセラミック層12Aを隔てたこれら内部電極21、23、25、27の下方には、同じく誘電体素体12の手前側と奥側との間でそれぞれ細長く延びる内部電極22、内部電極24、内部電極26及び内部電極28が左側から順に配置されている。尚、これら内部電極を有したセラミック層12Aは単に2層だけでなく、交互に多数層配置しても良い。
そして、これら内部電極21〜28の材質としては、卑金属材料であるニッケル、ニッケル合金、銅或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。
【0019】
以上より、内部電極21の直下に内部電極22が位置して、これら内部電極21、22がコンデンサを構成すると共に、内部電極23の直下に内部電極24が位置して、これら内部電極23、24がコンデンサを構成する形とされる。また、内部電極25の直下に内部電極26が位置して、これら内部電極25、26がコンデンサを構成すると共に、内部電極27の直下に内部電極28が位置して、これら内部電極27、28がコンデンサを構成する形になっている。
【0020】
この為、これら内部電極21から内部電極28までの4つづつの内部電極が誘電体素体12内においてセラミック層12Aで隔てられつつ相互に対向して配置されて、4つのコンデンサである4素子を構成することになる。
【0021】
さらに、図2に示すように、内部電極21、23、25、27の奥側の端部から図3の誘電体素体12の奥側の側面12Bに向かって電極がそれぞれ1箇所づつ引き出されることで、内部電極21、23、25、27に1つづつの引出部21A、23A、25A、27Aが形成されている。また、内部電極22、24、26、28の手前側の端部から誘電体素体12の手前側の側面12Bに向かって電極がそれぞれ1箇所づつ引き出されることで、内部電極22、24、26、28に1つづつの引出部22A、24A、26A、28Aが形成されている。
以上より、引出部21A〜28Aまでの計8ヵ所の引出部分が相互に重ならない形で内部電極21〜28からそれぞれ引き出されている。
【0022】
さらに、図3及び図4に示すように、内部電極21の引出部21Aに接続される端子電極31、内部電極23の引出部23Aに接続される端子電極33、内部電極25の引出部25Aに接続される端子電極35及び、内部電極27の引出部27Aに接続される端子電極37が、誘電体素体12の奥側の側面12Bにそれぞれ配置されている。
【0023】
また、図3及び図4に示すように、内部電極22の引出部22Aに接続される端子電極32、内部電極24の引出部24Aに接続される端子電極34、内部電極26の引出部26Aに接続される端子電極36及び、内部電極28の引出部28Aに接続される端子電極38が、誘電体素体12の手前側の側面12Bにそれぞれ配置されている。
【0024】
以上より、本実施の形態では、多端子型積層コンデンサ10の奥側の側面12Bに端子電極31、33、35、37がそれぞれ配置され、手前側の側面12Bに端子電極32、34、36、38がそれぞれ配置されることで、直方体である六面体形状とされる誘電体素体12の4つの側面12B、12Cの内の2つの側面12Bに端子電極31〜38がそれぞれ配置される8端子の構造になっている。
【0025】
一方、本実施の形態では、電源102に対してこの多端子型積層コンデンサ10とCPU等の被接続部材であるLSI104が並列的に配線106、108により接続されている。
具体的には、図3の誘電体素体12の奥側の側面12Bに配置された端子電極31、33、35、37の内の端子電極31、35が、電源102の+極側及びLSI104の一端側である図1において上側の電極部分に、配線106で接続されている。そして、これら端子電極31、35と隣合って誘電体素体12の同一の側面12B内に配置された端子電極33、37が、電源102の接地側である−極側及び、LSI104の他端側である図1において下側の電極部分に、配線108で接続されている。
【0026】
他方、図3の誘電体素体12の手前側の側面12Bに配置された端子電極32、34、36、38の内の端子電極34、38が、電源102の+極側及びLSI104の一端側の電極部分に、同じく配線106で接続されている。そして、これら端子電極34、38と隣合って誘電体素体12の同一の側面12B内に配置された端子電極32、36が、電源102の−極側及びLSI104の他端側の電極に、同じく配線108で接続されている。
つまり、端子電極31、35、34、38が同極になって同一種類の端子電極となり、端子電極33、37、32、36が同じく同極になってもう一種類の端子電極となる。
【0027】
これに伴って、図2に示すように、内部電極21〜28の内の例えば内部電極21、24、25、28が+極になると同時に内部電極22、23、26、27が−極になるときには、内部電極21、22、25、26では奥側から手前側に向かって電流が流れ、内部電極23、24、27、28では手前側から奥側に向かって電流が流れるので、隣り合った内部電極間で電流が相互に逆方向に流れることになる。
【0028】
次に、本実施の形態に係る電子部品の実装構造の作用を説明する。
セラミック等の誘電体層を積層して形成された誘電体素体12内に、セラミック層12Aを介して隔てられつつ4つづつの計8枚の内部電極21〜28がそれぞれ配置されており、これら8枚の内部電極21〜28が、相互に対向しつつ並列に配置されるコンデンサの電極とされるように、それぞれ端子電極31〜38に繋がっている。
そして、それぞれ4つづつの端子電極が並んで配置された一対の側面12Bを有するこの多端子型積層コンデンサ10が、これらの端子電極31〜38でLSI104と接続される形となっている。
【0029】
但し、誘電体素体12の奥側の4つの端子電極31、33、35、37の内の一つおきの端子電極31、35が、LSI104の上側の電極部分に接続されると共に、これら端子電極31、35と隣合って同一の側面12B内に配置された端子電極33、37が、LSI104の下側の電極部分に接続されている。さらに、誘電体素体12の手前側の4つの端子電極32、34、36、38の内の一つおきの端子電極34、38が、LSI104の上側の電極部分に接続されると共に、これら端子電極34、38と隣合って同一の側面12B内に配置された端子電極32、36が、LSI104の下側の電極部分に接続されている。
【0030】
従って、図1において多端子型積層コンデンサ10の上側の側面12B内及び下側の側面12B内でそれぞれ隣り合う端子電極同士が、LSI104の相互に異なる端部の電極部分に接続される形となるので、電源102からLSI104への通電の際に、隣り合う端子電極の極性が相互に異なって例えば交互に正負極に順次なる形で、電流が流れるようになる。
この結果、多端子型積層コンデンサ10内に相互に逆向きに流れる電流によって、複数の端子電極31〜38に繋がる端子電極31〜38の周辺の配線106、108でそれぞれ発生する磁束が互いに打ち消し合うように相殺されることになる。
【0031】
さらに、端子電極31〜38から多端子型積層コンデンサ10内に電流が流れ込むのに合わせて、本実施の形態では、前述のようにこの多端子型積層コンデンサ10の隣り合った内部電極間で電流が相互に逆方向に流れるようになるので、内部電極21〜28に流れる電流により発生する磁束が互いに打ち消し合わされるように相殺されることにもなる。
【0032】
そして、磁束が互いに打ち消し合わされるように相殺されるのに伴って、多端子型積層コンデンサ10自体や周辺の配線自体が持つ寄生インダクタンスを少なくできる為、等価直列インダクタンスを低減する効果が生じるようになる。
以上より、本実施の形態に係る電子部品の実装構造によれば、デカップリングコンデンサとして好適なように多端子型積層コンデンサ10等の大幅な低ESL化が図られて、電源電圧の振動を抑制できるようになる。
【0033】
他方、本実施の形態では、複数の端子電極が並んで配置される面が二つ存在するので、多端子型積層コンデンサ10の小型化を図りつつ、より一層大幅な低ESL化が図られて電源電圧の振動をより確実に抑制できるようにもなる。
さらに、内部電極21〜28の材質として、ニッケル、ニッケル合金、銅或いは、銅合金や、これらの金属を主成分とする材料を用いることで、従来のパラジウム、パラジウム−銀等を内部電極に用いた場合と比較して、多端子型積層コンデンサ10の製造コストが低減されると共に、より一層の低ESL化を図ることが可能となる。
【0034】
次に、ネットワークアナライザにより以下の各試料のESLを測定した。
コンデンサとして一般的な2端子型積層コンデンサをLSI104に接続したもの、8端子有する多端子型積層コンデンサで図17に示す従来例のように接続した実装構造としたもの、同じく8端子有する多端子型積層コンデンサで図1に示す実施の形態のように接続した実装構造としたもののESLを、それぞれ測定した。
【0035】
そして、この測定の結果として、2端子型積層コンデンサを接続したものではESLが1420pHであり、図17に示す実装構造ではESLが415pHであるのに対して、図1に示す実施の形態の実装構造ではESLが178pHであった。尚、このESLは2πf0 =1/√(ESL・C)の式より求められるものであり、f0 は自己共振周波数でCは静電容量である。また、自己共振周波数f0 における等価直列抵抗(ESR)との関係が図5に示されている。
【0036】
つまり、本発明の実施の形態による実装構造により、ESLが大幅に低減されることが確認された。尚、ここで用いた各試料の寸法としては、縦が3.2mmで横が1.6mmとされ、静電容量としては、2端子型積層コンデンサが1.06μFであり、図17に示す実装構造に用いた多端子型積層コンデンサが1.02μFであり、図1に示す実装構造に用いた多端子型積層コンデンサが1.05μFであった。
【0037】
次に、本発明に係る電子部品の実装構造による等価直列インダクタンスのデータを従来例の実装構造と比較して説明する。
図6から図8までに示す4端子有した2素子構造の多端子型積層コンデンサ40を例として用いる。
具体的には、図6及び図7に示すように、誘電体素体12内においてセラミック層12Aの手前側と奥側との間でそれぞれ延びる内部電極41及び内部電極43が、左側から順に配置されている。また、誘電体素体12内においてセラミック層12Aを隔てたこれら内部電極41、43の上方には、同じくセラミック層12Aの手前側と奥側との間でそれぞれ延びる内部電極42及び内部電極44が、左側から順に配置されている。
【0038】
さらに、図8に示す誘電体素体12の上側において、端子電極45が内部電極41の引き出された部分に接続されると共に、端子電極47が内部電極43の引き出された部分に接続されている。また、図8に示す誘電体素体12の下側において、端子電極46が内部電極42の引き出された部分に接続されると共に、端子電極48が内部電極44の引き出された部分に接続されている。
【0039】
従って、この構造の多端子型積層コンデンサ40では、上記の実施の形態と同様に、図8(A)に示すように、同一の側面12B内に隣合って配置された端子電極同士が、相互に異なる極性を有する形でLSI等に接続された場合には、等価直列インダクタンスが300〜350pHとなる。これに対して、図8(B)に示す従来の実装構造と同様の形でLSI等に接続された場合には、等価直列インダクタンスが500〜600pHとなる。
【0040】
この結果、図8(A)に示す実装構造の等価直列インダクタンスの値が図8(B)に示す従来例の実装構造と比較して低くなって、電源電圧の振動をより確実に抑制できることが理解できる。
尚、ここでサンプルとして用いた多端子型積層コンデンサ40の縦寸法Hは1.25mmであり、横寸法Wは1.0mmであり、端子間寸法Pは0.5mmであり、内部電極が重なる数である層数は58層であった。
【0041】
次に、本発明の実施の形態に係る電子部品の実装構造による等価直列インダクタンス及び端子間浮遊容量のデータを説明する。
図9(A)に示すように、誘電体素体12内においてセラミック層の左側寄りの部分に内部電極51が配置されており、また、誘電体素体12内においてセラミック層を隔てたこの内部電極51の下方には、セラミック層の右側寄りの部分に内部電極52が配置されている。
さらに、誘電体素体12内においてセラミック層を隔てたこの内部電極52の下方には、内部電極51と同一形状であって内部電極51と同じ部分に内部電極53が配置されている。また、誘電体素体12内においてセラミック層を隔てたこの内部電極53の下方には、内部電極52と同一形状であって内部電極52と同じ部分に内部電極54が配置されている。
【0042】
そして、図9(A)の内部電極を相互に中央寄りに延ばして内部電極間の重なり寸法Gを変化させた場合の等価直列インダクタンスのデータを図10に示すと共に、端子間浮遊容量のデータを図11に示す。
つまり、図10に示すグラフより、内部電極が重ならずに隙間を有する図9(A)の状態では、ESLが300pHから400pH程度となるのに対して、図9(B)に示す内部電極間の重なり寸法Gが0の場合にはESLが300pH程度になり、図9(C)に示す内部電極が相互に重なった場合にはESLが250pH以下になり、図9(D)に示す内部電極が全く重なった重なり寸法Gが最大の場合には、ESLが150pH程度となった。
【0043】
また、図11に示すグラフより、図9(A)に示す状態では端子間浮遊容量が100pF程度となるのに対して、図9(B)に示す状態では端子間浮遊容量が1000pF程度になり、図9(C)に示す状態では端子間浮遊容量が100000pF程度になり、図9(D)に示す状態では端子間浮遊容量が200000pF程度となった。
従って、内部電極間の重なり寸法Gを変化させて重なり量を大きくするのに伴って、ESLが低減されると共に、内部の回路が実質的に図12に示すような状態になって静電容量が増加する傾向が確認された。
【0044】
次に、本発明の実施の形態に係る電子部品の実装構造による等価直列インダクタンスのデータを説明する。
図14に示すグラフより、図13(A)に示す内部電極及び端子電極が2つづつ存在する1素子構造の場合にはESLが600pHであるのに対して、図13(B)に示す内部電極及び端子電極が4つづつ存在する2素子構造の場合にはESLが180pHであり、図13(C)に示す内部電極及び端子電極が6つづつ存在する3素子構造の場合にはESLが150pHであり、図13(D)に示す内部電極及び端子電極が8つづつ存在する4素子構造の場合にはESLが80pHであった。尚、図14に示す各コンデンサの端子間寸法は0.5mmであった。
従って、素子数及び端子数が多くなると、静電容量が増加するだけでなく、上記のことからESLが低減される傾向が確認され、積層数の大きなものほどESLを低減するのに有利なことが確認された。
【0045】
尚、上記一実施の形態に係る多端子型積層コンデンサ10は、2層で8枚の内部電極21〜28及び8個の端子電極31〜38を有する構造とされているものの、層数、内部電極の枚数及び、端子電極の数は、これらの数に限定されず、さらに多数としても良い。
【0046】
【発明の効果】
本発明によれば、ESLを大幅に低減して電源電圧の振動を抑制した電子部品の実装構造を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る多端子型積層コンデンサを実装した実装構造を示す回路図である。
【図2】本発明の一実施の形態に係る多端子型積層コンデンサの分解斜視図である。
【図3】本発明の一実施の形態に係る多端子型積層コンデンサを示す斜視図である。
【図4】本発明の一実施の形態に係る多端子型積層コンデンサを示す断面図であって、図3の4−4矢視線断面に対応する図である。
【図5】コンデンサのインピーダンス特性を表すグラフを示した図である。
【図6】多端子型積層コンデンサの内部電極の配置を示す図であって、(A)は誘電体素体の透視した平面図であり、(B)は誘電体素体の側面図である。
【図7】図6の多端子型積層コンデンサの分解斜視図である。
【図8】図6の多端子型積層コンデンサを実装した際の電流の向き及び極性を示す回路図であって、(A)は実施の形態の実装構造における回路図であり、(B)は従来例の実装構造における回路図である。
【図9】多端子型積層コンデンサの内部電極の重なり寸法を変化させた説明図である。
【図10】内部電極の重なり寸法とESLの関係を表すグラフを示す図である。
【図11】内部電極の重なり寸法と端子間浮遊容量の関係を表すグラフを示す図である。
【図12】内部電極が重なった状態でのコンデンサの回路図を示す図である。
【図13】多端子型積層コンデンサの素子数及び端子数を変化させた説明図である。
【図14】素子数及び端子数とESLの関係を表すグラフを示す図である。
【図15】従来例の積層セラミックコンデンサを採用した回路図である。
【図16】従来例の積層セラミックコンデンサを採用した回路における負荷電流と電源電圧との関係を表すグラフを示した図である。
【図17】従来例の多端子型積層コンデンサを接続した実装構造を示す回路図である。
【符号の説明】
10 多端子型積層コンデンサ(電子部品)
12 誘電体素体
12B 側面
21、22、23、24、25、26、27、28 内部電極
31、32、33、34、35、36、37、38 端子電極
104 LSI(被接続部材)
Claims (6)
- 複数の端子電極が同一面内に並んで配置された電子部品が、被接続部材及び電源とこれらの端子電極で接続される電子部品の実装構造であって、
これら端子電極の何れかと接続される引出部をそれぞれ一つ備えた内部電極が、電子部品内の同一面上に複数配置され、
隣り合う端子電極同士が異極性とされるように、
これら端子電極の少なくとも一つの端子電極が、被接続部材及び電源の一端側に接続され、
被接続部材の一端側に接続された端子電極と隣合って同一面内に配置された端子電極が、被接続部材及び電源の他端側に接続されて、
電子部品内の同一面上で隣り合う内部電極同士が異極性となることを特徴とする電子部品の実装構造。 - 複数の端子電極が並んで配置される面を少なくとも二以上有することを特徴とする請求項1記載の電子部品の実装構造。
- 引出部が内部電極より細幅に形成され、この引出部を介して複数の端子電極が内部電極に一つづつ個々に接続されることを特徴とする請求項1或いは請求項2記載の電子部品の実装構造。
- 二種類の端子電極が同一面内に相互に隣り合って並んで配置された電子部品が、被接続部材及び電源とこれらの端子電極で接続される電子部品の実装構造であって、
これら端子電極の何れかと接続される引出部をそれぞれ一つ備えた内部電極が、電子部品内の同一面上に複数配置され、
隣り合う端子電極同士が異極性とされるように、
二種類の端子電極の内の一方の種類の端子電極が被接続部材及び電源の一端側に接続され、
他方の種類の端子電極が被接続部材及び電源の他端側に接続されて、
電子部品内の同一面上で隣り合う内部電極同士が異極性となることを特徴とする電子部品の実装構造。 - 二種類の端子電極が並んで配置される面を少なくとも二以上有することを特徴とする請求項4記載の電子部品の実装構造。
- 引出部が内部電極より細幅に形成され、この引出部を介して複数の端子電極が内部電極に一つづつ個々に接続されることを特徴とする請求項4或いは請求項5記載の電子部品の実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000357058A JP3853152B2 (ja) | 2000-11-24 | 2000-11-24 | 電子部品の実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000357058A JP3853152B2 (ja) | 2000-11-24 | 2000-11-24 | 電子部品の実装構造 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006011173A Division JP4255084B2 (ja) | 2006-01-19 | 2006-01-19 | 電子部品の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002164245A JP2002164245A (ja) | 2002-06-07 |
JP3853152B2 true JP3853152B2 (ja) | 2006-12-06 |
Family
ID=18829189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000357058A Expired - Lifetime JP3853152B2 (ja) | 2000-11-24 | 2000-11-24 | 電子部品の実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3853152B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4626605B2 (ja) * | 2006-11-07 | 2011-02-09 | 株式会社村田製作所 | 積層コンデンサ |
JP2009027101A (ja) * | 2007-07-24 | 2009-02-05 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
JP4539713B2 (ja) * | 2007-12-11 | 2010-09-08 | Tdk株式会社 | 積層コンデンサアレイ |
JP4539715B2 (ja) * | 2007-12-20 | 2010-09-08 | Tdk株式会社 | 積層コンデンサアレイ |
JP5029662B2 (ja) * | 2009-08-25 | 2012-09-19 | Tdk株式会社 | コンデンサアレイの実装方法 |
JP4952779B2 (ja) * | 2009-12-25 | 2012-06-13 | Tdk株式会社 | 積層コンデンサアレイ |
JP2012129773A (ja) * | 2010-12-15 | 2012-07-05 | Tdk Corp | 電子部品の実装構造 |
JP5413376B2 (ja) * | 2011-01-24 | 2014-02-12 | Tdk株式会社 | 積層型電子部品及び電子部品の実装構造 |
KR101994713B1 (ko) * | 2013-04-22 | 2019-07-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
CN105556838A (zh) * | 2013-09-17 | 2016-05-04 | 三菱电机株式会社 | 噪声滤波器 |
JP6424460B2 (ja) * | 2014-05-09 | 2018-11-21 | 日本ケミコン株式会社 | 積層セラミックコンデンサ及びその製造方法 |
-
2000
- 2000-11-24 JP JP2000357058A patent/JP3853152B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002164245A (ja) | 2002-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6661640B2 (en) | Multilayer ceramic electronic device | |
US6765781B2 (en) | Multilayer capacitor | |
US6914767B2 (en) | Multilayer capacitor | |
US7675733B2 (en) | Multilayer capacitor | |
US7180723B2 (en) | Multilayer capacitor | |
JP4108650B2 (ja) | 積層コンデンサ | |
WO2004025673A1 (ja) | 積層コンデンサ | |
US8213155B2 (en) | Multilayer chip capacitor | |
JP3746989B2 (ja) | 積層コンデンサ | |
JP2007317786A (ja) | 積層コンデンサ | |
JP3853152B2 (ja) | 電子部品の実装構造 | |
US7974071B2 (en) | Multilayer capacitor | |
US20080225463A1 (en) | Layered capacitor and mounting structure | |
US7567425B1 (en) | Multilayer chip capacitor | |
KR101832611B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
JP4293625B2 (ja) | 貫通型積層コンデンサ | |
KR101051620B1 (ko) | 적층 콘덴서 | |
JP3563665B2 (ja) | 積層型電子回路部品 | |
JP2001284170A (ja) | 積層型電子部品及び積層型電子部品の製造方法 | |
KR20140143341A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP4255084B2 (ja) | 電子部品の実装構造 | |
JP3847234B2 (ja) | 積層コンデンサ | |
JP3824565B2 (ja) | 積層コンデンサ | |
JP3821790B2 (ja) | 積層コンデンサ | |
JP3868389B2 (ja) | 積層コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3853152 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |