JP2012129773A - 電子部品の実装構造 - Google Patents

Abstract

【課題】低周波帯域において低インピーダンスを保ちつつ、高周波帯域において高インピーダンスとすることができる電子部品の実装構造を提供する。
【解決手段】電源に電流を供給するための電源ライン１，２に接続される電子部品の実装構造であって、電子部品として、コンデンサ１０，１１とフェライトビーズインダクタ１２，１３とを備え、電源ライン１，２の間に各コンデンサ１０，１１と各フェライトビーズインダクタ１２，１３とが直列となるように接続されており、各フェライトビーズインダクタ１２，１３は、互いの磁界が相殺されるように実装されている。
【選択図】図１

Description

本発明は、電子部品の実装構造に関する。

電源や信号等の配線を介したノイズの漏洩や侵入を防止するためのノイズフィルタとして、例えば特許文献１に記載のインダクタとキャパシタとが組み合わされた電子部品が従来知られている。

特開２００７−２３４７５５号公報

近年、電子機器の高周波化に伴い、電子機器に用いられる部品についても高周波化に対応することが求められている。しかしながら、上記特許文献１に記載された従来の電子部品では、高周波に対応すべく高周波帯域での抵抗成分を大きくすると、低周波帯域での直流抵抗も含め、全帯域での抵抗、ひいてはインピーダンスが大きくなってしまう。

本発明は、上記課題を解決するためになされたものであり、低周波帯域において低インピーダンスを保ちつつ、高周波帯域において高インピーダンスとすることができる電子部品の実装構造を提供することを目的とする。

上記課題を解決するために、本発明に係る電子部品の実装構造は、電源に電流を供給するための少なくとも２本の電源ラインに接続される電子部品の実装構造であって、電子部品として、コンデンサと複数のビーズインダクタとを備え、複数のビーズインダクタから見てコンデンサと直列に接続されるように、少なくとも２本の電源ラインの間にコンデンサと各ビーズインダクタとが接続されており、各ビーズインダクタは、互いの磁界が相殺されるように実装されていることを特徴とする。

この電子部品の実装構造では、コンデンサと各ビーズインダクタとが直列となるように電源ライン間に接続されるので、ビーズインダクタの抵抗成分がコンデンサの等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）として作用する。ビーズインダクタの抵抗成分は、直流抵抗成分と高周波帯域で増加する損失との和で構成される。したがって、この実装構造によれば、高周波帯域における抵抗成分を増加させることができる。また、ビーズインダクタは、磁界が相殺されるように実装されている。つまり、ビーズインダクタは、電流の流れる方向が互いに逆向きとなるように実装されている。そのため、ビーズインダクタにおける等価直列インダクタンス（ＥＳＬ：Equivalent Series Inductance）が低減するため、高周波ノイズの反射を防止することが可能となり、高周波ノイズを抵抗成分で熱変換して好適に除去することが可能となる。一方、フェライトビーズインダクタは低周波帯域では抵抗成分よりむしろインダクタ成分が機能するため、上記実装構造は低周波帯域でインピーダンスを小さく保つことが可能となる。そして、低周波ノイズに対しては、コンデンサを実装しているため、当該コンデンサでその低周波ノイズは吸収され好適に除去することができる。

複数のビーズインダクタは、第１のチップビーズインダクタ及び第２のチップビーズインダクタを含み、第１のチップビーズインダクタ及び第２のチップビーズインダクタは、内部電極が配置された素体と、当該素体において互いに対向する一対の外表面に形成された第１の外部電極及び第２の外部電極とをそれぞれ有し、第１のチップビーズインダクタの第１及び第２の外部電極の対向方向と第２のチップビーズインダクタの第１及び第２の外部電極の対向方向とが略平行をなすと共に、実装面の面方向において対向方向に交差する方向に隣接し、且つ対向方向に交差する方向から見たときに重なるように実装されており、第１のチップビーズインダクタの第１の外部電極及び第２のチップビーズインダクタの第１の外部電極は、コンデンサに接続されており、第１のチップビーズインダクタの第２の外部電極と第２のチップビーズインダクタの第２の外部電極とは、互いに異なる極性に接続されている。

また、複数のビーズインダクタは、第１のc及び第２のチップビーズインダクタを含み、第１のチップビーズインダクタ及び第２のチップビーズインダクタは、内部電極が配置された素体と、当該素体において互いに対向する一対の外表面に形成された第１の外部電極及び第２の外部電極とをそれぞれ有し、第１のチップビーズインダクタの第１の外部電極と第２のチップビーズインダクタの第１の外部電極とが対向し且つ第１及び第２の外部電極の対向方向から見たときに重なるように実装されており、第１のチップビーズインダクタの第１の外部電極及び第２のチップビーズインダクタの第１の外部電極は、コンデンサに接続されており、第１のチップビーズインダクタの第２の外部電極と第２のチップビーズインダクタの第２の外部電極とは、同じ極性に接続されている。

このような構成によれば、各チップビーズインダクタにおいて流れる電流の方向が互いに逆向きとなる。そのため、チップビーズインダクタにおいて磁界を相殺させることができ、ＥＳＬを低減させることができる。したがって、高周波帯域でのインピーダンスを増加させることが可能となり、高周波ノイズを好適に除去することが可能となる。また、チップビーズインダクタとすることにより、容易に実装することが可能となる。

ビーズインダクタは、ビーズインダクタアレイであり、ビーズインダクタアレイは、第１のビーズインダクタ部及び第２のビーズインダクタ部を含み、内部電極が配置された素体と、当該素体において互いに対向する一対の外表面において第１のビーズインダクタ部及び第２のビーズインダクタ部のそれぞれに対応して形成された第１の外部電極及び第２の外部電極とを有し、第１のビーズインダクタ部及び第２のビーズインダクタ部は、第１及び第２の外部電極の対向方向に交差する方向に隣接しており、第１のビーズインダクタ部の第１の外部電極及び第２のビーズインダクタ部の第１の外部電極は、コンデンサに接続されており、第１のビーズインダクタ部の第２の外部電極と第２のビーズインダクタ部の第２の外部電極とは、互いに異なる極性に接続されている。このような構成によれば、第１のビーズインダクタ部及び第２のビーズインダクタ部において電流の方向が互いに逆向きとなる。そのため、第１及び第２のビーズインダクタ部において磁界を相殺させることができ、ＥＳＬを低減させることができる。したがって、高周波帯域でのインピーダンスを増加させることが可能となり、高周波ノイズを好適に除去することが可能となる。また、ビーズインダクタアレイとすることにより、１チップ化が可能となる。

第１及び第２のチップビーズインダクタは、磁性体層を介在させて複数の内部電極が積層されていると共に、互いに対向する長方形状の第１及び第２の主面と、第１及び第２の主面間を連結するように第１及び第２の主面の長辺方向に伸び且つ互いに対向する第１及び第２の側面と、第１及び第２の主面間を連結するように第１及び第２の主面の短辺方向に伸び且つ互いに対向する第３及び第４の側面とを備える前記素体を有し、第１の外部電極は、第１の側面側に形成されており、第２の外部電極は、第２の側面側に形成されていることが好ましい。このような構成によれば、直流抵抗を小さくすることができるので、低周波帯域におけるインピーダンスを更に小さくすることができる。その結果、低周波ノイズを良好に除去することができる。

内部電極は、第１及び第２の主面の短辺方向に伸び且つ第１及び第２の側面に露出して第１及び第２の外部電極に接続されており、磁性体層上において所定の間隔をあけて複数配置されていることが好ましい。このような構成によれば、磁性体層同士の密着性の向上を図ることができる。

内部電極は、第１及び第２の主面の短辺方向に伸び且つ第１及び第２の側面に露出して第１及び第２の外部電極に接続されており、積層方向において磁性体層を介して対向して配置されていないことが好ましい。このような構成によれば、磁性体層同士の密着性の向上を図ることができる。

電子部品として複数のコンデンサを備え、各コンデンサは、互いの磁界が相殺されるように実装されていることが好ましい。この場合には、ＥＳＬを更に低下させることができる。

コンデンサは、チップコンデンサであり、チップコンデンサは、誘電体層を介在させて複数の内部電極が積層されていると共に、互いに対向する長方形状の第１及び第２の主面と、第１及び第２の主面間を連結するように第１及び第２の主面の長辺方向に伸び且つ互いに対向する第１及び第２の側面と、第１及び第２の主面間を連結するように第１及び第２の主面の短辺方向に伸び且つ互いに対向する第３及び第４の側面とを備える素体と、第１の側面側に形成された第１の外部電極と、第２の側面側に形成された第２の外部電極とを有することが好ましい。このような構成によれば、ＥＳＬをより低減することができる。

コンデンサの第１及び第２の外部電極の幅寸法は、ビーズインダクタの第１及び第２の外部電極の幅寸法と略同等であることが好ましい。コンデンサとビーズインダクタとの外部電極の幅寸法が異なる場合、高周波電流がコンデンサの外部電極とビーズインダクタの外部電極との間にて反射し、高周波電流がビーズインダクタの抵抗成分において熱に変換されないといった不具合が生じ、ノイズの除去効果が低下するといった問題がある。そこで、コンデンサとビーズインダクタとの外部電極の幅寸法を同等とすることで、高周波電流の反射を防止でき、ビーズインダクタにおけるノイズの除去効果の向上を図ることができる。

コンデンサは、コンデンサアレイである。また、コンデンサは、チップ貫通コンデンサであり、第１のビーズインダクタの第１の外部電極と第２のビーズインダクタの第１の外部電極とは、チップ貫通コンデンサを挟んで対向している。このような構成によれば、１チップ化が可能となる。

本発明によれば、低周波帯域において低インピーダンスを保ちつつ、高周波帯域において高インピーダンスとすることができる。

第１実施形態に係る電子部品の実装構造を概略的に示す図である。 図１に示す電子部品の実装構造の断面図である。 コンデンサを示す斜視図である。 図３に示すコンデンサの層構成を示す図である。 フェライトビーズインダクタを示す斜視図である。 図５に示すフェライトビーズインダクタのＶＩ−ＶＩ線断面図である。 図５に示すフェライトビーズインダクタの層構成を示す図である。 電子部品の実装構造の等価回路図である。 他の形態の電子部品の実装構造を概略的に示す図である。 他の形態の電子部品の実装構造を概略的に示す図である。 他の形態の電子部品の実装構造を概略的に示す図である。 第２実施形態に係る電子部品の実装構造を概略的に示す図である。 他の形態の電子部品の実装構造を概略的に示す図である。 他の形態のフェライトビーズインダクタを示す図である。 図１４に示すフェライトビーズインダクタの層構成を示す図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

［第１実施形態］
図１は、第１実施形態に係る電子部品の実装構造を示す図である。図２は、図１に示す電子部品の実装構造の断面図である。各図に示すように、電子部品の実装構造では、電源供給用流路を形成する２本の電源ライン１，２、ＩＣ（Integrated Circuit）チップ３、第１〜第４のランド電極４〜７、及び接続電極８，９が配置された回路に電子部品を実装する。電子部品の実装構造では、電源ライン１，２に接続される電子部品として、複数のコンデンサ（チップコンデンサ）１０，１１と、複数のフェライトビーズインダクタ（チップビーズインダクタ）１２，１３とを実装する。コンデンサ１０，１１及びフェライトビーズインダクタ１２，１３は、それぞれ２つ実装される。コンデンサ１０，１１とフェライトビーズインダクタ１２，１３とは、電源ライン１，２間に直列に接続されている。

電源ライン１，２は、ＩＣチップ３の端子電極３ａ，３ｂにそれぞれ接続されている。電源ライン１から分岐した配線１ａは、第１のランド電極４に接続されており、電源ライン２から分岐した配線２ａは、第２のランド電極５に接続されている。第１のランド電極４と第２のランド電極５とは、対向して配置されている。第１のランド電極４と第２のランド電極５との間には、配線１ａ，２ａに接続されない接続電極８が設けられている。第１のランド電極４、第２のランド電極５及び接続電極８は、一直線上に配置されている。

第１のランド電極４、接続電極８及び第２のランド電極５が配置された方向（以下、第１の方向）と面方向において略直角に交わる方向（以下、第２の方向）において、第１のランド電極４の隣（図示右側）には、所定の間隔をあけて第３のランド電極６が並設されている。また、第２のランド電極５の隣（図示右側）には、所定の間隔をあけて第４のランド電極７が並設されている。第３のランド電極６と第４のランド電極７との間には、接続電極８の隣に所定の間隔をあけて接続電極９が並設されている。なお、第１〜第４のランド電極４〜７及び接続電極８，９は、矩形状を呈している。

図２に示すように、第４のランド電極７は、ビアホールＨ１を介して第１のランド電極４と電気的に接続される。第３のランド電極６は、ビアホールＨ２を介して第２のランド電極５と電気的に接続される。このような構成により、第１のランド電極４と第４のランド電極７とは、同極性（＋極性）となり、第２のランド電極５と第３のランド電極６とは、同極性（−極性）となる。つまり、第２の方向において隣接する第１のランド電極４と第３のランド電極６、第２のランド電極５と第４のランド電極７は、異極性となる。

コンデンサ１０とコンデンサ１１とは、同様の構成を有している。すなわち、コンデンサ１０，１１は、略直方体状のコンデンサ素体１５と、コンデンサ素体１５の側面１５ｃ，１５ｄ（図３参照）に形成された第１の外部電極１６及び第２の外部電極１７とを備えている。コンデンサ１０は、第１のランド電極４及び接続電極８に跨って配置されている。コンデンサ１１は、第３のランド電極６及び接続電極９に跨って配置されている。つまり、コンデンサ１０の第１の外部電極１６は、第１のランド電極４に接続されおり、第２の外部電極１７は、接続電極８に接続されている。コンデンサ１１の第１の外部電極１６は、第３のランド電極６に接続されており、第２の外部電極１７は、接続電極９に接続されている。コンデンサ１０，１１は、はんだ等によって第１及び第３のランド電極４，６、接続電極８，９に実装されている。

コンデンサ１０とコンデンサ１１とは、上記のように配置されることにより、第２の方向において近接して実装されている。具体的には、コンデンサ１０とコンデンサ１１とは、第１の外部電極１６と第２の外部電極１７とが対向する方向（第１の方向と同じ方向）が略平行となる。また、コンデンサ１０とコンデンサ１１とは、実装面の面方向において第１の外部電極１６と第２の外部電極１７との対向方向に交わる方向、つまり第２の方向から見た場合に、重なるように実装されている。コンデンサ１０の第１の外部電極１６とコンデンサ１１の第１の外部電極１６とは、異なる極性に接続されている。

フェライトビーズインダクタ１２とフェライトビーズインダクタ１３とは、同様の構成を有している。すなわち、フェライトビーズインダクタ１２，１３は、略直方体状のフェライトビーズ素体１８と、フェライトビーズ素体１８の側面１８ｃ，１８ｄ（図５参照）に形成された第１の外部電極１９及び第２の外部電極２０とを備えている。フェライトビーズインダクタ１２は、接続電極８と第２のランド電極５とに跨って配置されている。フェライトビーズインダクタ１３は、接続電極９と第４のランド電極７とに跨って配置されている。つまり、フェライトビーズインダクタ１２の第１の外部電極１９は、接続電極８に接続されており、第２の外部電極２０は、第２のランド電極５に接続されている。フェライトビーズインダクタ１３の第１の外部電極１９は、接続電極９に接続されており、第２の外部電極２０は、第４のランド電極７に接続されている。フェライトビーズインダクタ１２，１３は、はんだ等によって第２及び第４のランド電極５，７、接続電極８，９に実装されている。

フェライトビーズインダクタ１２とフェライトビーズインダクタ１３とは、上記のように配置されることにより、第２の方向において近接して実装されている。具体的には、フェライトビーズインダクタ１２とフェライトビーズインダクタ１３とは、第１の外部電極１９と第２の外部電極２０とが対向する方向（第１の方向と同じ方向）が略平行となる。また、フェライトビーズインダクタ１２とフェライトビーズインダクタ１３とは、実装面の面方向において第１の外部電極１９と第２の外部電極２０との対向方向に交わる方向、つまり第２の方向から見た場合に、重なるように実装されている。フェライトビーズインダクタ１２の第１の外部電極１９とフェライトビーズインダクタ１３の第１の外部電極１９とは、異なる極性に接続されている。

コンデンサ１０，１１とフェライトビーズインダクタ１２，１３とが上記のように配置されることにより、コンデンサ１０の第２の外部電極１７とフェライトビーズインダクタ１２の第１の外部電極１９とが対向すると共に、コンデンサ１１の第２の外部電極１７とフェライトビーズインダクタ１３の第１の外部電極１９とが対向する。この対向方向は、第１の方向と同方向となる。このように、コンデンサ１０とフェライトビーズインダクタ１２、及びコンデンサ１１とフェライトビーズインダクタ１３は、電源ライン１，２の間に直列に実装されている。そして、コンデンサ１０，１１及びフェライトビーズインダクタ１２，１３とＩＣチップ３とは、並列接続の関係になる。

電子部品の実装構造では、コンデンサ１０，１１及びフェライトビーズインダクタ１２，１３において、図１に示す矢印方向に電流がそれぞれ流れる。すなわち、コンデンサ１０及びフェライトビーズインダクタ１２においては、コンデンサ１０側からフェライトビーズインダクタ１２側に電流が流れる。コンデンサ１１及びフェライトビーズインダクタ１３においては、フェライトビーズインダクタ１３側からコンデンサ１１側に電流が流れる。このとき、隣接するコンデンサ１０とコンデンサ１１、及びフェライトビーズインダクタ１２とフェライトビーズインダクタ１３においては、電流が互いに逆向きに流れる。これにより、隣接するコンデンサ１０とコンデンサ１１、及びフェライトビーズインダクタ１２とフェライトビーズインダクタ１３とにおいて、磁界が相殺される。そのため、インダクタ成分のＥＳＬ（Equivalent Series Inductance：等価直列インダクタンス）が低減する。

続いて、上記のコンデンサ１０，１１及びフェライトビーズインダクタ１２，１３について詳細に説明する。まず、コンデンサ１０，１１について説明する。図３は、コンデンサを示す斜視図であり、図４は、図３に示すコンデンサの層構成を示す図である。

図３，４に示すように、コンデンサ１０，１１は、積層チップコンデンサである。図３に示すように、コンデンサ１０のコンデンサ素体１５は、互いに対向する長方形状の第１及び第２の主面１５ａ，１５ｂと、第１及び第２の主面１５ａ，１５ｂ間を連結するように第１及び第２の主面１５ａ，１５ｂの長辺方向に伸び且つ互いに対向する第１及び第２の側面１５ｃ，１５ｄと、第１及び第２の主面１５ａ，１５ｂ間を連結するように第１及び第２の主面１５ａ，１５ｂの短辺方向に伸び且つ互いに対向する第３及び第４の側面１５ｅ，１５ｆとを有する。コンデンサ１１のコンデンサ素体１５も同様の構成を有している。

第１の外部電極１６は、コンデンサ素体１５の第１の側面１５ｃ側に形成されている。第１の外部電極１６は、第１の側面１５ｃ全面を覆うとともに、第１及び第２の主面１５ａ，１５ｂ並びに第３及び第４の側面１５ｅ，１５ｆの一部を連続して覆う。第２の外部電極１７は、コンデンサ素体１５の第２の側面１５ｄ側に形成されている。第２の外部電極１７は、第２の側面１５ｄ全面を覆うとともに、第１及び第２の主面１５ａ，１５ｂ並びに第３及び第４の側面１５ｅ，１５ｆの一部を連続して覆う。すなわち、第１及び第２の外部電極１６，１７は、コンデンサ素体１５の長手方向の側面１５ｃ，１５ｄに形成されている。

コンデンサ素体１５は、図４に示されるように、略長方形状の誘電体層２１上に第１〜第４の内部電極２２ａ〜２２ｄがそれぞれ形成されてなる複数（ここでは４つ）の複合層２３ａ〜２３ｄと、複合層２３ａ〜２３ｄの最表層に積層され、保護層として機能する誘電体層２１とによって形成されている。誘電体層２１は、誘電体セラミックを含むセラミックグリーンシートの焼結体からなり、第１〜第４の内部電極２２ａ〜２２ｄは、導電性ペーストの焼結体からなる。なお、実際のコンデンサ素体１５では、誘電体層２１間の境界が視認できない程度に一体化されている。

複合層２３ａは、誘電体層２１上に第１の内部電極２２ａが形成されている。複合層２３ｂは、誘電体層２１上に第２の内部電極２２ｂが形成されている。複合層２３ｃは、誘電体層２１上に第３の内部電極２２ｃが形成されている。複合層２３ｄは、誘電体層２１上に第４の内部電極２２ｄが形成されている。第１〜第４の内部電極２２ａ〜２２ｄは、積層方向において誘電体層２１を介して交互に配置されている。これにより、第１〜第４の内部電極２２ａ〜２２ｄは、コンデンサ素体１５の一部である誘電体層２１を間に挟んで対向する。

第１の内部電極２２ａは、長方形状を呈し、コンデンサ素体１５の第１及び第２の主面１５ａ，１５ｂの長辺方向とその長辺方向とが平行になるように、コンデンサ素体１５内に配置される。第１の内部電極２２ａは、長方形状を保ったままコンデンサ素体１５の第１の側面１５ｃに引き出されるように伸び、第１の外部電極１６に電気的且つ機械的に接続される。第１の内部電極２２ａは、第２〜第４の側面１５ｄ〜１５ｆそれぞれからは所定距離離れて配置されている。第１の内部電極２２ａの第３及び第４の側面１５ｅ，１５ｆの対向方向における長さは、第１及び第２の側面１５ｃ，１５ｄの対向方向に沿って略一定である。第３の内部電極２２ｃは、第１の内部電極２２ａと同様の構成を有している。

第２の内部電極２２ｂは、長方形状を呈し、コンデンサ素体１５の第１及び第２の主面１５ａ，１５ｂの長辺方向とその長辺方向とが平行になるように、コンデンサ素体１５内に配置される。第２の内部電極２２ｂは、長方形状を保ったままコンデンサ素体１５の第２の側面１５ｄに引き出されるように伸び、第２の外部電極１７に電気的且つ機械的に接続される。第２の内部電極２２ｂは、第１、第３、及び第４の側面１５ｃ，１４ｅ，１５ｆそれぞれからは所定距離離れて配置されている。第２の内部電極２２ｂの第３及び第４の側面１５ｅ，１５ｆの対向方向における長さは、第１及び第２の側面１５ｃ，１５ｄの対向方向に沿って略一定である。第４の内部電極２２ｄは、第２の内部電極２２ｂと同様の構成を有している。

続いて、フェライトビーズインダクタ１２，１３について、図５〜図７を参照しながら詳細に説明する。図５は、フェライトビーズインダクタを示す斜視図であり、図６は、図５におけるＶＩ−ＶＩ線断面図であり、図７は、図５に示すフェライトビーズインダクタの層構成を示す図である。

図５〜図７に示すように、フェライトビーズインダクタは、積層チップフェライトビーズインダクタである。図５に示すように、フェライトビーズインダクタ１２のフェライトビーズ素体１８は、互いに対向する長方形状の第１及び第２の主面１８ａ，１８ｂと、第１及び第２の主面１８ａ，１８ｂ間を連結するように第１及び第２の主面１８ａ，１８ｂの長辺方向に伸び且つ互いに対向する第１及び第２の側面１８ｃ，１８ｄと、第１及び第２の主面１８ａ，１８ｂ間を連結するように第１及び第２の主面１８ａ，１８ｂの短辺方向に伸び且つ互いに対向する第３及び第４の側面１８ｅ，１８ｆとを有する。フェライトビーズインダクタ１３のフェライトビーズ素体１８も同様の構成を有している。

第１の外部電極１９は、フェライトビーズ素体１８の第１の側面１８ｃ側に形成されている。第１の外部電極１９は、第１の側面１８ｃ全面を覆うとともに、第１及び第２の主面１８ａ，１８ｂ並びに第３及び第４の側面１８ｅ，１８ｆの一部を連続して覆う。第２の外部電極２０は、フェライトビーズ素体１８の第２の側面１８ｄ側に形成されている。第２の外部電極２０は、第２の側面１８ｄ全面を覆うとともに、第１及び第２の主面１８ａ，１８ｂ並びに第３及び第４の側面１８ｅ，１８ｆの一部を連続して覆う。すなわち、第１及び第２の外部電極１９，２０は、フェライトビーズ素体１８の長手方向の側面１８ｃ，１８ｄに形成されている。フェライトビーズインダクタ１２，１３の第１及び第２の外部電極１９，２０の幅寸法は、コンデンサ１０，１１の第１及び第２の外部電極１６，１７の幅寸法と同等となっている。

図６及び図７に示すように、フェライトビーズ素体１８は、略長方形状の磁性体層２４上に内部電極２５ａ〜２５ｄが形成されてなる複数（ここでは４つ）の複合層２６ａ〜２６ｄと、複合層２６ａ〜２６ｄの最表層に積層され、保護層として機能する磁性体層２４とによって形成されている。磁性体層２４は、主成分としてフェライト材料を含むシートの焼結体からなり、内部電極２５ａ〜２５ｄは、導電性ペーストの焼結体からなる。なお、実際のフェライトビーズ素体１８では、磁性体層２４間の境界が視認できない程度に一体化されている。

複合層２６ａは、磁性体層２４上に複数（ここでは４つ）の内部電極２５ａ〜２５ｄが形成されている。内部電極２５ａは、長方形状（短冊状）を呈し、フェライトビーズ素体１８の第１及び第２の主面１８ａ，１８ｂの短辺方向とその長辺方向とが平行になるように、磁性体層２４上に形成されている。内部電極２５ａは、長方形状を保ったままフェライトビーズ素体１８の第１及び第２の側面１８ｃ，１８ｄに引き出されるように伸び、第１の外部電極１９及び第２の外部電極２０に電気的且つ機械的に接続される。内部電極２５ｂ〜２５ｄも、内部電極２５ａと同様の構成を有しており、内部電極２５ａ〜２５ｄは、磁性体層２４上において所定の間隔をあけて配置されている。複合層２６ｂ〜２６ｄにおいても、複合層２６ａと同様の構成を有している。

図８は、電子部品の実装構造の等価回路図である。図８に示すように、コンデンサ１０，１１は、静電容量Ｃ１，Ｃ２を形成する。フェライトビーズインダクタ１２，１３は、直列に接続されたインダクタ成分Ｌ１，Ｌ２と抵抗成分Ｒ１，Ｒ２とを形成する。そして、インダクタ成分Ｌ１，Ｌ２及び抵抗成分Ｒ１，Ｒ２の合成成分は、コンデンサ１０，１１の静電容量Ｃ１，Ｃ２と直列に電源ライン１，２の間に接続される。フェライトビーズインダクタ１２，１３は、低周波帯域においてはインダクタ成分Ｌ１，Ｌ２が主として作用し、高周波帯域においては抵抗成分Ｒ１，Ｒ２が主として作用する。

以上説明したように、本実施形態に係る電子部品の実装構造では、コンデンサ１０，１１とフェライトビーズインダクタ１２，１３とが直列となるように電源ライン１，２間に接続されるので、フェライトビーズインダクタ１２，１３の抵抗成分Ｒ１，Ｒ２がコンデンサ１０，１１の等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）として作用する。フェライトビーズインダクタ１２，１３の抵抗成分Ｒ１，Ｒ２は、直流抵抗成分と高周波帯域で増加する損失との和で構成される。したがって、この実装構造によれば、高周波帯域における抵抗成分を増加させることができる。また、フェライトビーズインダクタ１２，１３は、電流の流れる方向が互いに逆向きとなるように実装されているため、磁界が相殺される。そのため、高周波帯域においてＥＳＬが更に低減するため、高周波ノイズの反射を防止することが可能となり、高周波ノイズを抵抗成分で熱変換して好適に除去することが可能となる。一方、フェライトビーズインダクタ１２，１３は低周波帯域では抵抗成分よりむしろインダクタ成分が機能するため、上記実装構造は低周波帯域でインピーダンスを小さく保つことが可能となる。そして、低周波ノイズに対しては、コンデンサ１０，１１を実装しているため、このコンデンサ１０，１１でその低周波ノイズは吸収され好適に除去することができる。

また、コンデンサ１０，１１は、電流の流れる方向が互いに逆向きとなるように配置されている。そのため、コンデンサ１０，１１において磁界が相殺されるため、ＥＳＬをより低減させることができる。

また、コンデンサ１０，１１において、第１及び第２の外部電極１６，１７がコンデンサ素体１５の第１及び第２の側面１５ｃ，１５ｄ側に形成されている。第１及び第２の側面１５ｃ，１５ｄは、コンデンサ素体１５の長手方向の側面である。そのため、コンデンサ１０，１１では、ＥＳＬをより低減させることができる。

また、フェライトビーズインダクタ１２，１３において、第１及び第２の外部電極１９，２０がフェライトビーズ素体１８の第１及び第２の側面１８ｃ，１８ｄに形成されている。第１及び第２の側面１８ｃ，１８ｄは、フェライトビーズ素体１８の長手方向の側面である。そのため、フェライトビーズインダクタ１２，１３では、直流抵抗が小さくなるため、低周波帯域におけるインピーダンスを小さくすることができる。

また、コンデンサ１０，１１の第１及び第２の外部電極１６，１７の幅寸法は、フェライトビーズインダクタ１２，１３の第１及び第２の外部電極１９，２０の幅寸法と同等となっている。コンデンサ１０，１１の第１及び第２の外部電極１６，１７の幅寸法と、フェライトビーズインダクタ１２，１３の第１及び第２の外部電極１９，２０の幅寸法とが異なる場合、高周波電流が第１及び第２の外部電極１６，１７と第１及び第２の外部電極１９，２０との間にて反射し、高周波電流がフェライトビーズインダクタ１２，１３の抵抗成分Ｒ１，Ｒ２において熱に変換されないといった不具合が生じ、ノイズの除去効果が低下するといった問題がある。そこで、第１及び第２の外部電極１６，１７と第１及び第２の外部電極１９，２０との幅寸法を同等とすることにより、第１及び第２の外部電極１６，１７と第１及び第２の外部電極１９，２０との間の高周波電流の反射を防止でき、フェライトビーズインダクタ１２，１３におけるノイズの除去効果の向上を図ることができる。

また、フェライトビーズインダクタ１２，１３のフェライトビーズ素体１８における複合層２６ａ〜２６ｄにおいて、磁性体層２４上に内部電極２５ａ〜２５ｄが複数に分割して形成されているため、磁性体層２４同士の密着性を高めることができる。

なお、電子部品の実装構造において、コンデンサ及びフェライトビーズインダクタの実装数は設計に応じて適宜変更することができる。例えば、図９に示すように、コンデンサ１０，１１及びフェライトビーズインダクタ１２，１３をそれぞれ４つずつ実装することができる。このような構成においても、コンデンサ１０，１１及びフェライトビーズインダクタ１２，１３が電源ライン１，２間に直列に接続されていると共に、フェライトビーズインダクタ１２，１３において磁界が相殺されてＥＳＬが低減する。したがって、低周波帯域において低インピーダンスを保ちつつ、高周波帯域において高インピーダンスとすることができる。

また、電子部品の実装構造においては、コンデンサアレイ、フェライトビーズインダクタアレイを用いることができる。例えば、図１０に示すように、複数（ここでは２つ）のフェライトビーズインダクタ部（第１及び第２のビーズインダクタ部）を有するフェライトビーズインダクタアレイ１２Ａを実装してもよい。図１０に示すように、フェライトビーズインダクタアレイ１２Ａは、素体１２ａと、第１の外部電極１２ｂ及び第２の外部電極１２ｃとを有している。第１の外部電極１２ｂ及び第２の外部電極１２ｃは、素体１２ａの互いに対向する一対の側面（外表面）に形成されている。第１の外部電極１２ｂのそれぞれは、コンデンサ１０，１１に接続され、第２の外部電極１２ｃのそれぞれは、第２のランド電極５（−極性）と第４のランド電極７（＋極性）とに接続されている。フェライトビーズインダクタ部は、第１及び第２の外部電極１２ｂ，１２ｃの対向方向に交差する方向に配置されている。

また、図１１に示すように、複数のコンデンサ部を有するコンデンサアレイ１０Ａと、複数のフェライトビーズインダクタ部を有するフェライトビーズインダクタアレイ１２Ｂを実装してもよい。以上の構成においても、コンデンサ１０，１１及びフェライトビーズインダクタアレイ１２Ａ、コンデンサアレイ１０Ａ及びフェライトビーズインダクタアレイ１２Ｂが電源ライン１，２間に直列に接続されていると共に、フェライトビーズインダクタアレイ１２Ａ、フェライトビーズインダクタアレイ１２Ｂのフェライトビーズインダクタ部において磁界が相殺されるため、ＥＬＳが低減する。そのため、低周波帯域において低インピーダンスを保ちつつ、高周波帯域において高インピーダンスとすることができる。また、コンデンサアレイ、フェライトビーズインダクタアレイを用いることにより、１チップ化が可能となる。

［第２実施形態］
続いて、第２実施形態について説明する。図１２は、第２実施形態に係る電子部品の実装構造を概略的に示す図である。図１２に示す電子部品の実装構造は、コンデンサ１０，１１及びフェライトビーズインダクタ１２，１３の実装構成が第１実施形態と異なっており、コンデンサ１０，１１及びフェライトビーズインダクタ１２，１３の構成は第１実施形態と同様である。

図１２に示すように、電源ライン１から分岐した配線１ａは、第１のランド電極３０に接続されており、電源ライン２から分岐した配線２ａは、第２のランド電極３１に接続されている。第１のランド電極３０と同一直線上（第１の方向）には、第１のランド電極３０に対向する位置に第３のランド電極３２が設けられている。第１のランド電極３０と第３のランド電極３１との間には、接続電極３４が設けられている。

第２のランド電極３１と同一直線上（第２の方向）には、第４のランド電極３３が設けられている。つまり、第２のランド電極３１及び第４のランド電極３３は、第２の方向において接続電極３４を挟むように設けられている。つまり、第１及び第３のランド電極３０，３２と第２及び第４のランド電極３１，３３は、十字状に配置されている。なお、第１〜第４のランド電極３０〜３３及び接続電極３４は、矩形状を呈している。

第３のランド電極３２は、ビアホールＨ３を介して第１のランド電極３０と電気的に接続される。第４のランド電極３３は、ビアホールＨ４を介して第２のランド電極３１と電気的に接続される。このような構成により、第１のランド電極３０と第３のランド電極３２とは、同極性（＋極性）となり、第２のランド電極３１と第４のランド電極３３とは、同極性（−極性）となる。

電子部品の実装構造においては、コンデンサ１０は、第１のランド電極３０及び接続電極３４に跨って配置されている。コンデンサ１１は、接続電極３４及び第３のランド電極３２に跨って配置されている。つまり、コンデンサ１０の第１の外部電極１６は、第１のランド電極３０に接続されおり、第２の外部電極１７は、接続電極３４に接続されている。コンデンサ１１の第１の外部電極１６は、接続電極３４に接続されており、第２の外部電極１７は、第３のランド電極３２に接続されている。

コンデンサ１０とコンデンサ１１とは、上記のように配置されることにより、第１の方向に沿って設けられている。コンデンサ１０とコンデンサ１１とは、第１の方向から見た場合に、重なるように実装されている。

フェライトビーズインダクタ１２は、第２のランド電極３１と接続電極３４とに跨って配置されている。フェライトビーズインダクタ１３は、接続電極３４と第４のランド電極３３とに跨って配置されている。つまり、フェライトビーズインダクタ１２の第１の外部電極１９は、第２のランド電極３１に接続されており、第２の外部電極２０は、接続電極３４に接続されている。フェライトビーズインダクタ１３の第１の外部電極１９は、接続電極３４に接続されており、第２の外部電極２０は、第４のランド電極３３に接続されている。

フェライトビーズインダクタ１２とフェライトビーズインダクタ１３とは、上記のように配置されることにより、第２の方向に沿って設けられている。フェライトビーズインダクタ１２とフェライトビーズインダクタ１３とは、第２の方向から見た場合に、重なるように実装されている。

コンデンサ１０，１１とフェライトビーズインダクタ１２，１３とが上記のように配置されることにより、コンデンサ１０の第２の外部電極１７とコンデンサ１１の第１の外部電極１６とが対向すると共に、フェライトビーズインダクタ１２の第２の外部電極２０とフェライトビーズインダクタ１３の第１の外部電極１９とが対向する。コンデンサ１０，１１の実装方向（第１の方向）とフェライトビーズインダクタ１２，１３の実装方向（第２の方向）とは、互いに交わっている。このような構成により、コンデンサ１０，１１とフェライトビーズインダクタ１２，１３とは、電源ライン１，２の間に直列に実装されている。そして、コンデンサ１０，１１及びフェライトビーズインダクタ１２，１３とＩＣチップ３とは、並列接続の関係になる。

電子部品の実装構造では、コンデンサ１０，１１及びフェライトビーズインダクタ１２，１３において、図１２に示す矢印方向に電流が流れる。すなわち、コンデンサ１０，１１側からフェライトビーズインダクタ１２、１３側に電流が流れる。これにより、フェライトビーズインダクタ１２とフェライトビーズインダクタ１３とにおいて、磁界が相殺されるため、ＥＳＬが低減する。

以上説明したように、本実施形態に係る電子部品の実装構造では、第１実施形態と同様に、コンデンサ１０，１１とフェライトビーズインダクタ１２，１３とが直列となるように電源ライン１，２間に接続されるので、フェライトビーズインダクタ１２，１３の抵抗成分Ｒ１，Ｒ２がコンデンサ１０，１１の等価直列抵抗（ＥＳＲ）として作用する。フェライトビーズインダクタ１２，１３の抵抗成分Ｒ１，Ｒ２は、直流抵抗成分と高周波帯域で増加する損失との和で構成される。したがって、この実装構造によれば、高周波帯域におけるインピーダンスを増加させることができる。また、フェライトビーズインダクタ１２，１３は、電流の流れる方向が互いに逆向きとなるように実装されているため、磁界が相殺される。そのため、高周波帯域においてＥＳＬが更に低減するため、高周波帯域でのインピーダンスを増加させることが可能となり、高周波ノイズを好適に除去することが可能となる。一方、フェライトビーズインダクタ１２，１３は低周波帯域では抵抗成分よりむしろインダクタ成分が機能するため、上記実装構造は低周波帯域でインピーダンスを小さく保つことが可能となる。そして、低周波ノイズに対しては、コンデンサ１０，１１を実装しているため、このコンデンサ１０，１１でその低周波ノイズは吸収され好適に除去することができる。

なお、上記電子部品の実装構造において、コンデンサを貫通コンデンサとしてもよい。具体的には、図１３を参照しながら説明する。図１３に示すように、コンデンサ４０は、貫通コンデンサ（チップ貫通コンデンサ）である。コンデンサ４０は、略直方体状のコンデンサ素体４１と、長手方向において互いに対向する一対の端面に形成された第１の外部電極４２及び第２の外部電極４３と、一対の端面を連結するように伸び且つ互いに対向する一対の側面に形成された接地用端子電極４４，４５とを備えている。

この電子部品の実装構造では、コンデンサ４０の接地用端子電極４４とフェライトビーズインダクタ１２の第２の外部電極２０が対向すると共に、接地用端子電極４５とフェライトビーズインダクタ１３の第２の外部電極２０と対向する。このような構成により、コンデンサ４０が実装された電子部品の実装構造においては、図１３に示す矢印方向に電流が流れる。そのため、コンデンサ１０，１１が実装された場合と同様に、フェライトビーズインダクタ１２，１３は、電流の流れる方向が互いに逆向きとなるため、インダクタ成分が相殺される。

本発明は、上記実施形態に限定されるものではない。例えば、チップ型のフェライトビーズインダクタは、上記の構成のものに限定されない。図１４（ａ）は、他の形態のフェライトビーズインダクタを示す斜視図であり、図１４（ｂ）は、図１４（ａ）に示すフェライトビーズインダクタのｂ−ｂ線断面図である。図１５は、図１４に示すフェライトビーズインダクタの層構成を示す図である。

図１４及び図１５に示すように、フェライトビーズインダクタ５０のフェライトビーズ素体５１は、略長方形状の磁性体層５２上に内部電極５３ａ〜５３ｄが形成されてなる複数（ここでは４つ）の複合層５４ａ〜５４ｄと、複合層５４ａ〜５４ｄの最表層に積層され、保護層として機能する磁性体層５２とによって形成されている。磁性体層５２は、磁性体を含むグリーンシートの焼結体からなり、内部電極５３ａ〜５３ｄは、導電性ペーストの焼結体からなる。なお、実際のフェライトビーズ素体５１では、磁性体層５２間の境界が視認できない程度に一体化されている。

複合層５４ａは、磁性体層５２上に複数（ここでは２つ）の内部電極５３ａ，５３ｂが形成されている。内部電極５３ａは、長方形状を呈し、フェライトビーズ素体５１の第１及び第２の主面の短辺方向とその長辺方向とが平行になるように、磁性体層５２上に形成されている。内部電極５３ａは、長方形状を保ったままフェライトビーズ素体５１の第１及び第２の側面５１ｃ，５１ｄに引き出されるように伸び、第１の外部電極５５及び第２の外部電極５６に電気的且つ機械的に接続される。内部電極５３ｂは、長方形状を呈し、フェライトビーズ素体５１の第１及び第２の主面の短辺方向とその長辺方向とが平行になるように、磁性体層５２上に形成されている。内部電極５３ｂは、内部電極５３ａよりもフェライトビーズ素体５１の第１及び第２の主面５１ａ，５１ｂの長辺方向における幅寸法が大きい。内部電極５３ｂは、長方形状を保ったままフェライトビーズ素体５１の第１及び第２の側面５１ｃ，５１ｄに引き出されるように伸び、第１の外部電極５５及び第２の外部電極５６に電気的且つ機械的に接続される。内部電極５３ａと内部電極５３ｂとは、磁性体層５２上において所定の間隔をあけて配置されている。複合層５４ｃは、複合層５４ａと同様の構成を有している。

複合層５４ｂは、磁性体層５２上に複数（ここでは２つ）の内部電極５３ｃ，５３ｄが形成されている。内部電極５３ｃは、長方形状を呈し、フェライトビーズ素体５１の第１及び第２の主面の短辺方向とその長辺方向とが平行になるように、磁性体層５２上に形成されている。内部電極５３ｃは、長方形状を保ったままフェライトビーズ素体５１の第１及び第２の側面５１ｃ，５１ｄに引き出されるように伸び、第１の外部電極５５及び第２の外部電極５６に電気的且つ機械的に接続される。内部電極５３ｄは、長方形状を呈し、フェライトビーズ素体５１の第１及び第２の主面の短辺方向とその長辺方向とが平行になるように、磁性体層５２上に形成されている。内部電極５３ｄは、内部電極５３ｃよりもフェライトビーズ素体５１の第１及び第２の主面５１ａ，５１ｂの長辺方向における幅寸法が小さい。内部電極５３ｄは、長方形状を保ったままフェライトビーズ素体５１の第１及び第２の側面５１ｃ，５１ｄに引き出されるように伸び、第１の外部電極５５及び第２の外部電極５６に電気的且つ機械的に接続される。内部電極５３ｃと内部電極５３ｄとは、磁性体層５２上において所定の間隔をあけて配置されている。複合層５４ｄは、複合層５４ｂと同様の構成を有している。

フェライトビーズ素体５１において、内部電極５３ａ，５３ｂは、積層方向において磁性体層５２を介して対向して配置されており、内部電極５３ｃ，５３ｄは、積層方向において磁性体層５２を介して対向して配置されている。つまり、複合層５４ａ，５４ｃの内部電極５３ａ，５３ｂは、積層方向において複合層５４ｂ，５４ｄの内部電極５３ｃ，５３ｄと重ならない位置に配置されている。このような構成により、フェライトビーズインダクタ５０では、積層方向において内部電極５３ａ〜５３ｄが磁性体層５２を介して交互に積層されている。これにより、フェライトビーズインダクタ５０では、磁性体層５２同士の密着性の向上を図ることができる。

１，２…電源ライン、１０，１１，４０…コンデンサ、１２，１３，１２Ａ，１２Ｂ，５０…フェライトビーズインダクタ、１５，４１…コンデンサ素体、１５ａ，１５ｂ…第１及び第２の主面、１５ｃ〜１４ｆ…第１〜第４の側面、１６…第１の外部電極、１７…第２の外部電極、１８，５１…フェライトビーズ素体、１８ａ，１８ｂ…第１及び第２の主面、１８ｃ〜１８ｆ…第１〜第４の側面、１９…第１の外部電極、２０…第２の外部電極。

Claims (12)

1. 電源に電流を供給するための少なくとも２本の電源ラインに接続される電子部品の実装構造であって、
   前記電子部品として、コンデンサと複数のビーズインダクタとを備え、
   前記複数のビーズインダクタから見て前記コンデンサと直列に接続されるように、前記少なくとも２本の電源ラインの間に前記コンデンサと前記各ビーズインダクタとが接続されており、
   前記各ビーズインダクタは、互いの磁界が相殺されるように実装されていることを特徴とする電子部品の実装構造。
2. 前記複数のビーズインダクタは、第１のチップビーズインダクタ及び第２のチップビーズインダクタを含み、
   前記第１のチップビーズインダクタ及び前記第２のチップビーズインダクタは、内部電極が配置された素体と、当該素体において互いに対向する一対の外表面に形成された第１の外部電極及び第２の外部電極とをそれぞれ有し、前記第１のチップビーズインダクタの前記第１及び第２の外部電極の対向方向と前記第２のチップビーズインダクタの前記第１及び第２の外部電極の対向方向とが略平行をなすと共に、実装面の面方向において前記対向方向に交差する方向に隣接し、且つ前記対向方向に交差する方向から見たときに重なるように実装されており、
   前記第１のチップビーズインダクタの前記第１の外部電極及び前記第２のチップビーズインダクタの前記第１の外部電極は、前記コンデンサに接続されており、
   前記第１のチップビーズインダクタの前記第２の外部電極と前記第２のチップビーズインダクタの前記第２の外部電極とは、互いに異なる極性に接続されていることを特徴とする請求項１記載の電子部品の実装構造。
3. 前記複数のビーズインダクタは、第１のチップビーズインダクタ及び第２のチップビーズインダクタを含み、
   前記第１のチップビーズインダクタ及び前記第２のチップビーズインダクタは、内部電極が配置された素体と、当該素体において互いに対向する一対の外表面に形成された第１の外部電極及び第２の外部電極とをそれぞれ有し、前記第１のチップビーズインダクタの前記第１の外部電極と前記第２のチップビーズインダクタの前記第１の外部電極とが対向し且つ前記第１及び第２の外部電極の対向方向から見たときに重なるように実装されており、
   前記第１のチップビーズインダクタの前記第１の外部電極及び前記第２のチップビーズインダクタの前記第１の外部電極は、前記コンデンサに接続されており、
   前記第１のチップビーズインダクタの前記第２の外部電極と前記第２のチップビーズインダクタの前記第２の外部電極とは、同じ極性に接続されていることを特徴とする請求項１記載の電子部品の実装構造。
4. 前記ビーズインダクタは、ビーズインダクタアレイであり、
   前記ビーズインダクタアレイは、第１のビーズインダクタ部及び第２のビーズインダクタ部を含み、内部電極が配置された素体と、当該素体において互いに対向する一対の外表面において前記第１のビーズインダクタ部及び前記第２のビーズインダクタ部のそれぞれに対応して形成された第１の外部電極及び第２の外部電極とを有し、
   前記第１のビーズインダクタ部及び前記第２のビーズインダクタ部は、前記第１及び第２の外部電極の対向方向に交差する方向に隣接しており、
   前記第１のビーズインダクタ部の前記第１の外部電極及び前記第２のビーズインダクタ部の前記第１の外部電極は、前記コンデンサに接続されており、
   前記第１のビーズインダクタ部の前記第２の外部電極と前記第２のビーズインダクタ部の前記第２の外部電極とは、互いに異なる極性に接続されていることを特徴とする請求項１記載の電子部品の実装構造。
5. 前記第１及び第２のチップビーズインダクタは、
   磁性体層を介在させて複数の前記内部電極が積層されていると共に、互いに対向する長方形状の第１及び第２の主面と、前記第１及び第２の主面間を連結するように前記第１及び第２の主面の長辺方向に伸び且つ互いに対向する第１及び第２の側面と、前記第１及び第２の主面間を連結するように前記第１及び第２の主面の短辺方向に伸び且つ互いに対向する第３及び第４の側面とを備える前記素体を有し、
   前記第１の外部電極は、前記第１の側面側に形成されており、
   前記第２の外部電極は、前記第２の側面側に形成されていることを特徴とする請求項２又は３記載の電子部品の実装構造。
6. 前記内部電極は、前記第１及び第２の主面の短辺方向に伸び且つ前記第１及び第２の側面に露出して前記第１及び第２の外部電極に接続されており、前記磁性体層上において所定の間隔をあけて複数配置されていることを特徴とする請求項５記載の電子部品の実装構造。
7. 前記内部電極は、前記第１及び第２の主面の短辺方向に伸び且つ前記第１及び第２の側面に露出して前記第１及び第２の外部電極に接続されており、積層方向において前記磁性体層を介して対向して配置されていないことを特徴とする請求項５記載の電子部品の実装構造。
8. 前記電子部品として複数のコンデンサを備え、
   前記各コンデンサは、互いの磁界が相殺されるように実装されていることを特徴とする請求項１〜７のいずれか一項記載の電子部品の実装構造。
9. 前記コンデンサは、チップコンデンサであり、
   前記チップコンデンサは、
   誘電体層を介在させて複数の内部電極が積層されていると共に、互いに対向する長方形状の第１及び第２の主面と、前記第１及び第２の主面間を連結するように前記第１及び第２の主面の長辺方向に伸び且つ互いに対向する第１及び第２の側面と、前記第１及び第２の主面間を連結するように前記第１及び第２の主面の短辺方向に伸び且つ互いに対向する第３及び第４の側面とを備える素体と、
   前記第１の側面側に形成された第１の外部電極と、
   前記第２の側面側に形成された第２の外部電極とを有することを特徴とする請求項８記載の電子部品の実装構造。
10. 前記コンデンサの前記第１及び第２の外部電極の幅寸法は、前記ビーズインダクタの前記第１及び第２の外部電極の幅寸法と略同等であることを特徴とする請求項９記載の電子部品の実装構造。
11. 前記コンデンサは、コンデンサアレイであることを特徴とする請求項８記載の電子部品の実装構造。
12. 前記コンデンサは、チップ貫通コンデンサであり、
    前記第１のビーズインダクタの前記第１の外部電極と前記第２のビーズインダクタの前記第１の外部電極とは、前記チップ貫通コンデンサを挟んで対向していることを特徴とする請求項３記載の電子部品の実装構造。
    

Images