JP3827983B2 - 半導体評価方法および半導体評価装置 - Google Patents
半導体評価方法および半導体評価装置 Download PDFInfo
- Publication number
- JP3827983B2 JP3827983B2 JP2001291522A JP2001291522A JP3827983B2 JP 3827983 B2 JP3827983 B2 JP 3827983B2 JP 2001291522 A JP2001291522 A JP 2001291522A JP 2001291522 A JP2001291522 A JP 2001291522A JP 3827983 B2 JP3827983 B2 JP 3827983B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive films
- insulating film
- conductive
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタやＭＯＳキャパシタ等における絶縁膜の下部に位置する導電膜表面の不純物濃度を評価する半導体評価方法および半導体評価装置に関する。
【０００２】
【従来の技術】
半導体基板中の不純物濃度は深さ方向に分布しているが、半導体装置の電気特性は表面近傍での不純物濃度に敏感である。このため、表面不純物濃度を正確に測定する技術が半導体装置の設計および製造の面から不可欠である。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来は、基板深さ方向の不純物濃度を測定する際、半導体装置を削り取りながらSIMS(Secondary Ion Mass Spectrometry)という方法を使って測定するのが一般的であった。この方法では測定後の半導体装置を破壊してしまう上に、削り取る深さを非常に薄くし、しかもその幅を正確にしなければ十分な測定精度が得られないという問題がある。
【０００４】
また、ウエハ表面を部分的に削り取るのは技術的に難しい上に、部分的に削り取るだけでは、ウエハ表面上の不純物濃度の全体的な分布を評価することはできない。さらに、ウエハ表面を削り取った個所では、不純物濃度が変化するおそれもある。
【０００５】
本発明は、上記の問題点に鑑みてなされたもので、その目的は、半導体基板上に形成された半導体装置を破壊することなく、基板表面の不純物濃度の分布を精度よく測定可能な半導体評価方法および半導体評価装置を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様によれば、絶縁膜の上面に第１導電膜が形成され前記絶縁膜の下面に第２導電膜が形成された半導体装置の電気的特性をシミュレータを用いて評価する半導体評価方法であって、前記第１および第２導電膜と前記絶縁膜とが形成された測定用半導体装置の前記絶縁膜に対して、前記測定用半導体装置が破壊されない程度の電圧を印加した状態で、前記絶縁膜を介して前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を測定するステップと、前記半導体装置の前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を前記シミュレータにより計算し、その計算結果が測定結果に一致するように前記絶縁膜の膜厚を調節するステップと、前記絶縁膜を挟む前記第1及び第２導電膜間の電位差の変動幅が１Ｖ以下になるような電圧を印加した状態で、前記絶縁膜を介して前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を測定するステップと、前記半導体装置の前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を前記シミュレータにより計算し、その計算結果が測定結果に一致するように前記第２導電膜の表面不純物濃度を決定するステップと、を備え、前記第 1 導電膜がゲート電極、前記第２導電膜がシリコン基板であることを特徴とする半導体評価方法を提供するものである。
【０００７】
また、本発明の一態様によれば、絶縁膜の上面に第１導電膜が形成され前記絶縁膜の下面に第２導電膜が形成された半導体装置の電気的特性をシミュレータを用いて評価する半導体評価装置であって、前記第１および第２導電膜と前記絶縁膜とが形成された測定用半導体装置の前記第１導電膜に対して、前記半導体装置が破壊しない程度の電圧を印加した状態で、前記絶縁膜を介して前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を測定する初期特性測定部と、前記半導体装置の前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を前記シミュレータにより計算し、その計算結果が測定結果に一致するように前記絶縁膜の膜厚を調節する膜厚逆抽出部と、前記絶縁膜を挟む前記第1及び第２導電膜間の電位差の変動幅が１Ｖ以下になるような電圧を印加した状態で、前記絶縁膜を介して前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を測定するＭＯＳ特性測定部と、前記測定用半導体装置の前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を前記シミュレータにより計算し、その計算結果が測定結果に一致するように前記第２導電膜の表面不純物濃度を決定する表面濃度決定部と、を備え、前記第 1 導電膜が、ゲート電極、前記第２導電膜がシリコン基板であることを特徴とする半導体評価装置を提供するものである。
【０００８】
本発明では、絶縁膜にほとんど電界がかからない低電界領域で、第１および第２導電膜間を流れる電流と第１および第２導電膜間の容量との少なくとも一方を測定し、その測定結果に基づいて第２導電膜の表面不純物濃度を決定するため、基板のバルク部分の不純物濃度に影響されることなく、簡易かつ精度よく不純物濃度を決定できる。
【０００９】
【発明の実施の形態】
以下、本発明に係る半導体評価方法および半導体評価装置について、図面を参照しながら具体的に説明する。
【００１０】
図１は本発明に係る半導体評価装置の一実施形態の概略構成を示すブロック図である。図１の半導体評価装置は、ＭＯＳトランジスタやＭＯＳキャパシタ内の絶縁膜の下部に形成された導電膜表面の不純物濃度を決定するものである。以下では、ＭＯＳトランジスタを例にとって説明するが、ＭＯＳキャパシタを用いても同様である。また、ＭＯＳトランジスタやＭＯＳキャパシタ内の絶縁膜の上部に形成された導電膜を第１導電膜、絶縁膜の下部に位置する導電膜を第２導電膜と呼ぶ。
【００１１】
図１の半導体評価装置は、初期特性測定部１と、膜厚逆抽出部２と、ＭＯＳ特性測定部３と、表面濃度決定部４とを備えている。
【００１２】
初期特性測定部１は、測定試料中の絶縁膜の上部に形成された第１導電膜にＭＯＳトランジスタが破壊しない程度の電圧（例えば、１Ｖ程度）を印加した状態で、絶縁膜を介して第１および第２導電膜間を流れる電流、あるいは第１および代２導電膜間の容量を測定する。
【００１３】
膜厚逆抽出部２は、第２導電膜の表面濃度の初期値を設定し、第１導電膜に上記の電圧を印加した状態で、第１および第２導電膜間を流れる電流、または第１および第２導電膜間の容量をシミュレータを用いて計算する。そして、その計算結果が前記初期特性測定部１に一致するように、上述した絶縁膜の膜厚を調節して、上記電流または容量の計算を繰り返す。計算結果と測定結果が一致したときの絶縁膜の膜厚が逆抽出された膜厚になる。
【００１４】
ＭＯＳ特性測定部３は、絶縁膜の電圧の変動幅が所定電圧以下になるような電圧範囲内の電圧を測定試料、ここではＭＯＳトランジスタの第１導電膜に印加した状態で、絶縁膜を介して第1および第２導電膜間を流れる電流か、または第１および第２導電膜間の容量を測定する。すなわち、ＭＯＳトランジスタのゲート電流密度とゲート電圧との関係（Ｊ−Ｖ特性）またはゲート容量とゲート電圧との関係（Ｃ−Ｖ特性）を測定する。
【００１５】
表面濃度決定部４は、絶縁膜の電圧の変動幅が所定電圧以下になるような電圧範囲について、シミュレータによりＪ−Ｖ特性またはＣ−Ｖ特性を計算し、その計算結果がＭＯＳ特性測定部３で測定した測定結果に一致するように、第２導電膜の表面不純物濃度を調節してＪ−Ｖ特性またはＣ−Ｖ特性の計算を繰り返す。
【００１６】
本実施形態は、絶縁膜厚を調節しながら計算したゲート電流またはゲート容量を測定結果に一致させることにより絶縁膜厚を逆抽出する第一段階を経た後に、逆抽出した絶縁膜厚をシミュレータに入力して第２導電膜の表面不純物濃度を調節しながら計算したＪ−Ｖ特性またはＣ−Ｖ特性を測定試料による測定結果に一致させることにより表面不純物濃度を逆抽出する第二段階を行う。
【００１７】
このような二段階の逆抽出法が可能になるのは、図２に示すように、ＭＯＳキャパシタやＭＯＳトランジスタのＪ−Ｖ特性曲線やＣ−Ｖ特性曲線における表面不純物濃度依存性が低ゲート電圧領域側（例えば、−１Ｖ〜０Ｖ）に限られるためである。
【００１８】
図２（ａ）はｎ-基板、図２（ｂ）はｐ-基板の表面不純物濃度依存性を示している。ｎ-基板では、表面不純物濃度の増大に伴い、低電界領域のゲート電流が増大する。一方、ｐ-基板では、表面不純物濃度の増大に伴い、低電界領域のゲート電流が減少する。
【００１９】
ここで、このような特徴が得られる原因を、図３を用いて説明する。図３（ａ）はゲート電圧と絶縁膜（例えば、酸化膜）電圧との関係を示している。図３（ａ）からわかるように、ゲート電圧が−１Ｖから０Ｖの電圧範囲では絶縁膜電圧はあまり変化しない。すなわち、この電圧範囲は、絶縁膜に電界がかかりにくい低電界領域である。
【００２０】
ゲート電圧が−１Ｖ〜０Ｖの電圧範囲内のエネルギーバンドは図３（ｂ）のようになり、０Ｖを超える電圧範囲内のエネルギーバンドは図３（ｃ）のようになる。
【００２１】
図３（ｂ）に示すように、絶縁膜に電界があまりかからない低電界領域では、バンドの曲がり（バンドベンディング）が表面領域に限られ、表面電荷密度Ｑsが表面領域のみで決定されるのがわかる。すなわち、表面不純物濃度が表面電荷密度を決定する。このような低電界時に流れるゲート電流やゲート容量は、表面電荷密度に敏感なので、結局、ゲート電流もゲート容量も表面不純物濃度に敏感になる。
【００２２】
一方、図３（ｃ）に示すように、絶縁膜に高電界がかかる高電界領域では、基板のバルク部分までバンドが曲がるため、表面電荷密度に与える表面不純物濃度の影響は相対的に小さくなる。
【００２３】
このように、ＭＯＳトランジスタのゲート電流およびゲート容量の表面不純物濃度依存性は、絶縁膜に電界がほとんどかからない低電界領域に限定される。
【００２４】
図４は図１の半導体評価装置の処理動作を示すフローチャートである。まず、シミュレータに対して、第２導電膜を形成する基板のバルク部分の不純物濃度とゲートポリシリコンからなる第１導電膜の不純物濃度とを与える（ステップＳ１）。
【００２５】
次に、測定装置を用いて、測定試料のＪ−Ｖ特性かＣ−Ｖ特性を測定する（ステップＳ２）。例えば、Ｊ−Ｖ特性を測定する場合、絶縁膜が破壊しない程度の電界が絶縁膜にかかるように、ゲートポリシリコンに所定の電圧（例えば、１Ｖ）を印加した状態で、測定装置にてゲート電流Ｊを測定する。これらステップＳ１およびＳ２の処理は初期特性測定部１が行う。
【００２６】
次に、シミュレータに対して、第２導電膜の初期値として適当な表面濃度を与える（ステップＳ３）。次に、ＭＯＳトランジスタのゲート電流を精度よく再現できるように予め用意されたシミュレータを用い、ゲート電圧を例えば１Ｖとしてゲート電流を計算し、その計算結果がステップＳ２の測定結果に一致するまで、絶縁膜の膜厚を調整してゲート電流の計算を繰り返す（ステップＳ４）。以上の処理により、絶縁膜の膜厚が逆抽出される。このステップＳ３およびＳ４の処理は膜厚逆抽出部２が行う。
【００２７】
次に、絶縁膜に電界がかからないような電圧範囲内にゲート電圧を設定した状態で、シミュレータによりＪ−Ｖ特性またはＣ−Ｖ特性を計算し、その計算結果がステップＳ２による測定結果に一致するまで、基板の表面不純物濃度を調節してＪ−Ｖ特性またはＣ−Ｖ特性の計算を繰り返す（ステップＳ５）。これにより、基板の表面不純物濃度が逆抽出される。このステップＳ５の処理は、表面濃度決定部４が行う。
【００２８】
ここで、Ｊ−Ｖ特性は、例えば（１）式で表される。
【００２９】
【数１】
（１）式において、mdeは状態密度電子質量、ECpolyはポリシリコンの伝導帯端、ECsubは基板シリコンの伝導帯端、ｔoxは絶縁膜厚、ｑ＝1.6×10-19[C]、Ｍc＝６である。
【００３０】
（１）式中の関数ｆは、（２）式で表される。
【００３１】
【数２】
（２）式において、ＥFはフェルミ準位、kB＝1.38×10-23[J/K]、Ｔは絶対温度[K]である。
【００３２】
（１）式中のκは、（３）式で表される。
【００３３】
【数３】
（３）式において、ECoxは絶縁膜の伝導帯端である。
【００３４】
（３）式中のｍoxは、（４）式で表される。
【００３５】
【数４】
（４）式において,EGoxは絶縁膜のエネルギーバンドギャップ、ｍpはパラボリック・トンネルマス、ｍFはフランツのトンネルマス、ｍcは伝導帯トンネルマス、ｍvは価電子帯トンネルマスである。
【００３６】
（１）式中のΨspolyとΨssubとの間には、以下の関係が成り立つ。
【００３７】
【数５】
（５）式中の関数Ｆは、（６）式で表される。
【００３８】
【数６】
（６）式中のβとＬDはそれぞれ（７）式および（８）式で表される。
【００３９】
【数７】
【数８】
（８）式において、εs＝11.9×ε0で、ε0＝8.85×10-12[F/m]である。
【００４０】
図５は上述した二段階逆抽出法により得られた調節パラメータ（絶縁膜厚と表面不純物濃度）を（１）式に代入して計算した直接トンネル電流と、ＭＯＳトランジスタで測定したゲート電流との一致の度合いを比較した図である。図５の横軸はゲート電圧を、縦軸は直接トンネル電流（ゲート電流）を示している。
【００４１】
図示のように、広範なゲート電圧範囲について計算結果と測定結果はほぼ完全に一致しており、本実施形態の計算手法の精度が十分に高いことがわかる。
【００４２】
一方、Ｃ−Ｖ特性は（９）式で表される。
【００４３】
【数９】
（９）式中のＱsは（１０）式で表される。
【００４４】
【数１０】
上述した図４のステップＳ５では、（１）式によりＪ−Ｖ特性を計算するか、あるいは（９）式によりＣ−Ｖ特性を計算し、その計算結果を測定結果と比較し、両方の結果が一致しなければ、基板の表面不純物濃度を調節して、再度Ｊ−Ｖ特性またはＣ−Ｖ特性を計算して、測定結果と比較する。このような計算処理を繰り返すことで、基板の表面不純物濃度を逆抽出することができる。
【００４５】
図５の二段階逆抽出法により得られた基板の表面不純物濃度は、例えばＭＯＳトランジスタのしきい値電圧を計算するのに用いられる。しきい値電圧は、表面不純物濃度ＮA 'を用いると、（１１）式で表される。
【００４６】
【数１１】
（１１）式において、ΨBは真性半導体のフェルミ準位と基板のフェルミ準位との電位差、Ｃiは絶縁膜容量[F/cm2]である。
【００４７】
このように、本実施形態では、まずゲート電圧を１Ｖ程度に設定して、絶縁膜厚を調節しながらゲート電流やゲート容量の計算結果と測定結果とをフィッティングさせて絶縁膜厚を逆抽出し、次に、ゲート電圧が−１Ｖ〜０Ｖの範囲内で、基板の表面不純物濃度を調節しながらＪ−Ｖ特性またはＣ−Ｖ特性の計算結果と測定結果とをフィッティングさせて表面不純物濃度を逆抽出するため、絶縁膜の下部の基板の表面不純物濃度を精度よく予測できる。
【００４８】
すなわち、表面不純物濃度を逆抽出する際、絶縁膜に電圧がかからないような電圧範囲内の電圧（−１Ｖ〜０Ｖ）を第１導電膜に印加するため、基板のバルク部分の不純物濃度の影響を受けることなく、簡易な手法で精度よく表面不純物濃度を計算できる。
【００４９】
上述した本実施形態の二段階逆抽出法による表面不純物濃度の非破壊測定は、拡散層のチャネル電界に与える影響が相対的に小さくなるほど長いゲートを持つMOSFETを半導体測定装置として用いる。その他、保護素子部のライン・アンド・スペースパターンを用いてもよいし、あるいは予め選択的にウエハ上に配置されたＭＯＳトランジスタやＭＯＳキャパシタを用いてもよい。
【００５０】
図６は半導体装置の製造に用いられるウエハの平面図である。一枚のウエハ上には多数のチップが形成されているが、ウエハには若干の空きスペースが残されている。このような空きスペースに本実施形態の半導体測定装置となるＭＯＳトランジスタやＭＯＳキャパシタを予め形成しておけば、半導体測定装置以外のチップに非接触の状態で上述した評価処理を行うことができる。したがって、評価処理を行ったウエハについても、通常通りチップの製造を行うことができ、ウエハを無駄にしなくて済む。
【００５１】
ところで、図６では、ウエハ上の複数箇所に分散して測定試料を形成している。このように、複数の測定試料を分散して形成すると、ウエハの反りや歪み等が表面不純物濃度にどのように影響するかを調べることができる。
【００５２】
図７は、ウエハをロット単位で製造する場合に、一ロット分のウエハの配置を示す図である。ウエハ上の複数の測定点での表面不純物濃度分布にばらつきがなくても、ウエハごとの表面不純物濃度の測定結果にずれが生じる場合がある。通常、複数のウエハをロット単位で処理するので、複数のウエハを収納するチェンバ内のガス分圧や温度の偏りが表面不純物濃度にどのように影響しているか調べることができる。
【００５３】
このように、本実施形態の表面不純物濃度測定技術を用いれば、基板の反りや歪み、あるいはチェンバ内のガス分圧や温度の分布等の半導体製造プロセスのリスク要因を調べることができる。
【００５４】
上述した実施形態で説明した半導体評価装置は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、半導体評価装置の機能を実現するプログラムをフロッピーディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
【００５５】
また、半導体評価装置の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
【００５６】
【発明の効果】
以上詳細に説明したように、本発明によれば、絶縁膜に電圧がかからないような電圧範囲内の電圧を第１導電膜に印加して、第２導電膜の表面不純物濃度を決定するため、表面不純物濃度の計算精度が向上し、ひいては、ＭＯＳトランジスタのしきい値電圧を精度よく計算できる。
【００５７】
また、測定点を分布させることにより、半導体製造プロセスのリスク要因を分析することも可能になる。
【図面の簡単な説明】
【図１】本発明に係る半導体評価装置の一実施形態の概略構成を示すブロック図。
【図２】（ａ）はｎ-基板、（ｂ）はｐ-基板の表面不純物濃度依存性を示す図。
【図３】（ａ）はゲート電圧に対する絶縁膜（例えば、酸化膜）電圧の特性図、（ｂ）はゲート電圧が−１Ｖ〜０Ｖの電圧範囲内のエネルギーバンド図、（ｃ）は０Ｖを超える電圧範囲内のエネルギーバンド図。
【図４】図１の半導体評価装置の処理動作を示すフローチャート。
【図５】二段階逆抽出法により得られた調節パラメータを用いて計算した直接トンネル電流と、半導体測定装置であるＭＯＳトランジスタやＭＯＳキャパシタで測定したゲート電流との一致の度合いを比較した図。
【図６】半導体装置の製造に用いられるウエハの平面図。
【図７】ウエハをロット単位で製造する場合に、一ロット分のウエハの配置を示す図。
【符号の説明】
１ 初期特性測定部
２ 膜厚逆抽出部
３ ＭＯＳ特性測定部
４ 表面濃度決定部
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタやＭＯＳキャパシタ等における絶縁膜の下部に位置する導電膜表面の不純物濃度を評価する半導体評価方法および半導体評価装置に関する。
【０００２】
【従来の技術】
半導体基板中の不純物濃度は深さ方向に分布しているが、半導体装置の電気特性は表面近傍での不純物濃度に敏感である。このため、表面不純物濃度を正確に測定する技術が半導体装置の設計および製造の面から不可欠である。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来は、基板深さ方向の不純物濃度を測定する際、半導体装置を削り取りながらSIMS(Secondary Ion Mass Spectrometry)という方法を使って測定するのが一般的であった。この方法では測定後の半導体装置を破壊してしまう上に、削り取る深さを非常に薄くし、しかもその幅を正確にしなければ十分な測定精度が得られないという問題がある。
【０００４】
また、ウエハ表面を部分的に削り取るのは技術的に難しい上に、部分的に削り取るだけでは、ウエハ表面上の不純物濃度の全体的な分布を評価することはできない。さらに、ウエハ表面を削り取った個所では、不純物濃度が変化するおそれもある。
【０００５】
本発明は、上記の問題点に鑑みてなされたもので、その目的は、半導体基板上に形成された半導体装置を破壊することなく、基板表面の不純物濃度の分布を精度よく測定可能な半導体評価方法および半導体評価装置を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様によれば、絶縁膜の上面に第１導電膜が形成され前記絶縁膜の下面に第２導電膜が形成された半導体装置の電気的特性をシミュレータを用いて評価する半導体評価方法であって、前記第１および第２導電膜と前記絶縁膜とが形成された測定用半導体装置の前記絶縁膜に対して、前記測定用半導体装置が破壊されない程度の電圧を印加した状態で、前記絶縁膜を介して前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を測定するステップと、前記半導体装置の前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を前記シミュレータにより計算し、その計算結果が測定結果に一致するように前記絶縁膜の膜厚を調節するステップと、前記絶縁膜を挟む前記第1及び第２導電膜間の電位差の変動幅が１Ｖ以下になるような電圧を印加した状態で、前記絶縁膜を介して前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を測定するステップと、前記半導体装置の前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を前記シミュレータにより計算し、その計算結果が測定結果に一致するように前記第２導電膜の表面不純物濃度を決定するステップと、を備え、前記第 1 導電膜がゲート電極、前記第２導電膜がシリコン基板であることを特徴とする半導体評価方法を提供するものである。
【０００７】
また、本発明の一態様によれば、絶縁膜の上面に第１導電膜が形成され前記絶縁膜の下面に第２導電膜が形成された半導体装置の電気的特性をシミュレータを用いて評価する半導体評価装置であって、前記第１および第２導電膜と前記絶縁膜とが形成された測定用半導体装置の前記第１導電膜に対して、前記半導体装置が破壊しない程度の電圧を印加した状態で、前記絶縁膜を介して前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を測定する初期特性測定部と、前記半導体装置の前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を前記シミュレータにより計算し、その計算結果が測定結果に一致するように前記絶縁膜の膜厚を調節する膜厚逆抽出部と、前記絶縁膜を挟む前記第1及び第２導電膜間の電位差の変動幅が１Ｖ以下になるような電圧を印加した状態で、前記絶縁膜を介して前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を測定するＭＯＳ特性測定部と、前記測定用半導体装置の前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を前記シミュレータにより計算し、その計算結果が測定結果に一致するように前記第２導電膜の表面不純物濃度を決定する表面濃度決定部と、を備え、前記第 1 導電膜が、ゲート電極、前記第２導電膜がシリコン基板であることを特徴とする半導体評価装置を提供するものである。
【０００８】
本発明では、絶縁膜にほとんど電界がかからない低電界領域で、第１および第２導電膜間を流れる電流と第１および第２導電膜間の容量との少なくとも一方を測定し、その測定結果に基づいて第２導電膜の表面不純物濃度を決定するため、基板のバルク部分の不純物濃度に影響されることなく、簡易かつ精度よく不純物濃度を決定できる。
【０００９】
【発明の実施の形態】
以下、本発明に係る半導体評価方法および半導体評価装置について、図面を参照しながら具体的に説明する。
【００１０】
図１は本発明に係る半導体評価装置の一実施形態の概略構成を示すブロック図である。図１の半導体評価装置は、ＭＯＳトランジスタやＭＯＳキャパシタ内の絶縁膜の下部に形成された導電膜表面の不純物濃度を決定するものである。以下では、ＭＯＳトランジスタを例にとって説明するが、ＭＯＳキャパシタを用いても同様である。また、ＭＯＳトランジスタやＭＯＳキャパシタ内の絶縁膜の上部に形成された導電膜を第１導電膜、絶縁膜の下部に位置する導電膜を第２導電膜と呼ぶ。
【００１１】
図１の半導体評価装置は、初期特性測定部１と、膜厚逆抽出部２と、ＭＯＳ特性測定部３と、表面濃度決定部４とを備えている。
【００１２】
初期特性測定部１は、測定試料中の絶縁膜の上部に形成された第１導電膜にＭＯＳトランジスタが破壊しない程度の電圧（例えば、１Ｖ程度）を印加した状態で、絶縁膜を介して第１および第２導電膜間を流れる電流、あるいは第１および代２導電膜間の容量を測定する。
【００１３】
膜厚逆抽出部２は、第２導電膜の表面濃度の初期値を設定し、第１導電膜に上記の電圧を印加した状態で、第１および第２導電膜間を流れる電流、または第１および第２導電膜間の容量をシミュレータを用いて計算する。そして、その計算結果が前記初期特性測定部１に一致するように、上述した絶縁膜の膜厚を調節して、上記電流または容量の計算を繰り返す。計算結果と測定結果が一致したときの絶縁膜の膜厚が逆抽出された膜厚になる。
【００１４】
ＭＯＳ特性測定部３は、絶縁膜の電圧の変動幅が所定電圧以下になるような電圧範囲内の電圧を測定試料、ここではＭＯＳトランジスタの第１導電膜に印加した状態で、絶縁膜を介して第1および第２導電膜間を流れる電流か、または第１および第２導電膜間の容量を測定する。すなわち、ＭＯＳトランジスタのゲート電流密度とゲート電圧との関係（Ｊ−Ｖ特性）またはゲート容量とゲート電圧との関係（Ｃ−Ｖ特性）を測定する。
【００１５】
表面濃度決定部４は、絶縁膜の電圧の変動幅が所定電圧以下になるような電圧範囲について、シミュレータによりＪ−Ｖ特性またはＣ−Ｖ特性を計算し、その計算結果がＭＯＳ特性測定部３で測定した測定結果に一致するように、第２導電膜の表面不純物濃度を調節してＪ−Ｖ特性またはＣ−Ｖ特性の計算を繰り返す。
【００１６】
本実施形態は、絶縁膜厚を調節しながら計算したゲート電流またはゲート容量を測定結果に一致させることにより絶縁膜厚を逆抽出する第一段階を経た後に、逆抽出した絶縁膜厚をシミュレータに入力して第２導電膜の表面不純物濃度を調節しながら計算したＪ−Ｖ特性またはＣ−Ｖ特性を測定試料による測定結果に一致させることにより表面不純物濃度を逆抽出する第二段階を行う。
【００１７】
このような二段階の逆抽出法が可能になるのは、図２に示すように、ＭＯＳキャパシタやＭＯＳトランジスタのＪ−Ｖ特性曲線やＣ−Ｖ特性曲線における表面不純物濃度依存性が低ゲート電圧領域側（例えば、−１Ｖ〜０Ｖ）に限られるためである。
【００１８】
図２（ａ）はｎ-基板、図２（ｂ）はｐ-基板の表面不純物濃度依存性を示している。ｎ-基板では、表面不純物濃度の増大に伴い、低電界領域のゲート電流が増大する。一方、ｐ-基板では、表面不純物濃度の増大に伴い、低電界領域のゲート電流が減少する。
【００１９】
ここで、このような特徴が得られる原因を、図３を用いて説明する。図３（ａ）はゲート電圧と絶縁膜（例えば、酸化膜）電圧との関係を示している。図３（ａ）からわかるように、ゲート電圧が−１Ｖから０Ｖの電圧範囲では絶縁膜電圧はあまり変化しない。すなわち、この電圧範囲は、絶縁膜に電界がかかりにくい低電界領域である。
【００２０】
ゲート電圧が−１Ｖ〜０Ｖの電圧範囲内のエネルギーバンドは図３（ｂ）のようになり、０Ｖを超える電圧範囲内のエネルギーバンドは図３（ｃ）のようになる。
【００２１】
図３（ｂ）に示すように、絶縁膜に電界があまりかからない低電界領域では、バンドの曲がり（バンドベンディング）が表面領域に限られ、表面電荷密度Ｑsが表面領域のみで決定されるのがわかる。すなわち、表面不純物濃度が表面電荷密度を決定する。このような低電界時に流れるゲート電流やゲート容量は、表面電荷密度に敏感なので、結局、ゲート電流もゲート容量も表面不純物濃度に敏感になる。
【００２２】
一方、図３（ｃ）に示すように、絶縁膜に高電界がかかる高電界領域では、基板のバルク部分までバンドが曲がるため、表面電荷密度に与える表面不純物濃度の影響は相対的に小さくなる。
【００２３】
このように、ＭＯＳトランジスタのゲート電流およびゲート容量の表面不純物濃度依存性は、絶縁膜に電界がほとんどかからない低電界領域に限定される。
【００２４】
図４は図１の半導体評価装置の処理動作を示すフローチャートである。まず、シミュレータに対して、第２導電膜を形成する基板のバルク部分の不純物濃度とゲートポリシリコンからなる第１導電膜の不純物濃度とを与える（ステップＳ１）。
【００２５】
次に、測定装置を用いて、測定試料のＪ−Ｖ特性かＣ−Ｖ特性を測定する（ステップＳ２）。例えば、Ｊ−Ｖ特性を測定する場合、絶縁膜が破壊しない程度の電界が絶縁膜にかかるように、ゲートポリシリコンに所定の電圧（例えば、１Ｖ）を印加した状態で、測定装置にてゲート電流Ｊを測定する。これらステップＳ１およびＳ２の処理は初期特性測定部１が行う。
【００２６】
次に、シミュレータに対して、第２導電膜の初期値として適当な表面濃度を与える（ステップＳ３）。次に、ＭＯＳトランジスタのゲート電流を精度よく再現できるように予め用意されたシミュレータを用い、ゲート電圧を例えば１Ｖとしてゲート電流を計算し、その計算結果がステップＳ２の測定結果に一致するまで、絶縁膜の膜厚を調整してゲート電流の計算を繰り返す（ステップＳ４）。以上の処理により、絶縁膜の膜厚が逆抽出される。このステップＳ３およびＳ４の処理は膜厚逆抽出部２が行う。
【００２７】
次に、絶縁膜に電界がかからないような電圧範囲内にゲート電圧を設定した状態で、シミュレータによりＪ−Ｖ特性またはＣ−Ｖ特性を計算し、その計算結果がステップＳ２による測定結果に一致するまで、基板の表面不純物濃度を調節してＪ−Ｖ特性またはＣ−Ｖ特性の計算を繰り返す（ステップＳ５）。これにより、基板の表面不純物濃度が逆抽出される。このステップＳ５の処理は、表面濃度決定部４が行う。
【００２８】
ここで、Ｊ−Ｖ特性は、例えば（１）式で表される。
【００２９】
【数１】
【００３０】
（１）式中の関数ｆは、（２）式で表される。
【００３１】
【数２】
【００３２】
（１）式中のκは、（３）式で表される。
【００３３】
【数３】
【００３４】
（３）式中のｍoxは、（４）式で表される。
【００３５】
【数４】
【００３６】
（１）式中のΨspolyとΨssubとの間には、以下の関係が成り立つ。
【００３７】
【数５】
【００３８】
【数６】
【００３９】
【数７】
【００４０】
図５は上述した二段階逆抽出法により得られた調節パラメータ（絶縁膜厚と表面不純物濃度）を（１）式に代入して計算した直接トンネル電流と、ＭＯＳトランジスタで測定したゲート電流との一致の度合いを比較した図である。図５の横軸はゲート電圧を、縦軸は直接トンネル電流（ゲート電流）を示している。
【００４１】
図示のように、広範なゲート電圧範囲について計算結果と測定結果はほぼ完全に一致しており、本実施形態の計算手法の精度が十分に高いことがわかる。
【００４２】
一方、Ｃ−Ｖ特性は（９）式で表される。
【００４３】
【数９】
【００４４】
【数１０】
【００４５】
図５の二段階逆抽出法により得られた基板の表面不純物濃度は、例えばＭＯＳトランジスタのしきい値電圧を計算するのに用いられる。しきい値電圧は、表面不純物濃度ＮA 'を用いると、（１１）式で表される。
【００４６】
【数１１】
【００４７】
このように、本実施形態では、まずゲート電圧を１Ｖ程度に設定して、絶縁膜厚を調節しながらゲート電流やゲート容量の計算結果と測定結果とをフィッティングさせて絶縁膜厚を逆抽出し、次に、ゲート電圧が−１Ｖ〜０Ｖの範囲内で、基板の表面不純物濃度を調節しながらＪ−Ｖ特性またはＣ−Ｖ特性の計算結果と測定結果とをフィッティングさせて表面不純物濃度を逆抽出するため、絶縁膜の下部の基板の表面不純物濃度を精度よく予測できる。
【００４８】
すなわち、表面不純物濃度を逆抽出する際、絶縁膜に電圧がかからないような電圧範囲内の電圧（−１Ｖ〜０Ｖ）を第１導電膜に印加するため、基板のバルク部分の不純物濃度の影響を受けることなく、簡易な手法で精度よく表面不純物濃度を計算できる。
【００４９】
上述した本実施形態の二段階逆抽出法による表面不純物濃度の非破壊測定は、拡散層のチャネル電界に与える影響が相対的に小さくなるほど長いゲートを持つMOSFETを半導体測定装置として用いる。その他、保護素子部のライン・アンド・スペースパターンを用いてもよいし、あるいは予め選択的にウエハ上に配置されたＭＯＳトランジスタやＭＯＳキャパシタを用いてもよい。
【００５０】
図６は半導体装置の製造に用いられるウエハの平面図である。一枚のウエハ上には多数のチップが形成されているが、ウエハには若干の空きスペースが残されている。このような空きスペースに本実施形態の半導体測定装置となるＭＯＳトランジスタやＭＯＳキャパシタを予め形成しておけば、半導体測定装置以外のチップに非接触の状態で上述した評価処理を行うことができる。したがって、評価処理を行ったウエハについても、通常通りチップの製造を行うことができ、ウエハを無駄にしなくて済む。
【００５１】
ところで、図６では、ウエハ上の複数箇所に分散して測定試料を形成している。このように、複数の測定試料を分散して形成すると、ウエハの反りや歪み等が表面不純物濃度にどのように影響するかを調べることができる。
【００５２】
図７は、ウエハをロット単位で製造する場合に、一ロット分のウエハの配置を示す図である。ウエハ上の複数の測定点での表面不純物濃度分布にばらつきがなくても、ウエハごとの表面不純物濃度の測定結果にずれが生じる場合がある。通常、複数のウエハをロット単位で処理するので、複数のウエハを収納するチェンバ内のガス分圧や温度の偏りが表面不純物濃度にどのように影響しているか調べることができる。
【００５３】
このように、本実施形態の表面不純物濃度測定技術を用いれば、基板の反りや歪み、あるいはチェンバ内のガス分圧や温度の分布等の半導体製造プロセスのリスク要因を調べることができる。
【００５４】
上述した実施形態で説明した半導体評価装置は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、半導体評価装置の機能を実現するプログラムをフロッピーディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
【００５５】
また、半導体評価装置の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
【００５６】
【発明の効果】
以上詳細に説明したように、本発明によれば、絶縁膜に電圧がかからないような電圧範囲内の電圧を第１導電膜に印加して、第２導電膜の表面不純物濃度を決定するため、表面不純物濃度の計算精度が向上し、ひいては、ＭＯＳトランジスタのしきい値電圧を精度よく計算できる。
【００５７】
また、測定点を分布させることにより、半導体製造プロセスのリスク要因を分析することも可能になる。
【図面の簡単な説明】
【図１】本発明に係る半導体評価装置の一実施形態の概略構成を示すブロック図。
【図２】（ａ）はｎ-基板、（ｂ）はｐ-基板の表面不純物濃度依存性を示す図。
【図３】（ａ）はゲート電圧に対する絶縁膜（例えば、酸化膜）電圧の特性図、（ｂ）はゲート電圧が−１Ｖ〜０Ｖの電圧範囲内のエネルギーバンド図、（ｃ）は０Ｖを超える電圧範囲内のエネルギーバンド図。
【図４】図１の半導体評価装置の処理動作を示すフローチャート。
【図５】二段階逆抽出法により得られた調節パラメータを用いて計算した直接トンネル電流と、半導体測定装置であるＭＯＳトランジスタやＭＯＳキャパシタで測定したゲート電流との一致の度合いを比較した図。
【図６】半導体装置の製造に用いられるウエハの平面図。
【図７】ウエハをロット単位で製造する場合に、一ロット分のウエハの配置を示す図。
【符号の説明】
１ 初期特性測定部
２ 膜厚逆抽出部
３ ＭＯＳ特性測定部
４ 表面濃度決定部
Claims (6)
- 絶縁膜の上面に第１導電膜が形成され前記絶縁膜の下面に第２導電膜が形成された半導体装置の電気的特性をシミュレータを用いて評価する半導体評価方法であって、
前記第１および第２導電膜と前記絶縁膜とが形成された測定用半導体装置の前記絶縁膜に対して、前記測定用半導体装置が破壊されない程度の電圧を印加した状態で、前記絶縁膜を介して前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を測定するステップと、
前記半導体装置の前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を前記シミュレータにより計算し、その計算結果が測定結果に一致するように前記絶縁膜の膜厚を調節するステップと、
前記絶縁膜を挟む前記第1及び第２導電膜間の電位差の変動幅が１Ｖ以下になるような電圧を印加した状態で、前記絶縁膜を介して前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を測定するステップと、
前記半導体装置の前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を前記シミュレータにより計算し、その計算結果が測定結果に一致するように前記第２導電膜の表面不純物濃度を決定するステップと、を備え、前記第 1 導電膜が、ゲート電極、前記第２導電膜がシリコン基板であることを特徴とする半導体評価方法。 - 前記第２導電膜の表面不純物濃度を決定するステップは、前記絶縁膜の電圧の変動幅が１Ｖ以下になるような電圧範囲内の複数種類の電圧について、前記半導体装置の前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方の計算結果と測定結果とを比較することを特徴とする請求項１に記載の半導体評価方法。
- 前記半導体装置は、ＭＯＳトランジスタおよびＭＯＳキャパシタの少なくとも一方であることを特徴とする請求項１または２に記載の半導体評価方法。
- 前記測定用半導体装置は、複数の前記半導体装置が形成されるウエハ上の空き領域に形成され、
前記各ステップの処理は、前記複数の半導体装置に対して非接触の状態で行われることを特徴とする請求項１〜３のいずれかに記載の半導体評価方法。 - 前記ウエハ上の前記測定用半導体装置ごとに前記各ステップの処理を行うか否かを選択可能であることを特徴とする請求項４に記載の半導体評価方法。
- 絶縁膜の上面に第１導電膜が形成され前記絶縁膜の下面に第２導電膜が形成された半導体装置の電気的特性をシミュレータを用いて評価する半導体評価装置であって、
前記第１および第２導電膜と前記絶縁膜とが形成された測定用半導体装置の前記第１導電膜に対して、前記半導体装置が破壊しない程度の電圧を印加した状態で、前記絶縁膜を介して前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を測定する初期特性測定部と、
前記半導体装置の前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を前記シミュレータにより計算し、その計算結果が測定結果に一致するように前記絶縁膜の膜厚を調節する膜厚逆抽出部と、
前記絶縁膜を挟む前記第1及び第２導電膜間の電位差の変動幅が１Ｖ以下になるような電圧を印加した状態で、前記絶縁膜を介して前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を測定するＭＯＳ特性測定部と、
前記測定用半導体装置の前記第1および第２導電膜間を流れる電流と前記第１および第２導電膜間の容量との少なくとも一方を前記シミュレータにより計算し、その計算結果が測定結果に一致するように前記第２導電膜の表面不純物濃度を決定する表面濃度決定部と、を備え、前記第 1 導電膜がゲート電極、前記第２導電膜がシリコン基板であることを特徴とする半導体評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291522A JP3827983B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体評価方法および半導体評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291522A JP3827983B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体評価方法および半導体評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100830A JP2003100830A (ja) | 2003-04-04 |
| JP3827983B2 true JP3827983B2 (ja) | 2006-09-27 |
Family
ID=19113653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001291522A Expired - Fee Related JP3827983B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体評価方法および半導体評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3827983B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6292929B2 (ja) * | 2014-03-06 | 2018-03-14 | 新日本無線株式会社 | 半導体装置、その半導体装置の製造方法および検査方法 |
-
2001
- 2001-09-25 JP JP2001291522A patent/JP3827983B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003100830A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8741713B2 (en) | Reliable physical unclonable function for device authentication | |
| CN102194794B (zh) | 等离子体损伤检测结构、其检测方法及其形成方法 | |
| US8193824B2 (en) | Monitoring plasma induced damage during semiconductor wafer processes | |
| US7144746B2 (en) | Method for monitoring implantation depth of impurity | |
| US6714027B1 (en) | Method and apparatus for calculating the electrical characteristics of materials of thin film transistors | |
| US9086328B2 (en) | Apparatus and method for measuring local surface temperature of semiconductor device | |
| JP3827983B2 (ja) | 半導体評価方法および半導体評価装置 | |
| CN113257790A (zh) | 漏电测试结构及漏电测试方法 | |
| CN101022105B (zh) | 半导体器件的测试装置和用于制造测试装置的基版 | |
| JP3732220B1 (ja) | イオン注入量分布評価方法 | |
| CN112331579B (zh) | 测试结构及测试方法 | |
| US7898269B2 (en) | Semiconductor device and method for measuring analog channel resistance thereof | |
| US6005409A (en) | Detection of process-induced damage on transistors in real time | |
| JP2008147402A (ja) | モニタリング方法 | |
| JP3906091B2 (ja) | 半導体評価方法および半導体評価装置 | |
| US6746882B1 (en) | Method of correcting non-linearity of metrology tools, and system for performing same | |
| JP2002184829A (ja) | 絶縁膜容量評価装置 | |
| JP4128498B2 (ja) | 半導体評価装置 | |
| US6403979B1 (en) | Test structure for measuring effective channel length of a transistor | |
| CN113066734B (zh) | 鳍片高度的确定方法、装置、***、设备以及介质 | |
| JP3530357B2 (ja) | 半導体装置およびその製造方法 | |
| KR20080029699A (ko) | 리세스 깊이 측정 방법 | |
| JP5365174B2 (ja) | 電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置 | |
| US5656509A (en) | Method and test structure for determining gouging in a flash EPROM cell during SAS etch | |
| KR100826761B1 (ko) | 시모스 공정의 단계별 테스트 패턴 세트와 테스트 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060607 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |