JP3822707B2 - Icカード - Google Patents
Icカード Download PDFInfo
- Publication number
- JP3822707B2 JP3822707B2 JP11809497A JP11809497A JP3822707B2 JP 3822707 B2 JP3822707 B2 JP 3822707B2 JP 11809497 A JP11809497 A JP 11809497A JP 11809497 A JP11809497 A JP 11809497A JP 3822707 B2 JP3822707 B2 JP 3822707B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- circuit unit
- data
- sense amplifier
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0813—Specific details related to card security
- G07F7/082—Features insuring the integrity of the data on or in the card
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Business, Economics & Management (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- General Engineering & Computer Science (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Description
【発明の属する技術分野】
本発明は、データ読み出し/書き込み装置とのデータの授受を行うICカードに関する。
【0002】
【従来の技術】
データ読み出し/書き込み装置とのデータの授受を行うICカードとして、データ読み出し/書き込み装置と電気的に接続してデータの授受を行う接触型のICカードと、データ読み出し/書き込み装置とのデータの授受を電波などの非接触媒体を使用して行う、非接触型のICカードがあった。図7は、従来の非接触型のICカードの例を示した概略のブロック図である。
【0003】
図7において、非接触型のICカード(以下、単にICカードと呼ぶ)100は、データ読み出し/書き込み装置(以下、リーダライタと呼ぶ)101との間で電波の授受を行うアンテナ回路部102と、データの変復調を行う変復調回路部103と、シリアルデータをパラレルデータに変換すると共にパラレルデータをシリアルデータに変換する入出力回路部104と、E2PROMで形成された不揮発性メモリ部105とセンスアンプ回路部106を備えたメモリ回路部107とを備えている。更に、ICカード100は、入出力回路部104及びメモリ回路部107の制御を行う制御回路部108と、アンテナ回路部102で受信した電波を整流して各回路に電源として供給する内部電源回路部109と、入出力回路部104、メモリ回路部107及び制御回路部108を接続するバス110とを備えている。
【0004】
図8は、センスアンプ回路部106の回路例を示した図であり、図8で示した回路は、本願発明の出願人が、先に特願平7−1304号の明細書で提案した回路である。図8において、不揮発性メモリ部105のメモリセル121に接続されたビット線122の寄生容量123への充電速度が、メモリセル121に電荷が蓄積されている場合と蓄積されていない場合とで異なる。
【0005】
このことから、所定の容量のコンデンサ124を設け、読み出し時において、電流供給部125のnチャネル型MOSトランジスタ126及び127から供給される電流に対する、寄生容量123とコンデンサ124との充電速度を比較して、メモリセル121に蓄積された電荷の有無、すなわち、メモリセル121に格納されたデータの2値のレベルを、検出すると共に読み出すことができる。なお、不揮発性メモリ部105が8ビット構成の場合、上記センスアンプ回路部106は、図8で示したセンスアンプ回路を各ビットに対応して8個有しており、図8では、その内の1つを示している。
【0006】
上記のような構成において、制御回路部108は、リーダライタ101による不揮発性メモリ部105へのアクセス時にリーダライタ101から入力されるパスワードと、あらかじめ不揮発性メモリ部105に格納されたパスワードとの比較を行う。制御回路部108は、パスワードが一致すると、リーダライタ101から入力されたコマンドに従って不揮発性メモリ部105に対するアクセスを行い、パスワードが一致しなかった場合は、不揮発性メモリ部105に対するアクセスを行わず、所定のエラー処理を行う。このように、リーダライタ101は、パスワードが一致しないと不揮発性メモリ部105にアクセスすることができない。
【0007】
【発明が解決しようとする課題】
ここで、センスアンプ回路部106は、他の各回路部よりも動作電源電圧の範囲が小さく、すなわち、センスアンプ回路部106の動作電源電圧の下限値が他の回路部よりも高いため、内部電源回路部109から供給される電源電圧が低下した場合、センスアンプ回路部106のみ動作せず、その他の回路部は動作しているといった状態が起きる。このとき、センスアンプ回路部106の出力は「H」レベルとなり、例えば不揮発性メモリ部105が8ビット構成である場合、センスアンプ回路部106における各センスアンプ回路の出力はすべて「H」レベルとなる。このような状態で、リーダライタ101からパスワードの照合が行われた場合、センスアンプ回路部106の出力がすべて「H」レベルであることから、不揮発性メモリ部105にあらかじめ格納したパスワードに関係なく、パスワードはFFということになる。
【0008】
ICカード100の電源は、内部電源回路部109によって外部からの電波を整流して供給されており、例えば、リーダライタ101にICカード100を近づけたり遠ざけたりすることによって、ICカード内の電源電圧を容易に変えることができる。このことから、電源電圧を低下させてセンスアンプ回路部106のみが動作しない状態にし、パスワードFFでパスワードの照合を完了させた後、各センスアンプ回路部106が動作する範囲まで電源電圧を上昇させることによって、不揮発性メモリ部105に対してアクセスが行えるようになる。このため、パスワードを知らなくても不揮発性メモリ部105にアクセスが行えるようになり、データの機密性を保持することができなくなるという問題があった。
【0009】
このような問題は、非接触型のICカードのみに発生するものではなく、接触型のICカードにおいても、ICカードに供給する電源電圧を低下させてメモリ部におけるセンスアンプ回路部のみが動作しない状態になると、同じような問題が起きる。
本発明は、上記のような問題を解決するためになされたものであり、メモリに格納されたデータの機密性を高めることができるICカードを得ることを目的とする。
【0010】
【課題を解決するための手段】
本第1の発明に係るICカードは、データ読み出し/書き込み装置とのデータの授受を行うICカードにおいて、
データ読み出し/書き込み装置とのインタフェースを行うインタフェース部と、
複数のメモリセルで形成され、データを格納するメモリ部と、
該メモリ部の選択されたメモリセルのデータを読み出すセンスアンプ回路部と、
該センスアンプ回路部がメモリ部からのデータ読み出しを完了したか否かの検出を行い、該データ読み出しの完了を検出すると、読み出しが完了したことを示す読み出し完了信号を出力する読み出し完了検出部と、
上記インタフェース部を介して入力されるデータ読み出し/書き込み装置からのコマンドに従って、上記メモリ部及びセンスアンプ回路部の動作制御を行い、上記メモリ部に格納されたデータの読み出しに際して、読み出し完了検出部から読み出し完了信号が出力されない場合、所定のエラー処理を行う制御回路部とを備え、
上記センスアンプ回路部は、
極性の異なる2つのトランジスタが直列に接続され、該各トランジスタの接続部が出力端をなすと共に該各トランジスタの制御電極が接続されて入力端をなす、一方の出力端が他方の入力端に接続されるようにループ状に接続された第1及び第2の各インバータ回路と、
一端が所定の電圧に接続され、選択されたメモリセルに接続されたビット線の寄生容量よりも容量の大きいコンデンサと、
一端が上記所定の電圧に接続された上記寄生容量の他端に対して、第1のインバータ回路の出力端と第2のインバータ回路の入力端との接続部である第1の接続部への接続制御を行うと共に、上記コンデンサの他端に対して、第1のインバータ回路の入力端と第2のインバータ回路の出力端との接続部である第2の接続部への接続制御を行う接続制御部と、
を備え、
上記接続制御部は、上記メモリ部からのデータ読み出し停止時に、上記第1及び第2の各接続部を上記所定の電圧に接続してそれぞれ同じ論理レベルにし、上記メモリ部からデータを読み出す場合は、上記第1及び第2の各接続部に対する上記所定の電圧への接続を遮断すると共に、上記選択されたメモリセルに接続されたビット線の寄生容量の他端を上記第1の接続部に接続すると共に、上記コンデンサの他端を上記第2の接続部に接続し、上記選択されたメモリセルに接続されたビット線の寄生容量は上記第1のインバータ回路を介して充電されると共に、上記コンデンサは上記第2のインバータ回路を介して充電され、上記読み出し完了検出部は、上記第1及び第2の各接続部の論理レベルが異なる状態になると、所定の読み出し完了信号を出力するものである。
【0011】
本第2の発明に係るICカードは、第1の発明において、上記制御回路部は、読み出し完了検出部から読み出し完了信号が出力されない場合、動作を停止すると共に、所定の処理を行わない限り復帰しないものである。
【0012】
本第3の発明に係るICカードは、第1の発明において、上記制御回路部は、読み出し完了検出部から読み出し完了信号が出力されない場合、リセットをかけて初期状態に戻るものである。
【0014】
本第4の発明に係るICカードは、データ読み出し/書き込み装置とのデータの授受を行うICカードにおいて、
データ読み出し/書き込み装置とのインタフェースを行うインタフェース部と、
複数のメモリセルで形成され、データを格納するメモリ部と、
該メモリ部の選択されたメモリセルのデータを読み出すセンスアンプ回路部と、
上記インタフェース部を介して入力されるデータ読み出し/書き込み装置からのコマンドに従って、上記メモリ部及びセンスアンプ回路部の動作制御を行う制御回路部とを備え、
上記センスアンプ回路部は、
極性の異なる2つのトランジスタが直列に接続され、該各トランジスタの接続部が出力端をなすと共に該各トランジスタの制御電極が接続されて入力端をなす、一方の出力端が他方の入力端に接続されるようにループ状に接続された第1及び第2の各インバータ回路と、
一端が所定の電圧に接続され、選択されたメモリセルに接続されたビット線の寄生容量よりも容量の大きいコンデンサと、
一端が上記所定の電圧に接続された上記寄生容量の他端に対して、第1のインバータ回路の出力端と第2のインバータ回路の入力端との接続部である第1の接続部への接続制御を行うと共に、上記コンデンサの他端に対して、第1のインバータ回路の入力端と第2のインバータ回路の出力端との接続部である第2の接続部への接続制御を行う接続制御部と、
を備え、
上記接続制御部は、上記メモリ部からのデータ読み出し停止時に、上記第1及び第2の各接続部を上記所定の電圧に接続してそれぞれ同じ論理レベルにし、上記メモリ部からデータを読み出す場合は、上記第1及び第2の各接続部に対する上記所定の電圧への接続を遮断すると共に、上記選択されたメモリセルに接続されたビット線の寄生容量の他端を上記第1の接続部に接続すると共に、上記コンデンサの他端を上記第2の接続部に接続し、上記選択されたメモリセルに接続されたビット線の寄生容量は上記第1のインバータ回路を介して充電されると共に、上記コンデンサは上記第2のインバータ回路を介して充電され、上記制御回路部は、センスアンプ回路部よりも動作電源電圧の下限値が高くなるように形成されるものである。
【0015】
本第5の発明に係るICカードは、第4の発明において、上記制御回路部は、クロック信号を生成するクロック生成部を備え、該クロック生成部で生成されたクロック信号を基にして動作し、クロック生成部は、上記センスアンプ回路部よりも動作電源電圧の下限値が高くなるように形成されるものである。
【0016】
本第6の発明に係るICカードは、第4の発明において、上記制御回路部は、マスクROMを有するマイコンで形成され、該マスクROMに格納されたプログラムに従って動作し、マスクROMは、上記センスアンプ回路部よりも動作電源電圧の下限値が高くなるように形成されるものである。
【0017】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
実施の形態1.
図1は、本発明の実施の形態1におけるICカードの例を示した概略のブロック図である。
【0018】
図1において、非接触型のICカード(以下、単にICカードと呼ぶ)1は、データ読み出し/書き込み装置(以下、リーダライタと呼ぶ)2との間で電波の授受を行うアンテナ回路部3と、データの変復調を行う変復調回路部4と、シリアルデータをパラレルデータに変換すると共にパラレルデータをシリアルデータに変換する入出力回路部5と、E2PROMで形成された不揮発性メモリ部6とセンスアンプ回路部7を備えたメモリ回路部8とを備えている。
【0019】
更に、ICカード1は、センスアンプ回路部7が不揮発性メモリ部6からのデータ読み出しが完了したか否かの検出を行う読み出し完了検出部9と、入出力回路部5及びメモリ回路部8の制御を行う制御回路部10と、アンテナ回路部3で受信した電波を整流して各回路部に電源として供給する内部電源回路部11と、入出力回路部5、メモリ回路部8、読み出し完了検出部9及び制御回路部10を接続するバス12とを備えている。なお、アンテナ回路部3、変復調回路部4及び入出力回路部5はインタフェース部をなし、不揮発性メモリ部6はメモリ部をなす。
【0020】
アンテナ回路部3は、変復調回路部4及び内部電源回路部11にそれぞれ接続され、変復調回路部4は、入出力回路部5に接続されている。また、入出力回路部5、メモリ回路部8、読み出し完了検出部9及び制御回路部10はバス12で接続され、内部電源回路部11は、変復調回路部4、入出力回路部5、メモリ回路部8、読み出し完了検出部9及び制御回路部10にそれぞれ接続されている。
【0021】
このような構成において、リーダライタ2は、常時、電波を発信しており、アンテナ回路部3は、リーダライタ2からの電波を受信し、該受信した電波を電気信号に変換して変復調回路部4及び内部電源回路部11に出力する。内部電源回路部11は、入力された電気信号の整流を行い各回路部に出力して電源供給を行う。リーダライタ2は、ICカード1にデータを送信しない場合は、無変調の電波を発信しており、データを送信する場合、該データを搬送波に変調させて含ませた電波を発信する。
【0022】
リーダライタ2からICカード1にデータが送信された場合、変復調回路部4は、アンテナ回路部3から入力された電気信号の復調を行ってデータの抽出を行い、抽出したデータを入出力回路部5に出力する。入出力回路部5は、変復調回路部4から入力されたシリアルデータをパラレルデータに変換してバス12に出力する。制御回路部10は、リーダライタ2から発信されたコマンドに従って動作し、メモリ回路部8の動作制御を行う。
【0023】
また、メモリ回路部8に格納されたデータをリーダライタ2に送信する場合、制御回路部10は、メモリ回路部8に対して所望のデータの読み出し動作を行わせ、該読み出しを行ったデータをバス12を介して入出力回路部5にパラレルデータで出力し、入出力回路部5は入力されたパラレルデータをシリアルデータに変換して変復調回路部4に出力する。変復調回路部4は、入力されたシリアルデータを搬送波に変調させて含ませる変調動作を行った後、該変調した信号をアンテナ回路部3に出力し、アンテナ回路部3は、入力された変調信号を電波にして送信する。
【0024】
次に、図2は、センスアンプ回路部7及び読み出し完了検出部9の例を示した回路図である。なお、図2では、複数あるセンスアンプの内の1つを示している。図2において、センスアンプ回路部7は、pチャネル型MOSトランジスタ(以下、pMOSトランジスタと呼ぶ)21〜23、nチャネル型MOSトランジスタ(以下、nMOSトランジスタと呼ぶ)24〜29、インバータ回路30,31及びコンデンサ32で形成されたセンスアンプ20を有している。また、読み出し完了検出部9は、センスアンプ回路部7の各センスアンプに対応する2入力のOR回路をそれぞれ有しており、図2では、センスアンプ20に対応する2入力のOR回路40を示している。
【0025】
センスアンプ20において、pMOSトランジスタ21及びnMOSトランジスタ24でインバータ回路33が形成され、pMOSトランジスタ22及びnMOSトランジスタ25でインバータ回路34が形成されている。インバータ回路33において、pMOSトランジスタ21及びnMOSトランジスタ24の各ドレインは接続されて出力をなすと共に、pMOSトランジスタ21及びnMOSトランジスタ24の各ゲートは接続されて入力をなし、nMOSトランジスタ24のソースは接地されている。同様に、インバータ回路34において、pMOSトランジスタ22及びnMOSトランジスタ25の各ドレインは接続されて出力をなすと共に、pMOSトランジスタ22及びnMOSトランジスタ25の各ゲートは接続されて入力をなし、nMOSトランジスタ25のソースは接地されている。
【0026】
インバータ回路33の出力はインバータ回路34の入力に接続されて該接続部をaとすると共に、インバータ回路33の入力はインバータ回路34の出力に接続されて該接続部をbとし、インバータ回路33及び34で差動増幅器35を形成している。pMOSトランジスタ21及び22の各ソースは、それぞれpMOSトランジスタ23のドレインに接続され、pMOSトランジスタ23のソースは電源端子VDDに接続されている。また、データの読み出し時に制御回路部10から「H」レベルの信号が入力される駆動信号入力端子36は、インバータ回路30を介してpMOSトランジスタ23、nMOSトランジスタ26及び27の各ゲートに接続されると共に、nMOSトランジスタ28及び29の各ゲートにそれぞれ接続されている。
【0027】
nMOSトランジスタ26及び28の各ドレインは、接続部aに接続されており、nMOSトランジスタ26のソースは接地されている。nMOSトランジスタ28のソースはデータ入力端子37を介して不揮発性メモリ部6のビット線45に接続されると共に、不揮発性メモリ部6においてビット線45にはE2PROMの多数のメモリセルに接続されているが、ここでは、その中の1つであるメモリセル46を代表して示している。メモリセル46のドレインはビット線45に接続され、メモリセル46のソースは接地され、ビット線45には、寄生容量47が存在している。
【0028】
また、nMOSトランジスタ27及び29の各ドレインは、接続部bに接続されており、nMOSトランジスタ27のソースは接地され、nMOSトランジスタ29のソースはコンデンサ32を介して接地されている。更に、接続部aは、読み出し完了検出部9におけるOR回路40の一方の入力に接続され、接続部bは、OR回路40の他方の入力に接続されると共にインバータ回路31の入力に接続され、インバータ回路31の出力は出力端子38に接続され、該出力端子38はセンスアンプ20の出力をなすと共にセンスアンプ回路部7の出力をなす。また、OR回路40の出力は読み出し完了検出部9の出力をなし、バス12を介して制御回路部10に接続されている。
【0029】
次に、センスアンプ回路部7の動作を説明する。制御回路部10は、センスアンプ回路部7を動作させないとき、駆動信号入力端子36に「L」レベルの信号を出力しており、pMOSトランジスタ23はオフすると共に、nMOSトランジスタ26及び27はオンすることから、接続部a及びbは共に「L」レベルとなる。このため、読み出し完了検出部9におけるOR回路40の出力は「L」レベルとなる。次に、駆動信号入力端子36に「H」レベルの信号が入力されると、nMOSトランジスタ26及び27がオフすることから、接続部a及びbは共にフローティング状態となる。更に、pMOSトランジスタ23、nMOSトランジスタ28及び29がオンすることから、pMOSトランジスタ21及び22がオンして、コンデンサ32及び寄生容量47への充電が始まる。
【0030】
ここで、メモリセル46のフローティングゲートに電荷が存在している場合、すなわち、メモリセル46に「L」レベルのデータが格納されている場合、データ入力端子37に接続されている選択されたメモリセル46にメモリセル電流Ieが流れることから、メモリセル46は導通状態となる。このため、寄生容量47を充電する速さよりもコンデンサ32を充電する速さの方が速く、コンデンサ32の充電完了時に、接続部bが先に「H」レベルとなることから、pMOSトランジスタ21がオフすると共にnMOSトランジスタ24がオンする。
【0031】
この結果、接続部aが「L」レベルに固定されることから、pMOSトランジスタ22がオンしnMOSトランジスタ25がオフして、接続部bは「H」レベルに固定される。接続部aが「L」レベルに固定されると共に、接続部bが「H」レベルに固定されることから、読み出し完了検出部9におけるOR回路40の出力は「H」レベルとなり、出力端子38は「L」レベルとなる。
【0032】
次に、メモリセル46のフローティングゲートに電荷が存在していない場合、すなわち、メモリセル46に「H」レベルのデータが格納されている場合、データ入力端子37に接続されている選択されたメモリセル46にメモリセル電流Ieが流れないことから、メモリセル46は非導通状態となる。更に、寄生容量47よりもコンデンサ32の容量の方が大きいため、コンデンサ32を充電する速さよりも寄生容量47を充電する速さの方が速く、寄生容量47の充電完了時に、接続部aが先に「H」レベルとなることから、pMOSトランジスタ22がオフすると共にnMOSトランジスタ25がオンする。
【0033】
この結果、接続部bが「L」レベルに固定されることから、pMOSトランジスタ21がオンしnMOSトランジスタ24がオフし、接続部aは「H」レベルに固定される。接続部aが「H」レベルに固定されると共に、接続部bが「L」レベルに固定されることから、読み出し完了検出部9のOR回路40の出力は「H」レベルとなり、出力端子38は「H」レベルとなる。
【0034】
これらのことから、不揮発性メモリ部6に格納されているデータを読み出す場合、制御回路部10によって駆動信号入力端子36が「H」レベルとなり、メモリセル46に格納されたデータが出力端子38から読み出されると共に、読み出し完了検出部9のOR回路40の出力が「H」レベルとなって、読み出しが完了したことを示し、該「H」レベルの信号が読み出し完了信号をなす。また、OR回路40の出力が「L」レベルの時は、読み出しが完了していないことを示している。制御回路部10は、読み出し完了検出部9におけるOR回路40の出力レベルによってセンスアンプ回路部7によるデータの読み出しが完了したか否かを判定する。
【0035】
ここで、図3は、ICカード1とリーダライタ2との間で行われるデータ授受の例を示した図である。図3において、ICカード1からデータを読み出す場合、リーダライタ2は、リードコマンドRCMDの後にパスワードを付加したデータをICカード1に送信する。ICカード1は、リーダライタ2から送信されたパスワードとあらかじめ不揮発性メモリ部6に格納されたパスワードとの照合を行い、一致するとリードコマンドRCMDを実行して不揮発性メモリ部6から読み出したデータをリーダライタ2に送信する。
【0036】
次に、ICカード1にデータを書き込む場合、リーダライタ2は、ライトコマンドWCMDの後にパスワードを付加し、更にパスワードの後に書き込むデ−タを付加したデータをICカード1に送信する。ICカード1は、リーダライタ2から送信されたパスワードとあらかじめ不揮発性メモリ部6に格納されたパスワードとの照合を行い、一致するとライトコマンドWCMDを実行してリーダライタ2から送信された書き込みデータを不揮発性メモリ部6に書き込んだ後、リーダライタ2に書き込み完了信号を出力する。
【0037】
このように、リーダライタ2は、ICカード1に対する読み出し及び書き込みのコマンドを送信する場合、該コマンドの後に必ずパスワードを付加して送信し、ICカード1は、リーダライタ2から送信されてきたパスワードが不揮発性メモリ部6内に格納されたパスワードと一致したときのみ、リーダライタ2からのコマンドに従って、不揮発性メモリ部6からのデータの読み出し及び書き込みを行う。上記パスワ−ドの照合は制御回路部10内に設けられたパスワード照合部50で行われる。
【0038】
図4は、パスワード照合部50の例を示した概略の回路図である。なお、図4では、不揮発性メモリ部6が8ビット構成の場合を例にして示している。
図4において、パスワード照合部50は、パスワード照合回路51〜58と8入力のOR回路59で形成されており、各パスワード照合回路51〜58の構成はそれぞれ同じであるので、パスワード照合回路51を例にして説明する。なお、図4ではパスワード照合回路53〜56を省略している。パスワード照合回路51は、比較回路61、2入力のOR回路62,63及びDフリップフロップ64で形成されている。
【0039】
OR回路62は、一方の入力が反転入力となっており、他方の入力が非反転入力となっている。OR回路62の反転入力は、センスアンプ回路部7におけるOR回路40の出力に接続され、非反転入力は、比較回路61の出力に接続されている。OR回路63において、一方の入力はOR回路62の出力に、他方の入力はDフリップフロップ64の非反転出力Qに、出力はDフリップフロップ64のD入力にそれぞれ接続されている。
【0040】
また、Dフリップフロップ64のクロックパルス入力Tは反転入力になっており、不揮発性メモリ部6からデータの読み出しを行っていることを示す、例えばここではデータの読み出しを行っている間は「H」レベルとなり、それ以外は「L」レベルとなる読み出し信号が制御回路部10によって入力される。Dフリップフロップ64のリセット入力Rにおいても反転入力になっており、パスワードの比較を行っている間、「H」レベルの信号が制御回路部10によって入力され、Dフリップフロップ64の非反転出力QはOR回路59の入力の1つに接続されている。なお、図4において、OR回路62の反転入力に入力される信号をeとし、Dフリップフロップ64において、クロックパルス入力Tに入力される信号をfとし、リセット入力Rに入力される信号をgとし、OR回路59から出力される信号をhとして示している。
【0041】
比較回路61の一方の入力には、不揮発性メモリ部6から読み出されたパスワードを形成する1ビットのデータが入力され、比較回路61の他方の入力にはリーダライタ2から送信されたパスワードを形成する1ビットのデータが入力される。例えば、不揮発性メモリ部6から読み出されたパスワードが8ビットのデータD0〜D7で形成され、該データD0〜D7に対応するリーダライタ2から入力されたパスワードの8ビットデータをDa0〜Da7とすると、比較回路61の一方の入力には1ビットデータD0が入力され、比較回路61の他方の入力には1ビットデータDa0が入力される。比較回路61は、データD0とデータDa0との比較を行い、一致しなかった場合のみ出力から「H」レベルの不一致信号を出力し、その他のときは、出力が「L」レベルになる。
【0042】
図5は、パスワード照合回路51におけるパスワードが一致しているときの動作例を示したタイミングチャートであり、図5を参照しながらパスワード照合部50の動作を説明する。なお、図5では、不揮発性メモリ部6に格納されたパスワードをPWとし、リーダライタ2から入力されたパスワードをPWaとして示しており、パスワードPW及びPWaはそれぞれ複数のバイトデータからなり、、8ビットデータを1バイトデータとして示している。以下、パスワードPWの1バイト分のデータD0〜D7及び、パスワードPWaの1バイト分のデータDa0〜Da7を例にして説明する。
【0043】
センスアンプ回路部7によるデータの読み出しが完了した場合、読み出し完了検出部9におけるOR回路40の出力は「H」レベルとなり、OR回路62の反転入力に「H」レベルの信号が入力されることから、比較回路61による比較結果、すなわち比較回路61の出力レベルに応じてOR回路62の出力のレベルが変化する。比較回路61による比較の結果、一致した場合、比較回路61の出力は「L」レベルとなり、OR回路62の出力は「L」レベルとなる。
【0044】
ここで、パスワードの読み出しが行われて、クロックパルス入力Tが「H」レベルに立ち上がるとDフリップフロップ64の非反転出力Qは「L」レベルとなる。同様にして、パスワード照合回路52〜58の各比較回路によって1ビットデータD1〜D8とDa1〜Da8との比較が行われ、パスワード照合回路52〜58の各Dフリップフロップの非反転出力Qがすべて「L」レベルであれば、OR回路59の出力は「L」レベルとなり、照合エラーが発生せず正常であることを示し、制御回路部10は、リーダライタ2からパスワードと共に送信されてきたコマンドに従って動作する。
【0045】
また、比較回路61による比較結果が不一致であった場合、比較回路61の出力は「H」レベルとなり、OR回路62の出力は「H」レベルとなって、Dフリップフロップ64の非反転出力は「H」レベルとなる。この結果、OR回路59の出力は「H」レベルとなって照合エラーが発生したことを示す。このように、パスワード照合回路51〜58の各Dフリップフロップの非反転出力のいずれか1つでも「H」レベルである場合、OR回路59の出力は「H」レベルとなって照合エラーが発生したことを示す。
【0046】
このことから、制御回路部10は、所定の照合エラー処理、例えばパスワードと共に送信されてきた読み出し又は書き込み等のコマンドの実行を行わず、リーダライタ2に照合エラーが発生したことを示す所定の照合エラー信号をバス12に出力する。バス12に出力された照合エラー信号は、入出力回路部5でシリアルデータに変換された後、変復調回路部4で変調されてアンテナ回路部3から発信される。なお、所定の照合エラー処理として、リーダライタ2に照合エラー信号を出力せず、パスワードと共に送信されてきた読み出し又は書き込み等のコマンドの実行を行わずに、リーダライタ2からの新たなコマンドの送信を待つようにしてもよい。
【0047】
一方、センスアンプ回路部7によるデータの読み出しが完了していない場合、読み出し完了検出部9におけるOR回路40の出力は「L」レベルであり、OR回路62の反転入力に「L」レベルの信号が入力されることから、比較回路61の比較結果に関係なくOR回路62の出力は「H」レベルになり、OR回路63の出力も「H」レベルになって、Dフリップフロップ64の非反転出力Qは「H」レベルとなる。この結果、OR回路59の出力は「H」レベルとなって照合エラーが発生したことを示し、制御回路部10は、所定の照合エラー処理を行う。
【0048】
ここで、内部電源回路部11からの電源電圧が低下し、センスアンプ回路部7のみが動作を停止した状態において、制御回路部10がパスワードの照合を行うために不揮発性メモリ部6に格納されたパスワードを読み出す場合、制御回路部10から「H」レベルの信号が駆動信号入力端子36に入力され、nMOSトランジスタ28及び29が共にオンすることから、センスアンプ20の接続部a及びbはそれぞれ「L」レベルとなる。このため、読み出し完了検出部9におけるOR回路40の出力は「L」レベルとなって、読み出しが完了していないことを示しており、制御回路部10は、上記のようなパスワードが一致しなかったときと同じ照合エラー処理を行う。
【0049】
上記においては、制御回路部10は、照合エラー処理として、リーダライタ2からパスワードと共に送信されてきたコマンドの処理を行わず、次の新たなコマンドがリーダライタ2から送信されるのを待つコマンド待ちの状態になったが、照合エラー処理として制御回路部10の動作を停止させ、所定のリセット動作を行わない限り復帰しないようにしてもよい。このようにすることによって、ICカード1の不揮発性メモリ部6に対する外部からの不正なアクセスをより確実に防止することができ、ICカードのセキュリティ機能を更に高めることができる。
【0050】
また、OR回路59の出力信号を制御回路部10のリセット信号として使用してもよく、照合エラーが発生してOR回路59の出力が「H」レベルになると、制御回路部10にリセットがかかり、制御回路部10は、強制的に初期状態に戻ってコマンド待ちとなる。このようにすることによって、ICカード1がどのようにすると照合エラー処理が行われるかが分かり難くなり、ICカード1のセキュリティ機能を更に一層高めることができる。
【0051】
このように、本発明の実施の形態1におけるICカードは、制御回路部10によるパスワード照合時に、センスアンプ回路が動作していない状態、特に内部電源回路部11から供給される電源電圧低下によるセンスアンプ回路の動作停止状態を検出することができ、不揮発性メモリ部6にあらかじめ格納されたパスワードが、正常に読み出された否かを検出することができる。このことから、不揮発性メモリ部6にあらかじめ格納されたパスワードが、正常に読み出されていないことを検出すると、所定のエラー処理を行い不揮発性メモリ部6への不正なアクセスを防止することができる。このため、電源電圧の低下時にセンスアンプ回路部のみが動作しない状態における、不正なパスワードの照合が行われることを防止してICカードのセキュリティ機能を高めることができ、ICカードに格納されたデータの機密性を高めることができる。
【0052】
実施の形態2.
実施の形態1においては、内部電源回路部11から供給される電源電圧低下によるセンスアンプ回路部7のみが動作停止した状態において所定のエラー処理を行ってパスワードの照合が行われないようにした。しかし、制御回路部10の動作電源電圧の範囲がセンスアンプ回路部7よりも小さくなる、すなわち、制御回路部10の動作電源電圧の下限値がセンスアンプ回路部7よりも高くなるようにして、内部電源回路部11から供給される電源電圧が低下した場合、センスアンプ回路部7よりも先に制御回路部10が動作しないようにしてもよく、このようにしたものを本発明の実施の形態2とする。
【0053】
図6は、本発明の実施の形態2におけるICカードの例を示した概略のブロック図である。なお、図6において、図1と同じもの同じ符号で示しており、ここではその説明を省略すると共に、図1との相違点のみ説明する。
図6における図1との相違点は、図1の読み出し完了検出部9をなくし、図1の制御回路部10の回路構成を変えたことから図1の制御回路部10を制御回路部71とし、これらに伴って、図1のICカード1をICカード75としたことにある。
【0054】
図6において、ICカード75は、アンテナ回路部3と、変復調回路部4と、入出力回路部5と、不揮発性メモリ部6とセンスアンプ回路部7を備えたメモリ回路部8とを備えている。更に、ICカード75は、入出力回路部5及びメモリ回路部8の制御を行う制御回路部71と、内部電源回路部11と、入出力回路部5、メモリ回路部8及び制御回路部71を接続するバス12とを備えている。アンテナ回路部3は、変復調回路部4及び内部電源回路部11にそれぞれ接続され、変復調回路部4は、入出力回路部5に接続されている。また、入出力回路部5、メモリ回路部8及び制御回路部71はバス12で接続され、内部電源回路部11は、変復調回路部4、入出力回路部5、メモリ回路部8及び制御回路部71にそれぞれ接続されている。
【0055】
このような構成において、リーダライタ2からICカード1にデータが送信された場合、制御回路部71は、リーダライタ2から送信されたコマンドに従って動作し、メモリ回路部8の動作制御を行う。また、メモリ回路部8に格納されたデータをリーダライタ2に送信する場合、制御回路部71は、メモリ回路部8に対して所望のデータの読み出し動作を行わせ、該読み出しを行ったデータをバス12を介して入出力回路部5にパラレルデータで出力する。
【0056】
制御回路部71は、内部にクロック信号を生成して出力するクロック生成部81を備えており、該クロック生成部81で生成されたクロック信号を基にして動作している。クロック生成部81は、クロック信号を生成するクロック生成回路部82とバッファ回路部83とで形成されており、クロック生成回路部82で生成されたクロック信号はバッファ回路部83を介して制御回路部71内に出力される。クロック生成部81からクロック信号が出力されなくなると、制御回路部71は動作を停止する。
【0057】
ここで、制御回路部71の動作電源電圧の範囲はセンスアンプ回路部7よりも小さく、すなわち、制御回路部71は、動作電源電圧の下限値がセンスアンプ回路部7よりも高くなるように形成されている。具体的には、クロック生成部81におけるバッファ回路部83は、動作電源電圧の下限値をセンスアンプ回路部7よりも高くなるように形成されている。このようにすることによって、内部電源回路部11から供給される電源電圧が低下した場合、ICカード75内でバッファ回路部83が最も高い電源電圧で動作しなくなり、これに伴って、制御回路部71の動作が停止する。
【0058】
また、制御回路部71がマイコンで形成されている場合、該マイコンは、内蔵されたマスクROMに格納されているプログラムに従って動作する。従って、マイコンは、マスクROMが動作しなくなると動作を停止し、制御回路部71は動作を停止する。ここで、マイコンに内蔵されているマスクROMは、動作電源電圧の範囲がセンスアンプ回路部7よりも小さくなるように、すなわち、動作電源電圧の下限値をセンスアンプ回路部7よりも高くなるように形成されている。このようにすることによって、内部電源回路部11から供給される電源の電圧が低下した場合、ICカード75内でマスクROMが最も高い電源電圧で動作しなくなり、これに伴って、マイコンの動作が停止し制御回路部71の動作が停止する。
【0059】
このように、本発明の実施の形態2におけるICカードは、制御回路部71において、動作電源電圧の範囲を小さくして動作電源電圧の下限値がセンスアンプ回路部7よりも高くなるようにした。このことから、内部電源回路部11から供給される電源電圧低下時に、センスアンプ回路部7のみが動作停止状態になることをなくし、不正なパスワードの照合が行われないようにすることができる。このため、電源電圧の低下時にセンスアンプ回路部7のみが動作を停止し、不正なパスワードの照合が行われることを防止してICカードのセキュリティ機能を高めることができ、ICカードに格納されたデータの機密性を高めることができる。
【0060】
なお、上記実施の形態1及び実施の形態2においては、非接触型のICカードを例にして説明したが、本発明はこれに限定するものではなく、接触型のICカードにおいても適用することができる。接触型のICカードの場合、アンテナ回路部3をリーダライタ2に電気的に接続するためのコネクタに置き換え、変復調回路部4及び入出回路部5をリーダライタ2とのインタフェースを行うインタフェース回路部に置き換え、内部電源回路部11がなくリーダライタ2から直接電源が供給される以外は実施の形態1及び実施の形態2で示した非接触型のICカードと同様であるのでその説明を省略する。なお、このような接触型のICカードカードにおいては、上記コネクタ及びインタフェース回路部がインタフェース部をなす。
【0061】
【発明の効果】
第1の発明に係るICカードは、制御回路部によるパスワード照合時に、読み出し完了検出部によって、センスアンプ回路部が動作していない状態、特に電源電圧低下によるセンスアンプ回路部の動作停止状態を検出することができ、メモリ部にあらかじめ格納されたパスワードが、正常に読み出されたか否かを検出することができる。このことから、メモリ部にあらかじめ格納されたパスワードが、正常に読み出されていないことを検出すると、所定のエラー処理を行いメモリ部への不正なアクセスを防止することができる。このため、電源電圧の低下時にセンスアンプ回路部のみが動作しない状態における、不正なパスワードの照合が行われることを防止してICカードのセキュリティ機能を高めることができ、ICカードに格納されたデータの機密性を高めることができる。
具体的には、上記センスアンプ回路部の接続制御部は、上記メモリ部からのデータ読み出し停止時に、上記第1及び第2の各接続部を上記所定の電圧に接続してそれぞれ同じ論理レベルにし、上記メモリ部からデータを読み出す場合は、上記第1及び第2の各接続部に対する上記所定の電圧への接続を遮断すると共に、上記選択されたメモリセルに接続されたビット線の寄生容量の他端を上記第1の接続部に接続すると共に、上記コンデンサの他端を上記第2の接続部に接続し、上記選択されたメモリセルに接続されたビット線の寄生容量は上記第1のインバータ回路を介して充電されると共に、上記コンデンサは上記第2のインバータ回路を介して充電され、上記読み出し完了検出部は、上記第1及び第2の各接続部の論理レベルが異なる状態になると、所定の読み出し完了信号を出力する。このようにすることによって、制御回路部によるパスワード照合時に、センスアンプ回路部が動作していない状態、特に電源電圧低下によるセンスアンプ回路部の動作停止状態を検出することができ、メモリ部にあらかじめ格納されたパスワードが、正常に読み出された否かを検出することができる。このことから、メモリ部にあらかじめ格納されたパスワードが、正常に読み出されていないことを検出すると、所定のエラー処理を行いメモリ部への不正なアクセスを防止することができる。このため、電源電圧の低下時にセンスアンプ回路部のみが動作しない状態で、不正なパスワードの照合が行われることを防止してICカードのセキュリティ機能を高めることができ、ICカードに格納されたデータの機密性を高めることができる。
【0062】
第2の発明に係るICカードは、第1の発明において、具体的には、上記制御回路部は、読み出し完了検出部から読み出し完了信号が出力されない場合、動作を停止すると共に、所定の処理を行わない限り復帰しないようにした。このようにすることによって、ICカードのメモリ部に対する外部からの不正なアクセスをより確実に防止することができ、ICカードのセキュリティ機能を更に高めることができる。
【0063】
第3の発明に係るICカードは、第1の発明において、具体的には、上記制御回路部は、読み出し完了検出部から読み出し完了信号が出力されない場合、リセットをかけて初期状態に戻るようにした。このようにすることによって、ICカードがどのようにすると照合エラー処理が行われるかが分かり難くなり、ICカードのセキュリティ機能を更に一層高めることができる。
【0065】
第4の発明に係るICカードは、制御回路部における動作電源電圧の範囲を小さくして動作電源電圧の下限値がセンスアンプ回路部よりも高くなるようにした。このことから、電源電圧低下時に、センスアンプ回路部のみが動作停止状態になることをなくし、不正なパスワードの照合が行われないようにすることができる。このため、電源電圧の低下時にセンスアンプ回路部のみが動作を停止し、不正なパスワードの照合が行われることを防止してICカードのセキュリティ機能を高めることができ、ICカードに格納されたデータの機密性を高めることができる。
【0066】
第5の発明に係るICカードは、第4の発明において、具体的には、上記制御回路部は、クロック信号を生成するクロック生成部を備え、該クロック生成部で生成されたクロック信号を基にして動作し、クロック生成部は、上記センスアンプ回路部よりも動作電源電圧の下限値が高くなるように形成される。このようにすることによって、電源電圧低下時に、センスアンプ回路部のみが動作停止状態になることをなくし、不正なパスワードの照合が行われないようにすることができる。このため、電源電圧の低下時にセンスアンプ回路部のみが動作を停止し、不正なパスワードの照合が行われることを防止してICカードのセキュリティ機能を高めることができ、ICカードに格納されたデータの機密性を高めることができる。
【0067】
第6の発明に係るICカードは、第4の発明において、具体的には、上記制御回路部は、マスクROMを有するマイコンで形成されると共に、該マスクROMに格納されたプログラムに従って動作し、マスクROMは、上記センスアンプ回路部よりも動作電源電圧の下限値が高くなるように形成される。このようにすることによって、電源電圧低下時に、センスアンプ回路部のみが動作停止状態になることをなくし、不正なパスワードの照合が行われないようにすることができる。このため、電源電圧の低下時にセンスアンプ回路部のみが動作を停止し、不正なパスワードの照合が行われることを防止してICカードのセキュリティ機能を高めることができ、ICカードに格納されたデータの機密性を高めることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1におけるICカードの例を示した概略のブロック図である。
【図2】 図1のセンスアンプ回路部7及び読み出し完了検出部9の例を示した回路図である。
【図3】 ICカード1とリーダライタ2との間で行われるデータ授受の例を示した図である。
【図4】 パスワード照合部50の例を示した概略の回路図である。
【図5】 図4のパスワード照合回路51におけるパスワードが一致しているときの動作例を示したタイミングチャートである。
【図6】 本発明の実施の形態2におけるICカードの例を示した概略のブロック図である。
【図7】 非接触型のICカードの従来例を示した概略のブロック図である。
【図8】 図7のセンスアンプ回路部106の例を示した回路図である。
【符号の説明】
1,75 ICカード、 2 リーダライタ、 3 アンテナ回路部、 4 変復調回路部、 5 入出力回路部、 6 不揮発性メモリ部、 7 センスアンプ回路部、 8 メモリ回路部、 9 読み出し完了検出部、 10,71 制御回路部、 11 内部電源回路部、 12 バス、 50 パスワード照合部、 51〜58 パスワード照合回路、 81 クロック生成部
Claims (6)
- データ読み出し/書き込み装置とのデータの授受を行うICカードにおいて、
データ読み出し/書き込み装置とのインタフェースを行うインタフェース部と、
複数のメモリセルで形成され、データを格納するメモリ部と、
該メモリ部の選択されたメモリセルのデータを読み出すセンスアンプ回路部と、
該センスアンプ回路部がメモリ部からのデータ読み出しを完了したか否かの検出を行い、該データ読み出しの完了を検出すると、読み出しが完了したことを示す読み出し完了信号を出力する読み出し完了検出部と、
上記インタフェース部を介して入力されるデータ読み出し/書き込み装置からのコマンドに従って、上記メモリ部及びセンスアンプ回路部の動作制御を行い、上記メモリ部に格納されたデータの読み出しに際して、読み出し完了検出部から読み出し完了信号が出力されない場合、所定のエラー処理を行う制御回路部とを備え、
上記センスアンプ回路部は、
極性の異なる2つのトランジスタが直列に接続され、該各トランジスタの接続部が出力端をなすと共に該各トランジスタの制御電極が接続されて入力端をなす、一方の出力端が他方の入力端に接続されるようにループ状に接続された第1及び第2の各インバータ回路と、
一端が所定の電圧に接続され、選択されたメモリセルに接続されたビット線の寄生容量よりも容量の大きいコンデンサと、
一端が上記所定の電圧に接続された上記寄生容量の他端に対して、第1のインバータ回路の出力端と第2のインバータ回路の入力端との接続部である第1の接続部への接続制御を行うと共に、上記コンデンサの他端に対して、第1のインバータ回路の入力端と第2のインバータ回路の出力端との接続部である第2の接続部への接続制御を行う接続制御部と、
を備え、
上記接続制御部は、上記メモリ部からのデータ読み出し停止時に、上記第1及び第2の各接続部を上記所定の電圧に接続してそれぞれ同じ論理レベルにし、上記メモリ部からデータを読み出す場合は、上記第1及び第2の各接続部に対する上記所定の電圧への接続を遮断すると共に、上記選択されたメモリセルに接続されたビット線の寄生容量の他端を上記第1の接続部に接続すると共に、上記コンデンサの他端を上記第2の接続部に接続し、上記選択されたメモリセルに接続されたビット線の寄生容量は上記第1のインバータ回路を介して充電されると共に、上記コンデンサは上記第2のインバータ回路を介して充電され、上記読み出し完了検出部は、上記第1及び第2の各接続部の論理レベルが異なる状態になると、所定の読み出し完了信号を出力することを特徴とするICカード。 - 上記制御回路部は、読み出し完了検出部から読み出し完了信号が出力されない場合、動作を停止すると共に、所定の処理を行わない限り復帰しないことを特徴とする請求項1に記載のICカード。
- 上記制御回路部は、読み出し完了検出部から読み出し完了信号が出力されない場合、リセットをかけて初期状態に戻ることを特徴とする請求項1に記載のICカード。
- データ読み出し/書き込み装置とのデータの授受を行うICカードにおいて、
データ読み出し/書き込み装置とのインタフェースを行うインタフェース部と、
複数のメモリセルで形成され、データを格納するメモリ部と、
該メモリ部の選択されたメモリセルのデータを読み出すセンスアンプ回路部と、
上記インタフェース部を介して入力されるデータ読み出し/書き込み装置からのコマンドに従って、上記メモリ部及びセンスアンプ回路部の動作制御を行う制御回路部とを備え、
上記センスアンプ回路部は、
極性の異なる2つのトランジスタが直列に接続され、該各トランジスタの接続部が出力端をなすと共に該各トランジスタの制御電極が接続されて入力端をなす、一方の出力端が他方の入力端に接続されるようにループ状に接続された第1及び第2の各インバータ回路と、
一端が所定の電圧に接続され、選択されたメモリセルに接続されたビット線の寄生容量よりも容量の大きいコンデンサと、
一端が上記所定の電圧に接続された上記寄生容量の他端に対して、第1のインバータ回路の出力端と第2のインバータ回路の入力端との接続部である第1の接続部への接続制御を行うと共に、上記コンデンサの他端に対して、第1のインバータ回路の入力端と第2のインバータ回路の出力端との接続部である第2の接続部への接続制御を行う接続制御部と、
を備え、
上記接続制御部は、上記メモリ部からのデータ読み出し停止時に、上記第1及び第2の各接続部を上記所定の電圧に接続してそれぞれ同じ論理レベルにし、上記メモリ部からデータを読み出す場合は、上記第1及び第2の各接続部に対する上記所定の電圧への接続を遮断すると共に、上記選択されたメモリセルに接続されたビット線の寄生容量の他端を上記第1の接続部に接続すると共に、上記コンデンサの他端を上記第2の接続部に接続し、上記選択されたメモリセルに接続されたビット線の寄生容量は上記第1のインバータ回路を介して充電されると共に、上記コンデンサは上記第2のインバータ回路を介して充電され、上記制御回路部は、センスアンプ回路部よりも動作電源電圧の下限値が高くなるように形成されることを特徴とするICカード。 - 上記制御回路部は、クロック信号を生成するクロック生成部を備え、該クロック生成部で生成されたクロック信号を基にして動作し、クロック生成部は、上記センスアンプ回路部よりも動作電源電圧の下限値が高くなるように形成されることを特徴とする請求項4に記載のICカード。
- 上記制御回路部は、マスクROMを有するマイコンで形成され、該マスクROMに格納されたプログラムに従って動作し、マスクROMは、上記センスアンプ回路部よりも動作電源電圧の下限値が高くなるように形成されることを特徴とする請求項4に記載のICカード。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11809497A JP3822707B2 (ja) | 1997-05-08 | 1997-05-08 | Icカード |
KR1019970057287A KR100263395B1 (ko) | 1997-05-08 | 1997-10-31 | 아이씨 카드 |
US08/962,839 US5896325A (en) | 1997-05-08 | 1997-11-03 | IC card with error processing unit for sense amplifiers |
TW086117240A TW382107B (en) | 1997-05-08 | 1997-11-17 | IC card |
CN97122966A CN1108588C (zh) | 1997-05-08 | 1997-11-28 | 集成电路卡 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11809497A JP3822707B2 (ja) | 1997-05-08 | 1997-05-08 | Icカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10307896A JPH10307896A (ja) | 1998-11-17 |
JP3822707B2 true JP3822707B2 (ja) | 2006-09-20 |
Family
ID=14727859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11809497A Expired - Fee Related JP3822707B2 (ja) | 1997-05-08 | 1997-05-08 | Icカード |
Country Status (5)
Country | Link |
---|---|
US (1) | US5896325A (ja) |
JP (1) | JP3822707B2 (ja) |
KR (1) | KR100263395B1 (ja) |
CN (1) | CN1108588C (ja) |
TW (1) | TW382107B (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100470575B1 (ko) * | 1995-01-31 | 2005-06-27 | 가부시끼가이샤 히다치 세이사꾸쇼 | 불휘발성메모리 |
JP3667920B2 (ja) * | 1997-02-21 | 2005-07-06 | ローム株式会社 | Icカード |
JP2000165375A (ja) | 1998-11-30 | 2000-06-16 | Hitachi Ltd | 情報処理装置、icカード |
US6618789B1 (en) | 1999-04-07 | 2003-09-09 | Sony Corporation | Security memory card compatible with secure and non-secure data processing systems |
US6955299B1 (en) * | 1999-12-17 | 2005-10-18 | Centre For Wireless Communications Of National University Of Singapore | System and method for using a smart card |
JP2001306316A (ja) * | 2000-04-21 | 2001-11-02 | Sharp Corp | 制御回路およびそれを用いた半導体装置 |
EP1496420B1 (de) * | 2000-05-22 | 2007-07-04 | Infineon Technologies AG | Sicherheits-Datenverarbeitungseinheit sowie dazugehöriges Verfahren |
US7185145B2 (en) * | 2001-06-04 | 2007-02-27 | Renesas Technology Corp. | Memory card |
JP3898481B2 (ja) * | 2001-10-03 | 2007-03-28 | 富士通株式会社 | 半導体記憶装置 |
EP1629408B1 (en) | 2003-05-30 | 2015-01-28 | Privaris, Inc. | A system and methods for assignation and use of media content subscription service privileges |
US7267266B2 (en) * | 2003-07-10 | 2007-09-11 | Rouille David W | Security system |
WO2005057481A1 (en) * | 2003-12-08 | 2005-06-23 | Innovision Research & Technology Plc | Data storage devices |
GB2413195A (en) * | 2004-04-17 | 2005-10-19 | Hewlett Packard Development Co | A memory tag and reader with password protection of tag memory |
EP1864248B1 (en) * | 2005-03-30 | 2013-08-28 | Samsung Electronics Co., Ltd. | Rf-id tag reading system for using password and method thereof |
WO2007145366A1 (en) | 2006-06-15 | 2007-12-21 | Kabushiki Kaisha Toshiba | Portable electronic device and control method thereof |
US8912887B2 (en) * | 2008-12-15 | 2014-12-16 | Cardlab Aps | RFID tag |
KR101042349B1 (ko) * | 2008-12-22 | 2011-06-17 | 한국전자통신연구원 | 보안 기능이 구비된 반도체 칩 및 그 동작 방법 |
WO2016097372A1 (en) | 2014-12-19 | 2016-06-23 | Cardlab Aps | A method and an assembly for generating a magnetic field and a method of manufacturing an assembly |
EP3035230A1 (en) | 2014-12-19 | 2016-06-22 | Cardlab ApS | A method and an assembly for generating a magnetic field |
EP3082071A1 (en) | 2015-04-17 | 2016-10-19 | Cardlab ApS | Device for and method of outputting a magnetic field |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3083187B2 (ja) * | 1991-09-30 | 2000-09-04 | 富士通株式会社 | 電子財布システムの鍵管理方式 |
JPH0877787A (ja) * | 1994-06-28 | 1996-03-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH08190799A (ja) * | 1995-01-09 | 1996-07-23 | Mitsubishi Denki Semiconductor Software Kk | センスアンプ回路 |
-
1997
- 1997-05-08 JP JP11809497A patent/JP3822707B2/ja not_active Expired - Fee Related
- 1997-10-31 KR KR1019970057287A patent/KR100263395B1/ko not_active IP Right Cessation
- 1997-11-03 US US08/962,839 patent/US5896325A/en not_active Expired - Lifetime
- 1997-11-17 TW TW086117240A patent/TW382107B/zh not_active IP Right Cessation
- 1997-11-28 CN CN97122966A patent/CN1108588C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19980086408A (ko) | 1998-12-05 |
KR100263395B1 (ko) | 2000-08-01 |
US5896325A (en) | 1999-04-20 |
JPH10307896A (ja) | 1998-11-17 |
CN1108588C (zh) | 2003-05-14 |
CN1199206A (zh) | 1998-11-18 |
TW382107B (en) | 2000-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3822707B2 (ja) | Icカード | |
US6480869B1 (en) | Random-number generating circuit, non-contact IC card having random-number generating circuit, reader/writer, and method of testing an apparatus having the random generating circuit | |
US7377442B2 (en) | Multi-mode integrated circuit devices including mode detection and methods of operating the same | |
JP4896450B2 (ja) | 記憶装置 | |
KR100391876B1 (ko) | 식별 정보를 구비한 데이타 기억 매체 | |
US6809952B2 (en) | Semiconductor integrated circuit, radio frequency identification transponder, and non-contact IC card | |
US7815110B2 (en) | Methods for controlling access to data stored in smart cards and related devices | |
US7233525B2 (en) | Method of converting contents of flash memory cells in the presence of leakage | |
JP2007317170A (ja) | Icモジュールおよび携帯電話 | |
CN213027505U (zh) | 电源封装 | |
CN1659659B (zh) | 用于智能卡的恢复设备、恢复方法以及一种数据载体 | |
JPWO2006018925A1 (ja) | 半導体集積装置並びにそれを用いたicカード及び携帯情報端末 | |
JP2004297779A (ja) | 無線通信icおよびこれを用いた無線通信情報記憶媒体 | |
CN100405074C (zh) | 测试终端否定电路 | |
JP2000057296A (ja) | 情報記録メディアおよび情報記録メディア駆動装置 | |
JPH11120305A (ja) | 非接触icカードシステム | |
JP4799058B2 (ja) | Icカード、並びにコンピュータ・プログラム | |
KR100734168B1 (ko) | 메모리 카드 인터페이스를 구비한 보안 데이터 저장 장치 | |
US20100277281A1 (en) | Rfid tag and method for driving the same | |
CN213241208U (zh) | 一种非接触ic卡芯片的nvm读写装置 | |
CN113539320A (zh) | 存储单元、存储装置及相关识别标签 | |
JP2005328658A (ja) | 保護回路およびこれを有する通信装置ならびに情報通信端末 | |
KR101061342B1 (ko) | 연결 포트 시스템 | |
CN114503200A (zh) | 用于可靠并且安全的存储器擦除的方法和*** | |
JP2007193533A (ja) | メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060623 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |