JP2001306316A - 制御回路およびそれを用いた半導体装置 - Google Patents

制御回路およびそれを用いた半導体装置

Info

Publication number
JP2001306316A
JP2001306316A JP2000121845A JP2000121845A JP2001306316A JP 2001306316 A JP2001306316 A JP 2001306316A JP 2000121845 A JP2000121845 A JP 2000121845A JP 2000121845 A JP2000121845 A JP 2000121845A JP 2001306316 A JP2001306316 A JP 2001306316A
Authority
JP
Japan
Prior art keywords
internal
command
rom
address
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000121845A
Other languages
English (en)
Inventor
Yasumichi Mori
康通 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000121845A priority Critical patent/JP2001306316A/ja
Priority to US09/834,963 priority patent/US6442058B2/en
Priority to TW090109051A priority patent/TW518515B/zh
Priority to KR10-2001-0021083A priority patent/KR100394564B1/ko
Priority to EP01303618A priority patent/EP1150201A3/en
Publication of JP2001306316A publication Critical patent/JP2001306316A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G06F9/3822—Parallel decoding, e.g. parallel decode units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/261—Microinstruction address formation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262—Arrangements for next microinstruction selection
    • G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30196—Instruction operation extension or modification using decoder, e.g. decoder per instruction set, adaptable or programmable decoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Read Only Memory (AREA)
  • Stored Programmes (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【課題】 大幅な制御回路の変更や占有面積の増加を招
くことなく内部ＲＯＭ容量を拡大し、既存の設計資産を
活用して応用デバイス開発期間の短縮を図る。 【解決手段】 外部コマンドが指定する動作の実現に必
要な内部コードを格納している内部ＲＯＭバンク１１
を、複数の領域に分割する。内部ＲＯＭ選択部１８は、
外部コマンド認識部１５で認識された外部コマンド１Ｂ
により、その実行に必要な内部コードを格納したＲＯＭ
領域を選択する。プログラムカウンタ１３は、必要な内
部コードの先頭アドレス１Ｄを出力し、内部ＲＯＭバン
ク１１は、そのアドレス１Ｄに対応する内部コマンド１
Ｅを出力して内部コマンドレジスタ１２に記憶させる。
内部コマンド実行部１４は、内部コマンドレジスタ１２
に記憶された内部コマンド１Ｆに基づいて演算や制御を
行い、制御信号レジスタ１７から制御信号１Ａを出力す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータや半導体メモリ等にコマンドプロセッサとして用い
られる制御回路およびそれを用いた半導体装置に関し、
特に、一般的に内部制御が複雑である不揮発性半導体メ
モリ等に用いられ、内部コード解読部を有する制御回路
およびそれを用いた半導体装置に関する。
【０００２】
【従来の技術】近年、半導体技術の進歩と応用アプリケ
ーションの増加により、マイクロコンピュータや半導体
メモリ等に求められる仕様は益々複雑化および多様化し
ている。その中で、高機能、かつ、高信頼性を有するデ
バイスをいかに短期間で開発するかということが大きな
課題となっている。そのためには、既存デバイスの回路
ブロックを再利用する等、実績がある過去の設計資産を
活用する手法を使って、開発期間の短縮を図ることが重
要となる。特に、制御回路は複雑な回路で構成されてい
るため、既存回路を再利用することができれば、開発期
間の短縮に大きく寄与する。
【０００３】上記マイクロコンピュータや半導体メモリ
等において、特に、一般的に内部制御が複雑である不揮
発性半導体メモリ等には、内部コード解読部を有する制
御回路が用いられることがある。ここで、上記マイクロ
コンピュータや半導体メモリ等の制御回路が直接実行可
能な内部命令のことを内部コマンドと称する。これに対
して、外部から上記マイクロコンピュータや半導体メモ
リ等に動作を指示するコマンドを外部コマンドと称す
る。通常、外部コマンドによって指定された動作を実現
するためには、多数の内部コマンドを指定された順序で
順次実行していく必要がある。この指定された順序に並
べられた複数の内部コマンドの集まり、すなわち、外部
コマンドによって指定された動作を実現するために、内
部コマンドで組まれたプログラムのことを内部コードと
称する。
【０００４】半導体メモリを一例として説明すると、外
部から半導体メモリに対するデータ書き込みやデータ消
去動作等の指令が外部コマンドに相当し、上記データ書
き込みやデータ消去動作等を実現するために半導体メモ
リに含まれる制御回路が順次実行する内部コマンド列が
内部コードに相当する。特に、半導体メモリ等において
は、占有面積をできるだけ小さくすることが要求される
ため、回路を簡略化することが可能な、内部コマンドが
固定命令長である制御回路が用いられる。
【０００５】図１０に、内部コード解読部を含む従来の
制御回路の構成を示す。この制御回路２１０は、内部コ
ードを格納するためにＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍ
ｅｍｏｒｙ）等で構成される内部コード格納部（以下、
内部ＲＯＭと称する）２１と、内部ＲＯＭ２１から読み
出した内部コマンド２Ｅを格納する内部コマンドレジス
タ２２と、内部ＲＯＭ２１に格納されている内部コード
のうち、次に実行される内部コマンドのアドレスを示す
プログラムカウンタ２３と、内部コマンドレジスタ２２
に格納された内部コマンド２Ｆを実行する内部コマンド
実行部２４と、外部コマンドがどのような動作を指示し
ているかを判断するための外部コマンド認識部２５と、
制御回路２１０の外部から与えられた外部コマンド２Ｂ
を記憶する外部コマンドレジスタ２６と、制御回路２１
０の外部へ制御信号２Ａを出力するための制御信号レジ
スタ２７等から構成されている。このうち、内部ＲＯＭ
２１、内部コマンドレジスタ２２、プログラムカウンタ
２３、内部コマンド実行部２４および外部コマンド認識
部２５を内部コード解読部と称する。
【０００６】図１１に、このような内部コード解読部を
含む制御回路を用いた半導体メモリの構成例を示す。こ
の半導体メモリは、外部コマンドや書き込みデータ等を
入力したり、読み出しデータ等を出力するためのデータ
バスＤ０〜Ｄｎを入出力に有する入出力バッファ２０１
と、アドレスバスＡ０〜Ａｎやチップ選択信号であるＣ
Ｅ＃（＃は反転信号であることを示す）およびコマンド
書き込みイネーブル信号であるＷＥ＃を入力に有する入
力バッファ２０２と、供給電圧Ｖｐｐを昇圧するための
内部昇圧回路２０３と、書き込み／消去制御回路２０４
と、アドレスデコード回路２０５と、情報を記憶するた
めのメモリアレイ２０６と、メモリアレイ２０６から情
報を読み出すためのセンス回路２０７と、図１０に示し
た従来の制御回路２１０等から構成されている。
【０００７】この半導体メモリは、デコード制御回路２
１０から出力された制御信号２Ａにより各回路が制御さ
れ、メモリアレイ２０６への情報の書き込みや消去等の
動作が行われる。この制御信号２Ａは、内部昇圧回路２
０３、書き込み／消去制御回路２０４およびセンス回路
２０７に入力され、例えば、内部昇圧回路２０３におい
ては、制御信号２Ａによって昇圧開始や終了の制御がな
されたり、供給電圧Ｖｐｐをどの電位まで昇圧するかの
切り替え制御がなされる。
【０００８】次に、上記図１０に示した制御回路の動作
の一例について、説明する。外部コマンドレジスタ２６
に記憶された外部コマンド２Ｂが、外部コマンドレジス
タ２６の出力２Ｈから外部コマンド認識部２５に与えら
れると、外部コマンド記憶部２５はその外部コマンド２
Ｂが制御回路２１０において有効な（実行し得る）コマ
ンドであるか否かを判断する。そして、外部コマンド２
Ｂが有効なコマンドであると判断された場合、外部コマ
ンド認識部２５はプログラムカウンタ２３に対して、外
部コマンド２Ｂで指定される動作に必要な内部コードの
内部ＲＯＭ２１内における先頭アドレス２Ｃを出力し、
最初に実行すべき内部コマンドを示す。内部ＲＯＭ２１
は、プログラムカウンタ２３に格納された内部コードの
先頭アドレス２Ｄ（ここでは２Ｃに等しい）に対応する
内部コマンド、すなわち、これから実行される内部コー
ドのうち、先頭の内部コマンド２Ｅを内部コマンドレジ
スタ２２に出力し、内部コマンドレジスタ２２内に記憶
させる。内部コマンド実行部２４は、内部コマンドレジ
スタ２２に記憶されている内部コマンド２Ｆに基づい
て、指定された演算または制御等の動作を行う。そし
て、必要であれば信号２Ｉを出力して制御信号レジスタ
２７に記憶されている値を更新したり、プログラムカウ
ンタ２３に対して次に実行すべき内部コマンドのアドレ
ス２Ｇを出力したりする。これにより、その次に実行す
べき内部コード２Ｅが内部コマンドレジスタ２２に記憶
される。
【０００９】以上で説明したように、従来の制御回路２
１０では、内部ＲＯＭ２１に格納された内部コマンドを
指定された順序でコマンド実行部２４にて実行すること
により、すなわち、内部コードを順次実行していくこと
により、外部コマンド２Ｂで指定された動作を実現する
ことができる。ここでは、内部コード解読部を用いた従
来の制御回路について説明したが、一般的なマイクロコ
ンピュータにおいても同様の制御回路が含まれている。
【００１０】上述したような従来の制御回路は、内部Ｒ
ＯＭに格納されている内部コードを変更することによ
り、新規の外部コードを実装したり、既存の外部コード
による動作を変更したりすることができるため、汎用的
に用いることができる。
【００１１】再び半導体メモリを一例として説明する
と、新しい動作仕様を有する半導体メモリを開発する際
には、図１１において内部コードを変更することによ
り、その制御回路の構成をそのまま用いることが多い。
例えば、従来と異なる書き込みアーキテクチャを採用し
た半導体メモリを新規に開発する場合を考えると、上記
アドレスデコード回路２０５や書き込み／消去制御回路
２０４等の周辺回路を新規に開発する必要はあるかもし
れないが、それらを制御する制御回路は、内部コードを
それらの周辺回路に見合った、周辺回路が所望の動作を
するようなものに書き換えるだけで、基本的な構成を変
更することなく用いることができる。
【００１２】以上のように、内部コード解読部を含む上
記従来の制御回路は、内部ＲＯＭに格納された内部コー
ドを最適なものに変更することにより汎用的に用いるこ
とができ、設計資産の活用によって高機能、かつ、高信
頼性を有するデバイスの開発期間の短縮化に大きく寄与
している。
【００１３】
【発明が解決しようとする課題】上述した内部コード解
読部を含む従来の制御回路を用いた半導体メモリやマイ
クロコンピュータ等において、多種多様な仕様を実現す
る場合、複雑な内部動作が必要な外部コマンドを実装す
る場合、または数多くの外部コマンドに内部コードを対
応させる場合等には、既存のものよりも長い内部コマン
ド列、すなわち、大きな容量の内部コードを内部ＲＯＭ
に格納する必要がある。
【００１４】この内部コードの容量の限界、すなわち、
使用可能な内部ＲＯＭの容量の限界について考えると、
内部ＲＯＭの容量を制限するものとしては、プログラム
カウンタのビット数、内部コマンドの命令長（ビット
長）および内部コマンドレジスタのビット数等が挙げら
れる。
【００１５】まず、プログラムカウンタのビット数につ
いて説明する。内部ＲＯＭから１つの内部コマンドを内
部コマンドレジスタに読み出すためには、上述したよう
にプログラムカウンタが内部ＲＯＭ内のアドレス空間の
１つを指し示していることが必要である。例えば、プロ
グラムカウンタが１６ビットの構成である場合、それが
指し示すことができるアドレス空間（内部ＲＯＭのアド
レス）は、００００Ｈ〜ＦＦＦＦＨであり、内部ＲＯＭ
内にそれ以上のアドレス空間があったとしても、そのア
ドレスの内部コマンドを読み出すことはできない。この
場合、使用可能な内部ＲＯＭの容量は２16ワード（６４
ｋワード：内部コマンド６５５３６行分）に制限され
る。
【００１６】次に、内部コマンドの命令長（ビット長）
について説明する。上述したように固定命令長アーキテ
クチャを採用した場合、内部コマンドはある決まったビ
ット数（命令長）を有している。ここで、Ｎビットの幅
を有する内部コマンドをＮビット命令と称する。内部コ
マンドには、その内部コマンドの種類によらず、内部コ
マンド実行部における演算／制御等の動作の種類を示す
数ビット程度のオペレーションコードが含まれる。ま
た、内部コマンドには、通常、次に実行される内部コマ
ンドの内部ＲＯＭ内でのアドレスを直接指定する命令
（一般にジャンプ命令やコール命令と称される）が含ま
れている。これは、内部コードが実現するアルゴリズム
内で条件分岐を行う際等に必要不可欠な内部コマンドで
あり、例えば、ジャンプ命令には少なくとも上記オペレ
ーションコード部と次に実行される内部コマンドの内部
ＲＯＭ内でのアドレスが含まれている。ここで、１６ビ
ット命令を採用している上記従来例のような制御回路を
考えた場合、オペレーションコード部が１ビットであっ
たとしても、１５ビット分のアドレス空間しか示すこと
ができない。よって、ジャンプ命令による分岐先の対称
が内部コード内の全ての内部コマンドである場合、使用
可能な内部ＲＯＭの容量は２15ワード（３２ｋワード：
内部コマンド３２７６８行分）に制限される。
【００１７】次に、内部コマンドレジスタのビット数に
ついて説明する。Ｎビット命令を採用した制御回路で
は、内部コマンドレジスタに少なくともＮビットの容量
が必要である。よって、内部コマンドレジスタのビット
数が内部コマンドの命令長を制限し、さらには使用可能
な内部ＲＯＭの容量を制限することになる。
【００１８】以上のように、上記従来例のような制御回
路を用いた場合、その回路構成によって内部ＲＯＭの容
量が制限される。この制限を解除するためには、プログ
ラムカウンタのビット数、内部コマンドの命令長（ビッ
ト長）および内部コマンドレジスタのビット数等を必要
なだけ大きくすればよい。
【００１９】例えば、内部コマンドの命令長を大きくし
た場合を考える。内部コマンドの命令長を大きくする
と、同じ行数の内部コマンドを格納するために必要な内
部ＲＯＭの物理的な容量が増加する。例えば、１０２４
行（１ｋワード）の内部コードを内部ＲＯＭに格納する
場合、１２ビット命令を採用している制御回路では、１
２ｋビットの容量が必要であるのに対して、１６ビット
命令を採用している制御回路では１６ｋビットの容量が
必要になる。このような内部ＲＯＭの物理的な容量の増
加は、チップ面積の増加を意味する。また、内部コマン
ド実行部や内部コマンドレジスタの変更、各構成回路間
の信号線ビット幅等を内部コマンドの命令長に合わせて
大きくする必要がある等、多大なハードウェアの変更を
伴うと共に、占有面積の増加を招くことになる。さら
に、内部コマンドの命令長を大きくすることにより、ア
センブラ等の翻訳プログラムを始めとするソフトウェア
の開発環境が変わるおそれもある。また、プログラムカ
ウンタのビット数を大きくした場合や、内部コマンドレ
ジスタのビット数を大きくした場合についても、その結
果として内部コマンドの命令長を大きくする必要が生じ
るため、同様の問題が生じる。
【００２０】このように、上記従来例のような制御回路
において、内部ＲＯＭ容量の制限を解除するためには、
大幅な制御回路の変更によるデバイス開発期間の増大や
占有面積の拡大を招き、さらに、従来の開発環境や過去
の設計資産を犠牲にするおそれがある。換言すれば、上
記従来例のような制御回路を再利用してデバイス開発期
間の短縮を図る場合には、内部ＲＯＭ容量の制限を越え
ることができない。
【００２１】本発明は、このような従来技術の課題を解
決すべくなされたものであり、大幅な制御回路の変更や
占有面積の増加を招くことなく内部ＲＯＭ容量を拡大す
ることができ、既存の設計資産を活用して応用デバイス
開発期間の短縮を図ることができる内部コード解読部を
含む制御回路およびそれを用いた半導体装置を提供する
ことを目的とする。
【００２２】
【課題を解決するための手段】本発明の半導体装置は、
外部から与えられる外部コマンドを認識する外部コマン
ド認識部と、複数の領域から構成され、該外部コマンド
認識部に認識された外部コマンドが指定する動作を実現
するための内部コードを格納する内部ＲＯＭバンクと、
該外部コマンド認識部に認識された外部コマンドによ
り、該内部ＲＯＭバンクから必要なＲＯＭ領域を選択す
る内部ＲＯＭ選択部と、該内部ＲＯＭバンクに格納され
ている内部コードのうち、次に実行される内部コマンド
のアドレスを示すプログラムカウンタと、該内部ＲＯＭ
バンクから読み出した内部コマンドを格納する内部コマ
ンドレジスタと、該内部コマンドレジスタに格納された
内部コマンドを実行する内部コマンド実行部とを備えて
おり、そのことにより上記目的が達成される。
【００２３】前記内部ＲＯＭ選択部は比較回路等を備
え、前記プログラムカウンタが示すアドレスを特定のア
ドレスと比較した結果によっても、選択するＲＯＭ領域
を切り替え可能である構成としてもよい。
【００２４】前記内部ＲＯＭ選択部はアドレスレジスタ
をさらに備え、該アドレスレジスタに任意の値を設定す
ることにより、前記特定のアドレスを変化させることが
可能である構成としてもよい。
【００２５】本発明の半導体装置は、本発明の制御回路
を内蔵しており、そのことにより上記目的が達成され
る。
【００２６】以下、本発明の作用について説明する。
【００２７】本発明にあっては、外部コマンド認識部に
認識された外部コマンドによって、内部ＲＯＭバンクか
ら、その外部コマンドが指定する動作を実現するために
必要な内部コードが格納されているＲＯＭ領域を選択す
ることが可能である。よって、従来の制御回路のよう
に、プログラムカウンタのビット数、内部コマンドの命
令長（ビット長）および内部コマンドレジスタのビット
数等を大きくしなくても、内部ＲＯＭ容量を拡大するこ
とが可能である。この理由は、従来では、プログラムカ
ウンタのビット数や内部コマンドの命令長、内部コマン
ドレジスタのビット数等によって内部ＲＯＭ容量が制限
され、それ以上の内部ＲＯＭアドレス空間があっても、
そのアドレスの内部コマンドを読み出すことができなか
ったのに対して、本発明では内部ＲＯＭバンクを複数の
領域に分けることによって、各選択領域で従来の内部Ｒ
ＯＭ容量と同じ容量まで内部ＲＯＭアドレス空間を活用
できるためである。複数のＲＯＭ領域の大きさは同じで
なくても良く、その容量を最小限に設定することができ
る。さらに、後述する実施形態に示すように、内部ＲＯ
Ｍ選択部、比較回路やアドレスレジスタ等は簡単な構成
で実現可能であるので、制御回路の構成が複雑になるこ
とはない。なお、本明細書では、複数の領域に分割され
た内部ＲＯＭを内部ＲＯＭバンクと称している。
【００２８】さらに、内部ＲＯＭ選択部は、比較回路等
により、プログラムカウンタが示す次に実行される内部
コマンドのアドレスと特定のアドレスとを比較した結果
に従ってＲＯＭ領域を選択することもできる。この場
合、複数の内部コードで共通する内部コマンドを共有し
て、ＲＯＭ領域を物理的に削減することが可能である。
【００２９】さらに、内部ＲＯＭ選択部にアドレスレジ
スタを設けて、そのアドレスレジスタに任意の値を設定
することにより、次に実行される内部コマンドのアドレ
スとアドレスレジスタの値とを比較した結果に従ってＲ
ＯＭ領域を選択することもできる。この場合、上記複数
の内部コードで共通する内部コマンドを、任意のＲＯＭ
領域に配置することが可能である。
【００３０】本発明の制御回路を用いることにより、マ
イクロコンピュータや半導体メモリ等の半導体装置にお
いて、実績のある過去の設計資産の活用により、開発期
間の短縮を図ることが可能である。
【００３１】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照しながら説明する。
【００３２】（実施形態１）図１に、実施形態１の制御
回路の構成を示す。この制御回路１１０は、後述する内
部コード解読部を含み、内部コードを格納するためにＲ
ＯＭ等で構成され、複数の領域に分割された内部コード
格納部（以下、内部ＲＯＭバンクと称する）１１と、内
部ＲＯＭバンク１１から読み出した内部コマンド１Ｅを
格納する内部コマンドレジスタ１２と、内部ＲＯＭ１１
に格納されている内部コードのうち、次に実行される内
部コマンドのアドレスを示すプログラムカウンタ１３
と、内部コマンドレジスタ１２に格納された内部コマン
ド１Ｆを実行する内部コマンド実行部１４と、外部コマ
ンドがどのような動作を指示しているかを判断するため
の外部コマンド認識部２５と、制御回路１１０の外部か
ら与えられた外部コマンド１Ｂを記憶する外部コマンド
レジスタ１６と、制御回路１１０の外部へ制御信号１Ａ
を出力するための制御信号レジスタ１７と、外部コマン
ド認識部１５で認識した外部コマンドによって内部ＲＯ
Ｍバンク１１に含まれる複数のＲＯＭ領域から必要なＲ
ＯＭ領域を選択する内部ＲＯＭ選択部１８等から構成さ
れている。このうち、内部ＲＯＭバンク１１、内部コマ
ンドレジスタ１２、プログラムカウンタ１３、内部コマ
ンド実行部１４、外部コマンド認識部１５および内部Ｒ
ＯＭ選択部１８を内部コード解読部と称する。
【００３３】上記内部ＲＯＭ選択部１８には、外部コマ
ンド認識部１５で認識した外部コマンドを識別する信号
１Ｈが入力され、内部ＲＯＭバンク１１に内部ＲＯＭ切
り替え信号１Ｉを出力する。この内部ＲＯＭ切り替え信
号１Ｉによって、内部ＲＯＭバンク１１に含まれる複数
のＲＯＭ領域の中から、上記外部コマンド１Ｂが指定す
る動作を実現するために必要な内部コードが格納されて
いるＲＯＭ領域が選択される。
【００３４】なお、本実施形態の制御回路において、外
部コマンド１Ｂは従来の外部コマンド２Ｂと同じ構成と
することができる。従って、外部コマンドレジスタ１６
やプログラムカウンタ１３についても、従来の外部コマ
ンドレジスタ２６やプログラムカウンタ２３と構成や入
出力信号を同じにすることができる。
【００３５】次に、上記図１に示した制御回路の動作に
ついて、複数の外部コマンドα、βおよびγを実装した
場合を一例として説明する。なお、以下の説明では、各
外部コマンドα、βおよびγを実現するために必要な内
部コードを各々内部コードα、βおよびγとし、内部コ
ードαおよびβは内部ＲＯＭバンク１１内のＲＯＭ領域
０に、内部コードγは内部ＲＯＭバンク１１内のＲＯＭ
領域１に各々格納されているものとする。各内部コード
は互いに一部分または全部を包含する関係にあってもよ
く、各内部コードに全く同じものが含まれていてもよ
い。また、実装される外部コマンドの数は限定されるも
のではない。さらに、同じＲＯＭ領域に含まれる内部コ
ードの個数は限定されるものではなく、各ＲＯＭ領域の
大きさは同じでなくてもよい。
【００３６】上記制御回路において、外部コマンドレジ
スタ１６に記憶された外部コマンド１Ｂが、外部コマン
ドレジスタ１６の出力１Ｋから外部コマンド認識部１５
に与えられると、外部コマンド認識部１５はその外部コ
マンド１Ｂが制御回路１１０において有効な（実行し得
る）コマンドであるか否かを判断する。つまり、外部コ
マンド認識部１５は、外部コマンド１Ｂに含まれるオペ
レーションコード部または外部コマンド１Ｂそのものに
よって、その外部コマンド１Ｂが上記制御回路１１０に
実装されている外部コマンドであるか否かを判断する。
【００３７】その一例を図２に示す。ここでは、実装さ
れている外部コマンドをα、βおよびγとし、各々のコ
マンドに、図２（ａ）に示すように２ｂｉｔのオペレー
ションコード部（ｂ０、ｂ１）が含まれているものとす
る。そして、オペレーションコードが実装されている３
つの外部コマンド（α、βまたはγ）に相当する場合に
は、図２（ｂ）に示すような回路構成の外部コマンド認
識部１５により、各々の外部コマンドに対応する外部コ
マンドＥＮ信号（αＥＮ、βＥＮまたはγＥＮ）を”
Ｈ”にする（図１では、外部コマンドを認識する信号１
Ｈに相当する）。また、書く外部コマンドに対応する内
部コードの先頭アドレス（ここでは１６ｂｉｔとしてい
る）をＲｏｍＡ０〜ＲｏｍＡ１５（図１では、信号１Ｄ
に相当する）として、プログラムカウンタ１３に出力す
る。
【００３８】そして、外部コマンド１Ｂが有効なコマン
ドであると判断された場合、外部コマンド認識部１５か
ら内部ＲＯＭ選択部１８に対して、認識した外部コマン
ドを識別する信号１Ｈが入力される。これにより、内部
ＲＯＭ選択部１８は、内部ＲＯＭバンク１１に含まれる
複数のＲＯＭ領域の中から、上記外部コマンド１Ｂが指
定する動作を実現するために必要な内部コードが格納さ
れているＲＯＭ領域を選択する。
【００３９】さらに、外部コマンド認識部１５は、プロ
グラムカウンタ１３に対して、外部コマンド１Ｂで指定
される動作に必要な内部コードの内部ＲＯＭ１１バンク
内における先頭アドレス１Ｃを出力し、最初に実行すべ
き内部コマンドを示す。このとき、先頭アドレス１Ｃで
指定される内部コマンドは、内部ＲＯＭ選択部１Ｉによ
って選択されたＲＯＭ領域（例えば後述するＲＯＭ領域
０）に含まれるものである。
【００４０】内部ＲＯＭバンク１１は、選択されたＲＯ
Ｍ領域（例えば後述するＲＯＭ領域０）において、プロ
グラムカウンタ１３に格納された内部コードの先頭アド
レス１Ｄ（ここでは１Ｃに等しい）に対応する内部コマ
ンド、すなわち、これから実行される内部コードのう
ち、先頭の内部コマンド１Ｅを内部コマンドレジスタ１
２に出力し、内部コマンドレジスタ１２内に記憶させ
る。
【００４１】図３に内部ＲＯＭ選択部１８の構成の一例
を示し、図４に内部ＲＯＭバンク１１の構成の一例を示
す。この内部ＲＯＭ選択部１８では、外部コマンドを識
別する信号１Ｈに含まれる外部コマンドαＥＮ信号だけ
が”Ｈ”になる。この外部コマンドαＥＮ信号は、外部
コマンド認識部１５で外部コマンドαに含まれるオペレ
ーションコードをビット列としてデコードすることによ
り生成され、与えられた外部コマンドが外部コマンドα
であることを示す。そして、内部ＲＯＭ選択部１８か
ら、ＲＯＭ領域０を選択するためのＲＯＭ領域０ＥＮ信
号だけが”Ｈ”となった内部ＲＯＭ切り替え信号１Ｉが
出力される。内部ＲＯＭバンク１１は、ＲＯＭ領域０Ｅ
Ｎ信号が”Ｈ”になったのを受けて、ＲＯＭ領域０側の
アドレスデコード回路を活性化する。そして、内部ＲＯ
Ｍバンク１１は、選択されたＲＯＭ領域において、プロ
グラムカウンタ１３から与えられるアドレス１Ｄに対応
する内部コマンド１Ｅを内部コマンドレジスタ１２に出
力する。ここでは、選択されたＲＯＭ領域０に格納され
ている内部コードαの先頭の内部コマンドが内部コマン
ドレジスタ１２に出力されることになる。
【００４２】内部コマンド実行部１４は、例えばレジス
タファイルや各種演算器等を含み、内部コマンドレジス
タ１２に記憶されている内部コマンド１Ｆに基づいて、
指定された演算または制御等の動作を行う。そして、必
要であれば信号１Ｊを出力して制御信号レジスタ１７に
記憶されている値を更新したり、プログラムカウンタ１
３に対して次に実行すべき内部コマンドのアドレス１Ｇ
を出力したりする。これにより、その次に実行すべき内
部コード１Ｅが内部コマンドレジスタ１２に記憶され
る。
【００４３】以上で説明したように、本実施形態によれ
ば、内部ＲＯＭ選択部１８において、外部コマンド１Ｂ
に応じた内部コードが格納されているＲＯＭ領域を内部
ＲＯＭバンク１１から選択することにより、複数のＲＯ
Ｍ領域を含む内部ＲＯＭバンクを有する内部コード解読
部を含んだ制御回路を実現することができる。
【００４４】（実施形態２）図５に、実施形態２の制御
回路の構成を示す。なお、この図５において、実施形態
１と同じ機能を有する部分には同じ番号を付している。
この制御回路１１０ａは、プログラムカウンタ１３から
内部ＲＯＭ選択部１８ａに、次に実行される内部コマン
ドのアドレス１Ｄが入力されている。内部ＲＯＭ選択部
１８ａは、実施形態１と同様に、制御回路１１０ａに与
えられる外部コマンド１Ｂによって、内部ＲＯＭバンク
１１に含まれる複数のＲＯＭ領域から実行すべき内部コ
ードが含まれるＲＯＭ領域を選択するための信号１Ｉを
出力することができる。また、内部ＲＯＭ選択部１８ａ
は、比較回路等により、プログラムカウンタ１３が示す
次に実行される内部コマンドのアドレス１Ｄと特定のア
ドレスとを比較し、アドレス１Ｄが特定のアドレス以上
である場合にも、内部ＲＯＭバンク１１に含まれる複数
のＲＯＭ領域から実行すべき内部コードが含まれるＲＯ
Ｍ領域を選択するための信号１Ｉを出力することができ
る。上記アドレス１Ｄと特定のアドレスとの比較の大小
は、上記例に限定されず、特定のアドレス以下である場
合に切り替えたり、アドレス１Ｄが特定の範囲である場
合に切り替えたりすることもできる。
【００４５】一般に、内部コードは複数の内部コマンド
の論理的な集まり（一般にサブルーチンと称される）か
ら構成されることが多い。その中でも、汎用的なもの
は、各々の内部コードに含まれることがある。例えば、
図６に示すように、内部コードαおよび内部コードβが
含まれる内部ＲＯＭ領域０がサブルーチンａ、ｂ、ｃ、
ｄ、ｅ、ｆを含んでいたとする。また、別の内部コード
γが含まれる内部ＲＯＭ領域１がサブルーチンａ、ｂ、
ｃ、ｇ、ｈ、ｉを含んでいたとする。このように、内部
コードαおよび内部コードβと内部コードγとが別のＲ
ＯＭ領域に格納されている上記図６の例のような場合、
サブルーチンａ、ｂ、ｃは両方のＲＯＭ領域に重複して
存在することになり、物理的なＲＯＭ領域が無駄になっ
てしまう。
【００４６】この場合、本実施形態の構成では、特定の
アドレス以上のＲＯＭ領域を別のＲＯＭ領域と共有する
ことが可能であるため、上述したような無駄なＲＯＭ領
域が生じるのを防ぐことができる。
【００４７】図７に、内部ＲＯＭ選択部の構成の一例を
示す。この内部ＲＯＭ選択部１８ａでは、内部コマンド
のアドレスが８０００Ｈ（特定のアドレス）以上である
場合に、次に実行する内部コマンドのアドレス１Ｄの下
位から１６ビット目の信号に当たるＡ１５が”Ｈ”にな
る。よって、図３に示したＲＯＭ領域０ＥＮ信号を発生
させる回路にＡ１５を入力としたＯＲ回路を挿入した図
７のような回路構成にすることにより、ＲＯＭ領域０Ｅ
Ｎ信号が”Ｈ”となった内部ＲＯＭ切り替え信号１Ｉが
出力される。これにより、アドレス１Ｄが８０００Ｈ以
上であるときに、アドレス１Ｄが７ＦＦＦＨ以下であっ
たときに選択されていたＲＯＭ領域にかかわらず、ＲＯ
Ｍ領域０を選択することができる。
【００４８】この場合、図６に示したような重複するサ
ブルーチンａ、ｂ、ｃを、例えば図８に示すように８０
００Ｈのアドレス以降に配置すればよい。このように比
較対象となるアドレスを特定することにより、図７に示
すように比較回路を実質的に省略することができたり、
または簡素化したりすることが可能である。
【００４９】さらに、上記内部コマンドのアドレスと比
較される特定のアドレスは、固定されている必要はな
い。例えば、図９に示すように、内部ＲＯＭ選択部にア
ドレスレジスタ１９および公知の比較回路を用いたアド
レス比較部１９ａを設けることにより、そのアドレスレ
ジスタ１９に記憶させたアドレスと、次に実行される内
部コマンドのアドレス１Ｄとを、アドレス比較部１９ａ
によって比較することができる。これにより、アドレス
１Ｄの方が大きくなったときに、アドレス比較部１９ａ
の出力信号Ｌが”Ｈ”となり、ＲＯＭ領域０が選択され
る。
【００５０】なお、アドレスレジスタ１９に記憶された
アドレスと内部コマンドのアドレス１Ｄとの比較の大小
は、上記例に限定されず、アドレス１Ｄの方が小さくな
ったときや、アドレス１Ｄが特定の範囲である場合にも
選択ＲＯＭ領域を切り替えることもできる。
【００５１】
【発明の効果】以上詳述したように、本発明によれば、
外部コマンド認識部に認識された外部コマンドによっ
て、内部ＲＯＭバンクから、その外部コマンドが指定す
る動作を実現するために必要な内部コードが格納されて
いるＲＯＭ領域を選択することができる。よって、大幅
な制御回路の変更や占有面積の拡大を招くことなく、内
部ＲＯＭ容量を拡大することが可能である。従って、本
発明の内部コード解読部を含む制御回路は、半導体装置
およびその応用デバイスの開発において、設計資産の活
用による期間短縮に大きく寄与する。
【００５２】さらに、内部ＲＯＭ選択部に比較回路等を
設けて、プログラムカウンタが示す次に実行される内部
コマンドのアドレスと特定のアドレスとを比較した結果
に従ってＲＯＭ領域を選択することにより、複数の内部
コードで共通する内部コマンドを共有することができ
る。よって、ＲＯＭ領域を物理的に削減して、制御回路
の占有面積の縮小を図ることができる。
【００５３】さらに、内部ＲＯＭ選択部にアドレスレジ
スタを設けて、そのアドレスレジスタに任意の値を設定
し、次に実行される内部コマンドのアドレスとアドレス
レジスタの値とを比較した結果に従ってＲＯＭ領域を選
択することにより、上記複数の内部コードで共通する内
部コマンドを、任意のＲＯＭ領域に配置することができ
る。
【図面の簡単な説明】
【図１】実施形態１の制御回路の構成を示す図である。
【図２】（ａ）および（ｂ）は実施形態１の制御回路に
おける外部コマンド認識部の動作を説明するための図で
ある。
【図３】実施形態１の制御回路における内部ＲＯＭ選択
部の構成の一例を示す図である。
【図４】実施形態１の制御回路における内部ＲＯＭバン
クの構成の一例を示す図である。
【図５】実施形態２の制御回路の構成を示す図である。
【図６】内部コードの構成の一例を示す図である。
【図７】実施形態２の制御回路における内部ＲＯＭ選択
部の構成の一例を示す図である。
【図８】内部コードの構成の一例を示す図である。
【図９】実施形態２の制御回路における内部ＲＯＭ選択
部の構成の一例を示す図である。
【図１０】従来の制御回路の構成を示す図である。
【図１１】従来の制御回路を含む半導体メモリの構成の
一例を示す図である。
【符号の説明】
１１ 内部ＲＯＭバンク １２、２２ 内部コマンドレジスタ １３、２３ プログラムカウンタ １４、２４ 内部コマンド実行部 １５、２５ 外部コマンド認識部 １６、２６ 外部コマンドレジスタ １７、２７ 制御信号レジスタ １８、１８ａ 内部ＲＯＭ選択部 １９ アドレスレジスタ １９ａ アドレス比較部 ２１ 内部ＲＯＭ １１０、１１０ａ、２１０ 制御回路 ２０１ 入出力バッファ ２０２ 入力バッファ ２０３ 内部昇圧回路 ２０４ 書き込み／消去制御回路 ２０５ アドレスデコード回路 ２０６ メモリアレイ ２０７ センス回路 １Ａ、２Ａ 制御信号 １Ｂ、２Ｂ 外部コマンド １Ｃ 内部コードの内部ＲＯＭバンク内における先頭ア
ドレス １Ｄ、２Ｄ プログラムカウンタに格納された内部コー
ドの先頭アドレス １Ｅ、２Ｅ これから実行される内部コードのうち、先
頭の内部コマンド １Ｆ、２Ｆ 内部コマンドレジスタに格納された内部コ
マンド １Ｇ、２Ｇ 次に実行すべきコマンドのアドレス １Ｈ 外部コマンドを識別する信号 １Ｋ、２Ｈ 外部コマンドレジスタの出力 ２Ｃ 内部コードの内部ＲＯＭ内における先頭アドレス １Ｉ 内部ＲＯＭ切り替え信号 １Ｊ、２Ｉ 内部コマンド実行部から制御信号レジスタ
に出力される信号 Ｌ アドレス比較部の出力信号

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 外部から与えられる外部コマンドを認識
    する外部コマンド認識部と、 複数の領域から構成され、該外部コマンド認識部に認識
    された外部コマンドが指定する動作を実現するための内
    部コードを格納する内部ＲＯＭバンクと、 該外部コマンド認識部に認識された外部コマンドによ
    り、該内部ＲＯＭバンクから必要なＲＯＭ領域を選択す
    る内部ＲＯＭ選択部と、 該内部ＲＯＭバンクに格納されている内部コードのう
    ち、次に実行される内部コマンドのアドレスを示すプロ
    グラムカウンタと、 該内部ＲＯＭバンクから読み出した内部コマンドを格納
    する内部コマンドレジスタと、 該内部コマンドレジスタに格納された内部コマンドを実
    行する内部コマンド実行部とを備えている制御回路。
  2. 【請求項２】 前記内部ＲＯＭ選択部は、前記プログラ
    ムカウンタが示すアドレスを特定のアドレスと比較した
    結果によっても、選択するＲＯＭ領域を切り替え可能で
    ある請求項１に記載の制御回路。
  3. 【請求項３】 前記内部ＲＯＭ選択部はアドレスレジス
    タをさらに備え、該アドレスレジスタに任意の値を設定
    することにより、前記特定のアドレスを変化させること
    が可能である請求項２に記載の制御回路。
  4. 【請求項４】 請求項１乃至請求項３のいずれかに記載
    の制御回路を内蔵した半導体装置。
JP2000121845A 2000-04-21 2000-04-21 制御回路およびそれを用いた半導体装置 Pending JP2001306316A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000121845A JP2001306316A (ja) 2000-04-21 2000-04-21 制御回路およびそれを用いた半導体装置
US09/834,963 US6442058B2 (en) 2000-04-21 2001-04-13 Control circuit and semiconductor device including same
TW090109051A TW518515B (en) 2000-04-21 2001-04-16 Control circuit and semiconductor device including same
KR10-2001-0021083A KR100394564B1 (ko) 2000-04-21 2001-04-19 제어회로 및 그를 이용한 반도체장치
EP01303618A EP1150201A3 (en) 2000-04-21 2001-04-20 Control circuit and semiconductor device including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000121845A JP2001306316A (ja) 2000-04-21 2000-04-21 制御回路およびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2001306316A true JP2001306316A (ja) 2001-11-02

Family

ID=18632408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000121845A Pending JP2001306316A (ja) 2000-04-21 2000-04-21 制御回路およびそれを用いた半導体装置

Country Status (5)

Country Link
US (1) US6442058B2 (ja)
EP (1) EP1150201A3 (ja)
JP (1) JP2001306316A (ja)
KR (1) KR100394564B1 (ja)
TW (1) TW518515B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023505991A (ja) * 2019-12-10 2023-02-14 マイクロン テクノロジー，インク． マイクロコード操作へのフレキシブルコマンドポインタ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050144919A1 (en) * 2004-01-05 2005-07-07 Honda Motor Co., Ltd. Variable speed transmission twist-grip throttle control apparatuses and methods for self-propelled mowing machine
DE102004025899B4 (de) * 2004-05-27 2010-06-10 Qimonda Ag Verfahren zum Aktivieren und Deaktivieren von elektronischen Schaltungseinheiten und Schaltungsanordnung zur Durchführung des Verfahrens
US7543429B2 (en) * 2007-10-26 2009-06-09 Honda Motor Co., Ltd. Variable speed transmission adjustable twist control apparatuses and methods for self-propelled mowing machine
US7859937B2 (en) * 2009-01-12 2010-12-28 Arm Limited Apparatus and method for controlling write access to a group of storage elements
US9311897B2 (en) 2010-12-28 2016-04-12 Indian Institute Of Technology Kanpur Convergent matrix factorization based entire frame image processing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1192368A (en) * 1966-07-11 1970-05-20 Automatic Telephone & Elect Improvements in or relating to Data Processing Devices
US3713108A (en) * 1971-03-25 1973-01-23 Ibm Branch control for a digital machine
DE2136762C3 (de) * 1971-07-22 1974-03-28 Siemens Ag, 1000 Berlin U. 8000 Muenchen Einrichtung zur Erweiterung eines in einem Festwertspeicher gespeicherten Grundprogrammes
NL8205076A (nl) * 1982-12-31 1984-07-16 Philips Nv Data processor eenheid voorzien van een stuurgedeelte welk een adresgenerator bevat voor het genereren van adressen welke uit karakteristieke adresdelen zijn samengesteld.
US4982360A (en) * 1983-09-22 1991-01-01 Digital Equipment Corporation Memory subsystem
US5581776A (en) * 1995-02-03 1996-12-03 Nokia Mobile Phones Limited Branch control system for rom-programmed processor
JP3822707B2 (ja) * 1997-05-08 2006-09-20 株式会社ルネサステクノロジ Ｉｃカード
JP4248624B2 (ja) * 1998-07-03 2009-04-02 株式会社デンソー 内燃機関用電子制御装置。
JP4115044B2 (ja) * 1999-06-23 2008-07-09 株式会社ルネサステクノロジ 電圧発生回路およびそれを備える半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023505991A (ja) * 2019-12-10 2023-02-14 マイクロン テクノロジー，インク． マイクロコード操作へのフレキシブルコマンドポインタ

Also Published As

Publication number Publication date
US6442058B2 (en) 2002-08-27
EP1150201A2 (en) 2001-10-31
KR20010098737A (ko) 2001-11-08
US20010048619A1 (en) 2001-12-06
KR100394564B1 (ko) 2003-08-14
EP1150201A3 (en) 2004-08-18
TW518515B (en) 2003-01-21

Similar Documents

Publication Publication Date Title
KR100388949B1 (ko) 기록 시 판독 동작을 위한 플래시 메모리 분할
US6556504B2 (en) Nonvolatile semiconductor memory device and data input/output control method thereof
CN1195303C (zh) 能同时读程序写数据的组合程序与数据的非易失性存储器
JP2004118826A (ja) フラッシュメモリを用いてブーティングされるシステム装置及びそのブーティング方法
KR100265266B1 (ko) 플래쉬 eeprom 을 구비하는 마이크로컴퓨터및 플래쉬 eeprom 의 소거방법
KR100604877B1 (ko) 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법
JPS61170828A (ja) マイクロプログラム制御装置
US20030233536A1 (en) Automatic selection of firmware for a computer that allows a plurality of process types
JP2005092882A (ja) データ伝送時間を減少させるデュアルバッファリングメモリシステム及びこれに対する制御方法
JP2001306316A (ja) 制御回路およびそれを用いた半導体装置
JP2006313516A (ja) ローダーを備えた組込みメモリーユニット構造および組込みメモリー装置のシステム構造および作動方法
US7281113B2 (en) Microcomputer with built-in electrically rewritable nonvolatile memory
JPH06275084A (ja) 不揮発性半導体記憶装置及びそれを用いたデータ処理装置
JPH07302254A (ja) マイクロコンピュータシステム
JP2006528386A (ja) プログラム可能なチップセレクト
JP5032137B2 (ja) 半導体記憶装置
US7769943B2 (en) Flexible, low cost apparatus and method to introduce and check algorithm modifications in a non-volatile memory
KR100470822B1 (ko) 마이크로 컨트롤러의 메모리 어드레싱 방법 및 페이지매핑장치
KR20030038320A (ko) 반도체 메모리
JP3654505B2 (ja) 不揮発性半導体記憶装置およびその制御方法
JP6603100B2 (ja) メモリ制御装置及びメモリ制御方法
JP2009093388A (ja) 半導体集積回路装置及び半導体集積回路装置の制御方法
JP3375657B2 (ja) 命令コード発行方法
JPH11353170A (ja) フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法
JP2001057087A (ja) 電気的変更動作の中断期間にバーストモード読取りおよびページモード読取りの機能能力を有する非揮発性メモリ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040621

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040629

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040924