JP3814470B2 - データ転送方法及びデータ転送装置 - Google Patents
データ転送方法及びデータ転送装置 Download PDFInfo
- Publication number
- JP3814470B2 JP3814470B2 JP2000241292A JP2000241292A JP3814470B2 JP 3814470 B2 JP3814470 B2 JP 3814470B2 JP 2000241292 A JP2000241292 A JP 2000241292A JP 2000241292 A JP2000241292 A JP 2000241292A JP 3814470 B2 JP3814470 B2 JP 3814470B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock signal
- signal
- read
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000004044 response Effects 0.000 claims description 26
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 238000005259 measurement Methods 0.000 claims 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 83
- 230000005540 biological transmission Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000010355 oscillation Effects 0.000 description 8
- 230000011664 signaling Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002620 method output Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0262—Arrangements for detecting the data rate of an incoming signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
- G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データ転送方法及びデータ転送装置に係り、詳しくはＩＥＥＥ１３９４に準拠したインタフェース装置に好適なデータ転送方法及びデータ転送装置に関するものである。
【０００２】
【従来の技術】
マルチメディア化に伴って、パーソナルコンピュータと周辺機器との間でのデータ転送量の増大化及び転送速度の高速化が求められている。特に、大量の音声データや、画像データを扱うデジタルカメラ、デジタルＶＴＲ、カラーページプリンタ等の周辺機器とパーソナルコンピュータ間のインタフェースについては、さらなる転送速度の高速化が求められている。この高速データ転送のインタフェースの規格としてＩＥＥＥ１３９４プロトコルが知られている。このＩＥＥＥ１３９４プロトコルは、ディジチェーン型やスター型といったように自由度の高いバストポロジが構築できる点でも優れている。
【０００３】
ところで、ＩＥＥＥ１３９４プロトコルの転送フォーマットは、ＤＳ−ＬＩＮＫ（Data-Strobe Link）符号化方式が採用されている。ＤＳ−ＬＩＮＫ符号化方式は、クロック信号とデータ信号をデータ−ストローブ信号に符号化するものであって、データが連続して同じ値を出力する場合にストローブ信号の値を変化させるようにしてデータが連続していることを示すようにしている。そして、この符号化されたデータとストローブ信号を排他的論理和をとることによりクロック信号を得ることができる。
【０００４】
又、ＩＥＥＥ１３９４プロトコルのデータ転送速度は、１００Ｍｂｐｓ、２００Ｍｂｐｓ、４００Ｍｂｐｓの３つの転送速度が規格されている。
従って、３つの転送速度が規格されているため、装置間でデータ転送を行う際、データ（パケット）を送信する度に、相手の装置に対してスピードシグナリングといって自身の転送速度を通知する。転送速度の通知を受けた装置は、受信したデータ（パケット）をその通知を受けた転送速度で次の装置にリピート転送する。
【０００５】
詳述すると、スピードシグナリングは、１３９４ケーブル中のストローブ信号を流す信号線にバイアス信号を出力するものである。このバイアス信号は、データ（パケット）を送信する前の一定期間（データプリフィックス（data prefix）期間）に出力され、そのレベル値（アナログ値）によって１００Ｍｂｐｓ、２００Ｍｂｐｓ、４００Ｍｂｐｓの３つの転送速度のうちの１つが指定される。そして、受信側のノードは、このバイアス信号のレベル値（アナログ値）を検出することによって転送速度を認識する。
【０００６】
【発明が解決しようとする課題】
ところで、転送速度の情報はアナログレベルのシビアな判定が必要となるため、電源が安定していない等、使用環境が良好でない場合には誤判定するおそれがある。誤判定した場合、データの受信を正常に行うことができずデータの欠損につながる。
【０００７】
又、バイアス信号のアナログレベルを検出するために、回路規模の大きいアナログ・デジタル変換回路等の回路を必要とするため、各装置のインタフェース制御装置に実装される半導体集積回路装置の大型化につながっていた。
【０００８】
さらに、ＩＥＥＥ１３９４では、前記したように転送速度の異なる全てのデータを受信することができるための転送速度のネゴシエーションを行うため、転送効率をあげる上で妨げとなる。
【０００９】
本発明の目的は、小さな回路規模で、しかも、使用環境に左右されることなく転送速度の情報を確実に判定することができるデータ転送方法及びデータ転送装置を提供することにある。
【００１０】
さらに、第２の目的は、ＩＥＥＥ１３９４のプロトコルを乱すことなく、転送効率をあげることのできるデータ転送方法及びデータ転送装置を提供することにある。
【００１３】
【課題を解決するための手段】
請求項１に記載の発明は、クロック信号とデータ信号とが符号化されたデータを復号化して得られるライトクロック信号に基づいて前記データ信号を記憶手段に書き込むとともに、前記ライトクロック信号に基づいて前記データの転送速度を判定し、その判定した転送速度に対応した周波数のリードクロック信号を生成し、前記記憶手段に書き込まれたデータ信号を前記リードクロック信号に応答して読み出し、その読み出されたデータ信号とリードクロック信号を符号化して出力するデータ転送方法をその要旨とする。
【００１４】
請求項２に記載の発明は、請求項１に記載のデータ転送方法において、前記転送速度の判定は、前記クロック信号に応答して記憶手段に書き込まれるデータ信号が予め定めたビット数書き込まれるのに要する時間を求め、その要する時間に基づいて転送速度を判定するようにした。
【００１５】
請求項３に記載の発明は、請求項１又は２に記載のデータ転送方法において、前記データがＤＳ−ＬＩＮＫ符号化方式にてストローブ信号とデータ信号とに符号化されたデータである。
【００１６】
請求項４に記載の発明は、クロック信号とデータ信号とが符号化されたデータを入力し、データ信号とライトクロック信号を復号化する復号化回路部と、前記復号化回路が復号化したライトクロック信号に基づいて前記データの転送速度を判定してその判定した転送速度に対応した周波数のリードクロック信号を生成する転送速度判定回路部と、前記ライトクロック信号に応答して前記データ信号が順次書き込まれるとともに、前記リードクロック信号に応答して前記書き込まれたデータ信号がその書き込まれた順に読み出される記憶部と、前記記憶部から順次読み出されたデータ信号と前記リードクロック信号とを符号化し、その符号化したデータを出力する符号化回路部とを備えたデータ転送装置をその要旨とする。
【００１７】
請求項５に記載の発明は、請求項４に記載のデータ転送装置において、前記転送速度判定回路部は、前記記憶部に設けられたライトポインタ及びリードポインタのアドレスを入力し書き込みアドレス及び読み出しアドレスを示すポインタ比較器からの比較結果に基づいて前記ライトクロック信号に応答してデータ信号が予め定めたビット数書き込まれるのに要する時間を計時するタイマ回路部と、前記タイマ回路部の計時結果に基づいて転送速度を判定する判定回路部と、前記判定回路部の判定結果に基づいて前記転送速度に対応した周波数のリードクロック信号を生成するクロック信号生成回路部とを備えた。
【００２０】
（作用）
請求項１〜３の記載の発明によれば、ライトクロック信号に基づいて前記符号化されたデータの転送速度を判定し、その判定した転送速度に対応した周波数のリードクロック信号を生成し、前記記憶手段に書き込まれたデータ信号を前記リードクロック信号に応答して読み出し、その読み出されたデータ信号とリードクロック信号を符号化して出力することから、例えば、アナログ値によって転送速度を判定するのにくらべて、使用環境に左右されることなく転送速度の情報を確実に判定することができるとともに、ＩＥＥＥ１３９４におけるスピードシグナリングを省略してリピート転送を行うことができる。その結果、ＩＥＥＥ１３９４のようなスピードシグナリングのフェーズが不要となることから転送効率をあげることができる。
【００２１】
請求項４の記載の発明によれば、復号化回路部は符号化されたデータを入力し、そのデータに基づいてデータ信号とライトクロック信号とに復号する。転送速度判定回路部は、その復号化回路が復号化したライトクロック信号に基づいて前記データの転送速度を判定してその判定した転送速度に対応した周波数のリードクロック信号を生成する。記憶部は、ライトクロック信号に応答して前記データ信号が順次書き込まれるとともに、前記リードクロック信号に応答して前記書き込まれたデータ信号がその書き込まれた順に読み出される。符号化回路部は、記憶部から順次読み出されたデータ信号と前記リードクロック信号とを符号化し、その符号化したデータを出力する。従って、アナログ値によって転送速度を判定するのにくらべて、使用環境に左右されることなく転送速度の情報を確実に判定することができるとともに、例えば、ＩＥＥＥ１３９４におけるスピードシグナリングを省略してリピート転送を行うことができることから、転送効率をあげることができる。
【００２２】
請求項５の記載の発明によれば、タイマ回路部は記憶部に設けられたポインタ比較器からの比較結果に基づいてライトクロック信号に応答してデータ信号が予め定めたビット数書き込まれるのに要する時間を計時する。そして、判定回路部が前記タイマ回路部の計時結果に基づいて転送速度を判定すると、クロック信号生成回路部はその判定回路部の判定結果に基づいて転送速度に対応した周波数のリードクロック信号を生成する。
【００２３】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を図面に従って説明する。
図１は、ＩＥＥＥ１３９４のプロトコルに準拠したデータ転送を行うシステム構成図である。このシステムは、パーソナルコンピュータ１、デジタルビデオカメラ２、プリンタ３で構成されている。各装置１〜３はＩＥＥＥ１３９４のプロトコルに準拠したデータ転送を可能にするためのインタフェース装置を備え、これら各装置１〜３はＩＥＥＥ１３９４バスケーブル４，５を介して接続されていてディジチェーン型のバストポロジを構築している。詳述すると、パーソナルコンピュータ１の第１入出力ポート１ａとデジタルビデオカメラ２の入出力ポート２ａとがバスケーブル４を介して接続され、パーソナルコンピュータ１の第２入出力ポート１ｂとプリンタ３の入出力ポート３ａがバスケーブル５を介して接続されている。
【００２４】
次に、各装置１〜３のＩＥＥＥ１３９４のプロトコルに準拠したデータ転送を可能にするためのインタフェース装置について説明する。尚、本実施形態では、各装置１〜３のインタフェース装置は共に同じ構成としたので、説明の便宜上、パーソナルコンピュータ１のインタフェース装置について説明する。
【００２５】
図２は、パーソナルコンピュータ１のインタフェース装置１０の一部ブロック回路を示す。
図２において、インタフェース装置１０の物理層処理部１１には、復号化回路及び符号化回路としての第１及び第２ＤＳデコーダ・エンコーダ１２，１３及びデータ転送速度制御回路１４を備えている。
【００２６】
第１ＤＳデコーダ・エンコーダ１２は第１入出力ポート１ａを介してバスケーブル４と接続され、前記デジタルビデオカメラ２との間でデータの授受を行う。
第１ＤＳデコーダ・エンコーダ１２はデジタルビデオカメラ２からのＤＳ−ＬＩＮＫ（Data-Strobe Link）符号化方式で符号化されたデータ（データ信号とストローブ信号）を入力して、ライトクロック信号としてのＤＳクロック信号ＣＬ１及びデータ信号Ｄ１を生成（復号）してデータ転送速度制御回路１４に出力する。
【００２７】
又、第１ＤＳデコーダ・エンコーダ１２は、データ転送速度制御回路１４から出力されたリードデータ信号Ｄ２とリードクロック信号ＣＬ２を入力するとともに、図示しない内部ロジック回路部にて生成されたリードデータ信号Ｄ２とリードクロック信号ＣＬ２を入力する。そして、第１ＤＳデコーダ・エンコーダ１２は、このリードデータ信号Ｄ２とリードクロック信号ＣＬ２をＤＳ−ＬＩＮＫ（Data-Strobe Link）符号化方式にてデータ信号及びストローブ信号とからなるデータに符号化してバスケーブル４を介してデジタルビデオカメラ２に出力する。
【００２８】
第２ＤＳデコーダ・エンコーダ１３は第２入出力ポート１ｂを介してバスケーブル５と接続され、前記プリンタ３との間でデータの授受を行う。第２ＤＳデコーダ・エンコーダ１３はプリンタ３からのＤＳ−ＬＩＮＫ（Data-Strobe Link）符号化方式で符号化されたデータ（データ信号とストローブ信号）を入力して、ＤＳクロック信号ＣＬ１及びＤＳデータ信号Ｄ１を生成（復号）してデータ転送速度制御回路１４に出力する。
【００２９】
又、第２ＤＳデコーダ・エンコーダ１３は、データ転送速度制御回路１４から出力されたリードデータ信号Ｄ２とリードクロック信号ＣＬ２を入力するとともに、図示しない内部ロジック回路部にて生成されたリードデータ信号Ｄ２とリードクロック信号ＣＬ２を入力する。そして、第２ＤＳデコーダ・エンコーダ１３は、このリードデータ信号Ｄ２とリードクロック信号ＣＬ２をＤＳ−ＬＩＮＫ（Data-Strobe Link）符号化方式にてデータ信号及びストローブ信号とからなるデータに符号化してバスケーブル５を介してプリンタ３に出力する。
【００３０】
つまり、デジタルビデオカメラ２からプリンタ３に転送されるデータ信号及びストローブ信号は、パーソナルコンピュータ１のインタフェース装置１０を介して、即ち、第１ＤＳデコーダ・エンコーダ１２、データ転送速度制御回路１４及び第２ＤＳデコーダ・エンコーダ１３を介してリピート転送される。
【００３１】
又、プリンタ３からデジタルビデオカメラ２に転送されるデータ信号及びストローブ信号は、パーソナルコンピュータ１のインタフェース装置１０を介して、即ち、第２ＤＳデコーダ・エンコーダ１３、データ転送速度制御回路１４及び第１ＤＳデコーダ・エンコーダ１２を介してリピート転送される。
【００３２】
さらに、デジタルビデオカメラ２からパーソナルコンピュータ１に転送されるデータ信号及びストローブ信号は、パーソナルコンピュータ１のインタフェース装置１０を介して、即ち、第１ＤＳデコーダ・エンコーダ１２及びデータ転送速度制御回路１４を介してリードデータ信号Ｄ２及びリードクロック信号ＣＬ２となって図示しない内部ロジック回路部に出力される。反対に、パーソナルコンピュータ１からデジタルビデオカメラ２に転送されるリードデータ信号Ｄ２及びリードクロック信号ＣＬ２は、パーソナルコンピュータ１のインタフェース装置１０を介して、即ち、第１ＤＳデコーダ・エンコーダ１２を介してデータ信号及びストローブ信号となってデジタルビデオカメラ２に転送される。
【００３３】
さらに又、プリンタ３からパーソナルコンピュータ１に転送されるデータ信号及びストローブ信号は、パーソナルコンピュータ１のインタフェース装置１０を介して、即ち、第２ＤＳデコーダ・エンコーダ１３及びデータ転送速度制御回路１４を介してリードデータ信号Ｄ２及びリードクロック信号ＣＬ２となって図示しない内部ロジック回路部に出力される。反対に、パーソナルコンピュータ１からプリンタ３に転送されるリードデータ信号Ｄ２及びリードクロック信号ＣＬ２は、パーソナルコンピュータ１のインタフェース装置１０を介して、即ち、第２ＤＳデコーダ・エンコーダ１３を介してデータ信号及びストローブ信号となってプリンタ３に転送される。
【００３４】
次に、データ転送速度制御回路１４について図３に従って説明する。データ転送速度制御回路１４は、発振回路２１、ＦＩＦＯ回路部２２、タイマ回路部２３、判定回路部２４及びクロック信号生成回路部２５を備えている。尚、本実施形態では、タイマ回路部２３、判定回路部２４及びクロック信号生成回路部２５を転送速度判定回路部としている。又、ＦＩＦＯ回路部２２を記憶手段及び記憶部としている。
【００３５】
発振回路２１は、４００ＭＨｚの基本クロック信号ＣＬＸを生成する発振回路であって、タイマ回路部２３及びクロック信号生成回路部２５に出力される。
ＦＩＦＯ回路部２２は、第１及び第２ＤＳデコーダ・エンコーダ１２，１３からのＤＳクロック信号ＣＬ１及びＤＳデータ信号Ｄ１を入力する。ＦＩＦＯ回路部２２は、ＤＳクロック信号ＣＬ１に応答してＤＳデータ信号Ｄ１を１ビットずつ順次取り込む。つまり、図８に示すように、ＤＳクロック信号ＣＬ１及びＤＳデータ信号Ｄ１の信号が入力されと、ステップ１０１，１０２に従って、ＦＩＦＯ回路部２２はＤＳクロック信号ＣＬ１及びＤＳデータ信号Ｄ１がなくなるまで書き込み動作を行う。
【００３６】
又、ＦＩＦＯ回路部２２は、リードクロック信号ＣＬ２を入力する。ＦＩＦＯ回路部２２は、リードクロック信号ＣＬ２に応答して前記ＤＳクロック信号ＣＬ１に応答して順次取り込んだＤＳデータ信号Ｄ１を書き込んだ順に１ビットずつ読み出しリードデータ信号Ｄ２として出力する。
【００３７】
図４は、ＦＩＦＯ回路部２２の回路構成を示すブロック図である。ＦＩＦＯ回路部２２はメモリセル３１、ライトポインタ３２、リードポインタ３３を備えている。ライトポインタ３２は、ＤＳクロック信号ＣＬ１に応答してメモリセル３１の書き込みアドレスをシフトする。メモリセル３１は、ライトポインタ３２がＤＳクロック信号ＣＬ１に応答してポインタアドレスがシフトされる毎にその時の１ビットのＤＳデータ信号Ｄ１を、該シフトしたポインタアドレスに書き込む。
【００３８】
一方、リードポインタ３３は、リードクロック信号ＣＬ２に応答してメモリセル３１の読み出しアドレスをシフトする。メモリセル３１は、リードポインタ３３がリードクロック信号ＣＬ２に応答してポインタアドレスがシフトされる毎にそのシフトしたポインタアドレスに書き込まれた１ビットのＤＳデータ信号Ｄ１をリードデータ信号Ｄ２として読み出す。
【００３９】
ＦＩＦＯ回路部２２は、検出回路としてのポインタ比較器３４を有している。ポインタ比較器３４は、ライトポインタ３２が指しているポインタアドレスとリードポインタ３３が指しているポインタアドレスを入力しその時々のメモリセル３１のＤＳデータ信号Ｄ１の書き込み状況と読み出し状況を把握する。
【００４０】
又、ポインタ比較器３４は、送信側のデジタルビデオカメラ２（又は、プリンタ３）から転送され書き込まれるＤＳデータ信号Ｄ１のビット数を計測する。詳述すると、メモリセル３１にＤＳデータ信号Ｄ１が書き込まれていない状態であって、ライトポインタ３２とリードポインタ３３のポイントアドレスが一致している状態において、第１ＤＳデコーダ・エンコーダ１２（又は、第２ＤＳデコーダ・エンコーダ１３）を介して新たにデジタルビデオカメラ２（又は、プリンタ３）からのＤＳデータ信号Ｄ１がＤＳクロック信号ＣＬ１とともに入力されると、ポインタ比較器３４は、図６に示すように、低電位（Ｌレベル）のタイマコントロール信号ＴＥを出力する。そして、ＤＳデータ信号Ｄ１がＤＳクロック信号ＣＬ１に基づいて順次書き込まれていく。尚、この時、リードクロック信号ＣＬ２は出力されておらず、リードポインタ３３は停止している。
【００４１】
やがて、ＤＳデータ信号Ｄ１が８ビット書き込まれると（ライトポインタ３２とリードポインタ３３のポイントアドレスの差が「８」になると）、ポインタ比較器３４はタイマコントロール信号ＴＥをＬレベルから高電位（Ｈレベル）に立ち上げるようになっている。つまり、ポインタ比較器３４は、ＤＳデータ信号Ｄ１が８ビット書き込まれる間、Ｌレベルのタイマコントロール信号ＴＥを出力し続ける。
【００４２】
ＦＩＦＯ回路部２２のポインタ比較器３４から出力されるタイマコントロール信号ＴＥは、タイマ回路部２３に出力される。タイマ回路部２３は、発振回路２１からの４００ＭＨｚの基本クロック信号ＣＬＸをタイマコントロール信号ＴＥに基づいてカウント動作を行う。詳述すると、タイマ回路部２３は、タイマコントロール信号ＴＥがＬレベルに立ち下がるとリセットし基本クロック信号ＣＬＸのカウントを開始し、図８のステップ１０３，１０４に示すようにタイマコントロール信号ＴＥがＬレベルに立ち上がるとカウント動作を終了しその時のカウント値Ｘを出力する。つまり、タイマ回路部２３は、前記ＤＳクロック信号ＣＬ１に応答して８ビットのＤＳデータ信号Ｄ１がメモリセル３１に書き込まれるのに要する時間（カウント値Ｘ）を計時する。
【００４３】
タイマ回路部２３のカウント値Ｘは、判定回路部２４に出力される。判定回路部２４は、カウント値Ｘに基づいて送信側のデジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度を判定する。本実施形態では、判定回路部２４は、カウント値Ｘが「１０」未満のとき、転送速度が４００ＭＨｚと判定する。又、判定回路部２４は、カウント値Ｘが「１０」以上「１８」未満のとき、転送速度が２００ＭＨｚと判定する。さらに、判定回路部２４は、カウント値Ｘが「１８」以上のとき、転送速度が１００ＭＨｚと判定する。なお、判定回路部２４は、判定値は予め用意された判定テーブルに記憶されていて、この判定値に基づいて判定が行われる。
【００４４】
ところで、判定回路部２４の判定は、例えば、カウント値Ｘが「９」、「８」、又は「７」であっても転送速度が４００ＭＨｚと判定、即ち、一定の範囲内に属するカウント値Ｘは１つの判定値（転送速度）にまとめている。つまり、ＤＳクロック信号ＣＬ１に応答して書き込まれるＤＳデータ信号Ｄ１の転送速度が４００ＭＨｚであるならば、カウント値Ｘは「８」である。同様に、ＤＳデータ信号Ｄ１の転送速度が２００ＭＨｚであるならばカウント値Ｘは図６に示すように「１６」となり、ＤＳデータ信号Ｄ１の転送速度が１００ＭＨｚであるならばカウント値Ｘは「３２」となる。しかしながら、デジタルビデオカメラ２（又は、プリンタ３）が、自身の転送速度（例えば４００ＭＨｚの転送速度）でデータ信号及びストローブ信号を送信する際に、何らかの原因で転送速度４００ＭＨｚより若干速くなったり、遅くなったりする場合がある。このように転送速度が若干速くなったり、遅くなったりする場合に、カウント値Ｘが「８」にならず、判定できない場合が生ずる。そこで、本実施形態では、転送速度の若干速くなったり、遅くなっても誤判定とせずに判定できるように、ある程度余裕を持たせている。
【００４５】
図７は、その判定回路部２４の回路構成を示すブロック回路図である。図７において、判定回路部２４は、比較値設定回路４０、第１及び第２比較回路４１，４２、エンコーダ４３を備えている。比較値設定回路４０は前記カウント値Ｘと比較するための第１比較値Ｚ１と第２比較値Ｚ２を設定しそれぞれ第１及び第２比較回路４１，４２に出力する。本実施形態では、第１比較値Ｚ１の値を「１０」とし、第２比較値Ｚ２の値を「１８」としている。
【００４６】
第１比較回路４１は、前記タイマ回路部２３のカウント値Ｘを入力するとともに、比較値設定回路４０から第１比較値Ｚ１を入力する。第１比較回路４１はカウント値Ｘと第１比較値Ｚ１の大小を比較し、カウント値Ｘが第１比較値Ｚ１未満のとき（Ｘ＜Ｚ１）、Ｌレベルの信号を出力する。反対に、第１比較回路４１は、カウント値Ｘが第１比較値Ｚ１以上のとき（Ｘ≧Ｚ１）、Ｈレベルの信号を出力する。
【００４７】
第２比較回路４２は、前記タイマ回路部２３のカウント値Ｘを入力するとともに、比較値設定回路４０から第２比較値Ｚ２を入力する。第２比較回路４２はカウント値Ｘと第２比較値Ｚ２の大小を比較し、カウント値Ｘが第２比較値Ｚ２未満のとき（Ｘ＜Ｚ２）、Ｌレベルの信号を出力する。反対に、第２比較回路４２は、カウント値Ｘが第２比較値Ｚ２以上のとき（Ｘ≧Ｚ２）、Ｈレベルの信号を出力する。
【００４８】
エンコーダ４３は、第１及び第２比較回路４１，４２からの信号を入力し、同信号に基づいて転送速度を判定し判定結果Ｙを出力する。詳述すると、エンコーダ４３は、第１及び第２比較回路４１，４２からの信号が共にＨレベルの時、転送速度が４００ＭＨｚとする判定結果Ｙを出力する。又、エンコーダ４３は、第１比較回路４１の信号がＨレベルであって第２比較回路４２の信号がＬレベルの時、転送速度が２００ＭＨｚとする判定結果Ｙを出力する。さらに、エンコーダ４３は、第１及び第２比較回路４１，４２からの信号が共にＬレベルの時、転送速度が１００ＭＨｚとする判定結果Ｙを出力する。
【００４９】
判定回路部２４の判定結果Ｙは、クロック信号生成回路部２５に出力される。クロック信号生成回路部２５は、発振回路２１からの４００ＭＨｚの基本クロック信号ＣＬＸを判定結果Ｙに基づいて分周して、リードクロック信号ＣＬ２として出力する。つまり、判定結果Ｙが、１００ＭＨｚの場合には基本クロック信号ＣＬＸを１／４に分周して１００ＭＨｚのリードクロック信号ＣＬ２を生成する。又、２００ＭＨｚの場合には基本クロック信号ＣＬＸを１／２に分周して２００ＭＨｚのリードクロック信号ＣＬ２を生成する。さらに、４００ＭＨｚの場合には基本クロック信号ＣＬＸを分周しないでそのまま４００ＭＨｚのリードクロック信号ＣＬ２として出力する。つまり、クロック信号生成回路部２５は、送信側のデジタルビデオカメラ２（又は、プリンタ３）が規定した転送速度の周波数のリードクロック信号ＣＬ２を生成する。
【００５０】
図５は、クロック信号生成回路部２５の回路構成を示すブロック図である。クロック信号生成回路部２５は、１／４分周器３５、１／２分周器３６及び選択回路３７を備えている。１／４分周器３５は、４００ＭＨｚの基本クロック信号ＣＬＸを入力し該基本クロック信号ＣＬＸを１／４に分周して選択回路３７に入力する。１／２分周器３６は、４００ＭＨｚの基本クロック信号ＣＬＸを入力し該基本クロック信号ＣＬＸを１／２に分周して選択回路３７に入力する。
【００５１】
選択回路３７は、前記分周器３５，３６からの信号の他に、基本クロック信号ＣＬＸを直接入力するとともに、判定回路部２４からの判定結果Ｙを入力する。選択回路３７は、判定結果Ｙに基づいて分周器３５，３６からの信号または基本クロック信号ＣＬＸのいずれか１つをリードクロック信号ＣＬ２として選択し出力する。なお、選択回路３７は、前記メモリセル３１にＤＳデータ信号Ｄ１が書き込まれていない状態であって、ライトポインタ３２とリードポインタ３３のポイントアドレスが一致している状態においては、いずれの信号も選択し出力しないようになっていて、判定回路部２４から新たな判定結果Ｙが出力されるまで待機状態になっている。
【００５２】
従って、メモリセル３１にＤＳデータ信号Ｄ１が書き込まれていない状態であって、ライトポインタ３２とリードポインタ３３のポイントアドレスが一致している状態から、デジタルビデオカメラ２（又は、プリンタ３）からのＤＳデータ信号Ｄ１が８ビット書き込まれた後に、図８のステップ１０５に示すように、選択されたリードクロック信号ＣＬ２がＦＩＦＯ回路部２２に出力される。つまり、デジタルビデオカメラ２（又は、プリンタ３）からのＤＳデータ信号Ｄ１が８ビット書き込まれた後に、ＦＩＦＯ回路部２２から送信側ノードの転送速度で読み出しが開始されることになる。
【００５３】
ＦＩＦＯ回路部２２から読み出されたリードデータ信号Ｄ２は、これがリピート転送の場合には、第１ＤＳデコーダ・エンコーダ１２（又は、第２ＤＳデコーダ・エンコーダ１３）にリードクロック信号ＣＬ２とともに出力される。つまり、転送先がデジタルビデオカメラ２であるならば、リードデータ信号Ｄ２及びリードクロック信号ＣＬ２は第１ＤＳデコーダ・エンコーダ１２に出力される。転送先がプリンタ３であるならば、リードデータ信号Ｄ２及びリードクロック信号ＣＬ２は第２ＤＳデコーダ・エンコーダ１３に出力される。
【００５４】
第１及び第２ＤＳデコーダ・エンコーダ１２，１３は、このリードデータ信号Ｄ２とリードクロック信号ＣＬ２をＤＳ−ＬＩＮＫ（Data-Strobe Link）符号化方式で符号化し、その符号化されたデータ信号とストローブ信号を転送先のデジタルビデオカメラ２（又は、プリンタ３）に送信される。
【００５５】
次に、上記のように構成した実施形態の特徴を以下に記載する。
（１）上記実施形態では、送信側のデジタルビデオカメラ２（又は、プリンタ３）から送信されたデータ信号とストローブ信号から得られたＤＳクロック信号ＣＬ１とＤＳデータ信号Ｄ１について同ＤＳデータ信号Ｄ１がＤＳクロック信号ＣＬ１に応答して８ビット書き込まれるのに要する時間を計時しその時間（カウント値Ｘ）に基づいてデジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度を認識するようにした。
【００５６】
従って、ＩＥＥＥ１３９４のプロトコルにおいて、スピードシグナリングのためにデータ信号を送信する前の一定期間（データプリフィックス（data prefix）期間）に出力されるバイアス信号のレベル値（アナログ値）を検出しなくてもデジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度を認識することができる。
【００５７】
しかも、デジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度を認識すると、直ちに該転送速度のリードクロック信号ＣＬ２が生成され、リードクロック信号ＣＬ２に基づいてＤＳデータ信号Ｄ１が読み出され第１ＤＳデコーダ・エンコーダ１２（又は、第２ＤＳデコーダ・エンコーダ１３）を介して次の転送先に送信される。従って、ＩＥＥＥ１３９４のリピート転送において、送信側のデジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度で次の転送先にデータ信号を送信することができる。
【００５８】
又、トポロジ上の全ての装置が本実施形態のインタフェース装置１０を備え、その複数の装置間でＩＥＥＥ１３９４のプロトコルに準拠してデータ転送を行う場合、ＩＥＥＥ１３９４におけるスピードシグナリングを省略でき本実施形態のようなデータ転送速度の認識を行ってリピート転送を行うことができる。その結果、ＩＥＥＥ１３９４におけるスピードシグナリングのフェーズが不要となるため、転送効率をあげることができる。
【００５９】
（２）上記実施形態では、バイアス信号のレベル値（アナログ値）を検出しなくても送信側のデジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度を認識することができることから、バイアス信号のアナログレベルを検出するために、回路規模の大きいアナログ・デジタル変換回路等の回路を必要としない。従って、パーソナルコンピュータ１、デジタルビデオカメラ２及びプリンタ３のインタフェース制御装置に実装される半導体集積回路装置を小型化することができる。
【００６０】
（３）上記実施形態では、ＤＳクロック信号ＣＬ１に応答してＤＳデータ信号Ｄ１が８ビット書き込まれるのに要する時間を計時しその時間（カウント値Ｘ）に基づいて送信側のデジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度を認識する。つまり、送信側のデジタルビデオカメラ２（又は、プリンタ３）から出力されるＤＳ−ＬＩＮＫ符号化方式にて符号化されたデータ信号とストローブ信号に基づいて実際の転送速度を計時してデータ転送速度を認識するようにした。従って、ＩＥＥＥ１３９４のプロトコルにおけるバイアス信号のアナログレベルの判定に比べて、使用環境に左右されることなく転送速度の情報を確実かつ正確に判定することができる。
【００６１】
（４）上記実施形態では、ＦＩＦＯ回路部２２に付帯するその時々のメモリセル３１へのＤＳデータ信号Ｄ１の書き込み状況と読み出し状況を把握するポインタ比較器３４を使用して、ＤＳクロック信号ＣＬ１に応答してＦＩＦＯ回路部２２にＤＳデータ信号Ｄ１が８ビット書き込まれる期間を示すＬレベルのタイマコントロール信号ＴＥを生成するようにしたので、タイマコントロール信号ＴＥを生成するためだけの専用回路を設けるのに比べてその分だけ回路規模を小さくできる。
【００６２】
（５）上記実施形態では、タイマ回路部２３は、既存の発振回路２１から出力される４００ＭＨｚの基本クロック信号ＣＬＸをカウントして８ビット書き込まれるに要する時間を計時するようにしたので、専用のクロック信号を生成する発振回路を設けない分だけ回路規模を小さくできる。
【００６３】
（６）上記実施形態では、クロック信号生成回路部２５にて、４００ＭＨｚの基本クロック信号ＣＬＸから４００ＭＨｚのリードクロック信号ＣＬ２の他に、２００ＭＨｚと１００ＭＨｚのリードクロック信号ＣＬ２を生成するようにしたので、それぞれ周波数毎に独立した発振回路を設けなくて済み回路規模を小さくできる。
【００６４】
（７）上記実施形態では、判定回路部２４の判定は、一定の範囲内に属するカウント値Ｘを１つの判定値（転送速度）にまとめるようにした。つまり、カウント値Ｘが１０未満のときは転送速度が４００ＭＨｚ、カウント値Ｘが１０以上１８未満のときには転送速度が２００ＭＨｚ、カウント値Ｘが１８以上のときには転送速度が１００ＭＨｚと判定するようにした。従って、送信側ノードの転送速度が、何らかの原因で転送速度が若干変動しても判定不能や誤判定とせずに確実に判定できる。
【００６５】
発明の実施の形態は、上記実施形態に限定されるものではなく、以下のように変更して実施してもよい。
○上記実施形態では、ＤＳデータ信号Ｄ１が８ビット書き込まれるのに要する時間を計時するようにしたが、４ビット、６ビット等、８ビット未満のビット数で実施してもよい。この場合、判定時間が速くなる。
【００６６】
又、本実施形態では、転送されるＤＳデータ信号Ｄ１（パケット）の最小単位が８ビットである。パケット中の全てのデータについて確実に計時できる最大のビット数であるが、１つのパケットが８ビット以上のＤＳデータ信号Ｄ１が常に転送されることが保証されているならば、８ビットより大きなビット数でもよい。
【００６７】
○上記実施形態では、ＤＳデータ信号Ｄ１が８ビット書き込まれるまでをポインタ比較器３４にて特定したが、ＤＳクロック信号ＣＬ１をカウントするカウンタを設けて、そのカウンタが所定のクロック数カウントするまでの間、タイマ回路部２３をカウント動作させるようにして実施してもよい。要は、送信側の装置から出力されるＤＳ−ＬＩＮＫ符号化方式にて符号化されたデータ信号とストローブ信号に基づいて実際の転送速度を計時できればどんな方法でもよい。
【００６８】
○上記実施形態では、タイマ回路部２３は４００ＭＨｚの基本クロック信号ＣＬＸをカウントしたが、４００ＭＨｚのクロック信号に限らず、４００ＭＨｚのより低い、例えば２００ＭＨｚ、１００ＭＨｚ等のクロック信号、反対に４００ＭＨｚのより高い、例えば５００ＭＨｚ、６００ＭＨｚ等のクロック信号を使用して実施してもよい。
【００６９】
○上記実施形態では、ポインタ比較器２２、タイマ回路部２３及び判定回路部２４を設けてデータ転送速度を判定するようにしたが、これをソフトウェアでデータ転送速度を判定するようにしてもよい。例えば、予め記憶装置にカウント時間Ｘに対する判定結果Ｙのデータを記憶しておき、タイマ回路部２３から出力されたカウント時間Ｘに対してプログラムに従って記憶装置に記憶したカウント時間Ｘに対する判定結果Ｙのデータの中から対応する判定結果Ｙを読み出すようにする。
【００７０】
【発明の効果】
請求項１〜５に記載の発明によれば、小さな回路規模で、しかも、使用環境に左右されることなく転送速度の情報を確実に判定することができるとともに、ＩＥＥＥ１３９４のプロトコルを乱すことなく、転送効率をあげることができる。
【図面の簡単な説明】
【図１】一実施形態を説明するためのシステム構成図
【図２】パーソナルコンピュータのインタフェース装置の要部ブロック回路図
【図３】データ転送速度制御回路の回路構成を示すブロック回路図
【図４】ＦＩＦＯ回路部の回路構成を示すブロック回路図
【図５】クロック信号生成回路部の回路構成を示すブロック回路図
【図６】ＦＩＦＯ回路部の動作を説明するためのタイミングチャート
【図７】判定回路部の回路構成を示すブロック回路図
【図８】データ転送速度制御回路の動作を説明するためのフローチャート
【符号の説明】
１ パーソナルコンピュータ
２ デジタルビデオカメラ
３ プリンタ
４，５ バスケーブル
１０ インタフェース装置
１１ 物理層処理部
１２ 第１ＤＳデコーダ・エンコーダ
１３ 第２ＤＳデコーダ・エンコーダ
１４ データ転送速度制御回路
２１ 発振回路
２２ ＦＩＦＯ回路部
２３ タイマ回路部
２４ 判定回路部
２５ クロック信号生成回路部
３１ メモリセル
３２ ライトポインタ
３３ リードポインタ
３４ ポインタ比較器
３５ １／４分周器
３６ １／２分周器
３７ 選択回路
ＣＬ１ ＤＳクロック信号
Ｄ１ ＤＳデータ信号
Ｄ２ リードデータ信号
ＣＬ２ リードクロック信号
ＣＬＸ 基本クロック信号
ＴＥ タイマコントロール信号
Ｘ カウント値
Ｙ 判定結果
【発明の属する技術分野】
本発明は、データ転送方法及びデータ転送装置に係り、詳しくはＩＥＥＥ１３９４に準拠したインタフェース装置に好適なデータ転送方法及びデータ転送装置に関するものである。
【０００２】
【従来の技術】
マルチメディア化に伴って、パーソナルコンピュータと周辺機器との間でのデータ転送量の増大化及び転送速度の高速化が求められている。特に、大量の音声データや、画像データを扱うデジタルカメラ、デジタルＶＴＲ、カラーページプリンタ等の周辺機器とパーソナルコンピュータ間のインタフェースについては、さらなる転送速度の高速化が求められている。この高速データ転送のインタフェースの規格としてＩＥＥＥ１３９４プロトコルが知られている。このＩＥＥＥ１３９４プロトコルは、ディジチェーン型やスター型といったように自由度の高いバストポロジが構築できる点でも優れている。
【０００３】
ところで、ＩＥＥＥ１３９４プロトコルの転送フォーマットは、ＤＳ−ＬＩＮＫ（Data-Strobe Link）符号化方式が採用されている。ＤＳ−ＬＩＮＫ符号化方式は、クロック信号とデータ信号をデータ−ストローブ信号に符号化するものであって、データが連続して同じ値を出力する場合にストローブ信号の値を変化させるようにしてデータが連続していることを示すようにしている。そして、この符号化されたデータとストローブ信号を排他的論理和をとることによりクロック信号を得ることができる。
【０００４】
又、ＩＥＥＥ１３９４プロトコルのデータ転送速度は、１００Ｍｂｐｓ、２００Ｍｂｐｓ、４００Ｍｂｐｓの３つの転送速度が規格されている。
従って、３つの転送速度が規格されているため、装置間でデータ転送を行う際、データ（パケット）を送信する度に、相手の装置に対してスピードシグナリングといって自身の転送速度を通知する。転送速度の通知を受けた装置は、受信したデータ（パケット）をその通知を受けた転送速度で次の装置にリピート転送する。
【０００５】
詳述すると、スピードシグナリングは、１３９４ケーブル中のストローブ信号を流す信号線にバイアス信号を出力するものである。このバイアス信号は、データ（パケット）を送信する前の一定期間（データプリフィックス（data prefix）期間）に出力され、そのレベル値（アナログ値）によって１００Ｍｂｐｓ、２００Ｍｂｐｓ、４００Ｍｂｐｓの３つの転送速度のうちの１つが指定される。そして、受信側のノードは、このバイアス信号のレベル値（アナログ値）を検出することによって転送速度を認識する。
【０００６】
【発明が解決しようとする課題】
ところで、転送速度の情報はアナログレベルのシビアな判定が必要となるため、電源が安定していない等、使用環境が良好でない場合には誤判定するおそれがある。誤判定した場合、データの受信を正常に行うことができずデータの欠損につながる。
【０００７】
又、バイアス信号のアナログレベルを検出するために、回路規模の大きいアナログ・デジタル変換回路等の回路を必要とするため、各装置のインタフェース制御装置に実装される半導体集積回路装置の大型化につながっていた。
【０００８】
さらに、ＩＥＥＥ１３９４では、前記したように転送速度の異なる全てのデータを受信することができるための転送速度のネゴシエーションを行うため、転送効率をあげる上で妨げとなる。
【０００９】
本発明の目的は、小さな回路規模で、しかも、使用環境に左右されることなく転送速度の情報を確実に判定することができるデータ転送方法及びデータ転送装置を提供することにある。
【００１０】
さらに、第２の目的は、ＩＥＥＥ１３９４のプロトコルを乱すことなく、転送効率をあげることのできるデータ転送方法及びデータ転送装置を提供することにある。
【００１３】
【課題を解決するための手段】
請求項１に記載の発明は、クロック信号とデータ信号とが符号化されたデータを復号化して得られるライトクロック信号に基づいて前記データ信号を記憶手段に書き込むとともに、前記ライトクロック信号に基づいて前記データの転送速度を判定し、その判定した転送速度に対応した周波数のリードクロック信号を生成し、前記記憶手段に書き込まれたデータ信号を前記リードクロック信号に応答して読み出し、その読み出されたデータ信号とリードクロック信号を符号化して出力するデータ転送方法をその要旨とする。
【００１４】
請求項２に記載の発明は、請求項１に記載のデータ転送方法において、前記転送速度の判定は、前記クロック信号に応答して記憶手段に書き込まれるデータ信号が予め定めたビット数書き込まれるのに要する時間を求め、その要する時間に基づいて転送速度を判定するようにした。
【００１５】
請求項３に記載の発明は、請求項１又は２に記載のデータ転送方法において、前記データがＤＳ−ＬＩＮＫ符号化方式にてストローブ信号とデータ信号とに符号化されたデータである。
【００１６】
請求項４に記載の発明は、クロック信号とデータ信号とが符号化されたデータを入力し、データ信号とライトクロック信号を復号化する復号化回路部と、前記復号化回路が復号化したライトクロック信号に基づいて前記データの転送速度を判定してその判定した転送速度に対応した周波数のリードクロック信号を生成する転送速度判定回路部と、前記ライトクロック信号に応答して前記データ信号が順次書き込まれるとともに、前記リードクロック信号に応答して前記書き込まれたデータ信号がその書き込まれた順に読み出される記憶部と、前記記憶部から順次読み出されたデータ信号と前記リードクロック信号とを符号化し、その符号化したデータを出力する符号化回路部とを備えたデータ転送装置をその要旨とする。
【００１７】
請求項５に記載の発明は、請求項４に記載のデータ転送装置において、前記転送速度判定回路部は、前記記憶部に設けられたライトポインタ及びリードポインタのアドレスを入力し書き込みアドレス及び読み出しアドレスを示すポインタ比較器からの比較結果に基づいて前記ライトクロック信号に応答してデータ信号が予め定めたビット数書き込まれるのに要する時間を計時するタイマ回路部と、前記タイマ回路部の計時結果に基づいて転送速度を判定する判定回路部と、前記判定回路部の判定結果に基づいて前記転送速度に対応した周波数のリードクロック信号を生成するクロック信号生成回路部とを備えた。
【００２０】
（作用）
請求項１〜３の記載の発明によれば、ライトクロック信号に基づいて前記符号化されたデータの転送速度を判定し、その判定した転送速度に対応した周波数のリードクロック信号を生成し、前記記憶手段に書き込まれたデータ信号を前記リードクロック信号に応答して読み出し、その読み出されたデータ信号とリードクロック信号を符号化して出力することから、例えば、アナログ値によって転送速度を判定するのにくらべて、使用環境に左右されることなく転送速度の情報を確実に判定することができるとともに、ＩＥＥＥ１３９４におけるスピードシグナリングを省略してリピート転送を行うことができる。その結果、ＩＥＥＥ１３９４のようなスピードシグナリングのフェーズが不要となることから転送効率をあげることができる。
【００２１】
請求項４の記載の発明によれば、復号化回路部は符号化されたデータを入力し、そのデータに基づいてデータ信号とライトクロック信号とに復号する。転送速度判定回路部は、その復号化回路が復号化したライトクロック信号に基づいて前記データの転送速度を判定してその判定した転送速度に対応した周波数のリードクロック信号を生成する。記憶部は、ライトクロック信号に応答して前記データ信号が順次書き込まれるとともに、前記リードクロック信号に応答して前記書き込まれたデータ信号がその書き込まれた順に読み出される。符号化回路部は、記憶部から順次読み出されたデータ信号と前記リードクロック信号とを符号化し、その符号化したデータを出力する。従って、アナログ値によって転送速度を判定するのにくらべて、使用環境に左右されることなく転送速度の情報を確実に判定することができるとともに、例えば、ＩＥＥＥ１３９４におけるスピードシグナリングを省略してリピート転送を行うことができることから、転送効率をあげることができる。
【００２２】
請求項５の記載の発明によれば、タイマ回路部は記憶部に設けられたポインタ比較器からの比較結果に基づいてライトクロック信号に応答してデータ信号が予め定めたビット数書き込まれるのに要する時間を計時する。そして、判定回路部が前記タイマ回路部の計時結果に基づいて転送速度を判定すると、クロック信号生成回路部はその判定回路部の判定結果に基づいて転送速度に対応した周波数のリードクロック信号を生成する。
【００２３】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を図面に従って説明する。
図１は、ＩＥＥＥ１３９４のプロトコルに準拠したデータ転送を行うシステム構成図である。このシステムは、パーソナルコンピュータ１、デジタルビデオカメラ２、プリンタ３で構成されている。各装置１〜３はＩＥＥＥ１３９４のプロトコルに準拠したデータ転送を可能にするためのインタフェース装置を備え、これら各装置１〜３はＩＥＥＥ１３９４バスケーブル４，５を介して接続されていてディジチェーン型のバストポロジを構築している。詳述すると、パーソナルコンピュータ１の第１入出力ポート１ａとデジタルビデオカメラ２の入出力ポート２ａとがバスケーブル４を介して接続され、パーソナルコンピュータ１の第２入出力ポート１ｂとプリンタ３の入出力ポート３ａがバスケーブル５を介して接続されている。
【００２４】
次に、各装置１〜３のＩＥＥＥ１３９４のプロトコルに準拠したデータ転送を可能にするためのインタフェース装置について説明する。尚、本実施形態では、各装置１〜３のインタフェース装置は共に同じ構成としたので、説明の便宜上、パーソナルコンピュータ１のインタフェース装置について説明する。
【００２５】
図２は、パーソナルコンピュータ１のインタフェース装置１０の一部ブロック回路を示す。
図２において、インタフェース装置１０の物理層処理部１１には、復号化回路及び符号化回路としての第１及び第２ＤＳデコーダ・エンコーダ１２，１３及びデータ転送速度制御回路１４を備えている。
【００２６】
第１ＤＳデコーダ・エンコーダ１２は第１入出力ポート１ａを介してバスケーブル４と接続され、前記デジタルビデオカメラ２との間でデータの授受を行う。
第１ＤＳデコーダ・エンコーダ１２はデジタルビデオカメラ２からのＤＳ−ＬＩＮＫ（Data-Strobe Link）符号化方式で符号化されたデータ（データ信号とストローブ信号）を入力して、ライトクロック信号としてのＤＳクロック信号ＣＬ１及びデータ信号Ｄ１を生成（復号）してデータ転送速度制御回路１４に出力する。
【００２７】
又、第１ＤＳデコーダ・エンコーダ１２は、データ転送速度制御回路１４から出力されたリードデータ信号Ｄ２とリードクロック信号ＣＬ２を入力するとともに、図示しない内部ロジック回路部にて生成されたリードデータ信号Ｄ２とリードクロック信号ＣＬ２を入力する。そして、第１ＤＳデコーダ・エンコーダ１２は、このリードデータ信号Ｄ２とリードクロック信号ＣＬ２をＤＳ−ＬＩＮＫ（Data-Strobe Link）符号化方式にてデータ信号及びストローブ信号とからなるデータに符号化してバスケーブル４を介してデジタルビデオカメラ２に出力する。
【００２８】
第２ＤＳデコーダ・エンコーダ１３は第２入出力ポート１ｂを介してバスケーブル５と接続され、前記プリンタ３との間でデータの授受を行う。第２ＤＳデコーダ・エンコーダ１３はプリンタ３からのＤＳ−ＬＩＮＫ（Data-Strobe Link）符号化方式で符号化されたデータ（データ信号とストローブ信号）を入力して、ＤＳクロック信号ＣＬ１及びＤＳデータ信号Ｄ１を生成（復号）してデータ転送速度制御回路１４に出力する。
【００２９】
又、第２ＤＳデコーダ・エンコーダ１３は、データ転送速度制御回路１４から出力されたリードデータ信号Ｄ２とリードクロック信号ＣＬ２を入力するとともに、図示しない内部ロジック回路部にて生成されたリードデータ信号Ｄ２とリードクロック信号ＣＬ２を入力する。そして、第２ＤＳデコーダ・エンコーダ１３は、このリードデータ信号Ｄ２とリードクロック信号ＣＬ２をＤＳ−ＬＩＮＫ（Data-Strobe Link）符号化方式にてデータ信号及びストローブ信号とからなるデータに符号化してバスケーブル５を介してプリンタ３に出力する。
【００３０】
つまり、デジタルビデオカメラ２からプリンタ３に転送されるデータ信号及びストローブ信号は、パーソナルコンピュータ１のインタフェース装置１０を介して、即ち、第１ＤＳデコーダ・エンコーダ１２、データ転送速度制御回路１４及び第２ＤＳデコーダ・エンコーダ１３を介してリピート転送される。
【００３１】
又、プリンタ３からデジタルビデオカメラ２に転送されるデータ信号及びストローブ信号は、パーソナルコンピュータ１のインタフェース装置１０を介して、即ち、第２ＤＳデコーダ・エンコーダ１３、データ転送速度制御回路１４及び第１ＤＳデコーダ・エンコーダ１２を介してリピート転送される。
【００３２】
さらに、デジタルビデオカメラ２からパーソナルコンピュータ１に転送されるデータ信号及びストローブ信号は、パーソナルコンピュータ１のインタフェース装置１０を介して、即ち、第１ＤＳデコーダ・エンコーダ１２及びデータ転送速度制御回路１４を介してリードデータ信号Ｄ２及びリードクロック信号ＣＬ２となって図示しない内部ロジック回路部に出力される。反対に、パーソナルコンピュータ１からデジタルビデオカメラ２に転送されるリードデータ信号Ｄ２及びリードクロック信号ＣＬ２は、パーソナルコンピュータ１のインタフェース装置１０を介して、即ち、第１ＤＳデコーダ・エンコーダ１２を介してデータ信号及びストローブ信号となってデジタルビデオカメラ２に転送される。
【００３３】
さらに又、プリンタ３からパーソナルコンピュータ１に転送されるデータ信号及びストローブ信号は、パーソナルコンピュータ１のインタフェース装置１０を介して、即ち、第２ＤＳデコーダ・エンコーダ１３及びデータ転送速度制御回路１４を介してリードデータ信号Ｄ２及びリードクロック信号ＣＬ２となって図示しない内部ロジック回路部に出力される。反対に、パーソナルコンピュータ１からプリンタ３に転送されるリードデータ信号Ｄ２及びリードクロック信号ＣＬ２は、パーソナルコンピュータ１のインタフェース装置１０を介して、即ち、第２ＤＳデコーダ・エンコーダ１３を介してデータ信号及びストローブ信号となってプリンタ３に転送される。
【００３４】
次に、データ転送速度制御回路１４について図３に従って説明する。データ転送速度制御回路１４は、発振回路２１、ＦＩＦＯ回路部２２、タイマ回路部２３、判定回路部２４及びクロック信号生成回路部２５を備えている。尚、本実施形態では、タイマ回路部２３、判定回路部２４及びクロック信号生成回路部２５を転送速度判定回路部としている。又、ＦＩＦＯ回路部２２を記憶手段及び記憶部としている。
【００３５】
発振回路２１は、４００ＭＨｚの基本クロック信号ＣＬＸを生成する発振回路であって、タイマ回路部２３及びクロック信号生成回路部２５に出力される。
ＦＩＦＯ回路部２２は、第１及び第２ＤＳデコーダ・エンコーダ１２，１３からのＤＳクロック信号ＣＬ１及びＤＳデータ信号Ｄ１を入力する。ＦＩＦＯ回路部２２は、ＤＳクロック信号ＣＬ１に応答してＤＳデータ信号Ｄ１を１ビットずつ順次取り込む。つまり、図８に示すように、ＤＳクロック信号ＣＬ１及びＤＳデータ信号Ｄ１の信号が入力されと、ステップ１０１，１０２に従って、ＦＩＦＯ回路部２２はＤＳクロック信号ＣＬ１及びＤＳデータ信号Ｄ１がなくなるまで書き込み動作を行う。
【００３６】
又、ＦＩＦＯ回路部２２は、リードクロック信号ＣＬ２を入力する。ＦＩＦＯ回路部２２は、リードクロック信号ＣＬ２に応答して前記ＤＳクロック信号ＣＬ１に応答して順次取り込んだＤＳデータ信号Ｄ１を書き込んだ順に１ビットずつ読み出しリードデータ信号Ｄ２として出力する。
【００３７】
図４は、ＦＩＦＯ回路部２２の回路構成を示すブロック図である。ＦＩＦＯ回路部２２はメモリセル３１、ライトポインタ３２、リードポインタ３３を備えている。ライトポインタ３２は、ＤＳクロック信号ＣＬ１に応答してメモリセル３１の書き込みアドレスをシフトする。メモリセル３１は、ライトポインタ３２がＤＳクロック信号ＣＬ１に応答してポインタアドレスがシフトされる毎にその時の１ビットのＤＳデータ信号Ｄ１を、該シフトしたポインタアドレスに書き込む。
【００３８】
一方、リードポインタ３３は、リードクロック信号ＣＬ２に応答してメモリセル３１の読み出しアドレスをシフトする。メモリセル３１は、リードポインタ３３がリードクロック信号ＣＬ２に応答してポインタアドレスがシフトされる毎にそのシフトしたポインタアドレスに書き込まれた１ビットのＤＳデータ信号Ｄ１をリードデータ信号Ｄ２として読み出す。
【００３９】
ＦＩＦＯ回路部２２は、検出回路としてのポインタ比較器３４を有している。ポインタ比較器３４は、ライトポインタ３２が指しているポインタアドレスとリードポインタ３３が指しているポインタアドレスを入力しその時々のメモリセル３１のＤＳデータ信号Ｄ１の書き込み状況と読み出し状況を把握する。
【００４０】
又、ポインタ比較器３４は、送信側のデジタルビデオカメラ２（又は、プリンタ３）から転送され書き込まれるＤＳデータ信号Ｄ１のビット数を計測する。詳述すると、メモリセル３１にＤＳデータ信号Ｄ１が書き込まれていない状態であって、ライトポインタ３２とリードポインタ３３のポイントアドレスが一致している状態において、第１ＤＳデコーダ・エンコーダ１２（又は、第２ＤＳデコーダ・エンコーダ１３）を介して新たにデジタルビデオカメラ２（又は、プリンタ３）からのＤＳデータ信号Ｄ１がＤＳクロック信号ＣＬ１とともに入力されると、ポインタ比較器３４は、図６に示すように、低電位（Ｌレベル）のタイマコントロール信号ＴＥを出力する。そして、ＤＳデータ信号Ｄ１がＤＳクロック信号ＣＬ１に基づいて順次書き込まれていく。尚、この時、リードクロック信号ＣＬ２は出力されておらず、リードポインタ３３は停止している。
【００４１】
やがて、ＤＳデータ信号Ｄ１が８ビット書き込まれると（ライトポインタ３２とリードポインタ３３のポイントアドレスの差が「８」になると）、ポインタ比較器３４はタイマコントロール信号ＴＥをＬレベルから高電位（Ｈレベル）に立ち上げるようになっている。つまり、ポインタ比較器３４は、ＤＳデータ信号Ｄ１が８ビット書き込まれる間、Ｌレベルのタイマコントロール信号ＴＥを出力し続ける。
【００４２】
ＦＩＦＯ回路部２２のポインタ比較器３４から出力されるタイマコントロール信号ＴＥは、タイマ回路部２３に出力される。タイマ回路部２３は、発振回路２１からの４００ＭＨｚの基本クロック信号ＣＬＸをタイマコントロール信号ＴＥに基づいてカウント動作を行う。詳述すると、タイマ回路部２３は、タイマコントロール信号ＴＥがＬレベルに立ち下がるとリセットし基本クロック信号ＣＬＸのカウントを開始し、図８のステップ１０３，１０４に示すようにタイマコントロール信号ＴＥがＬレベルに立ち上がるとカウント動作を終了しその時のカウント値Ｘを出力する。つまり、タイマ回路部２３は、前記ＤＳクロック信号ＣＬ１に応答して８ビットのＤＳデータ信号Ｄ１がメモリセル３１に書き込まれるのに要する時間（カウント値Ｘ）を計時する。
【００４３】
タイマ回路部２３のカウント値Ｘは、判定回路部２４に出力される。判定回路部２４は、カウント値Ｘに基づいて送信側のデジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度を判定する。本実施形態では、判定回路部２４は、カウント値Ｘが「１０」未満のとき、転送速度が４００ＭＨｚと判定する。又、判定回路部２４は、カウント値Ｘが「１０」以上「１８」未満のとき、転送速度が２００ＭＨｚと判定する。さらに、判定回路部２４は、カウント値Ｘが「１８」以上のとき、転送速度が１００ＭＨｚと判定する。なお、判定回路部２４は、判定値は予め用意された判定テーブルに記憶されていて、この判定値に基づいて判定が行われる。
【００４４】
ところで、判定回路部２４の判定は、例えば、カウント値Ｘが「９」、「８」、又は「７」であっても転送速度が４００ＭＨｚと判定、即ち、一定の範囲内に属するカウント値Ｘは１つの判定値（転送速度）にまとめている。つまり、ＤＳクロック信号ＣＬ１に応答して書き込まれるＤＳデータ信号Ｄ１の転送速度が４００ＭＨｚであるならば、カウント値Ｘは「８」である。同様に、ＤＳデータ信号Ｄ１の転送速度が２００ＭＨｚであるならばカウント値Ｘは図６に示すように「１６」となり、ＤＳデータ信号Ｄ１の転送速度が１００ＭＨｚであるならばカウント値Ｘは「３２」となる。しかしながら、デジタルビデオカメラ２（又は、プリンタ３）が、自身の転送速度（例えば４００ＭＨｚの転送速度）でデータ信号及びストローブ信号を送信する際に、何らかの原因で転送速度４００ＭＨｚより若干速くなったり、遅くなったりする場合がある。このように転送速度が若干速くなったり、遅くなったりする場合に、カウント値Ｘが「８」にならず、判定できない場合が生ずる。そこで、本実施形態では、転送速度の若干速くなったり、遅くなっても誤判定とせずに判定できるように、ある程度余裕を持たせている。
【００４５】
図７は、その判定回路部２４の回路構成を示すブロック回路図である。図７において、判定回路部２４は、比較値設定回路４０、第１及び第２比較回路４１，４２、エンコーダ４３を備えている。比較値設定回路４０は前記カウント値Ｘと比較するための第１比較値Ｚ１と第２比較値Ｚ２を設定しそれぞれ第１及び第２比較回路４１，４２に出力する。本実施形態では、第１比較値Ｚ１の値を「１０」とし、第２比較値Ｚ２の値を「１８」としている。
【００４６】
第１比較回路４１は、前記タイマ回路部２３のカウント値Ｘを入力するとともに、比較値設定回路４０から第１比較値Ｚ１を入力する。第１比較回路４１はカウント値Ｘと第１比較値Ｚ１の大小を比較し、カウント値Ｘが第１比較値Ｚ１未満のとき（Ｘ＜Ｚ１）、Ｌレベルの信号を出力する。反対に、第１比較回路４１は、カウント値Ｘが第１比較値Ｚ１以上のとき（Ｘ≧Ｚ１）、Ｈレベルの信号を出力する。
【００４７】
第２比較回路４２は、前記タイマ回路部２３のカウント値Ｘを入力するとともに、比較値設定回路４０から第２比較値Ｚ２を入力する。第２比較回路４２はカウント値Ｘと第２比較値Ｚ２の大小を比較し、カウント値Ｘが第２比較値Ｚ２未満のとき（Ｘ＜Ｚ２）、Ｌレベルの信号を出力する。反対に、第２比較回路４２は、カウント値Ｘが第２比較値Ｚ２以上のとき（Ｘ≧Ｚ２）、Ｈレベルの信号を出力する。
【００４８】
エンコーダ４３は、第１及び第２比較回路４１，４２からの信号を入力し、同信号に基づいて転送速度を判定し判定結果Ｙを出力する。詳述すると、エンコーダ４３は、第１及び第２比較回路４１，４２からの信号が共にＨレベルの時、転送速度が４００ＭＨｚとする判定結果Ｙを出力する。又、エンコーダ４３は、第１比較回路４１の信号がＨレベルであって第２比較回路４２の信号がＬレベルの時、転送速度が２００ＭＨｚとする判定結果Ｙを出力する。さらに、エンコーダ４３は、第１及び第２比較回路４１，４２からの信号が共にＬレベルの時、転送速度が１００ＭＨｚとする判定結果Ｙを出力する。
【００４９】
判定回路部２４の判定結果Ｙは、クロック信号生成回路部２５に出力される。クロック信号生成回路部２５は、発振回路２１からの４００ＭＨｚの基本クロック信号ＣＬＸを判定結果Ｙに基づいて分周して、リードクロック信号ＣＬ２として出力する。つまり、判定結果Ｙが、１００ＭＨｚの場合には基本クロック信号ＣＬＸを１／４に分周して１００ＭＨｚのリードクロック信号ＣＬ２を生成する。又、２００ＭＨｚの場合には基本クロック信号ＣＬＸを１／２に分周して２００ＭＨｚのリードクロック信号ＣＬ２を生成する。さらに、４００ＭＨｚの場合には基本クロック信号ＣＬＸを分周しないでそのまま４００ＭＨｚのリードクロック信号ＣＬ２として出力する。つまり、クロック信号生成回路部２５は、送信側のデジタルビデオカメラ２（又は、プリンタ３）が規定した転送速度の周波数のリードクロック信号ＣＬ２を生成する。
【００５０】
図５は、クロック信号生成回路部２５の回路構成を示すブロック図である。クロック信号生成回路部２５は、１／４分周器３５、１／２分周器３６及び選択回路３７を備えている。１／４分周器３５は、４００ＭＨｚの基本クロック信号ＣＬＸを入力し該基本クロック信号ＣＬＸを１／４に分周して選択回路３７に入力する。１／２分周器３６は、４００ＭＨｚの基本クロック信号ＣＬＸを入力し該基本クロック信号ＣＬＸを１／２に分周して選択回路３７に入力する。
【００５１】
選択回路３７は、前記分周器３５，３６からの信号の他に、基本クロック信号ＣＬＸを直接入力するとともに、判定回路部２４からの判定結果Ｙを入力する。選択回路３７は、判定結果Ｙに基づいて分周器３５，３６からの信号または基本クロック信号ＣＬＸのいずれか１つをリードクロック信号ＣＬ２として選択し出力する。なお、選択回路３７は、前記メモリセル３１にＤＳデータ信号Ｄ１が書き込まれていない状態であって、ライトポインタ３２とリードポインタ３３のポイントアドレスが一致している状態においては、いずれの信号も選択し出力しないようになっていて、判定回路部２４から新たな判定結果Ｙが出力されるまで待機状態になっている。
【００５２】
従って、メモリセル３１にＤＳデータ信号Ｄ１が書き込まれていない状態であって、ライトポインタ３２とリードポインタ３３のポイントアドレスが一致している状態から、デジタルビデオカメラ２（又は、プリンタ３）からのＤＳデータ信号Ｄ１が８ビット書き込まれた後に、図８のステップ１０５に示すように、選択されたリードクロック信号ＣＬ２がＦＩＦＯ回路部２２に出力される。つまり、デジタルビデオカメラ２（又は、プリンタ３）からのＤＳデータ信号Ｄ１が８ビット書き込まれた後に、ＦＩＦＯ回路部２２から送信側ノードの転送速度で読み出しが開始されることになる。
【００５３】
ＦＩＦＯ回路部２２から読み出されたリードデータ信号Ｄ２は、これがリピート転送の場合には、第１ＤＳデコーダ・エンコーダ１２（又は、第２ＤＳデコーダ・エンコーダ１３）にリードクロック信号ＣＬ２とともに出力される。つまり、転送先がデジタルビデオカメラ２であるならば、リードデータ信号Ｄ２及びリードクロック信号ＣＬ２は第１ＤＳデコーダ・エンコーダ１２に出力される。転送先がプリンタ３であるならば、リードデータ信号Ｄ２及びリードクロック信号ＣＬ２は第２ＤＳデコーダ・エンコーダ１３に出力される。
【００５４】
第１及び第２ＤＳデコーダ・エンコーダ１２，１３は、このリードデータ信号Ｄ２とリードクロック信号ＣＬ２をＤＳ−ＬＩＮＫ（Data-Strobe Link）符号化方式で符号化し、その符号化されたデータ信号とストローブ信号を転送先のデジタルビデオカメラ２（又は、プリンタ３）に送信される。
【００５５】
次に、上記のように構成した実施形態の特徴を以下に記載する。
（１）上記実施形態では、送信側のデジタルビデオカメラ２（又は、プリンタ３）から送信されたデータ信号とストローブ信号から得られたＤＳクロック信号ＣＬ１とＤＳデータ信号Ｄ１について同ＤＳデータ信号Ｄ１がＤＳクロック信号ＣＬ１に応答して８ビット書き込まれるのに要する時間を計時しその時間（カウント値Ｘ）に基づいてデジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度を認識するようにした。
【００５６】
従って、ＩＥＥＥ１３９４のプロトコルにおいて、スピードシグナリングのためにデータ信号を送信する前の一定期間（データプリフィックス（data prefix）期間）に出力されるバイアス信号のレベル値（アナログ値）を検出しなくてもデジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度を認識することができる。
【００５７】
しかも、デジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度を認識すると、直ちに該転送速度のリードクロック信号ＣＬ２が生成され、リードクロック信号ＣＬ２に基づいてＤＳデータ信号Ｄ１が読み出され第１ＤＳデコーダ・エンコーダ１２（又は、第２ＤＳデコーダ・エンコーダ１３）を介して次の転送先に送信される。従って、ＩＥＥＥ１３９４のリピート転送において、送信側のデジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度で次の転送先にデータ信号を送信することができる。
【００５８】
又、トポロジ上の全ての装置が本実施形態のインタフェース装置１０を備え、その複数の装置間でＩＥＥＥ１３９４のプロトコルに準拠してデータ転送を行う場合、ＩＥＥＥ１３９４におけるスピードシグナリングを省略でき本実施形態のようなデータ転送速度の認識を行ってリピート転送を行うことができる。その結果、ＩＥＥＥ１３９４におけるスピードシグナリングのフェーズが不要となるため、転送効率をあげることができる。
【００５９】
（２）上記実施形態では、バイアス信号のレベル値（アナログ値）を検出しなくても送信側のデジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度を認識することができることから、バイアス信号のアナログレベルを検出するために、回路規模の大きいアナログ・デジタル変換回路等の回路を必要としない。従って、パーソナルコンピュータ１、デジタルビデオカメラ２及びプリンタ３のインタフェース制御装置に実装される半導体集積回路装置を小型化することができる。
【００６０】
（３）上記実施形態では、ＤＳクロック信号ＣＬ１に応答してＤＳデータ信号Ｄ１が８ビット書き込まれるのに要する時間を計時しその時間（カウント値Ｘ）に基づいて送信側のデジタルビデオカメラ２（又は、プリンタ３）のデータ転送速度を認識する。つまり、送信側のデジタルビデオカメラ２（又は、プリンタ３）から出力されるＤＳ−ＬＩＮＫ符号化方式にて符号化されたデータ信号とストローブ信号に基づいて実際の転送速度を計時してデータ転送速度を認識するようにした。従って、ＩＥＥＥ１３９４のプロトコルにおけるバイアス信号のアナログレベルの判定に比べて、使用環境に左右されることなく転送速度の情報を確実かつ正確に判定することができる。
【００６１】
（４）上記実施形態では、ＦＩＦＯ回路部２２に付帯するその時々のメモリセル３１へのＤＳデータ信号Ｄ１の書き込み状況と読み出し状況を把握するポインタ比較器３４を使用して、ＤＳクロック信号ＣＬ１に応答してＦＩＦＯ回路部２２にＤＳデータ信号Ｄ１が８ビット書き込まれる期間を示すＬレベルのタイマコントロール信号ＴＥを生成するようにしたので、タイマコントロール信号ＴＥを生成するためだけの専用回路を設けるのに比べてその分だけ回路規模を小さくできる。
【００６２】
（５）上記実施形態では、タイマ回路部２３は、既存の発振回路２１から出力される４００ＭＨｚの基本クロック信号ＣＬＸをカウントして８ビット書き込まれるに要する時間を計時するようにしたので、専用のクロック信号を生成する発振回路を設けない分だけ回路規模を小さくできる。
【００６３】
（６）上記実施形態では、クロック信号生成回路部２５にて、４００ＭＨｚの基本クロック信号ＣＬＸから４００ＭＨｚのリードクロック信号ＣＬ２の他に、２００ＭＨｚと１００ＭＨｚのリードクロック信号ＣＬ２を生成するようにしたので、それぞれ周波数毎に独立した発振回路を設けなくて済み回路規模を小さくできる。
【００６４】
（７）上記実施形態では、判定回路部２４の判定は、一定の範囲内に属するカウント値Ｘを１つの判定値（転送速度）にまとめるようにした。つまり、カウント値Ｘが１０未満のときは転送速度が４００ＭＨｚ、カウント値Ｘが１０以上１８未満のときには転送速度が２００ＭＨｚ、カウント値Ｘが１８以上のときには転送速度が１００ＭＨｚと判定するようにした。従って、送信側ノードの転送速度が、何らかの原因で転送速度が若干変動しても判定不能や誤判定とせずに確実に判定できる。
【００６５】
発明の実施の形態は、上記実施形態に限定されるものではなく、以下のように変更して実施してもよい。
○上記実施形態では、ＤＳデータ信号Ｄ１が８ビット書き込まれるのに要する時間を計時するようにしたが、４ビット、６ビット等、８ビット未満のビット数で実施してもよい。この場合、判定時間が速くなる。
【００６６】
又、本実施形態では、転送されるＤＳデータ信号Ｄ１（パケット）の最小単位が８ビットである。パケット中の全てのデータについて確実に計時できる最大のビット数であるが、１つのパケットが８ビット以上のＤＳデータ信号Ｄ１が常に転送されることが保証されているならば、８ビットより大きなビット数でもよい。
【００６７】
○上記実施形態では、ＤＳデータ信号Ｄ１が８ビット書き込まれるまでをポインタ比較器３４にて特定したが、ＤＳクロック信号ＣＬ１をカウントするカウンタを設けて、そのカウンタが所定のクロック数カウントするまでの間、タイマ回路部２３をカウント動作させるようにして実施してもよい。要は、送信側の装置から出力されるＤＳ−ＬＩＮＫ符号化方式にて符号化されたデータ信号とストローブ信号に基づいて実際の転送速度を計時できればどんな方法でもよい。
【００６８】
○上記実施形態では、タイマ回路部２３は４００ＭＨｚの基本クロック信号ＣＬＸをカウントしたが、４００ＭＨｚのクロック信号に限らず、４００ＭＨｚのより低い、例えば２００ＭＨｚ、１００ＭＨｚ等のクロック信号、反対に４００ＭＨｚのより高い、例えば５００ＭＨｚ、６００ＭＨｚ等のクロック信号を使用して実施してもよい。
【００６９】
○上記実施形態では、ポインタ比較器２２、タイマ回路部２３及び判定回路部２４を設けてデータ転送速度を判定するようにしたが、これをソフトウェアでデータ転送速度を判定するようにしてもよい。例えば、予め記憶装置にカウント時間Ｘに対する判定結果Ｙのデータを記憶しておき、タイマ回路部２３から出力されたカウント時間Ｘに対してプログラムに従って記憶装置に記憶したカウント時間Ｘに対する判定結果Ｙのデータの中から対応する判定結果Ｙを読み出すようにする。
【００７０】
【発明の効果】
請求項１〜５に記載の発明によれば、小さな回路規模で、しかも、使用環境に左右されることなく転送速度の情報を確実に判定することができるとともに、ＩＥＥＥ１３９４のプロトコルを乱すことなく、転送効率をあげることができる。
【図面の簡単な説明】
【図１】一実施形態を説明するためのシステム構成図
【図２】パーソナルコンピュータのインタフェース装置の要部ブロック回路図
【図３】データ転送速度制御回路の回路構成を示すブロック回路図
【図４】ＦＩＦＯ回路部の回路構成を示すブロック回路図
【図５】クロック信号生成回路部の回路構成を示すブロック回路図
【図６】ＦＩＦＯ回路部の動作を説明するためのタイミングチャート
【図７】判定回路部の回路構成を示すブロック回路図
【図８】データ転送速度制御回路の動作を説明するためのフローチャート
【符号の説明】
１ パーソナルコンピュータ
２ デジタルビデオカメラ
３ プリンタ
４，５ バスケーブル
１０ インタフェース装置
１１ 物理層処理部
１２ 第１ＤＳデコーダ・エンコーダ
１３ 第２ＤＳデコーダ・エンコーダ
１４ データ転送速度制御回路
２１ 発振回路
２２ ＦＩＦＯ回路部
２３ タイマ回路部
２４ 判定回路部
２５ クロック信号生成回路部
３１ メモリセル
３２ ライトポインタ
３３ リードポインタ
３４ ポインタ比較器
３５ １／４分周器
３６ １／２分周器
３７ 選択回路
ＣＬ１ ＤＳクロック信号
Ｄ１ ＤＳデータ信号
Ｄ２ リードデータ信号
ＣＬ２ リードクロック信号
ＣＬＸ 基本クロック信号
ＴＥ タイマコントロール信号
Ｘ カウント値
Ｙ 判定結果
Claims (5)
- クロック信号とデータ信号とが符号化されたデータを復号化して得られるライトクロック信号に基づいて前記データ信号を記憶手段に書き込むとともに、前記ライトクロック信号に基づいて前記データの転送速度を判定し、
その判定した転送速度に対応した周波数のリードクロック信号を生成し、
前記記憶手段に書き込まれたデータ信号を前記リードクロック信号に応答して読み出し、
その読み出されたデータ信号とリードクロック信号を符号化して出力する、データ転送方法。 - 請求項１に記載のデータ転送方法において、
前記転送速度の判定は、前記クロック信号に応答して記憶手段に書き込まれるデータ信号が予め定めたビット数書き込まれるのに要する時間を求め、その要する時間に基づいて転送速度を判定するようにしたことを特徴とするデータ転送方法。 - 請求項１又は２に記載のデータ転送方法において、
前記データはＤＳ−ＬＩＮＫ符号化方式にて符号化されたストローブ信号とデータ信号とに符号化されたデータであるデータ転送方法。 - クロック信号とデータ信号とが符号化されたデータを入力し、データ信号とライトクロック信号を復号化する復号化回路部と、
前記復号化回路が復号化したライトクロック信号に基づいて前記データの転送速度を判定してその判定した転送速度に対応した周波数のリードクロック信号を生成する転送速度判定回路部と、
前記ライトクロック信号に応答して前記データ信号が順次書き込まれるとともに、前記リードクロック信号に応答して前記書き込まれたデータ信号がその書き込まれた順に読み出される記憶部と、
前記記憶部から順次読み出されたデータ信号と前記リードクロック信号とを符号化し、その符号化したデータを出力する符号化回路部と
を備えたことを特徴とするデータ転送装置。 - 請求項４に記載のデータ転送装置において、
前記転送速度判定回路部は、
前記記憶部に設けられたライトポインタ及びリードポインタのアドレスを入力し書き込みアドレス及び読み出しアドレスを示すポインタ比較器からの比較結果に基づいて前記ライトクロック信号に応答してデータ信号が予め定めたビット数書き込まれるのに要する時間を計時するタイマ回路部と、
前記タイマ回路部の計時結果に基づいて転送速度を判定する判定回路部と、
前記判定回路部の判定結果に基づいて前記転送速度に対応した周波数のリードクロック信号を生成するクロック信号生成回路部と
を備えたことを特徴とするデータ転送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000241292A JP3814470B2 (ja) | 2000-08-09 | 2000-08-09 | データ転送方法及びデータ転送装置 |
| US09/774,631 US6904539B2 (en) | 2000-08-09 | 2001-02-01 | Method of determining data transfer speed in data transfer apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000241292A JP3814470B2 (ja) | 2000-08-09 | 2000-08-09 | データ転送方法及びデータ転送装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002057729A JP2002057729A (ja) | 2002-02-22 |
| JP2002057729A5 JP2002057729A5 (ja) | 2005-03-17 |
| JP3814470B2 true JP3814470B2 (ja) | 2006-08-30 |
Family
ID=18732498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000241292A Expired - Fee Related JP3814470B2 (ja) | 2000-08-09 | 2000-08-09 | データ転送方法及びデータ転送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6904539B2 (ja) |
| JP (1) | JP3814470B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6999407B2 (en) * | 2001-03-15 | 2006-02-14 | Samsung Electronics Co., Ltd. | Speed negotiation device and method |
| JP3845003B2 (ja) * | 2001-12-07 | 2006-11-15 | 沖電気工業株式会社 | データ転送レート判別方法およびその回路 |
| JP4278439B2 (ja) * | 2003-06-02 | 2009-06-17 | パイオニア株式会社 | 情報通信装置、そのシステム、その方法、そのプログラム、および、そのプログラムを記録した記録媒体 |
| JP4619051B2 (ja) * | 2004-07-01 | 2011-01-26 | 株式会社リコー | プリントシステム、プリント装置、撮像装置、プリント方法および画像送信方法 |
| US7440515B2 (en) * | 2004-10-25 | 2008-10-21 | Atmel Corporation | System and method for controlling modulation |
| US7672393B2 (en) * | 2006-08-02 | 2010-03-02 | Richtek Technology Corporation | Single-wire asynchronous serial interface |
| TWI423725B (zh) * | 2009-11-26 | 2014-01-11 | My Semi Inc | 解碼電路及其解碼方法 |
| TWI470942B (zh) * | 2010-07-30 | 2015-01-21 | My Semi Inc | 發光二極體的驅動電路、解碼電路與其解碼方法 |
| CN102378431B (zh) * | 2010-08-12 | 2014-04-09 | 明阳半导体股份有限公司 | 发光二极管的驱动电路、解码电路与其解码方法 |
| KR101898150B1 (ko) * | 2011-10-25 | 2018-09-13 | 에스케이하이닉스 주식회사 | 집적회로 칩 및 이를 포함하는 시스템 |
| KR20200141173A (ko) * | 2019-06-10 | 2020-12-18 | 에스케이하이닉스 주식회사 | 리드 클럭 생성 회로 및 이를 포함하는 데이터 처리 회로 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3775751A (en) * | 1972-03-17 | 1973-11-27 | D Anderson | Method of and apparatus for baud rate detection |
| US3864735A (en) * | 1973-09-12 | 1975-02-04 | Burroughs Corp | Read/write system for high density magnetic recording |
| US4063291A (en) * | 1976-10-15 | 1977-12-13 | The United States Of America As Represented By The Secretary Of The Navy | Apparatus and method for encoding and decoding digital information |
| US4454499A (en) * | 1981-12-21 | 1984-06-12 | Sri International | Digital Miller decoder |
| US4796280A (en) * | 1987-11-06 | 1989-01-03 | Standard Microsystems Corporation | Digital data separator |
| FR2664770A1 (fr) * | 1990-07-11 | 1992-01-17 | Bull Sa | Procede et systeme de transmission numerique de donnees en serie. |
| JPH04165866A (ja) * | 1990-10-30 | 1992-06-11 | Nec Corp | バッファメモリ回路 |
| JPH05303833A (ja) * | 1992-04-24 | 1993-11-16 | Pioneer Electron Corp | 記録媒体のデータ記録方法および再生方法 |
| EP0589217A1 (en) * | 1992-09-24 | 1994-03-30 | Siemens Stromberg-Carlson | Serial line synchronization method and apparatus |
| US5805632A (en) * | 1992-11-19 | 1998-09-08 | Cirrus Logic, Inc. | Bit rate doubler for serial data transmission or storage |
| US5412697A (en) * | 1993-01-14 | 1995-05-02 | Apple Computer, Inc. | Delay line separator for data bus |
| US5528183A (en) * | 1994-02-04 | 1996-06-18 | Lsi Logic Corporation | Serial clock synchronization circuit |
| JP3466738B2 (ja) * | 1994-11-21 | 2003-11-17 | ヤマハ株式会社 | 非同期シリアルデータ受信装置 |
| JP2964899B2 (ja) * | 1995-02-28 | 1999-10-18 | 日本電気株式会社 | 符号化と復号化周波数同期方法 |
| JP3466774B2 (ja) * | 1995-05-17 | 2003-11-17 | 株式会社アドバンテスト | 半導体試験装置における周期発生回路 |
| KR0147471B1 (ko) * | 1995-11-24 | 1998-08-17 | 문정환 | 데이터 전송속도 감지기능을 가진 이서네트 |
| US6292621B1 (en) * | 1996-02-05 | 2001-09-18 | Canon Kabushiki Kaisha | Recording apparatus for newly recording a second encoded data train on a recording medium on which an encoded data train is recorded |
| JPH09298466A (ja) * | 1996-05-08 | 1997-11-18 | Matsushita Electric Ind Co Ltd | 音声符号化／復号化装置 |
| US5912928A (en) * | 1997-06-27 | 1999-06-15 | International Business Machines Corporation | High speed serial data transmission encoder |
| US6222875B1 (en) * | 1997-07-11 | 2001-04-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Low-delay rate detection for variable rate communication systems |
| JP3159144B2 (ja) * | 1997-09-16 | 2001-04-23 | 日本電気株式会社 | 送受信回路 |
| JP3418966B2 (ja) * | 1997-10-09 | 2003-06-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 同期化方法及びデコーダ |
| US6061747A (en) * | 1997-10-16 | 2000-05-09 | Lsi Logic Corporation | System for sending data from-and-to a computer monitor using a high speed serial line |
| US6320825B1 (en) * | 1997-11-29 | 2001-11-20 | U.S. Philips Corporation | Method and apparatus for recording compressed variable bitrate audio information |
| US6097716A (en) * | 1997-12-12 | 2000-08-01 | Lucent Technologies Inc. | Rate detection for multi-rate communications |
| US6424631B1 (en) * | 1998-06-11 | 2002-07-23 | Infineon Technologies North America Corp. | Apparatus and methods for determining rate of transmitted variable rate data |
-
2000
- 2000-08-09 JP JP2000241292A patent/JP3814470B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-01 US US09/774,631 patent/US6904539B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002057729A (ja) | 2002-02-22 |
| US20020019952A1 (en) | 2002-02-14 |
| US6904539B2 (en) | 2005-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581669A (en) | System and method for peripheral data transfer | |
| US7020757B2 (en) | Providing an arrangement of memory devices to enable high-speed data access | |
| US4780814A (en) | Global serial channel for microcontroller | |
| JP3814470B2 (ja) | データ転送方法及びデータ転送装置 | |
| TW201217964A (en) | Method and system of adapting communication links to link conditions on a platform | |
| KR20160053940A (ko) | 단일 마스터 버스 아키텍처에서 작동하도록 다수의 마스터를 인에이블하기 위한 방법 및 장치 | |
| JP2016533608A (ja) | カメラ制御インターフェースのスレーブデバイス間通信 | |
| KR20020032350A (ko) | 직렬/병렬 변환 회로, 데이터 전송 제어 장치 및 전자 기기 | |
| US20160154622A1 (en) | Digital accessory interface calibration | |
| JP5238369B2 (ja) | データ受信装置、データ受信方法及びデータ受信プログラム | |
| US7853736B2 (en) | Extending existing request commands of IEEE 1394 by adding extended request command having highest priority | |
| JP3655211B2 (ja) | 送受信回路及び送受信方法 | |
| US10042796B2 (en) | Digital accessory interface calibration | |
| US6580711B1 (en) | Serial interface circuit and signal processing method of the same | |
| JP4160068B2 (ja) | ベースバンドプロセッサと無線周波数集積モジュールとの間のデジタルプログラミングインターフェース | |
| US20230239256A1 (en) | Wide Elastic Buffer | |
| CN116226018A (zh) | 一种数据解码结构 | |
| US11169947B2 (en) | Data transmission system capable of transmitting a great amount of data | |
| JP2001168883A (ja) | タイムスタンプのオフセット調整方法及びそれを用いたパケット伝送装置 | |
| US9900143B2 (en) | Digital accessory interface | |
| KR102414408B1 (ko) | 이종의 직렬통신 프로토콜을 위한 제어 집적회로 및 이를 포함하는 시스템 제어 장치 | |
| JPH0357349A (ja) | 回線速度検出方式 | |
| JPH10336252A (ja) | シリアルデータ転送制御装置およびシリアルデータ転送方法 | |
| CN116501268A (zh) | 应用于ddr phy的数据读取方法 | |
| JPH07319841A (ja) | シリアル制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040420 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140609 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |