JP2016533608A - カメラ制御インターフェースのスレーブデバイス間通信 - Google Patents
カメラ制御インターフェースのスレーブデバイス間通信 Download PDFInfo
- Publication number
- JP2016533608A JP2016533608A JP2016546907A JP2016546907A JP2016533608A JP 2016533608 A JP2016533608 A JP 2016533608A JP 2016546907 A JP2016546907 A JP 2016546907A JP 2016546907 A JP2016546907 A JP 2016546907A JP 2016533608 A JP2016533608 A JP 2016533608A
- Authority
- JP
- Japan
- Prior art keywords
- slave device
- slave
- request
- data bus
- control data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
本特許出願は、本明細書の譲受人に譲渡され、参照により本明細書に明白に組み込まれる、2013年10月7日出願の「Camera Control Interface Slave Device to Slave Device Communication」という名称の仮出願第61/887895号、および2014年10月6日出願の「Camera Control Interface Slave Device to Slave Device Communication」という名称の非仮出願第14/507179号の優先権を主張する。
第1の特徴が、マスタデバイスによって管理される共有制御データバスを介する直接的スレーブデバイス間通信を提供する。第2のスレーブデバイスと通信することを望む第1のスレーブデバイスが、マスタデバイスにスレーブデバイス間通信要求を行い得る。要求は、マスタデバイスによって管理される共有制御データバスを介して第1のスレーブデバイスが第2のスレーブデバイスに送ることを望む、要求されるワード数を含み得る。そのような通信要求は、マスタデバイスを迂回しながら、第1のスレーブデバイスと第2のスレーブデバイスとの間の直接的転送(たとえば、読取りまたは書込み動作)についてのものであり得る(たとえば、転送されるべきデータが、マスタデバイスによって管理または送信されない)。マスタデバイスは、動作パラメータに基づいて変動し得る現在のワード限度を有し得る。たとえば、マスタデバイスは、異なる時にスレーブデバイス間で異なるワード数を通信することを可能にし得る。たとえば、ピーク制御バス使用期間中は、スレーブデバイスは、一度にせいぜい8ワードを使用して互いに通信することに限定され得る。スレーブデバイス間通信が許可されない時があり得る(すなわち、現在のワード限度がゼロであり得る)。さらに、低制御バス使用期間中は、現在のワード限度は、たとえば1024ワードであり得る。したがって、現在のワード限度は、バスを管理するマスタデバイスによって動的に調節され得、制御データバス条件に従って、または任意の他の望ましい理由で、経時的に変化し得る。
図1は、本明細書で説明されるようにスレーブデバイス間通信がその中で動作可能にされ得る、ベースバンドプロセッサ104およびイメージセンサ106を有し、イメージデータバス116およびマルチモード制御データバス108を実装するデバイス102を示すブロック図である。図1はカメラデバイス内のマルチモード制御データバス108を示すが、この制御データバス108は様々な異なるデバイスおよび/またはシステムで実装され得ることは明らかなはずである。イメージデータが、イメージデータバス116(たとえば、高速ディファレンシャルDPHYリンク)を介してイメージセンサ106からベースバンドプロセッサ104に送られ得る。一例では、制御データバス108は、クロック線(SCL)およびシリアルデータ線(SDA)という2つのワイヤを備えるI2C制御データバスであり得る。クロック線SCLは、I2Cバス(制御データバス108)を介してすべてのデータ転送を同期するために使用され得る。データ線SDAおよびクロック線SCLは、I2Cバス(制御データバス108)上のすべてのデバイス112、114、および118に結合される。この例では、制御データが、制御データバス108を介して、ベースバンドプロセッサ104と、イメージセンサ106ならびに他の周辺デバイス118との間で交換され得る。いくつかの実装では、I2C制御データバスを介する動作モードは、カメラ応用例について使用されるとき、カメラ制御インターフェース(CCI)モードと呼ばれることがある。
図3は、例示的書込みデータワードフォーマットを示す。これは、各データワード300が16ビットのデータ部分302、2ビットの制御コード304、1ビットの誤り検出定数310、および予備ビット306を含むことを示す。16ビットのデータ部分302は、14ビットの最下位ビット部分312(データワード300のビット5から18に位置する)と、2ビットの最上位ビット部分308(データワード300のビット1から2に位置する)とにセグメント化され得る。1ビットの誤り検出定数310は、値が予想される定数(たとえば、「0」)以外の何かである場合、データワード300上の誤りを検出する働きをし得る。一例では、書込みデータワード300はCCIe書込みデータワードであり得る。
2100_1101_01213(三進数)
=2×311+1×310+0×39+0×38
+1×37+1×36+0×35+1×34
+0×33+1×32+2×31+1×30
=416356(0x65A64)。
図17は、スレーブデバイス間通信のために適合された例示的マスタデバイスを示すブロック図である。マスタデバイス1702は、第1の通信インターフェース/回路1706、第2の通信インターフェース/回路1708、および/または処理回路1704を含み得る。第1の通信インターフェース/回路1706は、複数の他のデバイスが結合され得る単線割込み要求(IRQ)バスに結合する働きをし得る。第2の通信インターフェース/回路1708は、複数の他のデバイスも結合され得る制御データバスに結合する働きをし得る。
図19は、スレーブデバイス間通信を実施するように適合された例示的スレーブデバイスを示すブロック図である。スレーブデバイス1902は、第1の通信インターフェース/回路1906、第2の通信インターフェース/回路1908、および/または処理回路1904を含み得る。第1の通信インターフェース/回路1906は、複数の他のデバイスが結合され得る単線割込み要求(IRQ)バスに結合する働きをし得る。第2の通信インターフェース/回路1908は、複数の他のデバイスも結合され得る制御データバスに結合する働きをし得る。
104 ベースバンドプロセッサ
106 イメージセンサ
108 マルチモード制御データバス
112 マスタデバイス
114 スレーブデバイス
116 イメージデータバス
118 周辺デバイス
120 割込み要求(IRQ)線/バス
202 共有制御データバス
204 単線割込みバス
206 マスタデバイス
208 第1のスレーブデバイス
216 第2のスレーブデバイス
218 割込み信号
222 ステータス
300 データワード
302 16ビットのデータ部分
304 2ビットの制御コード
306 予備ビット
310 1ビットの誤り検出定数
314 制御コードテーブル
402 送信機
404 データビット
408 ビット-遷移数変換器ブロック
409 12桁の三進数
410 遷移-シンボルブロック
412 SCL線
414 SDA線
416 シーケンシャルシンボル
420 受信機
422 シーケンシャルシンボル
424 SCL線
426 SDA線
428 クロックデータリカバリ(CDR)ブロック
430 シンボル-遷移数変換器ブロック
432 遷移数-ビット変換器
502 遷移数
504 シーケンシャルシンボル
506 第1のサイクル
508 第2のサイクル
510 第3のサイクル
512 第4のサイクル
602 送信機
604 受信機
606 Bit-12×T変換器
608 12×T-Bit変換器
1301 割込み信号
1303 IRQ照会
1305 ステータス
1306 スレーブ間通信要求
1310 スレーブ間送信フレーム
1312 書込みコマンド
1314 読取りコマンド
1402 ビット19のマッピングの一部
1403 スレーブ間転送要求
1404 第1のビットシーケンス
1406 テーブル
1408 テーブル、ワード数
1502 スレーブデバイス間通信プロトコル
1503 スレーブ間転送許可
1504 第1のビットシーケンス
1508 ワード数
1602 フレーム
1606 余分なワード
1608 スレーブデバイス間許可
1702 マスタデバイス
1704 処理回路
1706 第1の通信インターフェース/回路
1708 第2の通信インターフェース/回路
1710 通信管理回路/モジュール
1712 IRQバス監視回路/モジュール
1714 スレーブ間通信許可/拒否回路/モジュール
1716 データバス監視回路/モジュール
1902 スレーブデバイス
1904 処理回路
1906 第1の通信インターフェース/回路
1908 第2の通信インターフェース/回路
1910 割込み(IRQ)ジェネレータ回路/モジュール
1912 スレーブ間通信要求回路/モジュール
1914 スレーブ間通信送信回路/モジュール
Claims (30)
- マスタデバイスであって、
複数のスレーブデバイスで共有される制御データバスに結合するためのバスインターフェース回路と、
前記バスインターフェース回路に結合され、
前記複数のスレーブデバイスによる前記制御データバスへのアクセスを制御し、
前記制御データバスへのアクセスを要求するスレーブデバイスからスレーブデバイス間通信要求を受信する
ように構成された処理回路と
を備えるマスタデバイス。 - 前記スレーブデバイス間通信要求が、前記要求スレーブデバイスによって別のスレーブデバイスに転送されるべき、要求されるワード数を含む請求項1に記載のマスタデバイス。
- 前記スレーブデバイス間通信要求が、前記制御データバスを介して前記要求スレーブデバイスから別のスレーブデバイスに転送されるべき、要求される最大ワード数を含み、前記処理回路が、
前記要求スレーブデバイスに、前記要求を許可する応答を送る
ようにさらに構成される請求項1に記載のマスタデバイス。 - 前記応答が、前記要求において指定された最大ワード数以上であるワード限度数を前記応答内に含めることによって前記要求を許可する請求項3に記載のマスタデバイス。
- 前記処理回路が、
前記制御データバスを監視して、スレーブデバイス間通信の終了を検出し、
スレーブデバイス間通信の終了が検出された後、前記制御データバスの制御を回復する
ようにさらに構成される請求項3に記載のマスタデバイス。 - 前記スレーブデバイス間通信要求が、前記制御データバスを介して前記要求スレーブデバイスから別のスレーブデバイスに転送されるべき、要求される最大ワード数を含み、前記処理回路が、
前記要求スレーブデバイスに、前記要求を拒否する応答を送る
ようにさらに構成される請求項1に記載のマスタデバイス。 - 前記要求される最大ワード数が前記マスタデバイスの現在のワード限度よりも大きい場合、前記スレーブデバイス間通信要求が拒否される請求項6に記載のマスタデバイス。
- 前記処理回路が、
前記要求スレーブデバイスによって与えられる、要求される最大ワード数が現在のワード限度よりも大きいとき、前記要求スレーブデバイスに、受け入れられるワード数を送ることによって前記要求を拒否する応答を送る
ようにさらに構成される請求項6に記載のマスタデバイス。 - 前記マスタデバイスがスレーブデバイス間通信をサポートしない場合、前記マスタデバイスが、前記要求を拒否する前記応答を送る請求項6に記載のマスタデバイス。
- マスタデバイスによって動作可能な方法であって、
複数のスレーブデバイスで共有される制御データバスへのアクセスを制御するステップと、
前記制御データバスへのアクセスを要求するスレーブデバイスから、スレーブデバイス間通信要求を受信するステップと
を含む、方法。 - 前記スレーブデバイス間通信要求が、前記制御データバスを介して前記要求スレーブデバイスから別のスレーブデバイスに転送されるべき、要求される最大ワード数を含む請求項10に記載の方法。
- 前記要求スレーブデバイスに、前記要求を許可する応答を送るステップ
をさらに含む請求項11に記載の方法。 - 前記制御データバスを監視して、スレーブデバイス間通信の終了を検出するステップと、
スレーブデバイス間通信の終了が検出された後、前記制御データバスの制御を回復するステップと
をさらに含む請求項12に記載の方法。 - 前記要求スレーブデバイスに、前記要求を拒否する応答を送るステップ
をさらに含む請求項11に記載の方法。 - 前記要求スレーブデバイスと前記別のスレーブデバイスとの間で一定の量の情報を前記マスタデバイスに転送させるための要求を前記要求スレーブデバイスから受信するステップと、
前記要求スレーブデバイスと前記別のスレーブデバイスとの間で、要求された情報間のデータを転送するステップと
をさらに含む請求項14に記載の方法。 - 前記要求を拒否する前記応答が、前記要求される最大ワード数未満である、受け入れられるワード数を含む請求項14に記載の方法。
- 複数のスレーブデバイスおよび少なくとも1つのマスタデバイスで共有される制御データバスに結合するためのバスインターフェース回路と、
前記バスインターフェース回路に結合され、
前記制御データバスを介して前記スレーブデバイスから前記マスタデバイスにスレーブデバイス間通信要求を送る
ように構成された処理回路と
を備えるスレーブデバイス。 - 前記通信要求が、前記スレーブデバイスによって前記制御データバスを介して別のスレーブデバイスに送信されるべき、要求される最大ワード数を含む請求項17に記載のスレーブデバイス。
- 前記処理回路が、
前記マスタデバイスから前記要求を拒否する応答を受信する
ようにさらに構成される請求項18に記載のスレーブデバイス。 - 前記応答が、前記マスタデバイスから普通なら受け入れられるワード数を含む請求項19に記載のスレーブデバイス。
- 前記処理回路が、
前記マスタデバイスに新しいスレーブデバイス間通信要求を送るようにさらに構成され、前記新しいスレーブデバイス間通信要求が、受信された受け入れられるワード数以下である、新しい要求される最大ワード数を含む請求項20に記載のスレーブデバイス。 - 前記処理回路が、
前記要求スレーブデバイスと前記別のスレーブデバイスとの間で一定の量の情報を前記マスタデバイスに転送させるための新しい要求を送る
ようにさらに構成される請求項19に記載のスレーブデバイス。 - 前記処理回路が、
後で、同一の最大ワード数を有する、同一のスレーブデバイス間通信要求を前記マスタデバイスに再送し、または
要求された前の最大ワード限度未満であるが、初期要求の拒否において前記マスタデバイスによって識別される、受け入れられるワード数よりも大きい第2のワード限度を有する、新しいスレーブデバイス間通信要求を送る
ようにさらに構成される請求項19に記載のスレーブデバイス。 - 前記処理回路が、
前記要求スレーブデバイスに前記制御データバスの制御を移転するために前記マスタデバイスにマスタ要求を送り、
前記マスタ要求が前記マスタデバイスによって許可される場合、前記制御データバスの新しいマスタとして動作し、
所望のデータワード量を別のスレーブデバイスに送る
ようにさらに構成される請求項19に記載のスレーブデバイス。 - 前記処理回路が、
前記要求を許可する応答を受信し、
前記制御データバスにスレーブデバイス間通信を送る
ようにさらに構成される請求項17に記載のスレーブデバイス。 - 前記スレーブデバイス間通信が、前記マスタデバイスによって承認される、受け入れられるワード数に限定される請求項17に記載のスレーブデバイス。
- スレーブデバイス上で動作可能な方法であって、
複数のスレーブデバイスおよび少なくとも1つのマスタデバイスで共有される制御データバスに前記スレーブデバイスを結合するステップと、
前記制御データバスを介して前記スレーブデバイスから前記マスタデバイスにスレーブデバイス間通信要求を送るステップと
を含む方法。 - 前記スレーブデバイス間通信要求が、前記スレーブデバイスによって前記制御データバスを介して別のスレーブデバイスに転送されるべき、要求されるワード数を含む請求項27に記載の方法。
- 前記要求を許可する応答を受信するステップと、
前記制御データバスにスレーブデバイス間通信を送るステップと
をさらに含む請求項27に記載の方法。 - 前記スレーブデバイス間通信が、前記マスタデバイスによって承認される、受け入れられるワード数に限定される請求項29に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361887895P | 2013-10-07 | 2013-10-07 | |
US61/887,895 | 2013-10-07 | ||
US14/507,179 US9892077B2 (en) | 2013-10-07 | 2014-10-06 | Camera control interface slave device to slave device communication |
US14/507,179 | 2014-10-06 | ||
PCT/US2014/059477 WO2015054238A1 (en) | 2013-10-07 | 2014-10-07 | Camera control interface slave device to slave device communication |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016533608A true JP2016533608A (ja) | 2016-10-27 |
JP2016533608A5 JP2016533608A5 (ja) | 2017-10-26 |
Family
ID=52777895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016546907A Pending JP2016533608A (ja) | 2013-10-07 | 2014-10-07 | カメラ制御インターフェースのスレーブデバイス間通信 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9892077B2 (ja) |
EP (1) | EP3055776A1 (ja) |
JP (1) | JP2016533608A (ja) |
KR (1) | KR20160065206A (ja) |
CN (2) | CN105683933B (ja) |
WO (1) | WO2015054238A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020177661A (ja) * | 2019-04-07 | 2020-10-29 | 新唐科技股▲ふん▼有限公司 | 安全装置、安全方法、安全システム、及び安全設備 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9921981B2 (en) * | 2013-08-24 | 2018-03-20 | Qualcomm Incorporated | Method to minimize the number of IRQ lines from peripherals to one wire |
US9519603B2 (en) * | 2013-09-09 | 2016-12-13 | Qualcomm Incorporated | Method and apparatus to enable multiple masters to operate in a single master bus architecture |
DE102014203072A1 (de) * | 2014-02-20 | 2015-08-20 | Robert Bosch Gmbh | Energiesparender Betrieb eines Kommunikationssystems |
US10454495B2 (en) * | 2014-09-18 | 2019-10-22 | Intel Corporation | Apparatus and method for mapping binary to ternary and its reverse |
US20180054216A1 (en) * | 2016-08-22 | 2018-02-22 | Qualcomm Incorporated | Flipped bits for error detection and correction for symbol transition clocking transcoding |
US20180357199A1 (en) * | 2017-06-12 | 2018-12-13 | Qualcomm Incorporated | Slave-to-slave communication in i3c bus topology |
TWI827561B (zh) * | 2017-11-03 | 2024-01-01 | 美商高通公司 | 具有遮罩寫入之無線電頻率前端裝置及其方法 |
JP6981290B2 (ja) * | 2018-02-14 | 2021-12-15 | オムロン株式会社 | スレーブ装置、制御システム、レスポンスデータの通信方法、および、レスポンスデータの通信プログラム |
US10725949B2 (en) * | 2018-08-28 | 2020-07-28 | Qualcomm Incorporated | Slave-to-slave direct communication |
US10936234B2 (en) * | 2019-05-22 | 2021-03-02 | Macronix International Co., Ltd. | Data transfer between memory devices on shared bus |
US11334511B2 (en) * | 2019-10-17 | 2022-05-17 | Intel Corporation | System, apparatus and method for peer-to-peer communication on a multi-drop interconnect |
CN111835610B (zh) * | 2020-05-29 | 2022-05-03 | 中车株洲电力机车研究所有限公司 | 数据共享方法、***、存储介质及电子设备 |
US11847087B2 (en) * | 2021-09-16 | 2023-12-19 | Qualcomm Incorporated | Systems and methods for chip operation using serial peripheral interface (SPI) with reduced pin options |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09185580A (ja) * | 1995-12-28 | 1997-07-15 | Hitachi Ltd | バスシステム |
JP2000231539A (ja) * | 1999-02-12 | 2000-08-22 | Ricoh Co Ltd | データ転送システムおよびデータ転送方法 |
JP2004104163A (ja) * | 2002-09-04 | 2004-04-02 | Fujitsu Ten Ltd | データ通信方法およびシステム |
JP2005228222A (ja) * | 2004-02-16 | 2005-08-25 | Ricoh Co Ltd | シリアルデータ転送方法とその装置 |
JP2009080609A (ja) * | 2007-09-26 | 2009-04-16 | Fujitsu Microelectronics Ltd | 半導体装置、バスインターコネクトおよびバスインターコネクトのデータ転送方法 |
JP2011518378A (ja) * | 2008-04-11 | 2011-06-23 | サンディスク アイエル リミテッド | スレーブ装置間での直接データ転送 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6047336A (en) | 1998-03-16 | 2000-04-04 | International Business Machines Corporation | Speculative direct memory access transfer between slave devices and memory |
WO1999049397A1 (de) * | 1998-03-20 | 1999-09-30 | Raymond Horn | Adressierungsschema zur verdoppelung der übertragungsleistung einer mastergesteuerten slave-to-slave-kommunikation in einem beliebigen bussystem |
US7568034B1 (en) * | 2003-07-03 | 2009-07-28 | Google Inc. | System and method for data distribution |
JP4668645B2 (ja) | 2005-02-24 | 2011-04-13 | パナソニック株式会社 | Dmaコントローラ及びデータ転送制御方法 |
JP4881140B2 (ja) * | 2006-12-07 | 2012-02-22 | キヤノン株式会社 | データ転送装置、データ転送制御方法、およびデータ転送制御プログラム |
US8156274B2 (en) * | 2009-02-02 | 2012-04-10 | Standard Microsystems Corporation | Direct slave-to-slave data transfer on a master-slave bus |
JP2012128816A (ja) * | 2010-12-17 | 2012-07-05 | Toshiba Corp | メモリシステム |
-
2014
- 2014-10-06 US US14/507,179 patent/US9892077B2/en active Active
- 2014-10-07 JP JP2016546907A patent/JP2016533608A/ja active Pending
- 2014-10-07 CN CN201480054967.6A patent/CN105683933B/zh active Active
- 2014-10-07 CN CN201810449438.6A patent/CN108763122A/zh active Pending
- 2014-10-07 WO PCT/US2014/059477 patent/WO2015054238A1/en active Application Filing
- 2014-10-07 EP EP14793357.6A patent/EP3055776A1/en not_active Withdrawn
- 2014-10-07 KR KR1020167012004A patent/KR20160065206A/ko not_active Application Discontinuation
-
2018
- 2018-01-18 US US15/874,739 patent/US20180157611A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09185580A (ja) * | 1995-12-28 | 1997-07-15 | Hitachi Ltd | バスシステム |
JP2000231539A (ja) * | 1999-02-12 | 2000-08-22 | Ricoh Co Ltd | データ転送システムおよびデータ転送方法 |
JP2004104163A (ja) * | 2002-09-04 | 2004-04-02 | Fujitsu Ten Ltd | データ通信方法およびシステム |
JP2005228222A (ja) * | 2004-02-16 | 2005-08-25 | Ricoh Co Ltd | シリアルデータ転送方法とその装置 |
JP2009080609A (ja) * | 2007-09-26 | 2009-04-16 | Fujitsu Microelectronics Ltd | 半導体装置、バスインターコネクトおよびバスインターコネクトのデータ転送方法 |
JP2011518378A (ja) * | 2008-04-11 | 2011-06-23 | サンディスク アイエル リミテッド | スレーブ装置間での直接データ転送 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020177661A (ja) * | 2019-04-07 | 2020-10-29 | 新唐科技股▲ふん▼有限公司 | 安全装置、安全方法、安全システム、及び安全設備 |
JP7033383B2 (ja) | 2019-04-07 | 2022-03-10 | 新唐科技股▲ふん▼有限公司 | 安全装置、安全方法、安全システム、及び安全設備 |
Also Published As
Publication number | Publication date |
---|---|
WO2015054238A1 (en) | 2015-04-16 |
EP3055776A1 (en) | 2016-08-17 |
US20180157611A1 (en) | 2018-06-07 |
CN105683933A (zh) | 2016-06-15 |
CN108763122A (zh) | 2018-11-06 |
US9892077B2 (en) | 2018-02-13 |
US20150100712A1 (en) | 2015-04-09 |
KR20160065206A (ko) | 2016-06-08 |
CN105683933B (zh) | 2018-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016533608A (ja) | カメラ制御インターフェースのスレーブデバイス間通信 | |
US9519603B2 (en) | Method and apparatus to enable multiple masters to operate in a single master bus architecture | |
US10353837B2 (en) | Method and apparatus to enable multiple masters to operate in a single master bus architecture | |
EP3055779B1 (en) | Coexistence of i2c slave devices and camera control interface extension devices on a shared control data bus | |
JP6411480B2 (ja) | CCIeプロトコルを介したエラー検出能力 | |
US9852104B2 (en) | Coexistence of legacy and next generation devices over a shared multi-mode bus | |
EP3053051A1 (en) | Camera control interface sleep and wake up signaling | |
KR20160107247A (ko) | 대역-내 인터럽트를 이용한 카메라 제어 인터페이스 확장 | |
EP3268868B1 (en) | Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus | |
KR20170110610A (ko) | 시리얼 버스를 위한 수신 클록 캘리브레이션 | |
US20150248373A1 (en) | Bit allocation over a shared bus to facilitate an error detection optimization | |
WO2022161244A1 (zh) | 多主机仲裁方法、装置和可读存储介质 | |
US20160195910A1 (en) | Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus | |
KR101861453B1 (ko) | CCIe 버스를 통한 슬레이브 식별자 스캔 및 핫 플러그 능력 | |
US10031547B2 (en) | CCIe receiver logic register write only with receiver clock | |
WO2017189206A1 (en) | I3c high data rate (hdr) always-on image sensor 8-bit operation indicator and buffer over threshold indicator | |
US11704086B2 (en) | Fast activation during wake up in an audio system | |
WO2017172269A1 (en) | Method and apparatus to enable multiple masters to operate in a single master bus architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170912 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180921 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190415 |