JP3794317B2 - アクチュエータ駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ駆動制御方法及びアクチュエータ駆動制御プログラム - Google Patents
アクチュエータ駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ駆動制御方法及びアクチュエータ駆動制御プログラム Download PDFInfo
- Publication number
- JP3794317B2 JP3794317B2 JP2001376093A JP2001376093A JP3794317B2 JP 3794317 B2 JP3794317 B2 JP 3794317B2 JP 2001376093 A JP2001376093 A JP 2001376093A JP 2001376093 A JP2001376093 A JP 2001376093A JP 3794317 B2 JP3794317 B2 JP 3794317B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- switching
- actuator
- actuators
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、アクチュエータ駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ駆動制御方法及びアクチュエータ駆動制御プログラムに関する。
【０００２】
【従来の技術】
ピアノ等の鍵盤楽器においては、各鍵毎に設けられた複数のアクチュエータ（ソレノイド等）が供給される電源電圧に応じて鍵を突き上げ駆動することにより自動演奏を行う、いわゆる自動演奏機能を備えたものが広く普及している。
【０００３】
図９は、自動演奏機能を備えた鍵盤楽器における鍵駆動制御装置１００の概略構成を示す図である。
ソレノイド１１０−ｋ（ｋ＝１〜ｎ）は、鍵盤楽器の複数の鍵（例えば、８８鍵）毎に設けられ、対応する鍵を突き上げ駆動する。ソレノイド１１０−ｋの一端は、ｎチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）１３０−ｋ（ｋ＝１〜ｎ）のドレインに接続され、他端には電源電圧Ｖが印可される。
ダイオード１２０−ｋ（ｋ＝１〜ｎ）は、ソレノイド１１０−ｋに並列接続され、ｎチャネルＭＯＳＦＥＴ１３０−ｋがオフ状態に切り換えられた場合、既にソレノイド１１０−ｋに流れていた電流をキックバック電流としてループさせる。
【０００４】
ｎチャネルＭＯＳＦＥＴ１３０−ｋは、ＰＷＭ信号生成回路１５０から供給されるＰＷＭ信号に応じてスイッチング状態を切り換えることにより、該ソレノイド１１０−ｋに対する電源電圧Ｖの供給を制御する。ｎチャネルＭＯＳＦＥＴ１３０−ｋのソースは、接地され、ゲートには抵抗１４０−ｋ（ｋ＝１〜ｎ）を介してＰＷＭ信号が入力される。なお、ソレノイド１１０−ｋ、ダイオード１２０−ｋ、ｎチャネルＭＯＳＦＥＴ１３０−ｋ、抵抗１４０−ｋに関し、特に区別する必要がない場合には、単にソレノイド１１０、ダイオード１２０、ｎチャネルＭＯＳＦＥＴ１３０、抵抗１４０という。
【０００５】
ＰＷＭ信号生成回路１５０は、図示せぬコントローラによる制御の下、各ソレノイド１１０に流すべき平均電流の目標値に応じたデューティ比となるようにパルス幅変調を施した各ＰＷＭ信号（ＣＨ１〜ＣＨｎ）を生成し、これらを対応する各ｎチャネルＭＯＳＦＥＴ１３０に供給する。これにより、当該デューティ比に応じたタイミングでｎチャネルＭＯＳＦＥＴ１３０のオン／オフ状態が切り換えられ、ｎチャネルＭＯＳＦＥＴ１３０がオン状態にある場合には電源電圧Ｖによる電流がソレノイド１１０に流れ、オフ状態に切り換えられた場合にはソレノイド１１０に流れていた電流はキックバック電流としてループされ、徐々に減衰していく。この結果、各ソレノイド１１０には、目標値に一致あるいは近似した平均電流が流れ、対応する鍵が目標値に対応した強度で駆動される。
【０００６】
図１０は、コントローラからＰＷＭ信号生成回路１５０に複数のソレノイド１１０を同時に駆動すべき指令が送出された場合、当該ＰＷＭ信号生成回路１５０からｎチャネルＭＯＳＦＥＴ１３０に供給されるＰＷＭ信号と、ｎチャネルＭＯＳＦＥＴ１３０のスイッチング状態を切り換えるためにＰＷＭ信号生成回路１５０に供給されるスイッチング電流のタイミングチャートを示す図である。
ＰＷＭ信号生成回路１５０は、例えばコントローラから複数のソレノイド１１０−１〜ｎを同時に駆動すべき指令を受け取ると、これら各ソレノイドに対応するＰＷＭ信号（ＣＨ１〜ＣＨｎ）を同時にローレベルからハイレベルに切り換え、ｎチャネルＭＯＳＦＥＴ１３０−１〜ｎをオフ状態からオン状態へ切り換えることで、ソレノイド１１０−１〜ｎを同時に駆動する。このため、例えばｎ＝３２であり、３２チャネル分のｎチャネルＭＯＳＦＥＴ１３０を同時にオフ状態からオン状態へ切り換える際には、３２＊ｉ（１つのｎチャネルＭＯＳＦＥＴ１３０のスイッチをスイッチングするために必要な電流をｉとする）の電流がＰＷＭ信号生成回路１５０に供給されることとなる。
【０００７】
【発明が解決しようとする課題】
このように、複数のソレノイド１１０を同時に駆動する際に、複数のＰＷＭ信号を同時に立ち上げると、その立ち上がるタイミングにおいてｎチャネルＭＯＳＦＥＴ１３０の寄生容量等によりＰＷＭ信号生成回路１５０に流れる電流に大きなスパイクノイズが発生する。また、複数のＰＷＭ信号を同時に立ち上げることにより、各ソレノイド１１０を駆動する電源にかかる負荷が大きくなり、電圧降下の影響が大きくなるといった問題があった。
【０００８】
本発明は以上説明した事情を鑑みてなされたものであり、複数のアクチュエータを同時に駆動する場合において、大きなスパイクノイズの発生や電圧降下による影響を抑制することが可能なアクチュエータ駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ駆動制御方法及びアクチュエータ駆動制御プログラムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上述した問題を解決するため、本発明に係るアクチュエータ駆動制御装置は、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられ、供給される駆動信号に応じてオン／オフ状態を切り換える複数のスイッチ手段と、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段とを具備することを特徴とする。
【００１０】
かかるアクチュエータ駆動制御装置によれば、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした駆動信号を生成して供給する。
【００１１】
また、本発明に係る鍵駆動制御装置は、鍵盤楽器の各鍵に対応して設けられ、供給される電源電圧に応じて対応する鍵を突き上げ駆動する複数のアクチュエータと、複数のアクチュエータのそれぞれに対応して設けられ、供給される駆動信号に応じてオン／オフ状態を切り換えることにより、対応するアクチュエータに対する電源電圧の供給を制御する複数のスイッチ手段と、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段とを具備することを特徴とする。
【００１２】
また、本発明に係るアクチュエータ駆動制御装置は、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御装置であって、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段を具備することを特徴とする。
【００１３】
また、本発明に係るアクチュエータ駆動制御方法は、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御方法であって、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給することを特徴とする。
【００１４】
かかるアクチュエータ駆動制御方法によれば、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした駆動信号を生成して供給する。
【００１５】
また、本発明に係るアクチュエータ駆動制御プログラムは、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御装置のコンピュータに、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給する機能を実現させることを特徴とする。
【００１６】
かかるアクチュエータ駆動制御プログラムによれば、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした駆動信号を生成して供給する。
【００１７】
【発明の実施の形態】
以下、本発明をさらに理解しやすくするため、実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲で任意に変更可能である。
【００１８】
Ａ．本実施形態
（１）実施形態の構成
図１は、自動演奏機能を備えたピアノ（以下、自動ピアノという）２００の構成を説明するための図である。
【００１９】
＜自動ピアノ２００の機械的構成＞
自動ピアノ２００は、複数の鍵（例えば、８８鍵）１と、各鍵１の運動をハンマ２に伝達するアクション機構３と、ハンマ２によって打撃される弦４と、前掲図９に示すソレノイド１１０、ダイオード１２０、ｎチャネルＭＯＳＦＥＴ１３０等によって構成されたソレノイドユニット５と、弦４の振動を止めるダンパ６と、コントローラ２４０による制御の下、ハンマ２の移動を規制するストッパ８（図中矢印方向に移動可能）からなる消音機構とを備えている。そのほかにも、この自動ピアノ２００は、従来のピアノに搭載される機構（例えば、ハンマ２の暴れを防止するバックチェック７等）とほぼ同様のものを備えている。
【００２０】
＜自動ピアノ２００の電気的構成＞
この自動ピアノ２００は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等から構成されるコントローラ２４０と、磁気ディスク、光ディスク等からなる記録メディアに演奏データを記憶する記憶装置２１１と、コントローラ２４０から送出される指令に基づいてＰＷＭ信号を生成し、ソレノイドユニット５に供給するＰＷＭ信号生成回路２５０とを具備している。
【００２１】
コントローラ２４０は、ＲＯＭ等に格納されている各種制御プログラムに基づいて自動ピアノ２００の各部を制御するほか、記憶装置２１１等から供給される演奏データに基づいてＰＷＭ信号生成回路２５０に指令を送出し、各鍵１に対応して設けられている各ソレノイド１１０の位置制御を行うことで、打弦による機械的な楽音発生制御を行う。
ここで、本実施形態に係る鍵駆動制御装置３００は、ＰＷＭ信号生成回路１５０の代わりにＰＷＭ信号生成回路２５０を設けた点を除けば、前掲図９に示す鍵駆動制御装置１００とほぼ同様の構成である。従って、以下ではＰＷＭ信号生成回路２５０の構成を中心に説明を行う。
【００２２】
ＰＷＭ信号生成回路２５０は、鍵（例えば、８８鍵）１に対応する各ソレノイド１１０に流すべき平均電流の目標値に応じたデューティー比となるようにパルス幅変調を施した各ＰＷＭ信号（ＣＨ１〜ＣＨ８８）を生成し、これらを対応する各ｎチャネルＭＯＳＦＥＴ１３０に供給する回路であり、第１ＰＷＭ信号生成回路２６０と、第２ＰＷＭ信号生成回路２７０と、第３ＰＷＭ信号生成回路２８０とによって構成されている。
【００２３】
第１ＰＷＭ信号生成回路２６０は、パルス幅変調を施した各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）を生成し、これらを対応するｎチャネルＭＯＳＦＥＴ１３０−１〜３２に供給する。同様に、第２ＰＷＭ信号生成回路２７０及び第３ＰＷＭ信号生成回路２８０は、それぞれパルス幅変調を施した各ＰＷＭ信号（ＣＨ３３〜ＣＨ６５）及びＰＷＭ信号（ＣＨ６６〜ＣＨ８８）を生成し、これらを対応するｎチャネルＭＯＳＦＥＴ１３０−３３〜６５及びｎチャネルＭＯＳＦＥＴ１３０−６６〜８８に供給する。このように、本実施形態では、第１〜第３ＰＷＭ信号生成回路を利用して８８チャンネル分のＰＷＭ信号を生成するが、幾つのＰＷＭ信号生成回路を利用して８８チャンネル分のＰＷＭ信号を生成するかは、鍵駆動制御装置３００の設計等に応じて適宜変更可能である。
【００２４】
以下、図２を参照しながら第１ＰＷＭ信号生成回路２６０の構成について説明する。なお、第２ＰＷＭ信号生成回路２７０及び第３信号生成回路２８０については、第１ＰＷＭ信号生成回路２６０と制御するチャンネルが異なるものの、制御自体は同様であるため、説明を省略する。
【００２５】
図２は、第１ＰＷＭ信号生成回路２６０の構成を示す図である。
第１ＰＷＭ信号生成回路２６０は、ラッチ回路２６１−ｋ（ｋ＝１〜３２）と、９ビットカウンタ２６２と、演算回路２６３−ｋ（ｋ＝１〜３１）と、コンパレータ２６４−ｋ（ｋ＝１〜３２）とにより構成されている。なお、ラッチ回路２６１−ｋ、演算回路２６３−ｋ、コンパレータ２６４−ｋについて、特に区別する必要がない場合には、ラッチ回路２６１、演算回路２６３、コンパレータ２６４という。
【００２６】
ラッチ回路２６１は、コントローラ２４０から送出される指令に含まれる各ソレノイド１１０に流すべき平均電流の目標値に応じた駆動指示値（駆動指示値の範囲；「０」〜「５１１」）をコンパレータ２６４−ｋに出力する。詳述すると、コントローラ２４０は、各ソレノイド１１０−ｋに流すべき平均電流の目標値に応じたデューティー比を大きくする場合には、該駆動指示値を大きな値（例えば、「４００」等）に設定し、一方該デューティー比を小さくする場合には、該駆動指示値を小さな値（例えば、「１００」等）に設定する。
９ビットカウンタ２６２は、コントローラ２４０から入力される８ＭＨｚのクロックをカウントするカウンタであり、該クロックが入力される毎に、カウント値を「１」ずつインクリメントし、カウント結果（詳細には、「０」〜「５１１」のカウント値）をコンパレータ２６４−１及び演算回路２６３−１に出力する。
【００２７】
演算回路２６３は、９ビットカウンタ２６２からカウント値が入力される毎に、若しくは前段に設けられた演算回路２６３から演算値が入力される毎に図３に示す演算処理を実行する。
図３は、演算回路２６３によって実行される演算処理のフローを示す図であり、図４は、９ビットカウンタ２６２及び演算回路２６３から出力されるカウント値及び演算値を示す図である。なお、説明の理解を容易にするために、以下では演算回路２６３−１による演算処理を例に説明を行う。
【００２８】
演算回路２６３−１は、例えば９ビットカウンタ２６２からカウント値「０」を受け取ると（ステップＳ１）、該カウント値「０」から「１６」を減算し（ステップＳ２）、減算結果が正であるか否かを判断する（ステップＳ３）。ここでは、減算結果が負（「−１６」）となるため、演算回路２６３−１は「ＮＯ」と判断し、ステップＳ５に進む。演算回路２６３−１は、ステップＳ５において該減算結果に「５１２」を加算すると、ステップＳ４に進み、加算結果「４９６」を演算値としてコンパレータ２６４−２及び後段の演算回路２６３−２に出力し、演算処理を終了する。
【００２９】
一方、演算回路２６３−１は、例えば９ビットカウンタ２６２からカウント値「５０」を受け取ると（ステップＳ１）、該カウント値「５０」から「１６」を減算し（ステップＳ２）、減算結果が正であるか否かを判断する（ステップＳ３）。ここでは、減算結果が正（「３４」）となるため、演算回路２６３−１は、「ＹＥＳ」と判断し、ステップＳ４に進む。演算回路２６３−１は、ステップＳ４において、減算結果「３４」を演算値としてコンパレータ２６４−２及び後段の演算回路２６３−２に出力し、演算処理を終了する。
【００３０】
各演算回路２６３は、上記と同様な演算処理を行うことにより、図４に示す演算値（演算値の範囲；「０」〜「５１１」）を得る。なお、カウント値の代わりに、演算値が入力される演算回路２６３−２〜３２の具体的な動作については、上記とほぼ同様に説明することができるため、割愛する。
【００３１】
コンパレータ２６４は、９ビットカウンタ２６２から出力されるカウント値若しくは演算回路２６３から出力される演算値と、ラッチ回路２６１から出力される駆動指示値とを比較し、比較結果に基づきＰＷＭ信号を制御する。
図５は、カウント値若しくは演算値と、ＰＷＭ信号（ＣＨ１〜ＣＨ３２）との関係を示すタイミングチャートである。なお、図５に示すタイミングチャートは、各ラッチ回路２６１から駆動指示値「２５６」が出力された場合を想定する。
【００３２】
９ビットカウンタ２６２のカウント値は、図５（ａ）に示すように、８ＭＨｚのクロックが入力される毎に「０」から「５１１」まで「１」ずつ単調に増加する。コンパレータ２６４−１は、９ビットカウンタ２６２から出力されるカウント値とラッチ回路２６１−１から出力される駆動指示値「２５６」とを比較し、当該カウント値が駆動指示値以下である期間（詳述すると、当該カウント値が「０」〜「２５６」である期間）、ＰＷＭ信号（ＣＨ１）をハイレベルに維持する。ｎチャネルＭＯＳＦＥＴ１３０−１（図９参照）は、該ＰＷＭ信号（ＣＨ１）がハイレベルに立ち上がってから（カウント値；「０」に対応）、再びローレベルに立ち下がるまで（カウント値；「２５６」に対応）、オン状態を維持し、これにより対応するソレノイド１１０−１が駆動される。
【００３３】
なお、その他のコンパレータ２６４−２〜３３の具体的な動作については、カウント値の代わりに演算値が入力される点を除けば、コンパレータ２６４−１と同様に説明することができるため、割愛する。
以下、図２等を参照しながらコントローラ２４０から複数のソレノイド１１０を同時に駆動すべき指令が送出された場合のＰＷＭ信号生成回路２５０の動作について説明する。なお、説明の理解を容易にするため、以下では第１ＰＷＭ信号生成回路２６０を例に説明を行う。
【００３４】
（２）実施形態の動作
例えば複数のソレノイド１１０−１〜３２を同時に駆動する場合、コントローラ２４０は、各ラッチ回路２６１−１〜３２に設定すべき駆動指示値（便宜上、各ラッチ回路に設定する駆動指示値は、全て「２５６」とする）を含む駆動指令を第１ＰＷＭ信号生成回路２６０へ送出する。
各ラッチ回路２６１−１〜３２は、コントローラ２４０から駆動指示値を受け取ると、これを対応するコンパレータ２６４−１〜３２に出力する。
９ビットカウンタ２６２は、８ＭＨｚのクロックが入力される毎にカウント値を「１」ずつインクリメントし、インクリメント後のカウント値を順次コンパレータ２６４−１及び演算回路２６３−１に出力する。この結果、９ビットカウンタ２６２のカウント値は、８ＭＨｚのクロックが入力される毎に「０」から「５１１」まで「１」ずつ単調に増加する（図５（ａ）に示す、斜線部参照）。
【００３５】
一方、９ビットカウンタ２６２の後段に設けられた演算回路２６３−１は、該９ビットカウンタ２６２からカウント値が入力される毎に、図３に示す演算処理を実行する。この結果、演算回路２６３−１の演算値は、９ビットカウンタ２６２からカウント値「１６」が入力されたとき（９ビットカウンタ２６２のカウント値；「１６」）、「０」となり、以後「５１１」まで「１」ずつ単調に増加する（図５（ｂ）に示す、斜線部参照）。
同様に、演算回路２６３−１の後段に設けられた演算回路２６３−２は、該演算回路２６３−１から演算値が入力される毎に、図３に示す演算処理を実行する。この結果、演算回路２６３−２の演算値は、演算回路２６３−１から演算値「１６」が入力されたとき（９ビットカウンタ２６２のカウント値；「３２」）、「０」となり、以後「５１１」まで「１」ずつ単調に増加する（図５（ｃ）に示す、斜線部参照）。
【００３６】
各演算回路２６３−ｋは、上記と同様な処理を実行し、この結果、第１ＰＷＭ信号生成回路２６０の最終段に設けられた各演算回路２６３−３１の演算値は、演算回路２６３−３０から演算値「１６」が入力されたとき（９ビットカウンタ２６２のカウント値；「４９６」）、「０」となり、以後「５１１」まで「１」ずつ単調に増加する（図５（ｄ）に示す、斜線部参照）。
【００３７】
第１ＰＷＭ信号生成回路２６０に設けられた各コンパレータ２６４−１〜３２は、９ビットカウンタ２６２から出力されるカウント値若しくは演算回路２６３−ｋから出力される演算値と、ラッチ回路２６１−ｋから出力される駆動指示値とを比較し、比較結果に基づきＰＷＭ信号を制御する。
【００３８】
上述したように、各コンパレータ２６４−１〜３２は、当該カウント値若しくは演算値が駆動指示値以下である期間（詳述すると、当該カウント値若しくは演算値が「０」〜「２５６」である期間）、ＰＷＭ信号（ＣＨ１〜ＣＨ３２）をハイレベルに維持する。この結果、図６に示すように、ＰＷＭ信号（ＣＨ１）が立ち上がってから、ずらし時間である２μｓ経過した後に、ＰＷＭ信号（ＣＨ２）が立ち上がり、さらにＰＷＭ信号（ＣＨ２）が立ち上がってからずらし時間である２μｓ経過した後に、ＰＷＭ信号（ＣＨ３）が立ち上がり、・・・、ＰＷＭ信号（ＣＨ３１）が立ち上がってからずらし時間である２μｓ経過した後に、ＰＷＭ信号（ＣＨ３２）が立ち上がる。
【００３９】
このように、ずらし時間を２μｓに設定したのは、各ｎチャネルＭＯＳＦＥＴ１３０のスイッチング状態を切り換えるために必要な通電時間が５０〜２００ｎｓであり、上記ずらし時間を通電時間以上に設定することで、大きなスパイクノイズ（従来技術の項参照）の発生を抑制することができるからである。なお、以下の説明は、ずらし時間を２μｓに設定した場合を想定するが、ずらし時間をどのような値に設定するかは、該通電時間を考慮して任意に変更可能である。
【００４０】
さて、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）は、上述した２μｓの時間間隔で順次立ち上がっていき、ＰＷＭ信号（ＣＨ１）が立ち上がってから６２μｓ（＜６４μｓ；ＰＷＭ信号の周期）経過した後にＰＷＭ信号（ＣＨ３２）が立ち上がる。この結果、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）が供給されるｎチャネルＭＯＳＦＥＴ１３０−１〜３２においては、２μｓの時間間隔で順次オフ状態からオン状態へ切り換えられ、対応するソレノイド１１０−１〜３２が２μｓの時間間隔で順次駆動される。これにより、対応する複数の鍵が目標値に対応した強度で同時に駆動され、複数の音がほとんど同時に発音されることとなるが、この際に第１ＰＷＭ信号生成回路２６０に流れる電流は１チャネル分（第２及び第３ＰＷＭ信号生成回路２７０、２８０を同じ周期で使用したとしても、３チャネル分）で済む（図６に示す、スイッチング電流参照）。
【００４１】
ここで、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）の立ち上がり時間差は、上記のように最大６２μｓとなるため、各ソレノイド１１０−１〜３２を駆動することによって発生される複数音の立ち上がり時間差は、最大６２μｓになる。しかしながら、この時間差は人間の耳において識別可能な複数音の立ち上がり時間差（通常、数ｍｓ等）に比べて非常に小さい。すなわち、ソレノイド１１０−１〜３２を２μｓずつずらして駆動した場合であっても、聴取者には同時に発音されているように聞こえるため、問題は生じない。
【００４２】
以上説明したように、本実施形態に係る第１ＰＷＭ信号生成回路２６０は、コントローラ２４０から複数のソレノイド１１０−１〜３２を同時に駆動すべき指令を受け取った場合、対応するｎチャネルＭＯＳＦＥＴ１３０−１〜３２に供給する複数のＰＷＭ信号（ＣＨ１〜ＣＨ３２）を同時に立ち上げることなく、２μｓの時間間隔で順次立ち上げ、ｎチャネルＭＯＳＦＥＴ１３０−１〜３２を２μｓの時間間隔で順次オフ状態からオン状態へ切り換えていく。この結果、ｎチャネルＭＯＳＦＥＴ１３０−１〜３２に供給する複数のＰＷＭ信号（ＣＨ１〜ＣＨ３２）を同時に立ち上げる場合と比較して、ｎチャネルＭＯＳＦＥＴ１３０−１〜３２のスイッチング状態を切り換える際に発生するスパイクノイズを小さくすることが可能となる。
【００４３】
ここで、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）の立ち上がり時間差は、上記のように最大６２μｓとなるため、各ソレノイド１１０−１〜３２を駆動することによって発生される複数音の立ち上がり時間差は、最大６２μｓになる。しかしながら、この時間差は人間の耳において識別可能な複数音の立ち上がり時間差（通常、数ｍｓ等）に比べて非常に小さい。すなわち、ソレノイド１１０−１〜３２を２μｓずつずらして駆動した場合であっても、同時に発音されているように聞こえるため、問題は生じない。なお、本発明は、あくまで複数音を同時に発生させることを目的としている。すなわち、ＭＩＤＩ音源等を用いて複数音を発生させる際、発音タイミングを微妙にずらして生演奏のような表現豊かな演奏を可能にする発明等（例えば、特開平７−２４４４７９号公報に開示された発明等）とは、着想等が異なることに留意されたい。
【００４４】
また、上記のようにｎチャネルＭＯＳＦＥＴ１３０−１〜３２を２μｓの時間間隔でオフ状態からオン状態に切り換え、ソレノイド１１０−１〜３２を駆動するため、ｎチャネルＭＯＳＦＥＴ１３０のスイッチング状態を切り換える際にＰＷＭ信号生成回路に流れるスイッチング電流は、１チャネルずつ分散され、スイッチング状態を切り換えるべきｎチャネルＭＯＳＦＥＴ１３０の数（すなわち、チャネル数）によらず一定に保たれる。一方、ＰＷＭ信号の生成に必要な電力は、徐々に増大していくため、ｎチャネルＭＯＳＦＥＴ１３０−１〜３２を同時にオフ状態からオン状態へ切り換えてソレノイド１１０−１〜３２を駆動する場合と比較して、電圧降下による影響を小さくすることが可能となる。
【００４５】
Ｂ．変形例
以上この発明の一実施形態について説明したが、上記実施形態はあくまで例示であり、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【００４６】
＜変形例１＞
図７（ａ）は、本実施形態に係る第１ＰＷＭ信号生成回路２６０の概略構成を示す図であり、図７（ｂ）は、変形例１に係る第１ＰＷＭ信号生成回路３６０の概略構成を示す図である。なお、図７においては、説明の理解を容易にするために、各第１ＰＷＭ信号生成回路を構成する９ビットカウンタ及び演算回路のみを図示し、他の構成要素（コンパレータ等）は省略している。
【００４７】
上述した本実施形態では、図７（ａ）に示すように３１個の演算回路２６３−１〜３１を直列に接続して第１ＰＷＭ信号生成回路２６０を形成した場合について説明を行った。しかしながら、このように多数の演算回路２６３を直列に接続した場合には、演算による遅延時間が無視できない程度に大きくなり、また後段の演算回路２６３に入力される信号波形が大きく乱れてしまう等の問題が生じる。
そこで、変形例１では、図７（ｂ）に示すように直列に接続する演算回路の個数を最大４個に抑えて第１ＰＷＭ信号生成回路３６０を形成することで、上記問題を解消する。
【００４８】
図７（ｂ）に示すように、第１ＰＷＭ信号生成回路３６０には、演算回路３６３−１〜７が設けられている。なお、各演算回路３６３−ｋ（ｋ＝１〜７）は、それぞれ前掲図２に示す演算回路２６３−４＊ｋ（ｋ＝１〜７）の代わりに設けられた演算回路である。
演算回路３６３−１には、演算回路２６３−５〜７が直列に接続され、演算回路３６３−２には、演算回路２６３−９〜１１が直列に接続され、・・・、演算回路３６３−７には、演算回路２６３−２９〜３１が直列に接続され、各演算回路３６３−１〜７にはそれぞれ９ビットカウンタ２６２のカウント値が入力される。
【００４９】
各演算回路３６３−ｋ（ｋ＝１〜７）は、９ビットカウンタ２６２のカウント値を受け取ると、それぞれカウント値から「６４＊ｋ（ｋ＝１〜７）」を減算する処理を実行する。具体的には、演算回路３６３−１は、９ビットカウンタ２６２のカウント値を受け取ると、前掲図３に示すステップＳ２の代わりに、カウント値から「６４」を減算するステップを実行し、同様に、演算回路３６３−２は、９ビットカウンタ２６２のカウント値を受け取ると、ステップＳ２の代わりに、カウント値から「１２８」を減算するステップを実行し、・・・、演算回路３６３−７は、９ビットカウンタ２６２のカウント値を受け取ると、ステップＳ２の代わりに、カウント値から「４４８」を減算するステップを実行する。なお、各演算回路３６３−１〜７が実行する他のステップ（例えば、ステップＳ３等）については、上述した本実施形態と同様に説明することができるため、割愛する。
【００５０】
各演算回路３６３−１〜７がこのような処理を実行することにより、前掲図４に示す演算値と同様の演算値を得ることができ、これにより前掲図６に示すＰＷＭ信号（ＣＨ１〜ＣＨ３２）と同じＰＷＭ信号（ＣＨ１〜ＣＨ３２）を得ることができる。以上説明したように、直列に接続する演算回路の個数を最大４個に抑えて第１ＰＷＭ信号生成回路３６０を形成することも可能である。なお、直列に接続する演算回路の個数を最大何個に設定するか等（例えば、直列に接続する演算回路の個数を不均一に設定する等）は、ＰＷＭ信号生成回路の設計等に応じて任意に変更可能である。
【００５１】
＜変形例２＞
図８は、変形例２に係る第１ＰＷＭ生成信号回路４６０の構成を示す図である。第１ＰＷＭ生成信号回路４６０は、前掲図２に示す演算回路２６３−ｋ（ｋ＝１〜３１）の代わりに遅延回路４６３−ｋ（ｋ＝１〜３１）を設けた構成となっている。その他の構成は、図２に示す第１ＰＷＭ信号生成回路２６０と同様であるため、対応する部分には同一符号を付し、説明を省略する。
【００５２】
各遅延回路４６３は、それぞれ１６個の遅延器を直列接続することによって構成されている。遅延回路４６３−１は、９ビットカウンタ２６２からカウント値「１６」を受け取ると、最終段の遅延器（図示略）に格納されているカウント値「０」をコンパレータ２６４−２及び遅延回路４６３−２に出力し、遅延回路４６３−２は、遅延回路４６３−１からカウント値「１６」を受け取ると、最終段の遅延器（図示略）に格納されているカウント値「０」をコンパレータ２６４−３及び遅延回路４６３−３に出力し、・・・、遅延回路４６３−３１は、遅延回路４６３−３０からカウント値「１６」を受け取ると、最終段の遅延器（図示略）に格納されているカウント値「０」をコンパレータ２６４−３２に出力する。
【００５３】
各遅延回路４６３−１〜３１がこのような処理を実行することにより、各遅延回路４６３−１〜３１から出力されるカウント値は、それぞれ前掲図４に示す各演算回路２６４−１〜３１から出力される演算値と同様となり、これにより前掲図６に示すＰＷＭ信号（ＣＨ１〜ＣＨ３２）と同じＰＷＭ信号（ＣＨ１〜ＣＨ３２）を得ることができる。以上説明したように、演算回路２６３の代わりに遅延回路４６３を設けて第１ＰＷＭ信号生成回路４６０を構成することも可能である。
【００５４】
上述した本実施形態では、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）が２μｓの時間間隔で順次立ち上がっていく場合について説明したが、この時間間隔をどのように設定するかは、ＰＷＭ信号生成回路２５０の設計等に応じて任意に変更可能である。また、スイッチング素子のスイッチング状態を切り換えるために必要な時間や時間間隔は、必ずしも均一である必要はなく、不均一に設定することも可能である。また、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）の立ち上がり時間差は、最大６２μｓになるように設定したが、この立ち上がり時間差の最大値をどのような値に設定するかは、ＰＷＭ信号生成回路２５０の設計等に応じて任意に変更可能である。
【００５５】
また、スイッチング素子として、トランジスタを利用した場合には、スイッチング状態を切り換えるために必要な通電時間が１０数μｓ程度であるため、各チャネルについて１０数μｓ以上の時間をずらすようにすれば良い。また、本実施形態では、全てのチャネル（３２チャネル）を制御したが、例えば５つ程度のチャネルを制御してずらし時間を確保するようにしても良い。また、本実施形態では、自動ピアノ２００に設けられた全てのソレノイド１１０を同時に駆動する場合について説明したが、必ずしも全てのソレノイド１１０を同時に駆動する場合に限定する趣旨ではない。すなわち、本発明は、複数のソレノイドのうち、同時に少なくとも２つ以上のソレノイドを駆動する場合であれば、どのような場合にも適用可能である。また、上述した本実施形態では、１チャネル毎に２μｓのずらし時間を設定したが、２チャネル毎、４チャネル毎等、数チャネル毎に該ずらし時間を設定しても良い。また、２チャネル毎にずらした後、４チャネル毎にずらす等、ずらすチャネルの数を適宜変更するようにしても良い。
【００５６】
また、上述した本実施形態では、ＰＷＭ信号生成回路２５０から供給されるＰＷＭ信号に応じてスイッチング状態を切り換えるスイッチ手段として、ｎチャネルＭＯＳＦＥＴ１３０を例示したが、寄生容量を有するスイッチング素子であれば、どのようなスイッチング素子にも適用可能である。また、本実施形態では、９ビットカウンタ２６２を例示したが、何ビットカウンタを用いるかは、ＰＷＭ信号生成回路の設計等に応じて適宜変更可能である。
【００５７】
また、上述した本実施形態では、各鍵１を突き上げ駆動するアクチュエータとして、ソレノイド１１０を例示したが、供給される電源電圧に応じて各鍵１を突き上げ駆動するものであれば、どのようなものにも適用可能である。また、ソレノイドの駆動対象として、該鍵１のほか、例えば自動ピアノ２００のペダル（図示略）等にも適用可能である。
【００５８】
また、上述した本実施形態では、自動ピアノ２００を例に説明したが、オルガン、チェンバロ等、複数のアクチュエータを用いて自動演奏が可能なあらゆる鍵盤楽器に適用可能である。なお、本発明は、鍵盤楽器に限らず、例えば複数のアクチュエータを用いて複数の部材を同時に駆動することが可能な電子楽器等、あらゆる電子機器に適用可能である。
【００５９】
また、上述した自動ピアノ２００に係る諸機能（例えば、ＰＷＭ信号生成回路２５０に係る機能等）をソフトウェアによって実現することも可能である。具体的には、記録媒体（例えば、ＣＤ−ＲＯＭ等）から自動ピアノ２００に演算処理（図３等参照）に係るプログラムをインストールする、あるいは該ソフトウェアを備えたサーバから種々のネットワーク（例えば、インターネット等）を介して自動ピアノ２００にインストールする。このように、上述した諸機能をソフトウェアによって実現することも可能である。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、複数のアクチュエータを同時に駆動する場合において、大きなスパイクノイズの発生や電圧降下による影響を抑制することが可能となる。
【図面の簡単な説明】
【図１】 本実施形態における自動ピアノの構成を示す図である。
【図２】 同実施形態に係る第１ＰＷＭ信号生成回路の構成を示す図である。
【図３】 同実施形態に係る演算処理のフローを示す図である。
【図４】 同実施形態に係る９ビットカウンタ及び演算回路から出力されるカウント値及び演算値を示す図である。
【図５】 同実施形態に係るカウント値若しくは演算値と、ＰＷＭ信号との関係を示すタイミングチャートである。
【図６】 同実施形態に係るＰＷＭ信号のタイミングチャートを示す図である。
【図７】 変形例１に係る第１ＰＷＭ信号生成回路を説明するための図である。
【図８】 変形例２に係る第１ＰＷＭ信号生成回路を説明するための図である。
【図９】 鍵駆動制御装置の構成を示す図である。
【図１０】 ＰＷＭ信号のタイミングチャートを示す図である。
【符号の説明】
１１０・・・ソレノイド、１３０・・・ｎチャネルＭＯＳＦＥＴ、２００・・・自動ピアノ、２１１・・・記憶装置、２４０・・・コントローラ、２５０・・・ＰＷＭ信号生成回路、２６０、３６０、４６０・・・第１ＰＷＭ信号生成回路、２７０・・・第２ＰＷＭ信号生成回路、２８０・・・第３ＰＷＭ信号生成回路、３００・・・鍵駆動制御装置、２６１・・・ラッチ回路、２６２・・・９ビットカウンタ、２６３、３６３・・・演算回路、２６４・・・コンパレータ、４６３・・・遅延回路。
【発明の属する技術分野】
この発明は、アクチュエータ駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ駆動制御方法及びアクチュエータ駆動制御プログラムに関する。
【０００２】
【従来の技術】
ピアノ等の鍵盤楽器においては、各鍵毎に設けられた複数のアクチュエータ（ソレノイド等）が供給される電源電圧に応じて鍵を突き上げ駆動することにより自動演奏を行う、いわゆる自動演奏機能を備えたものが広く普及している。
【０００３】
図９は、自動演奏機能を備えた鍵盤楽器における鍵駆動制御装置１００の概略構成を示す図である。
ソレノイド１１０−ｋ（ｋ＝１〜ｎ）は、鍵盤楽器の複数の鍵（例えば、８８鍵）毎に設けられ、対応する鍵を突き上げ駆動する。ソレノイド１１０−ｋの一端は、ｎチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）１３０−ｋ（ｋ＝１〜ｎ）のドレインに接続され、他端には電源電圧Ｖが印可される。
ダイオード１２０−ｋ（ｋ＝１〜ｎ）は、ソレノイド１１０−ｋに並列接続され、ｎチャネルＭＯＳＦＥＴ１３０−ｋがオフ状態に切り換えられた場合、既にソレノイド１１０−ｋに流れていた電流をキックバック電流としてループさせる。
【０００４】
ｎチャネルＭＯＳＦＥＴ１３０−ｋは、ＰＷＭ信号生成回路１５０から供給されるＰＷＭ信号に応じてスイッチング状態を切り換えることにより、該ソレノイド１１０−ｋに対する電源電圧Ｖの供給を制御する。ｎチャネルＭＯＳＦＥＴ１３０−ｋのソースは、接地され、ゲートには抵抗１４０−ｋ（ｋ＝１〜ｎ）を介してＰＷＭ信号が入力される。なお、ソレノイド１１０−ｋ、ダイオード１２０−ｋ、ｎチャネルＭＯＳＦＥＴ１３０−ｋ、抵抗１４０−ｋに関し、特に区別する必要がない場合には、単にソレノイド１１０、ダイオード１２０、ｎチャネルＭＯＳＦＥＴ１３０、抵抗１４０という。
【０００５】
ＰＷＭ信号生成回路１５０は、図示せぬコントローラによる制御の下、各ソレノイド１１０に流すべき平均電流の目標値に応じたデューティ比となるようにパルス幅変調を施した各ＰＷＭ信号（ＣＨ１〜ＣＨｎ）を生成し、これらを対応する各ｎチャネルＭＯＳＦＥＴ１３０に供給する。これにより、当該デューティ比に応じたタイミングでｎチャネルＭＯＳＦＥＴ１３０のオン／オフ状態が切り換えられ、ｎチャネルＭＯＳＦＥＴ１３０がオン状態にある場合には電源電圧Ｖによる電流がソレノイド１１０に流れ、オフ状態に切り換えられた場合にはソレノイド１１０に流れていた電流はキックバック電流としてループされ、徐々に減衰していく。この結果、各ソレノイド１１０には、目標値に一致あるいは近似した平均電流が流れ、対応する鍵が目標値に対応した強度で駆動される。
【０００６】
図１０は、コントローラからＰＷＭ信号生成回路１５０に複数のソレノイド１１０を同時に駆動すべき指令が送出された場合、当該ＰＷＭ信号生成回路１５０からｎチャネルＭＯＳＦＥＴ１３０に供給されるＰＷＭ信号と、ｎチャネルＭＯＳＦＥＴ１３０のスイッチング状態を切り換えるためにＰＷＭ信号生成回路１５０に供給されるスイッチング電流のタイミングチャートを示す図である。
ＰＷＭ信号生成回路１５０は、例えばコントローラから複数のソレノイド１１０−１〜ｎを同時に駆動すべき指令を受け取ると、これら各ソレノイドに対応するＰＷＭ信号（ＣＨ１〜ＣＨｎ）を同時にローレベルからハイレベルに切り換え、ｎチャネルＭＯＳＦＥＴ１３０−１〜ｎをオフ状態からオン状態へ切り換えることで、ソレノイド１１０−１〜ｎを同時に駆動する。このため、例えばｎ＝３２であり、３２チャネル分のｎチャネルＭＯＳＦＥＴ１３０を同時にオフ状態からオン状態へ切り換える際には、３２＊ｉ（１つのｎチャネルＭＯＳＦＥＴ１３０のスイッチをスイッチングするために必要な電流をｉとする）の電流がＰＷＭ信号生成回路１５０に供給されることとなる。
【０００７】
【発明が解決しようとする課題】
このように、複数のソレノイド１１０を同時に駆動する際に、複数のＰＷＭ信号を同時に立ち上げると、その立ち上がるタイミングにおいてｎチャネルＭＯＳＦＥＴ１３０の寄生容量等によりＰＷＭ信号生成回路１５０に流れる電流に大きなスパイクノイズが発生する。また、複数のＰＷＭ信号を同時に立ち上げることにより、各ソレノイド１１０を駆動する電源にかかる負荷が大きくなり、電圧降下の影響が大きくなるといった問題があった。
【０００８】
本発明は以上説明した事情を鑑みてなされたものであり、複数のアクチュエータを同時に駆動する場合において、大きなスパイクノイズの発生や電圧降下による影響を抑制することが可能なアクチュエータ駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ駆動制御方法及びアクチュエータ駆動制御プログラムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上述した問題を解決するため、本発明に係るアクチュエータ駆動制御装置は、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられ、供給される駆動信号に応じてオン／オフ状態を切り換える複数のスイッチ手段と、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段とを具備することを特徴とする。
【００１０】
かかるアクチュエータ駆動制御装置によれば、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした駆動信号を生成して供給する。
【００１１】
また、本発明に係る鍵駆動制御装置は、鍵盤楽器の各鍵に対応して設けられ、供給される電源電圧に応じて対応する鍵を突き上げ駆動する複数のアクチュエータと、複数のアクチュエータのそれぞれに対応して設けられ、供給される駆動信号に応じてオン／オフ状態を切り換えることにより、対応するアクチュエータに対する電源電圧の供給を制御する複数のスイッチ手段と、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段とを具備することを特徴とする。
【００１２】
また、本発明に係るアクチュエータ駆動制御装置は、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御装置であって、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段を具備することを特徴とする。
【００１３】
また、本発明に係るアクチュエータ駆動制御方法は、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御方法であって、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給することを特徴とする。
【００１４】
かかるアクチュエータ駆動制御方法によれば、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした駆動信号を生成して供給する。
【００１５】
また、本発明に係るアクチュエータ駆動制御プログラムは、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御装置のコンピュータに、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給する機能を実現させることを特徴とする。
【００１６】
かかるアクチュエータ駆動制御プログラムによれば、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした駆動信号を生成して供給する。
【００１７】
【発明の実施の形態】
以下、本発明をさらに理解しやすくするため、実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲で任意に変更可能である。
【００１８】
Ａ．本実施形態
（１）実施形態の構成
図１は、自動演奏機能を備えたピアノ（以下、自動ピアノという）２００の構成を説明するための図である。
【００１９】
＜自動ピアノ２００の機械的構成＞
自動ピアノ２００は、複数の鍵（例えば、８８鍵）１と、各鍵１の運動をハンマ２に伝達するアクション機構３と、ハンマ２によって打撃される弦４と、前掲図９に示すソレノイド１１０、ダイオード１２０、ｎチャネルＭＯＳＦＥＴ１３０等によって構成されたソレノイドユニット５と、弦４の振動を止めるダンパ６と、コントローラ２４０による制御の下、ハンマ２の移動を規制するストッパ８（図中矢印方向に移動可能）からなる消音機構とを備えている。そのほかにも、この自動ピアノ２００は、従来のピアノに搭載される機構（例えば、ハンマ２の暴れを防止するバックチェック７等）とほぼ同様のものを備えている。
【００２０】
＜自動ピアノ２００の電気的構成＞
この自動ピアノ２００は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等から構成されるコントローラ２４０と、磁気ディスク、光ディスク等からなる記録メディアに演奏データを記憶する記憶装置２１１と、コントローラ２４０から送出される指令に基づいてＰＷＭ信号を生成し、ソレノイドユニット５に供給するＰＷＭ信号生成回路２５０とを具備している。
【００２１】
コントローラ２４０は、ＲＯＭ等に格納されている各種制御プログラムに基づいて自動ピアノ２００の各部を制御するほか、記憶装置２１１等から供給される演奏データに基づいてＰＷＭ信号生成回路２５０に指令を送出し、各鍵１に対応して設けられている各ソレノイド１１０の位置制御を行うことで、打弦による機械的な楽音発生制御を行う。
ここで、本実施形態に係る鍵駆動制御装置３００は、ＰＷＭ信号生成回路１５０の代わりにＰＷＭ信号生成回路２５０を設けた点を除けば、前掲図９に示す鍵駆動制御装置１００とほぼ同様の構成である。従って、以下ではＰＷＭ信号生成回路２５０の構成を中心に説明を行う。
【００２２】
ＰＷＭ信号生成回路２５０は、鍵（例えば、８８鍵）１に対応する各ソレノイド１１０に流すべき平均電流の目標値に応じたデューティー比となるようにパルス幅変調を施した各ＰＷＭ信号（ＣＨ１〜ＣＨ８８）を生成し、これらを対応する各ｎチャネルＭＯＳＦＥＴ１３０に供給する回路であり、第１ＰＷＭ信号生成回路２６０と、第２ＰＷＭ信号生成回路２７０と、第３ＰＷＭ信号生成回路２８０とによって構成されている。
【００２３】
第１ＰＷＭ信号生成回路２６０は、パルス幅変調を施した各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）を生成し、これらを対応するｎチャネルＭＯＳＦＥＴ１３０−１〜３２に供給する。同様に、第２ＰＷＭ信号生成回路２７０及び第３ＰＷＭ信号生成回路２８０は、それぞれパルス幅変調を施した各ＰＷＭ信号（ＣＨ３３〜ＣＨ６５）及びＰＷＭ信号（ＣＨ６６〜ＣＨ８８）を生成し、これらを対応するｎチャネルＭＯＳＦＥＴ１３０−３３〜６５及びｎチャネルＭＯＳＦＥＴ１３０−６６〜８８に供給する。このように、本実施形態では、第１〜第３ＰＷＭ信号生成回路を利用して８８チャンネル分のＰＷＭ信号を生成するが、幾つのＰＷＭ信号生成回路を利用して８８チャンネル分のＰＷＭ信号を生成するかは、鍵駆動制御装置３００の設計等に応じて適宜変更可能である。
【００２４】
以下、図２を参照しながら第１ＰＷＭ信号生成回路２６０の構成について説明する。なお、第２ＰＷＭ信号生成回路２７０及び第３信号生成回路２８０については、第１ＰＷＭ信号生成回路２６０と制御するチャンネルが異なるものの、制御自体は同様であるため、説明を省略する。
【００２５】
図２は、第１ＰＷＭ信号生成回路２６０の構成を示す図である。
第１ＰＷＭ信号生成回路２６０は、ラッチ回路２６１−ｋ（ｋ＝１〜３２）と、９ビットカウンタ２６２と、演算回路２６３−ｋ（ｋ＝１〜３１）と、コンパレータ２６４−ｋ（ｋ＝１〜３２）とにより構成されている。なお、ラッチ回路２６１−ｋ、演算回路２６３−ｋ、コンパレータ２６４−ｋについて、特に区別する必要がない場合には、ラッチ回路２６１、演算回路２６３、コンパレータ２６４という。
【００２６】
ラッチ回路２６１は、コントローラ２４０から送出される指令に含まれる各ソレノイド１１０に流すべき平均電流の目標値に応じた駆動指示値（駆動指示値の範囲；「０」〜「５１１」）をコンパレータ２６４−ｋに出力する。詳述すると、コントローラ２４０は、各ソレノイド１１０−ｋに流すべき平均電流の目標値に応じたデューティー比を大きくする場合には、該駆動指示値を大きな値（例えば、「４００」等）に設定し、一方該デューティー比を小さくする場合には、該駆動指示値を小さな値（例えば、「１００」等）に設定する。
９ビットカウンタ２６２は、コントローラ２４０から入力される８ＭＨｚのクロックをカウントするカウンタであり、該クロックが入力される毎に、カウント値を「１」ずつインクリメントし、カウント結果（詳細には、「０」〜「５１１」のカウント値）をコンパレータ２６４−１及び演算回路２６３−１に出力する。
【００２７】
演算回路２６３は、９ビットカウンタ２６２からカウント値が入力される毎に、若しくは前段に設けられた演算回路２６３から演算値が入力される毎に図３に示す演算処理を実行する。
図３は、演算回路２６３によって実行される演算処理のフローを示す図であり、図４は、９ビットカウンタ２６２及び演算回路２６３から出力されるカウント値及び演算値を示す図である。なお、説明の理解を容易にするために、以下では演算回路２６３−１による演算処理を例に説明を行う。
【００２８】
演算回路２６３−１は、例えば９ビットカウンタ２６２からカウント値「０」を受け取ると（ステップＳ１）、該カウント値「０」から「１６」を減算し（ステップＳ２）、減算結果が正であるか否かを判断する（ステップＳ３）。ここでは、減算結果が負（「−１６」）となるため、演算回路２６３−１は「ＮＯ」と判断し、ステップＳ５に進む。演算回路２６３−１は、ステップＳ５において該減算結果に「５１２」を加算すると、ステップＳ４に進み、加算結果「４９６」を演算値としてコンパレータ２６４−２及び後段の演算回路２６３−２に出力し、演算処理を終了する。
【００２９】
一方、演算回路２６３−１は、例えば９ビットカウンタ２６２からカウント値「５０」を受け取ると（ステップＳ１）、該カウント値「５０」から「１６」を減算し（ステップＳ２）、減算結果が正であるか否かを判断する（ステップＳ３）。ここでは、減算結果が正（「３４」）となるため、演算回路２６３−１は、「ＹＥＳ」と判断し、ステップＳ４に進む。演算回路２６３−１は、ステップＳ４において、減算結果「３４」を演算値としてコンパレータ２６４−２及び後段の演算回路２６３−２に出力し、演算処理を終了する。
【００３０】
各演算回路２６３は、上記と同様な演算処理を行うことにより、図４に示す演算値（演算値の範囲；「０」〜「５１１」）を得る。なお、カウント値の代わりに、演算値が入力される演算回路２６３−２〜３２の具体的な動作については、上記とほぼ同様に説明することができるため、割愛する。
【００３１】
コンパレータ２６４は、９ビットカウンタ２６２から出力されるカウント値若しくは演算回路２６３から出力される演算値と、ラッチ回路２６１から出力される駆動指示値とを比較し、比較結果に基づきＰＷＭ信号を制御する。
図５は、カウント値若しくは演算値と、ＰＷＭ信号（ＣＨ１〜ＣＨ３２）との関係を示すタイミングチャートである。なお、図５に示すタイミングチャートは、各ラッチ回路２６１から駆動指示値「２５６」が出力された場合を想定する。
【００３２】
９ビットカウンタ２６２のカウント値は、図５（ａ）に示すように、８ＭＨｚのクロックが入力される毎に「０」から「５１１」まで「１」ずつ単調に増加する。コンパレータ２６４−１は、９ビットカウンタ２６２から出力されるカウント値とラッチ回路２６１−１から出力される駆動指示値「２５６」とを比較し、当該カウント値が駆動指示値以下である期間（詳述すると、当該カウント値が「０」〜「２５６」である期間）、ＰＷＭ信号（ＣＨ１）をハイレベルに維持する。ｎチャネルＭＯＳＦＥＴ１３０−１（図９参照）は、該ＰＷＭ信号（ＣＨ１）がハイレベルに立ち上がってから（カウント値；「０」に対応）、再びローレベルに立ち下がるまで（カウント値；「２５６」に対応）、オン状態を維持し、これにより対応するソレノイド１１０−１が駆動される。
【００３３】
なお、その他のコンパレータ２６４−２〜３３の具体的な動作については、カウント値の代わりに演算値が入力される点を除けば、コンパレータ２６４−１と同様に説明することができるため、割愛する。
以下、図２等を参照しながらコントローラ２４０から複数のソレノイド１１０を同時に駆動すべき指令が送出された場合のＰＷＭ信号生成回路２５０の動作について説明する。なお、説明の理解を容易にするため、以下では第１ＰＷＭ信号生成回路２６０を例に説明を行う。
【００３４】
（２）実施形態の動作
例えば複数のソレノイド１１０−１〜３２を同時に駆動する場合、コントローラ２４０は、各ラッチ回路２６１−１〜３２に設定すべき駆動指示値（便宜上、各ラッチ回路に設定する駆動指示値は、全て「２５６」とする）を含む駆動指令を第１ＰＷＭ信号生成回路２６０へ送出する。
各ラッチ回路２６１−１〜３２は、コントローラ２４０から駆動指示値を受け取ると、これを対応するコンパレータ２６４−１〜３２に出力する。
９ビットカウンタ２６２は、８ＭＨｚのクロックが入力される毎にカウント値を「１」ずつインクリメントし、インクリメント後のカウント値を順次コンパレータ２６４−１及び演算回路２６３−１に出力する。この結果、９ビットカウンタ２６２のカウント値は、８ＭＨｚのクロックが入力される毎に「０」から「５１１」まで「１」ずつ単調に増加する（図５（ａ）に示す、斜線部参照）。
【００３５】
一方、９ビットカウンタ２６２の後段に設けられた演算回路２６３−１は、該９ビットカウンタ２６２からカウント値が入力される毎に、図３に示す演算処理を実行する。この結果、演算回路２６３−１の演算値は、９ビットカウンタ２６２からカウント値「１６」が入力されたとき（９ビットカウンタ２６２のカウント値；「１６」）、「０」となり、以後「５１１」まで「１」ずつ単調に増加する（図５（ｂ）に示す、斜線部参照）。
同様に、演算回路２６３−１の後段に設けられた演算回路２６３−２は、該演算回路２６３−１から演算値が入力される毎に、図３に示す演算処理を実行する。この結果、演算回路２６３−２の演算値は、演算回路２６３−１から演算値「１６」が入力されたとき（９ビットカウンタ２６２のカウント値；「３２」）、「０」となり、以後「５１１」まで「１」ずつ単調に増加する（図５（ｃ）に示す、斜線部参照）。
【００３６】
各演算回路２６３−ｋは、上記と同様な処理を実行し、この結果、第１ＰＷＭ信号生成回路２６０の最終段に設けられた各演算回路２６３−３１の演算値は、演算回路２６３−３０から演算値「１６」が入力されたとき（９ビットカウンタ２６２のカウント値；「４９６」）、「０」となり、以後「５１１」まで「１」ずつ単調に増加する（図５（ｄ）に示す、斜線部参照）。
【００３７】
第１ＰＷＭ信号生成回路２６０に設けられた各コンパレータ２６４−１〜３２は、９ビットカウンタ２６２から出力されるカウント値若しくは演算回路２６３−ｋから出力される演算値と、ラッチ回路２６１−ｋから出力される駆動指示値とを比較し、比較結果に基づきＰＷＭ信号を制御する。
【００３８】
上述したように、各コンパレータ２６４−１〜３２は、当該カウント値若しくは演算値が駆動指示値以下である期間（詳述すると、当該カウント値若しくは演算値が「０」〜「２５６」である期間）、ＰＷＭ信号（ＣＨ１〜ＣＨ３２）をハイレベルに維持する。この結果、図６に示すように、ＰＷＭ信号（ＣＨ１）が立ち上がってから、ずらし時間である２μｓ経過した後に、ＰＷＭ信号（ＣＨ２）が立ち上がり、さらにＰＷＭ信号（ＣＨ２）が立ち上がってからずらし時間である２μｓ経過した後に、ＰＷＭ信号（ＣＨ３）が立ち上がり、・・・、ＰＷＭ信号（ＣＨ３１）が立ち上がってからずらし時間である２μｓ経過した後に、ＰＷＭ信号（ＣＨ３２）が立ち上がる。
【００３９】
このように、ずらし時間を２μｓに設定したのは、各ｎチャネルＭＯＳＦＥＴ１３０のスイッチング状態を切り換えるために必要な通電時間が５０〜２００ｎｓであり、上記ずらし時間を通電時間以上に設定することで、大きなスパイクノイズ（従来技術の項参照）の発生を抑制することができるからである。なお、以下の説明は、ずらし時間を２μｓに設定した場合を想定するが、ずらし時間をどのような値に設定するかは、該通電時間を考慮して任意に変更可能である。
【００４０】
さて、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）は、上述した２μｓの時間間隔で順次立ち上がっていき、ＰＷＭ信号（ＣＨ１）が立ち上がってから６２μｓ（＜６４μｓ；ＰＷＭ信号の周期）経過した後にＰＷＭ信号（ＣＨ３２）が立ち上がる。この結果、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）が供給されるｎチャネルＭＯＳＦＥＴ１３０−１〜３２においては、２μｓの時間間隔で順次オフ状態からオン状態へ切り換えられ、対応するソレノイド１１０−１〜３２が２μｓの時間間隔で順次駆動される。これにより、対応する複数の鍵が目標値に対応した強度で同時に駆動され、複数の音がほとんど同時に発音されることとなるが、この際に第１ＰＷＭ信号生成回路２６０に流れる電流は１チャネル分（第２及び第３ＰＷＭ信号生成回路２７０、２８０を同じ周期で使用したとしても、３チャネル分）で済む（図６に示す、スイッチング電流参照）。
【００４１】
ここで、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）の立ち上がり時間差は、上記のように最大６２μｓとなるため、各ソレノイド１１０−１〜３２を駆動することによって発生される複数音の立ち上がり時間差は、最大６２μｓになる。しかしながら、この時間差は人間の耳において識別可能な複数音の立ち上がり時間差（通常、数ｍｓ等）に比べて非常に小さい。すなわち、ソレノイド１１０−１〜３２を２μｓずつずらして駆動した場合であっても、聴取者には同時に発音されているように聞こえるため、問題は生じない。
【００４２】
以上説明したように、本実施形態に係る第１ＰＷＭ信号生成回路２６０は、コントローラ２４０から複数のソレノイド１１０−１〜３２を同時に駆動すべき指令を受け取った場合、対応するｎチャネルＭＯＳＦＥＴ１３０−１〜３２に供給する複数のＰＷＭ信号（ＣＨ１〜ＣＨ３２）を同時に立ち上げることなく、２μｓの時間間隔で順次立ち上げ、ｎチャネルＭＯＳＦＥＴ１３０−１〜３２を２μｓの時間間隔で順次オフ状態からオン状態へ切り換えていく。この結果、ｎチャネルＭＯＳＦＥＴ１３０−１〜３２に供給する複数のＰＷＭ信号（ＣＨ１〜ＣＨ３２）を同時に立ち上げる場合と比較して、ｎチャネルＭＯＳＦＥＴ１３０−１〜３２のスイッチング状態を切り換える際に発生するスパイクノイズを小さくすることが可能となる。
【００４３】
ここで、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）の立ち上がり時間差は、上記のように最大６２μｓとなるため、各ソレノイド１１０−１〜３２を駆動することによって発生される複数音の立ち上がり時間差は、最大６２μｓになる。しかしながら、この時間差は人間の耳において識別可能な複数音の立ち上がり時間差（通常、数ｍｓ等）に比べて非常に小さい。すなわち、ソレノイド１１０−１〜３２を２μｓずつずらして駆動した場合であっても、同時に発音されているように聞こえるため、問題は生じない。なお、本発明は、あくまで複数音を同時に発生させることを目的としている。すなわち、ＭＩＤＩ音源等を用いて複数音を発生させる際、発音タイミングを微妙にずらして生演奏のような表現豊かな演奏を可能にする発明等（例えば、特開平７−２４４４７９号公報に開示された発明等）とは、着想等が異なることに留意されたい。
【００４４】
また、上記のようにｎチャネルＭＯＳＦＥＴ１３０−１〜３２を２μｓの時間間隔でオフ状態からオン状態に切り換え、ソレノイド１１０−１〜３２を駆動するため、ｎチャネルＭＯＳＦＥＴ１３０のスイッチング状態を切り換える際にＰＷＭ信号生成回路に流れるスイッチング電流は、１チャネルずつ分散され、スイッチング状態を切り換えるべきｎチャネルＭＯＳＦＥＴ１３０の数（すなわち、チャネル数）によらず一定に保たれる。一方、ＰＷＭ信号の生成に必要な電力は、徐々に増大していくため、ｎチャネルＭＯＳＦＥＴ１３０−１〜３２を同時にオフ状態からオン状態へ切り換えてソレノイド１１０−１〜３２を駆動する場合と比較して、電圧降下による影響を小さくすることが可能となる。
【００４５】
Ｂ．変形例
以上この発明の一実施形態について説明したが、上記実施形態はあくまで例示であり、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【００４６】
＜変形例１＞
図７（ａ）は、本実施形態に係る第１ＰＷＭ信号生成回路２６０の概略構成を示す図であり、図７（ｂ）は、変形例１に係る第１ＰＷＭ信号生成回路３６０の概略構成を示す図である。なお、図７においては、説明の理解を容易にするために、各第１ＰＷＭ信号生成回路を構成する９ビットカウンタ及び演算回路のみを図示し、他の構成要素（コンパレータ等）は省略している。
【００４７】
上述した本実施形態では、図７（ａ）に示すように３１個の演算回路２６３−１〜３１を直列に接続して第１ＰＷＭ信号生成回路２６０を形成した場合について説明を行った。しかしながら、このように多数の演算回路２６３を直列に接続した場合には、演算による遅延時間が無視できない程度に大きくなり、また後段の演算回路２６３に入力される信号波形が大きく乱れてしまう等の問題が生じる。
そこで、変形例１では、図７（ｂ）に示すように直列に接続する演算回路の個数を最大４個に抑えて第１ＰＷＭ信号生成回路３６０を形成することで、上記問題を解消する。
【００４８】
図７（ｂ）に示すように、第１ＰＷＭ信号生成回路３６０には、演算回路３６３−１〜７が設けられている。なお、各演算回路３６３−ｋ（ｋ＝１〜７）は、それぞれ前掲図２に示す演算回路２６３−４＊ｋ（ｋ＝１〜７）の代わりに設けられた演算回路である。
演算回路３６３−１には、演算回路２６３−５〜７が直列に接続され、演算回路３６３−２には、演算回路２６３−９〜１１が直列に接続され、・・・、演算回路３６３−７には、演算回路２６３−２９〜３１が直列に接続され、各演算回路３６３−１〜７にはそれぞれ９ビットカウンタ２６２のカウント値が入力される。
【００４９】
各演算回路３６３−ｋ（ｋ＝１〜７）は、９ビットカウンタ２６２のカウント値を受け取ると、それぞれカウント値から「６４＊ｋ（ｋ＝１〜７）」を減算する処理を実行する。具体的には、演算回路３６３−１は、９ビットカウンタ２６２のカウント値を受け取ると、前掲図３に示すステップＳ２の代わりに、カウント値から「６４」を減算するステップを実行し、同様に、演算回路３６３−２は、９ビットカウンタ２６２のカウント値を受け取ると、ステップＳ２の代わりに、カウント値から「１２８」を減算するステップを実行し、・・・、演算回路３６３−７は、９ビットカウンタ２６２のカウント値を受け取ると、ステップＳ２の代わりに、カウント値から「４４８」を減算するステップを実行する。なお、各演算回路３６３−１〜７が実行する他のステップ（例えば、ステップＳ３等）については、上述した本実施形態と同様に説明することができるため、割愛する。
【００５０】
各演算回路３６３−１〜７がこのような処理を実行することにより、前掲図４に示す演算値と同様の演算値を得ることができ、これにより前掲図６に示すＰＷＭ信号（ＣＨ１〜ＣＨ３２）と同じＰＷＭ信号（ＣＨ１〜ＣＨ３２）を得ることができる。以上説明したように、直列に接続する演算回路の個数を最大４個に抑えて第１ＰＷＭ信号生成回路３６０を形成することも可能である。なお、直列に接続する演算回路の個数を最大何個に設定するか等（例えば、直列に接続する演算回路の個数を不均一に設定する等）は、ＰＷＭ信号生成回路の設計等に応じて任意に変更可能である。
【００５１】
＜変形例２＞
図８は、変形例２に係る第１ＰＷＭ生成信号回路４６０の構成を示す図である。第１ＰＷＭ生成信号回路４６０は、前掲図２に示す演算回路２６３−ｋ（ｋ＝１〜３１）の代わりに遅延回路４６３−ｋ（ｋ＝１〜３１）を設けた構成となっている。その他の構成は、図２に示す第１ＰＷＭ信号生成回路２６０と同様であるため、対応する部分には同一符号を付し、説明を省略する。
【００５２】
各遅延回路４６３は、それぞれ１６個の遅延器を直列接続することによって構成されている。遅延回路４６３−１は、９ビットカウンタ２６２からカウント値「１６」を受け取ると、最終段の遅延器（図示略）に格納されているカウント値「０」をコンパレータ２６４−２及び遅延回路４６３−２に出力し、遅延回路４６３−２は、遅延回路４６３−１からカウント値「１６」を受け取ると、最終段の遅延器（図示略）に格納されているカウント値「０」をコンパレータ２６４−３及び遅延回路４６３−３に出力し、・・・、遅延回路４６３−３１は、遅延回路４６３−３０からカウント値「１６」を受け取ると、最終段の遅延器（図示略）に格納されているカウント値「０」をコンパレータ２６４−３２に出力する。
【００５３】
各遅延回路４６３−１〜３１がこのような処理を実行することにより、各遅延回路４６３−１〜３１から出力されるカウント値は、それぞれ前掲図４に示す各演算回路２６４−１〜３１から出力される演算値と同様となり、これにより前掲図６に示すＰＷＭ信号（ＣＨ１〜ＣＨ３２）と同じＰＷＭ信号（ＣＨ１〜ＣＨ３２）を得ることができる。以上説明したように、演算回路２６３の代わりに遅延回路４６３を設けて第１ＰＷＭ信号生成回路４６０を構成することも可能である。
【００５４】
上述した本実施形態では、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）が２μｓの時間間隔で順次立ち上がっていく場合について説明したが、この時間間隔をどのように設定するかは、ＰＷＭ信号生成回路２５０の設計等に応じて任意に変更可能である。また、スイッチング素子のスイッチング状態を切り換えるために必要な時間や時間間隔は、必ずしも均一である必要はなく、不均一に設定することも可能である。また、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）の立ち上がり時間差は、最大６２μｓになるように設定したが、この立ち上がり時間差の最大値をどのような値に設定するかは、ＰＷＭ信号生成回路２５０の設計等に応じて任意に変更可能である。
【００５５】
また、スイッチング素子として、トランジスタを利用した場合には、スイッチング状態を切り換えるために必要な通電時間が１０数μｓ程度であるため、各チャネルについて１０数μｓ以上の時間をずらすようにすれば良い。また、本実施形態では、全てのチャネル（３２チャネル）を制御したが、例えば５つ程度のチャネルを制御してずらし時間を確保するようにしても良い。また、本実施形態では、自動ピアノ２００に設けられた全てのソレノイド１１０を同時に駆動する場合について説明したが、必ずしも全てのソレノイド１１０を同時に駆動する場合に限定する趣旨ではない。すなわち、本発明は、複数のソレノイドのうち、同時に少なくとも２つ以上のソレノイドを駆動する場合であれば、どのような場合にも適用可能である。また、上述した本実施形態では、１チャネル毎に２μｓのずらし時間を設定したが、２チャネル毎、４チャネル毎等、数チャネル毎に該ずらし時間を設定しても良い。また、２チャネル毎にずらした後、４チャネル毎にずらす等、ずらすチャネルの数を適宜変更するようにしても良い。
【００５６】
また、上述した本実施形態では、ＰＷＭ信号生成回路２５０から供給されるＰＷＭ信号に応じてスイッチング状態を切り換えるスイッチ手段として、ｎチャネルＭＯＳＦＥＴ１３０を例示したが、寄生容量を有するスイッチング素子であれば、どのようなスイッチング素子にも適用可能である。また、本実施形態では、９ビットカウンタ２６２を例示したが、何ビットカウンタを用いるかは、ＰＷＭ信号生成回路の設計等に応じて適宜変更可能である。
【００５７】
また、上述した本実施形態では、各鍵１を突き上げ駆動するアクチュエータとして、ソレノイド１１０を例示したが、供給される電源電圧に応じて各鍵１を突き上げ駆動するものであれば、どのようなものにも適用可能である。また、ソレノイドの駆動対象として、該鍵１のほか、例えば自動ピアノ２００のペダル（図示略）等にも適用可能である。
【００５８】
また、上述した本実施形態では、自動ピアノ２００を例に説明したが、オルガン、チェンバロ等、複数のアクチュエータを用いて自動演奏が可能なあらゆる鍵盤楽器に適用可能である。なお、本発明は、鍵盤楽器に限らず、例えば複数のアクチュエータを用いて複数の部材を同時に駆動することが可能な電子楽器等、あらゆる電子機器に適用可能である。
【００５９】
また、上述した自動ピアノ２００に係る諸機能（例えば、ＰＷＭ信号生成回路２５０に係る機能等）をソフトウェアによって実現することも可能である。具体的には、記録媒体（例えば、ＣＤ−ＲＯＭ等）から自動ピアノ２００に演算処理（図３等参照）に係るプログラムをインストールする、あるいは該ソフトウェアを備えたサーバから種々のネットワーク（例えば、インターネット等）を介して自動ピアノ２００にインストールする。このように、上述した諸機能をソフトウェアによって実現することも可能である。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、複数のアクチュエータを同時に駆動する場合において、大きなスパイクノイズの発生や電圧降下による影響を抑制することが可能となる。
【図面の簡単な説明】
【図１】 本実施形態における自動ピアノの構成を示す図である。
【図２】 同実施形態に係る第１ＰＷＭ信号生成回路の構成を示す図である。
【図３】 同実施形態に係る演算処理のフローを示す図である。
【図４】 同実施形態に係る９ビットカウンタ及び演算回路から出力されるカウント値及び演算値を示す図である。
【図５】 同実施形態に係るカウント値若しくは演算値と、ＰＷＭ信号との関係を示すタイミングチャートである。
【図６】 同実施形態に係るＰＷＭ信号のタイミングチャートを示す図である。
【図７】 変形例１に係る第１ＰＷＭ信号生成回路を説明するための図である。
【図８】 変形例２に係る第１ＰＷＭ信号生成回路を説明するための図である。
【図９】 鍵駆動制御装置の構成を示す図である。
【図１０】 ＰＷＭ信号のタイミングチャートを示す図である。
【符号の説明】
１１０・・・ソレノイド、１３０・・・ｎチャネルＭＯＳＦＥＴ、２００・・・自動ピアノ、２１１・・・記憶装置、２４０・・・コントローラ、２５０・・・ＰＷＭ信号生成回路、２６０、３６０、４６０・・・第１ＰＷＭ信号生成回路、２７０・・・第２ＰＷＭ信号生成回路、２８０・・・第３ＰＷＭ信号生成回路、３００・・・鍵駆動制御装置、２６１・・・ラッチ回路、２６２・・・９ビットカウンタ、２６３、３６３・・・演算回路、２６４・・・コンパレータ、４６３・・・遅延回路。
Claims (6)
- 鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられ、供給される駆動信号に応じてオン／オフ状態を切り換える複数のスイッチ手段と、
前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段と
を具備することをアクチュエータ駆動制御装置。 - 前記駆動信号は、パルス幅変調された駆動信号であり、
前記スイッチング制御手段は、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータを駆動すべき指令が入力された場合、当該指令に応じて駆動すべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給することを特徴とする請求項１に記載のアクチュエータ駆動制御装置。 - 鍵盤楽器の各鍵に対応して設けられ、供給される電源電圧に応じて対応する鍵を突き上げ駆動する複数のアクチュエータと、
複数のアクチュエータのそれぞれに対応して設けられ、供給される駆動信号に応じてオン／オフ状態を切り換えることにより、対応するアクチュエータに対する電源電圧の供給を制御する複数のスイッチ手段と、
前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段と
を具備することを特徴とする鍵盤楽器の鍵駆動制御装置。 - 鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御装置であって、
前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段を具備することを特徴とするアクチュエータ駆動制御装置。 - 鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御方法であって、
前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給することを特徴とするアクチュエータ駆動制御方法。 - 鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御装置のコンピュータに、
前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給する機能を実現させることを特徴とするアクチュエータ駆動制御プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001376093A JP3794317B2 (ja) | 2001-12-10 | 2001-12-10 | アクチュエータ駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ駆動制御方法及びアクチュエータ駆動制御プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001376093A JP3794317B2 (ja) | 2001-12-10 | 2001-12-10 | アクチュエータ駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ駆動制御方法及びアクチュエータ駆動制御プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003177742A JP2003177742A (ja) | 2003-06-27 |
| JP3794317B2 true JP3794317B2 (ja) | 2006-07-05 |
Family
ID=19184359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001376093A Expired - Fee Related JP3794317B2 (ja) | 2001-12-10 | 2001-12-10 | アクチュエータ駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ駆動制御方法及びアクチュエータ駆動制御プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3794317B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4618354B2 (ja) * | 2008-09-16 | 2011-01-26 | ヤマハ株式会社 | 自動演奏装置 |
| JP7155531B2 (ja) * | 2018-02-14 | 2022-10-19 | 株式会社島津製作所 | 磁気浮上制御装置および真空ポンプ |
-
2001
- 2001-12-10 JP JP2001376093A patent/JP3794317B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003177742A (ja) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20050065415A (ko) | 연주를 정확히 재현하기 위한 자동 연주 악기 및 그에포함된 자동 연주기 | |
| KR20040086575A (ko) | 자동 연주 시스템과 레코딩 시스템 사이에 공유되는 키센서를 구비한 자동 연주 키보드 악기 | |
| CN1664916B (zh) | 精确再现表演的自动演奏器乐器及用于其中的自动演奏器 | |
| JP2005512444A (ja) | コンデンサを用いた高電圧レベルシフタ | |
| JP5305475B2 (ja) | スイッチング制御装置 | |
| JP4723033B2 (ja) | スイッチを駆動する方法および装置 | |
| JP4958719B2 (ja) | 半導体集積回路 | |
| JP3794317B2 (ja) | アクチュエータ駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ駆動制御方法及びアクチュエータ駆動制御プログラム | |
| KR100716888B1 (ko) | 프로그램가능한 데드-타임 삽입을 하는 게이트 드라이버 | |
| CN108604442B (zh) | 检测装置、键盘乐器、检测方法以及程序 | |
| JP6914010B2 (ja) | 駆動装置 | |
| JP2007294747A (ja) | レーザ駆動回路、レーザ駆動方法、記録再生装置 | |
| US7432773B2 (en) | Method, system and apparatus for reducing oscillator frequency spiking during oscillator frequency adjustment | |
| JP2006320107A (ja) | 駆動波発生回路 | |
| US7687691B2 (en) | System and method for driving actuators in reproducing piano | |
| JPWO2002035740A1 (ja) | パルス幅制御回路 | |
| KR20150005299A (ko) | 출력 장치 및 출력 장치를 포함하는 출력 시스템 | |
| JP3799706B2 (ja) | ソレノイド駆動回路 | |
| CN113796012A (zh) | 低功率电流导引数模转换器 | |
| JP3814586B2 (ja) | 駆動回路 | |
| WO2024034285A1 (ja) | 自動演奏ピアノ、自動演奏方法および自動演奏プログラム | |
| JP2774021B2 (ja) | 自動演奏ピアノのソレノイド駆動方法 | |
| JP5318460B2 (ja) | 共鳴音発生装置 | |
| KR940011679B1 (ko) | 디지탈 서보용 오토 포커스 장치 | |
| JP6908338B2 (ja) | 圧電素子の駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |