JP3799706B2 - ソレノイド駆動回路 - Google Patents
ソレノイド駆動回路 Download PDFInfo
- Publication number
- JP3799706B2 JP3799706B2 JP01053597A JP1053597A JP3799706B2 JP 3799706 B2 JP3799706 B2 JP 3799706B2 JP 01053597 A JP01053597 A JP 01053597A JP 1053597 A JP1053597 A JP 1053597A JP 3799706 B2 JP3799706 B2 JP 3799706B2
- Authority
- JP
- Japan
- Prior art keywords
- solenoid
- voltage
- time constant
- current
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10C—PIANOS, HARPSICHORDS, SPINETS OR SIMILAR STRINGED MUSICAL INSTRUMENTS WITH ONE OR MORE KEYBOARDS
- G10C3/00—Details or accessories
- G10C3/16—Actions
- G10C3/20—Actions involving the use of hydraulic, pneumatic or electromagnetic means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H47/00—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
- H01H47/22—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current for supplying energising current for relay coil
- H01H47/32—Energising current supplied by semiconductor device
- H01H47/325—Energising current supplied by semiconductor device by switching regulator
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Magnetically Actuated Valves (AREA)
Description
【発明の属する技術分野】
この発明はソレノイド駆動回路に係り、特に自動ピアノの鍵駆動用ソレノイド等の駆動に用いて好適なソレノイド駆動回路に関する。
【0002】
【従来の技術】
従来の自動ピアノの鍵駆動用ソレノイドの駆動回路の代表的な回路構成を図10および図11に示す。なお、両図において、共通する部分には同一の符号を付し、重複する説明を省略する。
【0003】
(A)シングルブリッジ回路を用いた駆動回路
図10に示す構成には、ソレノイドとダイオードとを並列接続して一つのブリッジを構成した回路(以後、「シングルブリッジ回路」という)が含まれている。この図において、1はソレノイドであり、その一端はNPNトランジスタ2のコレクタに接続され、他端には電源電圧Vが印可される。3はソレノイド1に並列接続されたダイオードであり、NPNトランジスタ2がオフ状態に切り換えられた場合、既にソレノイド1に流れていた電流をキックバック電流としてループさせる。また、NPNトランジスタ2のエミッタは接地され、ベースには抵抗4を介して駆動信号PWMが入力される。
【0004】
駆動信号PWMは、ソレノイド1に流すべき平均電流の目標値に応じたデューティ比となるようパルス幅変調されているので、当該デューティ比に応じたタイミングでNPNトランジスタ2のオン/オフ状態が切り換えられる。NPNトランジスタ2がオン状態にある場合には電源電圧Vによる電流がソレノイド1に流れ、オフ状態に切り換えられた場合には、ソレノイド1に流れていた電流はキックバック電流としてループされ、徐々に減衰していく。この結果、ソレノイド1には目標値に一致あるいは近似した平均電流が流れ、対応する鍵(図示略)を目標値に対応した強度で駆動するための磁界が発生する。
【0005】
(B)フルブリッジ回路を用いた駆動回路
一方、図11に示す構成は、駆動回路の応答性能を向上させる目的で採用され、内部に「フルブリッジ回路」と呼ばれる回路がを含んでいる。この図において、5はPNPトランジスタであり、そのエミッタには電源電圧Vが印可され、コレクタは逆方向のダイオード6を介して接地されている。また、PNPトランジスタ5のコレクタには、ソレノイド1の他端が接続されている。すなわち、ソレノイド1の他端には、PNPトランジスタ5を介して電源電圧Vが印可されるよう構成されている。また、電源および接地間には、抵抗7および8と、NPNトランジスタ9が直列に介挿されており、抵抗7と抵抗8との接続点の電圧がPNPトランジスタ5のベースに印可されるよう構成されている。さらに、NPNトランジスタ9のベースには、抵抗10を介して駆動信号PWMが入力される。
【0006】
駆動信号PWMは、図10におけるものと同様に、ソレノイド1に流すべき平均電流の目標値に応じたデューティ比となるようパルス幅変調されているので、当該デューティ比に応じたタイミングで、NPNトランジスタ2,9およびPNPトランジスタ5のオン/オフ状態が一斉に切り換えられる。各トランジスタがオン状態にある場合には、電源電圧Vによる電流はPNPトランジスタ5→ソレノイド1→NPNトランジスタ2の方向へ流れる。一方、各トランジスタが一斉にオフ状態に切り換えられた場合には、ソレノイド1に流れていた電流は、ダイオード6→ソレノイド1→ダイオード3の方向へ流れ、電源へと戻される。この際、ソレノイド1に印可される電圧の極性は、PNPトランジスタ5がオン状態であった時の逆となり、ソレノイド1に流れる電流は急激に減衰していく。なお、ソレノイド1に対応する鍵(図示略)が目標値に対応した強度で駆動される点は、シングルブリッジ回路を用いたものと同様である。
【0007】
【発明が解決しようとする課題】
ところで、通常、ソレノイド駆動回路の設計時において、ソレノイド1の仕様は、自動ピアノの性能仕様、ソレノイド1の設置スペースおよび価格等を考慮して決定される。例えば、ソレノイド1の大きさは、自動演奏時の最大音量に応じた強度の磁界を発生できる大きさでなければならないし、設置スペースに収まる大きさでなければならない。また、製造コストを低減するためには、より小さいことが望ましい。
【0008】
ところが、図10のシングルブリッジ回路を用いたソレノイド駆動回路では、単純にソレノイド1を大きくして最大磁界強度を上げようとすると、ソレノイド1の仕様から定まる時定数(以後、実時定数という)が大きくなり、その応答速度が遅くなる。その結果、NPNトランジスタ2がオフ状態に切り換えられても、ソレノイド1に流れている電流はなかなか減衰せず、例えば、速い連打等の演奏を十分に再現できない虞がある。すなわち、ソレノイド1を大きくし過ぎると、その実時定数が大きくなり過ぎ、自動ピアノの再生性能が低下する虞がある。
【0009】
逆に、製造コストを削減するためにソレノイド1を小さくすると、その時定数が小さくなり、応答速度が速くなる。その結果、NPNトランジスタ2がオフ状態に切り換えられると、ソレノイド1に流れている電流は迅速に減衰するが、駆動信号PWMの周期に比較してソレノイド1を小さくし過ぎると、すなわちソレノイド1の実時定数を小さくし過ぎると、パルス幅変調に起因して生じる電流リップルが無視できない程度に大きくなり、自動演奏ピアノの再生性能が低下する可能性がある。
【0010】
原理的には、駆動信号PWMの周波数を十分に高くすれば上記電流リップルを低減可能であるが、高くし過ぎると、NPNトランジスタ2のスイッチング時間間隔が極めて短くなり、NPNトランジスタ2およびソレノイド1の発熱量の増大を招致する。また、駆動周波数を高くしても発熱量の増大を十分に抑制することができるスイッチング素子は一般に高価であり、そのような素子の採用は製造コストの増大を招く。さらに、ソレノイド1の応答速度を速くしても、立ち上がり時間および立ち下がり時間を“0”とすることはできないので、駆動信号PWMの周波数を高くするにつれて、NPNトランジスタ2の切り換えに起因した損失が大きくなり、駆動効率が低下するという問題もある。
【0011】
さらに、試行錯誤によって上述した問題を回避できたとしても、前述した条件に基づいて決定したソレノイド1の実時定数を変更することは考慮外であり、ソレノイド1の実時定数や駆動信号PWMの周波数等の各種パラメータの配分はバランスの悪いものになる虞がある。各種パラメータの配分のバランスが悪いということは、例えば、あるパラメータには十分なマージン(余裕)があるが他のパラメータにはほとんどない、という状態にあることを意味しており、このような状態において、仕様変更に伴うパラメータ変更を行ったり、製造過程で部品にバラツキが発生したりすると、駆動回路全体としての調和が崩れ、自動ピアノの再生性能が仕様を満たさなくなる虞がある。しかも、各種パラメータにどの程度のマージンがあるかを定量的に把握していないので、設計段階で、各種パラメータのバランスの悪さを知ることはできない。
【0012】
一方、フルブリッジ回路を用いた駆動回路では、NPNトランジスタ2のオフ状態への切り換え時に、ソレノイド1に対して電源電圧Vと同レベルの逆起電力を印可してソレノイド1における残存電流を迅速に減衰させるので、ソレノイド1の実時定数が大きくなっても、ソレノイド1の実効的な時定数(以後、実効時定数という)が大きくならず、自動ピアノの再生性能の低下を回避することができる。
【0013】
しかしながら、ソレノイド1の実効時定数は実時定数に従って一意に定まり、しかもソレノイド1の実時定数は前述した条件に基づいて決定されるので、シングルブリッジ回路を用いたものと同様に、各種パラメータの配分はバランスの悪いものになる虞がある。また、各種パラメータのマージンを定量的に把握していない点もシングルブリッジ回路によるものと同様である。
【0014】
さらに、パルス幅変調に起因して生じる電流リップルが一般に大きく、回路の動作に悪影響を与え得る電磁ノイズが発生するという問題がある。しかも、大きな電磁ノイズは、共振により、可聴レベルの機械的ノイズを誘引することがあり、自動ピアノの再生性能(この場合は音質)を低下させる一因となっている。上述した問題点は、ソレノイドに印可する逆起電力を電源電圧とほぼ同レベルに限定した駆動回路全般に共通した問題点でもある。
【0015】
また、フルブリッジ回路を用いた駆動回路では、図11から明らかなように、各ノード(例えば各鍵)毎に素子を配するので、コスト高を招くという欠点がある。さらに、シングルブリッジ回路を用いた駆動回路では、通常、駆動信号PWMのデューティ比として0%〜100%までの256段階の値を選択可能であるが、フルブリッジ回路を用いたものでは、ターンオン時間に比較してターンオフ時間が短くなるので、実質的に50%〜100%の128段階の値しか選択できない、すなわちパルス幅変調の分解能が低いという欠点がある。
【0016】
結局、上述したことから明らかなように、従来の駆動回路では、設計者の試行錯誤で設計していたので、膨大な手間、時間、コストがかかっていた。さらに、ソレノイド1の実効時定数は実時定数に従って一意に定まるので、各種パラメータの配分がバランスの悪いものになり、しかも各種パラメータのマージンを定量的に把握していないので、各種パラメータの配分バランスの悪い駆動回路を設計してしまう虞があった。
【0017】
本発明は上述した事情に鑑みて為されたものであり、高再生性能かつ低ノイズかつ低コストで、設計時に各種パラメータのマージンを定量的に把握することが可能であり、各種パラメータの配分バランスを容易に適正とすることができるソレノイド駆動回路を提供することを目的としている。
【0018】
【課題を解決するための手段】
上述した課題を解決するために、請求項1記載の発明は、一端が直流電源に接続され、1次の低域フィルタとしての特性を有するソレノイドと、前記ソレノイドの他端および接地間に介挿され、パルス幅変調された駆動信号に応じて前記ソレノイドの他端の接地/非接地を切り換えるスイッチ手段と、一端が前記ソレノイドの他端に接続され、他端の電位が該ソレノイドの他端の電位より第1の電圧以上低い場合には、該ソレノイドの他端からの電流を通過させる第1の電圧規定手段と、一端が前記第1の電圧規定手段の他端に接続され、他端の電位が該第1の電圧規定手段の他端の電位より第2の電圧以上低い場合には、該第1の電圧規定手段の他端からの電流を前記直流電源側に通過させる第2の電圧規定手段とを具備するソレノイド駆動回路において、
前記ソレノイドの時定数、前記駆動信号の周期、前記直流電源の電圧、前記第1の電圧、および前記第2の電圧は、前記ソレノイドの時定数をτ、前記駆動信号の周期をT、前記直流電源の電圧をE、前記第1の電圧をEN1、前記第2の電圧をEN2、前記ソレノイドの抵抗値をR、自然対数の底をeとした場合に、前記ソレノイドに流れる電流E/Rと、クリップ電流(EN1+EN2)/Rとが等しく、かつ前記駆動信号のデューティ比が0.2となる条件下で、
【数1】
で表される値が0.024以下となるよう設定されていることを特徴としている。
【0019】
また、請求項2記載のソレノイドの駆動回路では、請求項1記載のものにおいて、前記ソレノイドと、該ソレノイドの他端に接続された前記スイッチ手段および前記第1の電圧規定手段は、複数設けられている一方、前記第2の電圧規定手段は、1つのみ設けられており、一端が前記各第1の電圧規定手段の他端に接続されていることを特徴としている。
また、請求項3記載のソレノイドの駆動回路では、請求項1記載のものにおいて、前記駆動信号の駆動周波数として可聴領域以外の周波数が設定されていることを特徴としている。
【0021】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態について説明する。なお、前提として、本実施形態では、自動ピアノの鍵駆動用のソレノイドを、コイルと抵抗素子とからなる1次の低域フィルタとみなしている。
【0022】
1.構成
図1は本発明の一実施形態によるソレノイド駆動回路の構成を示す回路図であり、この図に示す駆動回路は、自動ピアノの鍵駆動用ソレノイドを駆動する。
図1において、11はコイルと抵抗素子とからなるソレノイドであり、各鍵に対応して計88個が設けられている。12は各ソレノイド11に対応して設けられたFET等のNPNトランジスタであり、そのエミッタは接地され、コレクタには対応するソレノイド11の一端が接続されている。なお、ソレノイド11の他端には磁界を発生するための直流電源電圧Eが印可される。13は対応するソレノイド11の一端にP側が接続されたダイオード、14は自身のN側が対応するダイオード13のN側に接続されたツェナーダイオードであり、そのP側には直流電源電圧Eが印可される。15は各ソレノイド11に対応して設けられた所定の抵抗値の抵抗素子であり、その一端は対応するNPNトランジスタ12のベースに接続され、他端には対応する駆動信号(駆動信号PWM1〜PWM88のいずれか)が供給される。
【0023】
前述したように、上記ソレノイド11はコイルと抵抗素子からなる1次の低域フィルタとみなされる。したがって、ここでは、ソレノイド11の抵抗値をR[Ω]、自己インダクタンスをL[H]、仕様から定まる実時定数をτ[s]、遮断周波数をfcSOL[Hz]とする。また、ダイオード13の順方向電圧をEN1[V]、ツェナーダイオード14の逆方向電圧をEN2[V]とする。さらに、ピアノアクションの動作帯域を周波数で表現した場合の上限値をアクション遮断周波数fca[Hz]とし、駆動信号PWM1〜PWM88の周波数(以後、PWM周波数という)をfpwm [Hz]、周期をT[s]、デューティ比をdとする。
上述した各種パラメータは所定の関係を満たすよう後述する設計処理によって設定される。
【0024】
2.基本的動作
次に、上述した構成のソレノイド駆動回路の動作について説明する。ただし、具体的な動作は各種パラメータの設定内容に応じて変わり得るので、ここでは、基本的な動作について説明する。ただし、各鍵に対応した回路の動作は共通するので、1つの鍵に対応した回路の動作についてのみ説明する。また、説明対象の回路は、いずれの鍵に対応したものでもよいので、当該回路に供給される駆動信号は駆動信号PWM1〜88のいずれでもよい。したがって、以後、「駆動信号PWM」と表記する。
【0025】
図1において、駆動信号PWMは、ソレノイド11に流すべき平均電流の目標値に応じたデューティ比dとなるようパルス幅変調されており、当該デューティ比dに応じたタイミングでNPNトランジスタ12のオン/オフ状態が切り換えられる。NPNトランジスタ12がオン状態にある場合には、直流電源電圧Eによる電流がソレノイド11に流れる。ここでNPNトランジスタ12がオフ状態に切り換えられると、ソレノイド11に印可される電圧の極性は、NPNトランジスタ12がオン状態であった時の逆となり、ソレノイド11に流れる電流が逆方向の印可電圧ENの大きさに応じた速度で減衰していく。なお、詳しくは後述するが、逆方向の印可電圧ENは、ダイオード13の順方向電圧EN1とツェナーダイオード14の逆方向電圧EN2との和電圧である。駆動信号PWMに応じて上述した動作が繰り返されることにより、ソレノイド11には目標値に一致あるいは近似した平均電流が流れ、対応する鍵を目標値に対応した強度で駆動するための磁界が発生する。
【0026】
3.設計処理
本駆動回路において、ソレノイド11の特性は、従来と同様に、自動ピアノの性能仕様(最大磁界強度)、ソレノイド1の設置スペースおよび価格等を考慮して決定されるが、ソレノイド11の実時定数τを決定しても、このことのみでソレノイド11の実効的な時定数(実効時定数)が特定される訳ではない点が従来のものの設計時と大きく異なる。
図2は本駆動回路の設計時における各種パラメータの設定手順の一例を示すフローチャートであり、以下、この図を参照して、各種パラメータの設定手順について説明する。
【0027】
▲1▼ まず、ステップSA1において、自動ピアノの性能仕様に基づいてアクション遮断周波数fcaを定める。アクション遮断周波数fcaは、連打等の高速動作の最高速度を表しており、求められる性能仕様にもよるが、通常、20[Hz]程度とすれば十分である。ここでは、
fca = 20[Hz]
とする。
【0028】
▲2▼ 次に、ステップSA2において、PWM周波数fpwm を定める。基本的に、PWM周波数は任意に設定可能であるが、PWM周波数fpwm が小さすぎるとPWM周波数に応じた周期の電圧変動に起因した機械的ノイズが可聴帯域に入る虞があり、逆に大きすぎるとNPNトランジスタ12の発熱量、およびソレノイド11の発熱量(鉄損)が増大してしまうので、結局、20[KHz]前後の値に限定される。ここでは、
fpwm = 20[KHz]
とする。
【0029】
▲3▼ ソレノイド11の特性(R[Ω],L[H])は、自動ピアノの性能仕様(最大磁界強度)、設置スペースおよび価格等を考慮して定まる。ステップSA3では、こうして定まったソレノイド11の特性に基づいて、ソレノイド11の実時定数τ、遮断周波数fcSOLを求める。具体的には下式を用いる。
τ = L/R
fcSOL = 1/(2πτ)
【0030】
▲4▼ 次に、ステップSA4では、▲1▼で定めたアクション遮断周波数fcaと▲3▼で求めたソレノイド11の遮断周波数fcSOLとを比較し、アクション遮断周波数fcaがソレノイド11の遮断周波数fcSOLに比較して十分に小であるか否かを判定する。判定の基準は任意であるが、ここでは、ピアノアクションに対するソレノイド11の位相遅れが−5゜以内であれば「十分に小」であると判定する。
【0031】
図3(a)および図3(b)は一般的な1次の低域フィルタの周波数特性を示すゲインボード線図および位相ボード線図であり、これらの図に基づいて上記判定を行うことができる。図3(a)および図3(b)において、ωc は低域フィルタの遮断周波数に相当する遮断角速度であり、横軸は遮断角速度ωc に対する角速度ωの比(ω/ωc )を表している。図3(b)から明らかなように、位相遅れを−5゜以内とするためには、ω/ωc が約0.1未満でなければならない。このことをソレノイド11に当てはめると、
fca/fcSOL < 0.1
でなければならず、その遮断周波数fcSOLはアクション遮断周波数fcaの10倍を超過している必要がある。ここでは、アクション遮断周波数fcaを20[Hz]としているので、ソレノイド11の遮断周波数fcSOLは200[Hz]を超過しなければならない。この遮断周波数fcSOLを用いて、実時定数τは、
τ = 1/(2πfcSOL)
と表されるので、fcSOLが200[Hz]を超過する時には、
τ < 0.8[ms]
という関係が成立する。このような関係を満たしているか否かで、アクション遮断周波数fcaがソレノイド11の遮断周波数fcSOLに比較して十分に小であるか否かを判定することができる。なお、この判定結果が「NO」であれば次の▲5▼(ステップSA5)の処理を行い、「YES」であれば▲5▼の処理を行わずに後述の▲6▼(ステップSA6)の処理を行う。
【0032】
▲5▼ ところで、▲4▼での判定時点で、ツェナーダイオード14の逆方向電圧EN2については未設定であるので、駆動回路全体の実効的な時定数(実効時定数τ´)を求める際には、
EN2 = 0[V]
と仮定される。この場合、従来のシングルブリッジ回路を用いた駆動回路と同様に、ソレノイド11の実時定数τと駆動回路全体の実効時定数τ´とは一致し、実時定数τが十分に小さくないことは▲4▼で判定済みであることから、実効時定数τ´が十分に小さくないことが明らかである。
一方、図4に示すように、直流電源電圧Eに対するクリップ電圧ENの比に応じて実効時定数τ´は変化する。図4は本実施形態によるソレノイド駆動回路における実効時定数τ´とクリップ電圧ENとの関係を示すグラフであり、クリップ電圧ENは、
EN = EN1+EN2
という関係を満たしている。図4において、τ´/τが1.00の場合、EN/Eは0となる。すなわち、実効時定数τ´を実時定数τに一致させるには、クリップ電圧ENを0にすればよいことが分かる。また、実効時定数τ´を実時定数τの1/2とするには、クリップ電圧ENを直流電源電圧Eの−0.7倍程度にすればよく、実効時定数τ´を実時定数τの1/4とするには、クリップ電圧ENを直流電源電圧Eの−1.9倍程度にすればよいことが分かる。このように、直流電源電圧Eに対してクリップ電圧ENを変化させれば所望の実効時定数τ´を得られる。
【0033】
ここで実効時定数τ´と実時定数τとの関係について図5を参照して説明する。図5は、ターンオフ後のソレノイド11における残留電流の減衰の様子を示すグラフであり、τ´/τの値毎に同一の実効時定数τ´に従った5本の特性線が描かれている。このグラフにおいて、τ´/τが1の場合、ターンオフ時の初期電流に対する残留電流の比は、ターンオフ時点から実効時定数τ´だけ経過した時点で約0.37となり、以後、0に漸近していく。一方、τ´/τが0.2の場合、上記電流比は、ターンオフ時点から実効時定数τ´だけ経過した時点で約0.37となり、以後、−1に漸近していく。このように、各特性線が一致しないことから明らかなように、実時定数τが異なれば、実効時定数τ´が同一であっても、ソレノイド11上の電流の減衰の様子は異なる。すなわち、実効時定数τ´は、ソレノイド11上の残留電流の減衰の様子を厳密に規定するものではない。
【0034】
実効時定数τ´は、ターンオフ時点から実効時定数τ´の時間が経過した時点での、ソレノイド11上の電流の減衰度合いが所定値以下となっていることを規定したものである。ここでいう所定値とは、実効時定数τ´と実時定数τとが一致した状態、すなわちクリップ電圧ENが0の状態において、ターンオフ時点から実効時定数τ´(実時定数τ)だけ経過した時点での減衰度合いであり、図5の例では、約0.37である。
【0035】
図から明らかなように、ターンオフ時点からソレノイド11上の残留電流が0になるまでの時間は、実効時定数τ´が同一ならば、実時定数τが大きい方が短い。したがって、▲4▼において実時定数τが前述した関係(例えば、τ<0.8[ms])を満たしていないと判定されても、実効時定数τ´が当該関係を満たしていれば、十分な応答速度を実現することができる。そこで、ステップSA5では、当該関係を満たすよう実効時定数τ´を設定する。ここで、実効時定数τ´の定義式を示す。
【数5】
上式において、実時定数τおよび直流電源電圧Eは既に設定済みであるので、クリップ電圧EN、すなわちダイオード13の順方向電圧EN1とツェナーダイオードEN2の逆方向電圧EN2とを図4に基づいて設定すれば、所望の実効時定数τ´を得ることができる。
【0036】
▲6▼ ▲4▼で実時定数τが十分に小さいと判断した場合、あるいは▲5▼で十分に小なる実効時定数τ´を設定した場合には、ステップSA6において、駆動信号PWMに起因した電流リップルが予め設定した許容値以下になるよう、各種パラメータを設定する。
【0037】
ここで、駆動信号PWMに起因した電流リップルと各種パラメータとの関係について、図6(a)および図6(b)を参照して説明する。図6(a)および図6(b)は、ソレノイド11に流れる電流に対する電流リップルの比の時間変動を表すグラフであり、それぞれ、クリップ電流の比IN/Iが0の場合、1の場合を示している。なお、
I = E/R,
IN = (EN1+EN2)/R
であるので、IN/Iは、(EN1+EN2)/Eと同義である。また、両グラフにおける波形は、駆動信号PWMの実効デューティ比d´を0.2とした時の波形である。実効デューティ比d´とは、駆動信号PWMのデューティ比dが1のときにソレノイド11に流れる電流に対する、ソレノイド11上の電流の比を表しており、ソレノイド11上の平均電流に応じた値となる。また、両グラフにおいて、デューティ比dが相違しているのは、実効デューティ比d´を一致させるためである。IN/Iが大きくなると、ターンオフ時にソレノイド11に残留している電流の減衰速度が速くなる。したがって、IN/Iが0でない場合には、デューティ比dを大きくしないと、IN/Iが0の場合と同一値の平均電流を流すことができないのである。
【0038】
図6(a)および図6(b)から分かるように、駆動信号PWMの周期Tに対して実時定数τが大きくなるほど、電流リップルの割合の最大値と最小値との差(振幅ip-p )は小さくなる。また、図6(a)および図6(b)を比較することで分かるように、IN/Iが小さくなるほど、すなわちEN/Eが小さくなるほど、振幅ip-p は小さくなる。振幅ip-p の増大は機械的ノイズの発生や設計の複雑化等を招くので、これらの問題を避けるためにはより小さい方がよい。しかしながら、振幅ip-p を小さくするために各種パラメータを極端な値とすると、各種パラメータの配分バランスが悪くなるので、ここでは、振幅ip-p が所定値以下となるように各種パラメータを設定する。
【0039】
ところで、
T = 1/fpwm
とすると、電流リップルの割合の振幅ip-p は次式で表される。
【数6】
この式から分かるように、ip-p を所定値とするため変更可能なパラメータとしては、駆動信号PWMの周期T(すなわち周波数fpwm )と、デューティ比dと、ソレノイド11の実時定数τと、クリップ電流IN(すなわち、ダイオード13の順方向電圧EN1とツェナーダイオード14の逆方向電圧EN2)と、直流電源電流I(すなわち、直流電源電圧Eとソレノイド11の抵抗値R)がある。例えば、直流電源電流Iとクリップ電流INとが等しい条件下で、デューティ比dが0.2のときに電流リップルの振幅ip-p を0.024(すなわち、2.4%)以下に抑制する場合には、
τ > 20・T
となる実時定数τのソレノイド11を採用する。すなわち、ソレノイド11の特性は、自動ピアノの性能仕様、設置スペースおよび価格等の既存の要因のみならず、上述した条件を考慮して決定される。
【0040】
また、前述した(2)式から明らかなように、EN/Eの値に関わらず、電流リップルの割合の振幅ip-p が最大となるのは、デューティ比dが0.5のときである。また、前述したように、EN/Eが0でない場合には、デューティ比dが同一でも実効デューティ比d´は一致しない。したがって、EN/Eが0の場合(図6(a))とそれ以外の場合(図6(b))とでは、電流リップルが最大となるリップル最大実効デューティ比d´max が異なってくる。
【0041】
図7はEN/Eに対するリップル最大実効デューティ比d´max の特性を示すグラフであり、この図に示すように、EN/Eが増大するにつれて、リップル最大実効デューティ比d´max は減少していく。実効デューティ比d´は、ソレノイド11上の平均電流値であるので、実効デューティ比d´が小さくなると、発音音量も小さくなる。つまり、EN/Eが増大するにつれて、より小さな発音音量の時に電流リップルの割合の振幅ip-p が最大となることになる。振幅ip-p が大きいと、可聴ノイズが発生する可能性があることは前述した通りであり、しかもその発生時点が比較的に静かな時点となるのは、所定の再生性能を確保するという観点から好ましくない。よって、EN/Eについても、所望の再生性能を満足するよう小さく抑制する必要がある。
【0042】
4.まとめ
以上説明したように、図1に示すような回路構成を採り、再生性能に大きな影響を与えるソレノイド11の実効時定数τ´をソレノイド11の実時定数τから独立させたことにより、設計の自由度が向上し、高い再生性能を容易に実現することができる。また、(1)式で代表されるように、各種パラメータの関係を規定したことにより、各種パラメータのマージンを定量的に把握しつつ設計することができる。したがって、設計変更や製造時のバラツキに対する許容度を大とすることができる。また、(2)式で代表されるように、再生性能を低下させる要因を各種パラメータの配分バランスにおいて評価できるので、各種パラメータの配分バランスを容易に適正とすること、ならびに低ノイズ化(あるいはノイズの適正化)を実現できる。さらに、ツェナーダイオード14を各鍵に共通して設けたことにより、従来のフルブリッジ回路を用いた駆動回路に比較して、回路構成の簡素化および低コスト化を実現することができる。
【0043】
5.他の態様
なお、上述した実施形態では、第1および第2の電位規定手段としてダイオード13およびツェナーダイオード14を用いたが、これに限定されるものではない。例えば、図8(a)に示すように、第1の電位規定手段として起電力がEN1[V]の直流電源16を用いてもよいし、図8(b)に示すように、第2の電位規定手段として起電力がEN2[V]の直流電源17を用いてもよい。また、図9(a)に示すように、第1の電位規定手段として順方向電圧がEN1´[V]のダイオード18-1〜18-nを直列接続したものを用いてもよいし、図9(b)に示すように、第2の電位規定手段として順方向電圧がEN2´[V]のダイオード19-1〜19-nを直列接続したものを用いてもよい。ただし、nは2以上の整数であり、
n×EN1´ = EN1,
n×EN2´ = EN2
である。もちろん、EN1,EN2を発生することができれば、上述した直列接続のみならず、並列接続であってもよい。
【0044】
さらに、図1において、1つのツェナーダイオード14が受け持つ鍵(ソレノイド11)の数は任意に設定可能である。すなわち、ツェナーダイオード14を複数個としてもよい。さらに、低音部と高音部とで特性を変える場合等には、低音部を受け持つツェナーダイオード14の逆方向電圧EN2と高音部を受け持つツェナーダイオード14のそれとを異ならせてもよい。もちろん、各ツェナーダイオード14の構成(素子の種類および個数)は任意に組み合わせ可能である。また、各ダイオード13の順方向電圧EN1は、各鍵(ソレノイド11)毎に異なっていてもよい。
【0045】
また、言うまでもないが、本実施形態によるソレノイド駆動回路は、前述した設計処理によって第2の電位規定手段(ツェナーダイオード14、直流電源17など)の電圧EN2が0となる態様を含む。さらに、前述した各種パラメータの設定手順は一例に過ぎず、要求される仕様に応じて各種パラメータの設定順序を変更してもよい。
【0046】
【発明の効果】
以上説明したように、この発明によれば、ソレノイドを1次の低域フィルタとみなし、設計時に、対象の動作帯域やソレノイドを流れる電流の脈動等を定量的に把握することができる。したがって、ノイズや再生性能に関する各種パラメータのマージンを定量的に把握しつつ設計を行うことができる。また、仕様から定まるソレノイドの時定数に縛られずに各種パラメータを設定できるので、各種パラメータの配分バランスを適正にすることができる。よって、設計にかかる手間、時間、コストを削減することができる。さらに、1つの第2の電圧規定手段に複数組のソレノイドおよび第1の電圧規定手段を対応付ければ、回路の製造コストを低減することができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態によるソレノイド駆動回路の構成を示す回路図である。
【図2】 同回路の設計時における各種パラメータの設定手順の一例を示すフローチャートである。
【図3】 (a)および(b)は、一般的な1次の低域フィルタの周波数特性を示すゲインボード線図および位相ボード線図である。
【図4】 本発明の一実施形態によるソレノイド駆動回路における実効時定数τ´とクリップ電圧ENとの関係を示すグラフである。
【図5】 同回路におけるターンオフ後のソレノイド11上の残留電流の減衰の様子を示すグラフである。
【図6】 (a)および(b)は、それぞれ、同回路のソレノイド11に流れる電流に対する電流リップルの比の時間変動を表すグラフである。
【図7】 同回路におけるEN/Eに対するリップル最大実効デューティ比d´max の特性を示すグラフである。
【図8】 (a)および(b)は、それぞれ、同実施形態によるソレノイド駆動回路の他の態様を示す回路図である。
【図9】 (a)および(b)は、それぞれ、同実施形態によるソレノイド駆動回路の他の態様を示す回路図である。
【図10】 従来のシングルブリッジ回路を用いたソレノイド駆動回路の代表的な回路構成を示す図である。
【図11】 従来のフルブリッジ回路を用いたソレノイド駆動回路の代表的な回路構成を示す図である。
【符号の説明】
1,11…ソレノイド、2,12…NPNトランジスタ、3,13,18-1〜18-n,19-1〜19-n…ダイオード、14…ツェナーダイオード、4,7,8,10,15…抵抗、16,17…直流電源。
Claims (3)
- 一端が直流電源に接続され、1次の低域フィルタとしての特性を有するソレノイドと、
前記ソレノイドの他端および接地間に介挿され、パルス幅変調された駆動信号に応じて前記ソレノイドの他端の接地/非接地を切り換えるスイッチ手段と、
一端が前記ソレノイドの他端に接続され、他端の電位が該ソレノイドの他端の電位より第1の電圧以上低い場合には、該ソレノイドの他端からの電流を通過させる第1の電圧規定手段と、
一端が前記第1の電圧規定手段の他端に接続され、他端の電位が該第1の電圧規定手段の他端の電位より第2の電圧以上低い場合には、該第1の電圧規定手段の他端からの電流を前記直流電源側に通過させる第2の電圧規定手段と
を具備するソレノイド駆動回路において、
前記ソレノイドの時定数、前記駆動信号の周期、前記直流電源の電圧、前記第1の電圧、および前記第2の電圧は、
前記ソレノイドの時定数をτ、前記駆動信号の周期をT、前記直流電源の電圧をE、前記第1の電圧をEN1、前記第2の電圧をEN2、前記ソレノイドの抵抗値をR、自然対数の底をeとした場合に、
前記ソレノイドに流れる電流E/Rと、クリップ電流(EN1+EN2)/Rとが等しく、かつ前記駆動信号のデューティ比が0.2となる条件下で、
ことを特徴とするソレノイド駆動回路。 - 前記ソレノイドと、該ソレノイドの他端に接続された前記スイッチ手段および前記第1の電圧規定手段は、複数設けられている一方、
前記第2の電圧規定手段は、1つのみ設けられており、一端が前記各第1の電圧規定手段の他端に接続されている
ことを特徴とする請求項1記載のソレノイド駆動回路。 - 前記駆動信号の駆動周波数として可聴領域以外の周波数が設定されている
ことを特徴とする請求項1記載のソレノイド駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01053597A JP3799706B2 (ja) | 1997-01-23 | 1997-01-23 | ソレノイド駆動回路 |
US09/012,063 US5978201A (en) | 1997-01-23 | 1998-01-22 | Design for solenoid driving circuit based on regulations of current ripple and solenoid effective time constant for driving keys of a player piano |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01053597A JP3799706B2 (ja) | 1997-01-23 | 1997-01-23 | ソレノイド駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10207453A JPH10207453A (ja) | 1998-08-07 |
JP3799706B2 true JP3799706B2 (ja) | 2006-07-19 |
Family
ID=11752965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01053597A Expired - Fee Related JP3799706B2 (ja) | 1997-01-23 | 1997-01-23 | ソレノイド駆動回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5978201A (ja) |
JP (1) | JP3799706B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7126805B2 (en) * | 2003-04-10 | 2006-10-24 | Honda Motor Co., Ltd. | Solenoid driving device |
JP2009176940A (ja) * | 2008-01-24 | 2009-08-06 | Fuji Electric Device Technology Co Ltd | 誘導性負荷駆動制御装置および誘導性負荷駆動制御方法 |
JP5560777B2 (ja) * | 2009-03-13 | 2014-07-30 | ヤマハ株式会社 | 鍵盤楽器 |
CN109285529A (zh) * | 2018-10-17 | 2019-01-29 | 湖南乐和云服网络科技有限公司 | 一种驱动电流的调节***及方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5749059A (en) * | 1980-09-08 | 1982-03-20 | Toshiba Corp | Driving circuit of injector |
JPS60130805A (ja) * | 1983-12-20 | 1985-07-12 | Diesel Kiki Co Ltd | ソレノイド駆動回路 |
JPS60180032A (ja) * | 1984-02-28 | 1985-09-13 | 株式会社ボッシュオートモーティブ システム | ソレノイド駆動回路 |
JPS6413109U (ja) * | 1987-07-10 | 1989-01-24 | ||
JP2517782B2 (ja) * | 1990-06-27 | 1996-07-24 | 株式会社小松製作所 | インダクタンス負荷駆動回路 |
US5345181A (en) * | 1991-07-19 | 1994-09-06 | Yamaha Corporation | Circuit for a detecting state of conduction of current through a solenoid |
JPH05241570A (ja) * | 1992-02-26 | 1993-09-21 | Yamaha Corp | 自動楽器のソレノイド駆動回路 |
JP3198624B2 (ja) * | 1992-06-17 | 2001-08-13 | ヤマハ株式会社 | 誘導性負荷の駆動回路 |
JPH064105A (ja) * | 1992-06-17 | 1994-01-14 | Yamaha Corp | 誘導性負荷の駆動回路 |
JP3063407B2 (ja) * | 1992-08-06 | 2000-07-12 | ヤマハ株式会社 | 誘導性負荷の駆動回路 |
-
1997
- 1997-01-23 JP JP01053597A patent/JP3799706B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-22 US US09/012,063 patent/US5978201A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10207453A (ja) | 1998-08-07 |
US5978201A (en) | 1999-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6891342B2 (en) | Drive apparatus for PWM control of two inductive loads with reduced generation of electrical noise | |
US20070216344A1 (en) | Loss minimized PWM for voltage source inverters taking into account inverter non-linearity | |
MY121288A (en) | Adaptive pulse width modulated motor control | |
US8542847B2 (en) | Controlled overlap driver circuit | |
JP2981835B2 (ja) | 電磁比例制御弁の駆動制御装置及びその駆動制御方法 | |
JP3351580B2 (ja) | 誘導性負荷の電流制御回路 | |
CA1160279A (en) | Control of rising and falling times of the drive signal of a brushless dc motor | |
US11316513B2 (en) | Gate driver | |
JP3799706B2 (ja) | ソレノイド駆動回路 | |
US7724054B2 (en) | Gate driver with programmable dead-time insertion | |
US20050040880A1 (en) | Control of current in an inductance with pulse width modulation at control frequency | |
US7394315B2 (en) | Gate driver for Class D audio amplifier with adaptive dV/dt control | |
JP2005151792A (ja) | モータ制御回路 | |
EP4007166B1 (en) | Pwm driving circuit and method | |
JP3992835B2 (ja) | 誘導加熱調理器 | |
JP2005252708A (ja) | Dクラスアンプ | |
JP4284277B2 (ja) | 電気モータのパルス幅変調されるドライブ制御の際の線路に乗っているノイズを低減するための方法および制御回路 | |
JP3322631B2 (ja) | 誘導加熱調理器 | |
JP2004128639A (ja) | D級増幅器 | |
JP3063407B2 (ja) | 誘導性負荷の駆動回路 | |
US7795964B2 (en) | Signal generating apparatus and class-D amplifying apparatus | |
JP3092244B2 (ja) | 増幅回路 | |
JPH0638588A (ja) | 誘導負荷駆動装置 | |
JP2004289946A (ja) | モーター駆動回路 | |
KR840002368B1 (ko) | 브러쉬레스 dc 모터용 구동회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060417 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |