JP3794317B2

JP3794317B2 - Actuator drive control device, keyboard instrument key drive control device, actuator drive control method, and actuator drive control program

Info

Publication number: JP3794317B2
Application number: JP2001376093A
Authority: JP
Inventors: 潤石井
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2001-12-10
Filing date: 2001-12-10
Publication date: 2006-07-05
Anticipated expiration: 2021-12-10
Also published as: JP2003177742A

Description

【０００１】
【発明の属する技術分野】
この発明は、アクチュエータ駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ駆動制御方法及びアクチュエータ駆動制御プログラムに関する。
【０００２】
【従来の技術】
ピアノ等の鍵盤楽器においては、各鍵毎に設けられた複数のアクチュエータ（ソレノイド等）が供給される電源電圧に応じて鍵を突き上げ駆動することにより自動演奏を行う、いわゆる自動演奏機能を備えたものが広く普及している。
【０００３】
図９は、自動演奏機能を備えた鍵盤楽器における鍵駆動制御装置１００の概略構成を示す図である。
ソレノイド１１０−ｋ（ｋ＝１〜ｎ）は、鍵盤楽器の複数の鍵（例えば、８８鍵）毎に設けられ、対応する鍵を突き上げ駆動する。ソレノイド１１０−ｋの一端は、ｎチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）１３０−ｋ（ｋ＝１〜ｎ）のドレインに接続され、他端には電源電圧Ｖが印可される。
ダイオード１２０−ｋ（ｋ＝１〜ｎ）は、ソレノイド１１０−ｋに並列接続され、ｎチャネルＭＯＳＦＥＴ１３０−ｋがオフ状態に切り換えられた場合、既にソレノイド１１０−ｋに流れていた電流をキックバック電流としてループさせる。
【０００４】
ｎチャネルＭＯＳＦＥＴ１３０−ｋは、ＰＷＭ信号生成回路１５０から供給されるＰＷＭ信号に応じてスイッチング状態を切り換えることにより、該ソレノイド１１０−ｋに対する電源電圧Ｖの供給を制御する。ｎチャネルＭＯＳＦＥＴ１３０−ｋのソースは、接地され、ゲートには抵抗１４０−ｋ（ｋ＝１〜ｎ）を介してＰＷＭ信号が入力される。なお、ソレノイド１１０−ｋ、ダイオード１２０−ｋ、ｎチャネルＭＯＳＦＥＴ１３０−ｋ、抵抗１４０−ｋに関し、特に区別する必要がない場合には、単にソレノイド１１０、ダイオード１２０、ｎチャネルＭＯＳＦＥＴ１３０、抵抗１４０という。
【０００５】
ＰＷＭ信号生成回路１５０は、図示せぬコントローラによる制御の下、各ソレノイド１１０に流すべき平均電流の目標値に応じたデューティ比となるようにパルス幅変調を施した各ＰＷＭ信号（ＣＨ１〜ＣＨｎ）を生成し、これらを対応する各ｎチャネルＭＯＳＦＥＴ１３０に供給する。これにより、当該デューティ比に応じたタイミングでｎチャネルＭＯＳＦＥＴ１３０のオン／オフ状態が切り換えられ、ｎチャネルＭＯＳＦＥＴ１３０がオン状態にある場合には電源電圧Ｖによる電流がソレノイド１１０に流れ、オフ状態に切り換えられた場合にはソレノイド１１０に流れていた電流はキックバック電流としてループされ、徐々に減衰していく。この結果、各ソレノイド１１０には、目標値に一致あるいは近似した平均電流が流れ、対応する鍵が目標値に対応した強度で駆動される。
【０００６】
図１０は、コントローラからＰＷＭ信号生成回路１５０に複数のソレノイド１１０を同時に駆動すべき指令が送出された場合、当該ＰＷＭ信号生成回路１５０からｎチャネルＭＯＳＦＥＴ１３０に供給されるＰＷＭ信号と、ｎチャネルＭＯＳＦＥＴ１３０のスイッチング状態を切り換えるためにＰＷＭ信号生成回路１５０に供給されるスイッチング電流のタイミングチャートを示す図である。
ＰＷＭ信号生成回路１５０は、例えばコントローラから複数のソレノイド１１０−１〜ｎを同時に駆動すべき指令を受け取ると、これら各ソレノイドに対応するＰＷＭ信号（ＣＨ１〜ＣＨｎ）を同時にローレベルからハイレベルに切り換え、ｎチャネルＭＯＳＦＥＴ１３０−１〜ｎをオフ状態からオン状態へ切り換えることで、ソレノイド１１０−１〜ｎを同時に駆動する。このため、例えばｎ＝３２であり、３２チャネル分のｎチャネルＭＯＳＦＥＴ１３０を同時にオフ状態からオン状態へ切り換える際には、３２＊ｉ（１つのｎチャネルＭＯＳＦＥＴ１３０のスイッチをスイッチングするために必要な電流をｉとする）の電流がＰＷＭ信号生成回路１５０に供給されることとなる。
【０００７】
【発明が解決しようとする課題】
このように、複数のソレノイド１１０を同時に駆動する際に、複数のＰＷＭ信号を同時に立ち上げると、その立ち上がるタイミングにおいてｎチャネルＭＯＳＦＥＴ１３０の寄生容量等によりＰＷＭ信号生成回路１５０に流れる電流に大きなスパイクノイズが発生する。また、複数のＰＷＭ信号を同時に立ち上げることにより、各ソレノイド１１０を駆動する電源にかかる負荷が大きくなり、電圧降下の影響が大きくなるといった問題があった。
【０００８】
本発明は以上説明した事情を鑑みてなされたものであり、複数のアクチュエータを同時に駆動する場合において、大きなスパイクノイズの発生や電圧降下による影響を抑制することが可能なアクチュエータ駆動制御装置、鍵盤楽器の鍵駆動制御装置、アクチュエータ駆動制御方法及びアクチュエータ駆動制御プログラムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上述した問題を解決するため、本発明に係るアクチュエータ駆動制御装置は、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられ、供給される駆動信号に応じてオン／オフ状態を切り換える複数のスイッチ手段と、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段とを具備することを特徴とする。
【００１０】
かかるアクチュエータ駆動制御装置によれば、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした駆動信号を生成して供給する。
【００１１】
また、本発明に係る鍵駆動制御装置は、鍵盤楽器の各鍵に対応して設けられ、供給される電源電圧に応じて対応する鍵を突き上げ駆動する複数のアクチュエータと、複数のアクチュエータのそれぞれに対応して設けられ、供給される駆動信号に応じてオン／オフ状態を切り換えることにより、対応するアクチュエータに対する電源電圧の供給を制御する複数のスイッチ手段と、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段とを具備することを特徴とする。
【００１２】
また、本発明に係るアクチュエータ駆動制御装置は、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御装置であって、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段を具備することを特徴とする。
【００１３】
また、本発明に係るアクチュエータ駆動制御方法は、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御方法であって、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給することを特徴とする。
【００１４】
かかるアクチュエータ駆動制御方法によれば、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした駆動信号を生成して供給する。
【００１５】
また、本発明に係るアクチュエータ駆動制御プログラムは、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御装置のコンピュータに、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給する機能を実現させることを特徴とする。
【００１６】
かかるアクチュエータ駆動制御プログラムによれば、鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした駆動信号を生成して供給する。
【００１７】
【発明の実施の形態】
以下、本発明をさらに理解しやすくするため、実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲で任意に変更可能である。
【００１８】
Ａ．本実施形態
（１）実施形態の構成
図１は、自動演奏機能を備えたピアノ（以下、自動ピアノという）２００の構成を説明するための図である。
【００１９】
＜自動ピアノ２００の機械的構成＞
自動ピアノ２００は、複数の鍵（例えば、８８鍵）１と、各鍵１の運動をハンマ２に伝達するアクション機構３と、ハンマ２によって打撃される弦４と、前掲図９に示すソレノイド１１０、ダイオード１２０、ｎチャネルＭＯＳＦＥＴ１３０等によって構成されたソレノイドユニット５と、弦４の振動を止めるダンパ６と、コントローラ２４０による制御の下、ハンマ２の移動を規制するストッパ８（図中矢印方向に移動可能）からなる消音機構とを備えている。そのほかにも、この自動ピアノ２００は、従来のピアノに搭載される機構（例えば、ハンマ２の暴れを防止するバックチェック７等）とほぼ同様のものを備えている。
【００２０】
＜自動ピアノ２００の電気的構成＞
この自動ピアノ２００は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等から構成されるコントローラ２４０と、磁気ディスク、光ディスク等からなる記録メディアに演奏データを記憶する記憶装置２１１と、コントローラ２４０から送出される指令に基づいてＰＷＭ信号を生成し、ソレノイドユニット５に供給するＰＷＭ信号生成回路２５０とを具備している。
【００２１】
コントローラ２４０は、ＲＯＭ等に格納されている各種制御プログラムに基づいて自動ピアノ２００の各部を制御するほか、記憶装置２１１等から供給される演奏データに基づいてＰＷＭ信号生成回路２５０に指令を送出し、各鍵１に対応して設けられている各ソレノイド１１０の位置制御を行うことで、打弦による機械的な楽音発生制御を行う。
ここで、本実施形態に係る鍵駆動制御装置３００は、ＰＷＭ信号生成回路１５０の代わりにＰＷＭ信号生成回路２５０を設けた点を除けば、前掲図９に示す鍵駆動制御装置１００とほぼ同様の構成である。従って、以下ではＰＷＭ信号生成回路２５０の構成を中心に説明を行う。
【００２２】
ＰＷＭ信号生成回路２５０は、鍵（例えば、８８鍵）１に対応する各ソレノイド１１０に流すべき平均電流の目標値に応じたデューティー比となるようにパルス幅変調を施した各ＰＷＭ信号（ＣＨ１〜ＣＨ８８）を生成し、これらを対応する各ｎチャネルＭＯＳＦＥＴ１３０に供給する回路であり、第１ＰＷＭ信号生成回路２６０と、第２ＰＷＭ信号生成回路２７０と、第３ＰＷＭ信号生成回路２８０とによって構成されている。
【００２３】
第１ＰＷＭ信号生成回路２６０は、パルス幅変調を施した各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）を生成し、これらを対応するｎチャネルＭＯＳＦＥＴ１３０−１〜３２に供給する。同様に、第２ＰＷＭ信号生成回路２７０及び第３ＰＷＭ信号生成回路２８０は、それぞれパルス幅変調を施した各ＰＷＭ信号（ＣＨ３３〜ＣＨ６５）及びＰＷＭ信号（ＣＨ６６〜ＣＨ８８）を生成し、これらを対応するｎチャネルＭＯＳＦＥＴ１３０−３３〜６５及びｎチャネルＭＯＳＦＥＴ１３０−６６〜８８に供給する。このように、本実施形態では、第１〜第３ＰＷＭ信号生成回路を利用して８８チャンネル分のＰＷＭ信号を生成するが、幾つのＰＷＭ信号生成回路を利用して８８チャンネル分のＰＷＭ信号を生成するかは、鍵駆動制御装置３００の設計等に応じて適宜変更可能である。
【００２４】
以下、図２を参照しながら第１ＰＷＭ信号生成回路２６０の構成について説明する。なお、第２ＰＷＭ信号生成回路２７０及び第３信号生成回路２８０については、第１ＰＷＭ信号生成回路２６０と制御するチャンネルが異なるものの、制御自体は同様であるため、説明を省略する。
【００２５】
図２は、第１ＰＷＭ信号生成回路２６０の構成を示す図である。
第１ＰＷＭ信号生成回路２６０は、ラッチ回路２６１−ｋ（ｋ＝１〜３２）と、９ビットカウンタ２６２と、演算回路２６３−ｋ（ｋ＝１〜３１）と、コンパレータ２６４−ｋ（ｋ＝１〜３２）とにより構成されている。なお、ラッチ回路２６１−ｋ、演算回路２６３−ｋ、コンパレータ２６４−ｋについて、特に区別する必要がない場合には、ラッチ回路２６１、演算回路２６３、コンパレータ２６４という。
【００２６】
ラッチ回路２６１は、コントローラ２４０から送出される指令に含まれる各ソレノイド１１０に流すべき平均電流の目標値に応じた駆動指示値（駆動指示値の範囲；「０」〜「５１１」）をコンパレータ２６４−ｋに出力する。詳述すると、コントローラ２４０は、各ソレノイド１１０−ｋに流すべき平均電流の目標値に応じたデューティー比を大きくする場合には、該駆動指示値を大きな値（例えば、「４００」等）に設定し、一方該デューティー比を小さくする場合には、該駆動指示値を小さな値（例えば、「１００」等）に設定する。
９ビットカウンタ２６２は、コントローラ２４０から入力される８ＭＨｚのクロックをカウントするカウンタであり、該クロックが入力される毎に、カウント値を「１」ずつインクリメントし、カウント結果（詳細には、「０」〜「５１１」のカウント値）をコンパレータ２６４−１及び演算回路２６３−１に出力する。
【００２７】
演算回路２６３は、９ビットカウンタ２６２からカウント値が入力される毎に、若しくは前段に設けられた演算回路２６３から演算値が入力される毎に図３に示す演算処理を実行する。
図３は、演算回路２６３によって実行される演算処理のフローを示す図であり、図４は、９ビットカウンタ２６２及び演算回路２６３から出力されるカウント値及び演算値を示す図である。なお、説明の理解を容易にするために、以下では演算回路２６３−１による演算処理を例に説明を行う。
【００２８】
演算回路２６３−１は、例えば９ビットカウンタ２６２からカウント値「０」を受け取ると（ステップＳ１）、該カウント値「０」から「１６」を減算し（ステップＳ２）、減算結果が正であるか否かを判断する（ステップＳ３）。ここでは、減算結果が負（「−１６」）となるため、演算回路２６３−１は「ＮＯ」と判断し、ステップＳ５に進む。演算回路２６３−１は、ステップＳ５において該減算結果に「５１２」を加算すると、ステップＳ４に進み、加算結果「４９６」を演算値としてコンパレータ２６４−２及び後段の演算回路２６３−２に出力し、演算処理を終了する。
【００２９】
一方、演算回路２６３−１は、例えば９ビットカウンタ２６２からカウント値「５０」を受け取ると（ステップＳ１）、該カウント値「５０」から「１６」を減算し（ステップＳ２）、減算結果が正であるか否かを判断する（ステップＳ３）。ここでは、減算結果が正（「３４」）となるため、演算回路２６３−１は、「ＹＥＳ」と判断し、ステップＳ４に進む。演算回路２６３−１は、ステップＳ４において、減算結果「３４」を演算値としてコンパレータ２６４−２及び後段の演算回路２６３−２に出力し、演算処理を終了する。
【００３０】
各演算回路２６３は、上記と同様な演算処理を行うことにより、図４に示す演算値（演算値の範囲；「０」〜「５１１」）を得る。なお、カウント値の代わりに、演算値が入力される演算回路２６３−２〜３２の具体的な動作については、上記とほぼ同様に説明することができるため、割愛する。
【００３１】
コンパレータ２６４は、９ビットカウンタ２６２から出力されるカウント値若しくは演算回路２６３から出力される演算値と、ラッチ回路２６１から出力される駆動指示値とを比較し、比較結果に基づきＰＷＭ信号を制御する。
図５は、カウント値若しくは演算値と、ＰＷＭ信号（ＣＨ１〜ＣＨ３２）との関係を示すタイミングチャートである。なお、図５に示すタイミングチャートは、各ラッチ回路２６１から駆動指示値「２５６」が出力された場合を想定する。
【００３２】
９ビットカウンタ２６２のカウント値は、図５（ａ）に示すように、８ＭＨｚのクロックが入力される毎に「０」から「５１１」まで「１」ずつ単調に増加する。コンパレータ２６４−１は、９ビットカウンタ２６２から出力されるカウント値とラッチ回路２６１−１から出力される駆動指示値「２５６」とを比較し、当該カウント値が駆動指示値以下である期間（詳述すると、当該カウント値が「０」〜「２５６」である期間）、ＰＷＭ信号（ＣＨ１）をハイレベルに維持する。ｎチャネルＭＯＳＦＥＴ１３０−１（図９参照）は、該ＰＷＭ信号（ＣＨ１）がハイレベルに立ち上がってから（カウント値；「０」に対応）、再びローレベルに立ち下がるまで（カウント値；「２５６」に対応）、オン状態を維持し、これにより対応するソレノイド１１０−１が駆動される。
【００３３】
なお、その他のコンパレータ２６４−２〜３３の具体的な動作については、カウント値の代わりに演算値が入力される点を除けば、コンパレータ２６４−１と同様に説明することができるため、割愛する。
以下、図２等を参照しながらコントローラ２４０から複数のソレノイド１１０を同時に駆動すべき指令が送出された場合のＰＷＭ信号生成回路２５０の動作について説明する。なお、説明の理解を容易にするため、以下では第１ＰＷＭ信号生成回路２６０を例に説明を行う。
【００３４】
（２）実施形態の動作
例えば複数のソレノイド１１０−１〜３２を同時に駆動する場合、コントローラ２４０は、各ラッチ回路２６１−１〜３２に設定すべき駆動指示値（便宜上、各ラッチ回路に設定する駆動指示値は、全て「２５６」とする）を含む駆動指令を第１ＰＷＭ信号生成回路２６０へ送出する。
各ラッチ回路２６１−１〜３２は、コントローラ２４０から駆動指示値を受け取ると、これを対応するコンパレータ２６４−１〜３２に出力する。
９ビットカウンタ２６２は、８ＭＨｚのクロックが入力される毎にカウント値を「１」ずつインクリメントし、インクリメント後のカウント値を順次コンパレータ２６４−１及び演算回路２６３−１に出力する。この結果、９ビットカウンタ２６２のカウント値は、８ＭＨｚのクロックが入力される毎に「０」から「５１１」まで「１」ずつ単調に増加する（図５（ａ）に示す、斜線部参照）。
【００３５】
一方、９ビットカウンタ２６２の後段に設けられた演算回路２６３−１は、該９ビットカウンタ２６２からカウント値が入力される毎に、図３に示す演算処理を実行する。この結果、演算回路２６３−１の演算値は、９ビットカウンタ２６２からカウント値「１６」が入力されたとき（９ビットカウンタ２６２のカウント値；「１６」）、「０」となり、以後「５１１」まで「１」ずつ単調に増加する（図５（ｂ）に示す、斜線部参照）。
同様に、演算回路２６３−１の後段に設けられた演算回路２６３−２は、該演算回路２６３−１から演算値が入力される毎に、図３に示す演算処理を実行する。この結果、演算回路２６３−２の演算値は、演算回路２６３−１から演算値「１６」が入力されたとき（９ビットカウンタ２６２のカウント値；「３２」）、「０」となり、以後「５１１」まで「１」ずつ単調に増加する（図５（ｃ）に示す、斜線部参照）。
【００３６】
各演算回路２６３−ｋは、上記と同様な処理を実行し、この結果、第１ＰＷＭ信号生成回路２６０の最終段に設けられた各演算回路２６３−３１の演算値は、演算回路２６３−３０から演算値「１６」が入力されたとき（９ビットカウンタ２６２のカウント値；「４９６」）、「０」となり、以後「５１１」まで「１」ずつ単調に増加する（図５（ｄ）に示す、斜線部参照）。
【００３７】
第１ＰＷＭ信号生成回路２６０に設けられた各コンパレータ２６４−１〜３２は、９ビットカウンタ２６２から出力されるカウント値若しくは演算回路２６３−ｋから出力される演算値と、ラッチ回路２６１−ｋから出力される駆動指示値とを比較し、比較結果に基づきＰＷＭ信号を制御する。
【００３８】
上述したように、各コンパレータ２６４−１〜３２は、当該カウント値若しくは演算値が駆動指示値以下である期間（詳述すると、当該カウント値若しくは演算値が「０」〜「２５６」である期間）、ＰＷＭ信号（ＣＨ１〜ＣＨ３２）をハイレベルに維持する。この結果、図６に示すように、ＰＷＭ信号（ＣＨ１）が立ち上がってから、ずらし時間である２μｓ経過した後に、ＰＷＭ信号（ＣＨ２）が立ち上がり、さらにＰＷＭ信号（ＣＨ２）が立ち上がってからずらし時間である２μｓ経過した後に、ＰＷＭ信号（ＣＨ３）が立ち上がり、・・・、ＰＷＭ信号（ＣＨ３１）が立ち上がってからずらし時間である２μｓ経過した後に、ＰＷＭ信号（ＣＨ３２）が立ち上がる。
【００３９】
このように、ずらし時間を２μｓに設定したのは、各ｎチャネルＭＯＳＦＥＴ１３０のスイッチング状態を切り換えるために必要な通電時間が５０〜２００ｎｓであり、上記ずらし時間を通電時間以上に設定することで、大きなスパイクノイズ（従来技術の項参照）の発生を抑制することができるからである。なお、以下の説明は、ずらし時間を２μｓに設定した場合を想定するが、ずらし時間をどのような値に設定するかは、該通電時間を考慮して任意に変更可能である。
【００４０】
さて、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）は、上述した２μｓの時間間隔で順次立ち上がっていき、ＰＷＭ信号（ＣＨ１）が立ち上がってから６２μｓ（＜６４μｓ；ＰＷＭ信号の周期）経過した後にＰＷＭ信号（ＣＨ３２）が立ち上がる。この結果、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）が供給されるｎチャネルＭＯＳＦＥＴ１３０−１〜３２においては、２μｓの時間間隔で順次オフ状態からオン状態へ切り換えられ、対応するソレノイド１１０−１〜３２が２μｓの時間間隔で順次駆動される。これにより、対応する複数の鍵が目標値に対応した強度で同時に駆動され、複数の音がほとんど同時に発音されることとなるが、この際に第１ＰＷＭ信号生成回路２６０に流れる電流は１チャネル分（第２及び第３ＰＷＭ信号生成回路２７０、２８０を同じ周期で使用したとしても、３チャネル分）で済む（図６に示す、スイッチング電流参照）。
【００４１】
ここで、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）の立ち上がり時間差は、上記のように最大６２μｓとなるため、各ソレノイド１１０−１〜３２を駆動することによって発生される複数音の立ち上がり時間差は、最大６２μｓになる。しかしながら、この時間差は人間の耳において識別可能な複数音の立ち上がり時間差（通常、数ｍｓ等）に比べて非常に小さい。すなわち、ソレノイド１１０−１〜３２を２μｓずつずらして駆動した場合であっても、聴取者には同時に発音されているように聞こえるため、問題は生じない。
【００４２】
以上説明したように、本実施形態に係る第１ＰＷＭ信号生成回路２６０は、コントローラ２４０から複数のソレノイド１１０−１〜３２を同時に駆動すべき指令を受け取った場合、対応するｎチャネルＭＯＳＦＥＴ１３０−１〜３２に供給する複数のＰＷＭ信号（ＣＨ１〜ＣＨ３２）を同時に立ち上げることなく、２μｓの時間間隔で順次立ち上げ、ｎチャネルＭＯＳＦＥＴ１３０−１〜３２を２μｓの時間間隔で順次オフ状態からオン状態へ切り換えていく。この結果、ｎチャネルＭＯＳＦＥＴ１３０−１〜３２に供給する複数のＰＷＭ信号（ＣＨ１〜ＣＨ３２）を同時に立ち上げる場合と比較して、ｎチャネルＭＯＳＦＥＴ１３０−１〜３２のスイッチング状態を切り換える際に発生するスパイクノイズを小さくすることが可能となる。
【００４３】
ここで、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）の立ち上がり時間差は、上記のように最大６２μｓとなるため、各ソレノイド１１０−１〜３２を駆動することによって発生される複数音の立ち上がり時間差は、最大６２μｓになる。しかしながら、この時間差は人間の耳において識別可能な複数音の立ち上がり時間差（通常、数ｍｓ等）に比べて非常に小さい。すなわち、ソレノイド１１０−１〜３２を２μｓずつずらして駆動した場合であっても、同時に発音されているように聞こえるため、問題は生じない。なお、本発明は、あくまで複数音を同時に発生させることを目的としている。すなわち、ＭＩＤＩ音源等を用いて複数音を発生させる際、発音タイミングを微妙にずらして生演奏のような表現豊かな演奏を可能にする発明等（例えば、特開平７−２４４４７９号公報に開示された発明等）とは、着想等が異なることに留意されたい。
【００４４】
また、上記のようにｎチャネルＭＯＳＦＥＴ１３０−１〜３２を２μｓの時間間隔でオフ状態からオン状態に切り換え、ソレノイド１１０−１〜３２を駆動するため、ｎチャネルＭＯＳＦＥＴ１３０のスイッチング状態を切り換える際にＰＷＭ信号生成回路に流れるスイッチング電流は、１チャネルずつ分散され、スイッチング状態を切り換えるべきｎチャネルＭＯＳＦＥＴ１３０の数（すなわち、チャネル数）によらず一定に保たれる。一方、ＰＷＭ信号の生成に必要な電力は、徐々に増大していくため、ｎチャネルＭＯＳＦＥＴ１３０−１〜３２を同時にオフ状態からオン状態へ切り換えてソレノイド１１０−１〜３２を駆動する場合と比較して、電圧降下による影響を小さくすることが可能となる。
【００４５】
Ｂ．変形例
以上この発明の一実施形態について説明したが、上記実施形態はあくまで例示であり、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【００４６】
＜変形例１＞
図７（ａ）は、本実施形態に係る第１ＰＷＭ信号生成回路２６０の概略構成を示す図であり、図７（ｂ）は、変形例１に係る第１ＰＷＭ信号生成回路３６０の概略構成を示す図である。なお、図７においては、説明の理解を容易にするために、各第１ＰＷＭ信号生成回路を構成する９ビットカウンタ及び演算回路のみを図示し、他の構成要素（コンパレータ等）は省略している。
【００４７】
上述した本実施形態では、図７（ａ）に示すように３１個の演算回路２６３−１〜３１を直列に接続して第１ＰＷＭ信号生成回路２６０を形成した場合について説明を行った。しかしながら、このように多数の演算回路２６３を直列に接続した場合には、演算による遅延時間が無視できない程度に大きくなり、また後段の演算回路２６３に入力される信号波形が大きく乱れてしまう等の問題が生じる。
そこで、変形例１では、図７（ｂ）に示すように直列に接続する演算回路の個数を最大４個に抑えて第１ＰＷＭ信号生成回路３６０を形成することで、上記問題を解消する。
【００４８】
図７（ｂ）に示すように、第１ＰＷＭ信号生成回路３６０には、演算回路３６３−１〜７が設けられている。なお、各演算回路３６３−ｋ（ｋ＝１〜７）は、それぞれ前掲図２に示す演算回路２６３−４＊ｋ（ｋ＝１〜７）の代わりに設けられた演算回路である。
演算回路３６３−１には、演算回路２６３−５〜７が直列に接続され、演算回路３６３−２には、演算回路２６３−９〜１１が直列に接続され、・・・、演算回路３６３−７には、演算回路２６３−２９〜３１が直列に接続され、各演算回路３６３−１〜７にはそれぞれ９ビットカウンタ２６２のカウント値が入力される。
【００４９】
各演算回路３６３−ｋ（ｋ＝１〜７）は、９ビットカウンタ２６２のカウント値を受け取ると、それぞれカウント値から「６４＊ｋ（ｋ＝１〜７）」を減算する処理を実行する。具体的には、演算回路３６３−１は、９ビットカウンタ２６２のカウント値を受け取ると、前掲図３に示すステップＳ２の代わりに、カウント値から「６４」を減算するステップを実行し、同様に、演算回路３６３−２は、９ビットカウンタ２６２のカウント値を受け取ると、ステップＳ２の代わりに、カウント値から「１２８」を減算するステップを実行し、・・・、演算回路３６３−７は、９ビットカウンタ２６２のカウント値を受け取ると、ステップＳ２の代わりに、カウント値から「４４８」を減算するステップを実行する。なお、各演算回路３６３−１〜７が実行する他のステップ（例えば、ステップＳ３等）については、上述した本実施形態と同様に説明することができるため、割愛する。
【００５０】
各演算回路３６３−１〜７がこのような処理を実行することにより、前掲図４に示す演算値と同様の演算値を得ることができ、これにより前掲図６に示すＰＷＭ信号（ＣＨ１〜ＣＨ３２）と同じＰＷＭ信号（ＣＨ１〜ＣＨ３２）を得ることができる。以上説明したように、直列に接続する演算回路の個数を最大４個に抑えて第１ＰＷＭ信号生成回路３６０を形成することも可能である。なお、直列に接続する演算回路の個数を最大何個に設定するか等（例えば、直列に接続する演算回路の個数を不均一に設定する等）は、ＰＷＭ信号生成回路の設計等に応じて任意に変更可能である。
【００５１】
＜変形例２＞
図８は、変形例２に係る第１ＰＷＭ生成信号回路４６０の構成を示す図である。第１ＰＷＭ生成信号回路４６０は、前掲図２に示す演算回路２６３−ｋ（ｋ＝１〜３１）の代わりに遅延回路４６３−ｋ（ｋ＝１〜３１）を設けた構成となっている。その他の構成は、図２に示す第１ＰＷＭ信号生成回路２６０と同様であるため、対応する部分には同一符号を付し、説明を省略する。
【００５２】
各遅延回路４６３は、それぞれ１６個の遅延器を直列接続することによって構成されている。遅延回路４６３−１は、９ビットカウンタ２６２からカウント値「１６」を受け取ると、最終段の遅延器（図示略）に格納されているカウント値「０」をコンパレータ２６４−２及び遅延回路４６３−２に出力し、遅延回路４６３−２は、遅延回路４６３−１からカウント値「１６」を受け取ると、最終段の遅延器（図示略）に格納されているカウント値「０」をコンパレータ２６４−３及び遅延回路４６３−３に出力し、・・・、遅延回路４６３−３１は、遅延回路４６３−３０からカウント値「１６」を受け取ると、最終段の遅延器（図示略）に格納されているカウント値「０」をコンパレータ２６４−３２に出力する。
【００５３】
各遅延回路４６３−１〜３１がこのような処理を実行することにより、各遅延回路４６３−１〜３１から出力されるカウント値は、それぞれ前掲図４に示す各演算回路２６４−１〜３１から出力される演算値と同様となり、これにより前掲図６に示すＰＷＭ信号（ＣＨ１〜ＣＨ３２）と同じＰＷＭ信号（ＣＨ１〜ＣＨ３２）を得ることができる。以上説明したように、演算回路２６３の代わりに遅延回路４６３を設けて第１ＰＷＭ信号生成回路４６０を構成することも可能である。
【００５４】
上述した本実施形態では、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）が２μｓの時間間隔で順次立ち上がっていく場合について説明したが、この時間間隔をどのように設定するかは、ＰＷＭ信号生成回路２５０の設計等に応じて任意に変更可能である。また、スイッチング素子のスイッチング状態を切り換えるために必要な時間や時間間隔は、必ずしも均一である必要はなく、不均一に設定することも可能である。また、各ＰＷＭ信号（ＣＨ１〜ＣＨ３２）の立ち上がり時間差は、最大６２μｓになるように設定したが、この立ち上がり時間差の最大値をどのような値に設定するかは、ＰＷＭ信号生成回路２５０の設計等に応じて任意に変更可能である。
【００５５】
また、スイッチング素子として、トランジスタを利用した場合には、スイッチング状態を切り換えるために必要な通電時間が１０数μｓ程度であるため、各チャネルについて１０数μｓ以上の時間をずらすようにすれば良い。また、本実施形態では、全てのチャネル（３２チャネル）を制御したが、例えば５つ程度のチャネルを制御してずらし時間を確保するようにしても良い。また、本実施形態では、自動ピアノ２００に設けられた全てのソレノイド１１０を同時に駆動する場合について説明したが、必ずしも全てのソレノイド１１０を同時に駆動する場合に限定する趣旨ではない。すなわち、本発明は、複数のソレノイドのうち、同時に少なくとも２つ以上のソレノイドを駆動する場合であれば、どのような場合にも適用可能である。また、上述した本実施形態では、１チャネル毎に２μｓのずらし時間を設定したが、２チャネル毎、４チャネル毎等、数チャネル毎に該ずらし時間を設定しても良い。また、２チャネル毎にずらした後、４チャネル毎にずらす等、ずらすチャネルの数を適宜変更するようにしても良い。
【００５６】
また、上述した本実施形態では、ＰＷＭ信号生成回路２５０から供給されるＰＷＭ信号に応じてスイッチング状態を切り換えるスイッチ手段として、ｎチャネルＭＯＳＦＥＴ１３０を例示したが、寄生容量を有するスイッチング素子であれば、どのようなスイッチング素子にも適用可能である。また、本実施形態では、９ビットカウンタ２６２を例示したが、何ビットカウンタを用いるかは、ＰＷＭ信号生成回路の設計等に応じて適宜変更可能である。
【００５７】
また、上述した本実施形態では、各鍵１を突き上げ駆動するアクチュエータとして、ソレノイド１１０を例示したが、供給される電源電圧に応じて各鍵１を突き上げ駆動するものであれば、どのようなものにも適用可能である。また、ソレノイドの駆動対象として、該鍵１のほか、例えば自動ピアノ２００のペダル（図示略）等にも適用可能である。
【００５８】
また、上述した本実施形態では、自動ピアノ２００を例に説明したが、オルガン、チェンバロ等、複数のアクチュエータを用いて自動演奏が可能なあらゆる鍵盤楽器に適用可能である。なお、本発明は、鍵盤楽器に限らず、例えば複数のアクチュエータを用いて複数の部材を同時に駆動することが可能な電子楽器等、あらゆる電子機器に適用可能である。
【００５９】
また、上述した自動ピアノ２００に係る諸機能（例えば、ＰＷＭ信号生成回路２５０に係る機能等）をソフトウェアによって実現することも可能である。具体的には、記録媒体（例えば、ＣＤ−ＲＯＭ等）から自動ピアノ２００に演算処理（図３等参照）に係るプログラムをインストールする、あるいは該ソフトウェアを備えたサーバから種々のネットワーク（例えば、インターネット等）を介して自動ピアノ２００にインストールする。このように、上述した諸機能をソフトウェアによって実現することも可能である。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、複数のアクチュエータを同時に駆動する場合において、大きなスパイクノイズの発生や電圧降下による影響を抑制することが可能となる。
【図面の簡単な説明】
【図１】本実施形態における自動ピアノの構成を示す図である。
【図２】同実施形態に係る第１ＰＷＭ信号生成回路の構成を示す図である。
【図３】同実施形態に係る演算処理のフローを示す図である。
【図４】同実施形態に係る９ビットカウンタ及び演算回路から出力されるカウント値及び演算値を示す図である。
【図５】同実施形態に係るカウント値若しくは演算値と、ＰＷＭ信号との関係を示すタイミングチャートである。
【図６】同実施形態に係るＰＷＭ信号のタイミングチャートを示す図である。
【図７】変形例１に係る第１ＰＷＭ信号生成回路を説明するための図である。
【図８】変形例２に係る第１ＰＷＭ信号生成回路を説明するための図である。
【図９】鍵駆動制御装置の構成を示す図である。
【図１０】ＰＷＭ信号のタイミングチャートを示す図である。
【符号の説明】
１１０・・・ソレノイド、１３０・・・ｎチャネルＭＯＳＦＥＴ、２００・・・自動ピアノ、２１１・・・記憶装置、２４０・・・コントローラ、２５０・・・ＰＷＭ信号生成回路、２６０、３６０、４６０・・・第１ＰＷＭ信号生成回路、２７０・・・第２ＰＷＭ信号生成回路、２８０・・・第３ＰＷＭ信号生成回路、３００・・・鍵駆動制御装置、２６１・・・ラッチ回路、２６２・・・９ビットカウンタ、２６３、３６３・・・演算回路、２６４・・・コンパレータ、４６３・・・遅延回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an actuator drive control device, a keyboard drive key drive control device, an actuator drive control method, and an actuator drive control program.
[0002]
[Prior art]
A keyboard instrument such as a piano has a so-called automatic performance function that performs automatic performance by driving a key up according to a power supply voltage supplied by a plurality of actuators (solenoids, etc.) provided for each key. Things are widespread.
[0003]
FIG. 9 is a diagram showing a schematic configuration of a key drive control device 100 in a keyboard instrument having an automatic performance function.
A solenoid 110-k (k = 1 to n) is provided for each of a plurality of keys (for example, 88 keys) of the keyboard instrument, and drives up the corresponding key. One end of the solenoid 110-k is connected to the drain of an n-channel MOSFET (Metal Oxide Semiconductor FET) 130-k (k = 1 to n), and the power supply voltage V is applied to the other end.
The diode 120-k (k = 1 to n) is connected in parallel to the solenoid 110-k, and when the n-channel MOSFET 130-k is switched to the OFF state, the current that has already flowed to the solenoid 110-k is kicked back. Loop as.
[0004]
The n-channel MOSFET 130-k controls the supply of the power supply voltage V to the solenoid 110-k by switching the switching state according to the PWM signal supplied from the PWM signal generation circuit 150. The source of the n-channel MOSFET 130-k is grounded, and the PWM signal is input to the gate via the resistor 140-k (k = 1 to n). Note that the solenoid 110-k, the diode 120-k, the n-channel MOSFET 130-k, and the resistor 140-k are simply referred to as the solenoid 110, the diode 120, the n-channel MOSFET 130, and the resistor 140 unless it is necessary to distinguish them.
[0005]
The PWM signal generation circuit 150 controls each PWM signal (CH1 to CHn) subjected to pulse width modulation so as to have a duty ratio corresponding to a target value of an average current to be passed through each solenoid 110 under the control of a controller (not shown). Are supplied to the corresponding n-channel MOSFETs 130. As a result, the on / off state of the n-channel MOSFET 130 is switched at a timing according to the duty ratio. When the n-channel MOSFET 130 is in the on state, a current from the power supply voltage V flows to the solenoid 110 and is switched to the off state. In this case, the current flowing through the solenoid 110 is looped as a kickback current and gradually attenuates. As a result, an average current that matches or approximates the target value flows through each solenoid 110, and the corresponding key is driven with a strength corresponding to the target value.
[0006]
  FIG. 10 shows the PWM signal supplied from the PWM signal generation circuit 150 to the n-channel MOSFET 130 when the command for simultaneously driving the plurality of solenoids 110 is sent from the controller to the PWM signal generation circuit 150. It is a figure which shows the timing chart of the switching current supplied to the PWM signal generation circuit 150 in order to switch a switching state.
  When the PWM signal generation circuit 150 receives, for example, a command to simultaneously drive a plurality of solenoids 110-1 to 110-n from the controller, the PWM signals (CH1 to CHn) corresponding to these solenoids are simultaneously switched from a low level to a high level. The n-channel MOSFETs 130-1 to 130-n are switched from the off state to the on state, thereby simultaneously driving the solenoids 110-1 to 110-n. Therefore, for example, n = 32, and when switching the n-channel MOSFETs 130 for 32 channels from the OFF state to the ON state at the same time, 32 * i (one n-channel MOSFET 13The current necessary for switching the zero switch is i) is supplied to the PWM signal generation circuit 150.
[0007]
[Problems to be solved by the invention]
As described above, when simultaneously driving a plurality of solenoids 110, if a plurality of PWM signals are raised simultaneously, a large spike noise is generated in the current flowing in the PWM signal generation circuit 150 due to the parasitic capacitance of the n-channel MOSFET 130 at the timing of the rise. appear. In addition, since a plurality of PWM signals are activated at the same time, the load applied to the power source for driving each solenoid 110 is increased, and the influence of the voltage drop is increased.
[0008]
The present invention has been made in view of the circumstances described above, and an actuator drive control device and keyboard instrument capable of suppressing the effects of large spike noise and voltage drop when simultaneously driving a plurality of actuators. It is an object to provide a key drive control device, an actuator drive control method, and an actuator drive control program.
[0009]
[Means for Solving the Problems]
  In order to solve the above-mentioned problems, the present inventionAffectThe actuator drive control deviceFor key driving provided for each key of keyboard instrumentA plurality of switch means provided corresponding to each of the plurality of actuators and switching on / off states in accordance with a supplied drive signal;2The drive status of two or more actuatorsAt least from off to onWhen a command to be changed is input,According to the directiveEach switch means provided corresponding to the actuator whose driving state should be changedWhereasSwitching stateFrom off to onSwitchThe timing is shifted for each switch means by the time required for switching the switching state.Generate the drive signaldo itAnd a switching control means for supplying.
[0010]
  According to such an actuator drive control device,For key driving provided for each key of keyboard instrumentSimultaneously out of multiple actuators2The drive status of two or more actuatorsAt least from off to onWhen a command to be changed is input,According to the directiveEach switch means provided corresponding to the actuator whose driving state should be changedWhereasSwitching stateFrom off to onSwitchThe timing is shifted for each switch means by the time required for switching the switching state.Drive signalGenerationTo supply.
[0011]
  Also, in the present inventionAffectThe key drive control device is provided corresponding to each key of the keyboard instrument, and is provided corresponding to each of the plurality of actuators that push up and drive the corresponding key according to the supplied power supply voltage, A plurality of switch means for controlling the supply of power supply voltage to the corresponding actuator by switching the on / off state in accordance with the supplied drive signal, and among the plurality of actuators,2The drive status of two or more actuatorsAt least from off to onWhen a command to be changed is input,According to the directiveEach switch means provided corresponding to the actuator whose driving state should be changedWhereasSwitching stateFrom off to onSwitchThe timing is shifted for each switch means by the time required for switching the switching state.Generate the drive signaldo itAnd a switching control means for supplying.
[0012]
  Also, in the present inventionAffectThe actuator drive control deviceFor key driving provided for each key of keyboard instrumentAn actuator drive control device that controls the drive of each actuator by supplying a drive signal to each switch means provided corresponding to each of a plurality of actuators to switch the on / off state of the switch means. Among the plurality of actuators.2The drive status of two or more actuatorsAt least from off to onWhen a command to be changed is input,According to the directiveEach switch means provided corresponding to the actuator whose driving state should be changedWhereasSwitching stateFrom off to onSwitchThe timing is shifted for each switch means by the time required for switching the switching state.Generate the drive signaldo itA switching control means for supplying is provided.
[0013]
  Also, in the present inventionAffectThe actuator drive control method isFor key driving provided for each key of keyboard instrumentAn actuator drive control method for controlling the drive of each actuator by supplying a drive signal to each switch means provided corresponding to each of a plurality of actuators to switch the on / off state of the switch means. Among the plurality of actuators.2The drive status of two or more actuatorsAt least from off to onWhen a command to be changed is input,According to the directiveEach switch means provided corresponding to the actuator whose driving state should be changedWhereasSwitching stateFrom off to onSwitchThe timing is shifted for each switch means by the time required for switching the switching state.Generate the drive signaldo itIt is characterized by supplying.
[0014]
  According to this actuator drive control method,For key driving provided for each key of keyboard instrumentSimultaneously out of multiple actuators2The drive status of two or more actuatorsAt least from off to onWhen a command to be changed is input,According to the directiveEach switch means provided corresponding to the actuator whose driving state should be changedWhereasSwitching stateFrom off to onSwitchThe timing is shifted for each switch means by the time required for switching the switching state.Drive signalGenerationTo supply.
[0015]
  Also, in the present inventionAffectThe actuator drive control program isFor key driving provided for each key of keyboard instrumentA computer of an actuator drive control device that controls the drive of each actuator by supplying a drive signal to each switch means provided corresponding to each of a plurality of actuators to switch the on / off state of the switch means In addition, among the plurality of actuators,2The drive status of two or more actuatorsAt least from off to onWhen a command to be changed is input,According to the directiveEach switch means provided corresponding to the actuator whose driving state should be changedWhereasSwitching stateFrom off to onSwitchThe timing is shifted for each switch means by the time required for switching the switching state.Generate the drive signaldo itIt is characterized by realizing the function to be supplied.
[0016]
  According to such an actuator drive control program,For key driving provided for each key of keyboard instrumentSimultaneously out of multiple actuators2The drive status of two or more actuatorsAt least from off to onWhen a command to be changed is input,According to the directiveEach switch means provided corresponding to the actuator whose driving state should be changedWhereasSwitching stateFrom off to onSwitchThe timing is shifted for each switch means by the time required for switching the switching state.Drive signalGenerationTo supply.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments will be described below for easier understanding of the present invention. Such an embodiment shows one aspect of the present invention, and is not intended to limit the present invention, and can be arbitrarily changed within the scope of the present invention.
[0018]
A. This embodiment
(1) Configuration of the embodiment
FIG. 1 is a diagram for explaining the configuration of a piano (hereinafter referred to as an automatic piano) 200 having an automatic performance function.
[0019]
<Mechanical configuration of automatic piano 200>
The automatic piano 200 includes a plurality of keys (for example, 88 keys) 1, an action mechanism 3 for transmitting the movement of each key 1 to the hammer 2, a string 4 hit by the hammer 2, and a solenoid 110 shown in FIG. , A solenoid unit 5 composed of a diode 120, an n-channel MOSFET 130, etc., a damper 6 that stops vibration of the string 4, and a stopper 8 that restricts the movement of the hammer 2 under the control of the controller 240 (moves in the direction of the arrow in the figure) Mute mechanism). In addition, the automatic piano 200 includes substantially the same mechanism (for example, a back check 7 that prevents the hammer 2 from being ramped up) mounted on a conventional piano.
[0020]
<Electrical configuration of automatic piano 200>
The automatic piano 200 stores performance data in a controller 240 composed of a CPU (Central Processing Unit), ROM (Read Only Memory), RAM (Random Access Memory) and the like, and a recording medium composed of a magnetic disk, an optical disk, and the like. A storage device 211 and a PWM signal generation circuit 250 that generates a PWM signal based on a command sent from the controller 240 and supplies the PWM signal to the solenoid unit 5 are provided.
[0021]
The controller 240 controls each part of the automatic piano 200 based on various control programs stored in a ROM or the like, and sends a command to the PWM signal generation circuit 250 based on performance data supplied from the storage device 211 or the like. By controlling the position of each solenoid 110 provided corresponding to each key 1, mechanical musical tone generation control by string striking is performed.
Here, the key drive control device 300 according to the present embodiment is substantially the same as the key drive control device 100 shown in FIG. 9 except that a PWM signal generation circuit 250 is provided instead of the PWM signal generation circuit 150. It is a configuration. Therefore, the following description will focus on the configuration of the PWM signal generation circuit 250.
[0022]
The PWM signal generation circuit 250 applies each PWM signal (CH1 to CH1) subjected to pulse width modulation so as to have a duty ratio corresponding to the target value of the average current to be passed through each solenoid 110 corresponding to the key (for example, 88 keys) 1. CH88) and supplies them to the corresponding n-channel MOSFETs 130, and is constituted by a first PWM signal generation circuit 260, a second PWM signal generation circuit 270, and a third PWM signal generation circuit 280.
[0023]
The first PWM signal generation circuit 260 generates each PWM signal (CH1 to CH32) subjected to pulse width modulation and supplies these to the corresponding n-channel MOSFETs 130-1 to 130-2. Similarly, the second PWM signal generation circuit 270 and the third PWM signal generation circuit 280 generate the respective PWM signals (CH33 to CH65) and PWM signals (CH66 to CH88) that have been subjected to pulse width modulation, and correspond to these n signals. The channel MOSFETs 130-33 to 65 and the n-channel MOSFETs 130-66 to 88 are supplied. Thus, in this embodiment, 88 channels of PWM signals are generated using the first to third PWM signal generation circuits, but 88 channels of PWM signals are generated using several PWM signal generation circuits. It can be changed as appropriate according to the design of the key drive control device 300 or the like.
[0024]
Hereinafter, the configuration of the first PWM signal generation circuit 260 will be described with reference to FIG. Note that the second PWM signal generation circuit 270 and the third signal generation circuit 280 have the same control as those of the first PWM signal generation circuit 260, although the control channels are different.
[0025]
FIG. 2 is a diagram illustrating a configuration of the first PWM signal generation circuit 260.
The first PWM signal generation circuit 260 includes a latch circuit 261-k (k = 1 to 32), a 9-bit counter 262, an arithmetic circuit 263-k (k = 1 to 31), and a comparator 264-k (k = 1). To 32). Note that the latch circuit 261, the arithmetic circuit 263-k, and the comparator 264-k are referred to as a latch circuit 261, an arithmetic circuit 263, and a comparator 264 when it is not necessary to distinguish between them.
[0026]
The latch circuit 261 outputs a drive instruction value (drive instruction value range; “0” to “511”) corresponding to the target value of the average current to be supplied to each solenoid 110 included in the command sent from the controller 240 to the comparator 264. Output to -k. More specifically, the controller 240 sets the drive instruction value to a large value (for example, “400” or the like) when increasing the duty ratio according to the target value of the average current to be passed through each solenoid 110-k. On the other hand, when the duty ratio is decreased, the drive instruction value is set to a small value (for example, “100” or the like).
The 9-bit counter 262 is a counter that counts an 8 MHz clock input from the controller 240. Each time the clock is input, the count value is incremented by “1” and the count result (in detail, “0 ”To“ 511 ”) are output to the comparator 264-1 and the arithmetic circuit 263-1.
[0027]
The arithmetic circuit 263 executes the arithmetic processing shown in FIG. 3 every time a count value is input from the 9-bit counter 262 or every time an arithmetic value is input from the arithmetic circuit 263 provided in the preceding stage.
FIG. 3 is a diagram illustrating a flow of arithmetic processing executed by the arithmetic circuit 263, and FIG. 4 is a diagram illustrating count values and arithmetic values output from the 9-bit counter 262 and the arithmetic circuit 263. In order to facilitate understanding of the description, the following description will be made by taking the arithmetic processing by the arithmetic circuit 263-1 as an example.
[0028]
  For example, when the arithmetic circuit 263-1 receives the count value “0” from the 9-bit counter 262 (step S1), the arithmetic circuit 263-1 subtracts “16” from the count value “0” (step S2), and the subtraction result is positive. Whether or not (step S3). Here, since the subtraction result is negative (“−16”), the arithmetic circuit 263-1 determines “NO”, and the process proceeds to step S5. When “512” is added to the subtraction result in step S5, the arithmetic circuit 263-1 proceeds to step S4, and the addition result “496”."The calculation value is output to the comparator 264-2 and the calculation circuit 263-2 at the subsequent stage, and the calculation process is terminated.
[0029]
On the other hand, for example, when the arithmetic circuit 263-1 receives the count value “50” from the 9-bit counter 262 (step S1), it subtracts “16” from the count value “50” (step S2), and the subtraction result is correct. Is determined (step S3). Here, since the subtraction result is positive (“34”), the arithmetic circuit 263-1 determines “YES” and proceeds to step S4. In step S4, the arithmetic circuit 263-1 outputs the subtraction result “34” as an arithmetic value to the comparator 264-2 and the arithmetic circuit 263-2 at the subsequent stage, and ends the arithmetic processing.
[0030]
Each arithmetic circuit 263 obtains the arithmetic values shown in FIG. 4 (the range of arithmetic values; “0” to “511”) by performing arithmetic processing similar to the above. Note that the specific operation of the arithmetic circuits 263-2 to 32-32 to which an arithmetic value is input instead of the count value can be described in substantially the same manner as described above, and is therefore omitted.
[0031]
The comparator 264 compares the count value output from the 9-bit counter 262 or the operation value output from the arithmetic circuit 263 with the drive instruction value output from the latch circuit 261, and controls the PWM signal based on the comparison result. .
FIG. 5 is a timing chart showing the relationship between the count value or the calculated value and the PWM signal (CH1 to CH32). The timing chart shown in FIG. 5 assumes a case where the drive instruction value “256” is output from each latch circuit 261.
[0032]
As shown in FIG. 5A, the count value of the 9-bit counter 262 monotonously increases by “1” from “0” to “511” every time an 8 MHz clock is input. The comparator 264-1 compares the count value output from the 9-bit counter 262 with the drive instruction value “256” output from the latch circuit 261-1, and compares the count value with the drive instruction value or less (details). In other words, during the period in which the count value is “0” to “256”), the PWM signal (CH1) is maintained at a high level. The n-channel MOSFET 130-1 (refer to FIG. 9) is in a state where the PWM signal (CH1) rises to a high level (count value; corresponding to “0”) and then falls again to a low level (count value; “256”). ), And the corresponding solenoid 110-1 is driven.
[0033]
The specific operation of the other comparators 264-2 to 33 can be described in the same manner as the comparator 264-1 except that a calculation value is input instead of the count value, and is therefore omitted. .
Hereinafter, the operation of the PWM signal generation circuit 250 when a command to simultaneously drive the plurality of solenoids 110 is sent from the controller 240 with reference to FIG. In order to facilitate understanding of the description, the first PWM signal generation circuit 260 will be described below as an example.
[0034]
(2) Operation of the embodiment
For example, when simultaneously driving a plurality of solenoids 110-1 to 32, the controller 240 sets the drive instruction values to be set in the latch circuits 261-1 to 32 (for convenience, the drive instruction values to be set in the latch circuits are all “ 256 ”) is transmitted to the first PWM signal generation circuit 260.
Each of the latch circuits 261-1 to 32 receives the drive instruction value from the controller 240 and outputs it to the corresponding comparators 264-1 to 32.
The 9-bit counter 262 increments the count value by “1” every time an 8 MHz clock is input, and sequentially outputs the incremented count value to the comparator 264-1 and the arithmetic circuit 263-1. As a result, the count value of the 9-bit counter 262 monotonously increases by “1” from “0” to “511” every time an 8 MHz clock is input (see the hatched portion shown in FIG. 5A). .
[0035]
On the other hand, every time the count value is input from the 9-bit counter 262, the arithmetic circuit 263-1 provided in the subsequent stage of the 9-bit counter 262 executes the arithmetic processing shown in FIG. As a result, when the count value “16” is input from the 9-bit counter 262 (the count value of the 9-bit counter 262; “16”), the arithmetic value of the arithmetic circuit 263-1 becomes “0”, and thereafter “511”. "Is increased monotonously by" 1 "(see the shaded area shown in FIG. 5B).
Similarly, the arithmetic circuit 263-2 provided in the subsequent stage of the arithmetic circuit 263-1 executes the arithmetic processing shown in FIG. 3 every time an arithmetic value is input from the arithmetic circuit 263-1. As a result, when the calculation value “16” is input from the calculation circuit 263-1 (the count value of the 9-bit counter 262; “32”), the calculation value of the calculation circuit 263-2 becomes “0”. It increases monotonically by “1” up to “511” (see the hatched portion shown in FIG. 5C).
[0036]
Each arithmetic circuit 263-k executes the same processing as described above. As a result, the arithmetic value of each arithmetic circuit 263-31 provided in the final stage of the first PWM signal generation circuit 260 is obtained from the arithmetic circuit 263-30. When the operation value “16” is input (the count value of the 9-bit counter 262; “496”), it becomes “0”, and thereafter increases monotonically by “1” to “511” (shown in FIG. 5D). , See shaded area).
[0037]
Each of the comparators 264-1 to 32 provided in the first PWM signal generation circuit 260 outputs a count value output from the 9-bit counter 262 or an operation value output from the operation circuit 263-k, and an output from the latch circuit 261-k. The drive instruction value is compared, and the PWM signal is controlled based on the comparison result.
[0038]
As described above, each of the comparators 264-1 to 32 has a period during which the count value or calculation value is equal to or less than the drive instruction value (more specifically, a period during which the count value or calculation value is “0” to “256”). ), The PWM signals (CH1 to CH32) are maintained at a high level. As a result, as shown in FIG. 6, the PWM signal (CH2) rises after the shift time of 2 μs has elapsed after the PWM signal (CH1) rises, and further after the PWM signal (CH2) rises, the shift time. After a certain 2 μs has elapsed, the PWM signal (CH3) rises,..., And after a shift time of 2 μs has elapsed since the PWM signal (CH31) has risen, the PWM signal (CH32) rises.
[0039]
Thus, the reason why the shift time is set to 2 μs is that the energization time required for switching the switching state of each n-channel MOSFET 130 is 50 to 200 ns, and the shift time is set to be longer than the energization time. This is because the occurrence of spike noise (see the section of the prior art) can be suppressed. In the following description, it is assumed that the shift time is set to 2 μs, but what value the shift time is set to can be arbitrarily changed in consideration of the energization time.
[0040]
Each PWM signal (CH1 to CH32) sequentially rises at the above-described time interval of 2 μs, and after 62 μs (<64 μs; PWM signal period) has elapsed since the PWM signal (CH1) rises, the PWM signal (CH32). ) Stand up. As a result, in the n-channel MOSFETs 130-1 to 130-32 to which the PWM signals (CH1 to CH32) are supplied, the OFF state is sequentially switched to the ON state at time intervals of 2 μs, and the corresponding solenoids 110-1 to 32 are set to 2 μs. Are sequentially driven at the time intervals. As a result, a plurality of corresponding keys are simultaneously driven with an intensity corresponding to the target value, and a plurality of sounds are generated almost simultaneously. At this time, the current flowing through the first PWM signal generation circuit 260 is equivalent to one channel. (Even if the second and third PWM signal generation circuits 270 and 280 are used in the same cycle, only three channels are required) (see the switching current shown in FIG. 6).
[0041]
Here, since the rise time difference between the PWM signals (CH1 to CH32) is 62 μs at the maximum as described above, the rise time difference between the plurality of sounds generated by driving the solenoids 110-1 to 32 is 62 μs at the maximum. become. However, this time difference is very small compared to the rise time difference (usually several ms or the like) of a plurality of sounds that can be identified by the human ear. That is, even when the solenoids 110-1 to 32 are driven by being shifted by 2 μs, there is no problem because it is heard by the listener as if they are simultaneously sounding.
[0042]
As described above, when the first PWM signal generation circuit 260 according to the present embodiment receives commands to simultaneously drive the plurality of solenoids 110-1 to 110-32 from the controller 240, the corresponding n-channel MOSFETs 130-1 to 130-32 are received. A plurality of PWM signals (CH1 to CH32) to be supplied to are sequentially started at a time interval of 2 μs without simultaneously rising, and the n-channel MOSFETs 130-1 to 32 are sequentially switched from an off state to an on state at a time interval of 2 μs. Go. As a result, compared with the case where a plurality of PWM signals (CH1 to CH32) supplied to the n-channel MOSFETs 130-1 to 32 are simultaneously started, spike noise generated when switching the switching state of the n-channel MOSFETs 130-1 to 32 is generated. Can be reduced.
[0043]
Here, since the rise time difference between the PWM signals (CH1 to CH32) is 62 μs at the maximum as described above, the rise time difference between the plurality of sounds generated by driving the solenoids 110-1 to 32 is 62 μs at the maximum. become. However, this time difference is very small compared to the rise time difference (usually several ms or the like) of a plurality of sounds that can be identified by the human ear. That is, even when the solenoids 110-1 to 32 are driven by being shifted by 2 μs, there is no problem because it sounds as if they are simultaneously sounding. Note that the object of the present invention is to generate a plurality of sounds simultaneously. That is, when generating a plurality of sounds using a MIDI sound source or the like, an invention that enables a richly expressive performance such as a live performance by slightly shifting the sound generation timing (for example, disclosed in JP-A-7-244479) It should be noted that the idea and the like are different from those of the invention.
[0044]
Further, as described above, the n-channel MOSFETs 130-1 to 130-32 are switched from the off state to the on state at time intervals of 2 μs, and the solenoids 110-1 to 32 are driven. The switching current flowing through the generation circuit is distributed channel by channel and is kept constant regardless of the number of n-channel MOSFETs 130 (ie, the number of channels) whose switching state should be switched. On the other hand, since the power required for generating the PWM signal gradually increases, the n-channel MOSFETs 130-1 to 130-32 are simultaneously switched from the off state to the on state to drive the solenoids 110-1 to 32. Thus, the influence of the voltage drop can be reduced.
[0045]
B. Modified example
Although one embodiment of the present invention has been described above, the above embodiment is merely an example, and various modifications can be made to the above embodiment without departing from the spirit of the present invention. As modifications, for example, the following can be considered.
[0046]
<Modification 1>
FIG. 7A is a diagram illustrating a schematic configuration of the first PWM signal generation circuit 260 according to the present embodiment, and FIG. 7B illustrates a schematic configuration of the first PWM signal generation circuit 360 according to the first modification. FIG. In FIG. 7, only the 9-bit counter and the arithmetic circuit constituting each first PWM signal generation circuit are shown for easy understanding of the description, and other components (comparators, etc.) are omitted. .
[0047]
In the above-described embodiment, the case where the first PWM signal generation circuit 260 is formed by connecting 31 arithmetic circuits 263-1 to 31-31 in series as shown in FIG. However, when a large number of arithmetic circuits 263 are connected in series in this way, the delay time due to the arithmetic becomes so large that it cannot be ignored, and the signal waveform input to the arithmetic circuit 263 at the subsequent stage is greatly disturbed. Problems arise.
Therefore, in the first modification, the first PWM signal generation circuit 360 is formed by suppressing the number of arithmetic circuits connected in series to a maximum of four as shown in FIG.
[0048]
As shown in FIG. 7B, the first PWM signal generation circuit 360 is provided with arithmetic circuits 363-1 to 363-7. Each arithmetic circuit 363-k (k = 1 to 7) is an arithmetic circuit provided in place of the arithmetic circuit 263-4 * k (k = 1 to 7) shown in FIG.
Arithmetic circuits 263-5 to 7 are connected in series to the arithmetic circuit 363-1, arithmetic circuits 263-9 to 11 are connected in series to the arithmetic circuit 363-2,. 7, arithmetic circuits 263-29 to 31 are connected in series, and the count value of the 9-bit counter 262 is input to each arithmetic circuit 363-1 to 7-3.
[0049]
Upon receiving the count value of the 9-bit counter 262, each arithmetic circuit 363-k (k = 1 to 7) executes a process of subtracting “64 * k (k = 1 to 7)” from the count value. Specifically, upon receiving the count value of the 9-bit counter 262, the arithmetic circuit 363-1 executes a step of subtracting “64” from the count value instead of step S2 shown in FIG. When the arithmetic circuit 363-2 receives the count value of the 9-bit counter 262, the arithmetic circuit 363-2 executes a step of subtracting “128” from the count value instead of step S2. When the count value of the 9-bit counter 262 is received, a step of subtracting “448” from the count value is executed instead of step S2. Note that other steps (for example, step S3 and the like) executed by the arithmetic circuits 363-1 to 7 are not described because they can be described in the same manner as in the above-described embodiment.
[0050]
When each arithmetic circuit 363-1 to 7 performs such processing, it is possible to obtain the same arithmetic value as the arithmetic value shown in FIG. 4, and thereby the PWM signals (CH <b> 1 to CH <b> 32 shown in FIG. 6). The same PWM signal (CH1 to CH32) can be obtained. As described above, the first PWM signal generation circuit 360 can be formed by limiting the number of arithmetic circuits connected in series to a maximum of four. Note that the maximum number of arithmetic circuits connected in series (for example, setting the number of arithmetic circuits connected in series non-uniformly) depends on the design of the PWM signal generation circuit, etc. It can be changed arbitrarily.
[0051]
<Modification 2>
FIG. 8 is a diagram illustrating a configuration of the first PWM generation signal circuit 460 according to the second modification. The first PWM generation signal circuit 460 includes a delay circuit 463-k (k = 1 to 31) instead of the arithmetic circuit 263-k (k = 1 to 31) shown in FIG. Since the other configuration is the same as that of the first PWM signal generation circuit 260 shown in FIG. 2, the corresponding parts are denoted by the same reference numerals and description thereof is omitted.
[0052]
Each delay circuit 463 is configured by connecting 16 delay devices in series. When the delay circuit 463-1 receives the count value “16” from the 9-bit counter 262, the delay circuit 463-1 uses the count value “0” stored in the final stage delay unit (not shown) as the comparator 264-2 and the delay circuit 463-463. When the delay circuit 463-2 receives the count value “16” from the delay circuit 463-1, the delay circuit 463-2 outputs the count value “0” stored in the delay device (not shown) at the final stage. 3 and the delay circuit 463-3,..., The delay circuit 463-31 receives the count value “16” from the delay circuit 463-30 and stores it in the final stage delay device (not shown). Count value “0” is output to the comparator 264-32.
[0053]
When each delay circuit 463-1 to 31 executes such processing, the count value output from each delay circuit 463-1 to 31 is calculated from each arithmetic circuit 264-1 to 31 shown in FIG. This is the same as the operation value that is output, whereby the same PWM signals (CH1 to CH32) as the PWM signals (CH1 to CH32) shown in FIG. 6 can be obtained. As described above, the first PWM signal generation circuit 460 can be configured by providing the delay circuit 463 instead of the arithmetic circuit 263.
[0054]
In the above-described embodiment, the case where each PWM signal (CH1 to CH32) sequentially rises at a time interval of 2 μs has been described. How to set this time interval is determined by the design of the PWM signal generation circuit 250. It can be arbitrarily changed according to the above. Further, the time and time interval required for switching the switching state of the switching element are not necessarily uniform, and can be set non-uniformly. Further, the rise time difference of each PWM signal (CH1 to CH32) is set to be 62 μs at the maximum, but what value is set to the maximum value of this rise time difference depends on the design of the PWM signal generation circuit 250, etc. It is possible to change arbitrarily according to.
[0055]
Further, when a transistor is used as the switching element, the energization time necessary for switching the switching state is about 10 tens μs, so that the time of 10 tens μs or more may be shifted for each channel. Further, in the present embodiment, all channels (32 channels) are controlled. However, for example, about 5 channels may be controlled to ensure a shift time. In the present embodiment, the case where all the solenoids 110 provided in the automatic piano 200 are driven simultaneously has been described. However, the present invention is not necessarily limited to the case where all the solenoids 110 are driven simultaneously. That is, the present invention can be applied to any case as long as at least two or more solenoids are driven simultaneously among a plurality of solenoids. In the present embodiment described above, a shift time of 2 μs is set for each channel. However, the shift time may be set for every several channels, such as every two channels, every four channels, and the like. Alternatively, the number of channels to be shifted may be changed as appropriate, such as shifting every two channels and then shifting every four channels.
[0056]
  In the above-described embodiment, the PWM signal is used.IssueThe n-channel MOSFET 130 is exemplified as the switching means for switching the switching state in accordance with the PWM signal supplied from the circuit 250. However, the switching means can be applied to any switching element as long as it has a parasitic capacitance. In the present embodiment, the 9-bit counter 262 is exemplified. However, how many bit counters are used can be appropriately changed according to the design of the PWM signal generation circuit.
[0057]
In the above-described embodiment, the solenoid 110 is illustrated as an actuator for driving the keys 1 to push up. However, any actuator may be used as long as the keys 1 are driven to be driven according to the supplied power supply voltage. It is also applicable to. In addition to the key 1, the solenoid can be driven, for example, a pedal (not shown) of the automatic piano 200 or the like.
[0058]
In the above-described embodiment, the automatic piano 200 has been described as an example. However, the present invention can be applied to any keyboard instrument that can perform automatically using a plurality of actuators such as an organ and a harpsichord. The present invention is not limited to keyboard instruments, and can be applied to all electronic devices such as electronic musical instruments that can simultaneously drive a plurality of members using a plurality of actuators.
[0059]
Further, various functions related to the automatic piano 200 described above (for example, functions related to the PWM signal generation circuit 250, etc.) can be realized by software. Specifically, a program related to arithmetic processing (see FIG. 3 and the like) is installed on the automatic piano 200 from a recording medium (for example, CD-ROM), or various networks (for example, the Internet) are installed from a server equipped with the software. Etc.) is installed in the automatic piano 200. Thus, the various functions described above can be realized by software.
[0060]
【The invention's effect】
As described above, according to the present invention, when a plurality of actuators are driven at the same time, it is possible to suppress the effects of large spike noise and voltage drop.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of an automatic piano in the present embodiment.
FIG. 2 is a diagram showing a configuration of a first PWM signal generation circuit according to the same embodiment.
FIG. 3 is a diagram showing a flow of arithmetic processing according to the embodiment.
FIG. 4 is a diagram showing a count value and an operation value output from a 9-bit counter and an operation circuit according to the embodiment.
FIG. 5 is a timing chart showing a relationship between a count value or a calculated value and a PWM signal according to the embodiment.
FIG. 6 is a view showing a timing chart of a PWM signal according to the embodiment.
FIG. 7 is a diagram for explaining a first PWM signal generation circuit according to Modification 1;
FIG. 8 is a diagram for explaining a first PWM signal generation circuit according to a second modification.
FIG. 9 is a diagram illustrating a configuration of a key drive control device.
FIG. 10 is a diagram illustrating a timing chart of a PWM signal.
[Explanation of symbols]
110 ... solenoid, 130 ... n-channel MOSFET, 200 ... automatic piano, 211 ... memory device, 240 ... controller, 250 ... PWM signal generation circuit, 260, 360, 460,. First PWM signal generation circuit, 270 ... second PWM signal generation circuit, 280 ... third PWM signal generation circuit, 300 ... key drive control device, 261 ... latch circuit, 262 ... 9-bit counter 263, 363... Arithmetic circuit, 264... Comparator, 463.

Claims

鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられ、供給される駆動信号に応じてオン／オフ状態を切り換える複数のスイッチ手段と、
前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段と
を具備することをアクチュエータ駆動制御装置。 A plurality of switch means provided corresponding to each of a plurality of actuators for driving a key provided for each key of a keyboard instrument, and for switching on / off states in accordance with a supplied drive signal;
Among the plurality of actuators, when the command to be changed to ON at least off driving state of the two or more actuators same time is inputted, provided corresponding to the actuator to vary the driving state in accordance with the command for each switch means is, the switching control means for generating and supplying said drive signal shifted timing switching on state of the switching state from the oFF state to each of said switching means by time required for switching of the switching state And an actuator drive control device.

前記駆動信号は、パルス幅変調された駆動信号であり、
前記スイッチング制御手段は、前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータを駆動すべき指令が入力された場合、当該指令に応じて駆動すべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給することを特徴とする請求項１に記載のアクチュエータ駆動制御装置。The drive signal is a pulse width modulated drive signal,
It said switching control means, among the plurality of actuators, when the command to drive the two or more actuators same time is input, the switching means provided corresponding to the actuator to be driven in response to the command On the other hand, the drive signal generated by shifting the timing for switching the switching state from the OFF state to the ON state for each of the switch means by the time required for switching the switching state is generated and supplied. The actuator drive control device described in 1.

鍵盤楽器の各鍵に対応して設けられ、供給される電源電圧に応じて対応する鍵を突き上げ駆動する複数のアクチュエータと、
複数のアクチュエータのそれぞれに対応して設けられ、供給される駆動信号に応じてオン／オフ状態を切り換えることにより、対応するアクチュエータに対する電源電圧の供給を制御する複数のスイッチ手段と、
前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段と
を具備することを特徴とする鍵盤楽器の鍵駆動制御装置。A plurality of actuators provided corresponding to each key of the keyboard instrument and driving up the corresponding key in accordance with the supplied power supply voltage;
A plurality of switch means that are provided corresponding to each of the plurality of actuators and that control the supply of the power supply voltage to the corresponding actuator by switching the on / off state according to the supplied drive signal;
Among the plurality of actuators, when the command to be changed to ON at least off driving state of the two or more actuators same time is inputted, provided corresponding to the actuator to vary the driving state in accordance with the command for each switch means is, the switching control means for generating and supplying said drive signal shifted timing switching on state of the switching state from the oFF state to each of said switching means by time required for switching of the switching state A key drive control device for a keyboard instrument, comprising:

鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御装置であって、
前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給するスイッチング制御手段を具備することを特徴とするアクチュエータ駆動制御装置。By supplying a driving signal to each switch means provided corresponding to each of the plurality of actuators for driving the keys provided for each key of the keyboard instrument, the on / off state of the switch means is switched, An actuator drive control device for controlling the drive of each actuator,
Among the plurality of actuators, when the command to be changed to ON at least off driving state of the two or more actuators same time is inputted, provided corresponding to the actuator to vary the driving state in accordance with the command for each switch means is, the switching control means for generating and supplying said drive signal shifted timing switching on state of the switching state from the oFF state to each of said switching means by time required for switching of the switching state An actuator drive control device comprising:

鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御方法であって、
前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給することを特徴とするアクチュエータ駆動制御方法。By supplying a driving signal to each switch means provided corresponding to each of the plurality of actuators for driving the keys provided for each key of the keyboard instrument, the on / off state of the switch means is switched, An actuator drive control method for controlling the drive of each actuator,
Among the plurality of actuators, when the command to be changed to ON at least off driving state of the two or more actuators same time is inputted, provided corresponding to the actuator to vary the driving state in accordance with the command Generating and supplying the drive signal for each of the switch means generated by shifting the switching state of the switching state from the off state to the on state for each switch means by the time required for switching the switching state. Actuator drive control method.

鍵盤楽器の鍵毎に設けられた鍵駆動用の複数のアクチュエータのそれぞれに対応して設けられた各スイッチ手段に対し、駆動信号を供給して当該スイッチ手段のオン／オフ状態を切り換えることにより、各アクチュエータの駆動を制御するアクチュエータ駆動制御装置のコンピュータに、
前記複数のアクチュエータのうち、同時に２つ以上のアクチュエータの駆動状態を少なくともオフからオンに変化させるべき指令が入力された場合、当該指令に応じて駆動状態を変化させるべきアクチュエータに対応して設けられた各スイッチ手段に対し、スイッチング状態をオフ状態からオン状態に切り換えるタイミングを当該スイッチング状態の切り換えに要する時間分だけ前記各スイッチ手段毎にずらした前記駆動信号を生成して供給する機能を実現させることを特徴とするアクチュエータ駆動制御プログラム。By supplying a driving signal to each switch means provided corresponding to each of the plurality of actuators for driving the keys provided for each key of the keyboard instrument, the on / off state of the switch means is switched, In the computer of the actuator drive control device that controls the drive of each actuator,
Among the plurality of actuators, when the command to be changed to ON at least off driving state of the two or more actuators same time is inputted, provided corresponding to the actuator to vary the driving state in accordance with the command for each switch means associated, realize the functions for generating and supplying the driving signal to the timing of switching to the oN state of the switching state from the oFF state shifted every time an amount corresponding to said respective switching means required for switching of the switching state An actuator drive control program characterized in that: