JPH10135404A - 半導体チップモジュール及びその製造方法 - Google Patents
半導体チップモジュール及びその製造方法Info
- Publication number
- JPH10135404A JPH10135404A JP28502696A JP28502696A JPH10135404A JP H10135404 A JPH10135404 A JP H10135404A JP 28502696 A JP28502696 A JP 28502696A JP 28502696 A JP28502696 A JP 28502696A JP H10135404 A JPH10135404 A JP H10135404A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrodes
- protective film
- electrode
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】高価な加工装置を使用する必要も微妙な制御を
実行する必要もないままに製造することが可能であり、
しかも、微細な寸法関係を有する半導体チップモジュー
ルと、この半導体チップモジュールの製造方法とを提供
する。 【解決手段】半導体チップモジュール１は、一対の半導
体チップ２．３を備えており、各半導体チップ２，３の
能動面上の相対位置ごとに形成された電極４，５同士が
相互に接続されてなるものであって、半導体チップ２，
３それぞれの能動面同士が、少なくとも一方側の半導体
チップ２の能動面上を被覆しており、かつ、電極４を露
出させる開口部が形成された保護膜６を介して接合され
ていると共に、各半導体チップ２，３の電極４，５同士
が、保護膜６の膜厚と同等または膜厚よりも低い高さと
して保護膜６の開口部内の電極４上に形成されていたう
えで溶融によって変形した突起電極７を介して接続され
ていることを特徴とする。
実行する必要もないままに製造することが可能であり、
しかも、微細な寸法関係を有する半導体チップモジュー
ルと、この半導体チップモジュールの製造方法とを提供
する。 【解決手段】半導体チップモジュール１は、一対の半導
体チップ２．３を備えており、各半導体チップ２，３の
能動面上の相対位置ごとに形成された電極４，５同士が
相互に接続されてなるものであって、半導体チップ２，
３それぞれの能動面同士が、少なくとも一方側の半導体
チップ２の能動面上を被覆しており、かつ、電極４を露
出させる開口部が形成された保護膜６を介して接合され
ていると共に、各半導体チップ２，３の電極４，５同士
が、保護膜６の膜厚と同等または膜厚よりも低い高さと
して保護膜６の開口部内の電極４上に形成されていたう
えで溶融によって変形した突起電極７を介して接続され
ていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、一対の半導体チッ
プを備えてなる半導体チップモジュールと、その製造方
法とに関する。
プを備えてなる半導体チップモジュールと、その製造方
法とに関する。
【０００２】
【従来の技術】近年、電子機器の高機能化に伴って数多
くのＬＳＩが使用されるようになってきているが、電子
機器の回路規模が大きくなると、ＬＳＩの開発に要する
期間の長期化やチップサイズ及び数量の増大によるコス
ト上昇が生じるため、機能の異なる半導体チップ同士か
らなる半導体チップモジュールを構成することによって
１チップ化されたと同等のサイズメリットを得ることが
試みられている。しかしながら、この際においては、半
導体チップ同士の接続点数が増えるため、半導体チップ
それぞれの電極を微細な離間ピッチでもって形成してお
く必要がある。また、半導体チップにおける動作速度の
高速化に伴って、接続に要する配線長さを短くしておか
なければ動作不良が生じる点からも、各半導体チップに
形成された電極同士の離間ピッチを狭く設定しておくこ
とが要望されている。
くのＬＳＩが使用されるようになってきているが、電子
機器の回路規模が大きくなると、ＬＳＩの開発に要する
期間の長期化やチップサイズ及び数量の増大によるコス
ト上昇が生じるため、機能の異なる半導体チップ同士か
らなる半導体チップモジュールを構成することによって
１チップ化されたと同等のサイズメリットを得ることが
試みられている。しかしながら、この際においては、半
導体チップ同士の接続点数が増えるため、半導体チップ
それぞれの電極を微細な離間ピッチでもって形成してお
く必要がある。また、半導体チップにおける動作速度の
高速化に伴って、接続に要する配線長さを短くしておか
なければ動作不良が生じる点からも、各半導体チップに
形成された電極同士の離間ピッチを狭く設定しておくこ
とが要望されている。
【０００３】そこで、現状下においては、図６で示すよ
うな構成とされた半導体チップモジュール５１を使用す
ることが行われており、一対の半導体チップ５２，５３
が積層されてなる半導体チップモジュール５１は、各半
導体チップ５２，５３の能動面上の相対位置ごとに形成
された電極５４，５５同士が突起電極５６を介したうえ
で互いに接続されたものとなっている。そして、ここで
の突起電極５６としてはＳｎ−Ｐｂ系はんだのような低
融点金属を用いて形成されたものが一般的であり、これ
らの突起電極５６は、電解メッキ法やリフトオフ法、あ
るいは、無電解メッキ法を採用したうえで少なくとも一
方側の半導体チップ５２（５３）における電極５４（５
５）上に形成されていたものである。
うな構成とされた半導体チップモジュール５１を使用す
ることが行われており、一対の半導体チップ５２，５３
が積層されてなる半導体チップモジュール５１は、各半
導体チップ５２，５３の能動面上の相対位置ごとに形成
された電極５４，５５同士が突起電極５６を介したうえ
で互いに接続されたものとなっている。そして、ここで
の突起電極５６としてはＳｎ−Ｐｂ系はんだのような低
融点金属を用いて形成されたものが一般的であり、これ
らの突起電極５６は、電解メッキ法やリフトオフ法、あ
るいは、無電解メッキ法を採用したうえで少なくとも一
方側の半導体チップ５２（５３）における電極５４（５
５）上に形成されていたものである。
【０００４】なお、この際における半導体チップ５２，
５３それぞれの能動面は保護膜５７でもって被覆されて
いるので、接続前の突起電極５６は保護膜５７の開口部
内に露出した電極５４（５５）上に形成されたうえで開
口部から突出して設けられたものとなっている。そし
て、電極５４，５５のサイズは８０μｍ程度、これらの
離間ピッチは２００μｍ程度とされている一方、突起電
極５６の接続後サイズは１５０μｍ程度となるように設
定されているのが一般的である。さらにまた、半導体チ
ップ５２，５３それぞれの電極５４，５５同士を接続し
た突起電極５６を保護する必要上、各半導体チップ５
２，５３の能動面を被覆して形成された保護膜５７同士
間には絶縁樹脂５８を充填することが行われている。
５３それぞれの能動面は保護膜５７でもって被覆されて
いるので、接続前の突起電極５６は保護膜５７の開口部
内に露出した電極５４（５５）上に形成されたうえで開
口部から突出して設けられたものとなっている。そし
て、電極５４，５５のサイズは８０μｍ程度、これらの
離間ピッチは２００μｍ程度とされている一方、突起電
極５６の接続後サイズは１５０μｍ程度となるように設
定されているのが一般的である。さらにまた、半導体チ
ップ５２，５３それぞれの電極５４，５５同士を接続し
た突起電極５６を保護する必要上、各半導体チップ５
２，５３の能動面を被覆して形成された保護膜５７同士
間には絶縁樹脂５８を充填することが行われている。
【０００５】そして、この従来形態にかかる半導体チッ
プモジュール５１を製造するに際しては、つぎのような
手順を採用するのが一般的となっている。すなわち、ま
ず、電極５４を露出させる開口部が形成された保護膜５
７でもって能動面上が被覆されており、かつ、開口部内
の電極５４上には突起電極５６が予め形成されてなる一
対の半導体チップ５２，５３を用意したうえ、保護膜５
７を介して半導体チップ５２，５３それぞれの能動面同
士を対面配置した後、突起電極５６を介したうえで各半
導体チップ５２，５３の電極５４，５５同士を互いに位
置合わせする。
プモジュール５１を製造するに際しては、つぎのような
手順を採用するのが一般的となっている。すなわち、ま
ず、電極５４を露出させる開口部が形成された保護膜５
７でもって能動面上が被覆されており、かつ、開口部内
の電極５４上には突起電極５６が予め形成されてなる一
対の半導体チップ５２，５３を用意したうえ、保護膜５
７を介して半導体チップ５２，５３それぞれの能動面同
士を対面配置した後、突起電極５６を介したうえで各半
導体チップ５２，５３の電極５４，５５同士を互いに位
置合わせする。
【０００６】さらに、引き続き、半導体チップ５２，５
３同士を加圧しながら加熱することによって突起電極５
６を溶融させたうえ、溶融に伴って変形した突起電極５
６でもって電極５４，５５同士を接続した後、突起電極
５６を介して対向配置された半導体チップ５２，５３そ
れぞれの保護膜５７間に絶縁樹脂５８を注入したうえで
熱硬化させると、半導体チップモジュール５１が完成し
たことになる。なお、ここでは、半導体チップ５２，５
３の能動面上が保護膜５７でもって被覆されており、こ
れらの保護膜５７に形成された開口部内に突起電極５６
が形成されているとしているが、このような構成に限定
されることはなく、少なくとも一方側の半導体チップ５
２（５３）における電極５４（５５）上にのみ突起電極
５６が形成されていればよいことは勿論である。
３同士を加圧しながら加熱することによって突起電極５
６を溶融させたうえ、溶融に伴って変形した突起電極５
６でもって電極５４，５５同士を接続した後、突起電極
５６を介して対向配置された半導体チップ５２，５３そ
れぞれの保護膜５７間に絶縁樹脂５８を注入したうえで
熱硬化させると、半導体チップモジュール５１が完成し
たことになる。なお、ここでは、半導体チップ５２，５
３の能動面上が保護膜５７でもって被覆されており、こ
れらの保護膜５７に形成された開口部内に突起電極５６
が形成されているとしているが、このような構成に限定
されることはなく、少なくとも一方側の半導体チップ５
２（５３）における電極５４（５５）上にのみ突起電極
５６が形成されていればよいことは勿論である。
【０００７】
【発明が解決しようとする課題】ところで、従来の形態
にかかる半導体チップモジュール５１にあっては、加圧
及び加熱によって一体化される半導体チップ５２，５３
それぞれにおける電極５４，５５のサイズを８０μｍ程
度、これらの離間ピッチを２００μｍ程度とし、かつ、
突起電極５６の接続後サイズが１５０μｍ程度となるよ
う設定しておくことが行われている。すなわち、前記従
来の製造方法を採用した際には、半導体チップ５２，５
３それぞれの電極５４，５５同士を接続する突起電極５
６が加圧されることによって変形し、かつ、横拡がり状
となって変形した突起電極５６同士が相互に接触しあっ
て電気的なショート（短絡）を生じることが起こるの
で、このような不都合の発生を未然に防止する必要上、
上記のような寸法関係を採用しているのである。
にかかる半導体チップモジュール５１にあっては、加圧
及び加熱によって一体化される半導体チップ５２，５３
それぞれにおける電極５４，５５のサイズを８０μｍ程
度、これらの離間ピッチを２００μｍ程度とし、かつ、
突起電極５６の接続後サイズが１５０μｍ程度となるよ
う設定しておくことが行われている。すなわち、前記従
来の製造方法を採用した際には、半導体チップ５２，５
３それぞれの電極５４，５５同士を接続する突起電極５
６が加圧されることによって変形し、かつ、横拡がり状
となって変形した突起電極５６同士が相互に接触しあっ
て電気的なショート（短絡）を生じることが起こるの
で、このような不都合の発生を未然に防止する必要上、
上記のような寸法関係を採用しているのである。
【０００８】しかしながら、このような寸法関係を採用
したのでは、半導体チップモジュール５１の十分な小型
化を実現することが困難となるため、半導体チップ５
２，５３それぞれの電極５４，５５同士を３０μｍ程度
以下の微細な離間ピッチでもって接続することが要望さ
れている。そして、このような構成を実現する際には、
突起電極５６の接続後サイズを２５μｍ程度以下として
おく必要があり、その接続前サイズを１０μｍ程度以下
としておかねばならないことになる。ところが、これら
の寸法関係を採用したのでは、高い加工精度が要求され
る結果として高価な加工装置を使用しなければならない
ことになってしまう。また、接続時における突起電極５
６の変形量を微妙に制御しながらの加圧を実行する必要
がある都合上、歩留まりよく半導体チップモジュールを
製造するのに煩わしい手間を要することになり、コスト
の増大を招いてしまう。
したのでは、半導体チップモジュール５１の十分な小型
化を実現することが困難となるため、半導体チップ５
２，５３それぞれの電極５４，５５同士を３０μｍ程度
以下の微細な離間ピッチでもって接続することが要望さ
れている。そして、このような構成を実現する際には、
突起電極５６の接続後サイズを２５μｍ程度以下として
おく必要があり、その接続前サイズを１０μｍ程度以下
としておかねばならないことになる。ところが、これら
の寸法関係を採用したのでは、高い加工精度が要求され
る結果として高価な加工装置を使用しなければならない
ことになってしまう。また、接続時における突起電極５
６の変形量を微妙に制御しながらの加圧を実行する必要
がある都合上、歩留まりよく半導体チップモジュールを
製造するのに煩わしい手間を要することになり、コスト
の増大を招いてしまう。
【０００９】本発明は、これらの不都合に鑑みて創案さ
れたものであって、高価な加工装置を使用する必要も微
妙な制御を実行する必要もないままに製造することが可
能であり、しかも、微細な寸法関係を有する半導体チッ
プモジュールと、この半導体チップモジュールの製造方
法とを提供するものである。
れたものであって、高価な加工装置を使用する必要も微
妙な制御を実行する必要もないままに製造することが可
能であり、しかも、微細な寸法関係を有する半導体チッ
プモジュールと、この半導体チップモジュールの製造方
法とを提供するものである。
【００１０】
【課題を解決するための手段】本発明の半導体チップモ
ジュールは、一対の半導体チップを備えており、各半導
体チップの能動面上の相対位置ごとに形成された電極同
士が相互に接続されてなるものであって、半導体チップ
それぞれの能動面同士が、少なくとも一方側の半導体チ
ップの能動面上を被覆しており、かつ、電極を露出させ
る開口部が形成された保護膜を介して接合されていると
ともに、各半導体チップの電極同士が、保護膜の膜厚と
同等または膜厚よりも低い高さとして保護膜の開口部内
の電極上に形成されていたうえ、溶融によって変形した
突起電極を介して接続されていることを特徴としてい
る。そして、この構成によれば、保護膜の開口部内に形
成されていた突起電極が開口部外まで拡がることが起こ
らないので、十分に微細な寸法関係を有し、要望されて
いる小型化を実現するのに適した半導体チップモジュー
ルが得られたことになる。
ジュールは、一対の半導体チップを備えており、各半導
体チップの能動面上の相対位置ごとに形成された電極同
士が相互に接続されてなるものであって、半導体チップ
それぞれの能動面同士が、少なくとも一方側の半導体チ
ップの能動面上を被覆しており、かつ、電極を露出させ
る開口部が形成された保護膜を介して接合されていると
ともに、各半導体チップの電極同士が、保護膜の膜厚と
同等または膜厚よりも低い高さとして保護膜の開口部内
の電極上に形成されていたうえ、溶融によって変形した
突起電極を介して接続されていることを特徴としてい
る。そして、この構成によれば、保護膜の開口部内に形
成されていた突起電極が開口部外まで拡がることが起こ
らないので、十分に微細な寸法関係を有し、要望されて
いる小型化を実現するのに適した半導体チップモジュー
ルが得られたことになる。
【００１１】本発明にかかる半導体チップモジュールの
製造方法は、電極を露出させる開口部が形成された保護
膜でもって能動面上が被覆され、かつ、開口部内の電極
上には保護膜の膜厚と同等または膜厚よりも低い高さの
突起電極が形成されている半導体チップを含む一対の半
導体チップを用意し、保護膜を介して半導体チップそれ
ぞれの能動面同士を対面配置した後、各半導体チップの
電極同士を互いに位置合わせする工程と、半導体チップ
それぞれの能動面同士を保護膜でもって接合する工程
と、各半導体チップの電極同士を溶融によって変形した
突起電極でもって接続する工程とを含んでいる。そし
て、この製造方法によれば、突起電極が加熱に伴う溶融
によって変形しており、変形した突起電極が保護膜の開
口部外にまで拡がったうえで互いに接触しあうことが起
こり得ないので、電気的なショートなどの不都合が発生
しないことになる。
製造方法は、電極を露出させる開口部が形成された保護
膜でもって能動面上が被覆され、かつ、開口部内の電極
上には保護膜の膜厚と同等または膜厚よりも低い高さの
突起電極が形成されている半導体チップを含む一対の半
導体チップを用意し、保護膜を介して半導体チップそれ
ぞれの能動面同士を対面配置した後、各半導体チップの
電極同士を互いに位置合わせする工程と、半導体チップ
それぞれの能動面同士を保護膜でもって接合する工程
と、各半導体チップの電極同士を溶融によって変形した
突起電極でもって接続する工程とを含んでいる。そし
て、この製造方法によれば、突起電極が加熱に伴う溶融
によって変形しており、変形した突起電極が保護膜の開
口部外にまで拡がったうえで互いに接触しあうことが起
こり得ないので、電気的なショートなどの不都合が発生
しないことになる。
【００１２】
【発明の実施の形態】本発明の請求項１にかかる半導体
チップモジュールは、一対の半導体チップを備えてお
り、各半導体チップの能動面上の相対位置ごとに形成さ
れた電極同士が接続されてなるものであって、半導体チ
ップそれぞれの能動面同士は、少なくとも一方側の半導
体チップの能動面上を被覆しており、かつ、電極を露出
させる開口部が形成された保護膜を介して接合されてい
るとともに、各半導体チップの電極同士は、保護膜の膜
厚と同等または膜厚よりも低い高さとして保護膜の開口
部内の電極上に形成されていたうえで溶融変形した突起
電極を介して接続されていることを特徴としている。
チップモジュールは、一対の半導体チップを備えてお
り、各半導体チップの能動面上の相対位置ごとに形成さ
れた電極同士が接続されてなるものであって、半導体チ
ップそれぞれの能動面同士は、少なくとも一方側の半導
体チップの能動面上を被覆しており、かつ、電極を露出
させる開口部が形成された保護膜を介して接合されてい
るとともに、各半導体チップの電極同士は、保護膜の膜
厚と同等または膜厚よりも低い高さとして保護膜の開口
部内の電極上に形成されていたうえで溶融変形した突起
電極を介して接続されていることを特徴としている。
【００１３】本発明の請求項２にかかる半導体チップモ
ジュールの製造方法は、請求項１に記載された半導体チ
ップモジュールを製造する方法であって、電極を露出さ
せる開口部が形成された保護膜でもって能動面上が被覆
され、かつ、開口部内の電極上には保護膜の膜厚と同等
または膜厚よりも低い高さの突起電極が形成されている
半導体チップを含む一対の半導体チップを用意し、保護
膜を介して半導体チップそれぞれの能動面同士を対面配
置した後、各半導体チップの電極同士を互いに位置合わ
せする工程と、半導体チップそれぞれの能動面同士を保
護膜でもって接合する工程と、各半導体チップの電極同
士を溶融変形した突起電極でもって接続する工程とを含
んでいる。
ジュールの製造方法は、請求項１に記載された半導体チ
ップモジュールを製造する方法であって、電極を露出さ
せる開口部が形成された保護膜でもって能動面上が被覆
され、かつ、開口部内の電極上には保護膜の膜厚と同等
または膜厚よりも低い高さの突起電極が形成されている
半導体チップを含む一対の半導体チップを用意し、保護
膜を介して半導体チップそれぞれの能動面同士を対面配
置した後、各半導体チップの電極同士を互いに位置合わ
せする工程と、半導体チップそれぞれの能動面同士を保
護膜でもって接合する工程と、各半導体チップの電極同
士を溶融変形した突起電極でもって接続する工程とを含
んでいる。
【００１４】本発明の請求項３にかかる製造方法は、半
導体チップそれぞれの能動面同士を保護膜でもって接合
する工程が、減圧下で実行されることを特徴としてい
る。そして、本発明の請求項４にかかる半導体チップモ
ジュールの製造方法は、各半導体チップの電極同士を突
起電極でもって接続する際、半導体チップに対して超音
波を印加しながら加熱することを特徴としている。
導体チップそれぞれの能動面同士を保護膜でもって接合
する工程が、減圧下で実行されることを特徴としてい
る。そして、本発明の請求項４にかかる半導体チップモ
ジュールの製造方法は、各半導体チップの電極同士を突
起電極でもって接続する際、半導体チップに対して超音
波を印加しながら加熱することを特徴としている。
【００１５】本発明の請求項５にかかる半導体チップモ
ジュールは、一対の半導体チップを備えており、各半導
体チップの能動面上の相対位置ごとに形成された電極同
士が接続されてなるものであって、半導体チップそれぞ
れの能動面同士は、少なくとも一方側の半導体チップの
能動面上を被覆しており、かつ、電極を露出させる開口
部が形成された保護膜を介して接合されているととも
に、各半導体チップの電極同士は、圧着によって接続さ
れていることを特徴としている。
ジュールは、一対の半導体チップを備えており、各半導
体チップの能動面上の相対位置ごとに形成された電極同
士が接続されてなるものであって、半導体チップそれぞ
れの能動面同士は、少なくとも一方側の半導体チップの
能動面上を被覆しており、かつ、電極を露出させる開口
部が形成された保護膜を介して接合されているととも
に、各半導体チップの電極同士は、圧着によって接続さ
れていることを特徴としている。
【００１６】本発明の請求項６にかかる半導体チップモ
ジュールの製造方法は、請求項５に記載された半導体チ
ップモジュールを製造する方法であって、電極を露出さ
せる開口部が形成された保護膜でもって能動面上が被覆
された半導体チップを含む一対の半導体チップを用意
し、保護膜を介して半導体チップそれぞれの能動面同士
を対面配置した後、各半導体チップの電極同士を互いに
位置合わせする工程と、半導体チップそれぞれの能動面
同士を保護膜でもって接合する工程と、各半導体チップ
の電極同士を圧着によって接続する工程とを含んでい
る。
ジュールの製造方法は、請求項５に記載された半導体チ
ップモジュールを製造する方法であって、電極を露出さ
せる開口部が形成された保護膜でもって能動面上が被覆
された半導体チップを含む一対の半導体チップを用意
し、保護膜を介して半導体チップそれぞれの能動面同士
を対面配置した後、各半導体チップの電極同士を互いに
位置合わせする工程と、半導体チップそれぞれの能動面
同士を保護膜でもって接合する工程と、各半導体チップ
の電極同士を圧着によって接続する工程とを含んでい
る。
【００１７】以下、本発明の実施の形態を図面に基づい
て説明する。
て説明する。
【００１８】（実施の形態１）図１は実施の形態１にか
かる半導体チップモジュールの構造を示す側断面図、図
２は半導体チップモジュールを構成する半導体チップ単
体の構造を示す側断面図、図３は半導体チップモジュー
ルの製造方法を示す工程断面図であり、これらの図にお
ける符号１は半導体チップモジュール、２，３のそれぞ
れは単体としての半導体チップを示している。
かる半導体チップモジュールの構造を示す側断面図、図
２は半導体チップモジュールを構成する半導体チップ単
体の構造を示す側断面図、図３は半導体チップモジュー
ルの製造方法を示す工程断面図であり、これらの図にお
ける符号１は半導体チップモジュール、２，３のそれぞ
れは単体としての半導体チップを示している。
【００１９】本実施の形態にかかる半導体チップモジュ
ール１は、図１で示すように、一対の半導体チップ２，
３を備え、かつ、各半導体チップ２，３の能動面上の相
対位置ごとに形成されたＣｕまたはＡｌ合金からなる電
極４，５同士が互いに接続された構成を有するものであ
り、この際における電極４，５それぞれの離間ピッチは
３０μｍ程度以下となっている。そして、半導体チップ
２，３それぞれの能動面同士は、少なくとも一方側の半
導体チップ２（３）の能動面上を被覆し、電極４（５）
を露出させる開口部が形成されていた保護膜６を介して
接合されているとともに、各半導体チップ２，３の電極
４，５同士は、保護膜６の膜厚と同等または膜厚よりも
低い高さとして保護膜６の開口部内の電極４（５）上に
形成されていたうえ、溶融によって変形した突起電極７
を介して接続されている。なお、保護膜６及び突起電極
７が少なくとも一方側の半導体チップ２（３）の能動面
上にのみ設けられていれば半導体チップモジュール１を
構成しうることは勿論であるが、本実施の形態において
は、説明の都合上、半導体チップ２，３双方の能動面上
に保護膜６及び突起電極７が設けられているとしてい
る。
ール１は、図１で示すように、一対の半導体チップ２，
３を備え、かつ、各半導体チップ２，３の能動面上の相
対位置ごとに形成されたＣｕまたはＡｌ合金からなる電
極４，５同士が互いに接続された構成を有するものであ
り、この際における電極４，５それぞれの離間ピッチは
３０μｍ程度以下となっている。そして、半導体チップ
２，３それぞれの能動面同士は、少なくとも一方側の半
導体チップ２（３）の能動面上を被覆し、電極４（５）
を露出させる開口部が形成されていた保護膜６を介して
接合されているとともに、各半導体チップ２，３の電極
４，５同士は、保護膜６の膜厚と同等または膜厚よりも
低い高さとして保護膜６の開口部内の電極４（５）上に
形成されていたうえ、溶融によって変形した突起電極７
を介して接続されている。なお、保護膜６及び突起電極
７が少なくとも一方側の半導体チップ２（３）の能動面
上にのみ設けられていれば半導体チップモジュール１を
構成しうることは勿論であるが、本実施の形態において
は、説明の都合上、半導体チップ２，３双方の能動面上
に保護膜６及び突起電極７が設けられているとしてい
る。
【００２０】すなわち、この半導体チップモジュール１
を構成する半導体チップ２，３のそれぞれは、図２で示
すように、能動面上がポリイミドからなる膜厚５μｍ程
度の保護膜６でもって被覆されたものであり、この保護
膜６は、感光性のポリイミドを能動面上の全面にわたっ
て塗布したうえでプリベークし、かつ、温度を維持した
ままの条件下において平坦な石英でもって表面を加圧し
ながら表面段差が０．５μｍ程度以下となるように成形
したうえ、感光及び現像することによって形成されたも
のとなっている。なお、この際における半導体チップ
２，３が半導体素子を含んだものに限定されず、配線だ
けが形成されたものであってもよいことは勿論である。
を構成する半導体チップ２，３のそれぞれは、図２で示
すように、能動面上がポリイミドからなる膜厚５μｍ程
度の保護膜６でもって被覆されたものであり、この保護
膜６は、感光性のポリイミドを能動面上の全面にわたっ
て塗布したうえでプリベークし、かつ、温度を維持した
ままの条件下において平坦な石英でもって表面を加圧し
ながら表面段差が０．５μｍ程度以下となるように成形
したうえ、感光及び現像することによって形成されたも
のとなっている。なお、この際における半導体チップ
２，３が半導体素子を含んだものに限定されず、配線だ
けが形成されたものであってもよいことは勿論である。
【００２１】ところで、通常の保護膜形成においては、
感光後に１２０℃程度の温度でもって保護膜６をキュア
することが行われるのであるが、本実施の形態ではキュ
アせずに未硬化部分を残しておくことが行われており、
キュアされていない保護膜６同士であれば１５０℃程度
での接合が可能となる。なお、平坦化された保護膜６を
キュアしたうえ、その表面上に０．５μｍ程度とされた
熱可塑性の感光性樹脂を形成しておいてもよい。また、
ここでは、ポリイミドからなる保護膜６を使用している
が、ＳiＯ2のような無機ガラスからなる保護膜６であっ
てもよく、このような場合には、研磨によって平坦化さ
れた保護膜６同士を純水中に浸漬して常温下で張り合わ
せた後、２００℃程度まで加熱することによって接合す
ることが可能である。なお、無機ガラスからなる保護膜
６の場合には、後述する突起電極７としてＰｂの含有量
が多い組成物を用いることとし、突起電極７の融点を保
護膜６の接合温度よりも高く設定することが行われる。
感光後に１２０℃程度の温度でもって保護膜６をキュア
することが行われるのであるが、本実施の形態ではキュ
アせずに未硬化部分を残しておくことが行われており、
キュアされていない保護膜６同士であれば１５０℃程度
での接合が可能となる。なお、平坦化された保護膜６を
キュアしたうえ、その表面上に０．５μｍ程度とされた
熱可塑性の感光性樹脂を形成しておいてもよい。また、
ここでは、ポリイミドからなる保護膜６を使用している
が、ＳiＯ2のような無機ガラスからなる保護膜６であっ
てもよく、このような場合には、研磨によって平坦化さ
れた保護膜６同士を純水中に浸漬して常温下で張り合わ
せた後、２００℃程度まで加熱することによって接合す
ることが可能である。なお、無機ガラスからなる保護膜
６の場合には、後述する突起電極７としてＰｂの含有量
が多い組成物を用いることとし、突起電極７の融点を保
護膜６の接合温度よりも高く設定することが行われる。
【００２２】さらに、半導体チップ２，３それぞれの能
動面上を被覆した保護膜６には、３０μｍ程度以下の離
間ピッチで形成された電極４，５を露出させる開口部が
形成されており、各開口部内に露出した電極４，５上に
はＳｎ−Ｐｂ系はんだなどの低融点金属からなる突起電
極７が形成されている。そして、これら突起電極７のそ
れぞれは保護膜６の膜厚と同等または膜厚よりも低い高
さとされたうえ、電解メッキ法やリフトオフ法、あるい
は、無電解メッキ法を採用することによって形成された
ものとなっている。なお、突起電極７の形成時に電解メ
ッキ法を採用した際には、図示省略しているが、バリヤ
メタルといわれる金属層を保護膜６上の全面にわたって
蒸着しておき、レジストを用いたうえで開口部内にのみ
電解メッキ法で突起電極７を形成することが行われる。
また、リフトオフ法を採用した場合には、保護膜６上に
塗布されたレジストを保護膜６の開口部上でのみ開口さ
せておいたうえ、蒸着やスパッタリングによって低融点
金属からなる突起電極７を形成した後、レジストを除去
することが行われる。一方、無電解メッキ法を採用して
突起電極７を形成することも可能であり、この場合に
は、レジストのフォトリソグラフィ工程を実行する必要
がないため、電極４，５上にのみ選択的に低融点金属を
析出させることができるので、コスト的に有利となる。
動面上を被覆した保護膜６には、３０μｍ程度以下の離
間ピッチで形成された電極４，５を露出させる開口部が
形成されており、各開口部内に露出した電極４，５上に
はＳｎ−Ｐｂ系はんだなどの低融点金属からなる突起電
極７が形成されている。そして、これら突起電極７のそ
れぞれは保護膜６の膜厚と同等または膜厚よりも低い高
さとされたうえ、電解メッキ法やリフトオフ法、あるい
は、無電解メッキ法を採用することによって形成された
ものとなっている。なお、突起電極７の形成時に電解メ
ッキ法を採用した際には、図示省略しているが、バリヤ
メタルといわれる金属層を保護膜６上の全面にわたって
蒸着しておき、レジストを用いたうえで開口部内にのみ
電解メッキ法で突起電極７を形成することが行われる。
また、リフトオフ法を採用した場合には、保護膜６上に
塗布されたレジストを保護膜６の開口部上でのみ開口さ
せておいたうえ、蒸着やスパッタリングによって低融点
金属からなる突起電極７を形成した後、レジストを除去
することが行われる。一方、無電解メッキ法を採用して
突起電極７を形成することも可能であり、この場合に
は、レジストのフォトリソグラフィ工程を実行する必要
がないため、電極４，５上にのみ選択的に低融点金属を
析出させることができるので、コスト的に有利となる。
【００２３】そこで、本実施の形態にあっては、半導体
チップ２，３それぞれの電極４，５をＣｕからなるもの
としたうえ、これらの電極４，５上にＳｎ−Ｐｂ系はん
だからなり、かつ、４．５μｍ程度の高さを有する突起
電極７を無電解メッキによって形成することが行われて
いる。なお、この際、突起電極７の高さは溶融時の変形
形状に基づいて決定されることとなり、突起電極７の高
さを保護膜６の膜厚と同じにした場合における電極４，
５と溶融したＳｎ−Ｐｂとの接触角は電極４，５のサイ
ズに拘わらずほぼ一定となる。そのため、突起電極７の
接続前における高さは、溶融に伴う変形後の高さが保護
膜６の膜厚よりも大きくなるように設定されていればよ
いことになり、半導体チップ２，３の単体を加熱するこ
とによって４．５μｍ程度の高さとされていた突起電極
７を溶融させた際には、約６．５μｍの高さを有する半
球形状として変形した突起電極７が得られることにな
る。
チップ２，３それぞれの電極４，５をＣｕからなるもの
としたうえ、これらの電極４，５上にＳｎ−Ｐｂ系はん
だからなり、かつ、４．５μｍ程度の高さを有する突起
電極７を無電解メッキによって形成することが行われて
いる。なお、この際、突起電極７の高さは溶融時の変形
形状に基づいて決定されることとなり、突起電極７の高
さを保護膜６の膜厚と同じにした場合における電極４，
５と溶融したＳｎ−Ｐｂとの接触角は電極４，５のサイ
ズに拘わらずほぼ一定となる。そのため、突起電極７の
接続前における高さは、溶融に伴う変形後の高さが保護
膜６の膜厚よりも大きくなるように設定されていればよ
いことになり、半導体チップ２，３の単体を加熱するこ
とによって４．５μｍ程度の高さとされていた突起電極
７を溶融させた際には、約６．５μｍの高さを有する半
球形状として変形した突起電極７が得られることにな
る。
【００２４】ところで、本実施の形態では、突起電極７
がＳｎ−Ｐｂ系はんだなどの低融点金属を用いて形成さ
れたものであるとしているが、低融点金属に限られるこ
とはなく、熱硬化性を有する導電性樹脂や金属フィラー
が混入された絶縁性樹脂、例えばＡｇ粒子が混入された
アクリル樹脂などであってもよいことは勿論である。そ
して、このような素材からなる突起電極７であっても、
保護膜６の開口部内に形成されているため、これらの突
起電極７が横拡がり状となって変形することは起こり得
ず、変形後の突起電極７同士が互いに接触しあうことに
よる電気的なショートが起こることはあり得ないことと
なる。
がＳｎ−Ｐｂ系はんだなどの低融点金属を用いて形成さ
れたものであるとしているが、低融点金属に限られるこ
とはなく、熱硬化性を有する導電性樹脂や金属フィラー
が混入された絶縁性樹脂、例えばＡｇ粒子が混入された
アクリル樹脂などであってもよいことは勿論である。そ
して、このような素材からなる突起電極７であっても、
保護膜６の開口部内に形成されているため、これらの突
起電極７が横拡がり状となって変形することは起こり得
ず、変形後の突起電極７同士が互いに接触しあうことに
よる電気的なショートが起こることはあり得ないことと
なる。
【００２５】つぎに、実施の形態１にかかる半導体チッ
プモジュール１を製造する際の手順を、図３で示す工程
断面図に基づいて説明する。
プモジュール１を製造する際の手順を、図３で示す工程
断面図に基づいて説明する。
【００２６】まず、電極４，５を露出させる開口部が形
成された保護膜６でもって能動面上が被覆され、かつ、
開口部内の電極４，５上には保護膜６の膜厚と同等また
は膜厚よりも低い高さの突起電極７が形成されている一
対の半導体チップ２，３を用意する。なお、ここでは、
半導体チップ２，３のいずれもが能動面上に保護膜６及
び突起電極７が設けられたものであるとしているが、少
なくとも一方側の半導体チップ２（３）の能動面上にの
み保護膜６及び突起電極７が設けられていればよいこと
は勿論である。そして、図３（ａ）で示すように、一方
側の半導体チップ２を加圧・加熱用ツール９で真空吸着
することによって支持し、かつ、他方側の半導体チップ
３を載置台１０上に載置した後、図３（ｂ）で示すよう
に、保護膜６を介して半導体チップ２，３それぞれの能
動面同士を対面配置したうえ、各半導体チップ２，３の
電極４，５同士を互いに位置合わせすることを行う。
成された保護膜６でもって能動面上が被覆され、かつ、
開口部内の電極４，５上には保護膜６の膜厚と同等また
は膜厚よりも低い高さの突起電極７が形成されている一
対の半導体チップ２，３を用意する。なお、ここでは、
半導体チップ２，３のいずれもが能動面上に保護膜６及
び突起電極７が設けられたものであるとしているが、少
なくとも一方側の半導体チップ２（３）の能動面上にの
み保護膜６及び突起電極７が設けられていればよいこと
は勿論である。そして、図３（ａ）で示すように、一方
側の半導体チップ２を加圧・加熱用ツール９で真空吸着
することによって支持し、かつ、他方側の半導体チップ
３を載置台１０上に載置した後、図３（ｂ）で示すよう
に、保護膜６を介して半導体チップ２，３それぞれの能
動面同士を対面配置したうえ、各半導体チップ２，３の
電極４，５同士を互いに位置合わせすることを行う。
【００２７】その後、加圧・加熱用ツール９でもって半
導体チップ２をその裏面側から１５０℃の温度で加熱し
て保護膜６を溶融させながら加圧することにより、半導
体チップ２，３の能動面同士を保護膜６でもって接合す
ることを行った。ところで、超高真空下において保護膜
６の表面を活性化したうえで半導体チップ２，３の能動
面同士を接合することも可能であり、このような際には
加熱する必要がないことになる。なお、通常のＳｎ−Ｐ
ｂ系はんだからなる突起電極７の融点は１８３℃である
から、１５０℃程度の加熱によって突起電極７が溶融す
ることは起こらない。引き続き、保護膜６を介して一体
化された半導体チップ２，３を加圧・加熱用ツール９及
び載置台１０から取り外してオーブン中に載置したう
え、２００℃程度の温度下において加熱することを行
う。
導体チップ２をその裏面側から１５０℃の温度で加熱し
て保護膜６を溶融させながら加圧することにより、半導
体チップ２，３の能動面同士を保護膜６でもって接合す
ることを行った。ところで、超高真空下において保護膜
６の表面を活性化したうえで半導体チップ２，３の能動
面同士を接合することも可能であり、このような際には
加熱する必要がないことになる。なお、通常のＳｎ−Ｐ
ｂ系はんだからなる突起電極７の融点は１８３℃である
から、１５０℃程度の加熱によって突起電極７が溶融す
ることは起こらない。引き続き、保護膜６を介して一体
化された半導体チップ２，３を加圧・加熱用ツール９及
び載置台１０から取り外してオーブン中に載置したう
え、２００℃程度の温度下において加熱することを行
う。
【００２８】すると、保護膜６の開口部内に形成されて
いた突起電極７のそれぞれは溶融して変形することにな
り、変形した突起電極７同士は互いに接触したうえで拡
散して一体となる。なお、２００℃の加熱を実行して
も、熱硬化性を有するポリイミドからなる保護膜６が溶
融してしまう恐れがないことは勿論である。その結果、
保護膜６の開口部内に露出していた半導体チップ２，３
それぞれの電極４，５同士は突起電極７でもって接続さ
れたうえで導通していることになり、図１で示した構造
の半導体チップモジュール１が完成する。そして、この
際においては、保護膜６の開口部内でのみ変形した突起
電極７が開口部外にまで拡がっていることがないので、
十分に微細な寸法関係を有する半導体チップモジュール
１が製造されたことになる。
いた突起電極７のそれぞれは溶融して変形することにな
り、変形した突起電極７同士は互いに接触したうえで拡
散して一体となる。なお、２００℃の加熱を実行して
も、熱硬化性を有するポリイミドからなる保護膜６が溶
融してしまう恐れがないことは勿論である。その結果、
保護膜６の開口部内に露出していた半導体チップ２，３
それぞれの電極４，５同士は突起電極７でもって接続さ
れたうえで導通していることになり、図１で示した構造
の半導体チップモジュール１が完成する。そして、この
際においては、保護膜６の開口部内でのみ変形した突起
電極７が開口部外にまで拡がっていることがないので、
十分に微細な寸法関係を有する半導体チップモジュール
１が製造されたことになる。
【００２９】ところで、突起電極７の表面上に生成され
た酸化膜が突起電極７同士の拡散を阻害している場合に
は、突起電極７の表面にのみフラックスを塗布しておく
か、Ａｒ原子ビームの照射などによって酸化膜を除去し
たうえでの保護膜６による接合を実行することが行われ
る。あるいはまた、Ｓｎ−Ｐｂはんだのような低融点金
属は、拡散が早くて酸化膜の一部のみを破壊すれば拡散
するものであるから、突起電極７でもって電極４，５同
士を接続する工程において、５０ＫＨｚかつ１０Ｗ程度
の超音波を半導体チップ２，３に印加しながら加熱する
ことを行ってもよい。すなわち、超音波を印加すること
を行うと、突起電極７の拡散を阻害する酸化膜が破られ
て拡散が促進されることになり、突起電極７による接続
信頼性の向上が図れることになる。
た酸化膜が突起電極７同士の拡散を阻害している場合に
は、突起電極７の表面にのみフラックスを塗布しておく
か、Ａｒ原子ビームの照射などによって酸化膜を除去し
たうえでの保護膜６による接合を実行することが行われ
る。あるいはまた、Ｓｎ−Ｐｂはんだのような低融点金
属は、拡散が早くて酸化膜の一部のみを破壊すれば拡散
するものであるから、突起電極７でもって電極４，５同
士を接続する工程において、５０ＫＨｚかつ１０Ｗ程度
の超音波を半導体チップ２，３に印加しながら加熱する
ことを行ってもよい。すなわち、超音波を印加すること
を行うと、突起電極７の拡散を阻害する酸化膜が破られ
て拡散が促進されることになり、突起電極７による接続
信頼性の向上が図れることになる。
【００３０】なお、超音波の印加に伴うダメージが生じ
る恐れがある場合には、より周波数の高い１ＭＨｚ程度
の超音波が用いられることになる。さらにまた、半導体
チップ２，３それぞれの能動面同士を保護膜６でもって
接合する工程は減圧下で実行されることが望ましく、こ
のようにした場合には、保護膜６と突起電極７との間に
残る空隙部分が減圧状態のままとなるため、保護膜６及
び突起電極７による接合及び接続が半導体チップモジュ
ール１の使用温度よりも低い場合にも空隙部分の温度上
昇によって高圧となることが妨げられる結果、半導体チ
ップモジュール１の信頼性が向上するという利点が得ら
れる。
る恐れがある場合には、より周波数の高い１ＭＨｚ程度
の超音波が用いられることになる。さらにまた、半導体
チップ２，３それぞれの能動面同士を保護膜６でもって
接合する工程は減圧下で実行されることが望ましく、こ
のようにした場合には、保護膜６と突起電極７との間に
残る空隙部分が減圧状態のままとなるため、保護膜６及
び突起電極７による接合及び接続が半導体チップモジュ
ール１の使用温度よりも低い場合にも空隙部分の温度上
昇によって高圧となることが妨げられる結果、半導体チ
ップモジュール１の信頼性が向上するという利点が得ら
れる。
【００３１】（実施の形態２）図４は実施の形態２にか
かる半導体チップモジュールの構造を示す側断面図、図
５は半導体チップモジュールの製造方法を示す工程断面
図であり、これらの図における符号１１は半導体チップ
モジュールを示し、１２，１３のそれぞれは単体として
の半導体チップを示している。
かる半導体チップモジュールの構造を示す側断面図、図
５は半導体チップモジュールの製造方法を示す工程断面
図であり、これらの図における符号１１は半導体チップ
モジュールを示し、１２，１３のそれぞれは単体として
の半導体チップを示している。
【００３２】本実施の形態にかかる半導体チップモジュ
ール１１は、図４で示すように、一対の半導体チップ１
２，１３を備え、かつ、各半導体チップ１２，１３の能
動面上の相対位置ごとに形成されたＡｌからなる電極１
４同士が互いに接続された構成を有しており、この際に
おける電極４，５それぞれの離間ピッチは３０μｍ程度
以下となっている。そして、これら半導体チップ１２，
１３それぞれの能動面同士は、少なくとも一方側の半導
体チップ１２（１３）の能動面上を被覆しており、電極
１４を露出させる開口部が形成されていた保護膜１５を
介して接合されているとともに、各半導体チップ１２，
１３の電極１４同士は圧着によって直接的に接続されて
いる。
ール１１は、図４で示すように、一対の半導体チップ１
２，１３を備え、かつ、各半導体チップ１２，１３の能
動面上の相対位置ごとに形成されたＡｌからなる電極１
４同士が互いに接続された構成を有しており、この際に
おける電極４，５それぞれの離間ピッチは３０μｍ程度
以下となっている。そして、これら半導体チップ１２，
１３それぞれの能動面同士は、少なくとも一方側の半導
体チップ１２（１３）の能動面上を被覆しており、電極
１４を露出させる開口部が形成されていた保護膜１５を
介して接合されているとともに、各半導体チップ１２，
１３の電極１４同士は圧着によって直接的に接続されて
いる。
【００３３】なお、保護膜１５が少なくとも一方側の半
導体チップ１２（１３）の能動面上に設けられていれば
半導体チップモジュール１１を構成しうることになる
が、以下においては、保護膜１５が半導体チップ１２，
１３双方の能動面上に設けられているとする。すなわ
ち、この際における半導体チップモジュール１１を構成
する半導体チップ１２，１３のそれぞれは、能動面上が
ポリイミドなどからなる保護膜１５でもって被覆され、
かつ、この保護膜１５には電極１４を露出させる開口部
が形成されたものであり、実施の形態１にかかる半導体
チップ２，３では保護膜６の開口部内に突起電極７が形
成されていたのに対し、これらの半導体チップ１２，１
３は突起電極７が形成されていないものとなっている。
導体チップ１２（１３）の能動面上に設けられていれば
半導体チップモジュール１１を構成しうることになる
が、以下においては、保護膜１５が半導体チップ１２，
１３双方の能動面上に設けられているとする。すなわ
ち、この際における半導体チップモジュール１１を構成
する半導体チップ１２，１３のそれぞれは、能動面上が
ポリイミドなどからなる保護膜１５でもって被覆され、
かつ、この保護膜１５には電極１４を露出させる開口部
が形成されたものであり、実施の形態１にかかる半導体
チップ２，３では保護膜６の開口部内に突起電極７が形
成されていたのに対し、これらの半導体チップ１２，１
３は突起電極７が形成されていないものとなっている。
【００３４】つぎに、実施の形態２にかかる半導体チッ
プモジュール１１を製造する際の手順を、図５で示す工
程断面図に基づいて説明する。
プモジュール１１を製造する際の手順を、図５で示す工
程断面図に基づいて説明する。
【００３５】まず、電極１４を露出させる開口部が形成
された保護膜１５でもって能動面上が被覆された一対の
半導体チップ１２，１３を用意する。なお、この際にお
ける半導体チップ１２，１３のいずれもが能動面上に保
護膜１５が形成されたものである必然性があるわけでは
なく、少なくとも一方側の半導体チップ１２（１３）の
能動面上にのみ保護膜１５が形成されていればよい。そ
して、図５（ａ）で示すように、一方側の半導体チップ
１２を加圧・加熱用ツール９の真空吸着によって支持
し、他方側の半導体チップ１３を載置台１０上に載置し
た後、図５（ｂ）で示すように、保護膜１５を介して半
導体チップ１２，１３それぞれの能動面同士を対面配置
したうえ、各半導体チップ１２，１３の電極１４同士を
互いに位置合わせすることを行う。
された保護膜１５でもって能動面上が被覆された一対の
半導体チップ１２，１３を用意する。なお、この際にお
ける半導体チップ１２，１３のいずれもが能動面上に保
護膜１５が形成されたものである必然性があるわけでは
なく、少なくとも一方側の半導体チップ１２（１３）の
能動面上にのみ保護膜１５が形成されていればよい。そ
して、図５（ａ）で示すように、一方側の半導体チップ
１２を加圧・加熱用ツール９の真空吸着によって支持
し、他方側の半導体チップ１３を載置台１０上に載置し
た後、図５（ｂ）で示すように、保護膜１５を介して半
導体チップ１２，１３それぞれの能動面同士を対面配置
したうえ、各半導体チップ１２，１３の電極１４同士を
互いに位置合わせすることを行う。
【００３６】さらに、加圧・加熱用ツール９でもって半
導体チップ１２をその裏面側から１５０℃の温度で加熱
することによってポリイミドからなる保護膜１５を溶融
させながら加圧することにより、半導体チップ１２，１
３の能動面同士を保護膜１５でもって接合した後、引き
続き、加圧・加熱用ツール９を利用して半導体チップ１
２を０．３ｇ／μｍ2の加圧力でもって半導体チップ１
３に対して常温下で押圧することを行う。すると、半導
体チップ１２，１３のそれぞれに形成された電極１４同
士は機械的に圧着されたうえで接続されていることにな
り、十分に微細な寸法関係を有する半導体チップモジュ
ール１１が完成する。なお、この際においては、電極１
４を構成するＡｌが拡散するまで加熱することが好まし
いので、例えば４００℃の温度で加熱しながら０．１ｇ
／μｍ2の加圧力でもって半導体チップ１２，１３同士
を押圧しあうことを行ってもよい。また、この工程につ
いても、減圧下で行うことが望ましいことは勿論であ
る。
導体チップ１２をその裏面側から１５０℃の温度で加熱
することによってポリイミドからなる保護膜１５を溶融
させながら加圧することにより、半導体チップ１２，１
３の能動面同士を保護膜１５でもって接合した後、引き
続き、加圧・加熱用ツール９を利用して半導体チップ１
２を０．３ｇ／μｍ2の加圧力でもって半導体チップ１
３に対して常温下で押圧することを行う。すると、半導
体チップ１２，１３のそれぞれに形成された電極１４同
士は機械的に圧着されたうえで接続されていることにな
り、十分に微細な寸法関係を有する半導体チップモジュ
ール１１が完成する。なお、この際においては、電極１
４を構成するＡｌが拡散するまで加熱することが好まし
いので、例えば４００℃の温度で加熱しながら０．１ｇ
／μｍ2の加圧力でもって半導体チップ１２，１３同士
を押圧しあうことを行ってもよい。また、この工程につ
いても、減圧下で行うことが望ましいことは勿論であ
る。
【００３７】
【発明の効果】以上説明したように、本発明の請求項１
にかかる半導体チップモジュールにおいては、保護膜の
開口部内に形成されていた突起電極が開口部外まで拡が
ることが起こっていないので、電極相互間の離間ピッチ
が３０μｍ程度以下であるような十分に微細な寸法関係
を有しており、かつ、要望されている小型化を実現する
のに適した半導体チップモジュールが得られる。そし
て、請求項２の製造方法によれば、突起電極を加圧する
ことが行われておらず、溶融によって変形した突起電極
が保護膜の開口部外にまで拡がったうえで互いに接触し
あうことが起こり得ないので、電気的なショートなどの
不都合が発生せず、十分に微細な寸法関係を有する半導
体チップモジュールを容易に製造することができる。
にかかる半導体チップモジュールにおいては、保護膜の
開口部内に形成されていた突起電極が開口部外まで拡が
ることが起こっていないので、電極相互間の離間ピッチ
が３０μｍ程度以下であるような十分に微細な寸法関係
を有しており、かつ、要望されている小型化を実現する
のに適した半導体チップモジュールが得られる。そし
て、請求項２の製造方法によれば、突起電極を加圧する
ことが行われておらず、溶融によって変形した突起電極
が保護膜の開口部外にまで拡がったうえで互いに接触し
あうことが起こり得ないので、電気的なショートなどの
不都合が発生せず、十分に微細な寸法関係を有する半導
体チップモジュールを容易に製造することができる。
【００３８】また、請求項３の製造方法によれば、防振
膜と突起電極との間に残る空隙内が減圧状態となるた
め、半導体チップモジュールの使用温度が製造時温度よ
りも高い場合における信頼性向上を実現しうることにな
る。さらに、請求項４にかかる製造方法を採用した際に
は、突起電極同士の拡散を促進したうえでの接続を実行
しうるという効果が得られる さらにまた、請求項５にかかる半導体チップモジュール
によれば、電極上に突起電極を形成しておらず、電極同
士を直接的に接続しているので、請求項１よりも簡素化
されたうえで十分に微細な寸法関係を有する半導体チッ
プモジュールを得ることができる。そして、請求項６に
かかる製造方法を採用した際には、請求項５の構造を有
する半導体チップモジュールを容易に製造できるという
効果が得られる。
膜と突起電極との間に残る空隙内が減圧状態となるた
め、半導体チップモジュールの使用温度が製造時温度よ
りも高い場合における信頼性向上を実現しうることにな
る。さらに、請求項４にかかる製造方法を採用した際に
は、突起電極同士の拡散を促進したうえでの接続を実行
しうるという効果が得られる さらにまた、請求項５にかかる半導体チップモジュール
によれば、電極上に突起電極を形成しておらず、電極同
士を直接的に接続しているので、請求項１よりも簡素化
されたうえで十分に微細な寸法関係を有する半導体チッ
プモジュールを得ることができる。そして、請求項６に
かかる製造方法を採用した際には、請求項５の構造を有
する半導体チップモジュールを容易に製造できるという
効果が得られる。
【図１】実施の形態１にかかる半導体チップモジュール
の構造を示す側断面図である。
の構造を示す側断面図である。
【図２】実施の形態１にかかる半導体チップモジュール
を構成する半導体チップ単体の構造を示す側断面図であ
る。
を構成する半導体チップ単体の構造を示す側断面図であ
る。
【図３】実施の形態１にかかる半導体チップモジュール
の製造方法を示す工程断面図である。
の製造方法を示す工程断面図である。
【図４】実施の形態２にかかる半導体チップモジュール
の構造を示す側断面図である。
の構造を示す側断面図である。
【図５】実施の形態２にかかる半導体チップモジュール
の製造方法を示す工程断面図である。
の製造方法を示す工程断面図である。
【図６】従来の形態にかかる半導体チップモジュールの
製造方法を示す工程断面図である。
製造方法を示す工程断面図である。
１ 半導体チップモジュール ２ 半導体チップ ３ 半導体チップ ４ 電極 ５ 電極 ６ 保護膜 ７ 突起電極
Claims (6)
- 【請求項１】 一対の半導体チップを備えており、各半
導体チップの能動面上の相対位置ごとに形成された電極
同士が接続されてなる半導体チップモジュールであっ
て、 半導体チップそれぞれの能動面同士は、少なくとも一方
側の半導体チップの能動面上を被覆しており、かつ、電
極を露出させる開口部が形成された保護膜を介して接合
されているとともに、 各半導体チップの電極同士は、保護膜の膜厚と同等また
は膜厚よりも低い高さとして保護膜の開口部内の電極上
に形成されていたうえ、溶融によって変形した突起電極
を介して接続されていることを特徴とする半導体チップ
モジュール。 - 【請求項２】 請求項１に記載された半導体チップモジ
ュールを製造する方法であって、 電極を露出させる開口部が形成された保護膜でもって能
動面上が被覆され、かつ、開口部内の電極上には保護膜
の膜厚と同等または膜厚よりも低い高さの突起電極が形
成されている半導体チップを含む一対の半導体チップを
用意し、保護膜を介して半導体チップそれぞれの能動面
同士を対面配置した後、各半導体チップの電極同士を互
いに位置合わせする工程と、 半導体チップそれぞれの能動面同士を保護膜でもって接
合する工程と、 各半導体チップの電極同士を溶融によって変形した突起
電極でもって接続する工程とを含んでいることを特徴と
する半導体チップモジュールの製造方法。 - 【請求項３】 請求項２に記載した半導体チップモジュ
ールの製造方法であって、 半導体チップそれぞれの能動面同士を保護膜でもって接
合する工程は、減圧下で実行されることを特徴とする半
導体チップモジュールの製造方法。 - 【請求項４】 請求項２または請求項３に記載した半導
体チップモジュールの製造方法であって、 各半導体チップの電極同士を突起電極でもって接続する
工程では、半導体チップに対して超音波を印加しながら
加熱することが実行されることを特徴とする半導体チッ
プモジュールの製造方法。 - 【請求項５】 一対の半導体チップを備えており、各半
導体チップの能動面上の相対位置ごとに形成された電極
同士が接続されてなる半導体チップモジュールであっ
て、 半導体チップそれぞれの能動面同士は、少なくとも一方
側の半導体チップの能動面上を被覆しており、かつ、電
極を露出させる開口部が形成された保護膜を介して接合
されているとともに、 各半導体チップの電極同士は、圧着によって接続されて
いることを特徴とする半導体チップモジュール。 - 【請求項６】請求項５に記載された半導体チップモジュ
ールを製造する方法であって、 電極を露出させる開口部が形成された保護膜でもって能
動面上が被覆された半導体チップを含む一対の半導体チ
ップを用意し、保護膜を介して半導体チップそれぞれの
能動面同士を対面配置した後、各半導体チップの電極同
士を互いに位置合わせする工程と、 半導体チップそれぞれの能動面同士を保護膜でもって接
合する工程と、 各半導体チップの電極同士を圧着によって接続する工程
とを含んでいることを特徴とする半導体チップモジュー
ルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28502696A JP3383811B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体チップモジュール及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28502696A JP3383811B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体チップモジュール及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135404A true JPH10135404A (ja) | 1998-05-22 |
| JP3383811B2 JP3383811B2 (ja) | 2003-03-10 |
Family
ID=17686201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28502696A Expired - Fee Related JP3383811B2 (ja) | 1996-10-28 | 1996-10-28 | 半導体チップモジュール及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3383811B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576499B2 (en) | 1999-12-10 | 2003-06-10 | Nec Corporation | Electronic device assembly and a method of connecting electronic devices constituting the same |
| JP2008066455A (ja) * | 2006-09-06 | 2008-03-21 | Sumitomo Bakelite Co Ltd | 半導体装置およびその製造方法 |
| JP2011009489A (ja) * | 2009-06-26 | 2011-01-13 | Sony Corp | 半導体装置の製造方法、半導体装置及び固体撮像装置 |
| JP2011044655A (ja) * | 2009-08-24 | 2011-03-03 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JP2013219370A (ja) * | 2003-05-19 | 2013-10-24 | Ziptronix Inc | 室温共有結合方法 |
| JP2014143399A (ja) * | 2012-12-25 | 2014-08-07 | Nikon Corp | 基板および基板接合方法 |
| US8962470B2 (en) | 2002-12-27 | 2015-02-24 | Fujitsu Limited | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus |
| JP2017063203A (ja) * | 2003-02-07 | 2017-03-30 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
| US9704915B2 (en) | 2010-07-09 | 2017-07-11 | Canon Kabushiki Kaisha | Member for solid-state image pickup device and method for manufacturing solid-state image pickup device |
| JP2019186499A (ja) * | 2018-04-17 | 2019-10-24 | 株式会社デンソー | 電子装置およびその製造方法 |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
-
1996
- 1996-10-28 JP JP28502696A patent/JP3383811B2/ja not_active Expired - Fee Related
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576499B2 (en) | 1999-12-10 | 2003-06-10 | Nec Corporation | Electronic device assembly and a method of connecting electronic devices constituting the same |
| US6798070B2 (en) | 1999-12-10 | 2004-09-28 | Nec Corporation | Electronic device assembly and a method of connecting electronic devices constituting the same |
| US8962470B2 (en) | 2002-12-27 | 2015-02-24 | Fujitsu Limited | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus |
| US10141218B2 (en) | 2003-02-07 | 2018-11-27 | Invensas Bonding Technologies, Inc. | Room temperature metal direct bonding |
| JP2017063203A (ja) * | 2003-02-07 | 2017-03-30 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
| JP2017112383A (ja) * | 2003-02-07 | 2017-06-22 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
| JP2013219370A (ja) * | 2003-05-19 | 2013-10-24 | Ziptronix Inc | 室温共有結合方法 |
| US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11289372B2 (en) | 2005-08-11 | 2022-03-29 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11515202B2 (en) | 2005-08-11 | 2022-11-29 | Adeia Semiconductor Bonding Technologies Inc. | 3D IC method and device |
| JP2008066455A (ja) * | 2006-09-06 | 2008-03-21 | Sumitomo Bakelite Co Ltd | 半導体装置およびその製造方法 |
| JP2011009489A (ja) * | 2009-06-26 | 2011-01-13 | Sony Corp | 半導体装置の製造方法、半導体装置及び固体撮像装置 |
| US11715752B2 (en) | 2009-08-24 | 2023-08-01 | Sony Group Corporation | Semiconductor device and method for production of semiconductor device |
| US8742585B2 (en) | 2009-08-24 | 2014-06-03 | Sony Corporation | Semiconductor device having a plurality of pads of low diffusible material formed in a substrate |
| JP2011044655A (ja) * | 2009-08-24 | 2011-03-03 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| US11545519B2 (en) | 2010-07-09 | 2023-01-03 | Canon Kabushiki Kaisha | Member for solid-state image pickup device and method for manufacturing solid-state image pickup device |
| US10263034B2 (en) | 2010-07-09 | 2019-04-16 | Canon Kabushiki Kaisha | Member for solid-state image pickup device and method for manufacturing solid-state image pickup device |
| US10651231B2 (en) | 2010-07-09 | 2020-05-12 | Canon Kabushiki Kaisha | Member for solid-state image pickup device and method for manufacturing solid-state image pickup device |
| US9704915B2 (en) | 2010-07-09 | 2017-07-11 | Canon Kabushiki Kaisha | Member for solid-state image pickup device and method for manufacturing solid-state image pickup device |
| JP2014143399A (ja) * | 2012-12-25 | 2014-08-07 | Nikon Corp | 基板および基板接合方法 |
| US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US11830838B2 (en) | 2015-08-25 | 2023-11-28 | Adeia Semiconductor Bonding Technologies Inc. | Conductive barrier direct hybrid bonding |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11552041B2 (en) | 2017-09-24 | 2023-01-10 | Adeia Semiconductor Bonding Technologies Inc. | Chemical mechanical polishing for hybrid bonding |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| JP2019186499A (ja) * | 2018-04-17 | 2019-10-24 | 株式会社デンソー | 電子装置およびその製造方法 |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11955445B2 (en) | 2018-06-13 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Metal pads over TSV |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3383811B2 (ja) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10135404A (ja) | 半導体チップモジュール及びその製造方法 | |
| JPH10233413A (ja) | 半導体装置およびその製造方法並びに配線基板 | |
| JP2002261190A (ja) | 半導体装置、その製造方法及び電子機器 | |
| US6713880B2 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
| US6002171A (en) | Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
| JP3490198B2 (ja) | 半導体装置とその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP7196936B2 (ja) | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3741553B2 (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
| JP2002231765A (ja) | 半導体装置 | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| JP2002252309A (ja) | 半導体チップのパッケージ構造及びパッケージ方法 | |
| JP2000216195A (ja) | 半導体装置、その製造方法およびこの製造方法に用いる接着剤 | |
| JP4285140B2 (ja) | 半導体装置の製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP3558498B2 (ja) | 半導体装置の製造方法 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| JPH1027824A (ja) | 突起電極を有する半導体装置及びその製造方法 | |
| TWI720728B (zh) | 薄膜覆晶封裝結構和其製作方法 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131227 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |