JP7425704B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP7425704B2 JP7425704B2 JP2020161409A JP2020161409A JP7425704B2 JP 7425704 B2 JP7425704 B2 JP 7425704B2 JP 2020161409 A JP2020161409 A JP 2020161409A JP 2020161409 A JP2020161409 A JP 2020161409A JP 7425704 B2 JP7425704 B2 JP 7425704B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- manufacturing
- sealing member
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 124
- 238000004519 manufacturing process Methods 0.000 title claims description 66
- 238000007789 sealing Methods 0.000 claims description 64
- 239000002184 metal Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 41
- 239000012528 membrane Substances 0.000 claims description 23
- 239000002923 metal particle Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 14
- 239000002245 particle Substances 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 238000005245 sintering Methods 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 239000004593 Epoxy Substances 0.000 claims description 4
- 238000012986 modification Methods 0.000 description 26
- 230000004048 modification Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Description
特許文献2に開示される配線基板の製造方法では、基材としての絶縁フィルムの表面に電解銅箔として銅を形成し、形成された銅をエッチング加工することにより配線を形成している。
これらの製造方法は、いずれもエッチング加工を伴うため、低コストで配線基板を製造することが難しいという課題がある。
第2の態様によると、半導体装置の製造方法は、第1の態様の製造方法により製造された配線基板に対して、配線基板の前記配線部と電気的に接続させて半導体素子を配置すること、および、配線基板の前記第1面、前記配線部、および前記半導体素子の少なくとも一部を封止部材により封止すること、を備える。
第3の態様によると、半導体装置の製造方法は、膜部材の第1面に配線部を形成すること、前記配線部と電気的に接続させて半導体素子を配置すること、前記第1面、前記配線部、および前記半導体素子の少なくとも一部を封止部材により封止すること、前記封止部材による封止の後に、前記膜部材の少なくとも一部に前記第1面とは反対側の第2面から開口部を形成し、前記開口部を介して前記配線部の少なくとも一部を露出させること、を備える。
第4の態様によると、配線基板は、膜部材と、前記膜部材の第1面に配置された、多孔性の金属を含む配線部と、を備える。
第5の態様によると、半導体装置は、第4の態様の配線基板と、前記配線基板の前記配線部と電気的に接続されている半導体素子と、前記配線基板の前記第1面、前記配線部、および前記半導体素子の少なくとも一部を封止する封止部材と、を備える。
図1は、第1実施形態の配線基板の製造方法を説明する図である。図1(d)は、本実施形態により製造された配線基板100aを示す図であり。図1(a)~図1(c)の各図は、配線基板100aの製造工程を示す図である。
以下では、膜部材10の一例として+Z側の面を第1面11と呼び、-Z側の面を第2面12と呼ぶ。
図1(a)は、配線基板100aを製造するための膜部材10の断面図を示す図である。膜部材10は、XY平面に平行に延在するフィルム状の部材であり、そのZ方向の厚さtは、一例として10~50μm程度である。
なお、配線基板100aの厚さをより薄くするためには、または配線基板100aの可撓性をより高めるために、膜部材10の厚さtを30μm以下としても良い。
図1(b)に示すように、膜部材10の一例として+Z側の面である第1面11の上に、部分的に金属ペースト13を形成する。金属ペースト13の形成は、スクリーン印刷等の印刷により行っても良く、金属ペーストをインクジェットプリンターやディスペンサーにより膜部材10に噴射することにより行っても良い。
なお、図1(c)においては、金属粒子14Pの粒径Dを、金属ペースト13のZ方向の厚さに対して、拡大して示している。
続いて、第1面11の上に形成した金属ペースト13を、一例として200℃程度まで加熱し、金属ペースト13を焼結させる。焼結された金属ペースト13は、図1(d)に示したように第1配線部15となり、これにより配線基板100aが完成する。
第2実施形態の配線基板は、上述した第1実施形態の配線基板の製造方法により製造された、図1(d)に示した配線基板100aである。すなわち、配線基板100aは、膜部材10と、膜部材10の第1面11に配置された、多孔性の金属を含む第1配線部15と、を備えている。
以上で説明した第1実施形態の配線基板の製造方法、および第2実施形態の配線基板においては、第1配線部15を、単に配線部ということもできる。
以下、図2から図4を参照して、第3実施形態の配線基板の製造方法について説明する。第3実施形態の配線基板の製造方法においては、上述した第1実施形態の配線基板の製造方法により製造された、図1(d)に示した配線基板100aを用いて多層配線を有する配線基板を製造する。
図2(a)に示したように、図1(d)に示した配線基板100aに対し、配線基板100aの第1面11、および第1面11上に形成されている第1配線部15を覆って、第1封止部材16を形成する。第1封止部材16は、後述する第2配線部18を形成する際に使用する金属ペーストの焼結温度までの耐熱性を有する材質で形成する。第1封止部材16として、例えば、ABF、ポリイミド、エポキシ樹脂、シリコーン樹脂等を用いても良い。
図2(c)に示したように、第1封止部材16の上(+Z側)に、第2配線部18を形成する。第2配線部18についても、第1配線部15と同様に、第2配線部18を形成すべき位置に金属ペーストを形成し、形成した金属ペーストを焼結することにより形成する。第2配線部18の形成に際し、第2配線部18の一部を、開口部17を介して第1配線部15の一部と接続させる。従って、第2配線部18の一部は第1配線部15の一部と電気的に接続されている。
図3(a)に示したように、第1封止部材16、および第1封止部材16上に形成されている第2配線部18を覆って、第2封止部材19を形成する。第2封止部材19についても、上述した第1封止部材16と同様の材料を用いて形成する。
続いて、図3(b)に示したように、第2封止部材19の所定の部分に開口部20を形成する。開口部20についても、上述した開口部17と同様に形成する。
図3(c)に示したように、第2封止部材19の上(+Z側)に、第3配線部21を形成する。第3配線部21についても、第1配線部15と同様に、第3配線部21を形成すべき位置に金属ペーストを形成し、形成した金属ペーストを焼結することにより形成する。第3配線部21の形成に際し、第3配線部21の一部を、開口部20を介して第2配線部18の一部と接続させる。従って、第3配線部21の一部は第2配線部18の一部と電気的に接続されている。
第2配線部18および第3配線部21の形成に用いる金属ペーストは、第1配線部15の形成に用いる金属ペースト13と同様のものを用いるが、各配線部で異なる金属粒子を含有する金属ペーストを用いても良い。
第4実施形態の配線基板は、上述した第3実施形態の配線基板の製造方法により製造された、図3(c)に示した配線基板100bである。すなわち、配線基板100bは、膜部材10と、膜部材10の第1面11に配置された、多孔性の金属を含む多層配線部22と、を備えている。第3実施形態の配線基板の製造方法、および第3実施形態の配線基板においては、多層配線部22を、単に配線部ということもできる。
なお、以上の説明においては、多層配線部22は、第1配線部15、第2配線部18および第3配線部21の3層の配線層を有するものしたが、多層配線部22を構成する配線層の数はこれに限られるものではなく、例えば2層、または4層以上であっても良い。
(1)上述した第1実施形態および第3実施形態の配線基板の製造方法は、耐熱性の膜部材10を準備すること、耐熱性の膜部材10の第1面11に金属粒子14Pを含む金属ペースト13を形成すること、形成した金属ペースト13を焼結して、膜部材10の第1面11に金属を含む配線部(第1配線部15、多層配線部22)を形成すること、を備えている。この構成では、エッチングプロセスを用いることなく、電気抵抗が小さな配線基板100a、100bを低コストで製造することができる。さらに金属ペースト13は配線部(第1配線部15、多層配線部22)を形成する部分にのみ形成すれば良いので、従来に比べて金属の使用量を削減できる。これにより、一層のコスト削減が図れる。
(3)金属ペースト13に含まれる金属粒子14Pの主成分を銀または銅としても良い。これにより、配線部(第1配線部15、多層配線部22)の電気抵抗を一層小さくすることができる。
以下、図4(a)を参照して、第5実施形態の配線基板の製造方法について説明する。第5実施形態の半導体装置の製造方法においては、上述した第3実施形態の配線基板の製造方法により製造された、図3(c)に示した配線基板100bを用いて半導体装置200aを製造する。
図4(a)に示したように、半導体素子23を、その不図示の端子部が多層配線部22を構成する第3配線部21の一部に電気的に接続するように配置して、接合する。半導体素子23は、CPU等のロジック回路IC、DRAM等のメモリーIC、LED等の発光素子、RF集積回路等の、半導体素子である。半導体素子23の端子部には、第3配線部21への接合に先立って、はんだ、またはピラー(不図示)を形成しておく。半導体素子23の接合は、各種のフリップチップボンダーを用いて行うことができる。
半導体素子23、第2封止部材19の上面(+Z側の面)、および第3配線部21の少なくとも一部を第3封止部材24により封止する。図4(a)は、半導体素子23、第2封止部材19の上面、および第3配線部21の全てが、第3封止部材24により封止された状態を示している。
なお、第5実施形態の半導体装置の製造方法、および後述する第6実施形態の半導体装置においては、第1封止部材16、第2封止部材19、および第3封止部材24を、総称して、単に封止部材25ということもできる。
第6実施形態の半導体装置は、上述した第5実施形態の半導体装置の製造方法により製造された、図4(a)に示した半導体装置200aである。すなわち、半導体装置200aは、上述した第4実施形態の配線基板100bと、半導体素子23と、配線基板100bの第1面11、配線部(多層配線部22)、および半導体素子23の少なくとも一部を封止する封止部材25と、を備えている。そして、半導体素子23の不図示の端子部は、配線基板100bの配線部(多層配線部22)と電気的に接続されている。
図4(b)は、変形例1の半導体装置200bを示す図である。変形例1の半導体装置200bは、上述した第2実施形態の配線基板100aと、半導体素子23と、配線基板100aの第1面11、配線部(第1配線部15)、および半導体素子23の少なくとも一部を封止する封止部材25と、を備えている。そして、半導体素子23の不図示の端子部は、配線基板100aの配線部(第1配線部15)と電気的に接続されている。
(4)以上で説明した第5実施形態の半導体装置の製造方法、および変形例1の半導体装置の製造方法は、上述した第1実施形態または第3実施形態の配線基板の製造方法により製造された配線基板100a、100bに対して、配線基板100a、100bの配線部(第1配線15、多層配線部22)と電気的に接続させて半導体素子23を配置すること、および、配線基板100a、100bの第1面11、配線部、および半導体素子23の少なくとも一部を封止部材により封止すること、を備えている。
この構成により、低抵抗な配線部を有する半導体装置200a、200bを、低コストで製造することができる。
図4(c)は、変形例2の半導体装置200cを示す図である。変形例2の半導体装置200cは、上述した第6実施形態の半導体装置200aに対して、その膜部材10に、その第2面12の側から開口部26を形成したものである。
開口部26は、リソグラフィーにより形成しても良く、レーザーアブレーションにより形成しても良い。
変形例3の半導体装置は、上述した変形例1の半導体装置200b(図4(b)参照)に対して、変形例2の半導体装置200c(図4(c)参照)と同様に、その膜部材10に、その第2面12の側から開口部を形成したものである。変形例3の半導体装置は、その膜部材10に、変形例2の半導体装置200cと同様の開口部26を有すること以外は変形例1の半導体装置200bと同様であるため、図示を省略する。変形例3の半導体装置においても、膜部材10に対する開口部の形成は、上述した変形例2の半導体装置の製造方法と同様に行えば良い。
この構成により、第1配線部15の化学的な腐食に対する耐性が高く、かつ、第1配線部15の露出部15aの絶縁性も高い半導体装置200cを低コストで製造することができる。
この構成により、第1配線部15の化学的な腐食に対する耐性が高く、かつ、第1配線部15の露出部15aの絶縁性も高い半導体装置200cを低コストで製造することができる。さらに、膜部材10への開口部26の形成を、配線部(第1配線部15、多層配線部22)を封止部材25で封止した後、すなわち配線部が+Z側から封止部材25により支持された状態で行うため、開口部26から露出した配線部の機械的な強度が十分に保たれる。このため、開口部26の形成に伴う配線部の断線または破損等を防ぐことができ、半導体装置200cの製造の歩留まりを向上することができ、半導体装置200cの製造コストを低減することができる。
Claims (10)
- 可撓性を有する基材となる膜部材を準備すること、
前記膜部材の第1面に金属粒子を含む金属ペーストを形成すること、
形成した前記金属ペーストを焼結して、前記膜部材の第1面に金属を含む第1配線部を形成すること、
封止部材により少なくとも前記第1配線部を覆うこと、
前記第1配線部と電気的に接続させて半導体素子を配置すること、
前記膜部材の少なくとも一部に前記第1面とは反対側の第2面から第1開口部を形成し、前記第1開口部を介して前記第1配線部の少なくとも一部を露出させること、
を備える、半導体装置の製造方法であって、
前記第1配線部と電気的に接続させて半導体装置を配置することは、前記封止部材に第2開口部を形成し、前記第2開口部を介して前記第1配線部と電気的に接続された第2配線部を前記封止部材上に形成し、前記第2配線部を介して前記第1配線部と前記半導体装置とを電気的に接続させることを含む、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記金属ペーストに含まれる前記金属粒子は、10nmから100nmの粒径の粒子を主成分とする、半導体装置の製造方法。 - 請求項1または請求項2に記載の半導体装置の製造方法において、
前記金属粒子の主成分は銀または銅である、半導体装置の製造方法。 - 請求項1から請求項3までのいずれか一項に記載の半導体装置の製造方法において、
前記膜部材は、ポリイミド、ガラスエポキシ、ガラス、プリプレグのうちのいずれか1つを含む、半導体装置の製造方法。 - 請求項1から請求項4までのいずれか一項に記載の半導体装置の製造方法において、
前記膜部材の厚さは30μm以下である、半導体装置の製造方法。 - 可撓性を有する基材となる膜部材と、前記膜部材の第1面に配置された、多孔性の金属を含む多層配線部と、を備える、配線基板と、
少なくとも前記多層配線部を覆う封止部材と、
前記配線基板に、前記多層配線部と電気的に接続させて配置された半導体素子と、
を備え、
前記膜部材は、前記第1面の面内方向において前記配線部の少なくとも一部と重なる部分に第1開口部を有する、半導体装置であって、
前記封止部材は、第2開口部を有し、
前記多層配線部は、前記膜部材の第1面に配置された第1配線部と、前記第2開口部を介して前記第1配線部と電気的に接続された、前記封止部材上に形成された第2配線部と、を有する、半導体装置。 - 請求項6に記載の半導体装置において、
前記多孔性の金属は、10nmから100nmの粒径の粒子を主成分とする金属粒子が部分的に結合したものである、半導体装置。 - 請求項6または請求項7に記載の半導体装置において、
前記多孔性の金属の主成分は銀または銅である、半導体装置。 - 請求項6から請求項8までのいずれか一項に記載の半導体装置において、
前記膜部材は、ポリイミド、ガラスエポキシ、ガラス、プリプレグのうちのいずれか1つを含む、半導体装置。 - 請求項6から請求項9までのいずれか一項に記載の半導体装置において、
前記膜部材の厚さは30μm以下である、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020161409A JP7425704B2 (ja) | 2020-09-25 | 2020-09-25 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020161409A JP7425704B2 (ja) | 2020-09-25 | 2020-09-25 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022054299A JP2022054299A (ja) | 2022-04-06 |
JP7425704B2 true JP7425704B2 (ja) | 2024-01-31 |
Family
ID=80996867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020161409A Active JP7425704B2 (ja) | 2020-09-25 | 2020-09-25 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7425704B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003224229A (ja) | 2003-02-07 | 2003-08-08 | Hitachi Ltd | ボールグリッドアレイ型半導体装置 |
JP2005063989A (ja) | 2003-08-08 | 2005-03-10 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2006228919A (ja) | 2005-02-17 | 2006-08-31 | Nec Corp | 配線基板及び半導体装置並びにそれらの製造方法 |
JP2007227848A (ja) | 2006-02-27 | 2007-09-06 | Teijin Ltd | 回路基板形成用ポリイミドフィルムおよび回路基板 |
JP2008243946A (ja) | 2007-03-26 | 2008-10-09 | Dainippon Printing Co Ltd | 導電性基板及びその製造方法 |
-
2020
- 2020-09-25 JP JP2020161409A patent/JP7425704B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003224229A (ja) | 2003-02-07 | 2003-08-08 | Hitachi Ltd | ボールグリッドアレイ型半導体装置 |
JP2005063989A (ja) | 2003-08-08 | 2005-03-10 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2006228919A (ja) | 2005-02-17 | 2006-08-31 | Nec Corp | 配線基板及び半導体装置並びにそれらの製造方法 |
JP2007227848A (ja) | 2006-02-27 | 2007-09-06 | Teijin Ltd | 回路基板形成用ポリイミドフィルムおよび回路基板 |
JP2008243946A (ja) | 2007-03-26 | 2008-10-09 | Dainippon Printing Co Ltd | 導電性基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2022054299A (ja) | 2022-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7790270B2 (en) | Wiring board and semiconductor device | |
JP5305148B2 (ja) | 電子部品、それを用いた電子部品装置およびその製造方法 | |
KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
KR100921919B1 (ko) | 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법 | |
TWI483363B (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
TWI495026B (zh) | 晶片封裝基板和結構及其製作方法 | |
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
JP3277997B2 (ja) | ボールグリッドアレイパッケージとその製造方法 | |
JP2006295127A (ja) | フリップチップパッケージ構造及びその製作方法 | |
TW200845319A (en) | Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same | |
KR101208028B1 (ko) | 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지 | |
JP2017034059A (ja) | プリント配線板、半導体パッケージおよびプリント配線板の製造方法 | |
JP5272922B2 (ja) | 半導体装置及びその製造方法 | |
US11488911B2 (en) | Flip-chip package substrate | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
JP2008159682A (ja) | 多層プリント配線板およびその製造方法 | |
JP2003007916A (ja) | 回路装置の製造方法 | |
JP2009016377A (ja) | 多層配線板及び多層配線板製造方法 | |
JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
JP7425704B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4396533B2 (ja) | 実装体の製造方法 | |
JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
TWI503941B (zh) | 晶片封裝基板及其製作方法 | |
JP5456970B2 (ja) | 電子部品のパッケージング構造、及びこの構造を有する電子部品パッケージの製造方法 | |
TWI404466B (zh) | 印刷電路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210514 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210713 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210812 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7425704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |