JP3788862B2 - プリンタヘッド駆動装置 - Google Patents
プリンタヘッド駆動装置 Download PDFInfo
- Publication number
- JP3788862B2 JP3788862B2 JP11059098A JP11059098A JP3788862B2 JP 3788862 B2 JP3788862 B2 JP 3788862B2 JP 11059098 A JP11059098 A JP 11059098A JP 11059098 A JP11059098 A JP 11059098A JP 3788862 B2 JP3788862 B2 JP 3788862B2
- Authority
- JP
- Japan
- Prior art keywords
- print data
- bit
- data
- shift register
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/07—Ink jet characterised by jet control
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/04541—Specific driving circuit
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/04586—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads of a type not covered by groups B41J2/04575 - B41J2/04585, or of an undefined type
Landscapes
- Color, Gradation (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、最大nビット階調のシリアル印字データを受信し、この受信した印字データによってヘッドの通電波形を選択して印字を行うプリンタヘッド駆動装置に関する。
【0002】
【従来の技術】
例えば、特開平8−216457号公報のものは、図23に示すように、CPU1からの印字ヘッド2の各ノズルに対する印字データを階調シリアルデータ変換部3で階調情報を含んだシリアル印字データに変換し、階調パラレルデータ変換部4に供給される。階調パラレルデータ変換部4はシリアル印字データをノズルの階調数に対応した階調パラレルデータに変換し、デューティ制御部5を介してドライバ6に供給され、このドライバ6により印字ヘッド2が駆動されるようになっている。
【0003】
また、特開平9−11457号公報のものは、図24に示すように、ドットの大きさに対応した複数の駆動電圧波形を発生する共通波形発生手段7及びプリントデータ、シフトクロック等を発生するシステム制御手段8を設け、このシステム制御手段8からプリントデータである2ビット階調データをシフト回路9に供給して記憶し、このシフト回路9に記憶した階調データを所定のタイミングでラッチ回路10にラッチさせ、このラッチ出力をデコーダ11で変換した後、信号処理手段12を介してマルチプレクサ13を駆動して共通波形発生手段7からの駆動電圧波形の1つを選択して圧電体を駆動するというものである。
【0004】
また、特開平6−15846号公報のものは、図25に示すように、2ビットの並列データSI1,SI2をシフトレジスタ14,15にそれぞれ供給し、このシフトレジスタから各ビット毎のデータをラッチ回路16にラッチし、このラッチ出力をパラレル/シリアル変換回路17に供給する。一方、印字指令パルス処理部18のインターバルタイマ19の出力をパラレル/シリアル変換回路17に供給するとともにアンドゲート20を介してフリップフロップ21に供給し、このフリップフロップ21の出力と電源電圧をモニタする出力保護回路22の出力をアンドゲート23に供給し、このアンドゲード23の出力とパラレル/シリアル変換回路17の出力とをアンドゲート24に供給し、このアンドゲート24の出力でトランジスタTrを駆動して発熱抵抗体Rへの通電を行うというものである。
【0005】
【発明が解決しようとする課題】
特開平8−216457号公報のものは、例えば、2値のデータを扱う場合には、階調数と同じビットになるようにダミーデータを付加して転送する必要があり、データ転送に時間がかかるという問題がある。また、特開平9−11457号公報のものは、例えば、2値のデータを扱う場合には、シフト回路のシフト数に合うようにやはりダミーデータを付加して転送する必要があり、データ転送に時間がかかるという問題がある。また、特開平6−15846号公報のものは、パラレルに2段のシフトレジスタを備え、データ転送を2ビットの並列データとして行うため信号線が増加するという問題がある。
【0006】
そこで各請求項記載の発明は、データ転送をシリアルに行うことができるので、データ転送に使用する信号線を1本にでき、また、2値のデータを扱う場合でもダミーデータを付加して転送する必要がなく低ビットな印字データほどデータ転送時間を短縮できて迅速な印字ができるプリンタヘッド駆動装置を提供する。
【0007】
【課題を解決するための手段】
本発明は、1画素当たり最大nビット階調の1ビットシリアル印字データを受信する受信手段と、この受信手段が受信した印字データからヘッドの駆動波形を決定する波形セレクト手段と、この波形セレクト手段に受信手段で受信した印字データを転送する印字データ転送手段と、波形セレクト手段により決定された駆動波形に基づいてヘッドを駆動するヘッド駆動手段からなるプリンタヘッド駆動装置において、印字データ転送手段は、受信する印字データのビット数m(但し、1≦m≦n)に対応して段数mが選択されるシフトレジスタを複数段直列接続してなり、受信した1ビットシリアル印字データをシフトするシリアル入力シフトレジスタ手段と、受信する印字データのビット数mに対応してシフトレジスタ手段のシフト経路を変更する手段とからなるものである。
【0020】
【発明の実施の形態】
本発明の実施の形態を図面を参照して説明する。
(第1の実施の形態)
図1に示すように、mビット(但し、1≦m≦4)階調のシリアル印字データSIをmビット毎にパラレルデータに変換する最大n=4ビットのパラレル変換ができるシリアルパラレル変換回路31、このシリアルパラレル変換回路31からのmビットのパラレル印字データをmビット毎に転送する4ビットパラレルシフトレジスタ32をk段設けたパラレルシフトレジスタ装置33、このパラレルレジスタ装置33の最終段の4ビットパラレルシフトレジスタ32から転送されるmビットのパラレル印字データをシリアルデータに変換してシリアル印字データSOとして出力するシリアルデータ出力回路34を設けている。
【0021】
すなわち、前記シリアルパラレル変換回路31のデータ出力端子O1 〜O4 を初段の4ビットパラレルシフトレジスタ32のデータ入力端子D1 〜D4 に接続し、初段〜k−1段目の4ビットパラレルシフトレジスタ32のデータ出力端子O1 〜O4 をそれぞれ2段〜k段目の4ビットパラレルシフトレジスタ32のデータ入力端子D1 〜D4 に接続し、最終段であるk段目の4ビットパラレルシフトレジスタ32のデータ出力端子O1 〜O4 を前記シリアルデータ出力回路34のデータ入力端子D1 〜D4 に接続している。そして、前記シリアルパラレル変換回路31、各4ビットパラレルシフトレジスタ32及びシリアルデータ出力回路34にそれぞれリセット信号RST、シフトクロックSFCKを供給している。
【0022】
前記各4ビットパラレルシフトレジスタ32のデータ出力端子O1 〜O4 をそれぞれマスク回路35の入力端子に接続している。前記マスク回路35は、各4ビットパラレルシフトレジスタ32から転送されるk段のパラレルデータを取込み、有効ビットセレクト信号SLT1,SLT2により各段において必要とするmビット以外をマスクするもので、このマスク回路35からのk段のパラレルデータをラッチ回路36に供給している。有効ビットセレクト信号SLT1,SLT2は、また、前記シリアルデータ出力回路34にも供給している。
【0023】
前記シリアルデータ出力回路34はこのプリンタヘッド駆動装置を多数カスケード接続する場合に次段のプリンタヘッド駆動装置に対してシリアル印字データを供給するものである。通常は、1ライン単位で印字を行うラインプリンタでは複数のプリンタヘッド駆動装置がカスケード接続されることになる。
【0024】
前記ラッチ回路36は、ラッチ信号LTNが入力するタイミングで前記マスク回路35からのk段のパラレルデータをそれぞれラッチするようになっている。前記ラッチ回路36がラッチしたk段のパラレルデータを通電波形セレクト回路37に供給している。前記通電波形セレクト回路37は、ラッチ回路36からのk段のパラレルデータに基づいてそれぞれ各段について通電信号発生回路(図示せず)からの通電信号TP1 〜TP15及びGND(接地レベル)から1つを選択して各段のヘッドドライバ38に供給している。前記各ヘッドドライバ38はそれぞれヘッド駆動信号OUT1 〜OUTk を出力するようになっている。
【0025】
このような構成においては、例えば、1画素が4ビットの場合には4ビットのシリアル印字データSIが入力されることになり、各部の動作タイミングは図2に示すようになる。すなわち、リセット信号RSTがローレベルからハイレベルに立ち上がると、シリアルパラレル変換回路31、各4ビットパラレルシフトレジスタ32及びシリアルデータ出力回路34がそれぞれ初期化され、この状態でシリアル印字データSI及びシフトクロックSFCKがシリアルパラレル変換回路31に入力し、シリアルパラレル変換回路31は4ビットのシリアル印字データが入力する毎に4ビットのパラレル印字データに変換する。また、各4ビットパラレルシフトレジスタ32及びシリアルデータ出力回路34に対してシフトクロックSFCKがそれぞれ入力するとともにシリアル印字データの4ビット目に同期してイネーブル信号ENBが入力する。
【0026】
こうして各4ビットパラレルシフトレジスタ32はイネーブル信号ENBが入力するタイミングで4ビットパラレル印字データを後段の4ビットパラレルシフトレジスタ32に転送しデータのシフトを行う。そして、k段の4ビットパラレルシフトレジスタ32に対する4ビットパラレル印字データのシフトが終了すると最終段の4ビットパラレルシフトレジスタ32からのパラレルデータがシリアルデータ出力回路34によりシリアル印字データに変換されて次段のプリンタヘッド駆動装置に供給される。
【0027】
こうして、カスケード接続した全てのプリンタヘッド駆動装置の各4ビットパラレルシフトレジスタ32に対するデータのシフトが終了して1ライン分の印字データのシフトが終了すると、ラッチ信号LTNが入力し、1ライン分の印字データが各画素毎にマスク回路35により所定のマスクが行われてラッチ回路36にラッチされる。なお、今は1画素4ビットの最大階調の印字データを扱っているのでマスク回路35によるマスクは行われない。
【0028】
ラッチ回路36にラッチされた1ライン分の印字データは各画素4ビットのデータとして通電波形セレクト回路37に供給される。通電波形セレクト回路37では各画素毎に4ビットデータに基づいて通電信号TP1 〜TP15及びGNDから1つを選択し、この選択した通電信号を該当するヘッドドライバ38に供給する。このときの4ビットデータと通電信号との対応関係は表1に示すようになっている。こうして1ラインの各画素毎に選択されたヘッド駆動信号が出力されることになる。
【0029】
【表1】
【0030】
例えば、図2に示すように、n番目の画素に対するラッチ出力が「FH」、n−1番目の画素に対するラッチ出力が「EH」であれば、通電波形セレクト回路37はn番目の画素に対しては通電信号TP15を選択し、n−1番目の画素に対しては通電信号TP14を選択することになる。こうしてn番目のヘッド素子を駆動するnピン出力波形とn−1番目のヘッド素子を駆動するn−1ピン出力波形が発生することになる。
【0031】
また、1画素が2ビットの場合には2ビットのシリアル印字データSIが入力されることになり、各部の動作タイミングは図3に示すようになる。すなわち、リセット信号RSTがローレベルからハイレベルに立ち上がると、シリアルパラレル変換回路31、各4ビットパラレルシフトレジスタ32及びシリアルデータ出力回路34がそれぞれ初期化され、この状態でシリアル印字データSI及びシフトクロックSFCKがシリアルパラレル変換回路31に入力し、シリアルパラレル変換回路31は2ビットのシリアル印字データが入力する毎に2ビットのパラレル印字データに変換する。また、各4ビットパラレルシフトレジスタ32及びシリアルデータ出力回路34に対してシフトクロックSFCKがそれぞれ入力するとともにシリアル印字データの2ビット目に同期してイネーブル信号ENBが入力する。
【0032】
こうして各4ビットパラレルシフトレジスタ32はイネーブル信号ENBが入力するタイミングで2ビットパラレル印字データを後段の4ビットパラレルシフトレジスタ32に転送しデータのシフトを行う。そして、k段の4ビットパラレルシフトレジスタ32に対する2ビットパラレル印字データのシフトが終了すると最終段の4ビットパラレルシフトレジスタ32からのパラレルデータがシリアルデータ出力回路34によりシリアル印字データに変換されて次段のプリンタヘッド駆動装置に供給される。
【0033】
こうして、1ライン分の印字データのシフトが終了すると、ラッチ信号LTNが入力し、1ライン分の印字データが各画素毎にマスク回路35により所定のマスクが行われてラッチ回路36にラッチされる。すなわち、マスク回路35は4ビットラインのうちの上位2ビットをマスクして強制的にデータを「00」にし、下位2ビットのみを有効ビットとしてラッチ回路36に出力する。
【0034】
ラッチ回路36にラッチされた1ライン分の印字データは各画素2ビットのデータとして通電波形セレクト回路37に供給される。通電波形セレクト回路37では各画素毎に2ビットデータに基づいて通電信号TP1 〜TP3 及びGNDから1つを選択し、この選択した通電信号を該当するヘッドドライバ38に供給する。
【0035】
すなわち、1画素が2ビットの時には選択できる通電信号(GNDを含めて)は4種類となるので、このときには通電信号TP4 〜TP15を発生せずに通電信号TP1 〜TP3 及びGNDの4種類のみに設定されている。そして、このときの通電信号TP1 〜TP3 は4ビットのときの通電信号TP1 〜TP3 とは異なり、例えば通電信号TP3 が4ビットのときの通電信号TP15に対応し、通電信号TP2 が4ビットのときの通電信号TP8 に対応し、通電信号TP1 が4ビットのときの通電信号TP1 に対応するというような設定になる。
こうして1ラインの各画素毎に選択されたヘッド駆動信号が出力されることになる。
【0036】
例えば、図3に示すように、n番目の画素に対するラッチ出力が「3H」、n−1番目の画素に対するラッチ出力が「2H」であれば、通電波形セレクト回路37はn番目の画素に対しては通電信号TP3 を選択し、n−1番目の画素に対しては通電信号TP2 を選択することになる。こうしてn番目のヘッド素子を駆動するnピン出力波形とn−1番目のヘッド素子を駆動するn−1ピン出力波形が発生することになる。
【0037】
また、1画素が1ビットの場合には1ビットのシリアル印字データSIが入力されることになり、各部の動作タイミングは図4に示すようになる。すなわち、リセット信号RSTがローレベルからハイレベルに立ち上がると、シリアルパラレル変換回路31、各4ビットパラレルシフトレジスタ32及びシリアルデータ出力回路34がそれぞれ初期化され、この状態でシリアル印字データSI及びシフトクロックSFCKがシリアルパラレル変換回路31に入力し、シリアルパラレル変換回路31は1ビットのシリアル印字データをそのまま通過させることになる。また、各4ビットパラレルシフトレジスタ32及びシリアルデータ出力回路34に対してシフトクロックSFCKがそれぞれ入力するとともに常時ハイレベル状態となっているイネーブル信号ENBが入力する。
【0038】
こうして各4ビットパラレルシフトレジスタ32は1ビットの印字データを後段の4ビットパラレルシフトレジスタ32にシフトクロックSFCKのタイミングで順次転送しデータのシフトを行う。そして、k段の4ビットパラレルシフトレジスタ32に対する印字データのシフトが終了すると最終段の4ビットパラレルシフトレジスタ32からの印字データがシリアルデータ出力回路34をそのまま通過して次段のプリンタヘッド駆動装置に供給される。
【0039】
こうして、1ライン分の印字データのシフトが終了すると、ラッチ信号LTNが入力し、1ライン分の印字データが各画素毎にマスク回路35により所定のマスクが行われてラッチ回路36にラッチされる。すなわち、マスク回路35は4ビットラインのうちの上位3ビットをマスクして強制的にデータを「000」にし、下位1ビットのみを有効ビットとしてラッチ回路36に出力する。
【0040】
ラッチ回路36にラッチされた1ライン分の印字データは各画素1ビットのデータとして通電波形セレクト回路37に供給される。通電波形セレクト回路37では各画素毎に1ビットデータに基づいて通電信号TP1 及びGNDから1つを選択し、この選択した通電信号を該当するヘッドドライバ38に供給する。
【0041】
すなわち、1画素が1ビットの時には選択できる通電信号(GNDを含めて)は2種類となるので、このときには通電信号TP2 〜TP15を発生せずに通電信号TP1 及びGNDの2種類のみに設定されている。そして、このときの通電信号TP1 は4ビットのときの通電信号TP15に対応している。
こうして1ラインの各画素毎に選択されたヘッド駆動信号が出力され、2値印字ができる。
【0042】
例えば、図4に示すように、n番目の画素に対するラッチ出力が「1H」、n−1番目の画素に対するラッチ出力が「0H」であれば、通電波形セレクト回路37はn番目の画素に対しては通電信号TP1を選択し、n−1番目の画素に対してはGNDを選択することになる。こうしてn番目のヘッド素子を駆動するnピン出力波形とn−1番目のヘッド素子を駆動するn−1ピン出力波形が発生することになる。このときのnピン出力波形は最大の出力波形となり、n−1ピン出力波形はゼロ出力の波形となる。
【0043】
このようにプリンタヘッド駆動装置に対するデータの転送をシリアルに行えるので、データ転送に使用する信号線は1本で済む。また、最大4ビット階調のシリアル印字データを受信できる場合に、2ビット階調のシリアル印字データや2値の1ビットシリアル印字データを扱うように変更しても、その場合にダミーデータを付加して転送する必要は全くない。従って、低ビットな印字データほどデータの転送時間を短縮できて迅速な印字ができることになる。
【0044】
(第2の実施の形態)
なお、前述した第1の実施の形態と同一の部分には同一の符号を付して異なる部分について述べる。この実施の形態は、図5に示すように、mビット(但し、1≦m≦4)階調のシリアル印字データSIをセレクト回路39に供給している。
【0045】
前記セレクト回路39は、リセット信号RSTがローレベルのときシリアル印字データSIに変わって入力されるマスクデータを出力端子Bからマスク回路40及びシリアルデータ出力回路34に供給し、前記マスク回路40はこのマスクデータを設定して必要とするmビット以外をマスクするようになっている。なお、前記シリアルデータ出力回路34に供給されるマスクデータはカスケード接続された後段のプリンタヘッド駆動装置に出力され、後段のプリンタヘッド駆動装置においてもマスク回路に設定されるようになっている。
【0046】
また、前記セレクト回路39は、リセット信号RSTがハイレベルのとき入力されるシリアル印字データSIを出力端子Aからシリアルパラレル変換回路31に供給し、前記シリアルパラレル変換回路31はこのシリアル印字データをパラレル印字データに変換した後、前記マスク回路40の入力端子IN1 〜IN4 に供給するようになっている。前記マスク回路40は入力端子IN1 〜IN4 から入力されるパラレル印字データに対して必要とするmビット以外をマスクして出力端子OUT1 〜OUT4 から初段の4ビットパラレルシフトレジスタ32に供給するようになっている
前記マスク回路40は、図6に示すように、シリアルパラレル変換回路41、ラッチ回路42、イネーブル信号生成回路43及びアンドゲード回路44からなり、前記セレクト回路39からのマスクデータをシリアルパラレル変換回路41に入力してパラレルデータに変換した後、ラッチ回路42でそのパラレルデータをラッチし、このラッチした出力をイネーブル信号生成回路43及びアンドゲード回路44に供給している。
【0047】
前記イネーブル信号生成回路43は、取込んだデータに基づいてイネーブル信号ENBの発生タイミングを決定し、発生するイネーブル信号ENBを各4ビットパラレルシフトレジスタ32及びシリアルデータ出力回路34に供給するようになっている。前記アンドゲート回路44は、入力端子IN1 〜IN4 から取込んだパラレル印字データを前記ラッチ回路42にラッチしているマスクデータに基づいてマスクし、有効なビットのみを出力端子OUT1 〜OUT4 に出力するようになっている。
【0048】
このような構成においては、例えば、1画素が4ビットの場合には、図7に示すように、リセット信号RSTをローレベル状態にし、この状態でシフトクロックSFCKに同期して4ビットのマスクデータをセレクト回路39を介してマスク回路40に供給する。こうしてマスク回路40のラッチ回路42にマスクデータが設定される。
【0049】
続いて、リセット信号RSTをローレベルからハイレベルに立ち上げて各4ビットパラレルシフトレジスタ32及びシリアルデータ出力回路34を初期化した後、シフトクロックSFCKに同期して4ビットのシリアル印字データSIを入力する。このシリアル印字データはセレクト回路39を介してシリアルパラレル変換回路31に入力し、シリアルパラレル変換回路31は4ビットのシリアル印字データが入力する毎に4ビットのパラレル印字データに変換する。この4ビットパラレル印字データはマスク回路40を介して初段の4ビットパラレルシフトレジスタ32に供給される。ここでは1画素4ビットの最大階調の印字データを扱っているのでマスク回路40はパラレル印字データのマスクは行わない。
【0050】
こうして各4ビットパラレルシフトレジスタ32はイネーブル信号ENBが入力するタイミングで4ビットパラレル印字データを後段の4ビットパラレルシフトレジスタ32に転送しデータのシフトを行う。そして、k段の4ビットパラレルシフトレジスタ32に対する4ビットパラレル印字データのシフトが終了すると最終段の4ビットパラレルシフトレジスタ32からのパラレルデータがシリアルデータ出力回路34によりシリアル印字データに変換されて次段のプリンタヘッド駆動装置に供給される。
【0051】
こうして、カスケード接続した全てのプリンタヘッド駆動装置の各4ビットパラレルシフトレジスタ32に対するデータのシフトが終了して1ライン分の印字データのシフトが終了すると、ラッチ信号LTNが入力し、1ライン分の印字データがラッチ回路36にラッチされる。ラッチ回路36にラッチされた1ライン分の印字データは各画素4ビットのデータとして通電波形セレクト回路37に供給される。通電波形セレクト回路37では各画素毎に4ビットデータに基づいて通電信号TP1 〜TP15及びGNDから1つを選択し、この選択した通電信号を該当するヘッドドライバ38に供給する。こうして1ラインの各画素毎に選択されたヘッド駆動信号が出力されることになる。
【0052】
例えば、図7に示すように、n番目の画素に対するラッチ出力が「FH」、n−1番目の画素に対するラッチ出力が「EH」であれば、通電波形セレクト回路37はn番目の画素に対しては通電信号TP15を選択し、n−1番目の画素に対しては通電信号TP14を選択することになる。こうしてn番目のヘッド素子を駆動するnピン出力波形とn−1番目のヘッド素子を駆動するn−1ピン出力波形が発生することになる。
【0053】
また、1画素が3ビットの場合には、図8に示すように、リセット信号RSTがローレベル状態のときに4ビットのマスクデータをセレクト回路39を介してマスク回路40に設定する。
【0054】
続いて、リセット信号RSTをローレベルからハイレベルに立ち上げて各4ビットパラレルシフトレジスタ32及びシリアルデータ出力回路34を初期化した後、シフトクロックSFCKに同期して3ビットのシリアル印字データSIを入力する。このシリアル印字データはセレクト回路39を介してシリアルパラレル変換回路31に入力し、シリアルパラレル変換回路31は3ビットのシリアル印字データが入力する毎に3ビットのパラレル印字データに変換する。
【0055】
この3ビットパラレル印字データはマスク回路40を介して初段の4ビットパラレルシフトレジスタ32に供給される。マスク回路40は4ビットラインのうちの上位1ビットをマスクして強制的にデータを「0」にし、下位3ビットのみを有効ビットとして初段の4ビットパラレルシフトレジスタ32に出力する。
【0056】
こうして各4ビットパラレルシフトレジスタ32はイネーブル信号ENBが入力するタイミングで3ビットパラレル印字データを後段の4ビットパラレルシフトレジスタ32に転送しデータのシフトを行う。そして、k段の4ビットパラレルシフトレジスタ32に対する3ビットパラレル印字データのシフトが終了すると最終段の4ビットパラレルシフトレジスタ32からのパラレルデータがシリアルデータ出力回路34によりシリアル印字データに変換されて次段のプリンタヘッド駆動装置に供給される。
【0057】
こうして、1ライン分の印字データのシフトが終了すると、ラッチ信号LTNが入力し、1ライン分の印字データがラッチ回路36にラッチされる。ラッチ回路36にラッチされた1ライン分の印字データは各画素3ビットのデータとして通電波形セレクト回路37に供給される。通電波形セレクト回路37では各画素毎に3ビットデータに基づいて通電信号TP1 〜TP7 及びGNDから1つを選択し、この選択した通電信号を該当するヘッドドライバ38に供給する。すなわち、1画素が3ビットの時には選択できる通電信号(GNDを含めて)は8種類となる。
こうして1ラインの各画素毎に選択されたヘッド駆動信号が出力されることになる。
【0058】
例えば、図8に示すように、n番目の画素に対するラッチ出力が「7H」、n−1番目の画素に対するラッチ出力が「6H」であれば、通電波形セレクト回路37はn番目の画素に対しては通電信号TP7 を選択し、n−1番目の画素に対しては通電信号TP6 を選択することになる。こうしてn番目のヘッド素子を駆動するnピン出力波形とn−1番目のヘッド素子を駆動するn−1ピン出力波形が発生することになる。
【0059】
また、1画素が2ビットの場合には、図9に示すように、リセット信号RSTがローレベル状態のときに4ビットのマスクデータをセレクト回路39を介してマスク回路40に設定する。これは1画素が4ビットのときと同様である。
【0060】
続いて、リセット信号RSTをローレベルからハイレベルに立ち上げて各4ビットパラレルシフトレジスタ32及びシリアルデータ出力回路34を初期化した後、シフトクロックSFCKに同期して2ビットのシリアル印字データSIを入力する。このシリアル印字データはセレクト回路39を介してシリアルパラレル変換回路31に入力し、シリアルパラレル変換回路31は2ビットのシリアル印字データが入力する毎に2ビットのパラレル印字データに変換する。この2ビットパラレル印字データはマスク回路40を介して初段の4ビットパラレルシフトレジスタ32に供給される。マスク回路40は4ビットラインのうちの上位2ビットをマスクして強制的にデータを「00」にし、下位2ビットのみを有効ビットとして出力する。
【0061】
こうして各4ビットパラレルシフトレジスタ32に対して2ビットパラレル印字データが順次シフトして格納される。こうして、1ライン分の印字データのシフトが終了すると、ラッチ信号LTNが入力し、1ライン分の印字データがラッチ回路36にラッチされる。ラッチ回路36にラッチされた1ライン分の印字データは各画素2ビットのデータとして通電波形セレクト回路37に供給される。通電波形セレクト回路37では各画素毎に2ビットデータに基づいて通電信号TP1 〜TP3 及びGNDから1つを選択し、この選択した通電信号を該当するヘッドドライバ38に供給する。1画素が2ビットの時には選択できる通電信号(GNDを含めて)は4種類となる。こうして1ラインの各画素毎に選択されたヘッド駆動信号が出力されることになる。
【0062】
例えば、図9に示すように、n番目の画素に対するラッチ出力が「3H」、n−1番目の画素に対するラッチ出力が「2H」であれば、通電波形セレクト回路37はn番目の画素に対しては通電信号TP3 を選択し、n−1番目の画素に対しては通電信号TP2 を選択することになる。こうしてn番目のヘッド素子を駆動するnピン出力波形とn−1番目のヘッド素子を駆動するn−1ピン出力波形が発生することになる。
【0063】
また、1画素が1ビットの場合には、図10に示すように、リセット信号RSTがローレベル状態のときに4ビットのマスクデータをセレクト回路39を介してマスク回路40に設定する。
【0064】
続いて、リセット信号RSTをローレベルからハイレベルに立ち上げて各4ビットパラレルシフトレジスタ32及びシリアルデータ出力回路34を初期化した後、シフトクロックSFCKに同期して1ビットのシリアル印字データSIを入力する。このシリアル印字データはセレクト回路39を介してシリアルパラレル変換回路31に入力し、シリアルパラレル変換回路31は1ビットのシリアル印字データをそのまま出力する。この1ビットの印字データはマスク回路40を介して初段の4ビットパラレルシフトレジスタ32に供給される。マスク回路40は4ビットラインのうちの上位3ビットをマスクして強制的にデータを「000」にし、下位1ビットのみを有効ビットとして出力する。
【0065】
こうして各4ビットパラレルシフトレジスタ32に対して1ビットの印字データが順次シフトして格納される。こうして、1ライン分の印字データのシフトが終了すると、ラッチ信号LTNが入力し、1ライン分の印字データがラッチ回路36にラッチされる。ラッチ回路36にラッチされた1ライン分の印字データは各画素1ビットのデータとして通電波形セレクト回路37に供給される。通電波形セレクト回路37では各画素毎に1ビットデータに基づいて通電信号TP1 及びGNDから1つを選択し、この選択した通電信号を該当するヘッドドライバ38に供給する。こうして1ラインの各画素毎に選択されたヘッド駆動信号が出力されることになる。
【0066】
例えば、図10に示すように、n番目の画素に対するラッチ出力が「1H」、n−1番目の画素に対するラッチ出力が「0H」であれば、通電波形セレクト回路37はn番目の画素に対しては通電信号TP1 を選択し、n−1番目の画素に対してはGNDを選択することになる。こうしてn番目のヘッド素子を駆動するnピン出力波形とn−1番目のヘッド素子を駆動するn−1ピン出力波形が発生することになる。このときのnピン出力波形は最大の出力波形となり、n−1ピン出力波形はゼロ出力の波形となる。
【0067】
従って、この実施の形態においてもプリンタヘッド駆動装置に対するデータの転送をシリアルに行えるので、データ転送に使用する信号線は1本で済む。また、最大4ビット階調のシリアル印字データを受信できる場合に、2ビット階調のシリアル印字データや2値の1ビットシリアル印字データを扱うように変更しても、その場合にダミーデータを付加して転送する必要は全くない。従って、低ビットな印字データほどデータの転送時間を短縮できて迅速な印字ができることになる。
【0068】
(第3の実施の形態)
なお、前述した第1の実施の形態と同一の部分には同一の符号を付して異なる部分について述べる。この実施の形態は、図11に示すように、マスク回路を除いて基本的な回路構成は第1の実施の形態と同一である。異なる点は、マスク回路を省略した点と通電信号TP1 〜TP15及びGNDの設定方法を変えた点にある。
【0069】
すなわち、1画素が4ビットのときには通電信号TP1 〜TP15にはそれぞれ異なる通電波形が設定され、通電波形セレクト回路37はラッチ回路36からの1画素4ビットデータに基づいて通電信号TP1 〜TP15及びGNDから1つを選択する。
従って、このときの動作は第1の実施の形態における1画素4ビットのときと同様である。
【0070】
また、1画素が2ビットのときには通電波形セレクト回路37に入力する4ビットのデータが0H、4H、8H、CHのときこの通電波形セレクト回路37がGNDの通電波形を選択するように通電信号TP4 、TP8 、TP12をそれぞれGNDと同じ状態に設定する。また、4ビットのデータが1H、5H、9H、DHのときこの通電波形セレクト回路37がTP1 の通電波形を選択するように通電信号TP5 、TP9 、TP13をそれぞれTP1 と同じ状態に設定する。また、4ビットのデータが2H、6H、AH、EHのときこの通電波形セレクト回路37がTP2 の通電波形を選択するように通電信号TP6 、TP10、TP14をそれぞれTP2 と同じ状態に設定する。また、4ビットのデータが3H、7H、BH、FHのときこの通電波形セレクト回路37がTP3 の通電波形を選択するように通電信号TP7 、TP11、TP15をそれぞれTP3 と同じ状態に設定する。
【0071】
このときの動作は、4ビットうちの上位2ビットを敢えてマスクしなくても、この2ビットがたとえどのような値であっても下位2ビットのデータのみによって通電波形の選択ができることになる。すなわち、4ビットデータのうち、下位2ビットのみが有効で上位2ビットは実質的に無効となる。
従って、この場合には、2ビットシリアル印字データを入力することで1画素2ビットの階調印字ができる。
【0072】
また、1画素が1ビットのときには通電波形セレクト回路37に入力する4ビットのデータが0H、2H、4H、6H、8H、AH、CH、EHのときこの通電波形セレクト回路37がGNDの通電波形を選択するように通電信号TP2 、TP4 、TP4 、TP6 、TP8 、TP10、TP12、TP14をそれぞれGNDと同じ状態に設定する。また、4ビットのデータが1H、3H、5H、7H、9H、BH、DH、FHのときこの通電波形セレクト回路37がTP1 の通電波形を選択するように通電信号TP3 、TP5 、TP7 、TP9 、TP11、TP13、TP15をそれぞれTP1 と同じ状態に設定する。
【0073】
このときの動作は、4ビットうちの上位3ビットを敢えてマスクしなくても、この3ビットがたとえどのような値であっても下位1ビットのデータのみによって通電波形の選択ができることになる。すなわち、4ビットデータのうち、下位1ビットのみが有効で上位3ビットは実質的に無効となる。
従って、この場合には、1ビットシリアル印字データを入力することで2値印字ができる。
【0074】
この1画素が1ビットのときの動作タイミングを示せば図12に示すようになる。例えば、n番目の画素に対するラッチ出力が「×××1」、n−1番目の画素に対するラッチ出力が「×××0」であれば、通電波形セレクト回路37はn番目の画素に対しては通電信号TP1、TP3 、TP5 、TP7 、TP9 、TP11、TP13、TP15のいずれかを選択して通電信号TP1 に対応する通電波形を選択し、n−1番目の画素に対しては通電信号GND、TP2 、TP4 、TP4 、TP6 、TP8 、TP10、TP12、TP14のいずれかを選択して通電信号GNDに対応する通電波形を選択することになる。こうしてn番目のヘッド素子を駆動するnピン出力波形とn−1番目のヘッド素子を駆動するn−1ピン出力波形が発生することになる。このときのnピン出力波形は最大の出力波形となり、n−1ピン出力波形はゼロ出力の波形となる。
【0075】
従って、この実施の形態においてもプリンタヘッド駆動装置に対するデータの転送をシリアルに行えるので、データ転送に使用する信号線は1本で済む。また、最大4ビット階調のシリアル印字データを受信できる場合に、2ビット階調のシリアル印字データや2値の1ビットシリアル印字データを扱うように変更しても、その場合にダミーデータを付加して転送する必要は全くない。従って、低ビットな印字データほどデータの転送時間を短縮できて迅速な印字ができることになる。
【0076】
(第4の実施の形態)
なお、前述した第1の実施の形態と同一の部分には同一の符号を付して異なる部分について述べる。この実施の形態は、図13に示すように、シリアルパラレル変換回路31、各4ビットパラレルシフトレジスタ32及びシリアルデータ出力回路34に代えてセレクタ付きシフトレジスタ51を使用している。
【0077】
前記セレクタ付きシフトレジスタ51は、図14に示すように、4段のD形フリップフロップ52〜55を直列に接続したシフトレジスタ群とセレクト回路56とからなり、mビット階調のシリアル印字データSIを4段のD形フリップフロップ52〜55に対してシフトクロックSFCKに同期して順次シフトするようになっている。
【0078】
そして、制御信号MSLTがローレベルの状態の時には前記セレクト回路56は最終段のフリップフロップ55の出力を選択して出力端子Yからシフトレジスタ51の出力端子SOに出力し、制御信号MSLTがハイレベルの状態の時には前記セレクト回路56は初段のフリップフロップ52の出力を選択して出力端子Yからシフトレジスタ51の出力端子SOに出力するようになっている。また、各フリップフロップ52〜55の出力を出力端子O1 〜O4 を介してマスク回路35に出力するようになっている。
【0079】
このような構成においては、例えば、1画素が4ビットの場合には4ビットのシリアル印字データSIが入力されることになり、このときには制御信号MSLTはローレベル状態でセレクト回路56は最終段のフリップフロップ55の出力を選択して出力端子Yから出力するようになっている。
【0080】
このときの各部の動作タイミングは図15に示すようになる。すなわち、リセット信号RSTがローレベルからハイレベルに立ち上がると、各セレクタ付きシフトレジスタ51がそれぞれ初期化され、この状態でシリアル印字データSI及びシフトクロックSFCKが入力すると、各セレクタ付きシフトレジスタ51はシリアル印字データを順次シフトしながら4ビット単位で格納する。
【0081】
そして、k段のセレクタ付きシフトレジスタ51に対するシリアル印字データのシフトが終了すると最終段のセレクタ付きシフトレジスタ51から次段のプリンタヘッド駆動装置にデータが供給され、次段においてもシフトが行われる。
【0082】
こうして、カスケード接続した全てのプリンタヘッド駆動装置の各セレクタ付きシフトレジスタ51に対するデータのシフトが終了して1ライン分の印字データのシフトが終了すると、ラッチ信号LTNが入力し、1ライン分の印字データが各セレクタ付きシフトレジスタ51の出力端子O1 〜O4 からマスク回路35を介してラッチ回路36にラッチされる。今は1画素4ビットの最大階調の印字データを扱っているのでマスク回路35によるマスクは行われない。
【0083】
ラッチ回路36にラッチされた1ライン分の印字データは各画素4ビットのデータとして通電波形セレクト回路37に供給される。通電波形セレクト回路37では各画素毎に4ビットデータに基づいて通電信号TP1 〜TP15及びGNDから1つを選択し、この選択した通電信号を該当するヘッドドライバ38に供給する。こうして1ラインの各画素毎に選択されたヘッド駆動信号が出力されることになる。
【0084】
例えば、図15に示すように、n番目の画素に対するラッチ出力が「FH」、n−1番目の画素に対するラッチ出力が「EH」であれば、通電波形セレクト回路37はn番目の画素に対しては通電信号TP15を選択し、n−1番目の画素に対しては通電信号TP14を選択することになる。こうしてn番目のヘッド素子を駆動するnピン出力波形とn−1番目のヘッド素子を駆動するn−1ピン出力波形が発生することになる。
【0085】
また、1画素が1ビットの場合には1ビットのシリアル印字データSIが入力されることになり、このときには制御信号MSLTはハイレベル状態でセレクト回路56は初段のフリップフロップ52の出力を選択して出力端子Yから出力するようになっている。
【0086】
このときの各部の動作タイミングは図16に示すようになる。すなわち、リセット信号RSTがローレベルからハイレベルに立ち上がると、各セレクタ付きシフトレジスタ51がそれぞれ初期化され、この状態でシリアル印字データSI及びシフトクロックSFCKが入力すると、各セレクタ付きシフトレジスタ51はシリアル印字データを初段のフリップフロップ52に格納すると、次にはそのフリップフロップ52の出力を次段のセレクタ付きシフトレジスタ51にシフトする。
【0087】
そして、k段のセレクタ付きシフトレジスタ51に対するシリアル印字データのシフトが終了すると最終段のセレクタ付きシフトレジスタ51から次段のプリンタヘッド駆動装置にデータが供給され、次段においてもシフトが行われる。
【0088】
こうして、カスケード接続した全てのプリンタヘッド駆動装置の各セレクタ付きシフトレジスタ51に対するデータのシフトが終了して1ライン分の印字データのシフトが終了すると、ラッチ信号LTNが入力し、1ライン分の印字データが各セレクタ付きシフトレジスタ51の出力端子O1 〜O4 からマスク回路35を介してラッチ回路36にラッチされる。このときマスク回路35は出力端子O1 からのビットデータのみを有効にして出力端子O2 〜O4 からの出力をマスクして0にする。
【0089】
従って、ラッチ回路36にラッチされるデータは1画素を1Hか0Hで表わす1ビットデータとなる。こうしてラッチ回路36にラッチした1ライン分の印字データは各画素1ビットのデータとして通電波形セレクト回路37に供給される。通電波形セレクト回路37では各画素毎に1ビットデータに基づいて通電信号TP1 及びGNDから1つを選択し、この選択した通電信号を該当するヘッドドライバ38に供給する。こうして1ラインの各画素毎に選択されたヘッド駆動信号が出力されることになる。
【0090】
例えば、図16に示すように、n番目の画素に対するラッチ出力が「1H」、n−1番目の画素に対するラッチ出力が「0H」であれば、通電波形セレクト回路37はn番目の画素に対しては通電信号TP1 を選択し、n−1番目の画素に対してはGNDを選択することになる。こうしてn番目のヘッド素子を駆動するnピン出力波形とn−1番目のヘッド素子を駆動するn−1ピン出力波形が発生することになる。
【0091】
このように、この実施の形態においてもプリンタヘッド駆動装置に対するデータの転送をシリアルに行えるので、データ転送に使用する信号線は1本で済む。また、最大4ビット階調のシリアル印字データを受信できる場合に、2値の1ビットシリアル印字データを扱うように変更しても、その場合にダミーデータを付加して転送する必要は全くない。従って、データの転送時間を短縮できて迅速な印字ができることになる。
【0092】
(第5の実施の形態)
なお、前述した第4の実施の形態と同一の部分には同一の符号を付して異なる部分について述べる。この実施の形態は、図17に示すように、マスク設定回路61を新たに設け、リセット信号RST、シフトクロックSFCK、データSIをこのマスク設定回路61に入力するとともにこのマスク設定回路61からの出力SLをマスク回路35に供給するとともに各セレクタ付きシフトレジスタ51に制御信号MSLTとして供給している。
【0093】
前記マスク設定回路61は、図18に示すように、2段のD形フリップフロップ62、63を直列に接続してなり、シフトクロックSFCK及びデータSIを初段のフリップフロップ62に入力するとともにリセット信号RSTを2段目のフリップフロップ63に入力している。そして、2段目のフリップフロップ63の出力を信号SLとしている。
【0094】
このような構成においては、リセット信号RSTがローレベル状態のときにシフトクロックSFCKに同期してマスクデータ及びシフトレジスタの段数設定データがマスク設定回路61に入力され、リセット信号RSTの立上がりでデータがフリップフロップ63にラッチされ信号SLとしてマスク回路35及び各セレクタ付きシフトレジスタ51に供給される。この信号SLがローレベルの時には1画素4ビットに対処する回路設定が行われ、ハイレベルの時には1画素1ビットに対処する回路設定が行われる。
【0095】
例えば、1画素が4ビットの場合には4ビットのシリアル印字データSIが入力されることになり、このときには制御信号MSLTはローレベル状態でセレクタ付きシフトレジスタ51のセレクト回路56は最終段のフリップフロップ55の出力を選択して出力端子Yから出力するようになっている。
【0096】
このときの各部の動作タイミングは図19に示すようになる。すなわち、リセット信号RSTがローレベルからハイレベルに立ち上がると、各セレクタ付きシフトレジスタ51がそれぞれ初期化され、この状態でシリアル印字データSI及びシフトクロックSFCKが入力すると、各セレクタ付きシフトレジスタ51はシリアル印字データを順次シフトしながら4ビット単位で格納する。
【0097】
そして、k段のセレクタ付きシフトレジスタ51に対するシリアル印字データのシフトが終了すると最終段のセレクタ付きシフトレジスタ51から次段のプリンタヘッド駆動装置にデータが供給され、次段においてもシフトが行われる。
【0098】
こうして、カスケード接続した全てのプリンタヘッド駆動装置の各セレクタ付きシフトレジスタ51に対するデータのシフトが終了して1ライン分の印字データのシフトが終了すると、ラッチ信号LTNが入力し、1ライン分の印字データが各セレクタ付きシフトレジスタ51の出力端子O1 〜O4 からマスク回路35を介してラッチ回路36にラッチされる。今は1画素4ビットの最大階調の印字データを扱っているのでマスク回路35によるマスクは行われない。
【0099】
ラッチ回路36にラッチされた1ライン分の印字データは各画素4ビットのデータとして通電波形セレクト回路37に供給される。通電波形セレクト回路37では各画素毎に4ビットデータに基づいて通電信号TP1 〜TP15及びGNDから1つを選択し、この選択した通電信号を該当するヘッドドライバ38に供給する。こうして1ラインの各画素毎に選択されたヘッド駆動信号が出力されることになる。
【0100】
例えば、図19に示すように、n番目の画素に対するラッチ出力が「FH」、n−1番目の画素に対するラッチ出力が「EH」であれば、通電波形セレクト回路37はn番目の画素に対しては通電信号TP15を選択し、n−1番目の画素に対しては通電信号TP14を選択することになる。こうしてn番目のヘッド素子を駆動するnピン出力波形とn−1番目のヘッド素子を駆動するn−1ピン出力波形が発生することになる。
【0101】
また、1画素が1ビットの場合には1ビットのシリアル印字データSIが入力されることになり、このときには制御信号MSLTはハイレベル状態でセレクト回路56は初段のフリップフロップ52の出力を選択して出力端子Yから出力するようになっている。
【0102】
このときの各部の動作タイミングは図20に示すようになる。すなわち、リセット信号RSTがローレベルからハイレベルに立ち上がると、各セレクタ付きシフトレジスタ51がそれぞれ初期化され、この状態でシリアル印字データSI及びシフトクロックSFCKが入力すると、各セレクタ付きシフトレジスタ51はシリアル印字データを初段のフリップフロップ52に格納すると、次にはそのフリップフロップ52の出力を次段のセレクタ付きシフトレジスタ51にシフトする。
【0103】
そして、k段のセレクタ付きシフトレジスタ51に対するシリアル印字データのシフトが終了すると最終段のセレクタ付きシフトレジスタ51から次段のプリンタヘッド駆動装置にデータが供給され、次段においてもシフトが行われる。
【0104】
こうして、カスケード接続した全てのプリンタヘッド駆動装置の各セレクタ付きシフトレジスタ51に対するデータのシフトが終了して1ライン分の印字データのシフトが終了すると、ラッチ信号LTNが入力し、1ライン分の印字データが各セレクタ付きシフトレジスタ51の出力端子O1 〜O4 からマスク回路35を介してラッチ回路36にラッチされる。このときマスク回路35は出力端子O1 からのビットデータのみを有効にして出力端子O2 〜O4 からの出力をマスクして0にする。
【0105】
従って、ラッチ回路36にラッチされるデータは1画素を1Hか0Hで表わす1ビットデータとなる。こうしてラッチ回路36にラッチした1ライン分の印字データは各画素1ビットのデータとして通電波形セレクト回路37に供給される。通電波形セレクト回路37では各画素毎に1ビットデータに基づいて通電信号TP1 及びGNDから1つを選択し、この選択した通電信号を該当するヘッドドライバ38に供給する。こうして1ラインの各画素毎に選択されたヘッド駆動信号が出力されることになる。
【0106】
例えば、図20に示すように、n番目の画素に対するラッチ出力が「1H」、n−1番目の画素に対するラッチ出力が「0H」であれば、通電波形セレクト回路37はn番目の画素に対しては通電信号TP1 を選択し、n−1番目の画素に対してはGNDを選択することになる。こうしてn番目のヘッド素子を駆動するnピン出力波形とn−1番目のヘッド素子を駆動するn−1ピン出力波形が発生することになる。
【0107】
このように、この実施の形態においてもプリンタヘッド駆動装置に対するデータの転送をシリアルに行えるので、データ転送に使用する信号線は1本で済む。また、最大4ビット階調のシリアル印字データを受信できる場合に、2値の1ビットシリアル印字データを扱うように変更しても、その場合にダミーデータを付加して転送する必要は全くない。従って、データの転送時間を短縮できて迅速な印字ができることになる。
【0108】
(第6の実施の形態)
なお、前述した第4の実施の形態と同一の部分には同一の符号を付して異なる部分について述べる。この実施の形態は、図21に示すように、マスク回路を除いて基本的な回路構成は第4の実施の形態と同一である。異なる点は、マスク回路を省略した点と通電信号TP1 〜TP15及びGNDの設定方法を変えた点にある。
【0109】
すなわち、1画素が4ビットのときには通電信号TP1 〜TP15にはそれぞれ異なる通電波形が設定され、通電波形セレクト回路37はラッチ回路36からの1画素4ビットデータに基づいて通電信号TP1 〜TP15及びGNDから1つを選択する。
従って、このときの動作は第4の実施の形態における1画素4ビットのときと同様である。
【0110】
また、1画素が1ビットのときには通電波形セレクト回路37に入力する4ビットのデータが0H、2H、4H、6H、8H、AH、CH、EHのときこの通電波形セレクト回路37がGNDの通電波形を選択するように通電信号TP2 、TP4 、TP4 、TP6 、TP8 、TP10、TP12、TP14をそれぞれGNDと同じ状態に設定する。また、4ビットのデータが1H、3H、5H、7H、9H、BH、DH、FHのときこの通電波形セレクト回路37がTP1 の通電波形を選択するように通電信号TP3 、TP5 、TP7 、TP9 、TP11、TP13、TP15をそれぞれTP1 と同じ状態に設定する。
【0111】
このときの動作は、4ビットうちの上位3ビットを敢えてマスクしなくても、この3ビットがたとえどのような値であっても下位1ビットのデータのみによって通電波形の選択ができることになる。すなわち、4ビットデータのうち、下位1ビットのみが有効で上位3ビットは実質的に無効となる。
従って、この場合には、1ビットシリアル印字データを入力することで2値印字ができる。
【0112】
この1画素が1ビットのときの動作タイミングを示せば図22に示すようになる。例えば、n番目の画素に対するラッチ出力が「×××1」、n−1番目の画素に対するラッチ出力が「×××0」であれば、通電波形セレクト回路37はn番目の画素に対しては通電信号TP1、TP3 、TP5 、TP7 、TP9 、TP11、TP13、TP15のいずれかを選択して通電信号TP1 に対応する通電波形を選択し、n−1番目の画素に対しては通電信号GND、TP2 、TP4 、TP4 、TP6 、TP8 、TP10、TP12、TP14のいずれかを選択して通電信号GNDに対応する通電波形を選択することになる。こうしてn番目のヘッド素子を駆動するnピン出力波形とn−1番目のヘッド素子を駆動するn−1ピン出力波形が発生することになる。このときのnピン出力波形は最大の出力波形となり、n−1ピン出力波形はゼロ出力の波形となる。
【0113】
従って、この実施の形態においてもプリンタヘッド駆動装置に対するデータの転送をシリアルに行えるので、データ転送に使用する信号線は1本で済む。また、最大4ビット階調のシリアル印字データを受信できる場合に、2ビット階調のシリアル印字データや2値の1ビットシリアル印字データを扱うように変更しても、その場合にダミーデータを付加して転送する必要は全くない。従って、低ビットな印字データほどデータの転送時間を短縮できて迅速な印字ができることになる。
【0114】
【発明の効果】
このように各請求項記載の発明によれば、データ転送をシリアルに行うことができるので、データ転送に使用する信号線を1本にでき、また、2値のデータを扱う場合でもダミーデータを付加して転送する必要がなく低ビットな印字データほどデータ転送時間を短縮できて迅速な印字ができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示す回路ブロック図。
【図2】同実施の形態における1画素4ビットの印字データを扱うときの動作タイミングを示すタイミング波形図。
【図3】同実施の形態における1画素2ビットの印字データを扱うときの動作タイミングを示すタイミング波形図。
【図4】同実施の形態における1画素1ビットの印字データを扱うときの動作タイミングを示すタイミング波形図。
【図5】本発明の第2の実施の形態を示す回路ブロック図。
【図6】同実施の形態におけるマスク回路の構成を示すブロック図。
【図7】同実施の形態における1画素4ビットの印字データを扱うときの動作タイミングを示すタイミング波形図。
【図8】同実施の形態における1画素3ビットの印字データを扱うときの動作タイミングを示すタイミング波形図。
【図9】同実施の形態における1画素2ビットの印字データを扱うときの動作タイミングを示すタイミング波形図。
【図10】同実施の形態における1画素1ビットの印字データを扱うときの動作タイミングを示すタイミング波形図。
【図11】本発明の第3の実施の形態を示す回路ブロック図。
【図12】同実施の形態における1画素1ビットの印字データを扱うときの動作タイミングを示すタイミング波形図。
【図13】本発明の第4の実施の形態を示す回路ブロック図。
【図14】同実施の形態におけるセレクタ付きシフトレジスタの構成を示すブロック図。
【図15】同実施の形態における1画素4ビットの印字データを扱うときの動作タイミングを示すタイミング波形図。
【図16】同実施の形態における1画素1ビットの印字データを扱うときの動作タイミングを示すタイミング波形図。
【図17】本発明の第5の実施の形態を示す回路ブロック図。
【図18】同実施の形態におけるマスク設定回路の構成を示す図。
【図19】同実施の形態における1画素4ビットの印字データを扱うときの動作タイミングを示すタイミング波形図。
【図20】同実施の形態における1画素1ビットの印字データを扱うときの動作タイミングを示すタイミング波形図。
【図21】本発明の第6の実施の形態を示す回路ブロック図。
【図22】同実施の形態における1画素1ビットの印字データを扱うときの動作タイミングを示すタイミング波形図。
【図23】従来例を示す回路ブロック図。
【図24】他の従来例を示す回路ブロック図。
【図25】他の従来例を示す回路ブロック図。
【符号の説明】
31…シリアルパラレル変換回路
32…4ビットパラレルシフトレジスタ
34…シリアルデータ出力回路
35…マスク回路
36…ラッチ回路
37…通電波形セレクト回路
Claims (4)
- 1画素当たり最大nビット階調の1ビットシリアル印字データを受信する受信手段と、この受信手段が受信した印字データからヘッドの駆動波形を決定する波形セレクト手段と、この波形セレクト手段に前記受信手段で受信した印字データを転送する印字データ転送手段と、前記波形セレクト手段により決定された駆動波形に基づいてヘッドを駆動するヘッド駆動手段からなるプリンタヘッド駆動装置において、
前記印字データ転送手段は、受信する印字データのビット数m(但し、1≦m≦n)に対応して段数mが選択されるシフトレジスタを複数段直列接続してなり、受信した1ビットシリアル印字データをシフトするシリアル入力シフトレジスタ手段と、受信する印字データのビット数mに対応して前記シフトレジスタ手段のシフト経路を変更する手段とからなることを特徴とするプリンタヘッド駆動装置。 - 1画素当たり最大nビット階調の1ビットシリアル印字データを受信する受信手段と、この受信手段が受信した印字データからヘッドの駆動波形を決定する波形セレクト手段と、この波形セレクト手段に前記受信手段で受信した印字データを転送する印字データ転送手段と、前記波形セレクト手段により決定された駆動波形に基づいてヘッドを駆動するヘッド駆動手段からなるプリンタヘッド駆動装置において、
前記印字データ転送手段は、受信する印字データのビット数m(但し、1≦m≦n)に対応して段数mが選択されるシフトレジスタを複数段直列接続してなり、受信した1ビットシリアル印字データをシフトするシリアル入力シフトレジスタ手段と、受信する印字データのビット数mに対応して前記シフトレジスタ手段のシフト経路を変更する手段と、前記シフトレジスタ手段の各シフトレジスタの各段から出力するデータをmビットのパラレル印字データとし、このパラレル印字データの有効なmビット以外をマスクするマスク手段とからなることを特徴とするプリンタヘッド駆動装置。 - 1画素当たり最大nビット階調の1ビットシリアル印字データを受信する受信手段と、この受信手段が受信した印字データに基づいてnビット階調に対応して形成された複数の通電信号から該当する通電信号を選択してヘッドの駆動波形を決定する波形セレクト手段と、この波形セレクト手段に前記受信手段で受信した印字データを転送する印字データ転送手段と、前記波形セレクト手段により決定された駆動波形に基づいてヘッドを駆動するヘッド駆動手段からなるプリンタヘッド駆動装置において、
前記印字データ転送手段は、受信する印字データのビット数m(但し、1≦m≦n)に対応して段数mが選択されるシフトレジスタを複数段直列接続してなり、受信した1ビットシリアル印字データをシフトするシリアル入力シフトレジスタ手段と、受信する印字データのビット数mに対応して前記シフトレジスタ手段のシフト経路を変更する手段とからなり、
前記シフトレジスタ手段の各シフトレジスタの各段から出力するデータをmビットのパラレル印字データとし、このパラレル印字データの有効なmビット以外のビットによる通電信号の選択が無効となるように通電信号を設定することを特徴とするプリンタヘッド駆動装置。 - シリアル入力シフトレジスタ手段の各シフトレジスタは、1画素当たり最大n個のフリップフロップで構成され、
シフト経路を変更する手段は、セレクタ回路を設け、受信する印字データのビット数mに対応して前記セレクタ回路により前記各シフトレジスタの段数mを選択することでシフト経路を変更することを特徴とする請求項1乃至3の何れか1記載のプリンタヘッド駆動装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11059098A JP3788862B2 (ja) | 1998-01-16 | 1998-04-21 | プリンタヘッド駆動装置 |
US09/228,891 US6273540B1 (en) | 1998-01-16 | 1999-01-11 | Driving device of printer head |
SG9900043A SG99282A1 (en) | 1998-01-16 | 1999-01-12 | Driving device of printer head |
DE69925649T DE69925649T2 (de) | 1998-01-16 | 1999-01-13 | Antriebsvorrichtung für einen Druckkopf |
EP99100532A EP0930164B1 (en) | 1998-01-16 | 1999-01-13 | Driving device of printer head |
KR1019990000926A KR100314878B1 (ko) | 1998-01-16 | 1999-01-15 | 프린터 헤드 구동 장치 |
CNB021264937A CN1239322C (zh) | 1998-01-16 | 1999-01-15 | 打印头驱动装置 |
CN99100951A CN1105986C (zh) | 1998-01-16 | 1999-01-15 | 打印头驱动装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP662798 | 1998-01-16 | ||
JP10-6627 | 1998-01-16 | ||
JP11059098A JP3788862B2 (ja) | 1998-01-16 | 1998-04-21 | プリンタヘッド駆動装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005126633A Division JP3788995B2 (ja) | 1998-01-16 | 2005-04-25 | プリンタヘッド駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11263042A JPH11263042A (ja) | 1999-09-28 |
JP3788862B2 true JP3788862B2 (ja) | 2006-06-21 |
Family
ID=26340816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11059098A Expired - Lifetime JP3788862B2 (ja) | 1998-01-16 | 1998-04-21 | プリンタヘッド駆動装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6273540B1 (ja) |
EP (1) | EP0930164B1 (ja) |
JP (1) | JP3788862B2 (ja) |
KR (1) | KR100314878B1 (ja) |
CN (2) | CN1105986C (ja) |
DE (1) | DE69925649T2 (ja) |
SG (1) | SG99282A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6517267B1 (en) * | 1999-08-23 | 2003-02-11 | Seiko Epson Corporation | Printing process using a plurality of drive signal types |
US7019866B1 (en) | 1999-08-30 | 2006-03-28 | Hewlett-Packard Development Company, L.P. | Common communication bus and protocol for multiple injet printheads in a printing system |
CN100470515C (zh) * | 1999-11-01 | 2009-03-18 | 精工爱普生株式会社 | 数据输出控制装置 |
CA2353692A1 (en) * | 2000-07-27 | 2002-01-27 | Canon Kabushiki Kaisha | Liquid discharge head, element substrate, liquid discharging apparatus and liquid discharging method |
US6817697B2 (en) * | 2003-04-14 | 2004-11-16 | Lexmark International, Inc. | Systems and methods for printhead architecture hardware formatting |
JP4682524B2 (ja) * | 2004-03-15 | 2011-05-11 | リコープリンティングシステムズ株式会社 | インクジェット塗布装置 |
JP5157232B2 (ja) * | 2006-06-05 | 2013-03-06 | コニカミノルタホールディングス株式会社 | インクジェット記録装置 |
JP5202394B2 (ja) | 2009-03-06 | 2013-06-05 | 富士フイルム株式会社 | 液滴吐出ヘッド及び液滴吐出装置 |
JP2011244250A (ja) * | 2010-05-19 | 2011-12-01 | Mitsubishi Electric Corp | 表示装置、表示方法及びリモートコントロール装置 |
US8882237B2 (en) * | 2011-01-25 | 2014-11-11 | Hewlett-Packard Development Company, L.P. | Printhead apparatus, printer system and method of printhead built-in test |
JP6303360B2 (ja) * | 2013-09-26 | 2018-04-04 | ブラザー工業株式会社 | 液滴噴射装置 |
JP6870645B2 (ja) * | 2018-03-30 | 2021-05-12 | ブラザー工業株式会社 | 液滴吐出装置 |
JP7044155B2 (ja) * | 2018-05-09 | 2022-03-30 | コニカミノルタ株式会社 | インクジェットヘッド、及び画像形成装置 |
JP7356819B2 (ja) | 2019-05-23 | 2023-10-05 | 東芝テック株式会社 | 液体吐出ヘッド、液体吐出装置及び液体吐出方法 |
CN115027146B (zh) * | 2021-03-03 | 2023-03-21 | 深圳市汉森软件有限公司 | 打印***光眼信号校准方法、装置及设备 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68925102T2 (de) | 1988-11-01 | 1996-06-13 | Seiko Epson Corp | Drucker-Ansteuerschaltung |
JP2861251B2 (ja) | 1990-05-12 | 1999-02-24 | ブラザー工業株式会社 | 印字装置 |
JPH04259572A (ja) * | 1991-02-14 | 1992-09-16 | Nec Corp | 感熱プリンタドライブic |
JPH0615846A (ja) | 1992-07-01 | 1994-01-25 | Canon Inc | インクジェット記録ヘッドの駆動回路 |
JP2746088B2 (ja) | 1993-11-30 | 1998-04-28 | 進工業株式会社 | サーマルヘッド装置 |
JPH08216457A (ja) | 1995-02-10 | 1996-08-27 | Matsushita Electric Ind Co Ltd | 階調印字制御装置 |
JP3513986B2 (ja) | 1995-06-30 | 2004-03-31 | セイコーエプソン株式会社 | インクジェット記録ヘッドの駆動装置及び駆動方法 |
JPH09109389A (ja) | 1995-10-23 | 1997-04-28 | Rohm Co Ltd | インクジェット記録装置の記録素子駆動用集積回路 |
JP3369415B2 (ja) | 1995-12-14 | 2003-01-20 | 東芝テック株式会社 | インクジェットプリンタのヘッド駆動装置 |
US6102513A (en) * | 1997-09-11 | 2000-08-15 | Eastman Kodak Company | Ink jet printing apparatus and method using timing control of electronic waveforms for variable gray scale printing without artifacts |
US6046822A (en) * | 1998-01-09 | 2000-04-04 | Eastman Kodak Company | Ink jet printing apparatus and method for improved accuracy of ink droplet placement |
-
1998
- 1998-04-21 JP JP11059098A patent/JP3788862B2/ja not_active Expired - Lifetime
-
1999
- 1999-01-11 US US09/228,891 patent/US6273540B1/en not_active Expired - Lifetime
- 1999-01-12 SG SG9900043A patent/SG99282A1/en unknown
- 1999-01-13 DE DE69925649T patent/DE69925649T2/de not_active Expired - Lifetime
- 1999-01-13 EP EP99100532A patent/EP0930164B1/en not_active Expired - Lifetime
- 1999-01-15 CN CN99100951A patent/CN1105986C/zh not_active Expired - Fee Related
- 1999-01-15 KR KR1019990000926A patent/KR100314878B1/ko not_active IP Right Cessation
- 1999-01-15 CN CNB021264937A patent/CN1239322C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0930164B1 (en) | 2005-06-08 |
KR19990067911A (ko) | 1999-08-25 |
US6273540B1 (en) | 2001-08-14 |
DE69925649T2 (de) | 2006-03-16 |
DE69925649D1 (de) | 2005-07-14 |
CN1239322C (zh) | 2006-02-01 |
EP0930164A3 (en) | 2000-04-05 |
JPH11263042A (ja) | 1999-09-28 |
EP0930164A2 (en) | 1999-07-21 |
CN1105986C (zh) | 2003-04-16 |
KR100314878B1 (ko) | 2001-11-23 |
CN1426895A (zh) | 2003-07-02 |
SG99282A1 (en) | 2003-10-27 |
CN1231969A (zh) | 1999-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3788862B2 (ja) | プリンタヘッド駆動装置 | |
US5936644A (en) | Head driving device of ink-jet printer | |
JP3167435B2 (ja) | ドライバー回路 | |
US6386666B1 (en) | Ink-jet head driving device | |
US4878065A (en) | Thermal printing control circuit | |
JP2005088582A (ja) | 液体吐出装置、その液体吐出ヘッド及び液体吐出方法 | |
JP3788995B2 (ja) | プリンタヘッド駆動装置 | |
EP0798662B1 (en) | Printing apparatus and method of controlling it | |
WO2003083904A2 (en) | Serial integrated scan-based testing of ink jet print head | |
US6493109B1 (en) | Print head driving apparatus and printer using the same | |
US10850503B2 (en) | Print head driving apparatus and printing apparatus having the same | |
JPH06293135A (ja) | マトリクスプリンタの印字回路の駆動方法 | |
JP3637227B2 (ja) | インクジェットヘッド駆動装置 | |
JP3237133B2 (ja) | サーマルプリンタ | |
KR100408277B1 (ko) | 잉크젯프린터의 헤드 노즐 구동 방법 및 그 장치 | |
JP3148359B2 (ja) | ドットデータ用駆動回路 | |
JP3062314B2 (ja) | 印字素子駆動回路装置及び印字装置 | |
JPH02186771A (ja) | 熱履歴制御lsi | |
JPH03190765A (ja) | Led駆動回路装置 | |
JP3773711B2 (ja) | プリントヘッド駆動装置及びこの装置を使用したプリンタ | |
JPH09300622A (ja) | インクジェット記録装置 | |
JP2772170B2 (ja) | サーマルヘッド駆動回路及び印字装置 | |
JPH10278310A (ja) | インクジェット装置 | |
JPH0647947A (ja) | 印字素子駆動装置の駆動方法 | |
JPH04332656A (ja) | サーマルヘッド及びサーマルヘッドの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060324 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |